JP5126729B2 - Image display device - Google Patents

Image display device Download PDF

Info

Publication number
JP5126729B2
JP5126729B2 JP2005325365A JP2005325365A JP5126729B2 JP 5126729 B2 JP5126729 B2 JP 5126729B2 JP 2005325365 A JP2005325365 A JP 2005325365A JP 2005325365 A JP2005325365 A JP 2005325365A JP 5126729 B2 JP5126729 B2 JP 5126729B2
Authority
JP
Japan
Prior art keywords
film
image display
tft
amorphous oxide
zn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005325365A
Other languages
Japanese (ja)
Other versions
JP2006165528A5 (en
JP2006165528A (en
Inventor
日出也 雲見
秀雄 細野
利夫 神谷
研二 野村
Original Assignee
キヤノン株式会社
国立大学法人東京工業大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004326682 priority Critical
Priority to JP2004326682 priority
Application filed by キヤノン株式会社, 国立大学法人東京工業大学 filed Critical キヤノン株式会社
Priority to JP2005325365A priority patent/JP5126729B2/en
Publication of JP2006165528A publication Critical patent/JP2006165528A/en
Publication of JP2006165528A5 publication Critical patent/JP2006165528A5/ja
Application granted granted Critical
Publication of JP5126729B2 publication Critical patent/JP5126729B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、非晶質酸化物をトランジスタの活性層に利用した画像表示装置に関する。 The present invention relates to an image display device using an amorphous oxide to an active layer of a transistor.

近年、液晶やエレクトロルミネッセンス(ElectroLuminescence:EL)技術等の進歩により、平面薄型画像表示装置(Flat Panel Display:FPD)が実用化されている。 Recently, liquid crystal or electroluminescent: Advances in such (ElectroLuminescence EL) technology, flat thin image display apparatus (Flat Panel Display: FPD) have been put into practical use.

これらFPDは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ(Thin Film Transistor:TFT)のアクティブマトリックス回路により駆動されている。 These FPD are field-effect thin film transistor including an amorphous silicon thin film or polycrystalline silicon thin film provided on a glass substrate to the active layer: being driven by an active matrix circuit (Thin Film Transistor TFT).

一方、これらFPDのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。 On the other hand, further thinning of FPD, weight, seeking to improve the breakage resistance has been attempted to use a resin substrate having flexibility lightweight instead of the glass substrate.

しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。 However, fabrication of the transistors using the silicon thin films described above requires a relatively high temperature heat treatment, it is difficult to generally formed directly on the resin substrate having low heat resistance.

そこで、低温での成膜が可能な、たとえばZnOを材料とした酸化物半導体薄膜を用いるTFTの開発が活発に行われている(特許文献1)。 Therefore, a film can be formed at a low temperature, for example the development of TFT using an oxide semiconductor thin film of ZnO as a material have been actively (Patent Document 1).

一方、従来の酸化物半導体薄膜を用いたTFTは、シリコンを用いたTFTに並ぶだけの充分な特性が得られていなかったためか、その応用技術を開発する技術水準には至っていない。 Meanwhile, a TFT using a conventional oxide semiconductor thin film, either because sufficient properties only arranged in a TFT using silicon is not obtained, not reached the art to develop its Applications.
特開2003-298062号公報 JP 2003-298062 JP

本発明の目的は、酸化物を活性層に用いたトランジスタを利用した、新規な画像表示装置を提供することにある。 An object of the present invention, utilizing a transistor including an oxide in the active layer is to provide a novel image display device.

本発明の第1の骨子は、画像表示装置であって、 First gist of the present invention is an image display device,
液晶を含み構成されている光制御素子と、該光制御素子を駆動するための電界効果型トランジスタと、を備え、該電界効果型トランジスタの活性層は、In−Zn−Ga−O系酸化物、In−Zn−Ga−Mg−O系酸化物、In−Zn−O系酸化物、In−Sn−O系酸化物、In−O系酸化物、In−Ga−O系酸化物、及びSn−In−Zn−O系酸化物のうちのいずれかである非晶質酸化物を有し、該非晶質酸化物の電子キャリア濃度が10 15 /cm 以上、 10 18 /cm 未満であり、 A light control element is constituted by containing a liquid crystal, and a field effect transistor for driving the optical control element, the active layer of the field effect transistor, In-Zn-Ga-O-based oxide , In-Zn-Ga-Mg-O-based oxide, an In-Zn-O-based oxide, an In-Sn-O-based oxide, an In-O-based oxide, an In-Ga-O-based oxide, and Sn has an amorphous oxide which is one of the -in-Zn-O-based oxide, an electron carrier concentration of the amorphous oxide is 10 15 / cm 3 or more, be less than 10 18 / cm 3 ,
該電界効果型トランジスタは、ゲート電圧無印加時のソース−ドレイン端子間の電流が10マイクロアンペア未満であり、電界効果移動度が cm /(V・秒)超であり、前記電界効果型トランジスタのゲート電極と該液晶との間には、該液晶側から配向膜および絶縁膜をこの順に有することを特徴とする。 The field-effect transistor, a gate voltage is not applied when the source of - the current between the drain terminals is less than 10 microamps, a field effect mobility 2 cm 2 / (V · sec) than the field effect between the gate electrode and the liquid crystal of the transistor, characterized by having in this order an alignment film and the insulating film from the liquid crystal side.

また、前記電界効果型トランジスタのゲート電極と該液晶との間には、該液晶側から配向膜および絶縁膜をこの順に有するのがよい。 Further, between the gate electrode and the liquid crystal of the field effect transistor, it may have in this order an alignment film and the insulating film from the liquid crystal side.

本発明者が酸化物半導体を検討したところ、ZnOは、一般に安定なアモルファス相を形成することができないことが判った。 The present inventors have studied the oxide semiconductor, ZnO was generally found that it is impossible to form a stable amorphous phase. そして、殆どのZnOは多結晶相を呈するために、多結晶粒子間の界面でキャリアは散乱され、結果として電子移動度を大きくすることができないようである。 Then, most of ZnO to exhibit a polycrystalline phase, carrier at the interface between the polycrystalline grains is scattered, it is not possible to increase the electron mobility as a result.

また、ZnOには、酸素欠陥が入りやすく、キャリア電子が多数発生してしまうため、電気伝導度を小さくすることが難しい。 Further, the ZnO, easily enter the oxygen deficiency, since the carrier electrons occurs many, it is difficult to reduce the electric conductivity. このために、トランジスタのゲート電圧が無印加時でも、ソース端子とドレイン端子間に大きな電流が流れてしまい、TFTのノーマリーオフ動作を実現できないことが判った。 For this, the gate voltage of the transistor even when no application, will flow a large current between the source terminal and the drain terminal, it was found that fail to achieve normally-off operation of the TFT. また、トランジスタのオン・オフ比を大きくすることも難しいようである。 Also, it seems also difficult to increase the on-off ratio of the transistor.

また、本発明者は、特開2000−044236号公報に記載されている非晶質酸化物膜Zn x M y In z O (x+3y/2+3z/2) (式中、MはAl及びGaのうち少なくとも一つの元素である。)について検討した。 Further, the present inventor has amorphous oxide film Zn x M y In z O ( x + 3y / 2 + 3z / 2) ( in the formula as described in JP 2000-044236, M is Al and at least one element selected from Ga.) were studied. この材料は、電子キャリア濃度が、10 18 /cm 以上であり、単なる透明電極としては好適な材料である。 This material, the electron carrier concentration, and at 10 18 / cm 3 or more, a preferred material is a simple transparent electrode.

しかし、電子キャリア濃度が10 18 /cm 以上の酸化物をTFTのチャネル層に用いた場合、オン・オフ比が十分にとれず、ノーマリーオフ型のTFTにはふさわしくないことが分かった。 However, when the electron carrier concentration with 10 18 / cm 3 or more oxide channel layer of the TFT, the on-off ratio can not be taken sufficiently, it was found that not suitable for a normally off type of a TFT.

つまり、従来の非晶質酸化物膜では、電子キャリア濃度が10 18 /cm 未満の膜を得ることはできていなかった。 That is, in the conventional amorphous oxide film, the electron carrier concentration was not possible to obtain a film of less than 10 18 / cm 3.

そこで、本発明者は、電界効果型トランジスタの活性層として、電子キャリア濃度が10 18 /cm 未満の非晶質酸化物を用いているTFTを作製したところ、所望の特性のTFTが得られ、画像表示装置に適用できることを発見したのである。 The present inventors, as an active layer of a field effect transistor, were manufactured TFT in which the electronic carrier concentration is an amorphous oxide of less than 10 18 / cm 3, TFT having desired characteristics can be obtained it was discovered that can be applied to an image display device.

本発明者らは、InGaO (ZnO) 、及びこの材料の成膜条件に関する研究開発を精力的に進めた結果、成膜時の酸素雰囲気の条件を制御することで、電子キャリア濃度を10 18 /cm 未満にできることを見出した。 The present inventors have, InGaO 3 (ZnO) m, and the result of vigorous research and development of the film forming conditions of this material, by controlling the conditions of oxygen atmosphere during film formation, the electron carrier concentration of 10 It found that to be less than 18 / cm 3.

本発明は、所望の電子キャリア濃度を実現した膜を用いた画像表示装置に関するものである。 The present invention relates to an image display device using a film that achieves the desired electron carrier concentration.

以下、具体的に本発明について説明する。 Hereinafter, the present invention will be described in detail.

本発明に用いられる前記光制御素子は、例えば液晶素子あるいは電気泳動粒子を含む素子のような非自発光の電気光学素子である。 It said light control element to be used in the present invention are, for example, an electro-optical element of the non-self-luminous, such as a device including a liquid crystal element or an electrophoretic particles.

前記光制御素子を、液晶を利用して構成し、且つ前記活性層と該液晶との間に、該液晶側から配向膜および絶縁膜をこの順に設けておくこともできる。 It said light control element, constituted by using a liquid crystal, and between the active layer and the liquid crystal, can also be provided an orientation film and the insulating film in this order from the liquid crystal side.

前記光制御素子を、液晶を利用して構成し、且つ前記電界効果型トランジスタのゲート電極と該液晶との間に、該液晶側から配向膜および絶縁膜をこの順に設けておくこともできる。 It said light control element, constituted by using a liquid crystal, and between the gate electrode and the liquid crystal of the field effect transistors, can also be provided an orientation film and the insulating film in this order from the liquid crystal side.

前記絶縁膜は、例えば酸化シリコン膜、あるいは窒化シリコン膜である。 The insulating layer, for example, a silicon oxide film or a silicon nitride film.

本発明は、電界効果型トランジスタの出力により光透過率、もしくは光反射率が制御される光制御素子に関する。 The present invention relates to an optical control device where the light transmittance by the output of the field effect transistor, or light reflectance is controlled.

そして、光透過率制御素子、もしくは光反射率制御素子の電極に、In,Ga,Zn,Oを含む電子キャリア濃度が10 18 /cm 未満である非晶質半導体を活性層として備えている電界効果型トランジスタの出力端子が接続されていることを特徴とする。 The light transmittance control element or the electrode of the light reflectance control element, includes an In, Ga, Zn, an amorphous semiconductor electron carrier concentration containing O is less than 10 18 / cm 3 as the active layer wherein the output terminal of the field effect transistor are connected.

また、本発明の一実施形態は上記発光素子がエレクトロルミネッセンス素子であることを特徴とする。 Further, an embodiment of the present invention is characterized in that the light emitting element is an electroluminescence element.

あるいは、本発明の一実施形態は上記光透過率制御素子もしくは光反射率制御素子が液晶セルであることを特徴とする。 Alternatively, an embodiment of the present invention is characterized in that the light transmittance controlling element or a light reflectance control element is a liquid crystal cell.

あるいは、本発明の一実施形態は上記光透過率制御素子もしくは光反射率制御素子が電気泳動型粒子セルであることを特徴とする。 Alternatively, an embodiment of the present invention is characterized in that the light transmittance controlling element or a light reflectance control element is an electrophoretic particle cell.

さらに本発明の一実施形態は、上記電気泳動型粒子セルが、流体と粒子を封止したカプセルを対向電極間に挟んだセルであることを特徴とする。 Furthermore an embodiment of the present invention, the electrophoretic particle cell, characterized in that the capsule sealing the fluid and particles are cells sandwiched between the counter electrodes.

また、本発明の一実施形態は、上記光制御素子が、可撓性樹脂基体上に設けられていることを特徴とする。 Further, an embodiment of the present invention, the light control element, characterized in that provided on a flexible resin substrate.

あるいは、本発明の一実施形態は上記光制御素子が、光透過性基体上に設けられていることを特徴とする。 Alternatively, an embodiment of the present invention the light control element, characterized in that provided on the light transmissive substrate.

本発明の一実施形態はまた、アクティブマトリックス型に配線された複数の上記電界効果型トランジスタとともに、上記光制御素子が二次元的に複数配されていることを特徴とする。 An embodiment of the present invention also, a plurality of the field effect transistor that is wired to an active matrix type, characterized in that said light control element is two-dimensionally a plurality arranged.

本発明の一実施形態はまた、テレビ受像機等の放送動画表示機器に関し、上記画像表示装置を具えることを特徴とする。 An embodiment of the present invention also relates to a broadcast video display equipment such as a television receiver, characterized in that it comprises the image display device.

本発明の一実施形態はまた、コンピュータ等のデジタル情報処理機器に関し、上記画像表示装置を具えることを特徴とする。 An embodiment of the present invention also relates to a digital information processing device such as a computer, characterized in that it comprises the image display device.

本発明の一実施形態はまた、携帯電話、携帯型音楽再生機や携帯型動画再生機等の携帯型情報機器に関し、上記画像表示装置を具えることを特徴とする。 An embodiment of the present invention The mobile phone, relates to a portable information device such as a portable music player or a portable video player, characterized in that it comprises the image display device.

本発明の一実施形態はまた、スチルカメラやムービーカメラ等の撮像機器に関し、それら撮像機器のビューファインダー用、撮影済画像の確認用、あるいは撮影情報の表示用等に、上記画像表示装置を具えることを特徴とする。 An embodiment of the present invention also relates to an imaging apparatus such as a still camera or a movie camera, a viewfinder thereof imaging device, for confirmation of the photographed-image-or the like for display of photographic information, immediately the image display device characterized in that it obtain.

本発明の一実施形態はまた、窓、扉、天井、床、内壁、外壁、仕切り等の建築構造物に関し、それら表面に画像を表示するための、上記画像表示装置を具えることを特徴とする。 An embodiment of the present invention also includes a feature in that it comprises windows, doors, ceilings, floors, inner walls, exterior walls, relates building structures of the partition or the like, for displaying images on their surface, the image display device to.

本発明の一実施形態はまた、車両、航空機、船舶等の移動体の、窓、扉、天井、床、内壁、外壁、仕切り等の構成物に関し、それら表面に画像を表示するための、上記画像表示装置を具えることを特徴とする。 An embodiment of the present invention also includes a vehicle, airplane, the moving body such as a ship, a window, door, ceiling, floor, interior wall, outer wall, relates arrangement of the partition or the like, for displaying images on their surfaces, the characterized in that it comprises an image display device.

本発明の一実施形態はまた、公共交通機関車両内の広告手段や街中の広告板、広告塔等の広告機器に関し、それらに画像を表示するための、上記画像表示装置を具えることを特徴とする。 An embodiment of the present invention also, public transport advertising means and the city in billboards in the vehicle relates to advertising equipment billboards, etc., for displaying an image on them, characterized in that it comprises the image display device to.

また、本発明の一実施形態は、光透過率制御素子、もしくは光反射率制御素子の電極に、室温での電子キャリア濃度が10 18 /cm 未満である非晶質酸化物を活性層としている電界効果型トランジスタの出力端子が、接続されている光制御素子である。 Further, an embodiment of the present invention, the light transmittance control element or the electrode of the light reflectance control element, the amorphous oxide electron carrier concentration at room temperature of less than 10 18 / cm 3 as the active layer output terminals of the field effect transistor there are a light control element that is connected.

また、本発明の一実施形態は、光透過率制御素子、もしくは光反射率制御素子の電極に、電子キャリア濃度が増加すると共に、電子移動度が増加する非晶質酸化物を活性層としている電界効果型トランジスタの出力端子が接続されている光制御素子である。 Further, an embodiment of the present invention, the light transmittance control element or the electrode of the light reflectance control elements, together with the electron carrier concentration increases, and the active layer an amorphous oxide electron mobility increases a light control element output terminal of the field effect transistor are connected.

本発明によれば、新規な画像表示装置の提供が可能となる。 According to the present invention, it is possible to provide a novel image display device.

以下、本発明の実施の形態について図面を用いて詳細に説明する。 It will be described in detail with reference to the drawings, embodiments of the present invention.
(第1の実施形態) (First Embodiment)
本発明に係るアクティブマトリックス型の画像表示装置に関して、図8を用いて説明する。 Respect to the image display device of an active matrix type according to the present invention will be described with reference to FIG.

同図において、11は基体あるいは基板、12は非晶質酸化物、13はソース電極、14はドレイン電極、18は電極(画素電極)、15はゲート絶縁膜、16はゲート電極、21と22は高抵抗膜、23は液晶又は電気泳動型粒子を含む部分である。 In the figure, the base or substrate 11, 12 amorphous oxide, a source electrode 13, 14 drain electrode, 18 electrode (pixel electrode), 15 denotes a gate insulating film, 16 gate electrode, 21 and 22 the high-resistance film, 23 is a part including a liquid crystal or electrophoretic particles. この23が、本発明における光制御素子の一部を構成する。 This 23 constitutes a part of the optical control element according to the present invention. なお、20は電極(あるいは電極を備えている基板)である。 Incidentally, 20 is an electrode (or the substrate provided with an electrode). 電極には、例えば、ITOなどの透明電極が好適に用いられる。 The electrode, for example, a transparent electrode such as ITO is suitably used.
本発明においては、液晶などにより構成される光制御素子を駆動するための電界効果型トランジスタの出力端子(ドレイン電極14に相当)が、光制御素子を構成する電極18に接続されている。 In the present invention, the output terminal of the field effect transistor for driving the composed light control element, such as liquid crystal (corresponding to the drain electrode 14) is connected to the electrode 18 constituting the light control element.

なお、本発明でいう光制御素子とは、光変調素子ということもできる。 Note that the optical control device in the present invention, it is also possible that the light modulation element.

そして、該電界効果型トランジスタの活性層12としては、電子キャリア濃度が10 18 /cm 未満の非晶質酸化物を利用するのである。 Then, as the active layer 12 of the field effect transistor is of an electron carrier concentration to use an amorphous oxide of less than 10 18 / cm 3.

また、本発明に用いる非晶質酸化物としては、電子キャリア濃度が増加すると共に、電子移動度が増加する傾向を示す非晶質酸化物を用いることもできる。 Further, as the amorphous oxide used in the present invention, together with the electron carrier concentration increases, the electron mobility can be used an amorphous oxide having a tendency to increase.

なお、光制御素子として、液晶を用いる場合は、前記高抵抗膜21あるいは22は液晶を配向させるための配向膜(例えばポリイミド)となる。 Note that as the light control element, in the case of using a liquid crystal, the high-resistance film 21 or 22 may be formed into an oriented film for orienting the liquid crystal (e.g., polyimide).

図8において、17は層間絶縁膜であるが、この絶縁膜17と前記高抵抗膜21とを同じ材料で構成することもできる。 8, 17 is an interlayer insulating film, can be configured and said high-resistance film 21 and the insulating film 17 of the same material.

但し、絶縁性を高めるという点からは、前記高抵抗膜(配向膜)21と絶縁膜17とを異なる材料で形成するのがよい。 However, from the viewpoint of enhancing the insulation properties, it is preferable to form the said high resistance film (alignment film) 21 and the insulating film 17 of a different material. 例えば、前記絶縁膜17として、酸化シリコンや窒化シリコンなどを用いる。 For example, as the insulating film 17, using the silicon oxide or silicon nitride.

特に、窒化シリコンなどで構成される絶縁膜17を用いて、非晶質酸化物あるいはゲート絶縁膜15と、液晶との間を分離しておくのが好ましい。 In particular, by using an insulating film 17 composed of silicon nitride, and amorphous oxide or the gate insulating film 15, preferably kept separate between the liquid crystal. これは、電界効果型トランジスタを構成するゲート絶縁膜や非晶質酸化物に液晶などからの予期しない原子やイオン種などの進入を抑制するためである。 This is to suppress the entry of such unexpected atoms and ionic species from a liquid crystal gate insulating film and the amorphous oxide constituting the field effect transistor. ゲート絶縁膜15と絶縁膜17の材料とを異ならせることもできる。 It can also be different from the material of the gate insulating film 15 and the insulating film 17.

なお、液晶と前記絶縁膜17の間に、前記配向膜以外に他の層が介在していてもよい。 Between the liquid crystal and the insulating film 17, other layers may be interposed in addition to the alignment film.
(非晶質酸化物) (Amorphous oxide)
本発明に係る非晶質酸化物の電子キャリア濃度は、室温で測定する場合の値である。 Electron carrier concentration of the amorphous oxide according to the present invention is a value measured at room temperature. 室温とは、例えば25℃であり、具体的には0℃から40℃程度の範囲から適宜選択されるある温度である。 Room temperature, for example, 25 ° C., specifically a certain temperature is appropriately selected from the range of 0 ℃ about 40 ° C.. なお、本発明に係るアモルファス酸化物の電子キャリア濃度は、0℃から40℃の範囲全てにおいて、10 18 /cm 未満を充足する必要はない。 The electron carrier concentration of the amorphous oxide according to the present invention, in all the range of 0 ℃ of 40 ° C., it is not necessary to satisfy the less than 10 18 / cm 3. 例えば、25℃において、キャリア電子密度10 18 /cm 未満が実現されていればよい。 For example, at 25 ° C., less than the carrier electron density 10 18 / cm 3 has only to be realized. また、電子キャリア濃度を更に下げ、10 17 /cm 以下、より好ましくは10 16 /cm 以下にするとノーマリオフのTFTが歩留まり良く得られる。 Also, further lowering the electron carrier concentration, 10 17 / cm 3 or less, normally-off TFT can be obtained in a high yield when more preferably 10 16 / cm 3 or less.

なお、10 18 /cm 未満とは、好ましくは1×10 18 /cm 未満であり、より好適には、1.0×10 18 /cm 未満である。 Note that less than 10 18 / cm 3, preferably less than 1 × 10 18 / cm 3, more preferably less than 1.0 × 10 18 / cm 3.

電子キャリア濃度の測定は、ホール効果測定により求めることが出来る。 Measurements of the electron carrier concentration can be obtained by Hall effect measurement.

なお、本発明において、アモルファス酸化物とは、X線回折スペクトルにおいて、ハローパターンが観測され、特定の回折線を示さない酸化物をいう。 In the present invention, the amorphous oxide in X-ray diffraction spectrum, a halo pattern is observed, it means a oxide showing no specific diffraction line.

本発明のアモルファス酸化物における、電子キャリア濃度の下限値は、TFTのチャネル層として適用できれば特に限定されるものではない。 In the amorphous oxide of the present invention, the lower limit of the electron carrier concentration is not particularly limited as long applicable as a channel layer of a TFT. 下限値は、例えば、10 12 /cm である。 The lower limit is, for example, 10 12 / cm 3.

従って、本発明においては、後述する各実施例のようにアモルファス酸化物の材料、組成比、製造条件などを制御して、例えば、電子キャリア濃度を、10 12 /cm 以上10 18 /cm 未満とする。 Accordingly, in the present invention, the material of the amorphous oxide as in the Examples described below, the composition ratio, by controlling the production conditions, for example, the electron carrier concentration, 10 12 / cm 3 or more 10 18 / cm 3 and less than. より好ましくは10 13 /cm 以上10 17 /cm 以下、更には10 15 /cm 以上10 16 /cm 以下の範囲にすることが好ましいものである。 More preferably 10 13 / cm 3 or more and 10 17 / cm 3 or less, but more preferably be in the range of 10 15 / cm 3 or more 10 16 / cm 3 or less.

前記非晶質酸化物としては、InZnGa酸化物のほかにも、In酸化物、In Zn 1−x酸化物(0.2≦x≦1)、In Sn 1−x酸化物(0.8≦x≦1)、あるいはIn (Zn、Sn) 1−x酸化物(0.15≦x≦1)から適宜選択できる。 Examples of the amorphous oxide, In addition to InZnGa oxide, In oxide, In x Zn 1-x oxide (0.2 ≦ x ≦ 1), In x Sn 1-x oxide (0.8 ≦ x ≦ 1), or an In x (Zn, Sn) can be appropriately selected from 1-x oxide (0.15 ≦ x ≦ 1).

なお、In (Zn、Sn) 1−x酸化物は、In (Zn Sn 1−y1−x酸化物と記載することができ、yの範囲は1から0である。 Incidentally, In x (Zn, Sn) 1-x oxide can be described as In x (Zn y Sn 1- y) 1-x oxide, the range of y is from 0 to 1.

なお、ZnとSnを含まないIn酸化物の場合は、Inの一部をGaに置換することもできる。 In the case of In oxide containing no Zn and Sn, it is also possible to replace part of In to Ga. 即ち、In Ga 1−x酸化物(0≦x≦1)の場合である。 That is, when In x Ga 1-x oxide (0 ≦ x ≦ 1).

以下に、本発明者らが作製することに成功した電子キャリア濃度が10 18 /cm 未満の非晶質酸化物について詳述する。 Hereinafter, the electron carrier concentration of the present inventors have succeeded in fabricating is described in detail amorphous oxide of less than 10 18 / cm 3.

上記酸化物とは、In-Ga-Zn-Oを含み構成され、結晶状態における組成がInGaO 3 (ZnO) m (mは6未満の自然数)で表され、電子キャリア濃度が10 18 /cm 未満であることを特徴とする。 The above-mentioned oxide is composed includes an In-Ga-ZnO, the composition in a crystalline state is InGaO 3 (ZnO) m (m is a natural number less than 6) is represented by, an electron carrier concentration 10 18 / cm 3 and less than.

また上記酸化物は、In-Ga-Zn-Mg-Oを含み構成され、結晶状態の組成がInGaO 3 (Zn 1-x Mg x O) m (mは6未満の自然数、0<x≦1)で表され、電子キャリア濃度が10 18 /cm 未満であることを特徴とする。 The above oxide, In-Ga-Zn-Mg -O include constructed, the composition of the crystalline state InGaO 3 (Zn 1-x Mg x O) m (m is a natural number of less than 6, 0 <x ≦ 1 ) is represented by, wherein the electron carrier concentration of less than 10 18 / cm 3.

なお、これらの酸化物で構成される膜において、電子移動度が1cm /(V・秒)超になるように設計することも好ましい。 Note that in the film consists of these oxides, it is also preferable that the electron mobility is designed to be 1cm 2 / (V · sec) greater.

上記膜をチャネル層に用いれば、トランジスターオフ時のゲート電流が0.1マイクロアンペヤ未満のノーマリーオフで、オン・オフ比が10 超のトランジスタ特性を実現できる。 By using the film for a channel layer, the gate current is 0.1 microamperes than normally off when the transistor off, on-off ratio can be realized characteristics of a transistor 10 greater than 3. そして、可視光に対して、透明あるいは透光性を有し、フレキシブルなTFTが実現される。 Then, the visible light has a transparent or translucent, flexible TFT can be realized.

なお、上記膜は、伝導電子数の増加と共に、電子移動度が大きくなることを特徴とする。 The above film, with increasing number of conduction electrons, wherein the electron mobility increases. 透明膜を形成する基板としては、ガラス基板、樹脂製プラスチック基板又はプラスチックフィルムなどを用いることができる。 As the substrate for forming the transparent film, it may be a glass substrate, and a resin plastic substrate or plastic film.

上記非晶質酸化物膜をチャネル層に利用する際には、Al ,Y 、又はHfO の1種、又はそれらの化合物を少なくとも二種以上含む混晶化合物をゲート絶縁膜に利用できる。 When using the above amorphous oxide film as the channel layer is, Al 2 O 3, Y 2 O 3, or one of HfO 2, or the gate insulating a mixed crystal compound containing these compounds at least two or more It can be used in the film.

また、非晶質酸化物中に、電気抵抗を高めるための不純物イオンを意図的に添加せず、酸素ガスを含む雰囲気中で、成膜することも好ましい形態である。 Further, in the amorphous oxide, without intentionally adding an impurity ions for enhancing electric resistance, in an atmosphere containing oxygen gas, it is also preferable that film formation.

本発明者らは、この半絶縁性酸化物アモルファス薄膜は、伝導電子数の増加と共に、電子移動度が大きくなるという特異な特性を見出した。 The present inventors have found that the semi-insulating oxide amorphous thin film was found with increasing number of conduction electrons, the unique characteristics of the electron mobility increases. そして、その膜を用いてTFTを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性が更に向上することを見出した。 Then, to create the TFT by using the film, on-off ratio, the saturation current in a pinch-off state, the transistor characteristics such as switching speed was found to be further improved. 即ち、非晶質酸化物を利用して、ノーマリーオフ型のTFTを実現できることを見出した。 That is, by using the amorphous oxide was found to be able to realize a normally-off type of a TFT.

非晶質酸化物薄膜を膜トランジスタのチャネル層として用いると、電子移動度が1cm /(V・秒)超、好ましくは5cm /(V・秒)超にすることができる。 With amorphous oxide thin film as the channel layer of the film transistor, the electron mobility is 1cm 2 / (V · sec), preferably greater can be 5cm 2 / (V · sec) greater.

電子キャリア濃度が、10 18 /cm 未満、好ましくは、10 16 /cm 未満のときは、オフ時(ゲート電圧無印加時)のドレイン・ソース端子間の電流を、10マイクロアンペヤ未満、好ましくは0.1マイクロアンペア未満にすることができる。 Electron carrier concentration less than 10 18 / cm 3, preferably, when less than 10 16 / cm 3, the current between the drain and source terminals when off (gate voltage is not applied at the time), less than 10 microamperes, preferably to less than 0.1 microamps.

また、該膜を用いれば、電子移動度が1cm /(V・秒)超、好ましくは5cm /(V・秒)超の時は、ピンチオフ後の飽和電流を10マイクロアンペア超にでき、オン・オフ比を10 超とすることができる。 Further, the use of the membrane, the electron mobility of 1cm 2 / (V · sec), preferably greater when 5cm 2 / (V · sec) than can the saturation current after pinch-off to 10 microamps, greater than the on-off ratio can be 10 3 than.

TFTでは、ピンチオフ状態では、ゲート端子に高電圧が印加され、チャネル中には高密度の電子が存在している。 In TFT, the pinch-off state, a high voltage is applied to the gate terminal, electrons of high density are present in the channel.

したがって、本発明によれば、電子移動度が増加した分だけ、より飽和電流値を大きくすることができる。 Therefore, according to the present invention, an amount corresponding to the electron mobility is increased, can be increased more saturation current value. この結果、オン・オフ比の増大、飽和電流の増大、スイッチング速度の増大など、トランジスタ特性の向上が期待できる。 As a result, increase in the on-off ratio, increase of the saturation current, such as an increase of the switching speed, improvement in transistor characteristics can be expected.

なお、通常の化合物中では、電子数が増大すると、電子間の衝突により、電子移動度は減少する。 In the conventional compounds, the number of electrons is increased by the collision between electrons, electron mobility is decreased.

なお、上記TFTの構造としては、半導体チャネル層の上にゲート絶縁膜とゲート端子を順に形成するスタガ(トップゲート)構造や、ゲート端子の上にゲート絶縁膜と半導体チャネル層を順に形成する逆スタガ(ボトムゲート)構造を用いることができる。 As the structure of the TFT, the reverse of forming staggered (top gate) structure in which a gate insulating film and the gate terminal are sequentially formed on a semiconductor channel layer on the gate terminal of the gate insulating film and the semiconductor channel layer are sequentially stagger can be used (bottom gate) structure.
(第1の成膜法:PLD法) (The first film-forming method: PLD method)
結晶状態における組成がInGaO 3 (ZnO) m (mは6未満の自然数)で表される非晶質酸化物薄膜は、mの値が6未満の場合は、800℃以上の高温まで、非晶質状態が安定に保たれる。 Amorphous oxide thin film composition in a crystalline state is represented by InGaO 3 (ZnO) m (m is a natural number less than 6), if it is less than the value of m is 6, up to a high temperature above 800 ° C., amorphous quality state is kept stable. しかし、mの値が大きくなるにつれ、すなわち、InGaO 3に対するZnOの比が増大して、ZnO組成に近づくにつれ、結晶化しやすくなる。 However, as the value of m is large, i.e., the ratio of ZnO is increased for InGaO 3, as it approaches the ZnO composition tends to crystallize.

したがって、非晶質TFTのチャネル層としては、mの値が6未満であることが好ましい。 Therefore, as the channel layer of the amorphous TFT, the value of m is preferably less than 6.

成膜方法は、InGaO 3 (ZnO) m組成を有する多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。 Film forming method, as a target, a polycrystalline sintered body having a InGaO 3 (ZnO) m composition is good to use a vapor deposition. 気相成膜法の中でも、スパッタ法、パルスレーザー蒸着法が適している。 Among the vapor deposition method, a sputtering method, a pulsed laser deposition method is suitable. さらに、量産性の観点から、スパッタ法が最も適している。 For mass production, sputtering method is most suitable.

しかしながら、通常の条件で該非晶質膜を作成すると、主として酸素欠損が生じ、これまで、電子キャリア濃度を10 18 /cm 未満、電気伝導度にして、10S/cm以下にすることができなかった。 However, creating a non AkiraTadashimaku in normal conditions, oxygen deficiency occurs primarily heretofore, the electron carrier concentration less than 10 18 / cm 3, and the electrical conductivity, can not be below 10S / cm It was. そうした膜を用いた場合、ノーマリーオフのトランジスタを構成することができない。 When using such a film, it can not constitute a normally-off transistor.

本発明者らは、図9で示される装置により、パルスレーザー蒸着法で作製したIn-Ga-Zn-Oを作製した。 The present inventors have found that the apparatus shown in Figure 9, was produced an In-Ga-Zn-O prepared by pulsed laser deposition.

図9に示すようなPLD成膜装置を用いて、成膜を行った。 Using PLD film-forming apparatus shown in FIG. 9, a film was formed.
同図において、701はRP(ロータリーポンプ)、702はTMP(ターボ分子ポンプ)、703は準備室、704はRHEED用電子銃、705は基板を回転、上下移動するための基板保持手段、706はレーザー入射窓である。 In the figure, 701 is RP (rotary pump), 702 TMP (turbo molecular pump), 703 preparation room, 704 electron gun for RHEED, 705 may rotate the substrate, the substrate holding means for vertically moving, the 706 it is a laser incident window. また、707は基板、708はターゲット、709はラジカル源、710はガス導入口、711はターゲットを回転、上下移動するためのターゲット保持手段、712はバイパスライン、713はメインライン、714はTMP(ターボ分子ポンプ)である。 Further, the substrate 707, 708 is a target, 709 radical source, 710 a gas inlet, a target holding means for the target rotation, the vertical movement is 711, the bypass line 712, 713 mainline 714 TMP ( a turbo molecular pump). また、715はRP(ロータリーポンプ)、716はチタンゲッターポンプ、717はシャッターである。 Further, 715 RP (rotary pump), 716 titanium getter pump, 717 is a shutter. また、図中718はIG(イオン真空計)、719はPG(ピラニ真空計)、720はBG(バラトロン真空計)、721は成長室(チャンバー)である。 In the drawings, 718 IG (ion gauge), 719 PG (Pirani gauge), 720 BG (Baratron vacuum gauge), 721 is a deposition chamber (chamber).

KrFエキシマレーザーを用いたパルスレーザー蒸着法により、SiO 2ガラス基板(コーニング社製1737)上にIn-Ga-Zn-O系アモルファス酸化物半導体薄膜を堆積させた。 The pulsed laser deposition method using KrF excimer laser, was deposited In-Ga-Zn-O based amorphous oxide semiconductor thin film on the SiO 2 glass substrate (Corning 1737). 堆積前の処理として、基板の超音波による脱脂洗浄を、アセトン, エタノール, 超純水を用いて、各5分間行った後、空気中100℃で乾燥させた。 As processing prior to deposition, the degreased by ultrasonic substrate using acetone, ethanol, and ultrapure water, after 5 minutes each, dried at 100 ° C. in air.

前記多結晶ターゲットには、InGaO 3 (ZnO) 焼結体ターゲット(サイズ 20mmΦ5mmt)を用いた。 Wherein the polycrystalline target was used InGaO 3 (ZnO) 4 sintered compact target (size 20mmΦ5mmt). これは、出発原料として、In 2 O 3 :Ga 2 O 3 :ZnO(各4N試薬)を湿式混合した後(溶媒:エタノール)、仮焼(1000 ℃: 2h)、乾式粉砕、本焼結(1550 ℃: 2h)を経て得られるものである。 This is as a starting material, In 2 O 3: Ga 2 O 3: After ZnO (the respective 4N reagent) were wet-mixed (solvent: ethanol), calcining (1000 ° C.: 2h), dry grinding, the sintering ( 1550 ° C.: 2h) it is obtained through. こうして作製したターゲットの電気伝導度は、90 (S/cm)であった。 Electrical conductivity of the target prepared in this way was 90 (S / cm).

成長室の到達真空を2×10 -6 (Pa)にして、成長中の酸素分圧を6.5 (Pa)に制御して成膜を行った。 And a final vacuum of the growth chamber to 2 × 10 -6 (Pa), film formation was carried out by controlling the oxygen partial pressure during the growth to 6.5 (Pa).

チャンバー721内酸素分圧は6.5Pa、基板温度は25℃である。 The oxygen partial pressure in the chamber 721 is 6.5 Pa, the substrate temperature is 25 ° C..

なお、ターゲット708と被成膜基板707間の距離は、30 (mm)であり、入射窓716から入射されるKrFエキシマレーザーのパワーは、1.5-3 (mJ/cm /pulse)の範囲である。 The distance between the target 708 and the deposition target substrate 707 is 30 (mm), the power of the KrF excimer laser is incident from the entrance window 716, 1.5-3 of (mJ / cm 2 / pulse) it is in the range. また、パルス幅は、20 (nsec)、繰り返し周波数は10 (Hz)、そして照射スポット径は、1 × 1 (mm角)とした。 The pulse width is 20 (nsec), the repetition frequency is 10 (Hz), and the irradiation spot size was set to 1 × 1 (mm angle).

こうして、成膜レート7 (nm/min)で成膜を行った。 In this way, a film was formed at a deposition rate of 7 (nm / min).
得られた薄膜について、薄膜のすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは認めらなかったことから、作製したIn-Ga-Zn-O系薄膜はアモルファスであるといえる。 The resulting thin film, grazing incidence X-ray diffraction (thin film method, incidence angle: 0.5 degree) of the thin film was subjected to, because clear diffraction peaks were not found permitted, In-Ga-Zn-O-based thin film produced it can be said that is amorphous.

さらに、X線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.5 nmであり、膜厚は約120 nmであることが分かった。 Moreover, subjected to X-ray reflectance measurement, a result of analysis of the pattern, the mean square roughness (Rrms) of the thin film is about 0.5 nm, it was found that the film thickness of about 120 nm. 蛍光X線(XRF)分析の結果、薄膜の金属組成比はIn : Ga : Zn = 0.98 : 1.02 : 4であった。 X-ray fluorescence (XRF) analysis of the results, the metal composition ratio of the thin film In: Ga: Zn = 0.98: 1.02: was 4.

電気伝導度は、約10 -2 S/cm未満であった。 Electrical conductivity was less than about 10 -2 S / cm. 電子キャリア濃度は約10 16 /cm 3以下、電子移動度は約5cm 2 /(V・秒)と推定される。 Electron carrier concentration is about 10 16 / cm 3 or less, the electron mobility is estimated about 5 cm 2 / and (V · sec).

光吸収スペクトルの解析から、作製したアモルファス薄膜の禁制帯エネルギー幅は、約3 eVと求まった。 From the analysis of the light absorption spectrum, the band gap of the amorphous thin film prepared was Motoma' about 3 eV. 以上のことから、作製したIn-Ga-Zn-O系薄膜は、結晶のInGaO 3 (ZnO) の組成に近いアモルファス相を呈しており、酸素欠損が少なく、電気伝導度が小さな透明な平坦薄膜であることが分かった。 From the above, an In-Ga-ZnO-based thin film produced has exhibited InGaO 3 (ZnO) 4 in the amorphous phase is close to the composition of crystal, less oxygen defect, the electrical conductivity is small transparent flat It was found to be a thin film.

具体的に図1を用いて説明する。 It will be specifically described with reference to FIG. 同図は、In-Ga-Zn-Oから構成され、結晶状態を仮定した時の組成がInGaO 3 (ZnO) m (mは6未満の数)で表される透明アモルファス酸化物薄膜を本実施例と同じ条件下で作成する場合の特性図である。 Figure is composed of In-Ga-ZnO, InGaO 3 the composition when it is assumed the crystalline state (ZnO) m (m is a number less than 6) In this embodiment a transparent amorphous oxide thin film represented by it is a characteristic diagram for creating under the same conditions as example. この特性図は、酸素分圧を変化させた場合に、成膜された酸化物の電子キャリア濃度の変化を示したものである。 This characteristic diagram, in the case of changing the oxygen partial pressure, there is shown a variation of the electron carrier concentration of the formed oxide.

本実施例と同じ条件下で酸素分圧を4.5Pa超の高い雰囲気中で、成膜することにより、図1に示すように、電子キャリア濃度を10 18 /cm 未満に低下させることができた。 The oxygen partial pressure in the high 4.5Pa than atmosphere under the same conditions as the embodiment, by forming, as shown in FIG. 1, is possible to lower the electron carrier concentration less than 10 18 / cm 3 did it. この場合、基板の温度は意図的に加温しない状態で、ほぼ室温に維持されている。 In this case, the temperature of the substrate in a state without intentional heating is maintained at about room temperature to. フレキシブルなプラスチックフィルムを基板として使用するには、基板温度は100℃未満に保つことが好ましい。 To use a flexible plastic film as the substrate, the substrate temperature is preferably kept below 100 ° C..

酸素分圧をさらに大きくすると、電子キャリア濃度をさらに低下させることができる。 Further increasing the oxygen partial pressure, it is possible to further reduce the electron carrier concentration. 例えば、図1に示す様に、基板温度25℃、酸素分圧5Paで成膜したInGaO 3 (ZnO) 薄膜では、さらに、電子キャリア数を10 16 /cm に低下させることができた。 For example, as shown in FIG. 1, a substrate temperature of 25 ° C., the oxygen partial InGaO 3 (ZnO) 4 film formed under pressure 5 Pa, further the number of electron carriers can be reduced to 10 16 / cm 3.

得られた薄膜は、図2に示す様に、電子移動度が1cm /(V・秒)超であった。 The resulting thin film, as shown in FIG. 2, the electron mobility was 1 cm 2 / (V · sec) greater. しかし、本実施例のパルスレーザー蒸着法では、酸素分圧を6.5Pa以上にすると、堆積した膜の表面が凸凹となり、TFTのチャネル層として用いることが困難となる。 However, in the pulsed laser deposition method in the present embodiment, when the oxygen partial pressure above 6.5 Pa, the surface of the deposited film becomes uneven, it becomes difficult to use as the channel layer of the TFT.

従って、酸素分圧4.5Pa超、望ましくは5Pa超、6.5Pa未満の雰囲気で、パルスレーザー蒸着法を用いる。 Therefore, the oxygen partial pressure 4.5Pa greater, preferably 5Pa greater, in an atmosphere of less than 6.5 Pa, using a pulsed laser deposition method. この方法で、結晶状態における組成InGaO 3 (ZnO) m (mは6未満の数)で表される透明アモルファス酸化物薄膜を作製すれば、ノーマリーオフのトランジスタを構成することができる。 In this method, the composition in a crystalline state InGaO 3 (ZnO) m (m is a number less than 6) be manufactured transparent amorphous oxide thin film represented by, it is possible to configure transistors of a normally-off.

また、該薄膜の電子移動度は、1cm /V・秒超が得られ、オン・オフ比を10 超に大きくすることができた。 Further, the electron mobility of the thin film, 1 cm 2 / V · sec greater was obtained, it was possible to increase the on-off ratio 10 3 than.

以上、説明したように、本実施例に示した条件下でPLD法によりInGaZn酸化物の成膜を行う場合は、酸素分圧を4.5Pa以上6.5Pa未満になるように制御することが望ましい。 As described above, when forming a film of InGaZn oxide by PLD under the conditions shown in this embodiment, it is controlled to be an oxygen partial pressure less than 4.5 Pa 6.5 Pa desirable.

なお、電子キャリア濃度を10 18 /cm 未満を実現するためには、酸素分圧の条件、成膜装置の構成や、成膜する材料や組成などに依存する。 Incidentally, the electron carrier concentration in order to achieve less than 10 18 / cm 3 is dependent on the oxygen partial pressure conditions, the configuration and the film forming apparatus, or the like material and composition for film formation.

次に、上記装置における酸素分圧6.5Paの条件で、アモルファス酸化物を作製し、図5に示すトップゲート型MISFET素子を作製した。 Then, under conditions of oxygen partial pressure 6.5Pa in the apparatus, an amorphous oxide produced, to produce a top-gate type MISFET device illustrated in FIG. 具体的には、まず、ガラス基板(1)上に上記のアモルファスIn-Ga-Zn-O薄膜の作製法により、チャンネル層(2)として用いる厚さ120nmの半絶縁性アモルファスInGaO 3 (ZnO) 膜を形成した。 Specifically, first, by a method of producing the above amorphous In-Ga-ZnO thin film on a glass substrate (1), a semi-insulating amorphous InGaO thickness 120nm is used as a channel layer (2) 3 (ZnO) 4 film was formed.

さらにその上に、チャンバー内酸素分圧を1Pa未満にして、パルスレーザー堆積法により電気伝導度の大きなInGaO 3 (ZnO) 及び金膜をそれぞれ30nm積層する。 Further thereon, setting the oxygen partial pressure inside the chamber to less than 1 Pa, respectively 30nm stacking large electrical conductivity InGaO 3 (ZnO) 4 and gold film by pulsed laser deposition. そして、フォトリゾグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。 Then, by the photolithographic method and the liftoff method to form a drain terminal (5) and a source terminal (6). 最後にゲート絶縁膜(3)として用いるY 2 O 3膜を電子ビーム蒸着法により成膜した(厚み:90nm、比誘電率:約15、リーク電流密度:0.5 MV/cm印加時に10 -3 A/cm 2 )。 Finally the Y 2 O 3 film used as a gate insulating film (3) deposited by electron beam deposition (thickness: 90 nm, relative dielectric constant: about 15, leak current density: 0.5 MV / cm applied during 10 -3 A / cm 2). その上に金を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。 Gold was deposited thereon by photolithography and a lift-off method to form a gate terminal (4).

MISFET素子の特性評価 図6に、室温下で測定したMISFET素子の電流−電圧特性を示す。 Characterization Figure 6 of the MISFET device, the current of the MISFET element measured at room temperature - voltage characteristics thereof are shown. ドレイン電圧V DSの増加に伴い、ドレイン電流I DSが増加したことからチャネルがn型半導体であることが分かる。 With the increase in the drain voltage V DS, it is found that the channel from the drain current I DS increases is an n-type semiconductor. これは、アモルファスIn-Ga-Zn-O系半導体がn型であるという事実と矛盾しない。 This is consistent with the fact that the amorphous In-Ga-Zn-O-based semiconductor is an n-type. I DSはV DS = 6 V程度で飽和(ピンチオフ)する典型的な半導体トランジスタの挙動を示した。 I DS showed a typical behavior of a semiconductor transistor which saturated (pinched off) at about V DS = 6 V. 利得特性を調べたところ、V DS = 4 V印加時におけるゲート電圧V GSの閾値は約-0.5 Vであった。 Examination of the gain characteristics, the threshold of the gate voltage V GS at V DS = 4 V was applied was about -0.5 V. また、V G =10 V時には、I DS =1.0 × 10 -5 Aの電流が流れた。 Also, V G = 10 V at times flowed a current of I DS = 1.0 × 10 -5 A . これはゲートバイアスにより絶縁体のIn-Ga-Zn-O系アモルファス半導体薄膜内にキャリアを誘起できたことに対応する。 This corresponds with successful induction of carriers in the gate bias of an insulator In-Ga-Zn-O based amorphous semiconductor thin film.

トランジスタのオン・オフ比は、10 超であった。 On-off ratio of the transistor was 10 greater than 3. また、出力特性から電界効果移動度を算出したところ、飽和領域において約7cm 2 (Vs) -1の電界効果移動度が得られた。 In addition, calculation of field effect mobility from output characteristics, the field effect mobility of approximately 7cm 2 (Vs) -1 in the saturation region. 作製した素子に可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。 It was measured similar by irradiating visible light to the fabricated device, but the change in the transistor characteristics was observed.

本実施例によれば、電子キャリア濃度が小さく、したがって、電気抵抗が高く、かつ電子移動度が大きいチャネル層を有する薄膜トランジスタを実現できる。 According to this embodiment, a small electron carrier concentration, thus, the electric resistance is high and can be realized a thin film transistor having the electron mobility is larger channel layer.

なお、上記したアモルファス酸化物は、電子キャリア濃度の増加と共に、電子移動度が増加し、さらに縮退伝導を示すという優れた特性を備えていた。 Incidentally, the amorphous oxide described above, with increasing electron carrier concentration, the electron mobility is increased, and has superior characteristics that further illustrates the degenerate conduction.

本実施例では、ガラス基板上に薄膜トランジスタを作製したが、成膜自体が室温で行えるので、プラスチック板やフィルムなどの基板が使用可能である。 In this embodiment, although a thin film transistor on a glass substrate, since film formation itself can be conducted at room temperature, a substrate such as a plastic plate or film can be used.

また、本実施例で得られたアモルファス酸化物は、可視光の光吸収が殆どなく、透明なフレキシブルTFTを実現できる。 Further, the amorphous oxide obtained in this example, almost no light absorption in the visible light can be realized transparent flexible TFT.

(第2の成膜法:スパッタ法(SP法)) (The second of the film-forming method: a sputtering method (SP method))
雰囲気ガスとしてアルゴンガスを用いた高周波SP法により、成膜する場合について説明する。 The high-frequency SP method using argon gas as the atmosphere gas, the case of forming.
SP法は、図10に示す装置を用いて行った。 SP method was carried out by using the apparatus shown in FIG. 10. 同図において、807は被成膜基板、808はターゲット、805は冷却機構付き基板保持手段、814は、ターボ分子ポンプ、815はロータリーポンプ、817はシャッターである。 In the figure, 807 is a deposition target substrate, 808 a target, the cooling mechanism with the substrate holding means 805, 814, turbomolecular pump, 815 a rotary pump, is 817 a shutter. また、818はイオン真空計、819はピラニ真空計、821は成長室(チャンバー)、830はゲートバルブである。 Further, 818 ion gauge, 819 Pirani gauge, 821 growth chamber (chamber), 830 is a gate valve.

被成膜基板807としては、SiO 2ガラス基板(コーニング社製1737)を用意した。 The target substrate 807 was prepared SiO 2 glass substrate (Corning 1737). 成膜前処理として、この基板の超音波脱脂洗浄を、アセトン、エタノール、超純水により各5分ずつ行った後、空気中100℃で乾燥させた。 As the film forming pretreatment, ultrasonic degreasing cleaning of the substrate, acetone, ethanol, after 5 minutes each with ultrapure water and dried at 100 ° C. in air.

ターゲット材料としては、InGaO (ZnO) 組成を有する多結晶焼結体(サイズ 20mmΦ5mmt)を用いた。 As the target material, was used InGaO 3 (ZnO) 4 polycrystalline sintered body having a composition (size 20mmΦ5mmt).

この焼結体は、出発原料として、In 2 O 3 :Ga 2 O 3 :ZnO(各4N試薬)を湿式混合(溶媒:エタノール)し、仮焼(1000 ℃: 2h)、乾式粉砕、本焼結(1550 ℃: 2h)を経て作製した。 This sintered body as the starting material, In 2 O 3: Ga 2 O 3: and, calcination: ZnO a (each 4N reagent) (ethanol solvent) (1000 ° C.: 2h), dry grinding, the firing sintering (1550 ℃: 2h) was manufactured through. このターゲット808の電気伝導度は90 (S/cm)であり、半絶縁体状態であった。 The electrical conductivity of the target 808 is 90 (S / cm), it was in a semi-insulating state.

成長室821内の到達真空は、1×10 -4 (Pa)であり、成長中の酸素ガスとアルゴンガスの全圧は、4〜0.1×10 −1 (Pa)の範囲での一定の値とした。 Ultimate vacuum of the growth chamber 821 is 1 × 10 -4 (Pa), the total pressure of the oxygen gas and the argon gas during growth, certain range of 4~0.1 × 10 -1 (Pa) It was of value. そして、アルゴンガスと酸素との分圧比を変えて、酸素分圧を10 −3 〜2×10 −1 (Pa)の範囲で変化させた。 Then, by changing the partial pressure ratio of argon gas and oxygen, and the oxygen partial pressure was varied in the range of 10 -3 ~2 × 10 -1 (Pa ).

また、基板温度は、室温とし、ターゲット808と被成膜基板807間の距離は、30 (mm)であった。 The substrate temperature was room temperature, the distance between the target 808 and the deposition target substrate 807 was 30 (mm).

投入電力は、RF180 Wであり、成膜レートは、10 (nm/min)で行った。 The input power was RF180 W, the film forming rate was 10 (nm / min).

得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Zn−Ga−O系膜はアモルファス膜であることが示された。 It relates resultant film, grazing incidence X-ray diffraction on the film surface (thin film method, incidence angle: 0.5 degrees) was carried out, no clear diffraction peak was detected, In-Zn-Ga-O-based film manufactured amorphous it was shown to be membrane.

さらに、X線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.5nmであり、膜厚は約120nmであることが分かった。 Moreover, subjected to X-ray reflectance measurement, a result of analysis of the pattern, the mean square roughness (Rrms) of the thin film was approximately 0.5 nm, it was found that the film thickness of about 120 nm. 蛍光X線(XRF)分析の結果、薄膜の金属組成比はIn : Ga : Zn = 0.98 : 1.02 : 4であった。 X-ray fluorescence (XRF) analysis of the results, the metal composition ratio of the thin film In: Ga: Zn = 0.98: 1.02: was 4.

成膜時の雰囲気の酸素分圧を変化させ、得られたアモルファス酸化物膜の電気伝導度を測定した。 Changing the oxygen partial pressure in the atmosphere during film formation, the electric conductivity was measured of the obtained amorphous oxide film. その結果を図3に示す。 The results are shown in Figure 3.

図3に示すように、酸素分圧を3×10 -2 Pa超の高い雰囲気中で、成膜することにより、電気伝導度を10S/cm未満に低下させることができた。 As shown in FIG. 3, at an oxygen partial pressure of the 3 × 10 -2 Pa in high excess atmosphere, by forming, it was possible to reduce the electrical conductivity to less than 10S / cm.

酸素分圧をさらに大きくすることにより、電子キャリア数を低下させることができた。 By further increasing the oxygen partial pressure, it was possible to reduce the number of electron carriers.

例えば、図3に示す様に、基板温度25℃、酸素分圧10 -1 Paで成膜したInGaO 3 (ZnO) 薄膜では、さらに、電気伝導度を約10 -10 S/cmに低下させることができた。 For example, as shown in FIG. 3, a substrate temperature of 25 ° C., the oxygen partial InGaO 3 (ZnO) 4 film formed under pressure 10 -1 Pa, further reducing the electrical conductivity of about 10 -10 S / cm it could be. また、酸素分圧10 -1 Pa超で成膜したInGaO 3 (ZnO) 薄膜は、電気抵抗が高すぎて電気伝導度は測定できなかった。 Further, InGaO 3 (ZnO) 4 film was deposited at an oxygen partial pressure of 10 -1 Pa than the electrical conductivity electrical resistance is too high could not be measured. この場合、電子移動度は測定できなかったが、電子キャリア濃度が大きな膜での値から外挿して、電子移動度は、約1cm /V・秒と推定された。 In this case, the electron mobility could not be measured, extrapolated electron carrier concentration from the value of a large film, the electron mobility was estimated to be about 1 cm 2 / V · sec.

すなわち、酸素分圧3×10 -2 Pa超、望ましくは5×10 -1 Pa超のアルゴンガス雰囲気で、スパッタ蒸着法で作製したIn-Ga-Zn-Oから構成され、結晶状態における組成InGaO 3 (ZnO) m (mは6未満の自然数)で表される透明アモルファス酸化物薄膜を作製した。 That is, the oxygen partial pressure of 3 × 10 -2 Pa greater, preferably in an argon gas atmosphere of 5 × 10 -1 Pa, greater than consists In-Ga-Zn-O prepared by a sputtering deposition method, the composition in a crystalline state InGaO 3 (ZnO) m (m is a natural number less than 6) was produced a transparent amorphous oxide thin film represented by. この透明アモルファス酸化物薄膜を用いて、ノーマリーオフで、かつオン・オフ比を10 超のトランジスタを構成することができた。 Using this transparent amorphous oxide thin film, a normally-off, and the on-off ratio could be up 10 3 than the transistor.

本実施例で示した装置、材料を用いる場合は、スパッタによる成膜の際の酸素分圧としては、例えば、3×10 -2 Pa以上、5×10 -1 Pa以下の範囲である。 Device described in this embodiment, the case of using the material as the oxygen partial pressure during film formation by sputtering, for example, 3 × 10 -2 Pa or higher, in the range of less than 5 × 10 -1 Pa. なお、パルスレーザー蒸着法およびスパッタ法で作成された薄膜では、図2に示す様に、伝導電子数の増加と共に、電子移動度が増加する。 Incidentally, in the thin film created by the pulsed laser deposition method and a sputtering method, as shown in FIG. 2, with increasing number of conduction electrons, the electron mobility increases.

上記のとおり、酸素分圧を制御することにより、酸素欠陥を低減でき、その結果、電子キャリア濃度を減少できる。 As described above, by controlling the oxygen partial pressure, it is possible to reduce the oxygen defects, as a result, can reduce the electron carrier concentration. また、アモルファス状態では、多結晶状態とは異なり、本質的に粒子界面が存在しないために、高電子移動度のアモルファス薄膜を得ることができる。 Further, in the amorphous state, unlike the polycrystalline state, in order to essentially particle interface does not exist, it is possible to obtain an amorphous thin film of a high electron mobility.

なお、ガラス基板の代わりに厚さ200μmのポリエチレン・テレフタレート(PET)フィルムを用いた場合にも、得られたInGaO (ZnO) アモルファス酸化物膜は、同様の特性を示した。 Incidentally, in the case of using polyethylene terephthalate (PET) film having a thickness of 200μm, instead of the glass substrate, resulting InGaO 3 (ZnO) 4 amorphous oxide film showed the same characteristics.

なお、ターゲットとして、多結晶InGaO 3 (Zn 1-x Mg O) m (mは6未満の自然数、0<x≦1)を用いれば、1Pa未満の酸素分圧下でも、高抵抗非晶質InGaO 3 (Zn 1-x Mg O) m膜を得ることができる。 Incidentally, as a target, a polycrystalline InGaO 3 (Zn 1-x Mg x O) m (m is a natural number of less than 6, 0 <x ≦ 1) By using, at an oxygen partial pressure of less than 1 Pa, a high-resistance amorphous InGaO 3 (Zn 1-x Mg x O) m film can be obtained.

例えば、Znを80at%のMgで置換したターゲットを使用した場合、酸素分圧0.8Paの雰囲気で、パルスレーザー堆積法で得られた膜の電子キャリア濃度を10 16 /cm 未満とすることができる(電気抵抗値は、約10 -2 S/cmである。)。 For example, when using the target obtained by substituting Zn in 80at% of Mg, in an atmosphere of oxygen partial pressure 0.8 Pa, the electron carrier concentration of the film obtained by the pulse laser deposition method to be less than 10 16 / cm 3 can (electrical resistance value is about 10 -2 S / cm.).

こうした膜の電子移動度は、Mg無添加膜に比べて低下するが、その程度は少なく、室温での電子移動度は約5cm /(V・秒)で、アモルファスシリコンに比べて、1桁程度大きな値を示す。 Electron mobility of such film is reduced as compared with the Mg-free additive film, the degree is small, the electron mobility at room temperature for about 5cm 2 / (V · sec), as compared to amorphous silicon, single-digit the extent shows a large value. 同じ条件で成膜した場合、Mg含有量の増加に対して、電気伝導度と電子移動度は、共に低下するので、Mgの含有量は、好ましくは、20%超、85%未満(xにして、0.2<x<0.85)である。 When formed under the same conditions, with an increase in Mg content, electrical conductivity and the electron mobility, so lowered together, the content of Mg is preferably to 20 percent, less than 85% (x Te is 0.2 <x <0.85).

上記した非晶質酸化物膜を用いた薄膜トランジスタにおいて、Al ,Y 、HfO 、又はそれらの化合物を少なくとも二つ以上含む混晶化合物をゲート絶縁膜とすることが好ましい。 In thin film transistor using an amorphous oxide film as described above, Al 2 O 3, Y 2 O 3, HfO 2, or it is preferable that these compounds mixed crystal compound containing at least two and the gate insulating film.

ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。 A defect at the interface between the gate insulating thin film and the channel layer thin film is present, reduces and hysteresis occurs in the transistor characteristics of the electron mobility. また、ゲート絶縁膜の種類により、リーク電流が大きく異なる。 Also, the type of the gate insulating film, the leakage current is greatly different. このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。 For this, it is necessary to select a gate insulating film suitable for the channel layer. Al 膜を用いれば、リーク電流を低減できる。 By using an Al 2 O 3 film, the leakage current can be reduced. また、Y 膜を用いればヒステリシスを小さくできる。 Further, it is possible to reduce the hysteresis by using the Y 2 O 3 film. さらに、高誘電率のHfO 膜を用いれば、電子移動度を大きくすることができる。 Furthermore, the use of the HfO 2 film having a high dielectric constant, it is possible to increase the electron mobility. また、これらの膜の混晶を用いて、リーク電流、ヒステリシスが小さく、電子移動度の大きなTFTを形成できる。 Further, by using a mixed crystal of these films, the leakage current, small hysteresis, it can form electron mobility of large TFT. また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、TFT構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。 Further, the gate insulating film forming process and the channel layer forming process can be performed at room temperature, The TFT structure may be either a staggered structure and the reverse stagger structure.

このように形成したTFTは、ゲート端子、ソース端子、及び、ドレイン端子を備えた3端子素子で、セラミックス、ガラス、又はプラスチックなどの絶縁基板上に成膜した半導体薄膜を、電子又はホールが移動するチャネル層として用いたものである。 Thus formed TFT, a gate terminal, a source terminal, and, in three-terminal device having a drain terminal, ceramics, glass, or a semiconductor thin film formed on an insulating substrate such as a plastic, mobile electrons or holes in which it used as a channel layer for. また、このTFTはゲート端子に電圧を印加して、チャンネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクテイブ素子である。 Further, the TFT applies a voltage to the gate terminal to control the current flowing through the channel layer, a active device having a function of switching current between the source terminal and the drain terminal.

なお、酸素欠損量を制御して所望の電子キャリア濃度を達成できていることが本発明においては重要である。 Incidentally, it is important in the present invention that by controlling the amount of oxygen deficiency and can achieve the desired electronic carrier concentration.

上記記載においては、非晶質酸化物膜の酸素量(酸素欠損量)の制御を、成膜時に酸素を所定濃度含む雰囲気中で行うことで制御している。 In the above description, the control of the oxygen content of the amorphous oxide film (oxygen deficiency) is controlled by performing in an atmosphere containing a predetermined concentration of oxygen during film formation. しかし、成膜後、当該酸化物膜を酸素を含む雰囲気中で後処理して酸素欠損量を制御(低減あるいは増加)することも好ましいものである。 However, after film formation, it is also preferable that worked up the oxide film in an atmosphere containing oxygen to control the amount of oxygen deficiency (reduced or increased).

効果的に酸素欠損量を制御するには、酸素を含む雰囲気中の温度を0℃以上300℃以下、好ましくは、25℃以上、250℃以下、更に好ましくは100℃以上200℃以下で行うのがよい。 To effectively control the amount of oxygen deficiency, 300 ° C. 0 ° C. or higher temperature in an atmosphere containing oxygen or less, of preferably, 25 ° C. or higher, 250 ° C. or less, more preferably at 100 ° C. or higher 200 ° C. or less good.

勿論、成膜時にも酸素を含む雰囲気中で行い、且つ成膜後の後処理でも酸素を含む雰囲気中で後処理してもよい。 Of course, it carried out in an atmosphere containing oxygen even at the time of film formation, may be post-treated in an atmosphere and containing oxygen in post-treatment after film formation. また、所定の電子キャリア濃度(10 18 /cm 未満)を得られるのであれば、成膜時には、酸素分圧制御は行わないで、成膜後の後処理を酸素を含む雰囲気中で行ってもよい。 Also, if obtained a predetermined electron carrier concentration (less than 10 18 / cm 3), at the time of film formation, without performing the oxygen partial pressure control performs postprocessing after the film formation in an atmosphere containing oxygen it may be.

なお、本発明における電子キャリア濃度の下限としては、得られる酸化物膜をどのような素子や回路あるいは装置に用いるかにもよるが、例えば10 14 /cm 以上である。 As the lower limit of the electron carrier concentration in the present invention, depending on whether used in any device or circuit or apparatus oxide film obtained, is, for example 10 14 / cm 3 or more.

(材料系の拡大) (Expansion of the material system)
さらに、組成系を拡大して研究を進めた結果、Zn,In及びSnのうち、少なくとも1種類の元素の酸化物からなるアモルファス酸化物で、電子キャリア濃度が小さく、かつ電子移動度が大きいアモルファス酸化物膜を作製できることを見出した。 Further, a result of our research to expand the composition system, Zn, among the In and Sn, an amorphous oxide comprising an oxide of at least one element, small electron carrier concentration and the electron mobility is large amorphous found to be able to produce an oxide film.

また、このアモルファス酸化物膜は、伝導電子数の増加と共に、電子移動度が大きくなるという特異な特性を有することを見出した。 Further, the amorphous oxide film was found to have with increasing number of conduction electrons, the unique characteristics of the electron mobility increases.

その膜を用いてTFTを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性に優れたノーマリーオフ型のTFTを作成できる。 Create a TFT by using the film can be created on-off ratio, the saturation current in a pinch-off state, the normally-off TFT excellent in transistor characteristics such as switching speed.

本発明には、以下(a)から(h)の特徴を有する酸化物を用いることができる。 The present invention can be used an oxide having the characteristics of the following (a) from (h).
(a) 室温での電子キャリア濃度が、10 18 /cm 未満のアモルファス酸化物。 (A) an electron carrier concentration at room temperature, 10 18 / cm 3 less than the amorphous oxide.
(b) 電子キャリア濃度が増加すると共に、電子移動度が増加することを特徴とするアモルファス酸化物。 (B) with the electron carrier concentration increases, an amorphous oxide, wherein electron mobility increases.
なおここで、室温とは0℃から40℃程度の温度をいう。 Note here, it refers to a temperature from 0 ℃ about 40 ° C. and room temperature. アモルファスとは、X線回折スペクトルにおいて、ハローパターンのみが観測され、特定の回折線を示さない化合物をいう。 The amorphous, in X-ray diffraction spectrum, only a halo pattern is observed, means a compound exhibiting no specific diffraction line. また、ここでの電子移動度は、ホール効果測定で得られる電子移動度をいう。 The electron mobility in this case refers to electron mobility obtained by Hall effect measurement.
(c) 室温での電子移動度が、0.1cm /V・秒超であることを特徴とする上記(a)又は(b)に記載されるアモルファス酸化物。 (C) an electron mobility at room temperature, amorphous oxide described in the above (a) or (b) which is a 0.1 cm 2 / V · sec greater.
(d) 縮退伝導を示す上記(b)から(c)のいずれかに記載されるアモルファス酸化物である。 (D) an amorphous oxide described in any of the above showing the degenerate conduction (b) from (c). なお、ここでの縮退伝導とは、電気抵抗の温度依存性における熱活性化エネルギーが、30meV以下の状態をいう。 Note that the degenerate conduction The thermal activation energy in temperature dependency of the electrical resistance means the following state 30 meV.
(e) Zn, In及びSnのうち、少なくとも1種類の元素を構成成分として含む上記(a)から(d)のいずれかに記載されるアモルファス酸化物。 (E) Zn, among the In and Sn, amorphous oxide according to any one of the above (a) containing as components at least one element (d).
(f) 上記(e)に記載のアモルファス酸化物に、Znより原子番号の小さい2族元素M2(M2は、Mg,Ca)、Inより原子番号の小さい3属元素M3(M3は、B,Al、Ga、Y),Snより小さい原子番号の小さい4属元素M4(M4は、Si,Ge,Zr)、5属元素M5(M5は、V,Nb,Ta)およびLu、Wのうち、少なくとも1種類の元素を含むアモルファス酸化物膜。 Amorphous oxide according to (f) above (e), 2 group elements M2 smaller atomic number than Zn (M2 are, Mg, Ca), atomic number smaller 3 group element M3 than an In (M3 are, B, al, Ga, Y), a small group IV element M4 (M4 are Sn smaller atomic number, Si, Ge, Zr), 5 group element M5 (M5 is, V, Nb, Ta) and Lu, among W, amorphous oxide film containing at least one element.
(g) 結晶状態における組成がIn 1−x M3 3 (Zn 1−y M2 O) m (0≦x、y≦1、mは0又は6未満の自然数)である化合物単体又はmの異なる化合物の混合体である(a)から(f)のいずれかに記載のアモルファス酸化物膜。 (G) the crystal composition in a state that In 1-x M3 x O 3 (Zn 1-y M2 y O) m (0 ≦ x, y ≦ 1, m is 0 or less than 6 natural number) is a compound alone or m amorphous oxide film according to any one of a mixture of different compounds of (a) from (f). M3たとえば、Gaであり、M2は例えば、Mgである。 M3 For example, a Ga, M2 is, for example, Mg.

(h) ガラス基板、金属基板、プラスチック基板又はプラスチックフィルム上に設けた上記(a)から(g)記載のアモルファス酸化物膜。 (H) a glass substrate, a metal substrate, an amorphous oxide film of the provided plastic substrate or plastic film from (a) (g) described.

また、本発明は、(10)上記記載のアモルファス酸化物、又はアモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタである。 Further, the present invention is a field effect transistor using (10) an amorphous oxide described above, or an amorphous oxide film as the channel layer.

なお、電子キャリア濃度が10 18 /cm 未満、10 15 /cm 超のアモルファス酸化物膜をチャネル層に用い、ソース端子、ドレイン端子及びゲート絶縁膜を介してゲート端子を配した電界効果型トランジスタを構成する。 Incidentally, less than the electron carrier concentration 10 18 / cm 3, 10 15 / cm with 3 than the amorphous oxide film as the channel layer, a field-effect which arranged gate terminal through a source terminal, a drain terminal and a gate insulating film in the transistor. ソース・ドレイン端子間に5V程度の電圧を印加したとき、ゲート電圧を印加しないときのソース・ドレイン端子間の電流を約10 −7アンペヤにすることができる。 Upon application of a voltage of about 5V between the source and drain terminals, it can be a current between the source and drain terminals when a gate voltage is not applied to approximately 10 -7 Anpeya.

酸化物結晶の電子移動度は、金属イオンのs軌道の重なりが大きくなるほど、大きくなり、原子番号の大きなZn,In,Snの酸化物結晶は、0.1から200cm /(V・秒)の大きな電子移動度を持つ。 The electron mobility of the oxide crystals, the greater the overlap of the s-orbital of the metal ion, become large, atomic number of large Zn, an In, oxide crystals and Sn, 200cm 2 / (V · sec) 0.1 It has a large electron mobility.

さらに、酸化物では、酸素と金属イオンとがイオン結合している。 Furthermore, the oxides, oxygen and metal ions are ionically bonded.

そのため、化学結合の方向性がなく、構造がランダムで、結合の方向が不均一なアモルファス状態でも、電子移動度は、結晶状態の電子移動度に比較して、同程度の大きさを有することが可能となる。 Therefore, there is no directionality of the chemical bond, the structure is random, even in the direction of the bond is non-uniform amorphous state, the electron mobility, compared to the electron mobility of the crystalline state, it has a comparable magnitude it is possible.

一方で、Zn,In,Snを原子番号の小さな元素で置換することにより、電子移動度は小さくなる、こうした結果により、本発明のよるアモルファス酸化物の電子移動度は、約0.01cm /(V・秒)から20cm /(V・秒)である。 On the other hand, Zn, an In, by replacing a small element of Sn atomic number, the electron mobility decreases, by these results, the electron mobility of the amorphous oxide with the present invention is from about 0.01 cm 2 / from (V · sec) is a 20cm 2 / (V · sec).

上記酸化物を用いてトランジスタのチャネル層を作製する場合、トランジスタにおいて、Al 、Y 、HfO 、又はそれらの化合物を少なくとも二つ以上含む混晶化合物をゲート絶縁膜とすることが好ましい。 When fabricating a channel layer of a transistor using the oxide, in the transistor, and Al 2 O 3, Y 2 O 3, HfO 2, or the gate insulating film of the mixed crystal compound thereof of compounds containing at least two it is preferable.

ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。 A defect at the interface between the gate insulating thin film and the channel layer thin film is present, reduces and hysteresis occurs in the transistor characteristics of the electron mobility. また、ゲート絶縁膜の種類により、リーク電流が大きく異なる。 Also, the type of the gate insulating film, the leakage current is greatly different. このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。 For this, it is necessary to select a gate insulating film suitable for the channel layer. Al 膜を用いれば、リーク電流を低減できる。 By using an Al 2 O 3 film, the leakage current can be reduced. また、Y 膜を用いればヒステリシスを小さくできる。 Further, it is possible to reduce the hysteresis by using the Y 2 O 3 film. さらに、高誘電率のHfO 膜を用いれば、電界効果移動度を大きくすることができる。 Furthermore, the use of the HfO 2 film having a high dielectric constant, it is possible to increase the field-effect mobility. また、これらの化合物の混晶からなる膜を用いて、リーク電流、ヒステリシスが小さく、電界効果移動度の大きなTFTを形成できる。 Further, by using a film made of a mixed crystal of these compounds, the leakage current, small hysteresis, can form a field-effect mobility of large TFT. また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、TFT構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。 Further, the gate insulating film forming process and the channel layer forming process can be performed at room temperature, The TFT structure may be either a staggered structure and the reverse stagger structure.

In 酸化物膜は、気相法により成膜でき、成膜中の雰囲気に水分を、0.1Pa程度添加することにより、アモルファス膜が得られる。 In 2 O 3 oxide film can deposited by a vapor phase method, a moisture atmosphere during deposition, by adding about 0.1 Pa, an amorphous film can be obtained.

また、ZnO及びSnO は、アモルファス膜を得ることは難しいが、In を、ZnOの場合には20原子量%程度、SnO の場合には、90原子量%程度添加することによりアモルファス膜を得ることができる。 Further, ZnO and SnO 2, although it is difficult to obtain an amorphous film, a an In 2 O 3, in the case of ZnO 20% by atomic weight about, in the case of SnO 2 is amorphous film by adding about 90 atomic weight% it is possible to obtain. 特に、Sn−In―O系アモルファス膜を得るためには、雰囲気中に窒素ガスを0.1Pa程度導入すればよい。 In particular, in order to obtain a Sn-In-O based amorphous film, a nitrogen gas may be introduced about 0.1Pa into the atmosphere.

上記のアモルファス膜に、Znより原子番号の小さい2族元素M2(M2は、Mg,Ca)、Inより原子番号の小さい3属元素M3(M3は、B,Al、Ga、Y),Snより小さい原子番号の小さい4属元素M4(M4は、Si,Ge,Zr)、5属元素M5(M5は、V,Nb,Ta)およびLu、Wのうち、少なくとも1種類の複合酸化物を構成する元素を添加できる。 The amorphous film of the smaller Group 2 elements of atomic number than Zn M2 (M2 is, Mg, Ca), 3 group element M3 smaller atomic number than an In (M3 are, B, Al, Ga, Y), from Sn small group IV element M4 (M4 are, Si, Ge, Zr) small atomic number, 5 group element M5 (M5 is, V, Nb, Ta) and Lu, among W, constituting at least one composite oxide elements that can be added.

それにより、室温での、アモルファス膜をより安定化させることができる。 Thereby, it is possible to further stabilize the, amorphous film at room temperature. また、アモルファス膜が得られる組成範囲を広げることができる。 Further, it is possible to widen the composition range of amorphous film can be obtained.

特に、共有結合性の強い、B,Si,Geの添加は、アモルファス相安定化に有効であるし、イオン半径の差の大きいイオンから構成される複合酸化物は、アモルファス相が安定化する。 In particular, strong covalent, B, Si, the addition of Ge is to be effective in the amorphous phase stabilization, composite oxides composed of large ions of the difference of the ion radii, the amorphous phase is stabilized.

たとえば、In−Zn−O系では、Inが約20原子%超の組成範囲でないと、室温で安定なアモルファス膜は得難いが、MgをInと当量添加することにより、Inが約15原子量%超の組成範囲で、安定なアモルファス膜を得ることができる。 For example, in the In-Zn-O-based, when In is not a composition range of about 20 atomic percent, although stable amorphous film inaccessible room temperature, by the Mg addition In and equivalent, In about 15 atomic weight percent in the composition range, it is possible to obtain a stable amorphous film.

気相法による成膜において、雰囲気を制御することにより、電子キャリア濃度が、10 18 /cm 未満、10 15 /cm 超のアモルファス酸化膜を得ることができる。 In film formation by vapor phase method, by controlling the atmosphere, the electron carrier concentration less than 10 18 / cm 3, it is possible to obtain the 10 15 / cm 3 greater than the amorphous oxide film.

アモルファス酸化物の成膜方法としては、パルスレーザー蒸着法(PLD法)、スパッタ法(SP法)及び電子ビーム蒸着法などの気相法を用いるのがよい。 As the film forming method of the amorphous oxide, a pulse laser deposition (PLD) method, a sputtering method (SP method) and it is to use a vapor phase method such as electron-beam evaporation method. 気相法の中でも、材料系の組成を制御しやすい点では、PLD法が、量産性の点からは、SP法が適している。 Among the vapor phase process, in terms of easily controlling the composition of the material system, PLD method is, in terms of mass productivity, SP method is suitable. しかし、成膜法は、これらの方法に限られるのものではない。 However, the film formation method is not limited to those methods.
(PLD法によるIn−Zn−Ga−O系アモルファス酸化膜の成膜) (Formation of the In-Zn-Ga-O type amorphous oxide film by PLD method)
KrFエキシマレーザーを用いたPLD法により、ガラス基板(コーニング社製1737)上にIn−Zn―Ga―O系アモルファス酸化物膜を堆積させた。 The PLD method using a KrF excimer laser, was deposited an In-Zn-Ga-O-based amorphous oxide film on a glass substrate (Corning 1737). このとき、InGaO (ZnO)及びInGaO (ZnO) 組成を有する多結晶焼結体をそれぞれターゲットとした。 At this time, InGaO 3 (ZnO) and InGaO 3 (ZnO) 4 polycrystalline sintered body having a composition were respectively target.

成膜装置は、既述の図9に記載されている装置を用い、成膜条件は、当該装置を用いた場合と同様とした。 Film forming apparatus, using the apparatus described in FIG. 9 described above, the film formation conditions were the same as in the case of using the device.

基板温度は25℃である。 Substrate temperature was 25 ° C.. 得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、2種類のターゲットから作製したIn−Zn−Ga−O系膜は、いずれもアモルファス膜であることが示された。 It relates resultant film, grazing incidence X-ray diffraction on the film surface (thin film method, incidence angle: 0.5 degrees) was carried out, no clear diffraction peak was detected, an In-Zn-Ga- prepared from two different targets O-based film has been shown both an amorphous film.

さらに、ガラス基板上のIn−Zn―Ga―O系アモルファス酸化物膜のX線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.5 nmであり、膜厚は約120 nmであることが分かった。 Moreover, subjected to X-ray reflectance measurement of In-Zn-Ga-O type amorphous oxide film on the glass substrate, as a result of the analysis of the pattern, the mean square roughness (Rrms) of the thin film is about 0.5 nm , it was found that the film thickness of about 120 nm.

蛍光X線(XRF)分析の結果、InGaO (ZnO)組成を有する多結晶焼結体をターゲットとして得られた膜の金属組成比はIn : Ga : Zn = 1.1 : 1.1 : 0.9であった。 X-ray fluorescence (XRF) analysis results, InGaO 3 (ZnO) metal composition ratio of the film obtained as a target, a polycrystalline sintered body having a composition In: Ga: Zn = 1.1: 1.1: 0 It was .9. また、InGaO(ZnO) 組成を有する多結晶焼結体をターゲットとして得られた膜の金属組成比は、In : Ga : Zn = 0.98 : 1.02 : 4であった。 Further, InGaO (ZnO) 4 metal composition ratio of the film obtained as a target, a polycrystalline sintered body having a composition, In: Ga: Zn = 0.98 : 1.02: was 4.

成膜時の雰囲気の酸素分圧を変化させ、InGaO (ZnO) 組成を有する多結晶焼結体をターゲットとして得られたアモルファス酸化膜の電子キャリア濃度を測定した。 Changing the oxygen partial pressure in the atmosphere during film formation was subject to electron carrier concentration of the obtained amorphous oxide film as a target, a polycrystalline sintered body having a InGaO 3 (ZnO) 4 composition. その結果を図1に示す。 The results are shown in Figure 1. 酸素分圧が4.2Pa超の雰囲気中で成膜することにより、電子キャリア濃度を10 18 /cm 未満に低下させることができた。 By the oxygen partial pressure is deposited in an atmosphere of 4.2Pa greater than the electron carrier concentration could be lowered to less than 10 18 / cm 3. この場合、基板の温度は意図的に加温しない状態でほぼ室温に維持されている。 In this case, the temperature of the substrate is maintained at about room temperature in a state without intentional heating. また、酸素分圧が6.5Pa未満の時は、得られたアモルファス酸化物膜の表面は平坦であった。 The oxygen partial pressure when less than 6.5Pa, the surface of the obtained amorphous oxide film was flat.

酸素分圧が5Paの時、InGaO (ZnO) 組成を有する多結晶焼結体をターゲットとして得られたアモルファス酸化膜の電子キャリア濃度は10 16 /cm 、電気伝導度は、10 −2 S/cmであった。 When the oxygen partial pressure of 5Pa, InGaO 3 (ZnO) 4 electron carrier concentration of an amorphous oxide film obtained a polycrystalline sintered body as the target having the composition 10 16 / cm 3, the electrical conductivity, 10-2 It was S / cm. また、電子移動度は、約5cm /V・秒と推測された。 The electron mobility was estimated to be about 5 cm 2 / V · sec. 光吸収スペクトルの解析から、作製したアモルファス酸化物膜の禁制帯エネルギー幅は、約3 eVと求まった。 The band gap of the analysis of the light absorption spectrum, the amorphous oxide film produced was Motoma' about 3 eV.

酸素分圧をさらに大きくすると、電子キャリア濃度をさらに低下させることができた。 Further increasing the oxygen partial pressure, it was possible to further reduce the electron carrier concentration. 図1に示す様に、基板温度25℃、酸素分圧6Paで成膜したIn−Zn−Ga−O系アモルファス酸化物膜では、電子キャリア濃度を8×10 15 /cm (電気伝導:約8×10 -3 S/cm)に低下させることができた。 As shown in FIG. 1, a substrate temperature of 25 ° C., the oxygen partial In-Zn-Ga-O type amorphous oxide film formed in pressure of 6 Pa, the electron carrier concentration 8 × 10 15 / cm 3 (electric conductivity: about It could be reduced to 8 × 10 -3 S / cm) . 得られた膜は、電子移動度が1cm /(V・秒)超と推測された。 The resulting film, the electron mobility was estimated to 1cm 2 / (V · sec) greater. しかし、PLD法では、酸素分圧を6.5Pa以上にすると、堆積した膜の表面が凸凹となり、TFTのチャネル層として用いることが困難となった。 However, in the PLD method, when the oxygen partial pressure above 6.5 Pa, the surface of the deposited film becomes uneven, it has become difficult to use as the channel layer of the TFT.

InGaO (ZnO) 組成を有する多結晶焼結体をターゲットとし、異なる酸素分圧で成膜したIn−Zn−Ga−O系アモルファス酸化物膜に関して、電子キャリア濃度と電子移動度の関係を調べた。 The InGaO 3 (ZnO) 4 polycrystalline sintered body having a composition as a target for different oxygen partial pressures in the formed In-Zn-Ga-O type amorphous oxide film, the relationship between the electron carrier concentration and the electron mobility Examined. その結果を図2に示す。 The results are shown in Figure 2. 電子キャリア濃度が、10 16 /cm から10 20 /cm に増加すると、電子移動度は、約3cm /(V・秒)から約11cm /(V・秒)に増加することが示された。 Electron carrier concentration, increasing from 10 16 / cm 3 to 10 20 / cm 3, the electron mobility, indicates that an increase of about 3cm 2 / (V · sec) to about 11cm 2 / (V · sec) It has been. また、InGaO (ZnO)組成を有する多結晶焼結体をターゲットとして得られたアモルファス酸化膜に関しても、同様の傾向が見られた。 Further, with regard InGaO 3 (ZnO) amorphous oxide film obtained as a target, a polycrystalline sintered body having a composition similar trend was observed.

ガラス基板の代わりに厚さ200μmのポリエチレン・テレフタレート(PET)フィルムを用いた場合にも、得られたIn−Zn−Ga−O系アモルファス酸化物膜は、同様の特性を示した。 In case of using polyethylene terephthalate (PET) film having a thickness of 200μm, instead of the glass substrate, In-Zn-Ga-O-based amorphous oxide film obtained showed the same characteristics.

(PLD法によるIn−Zn−Ga−Mg−O系アモルファス酸化物膜の成膜) (Formation of the In-Zn-Ga-Mg-O-based amorphous oxide film by PLD method)
ターゲットとして多結晶InGaO (Zn 1-x Mg O) (0<x≦1)を用い、PLD法により、ガラス基板上にInGaO (Zn 1-x Mg O) (0<x≦1)膜を成膜した。 Polycrystalline InGaO 3 (Zn 1-x Mg x O) 4 (0 <x ≦ 1) used as a target, by the PLD method, InGaO on a glass substrate 3 (Zn 1-x Mg x O) 4 (0 <x ≦ 1) film was formed.

成膜装置は、図9に記載の装置を用いた。 Film forming apparatus, using the apparatus described in FIG.

被成膜基板としては、SiO 2ガラス基板(コーニング社製1737)を用意した。 The deposition substrate was prepared SiO 2 glass substrate (Corning 1737). その基板に前処理として、超音波脱脂洗浄を、アセトン、エタノール、超純水により各5分間ずつ行った後、空気中100℃で.乾燥させた。 As a pretreatment to the substrate, an ultrasonic degreasing, acetone, ethanol, after 5 minutes each with ultrapure water, and then at 100 ° C. in air. Dried. ターゲットとしては、InGa(Zn 1-x Mg x O) 4 (x=1-0)焼結体(サイズ 20mmΦ5mmt)を用いた。 As the target, using InGa (Zn 1-x Mg x O) 4 (x = 1-0) sintered body (size 20mmΦ5mmt).

ターゲットは、出発原料In 2 O 3 :Ga 2 O 3 :ZnO:MgO(各4N試薬)を、湿式混合(溶媒:エタノール)、仮焼(1000 ℃: 2h)、乾式粉砕、本焼結(1550 ℃: 2h)を経て作製した。 The target, the starting material In 2 O 3: Ga 2 O 3: ZnO: MgO (the respective 4N reagent), wet blending (solvent: ethanol), calcining (1000 ° C.: 2h), dry grinding, the sintering (1550 ℃: 2h) was manufactured through.

成長室到達真空は、2×10 -6 (Pa)であり、成長中の酸素分圧は、0.8 (Pa)とした。 Vacuum deposition chamber reached a 2 × 10 -6 (Pa), the oxygen partial pressure during growth was set to 0.8 (Pa). 基板温度は、室温(25℃)で行い、ターゲットと被成膜基板間の距離は、30 (mm)であった。 The substrate temperature is carried out at room temperature (25 ° C.), the distance between the target and the film-forming substrate, was 30 (mm).

なお、KrFエキシマレーザーのパワーは、1.5 (mJ/cm /pulse)、パルス幅は、20 (nsec)、繰り返し周波数は、10 (Hz) 、照射スポット径は、1 × 1 (mm角)とした。 The power of the KrF excimer laser, 1.5 (mJ / cm 2 / pulse), a pulse width, 20 (nsec), the repetition frequency, 10 (Hz), illumination spot diameter, 1 × 1 (mm square ) and the.

成膜レートは、7 (nm/min)であった。 The film deposition rate was 7 (nm / min).

雰囲気は酸素分圧0.8Paで、基板温度は25℃である。 Atmosphere at an oxygen partial pressure of 0.8 Pa, the substrate temperature is 25 ° C.. 得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Zn−Ga−Mg−O系膜はアモルファス膜であることが示された。 It relates resultant film, grazing incidence X-ray diffraction on the film surface (thin film method, incidence angle: 0.5 degrees) was carried out, no clear diffraction peak was detected, In-Zn-Ga-Mg-O-based film manufactured It was shown to be an amorphous film. 得られた膜の表面は平坦であった。 Surface of the obtained film was flat.

異なるx値のターゲットを用いて、酸素分圧0.8Paの雰囲気中で成膜したIn−Zn−Ga−Mg−O系アモルファス酸化物膜の電気伝導度、電子キャリア濃度及び電子移動度のx値依存性を調べた。 Using a target of different x values, the electrical conductivity of the oxygen partial pressure 0.8Pa In-Zn-Ga-Mg-O-based amorphous oxide film was formed in an atmosphere of electron carrier concentration and the electron mobility of x It examined the value dependency.

その結果を、図4に示す。 The results, shown in Figure 4. x値が0.4超のとき、酸素分圧0.8Paの雰囲気中で、PLD法により成膜したアモルファス酸化物膜では、電子キャリア濃度を10 18 /cm 未満にできることが示された。 When the value x is greater than 0.4, in an atmosphere of oxygen partial pressure 0.8 Pa, the amorphous oxide film deposited by PLD, the electron carrier concentration was shown to be a less than 10 18 / cm 3. また、x値が0.4超のアモルファス酸化物膜では、電子移動度は、1cm /V・秒超であった。 Further, the amorphous oxide film of x value is greater than 0.4, the electron mobility was 1 cm 2 / V · sec greater.

図4に示すように、Znを80原子%のMgで置換したターゲットを使用した場合、酸素分圧0.8Paの雰囲気で、パルスレーザー堆積法で得られた膜の電子キャリア濃度を10 16 /cm 未満とすることができる(電気抵抗値は、約10 -2 S/cmである。)。 As shown in FIG. 4, when using the target obtained by substituting Zn with 80 atomic% of Mg, in an atmosphere of oxygen partial pressure 0.8 Pa, the electron carrier concentration of the film obtained by the pulse laser deposition 10 16 / it can be less than cm 3 (the electric resistance value is about 10 -2 S / cm.). こうした膜の電子移動度は、Mg無添加膜に比べて低下するが、その程度は少なく、室温での電子移動度は約5cm /(V・秒)で、アモルファスシリコンに比べて、1桁程度大きな値を示す。 Electron mobility of such film is reduced as compared with the Mg-free additive film, the degree is small, the electron mobility at room temperature for about 5cm 2 / (V · sec), as compared to amorphous silicon, single-digit the extent shows a large value. 同じ条件で成膜した場合、Mg含有量の増加に対して、電気伝導度と電子移動度は、共に低下するので、Mgの含有量は、好ましくは、20原子%超、85原子%未満(xにして、0.2<x<0.85)、より好適には0.5<x<0.85である。 When formed under the same conditions, with an increase in Mg content, electrical conductivity and the electron mobility, so lowered together, the content of Mg is preferably 20 atomic percent, less than 85 atomic% ( in the x, 0.2 <x <0.85), more preferably in 0.5 <x <0.85.

ガラス基板の代わりに厚さ200μmのポリエチレン・テレフタレート(PET)フィルムを用いた場合にも、得られたInGaO (Zn 1-x Mg O) (0<x≦1)アモルファス酸化物膜は、同様の特性を示した。 In case of using polyethylene terephthalate (PET) film having a thickness of 200μm, instead of the glass substrate, resulting InGaO 3 (Zn 1-x Mg x O) 4 (0 <x ≦ 1) amorphous oxide film It showed similar characteristics.
(PLD法によるIn アモルファス酸化物膜の成膜) (Deposition of In 2 O 3 Amorphous Oxide Film by PLD method)
KrFエキシマレーザーを用いたPLD法により、In 多結晶焼結体をターゲットとして、厚さ200μmのPETフィルム上にIn 膜を成膜した。 The PLD method using a KrF excimer laser, an In 2 O 3 polycrystalline sintered body as a target, was deposited In 2 O 3 film on a PET film having a thickness of 200 [mu] m.

装置は、図9に示した装置を用いた。 Apparatus, using the apparatus shown in FIG. 被成膜基板として、SiO 2ガラス基板(コーニング社製1737)を用意した。 As the film formation substrate, it was prepared SiO 2 glass substrate (Corning 1737).

この基板の前処理として、超音波脱脂洗浄を、アセトン、エタノール、超純水で各5分間ずつ行った後、空気中100℃で乾燥させた。 As a pretreatment of the substrate, an ultrasonic degreasing, acetone, ethanol, after ultrapure water for 5 minutes each, dried at 100 ° C. in air.

ターゲットとしては、In 2 O 3焼結体(サイズ 20mmΦ5mmt)を用いた。 As the target, using In 2 O 3 sintered body (size 20mmΦ5mmt). これは、出発原料In 2 O 3 (4N試薬)を仮焼(1000 ℃: 2h)、乾式粉砕、本焼結(1550 ℃: 2h)を経て準備した。 This is the starting material In 2 O 3 a (4N reagent) calcining (1000 ° C.: 2h), dry grinding, the sintering (1550 ° C.: 2h) were prepared via the.

成長室到達真空は、2×10 -6 (Pa)、成長中の酸素分圧は、5 (Pa)、基板温度は室温とした。 Vacuum deposition chamber reached, 2 × 10 -6 (Pa) , the oxygen partial pressure during growth, 5 (Pa), substrate temperature was room temperature.

酸素分圧は5Pa、水蒸気分圧は0.1Paとし、さらに、酸素ラジカル発生装置に200Wを印加して、酸素ラジカルを発生させた。 The oxygen partial pressure is 5 Pa, water vapor partial pressure and 0.1 Pa, further by applying a 200W to oxygen radical generator were generated oxygen radicals.

ターゲットと被成膜基板間の距離は、40 (mm)、KrFエキシマレーザーのパワーは0.5 (mJ/cm /pulse)、パルス幅は、20 (nsec)、繰り返し周波数は、10 (Hz) 、照射スポット径は1 × 1 (mm角)であった。 The distance between the target and the film-forming substrate, 40 (mm), KrF excimer laser power 0.5 (mJ / cm 2 / pulse ), a pulse width, 20 (nsec), the repetition frequency, 10 (Hz), irradiation spot size was 1 × 1 (mm angle).

成膜レートは、3 (nm/min)であった。 The film deposition rate was 3 (nm / min).

得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−O系膜はアモルファス膜であることが示された。 Relates resultant film, grazing incidence X-ray diffraction on the film surface (thin film method, incidence angle: 0.5 degrees) was carried out, no clear diffraction peak was detected, it In-O based film was produced in an amorphous film It has been shown. 膜厚は、80nmであった。 The film thickness was 80nm.

得られたIn−O系アモルファス酸化物膜の電子キャリア濃度は5×10 17 /cm で、電子移動度は、約7cm /V・秒であった。 Obtained in In-O-based electron carrier concentration of the amorphous oxide film is 5 × 10 17 / cm 3, the electron mobility was about 7 cm 2 / V · sec.
(PLD法によるIn−Sn−O系アモルファス酸化物膜の成膜) (Formation of an In-Sn-O-based amorphous oxide film by PLD method)
KrFエキシマレーザーを用いたPLD法により、(In 0.9 Sn 0.1 )O 3.1多結晶焼結体をターゲットとして、厚さ200μmのPETフィルム上にIn−Sn−O系酸化物膜を成膜した。 The PLD method using a KrF excimer laser, (In 0.9 Sn 0.1) O 3.1 polycrystalline sintered body as the target, the thickness of 200μm In-Sn-O-based oxide film on a PET film the film was formed.

具体的には、被成膜基板として、SiO 2ガラス基板(コーニング社製1737)を用意した。 Specifically, as the deposition substrate, it was prepared SiO 2 glass substrate (Corning 1737). 基板前処理として、超音波脱脂洗浄をアセトン、エタノール、超純水を用いて各5分間ずつ行った。 As substrate pretreatment, it was subjected to ultrasonic degreasing cleaning acetone, ethanol, for 5 minutes each with ultrapure water. その後、空気中100℃で乾燥させた。 Then dried at 100 ° C. in air.

ターゲットは、In 2 O 3 -SnO 2焼結体(サイズ 20mmΦ5mmt)を準備した。 Target was prepared In 2 O 3 -SnO 2 sintered body (size 20mmΦ5mmt). これは、出発原料として、In 2 O 3 -SnO 2 (4N試薬)を湿式混合(溶媒:エタノール)、仮焼(1000 ℃: 2h)、乾式粉砕、本焼結(1550 ℃: 2h)を経て得られる。 This is as a starting material, In 2 O 3 -SnO 2 ( 4N reagent) as starting materials (solvent: ethanol), calcining (1000 ° C.: 2h), dry grinding, the sintering (1550 ° C.: 2h) through can get.

基板温度は室温である。 Substrate temperature was room temperature. 酸素分圧は5(Pa)、窒素分圧は、0.1(Pa)とし、さらに、酸素ラジカル発生装置に200Wを印加して、酸素ラジカルを発生させた。 Oxygen partial pressure 5 (Pa), the nitrogen partial pressure, and 0.1 (Pa), Further, by applying a 200W to oxygen radical generator were generated oxygen radicals.

ターゲットと被成膜基板間の距離は、30 (mm)とし、KrFエキシマレーザーのパワーは、1.5 (mJ/cm /pulse)、パルス幅は、20 (nsec)とした。 The distance between the target and the film-forming substrate, and 30 (mm), the power of the KrF excimer laser, 1.5 (mJ / cm 2 / pulse), a pulse width was set to 20 (nsec). また、繰り返し周波数は、10 (Hz) 、照射スポット径は、1 × 1 (mm角)であった。 Also, the repetition frequency is 10 (Hz), illumination spot diameter was 1 × 1 (mm angle). 成膜レートは、6 (nm/min)であった。 The film deposition rate was 6 (nm / min).

得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Sn−O系膜はアモルファス膜であることが示された。 Relates resultant film, grazing incidence X-ray diffraction on the film surface (thin film method, incidence angle: 0.5 degrees) was carried out, no clear diffraction peak was detected, an In-Sn-O-based film manufactured in amorphous film it has been shown that there is.

得られたIn−Sn−Oアモルファス酸化物膜の電子キャリア濃度は、8×10 17 /cm で、電子移動度は、約5cm2/V・秒であった。 Electron carrier concentration of the obtained In-Sn-O amorphous oxide film is an 8 × 10 17 / cm 3, the electron mobility was about 5 cm @ 2 / V · sec. 膜厚は、100nmであった。 The film thickness was 100nm.
(PLD法によるIn−Ga−O系アモルファス酸化物膜の成膜) (Formation of an In-Ga-O-based amorphous oxide film by PLD method)
被成膜基板として、SiO 2ガラス基板(コーニング社製1737)を用意した。 As the film formation substrate, it was prepared SiO 2 glass substrate (Corning 1737).

基板の前処理として、超音波脱脂洗浄をアセトン、エタノール、超純水を用いて、各5分間行った後、空気中100℃で乾燥させた。 As a pretreatment of the substrate, an ultrasonic degreasing cleaning with acetone, ethanol, and ultrapure water, after 5 minutes each, dried at 100 ° C. in air.

ターゲットとして、(In 2 O 3 ) 1-x -(Ga 2 O 3 ) x (X = 0-1)焼結体(サイズ 20mmΦ5mmt)を用意した。 As a target, (In 2 O 3) 1 -x - was prepared (Ga 2 O 3) x ( X = 0-1) sintered body (size 20mmΦ5mmt). なお、例えばx=0.1の場合は、ターゲットは、(In 0.9 Ga 0.1多結晶焼結体ということになる。 Incidentally, for example, in the case of x = 0.1, the target will be referred (In 0.9 Ga 0.1) 2 O 3 polycrystal sintered body.

これは、出発原料:In 2 O 3 - Ga 2 O 2 (4N試薬)を、湿式混合(溶媒:エタノール)、仮焼(1000 ℃: 2h)、乾式粉砕、本焼結(1550 ℃: 2h)を経て得られる。 This is the starting material: In 2 O 3 - Ga 2 O 2 a (4N reagent), wet blending (solvent: ethanol), calcining (1000 ° C.: 2h), dry grinding, the sintering (1550 ° C.: 2h) through the obtained.

成長室到達真空は、2×10 -6 (Pa)であり、成長中の酸素分圧は、1 (Pa)とした。 Vacuum deposition chamber reached a 2 × 10 -6 (Pa), the oxygen partial pressure during growth was set to 1 (Pa).

基板温度は、室温で行い、ターゲットと被成膜基板間の距離は、30 (mm)、KrFエキシマレーザーのパワーは、1.5 (mJ/cm /pulse)、パルス幅は、20 (nsec)であった。 The substrate temperature is carried out at room temperature, the distance between the target and the film-forming substrate is 30 (mm), the power of the KrF excimer laser, 1.5 (mJ / cm 2 / pulse), a pulse width, at 20 (nsec) there were. そして、繰り返し周波数は、10 (Hz)、照射スポット径は、1 × 1 (mm角)であった。 The repetition frequency is 10 (Hz), illumination spot diameter was 1 × 1 (mm angle). 成膜レートは、6 (nm/min)であった。 The film deposition rate was 6 (nm / min).

基板温度は25℃である。 Substrate temperature was 25 ° C.. 酸素分圧は1Paであった。 The oxygen partial pressure was 1 Pa. 得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Ga−O系膜はアモルファス膜であることが示された。 Relates resultant film, grazing incidence X-ray diffraction on the film surface (thin film method, incidence angle: 0.5 degrees) was carried out, no clear diffraction peak was detected, an In-Ga-O-based film manufactured in amorphous film it has been shown that there is. 膜厚は、120nmであった。 The film thickness was 120nm.

得られたIn−Ga−Oアモルファス酸化物膜の電子キャリア濃度は、8×10 16 /cm で、電子移動度は、約1cm /V・秒であった。 Electron carrier concentration of the obtained In-Ga-O amorphous oxide film is an 8 × 10 16 / cm 3, the electron mobility was about 1 cm 2 / V · sec.
(In−Zn−Ga−O系アモルファス酸化物膜を用いたTFT素子の作製(ガラス基板)) (Preparation of TFT element using an In-Zn-Ga-O-based amorphous oxide film (glass substrate))
TFT素子の作製 図5に示すトップゲート型TFT素子を作製した。 A top gate type TFT element shown in producing Figure 5 of the TFT device was fabricated.

まず、ガラス基板(1)上に、InGaO (ZnO) 組成を有する多結晶焼結体をターゲットとし、酸素分圧5Paの条件で、前述したPLD装置を用いて、In-Ga-Zn-O系アモルファス酸化物膜を作製した。 First, on a glass substrate (1), and a target, a polycrystalline sintered body having a InGaO 3 (ZnO) 4 composition, under conditions of oxygen partial pressure 5 Pa, by using a PLD apparatus described above, an In-Ga-Zn- O-based amorphous oxide film was prepared. チャンネル層(2)として用いる厚さ120nmのIn-Ga-Zn-O系アモルファス膜を形成した。 The In-Ga-Zn-O based amorphous film having a thickness of 120nm is used as a channel layer (2) was formed.

さらにその上に、チャンバー内の酸素分圧を1Pa未満にして、PLD法により電気伝導度の大きなIn-Ga-Zn-O系アモルファス膜及び金膜をそれぞれ30nm積層した。 Further thereon, and the oxygen partial pressure in the chamber to less than 1 Pa, large electrical conductivity In-Ga-Zn-O based amorphous film and a gold film were 30nm laminated respectively by PLD. そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。 Then, by photolithography and a lift-off method to form a drain terminal (5) and a source terminal (6).

最後にゲート絶縁膜(3)として用いるY 2 O 3膜を電子ビーム蒸着法により成膜した(厚み:90nm、比誘電率:約15、リーク電流密度:0.5 MV/cm印加時に10 -3 A/cm 2 )。 Finally the Y 2 O 3 film used as a gate insulating film (3) deposited by electron beam deposition (thickness: 90 nm, relative dielectric constant: about 15, leak current density: 0.5 MV / cm applied during 10 -3 A / cm 2). そして、その上に金を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。 Then, gold was deposited thereon by photolithography and a lift-off method to form a gate terminal (4). チャネル長は、50μmで、チャネル幅は、200μmであった。 Channel length was 50 [mu] m, the channel width was 200 [mu] m.

TFT素子の特性評価 図6に、室温下で測定したTFT素子の電流−電圧特性を示す。 Characterization Figure 6 of the TFT element, the current of the TFT device measured at room temperature - voltage characteristics thereof are shown. ドレイン電圧V DSの増加に伴い、ドレイン電流I DSが増加したことからチャネルがn型伝導であることが分かる。 With the increase in the drain voltage V DS, it is found that the channel from the drain current I DS increases is an n-type conduction.

これは、アモルファスIn-Ga-Zn-O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。 This is consistent with the fact that the amorphous In-Ga-Zn-O-based amorphous oxide film is an n type conductor. I DSはV DS = 6 V程度で飽和(ピンチオフ)する典型的な半導体トランジスタの挙動を示した。 I DS showed a typical behavior of a semiconductor transistor which saturated (pinched off) at about V DS = 6 V. 利得特性を調べたところ、V DS = 4 V印加時におけるゲート電圧V GSの閾値は約-0.5 Vであった。 Examination of the gain characteristics, the threshold of the gate voltage V GS at V DS = 4 V was applied was about -0.5 V.

また、V G =10 V時には、I DS =1.0 × 10 -5 Aの電流が流れた。 Also, V G = 10 V at times flowed a current of I DS = 1.0 × 10 -5 A . これはゲートバイアスにより絶縁体のIn-Ga-Zn-O系アモルファス酸化物膜内にキャリアを誘起できたことに対応する。 This corresponds with successful induction of carrier to In-Ga-Zn-O-based amorphous oxide film of an insulator with gate bias.

トランジスタのオン・オフ比は、10 超であった。 On-off ratio of the transistor was 10 greater than 3. また、出力特性から電界効果移動度を算出したところ、飽和領域において約7cm 2 (Vs) -1の電界効果移動度が得られた。 In addition, calculation of field effect mobility from output characteristics, the field effect mobility of approximately 7cm 2 (Vs) -1 in the saturation region. 作製した素子に可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。 It was measured similar by irradiating visible light to the fabricated device, but the change in the transistor characteristics was observed.

なお、アモルファス酸化物の電子キャリア濃度を10 18 /cm 未満にすることでTFTのチャネル層として適用できる。 Incidentally, the electron carrier concentration of the amorphous oxide may be applied as a channel layer of the TFT by the less than 10 18 / cm 3. この電子キャリア濃度としては、10 17 /cm 以下がより好ましく、10 16 /cm 以下にすると更に好ましかった。 As the electron carrier concentration, and more preferably 10 17 / cm 3 or less, were further Konomashika' With 10 16 / cm 3 or less.
(In−Zn−Ga−O系アモルファス酸化物膜を用いたTFT素子の作製(アモルファス基板)) (Preparation of TFT element using an In-Zn-Ga-O-based amorphous oxide film (an amorphous substrate))
図5に示すトップゲート型TFT素子を作製した。 A top gate type TFT element shown in Fig. 5 was prepared. まず、ポリエチレン・テレフタレート(PET)フィルム(1)上に、PLD法により、酸素分圧5Paの雰囲気で、チャンネル層(2)として用いる厚さ120nmのIn−Zn−Ga−O系アモルファス酸化物膜を形成した。 First, on a polyethylene terephthalate (PET) film (1), by the PLD method, the oxygen partial atmosphere of pressure 5 Pa, a thickness of 120nm In-Zn-Ga-O-based amorphous oxide film used as a channel layer (2) It was formed. このとき、InGaO (ZnO)組成を有する多結晶焼結体をターゲットとした。 In this case, it is targeting a polycrystalline sintered body having a InGaO 3 (ZnO) composition.

さらにその上に、チャンバー内酸素分圧を1Pa未満にして、PLD法により電気伝導度の大きなIn−Zn−Ga−O系アモルファス酸化物膜及び金膜をそれぞれ30nm積層した。 Further thereon, setting the oxygen partial pressure inside the chamber to less than 1 Pa, large electrical conductivity In-Zn-Ga-O type amorphous oxide film and gold film was 30nm laminated respectively by PLD. そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。 Then, by photolithography and a lift-off method to form a drain terminal (5) and a source terminal (6). 最後にゲート絶縁膜(3)を電子ビーム蒸着法により成膜して、その上に金を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。 Finally, the gate insulating film (3) was formed by an electron beam deposition method, gold was deposited thereon by photolithography and a lift-off method to form a gate terminal (4). チャネル長は、50μmで、チャネル幅は、200μmであった。 Channel length was 50 [mu] m, the channel width was 200 [mu] m. ゲート絶縁膜として、Y (厚さ:140nm),Al (厚さ:130μm)及びHfO (厚さ:140μm)を用いた3種類の上記の構造を有するTFTを作成した。 As a gate insulating film, Y 2 O 3 (thickness: 140nm), Al 2 O 3 ( thickness: 130 .mu.m) and HfO 2 (thickness: 140 .mu.m) have created a TFT having three kinds of the above-described structure using .

TFT素子の特性評価 PETフィルム上に形成したTFTの室温下で測定した電流−電圧特性は、図6と同様であった。 Current was measured at room temperature of TFT formed on characterization PET film of the TFT element - voltage characteristics were similar to FIG. すなわち、ドレイン電圧V DSの増加に伴い、ドレイン電流I DSが増加したことから、チャネルがn型伝導であることが分かる。 That is, with the increase of the drain voltage V DS, since the drain current I DS increases, it is found that the channel is an n-type conduction. これは、アモルファスIn−Ga−Zn−O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。 This is consistent with the fact that the amorphous In-Ga-Zn-O-based amorphous oxide film is an n type conductor. I DSはV DS = 6 V程度で飽和(ピンチオフ)する典型的なトランジスタの挙動を示した。 I DS showed a typical behavior of semiconductor transistor that is saturated (pinched off) at about V DS = 6 V. また、V =0のときには、I ds =10 −8 A,Vg=10 V時には、I DS =2.0 × 10 -5 Aの電流が流れた。 Further, when V g = 0 is, I ds = 10 -8 A, Vg = 10 V at times flowed a current of I DS = 2.0 × 10 -5 A . これはゲートバイアスにより絶縁体のIn-Ga-Zn-O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。 This corresponds with successful induction of electron carriers In-Ga-Zn-O-based amorphous oxide film of an insulator with gate bias.

トランジスタのオン・オフ比は、10 超であった。 On-off ratio of the transistor was 10 greater than 3. また、出力特性から電界効果移動度を算出したところ、飽和領域において約7cm 2 (Vs) -1の電界効果移動度が得られた。 In addition, calculation of field effect mobility from output characteristics, the field effect mobility of approximately 7cm 2 (Vs) -1 in the saturation region.

PETフィルム上に作成した素子を、曲率半径30mmで屈曲させ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。 The elements formed on the PET film, is bent with a curvature radius of 30 mm, were subjected to measurement of the same transistor characteristics, the change in the transistor characteristics was observed. また、可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。 Although was measured similar to irradiation of visible light, the change in transistor characteristics was observed.

ゲート絶縁膜としてAl 膜を用いたTFTでも、図6に示したものと類似のトランジスタ特性を示したが、V =0のときには、I ds =10 −8 A,Vg=10 V時には、I DS =5.0 × 10 -6 Aの電流が流れた。 As the gate insulating film even TFT using an Al 2 O 3 film, it showed similar transistor characteristics as those shown in FIG. 6, when V g = 0 is, I ds = 10 -8 A, Vg = 10 V sometimes, the current flows in the I DS = 5.0 × 10 -6 a . トランジスタのオン・オフ比は、10 超であった。 On-off ratio of the transistor was 10 greater than 2. また、出力特性から電界効果移動度を算出したところ、飽和領域において約2cm 2 (Vs) -1の電界効果移動度が得られた。 In addition, calculation of field effect mobility from output characteristics, the field effect mobility of approximately 2cm 2 (Vs) -1 in the saturation region.

ゲート絶縁膜としてHfO 膜を用いたTFTでも、図6に示したものと類似のトランジスタ特性を示したが、V =0のときには、I ds =10 −8 A,Vg=10 V時には、I DS =1.0 × 10 -6 Aの電流が流れた。 Even TFT using an HfO 2 film as a gate insulating film, showed similar transistor characteristics as those shown in FIG. 6, when V g = 0 is, I ds = 10 -8 A, Vg = 10 V sometimes, current I DS = 1.0 × 10 -6 a was flowed. トランジスタのオン・オフ比は、10 超であった。 On-off ratio of the transistor was 10 greater than 2. また、出力特性から電界効果移動度を算出したところ、飽和領域において約10cm 2 (Vs) -1の電界効果移動度が得られた。 In addition, calculation of field effect mobility from output characteristics, the field effect mobility of about 10cm 2 (Vs) -1 in the saturation region.
(PLD法によるIn アモルファス酸化物膜を用いたTFT素子の作成) (Preparation of TFT element using In 2 O 3 Amorphous Oxide Film by PLD method)
図5に示すトップゲート型TFT素子を作製した。 A top gate type TFT element shown in Fig. 5 was prepared. まず、ポリエチレン・テレフタレート(PET)フィルム(1)上に、PLD法により、チャンネル層(2)として用いる厚さ80nmのIn アモルファス酸化物膜を形成した。 First, on a polyethylene terephthalate (PET) film (1), by the PLD method to form a In 2 O 3 amorphous oxide film having a thickness of 80nm is used as a channel layer (2).

さらにその上に、チャンバー内酸素分圧を1Pa未満にして、さらに酸素ラジカル発生装置への印加電圧をゼロにして、PLD法により、電気伝導度の大きなIn アモルファス酸化物膜及び金膜をそれぞれ30nm積層した。 Further thereon, setting the oxygen partial pressure inside the chamber to less than 1 Pa, further the voltage applied to the oxygen radical generator in the zero, by the PLD method, large electrical conductivity In 2 O 3 amorphous oxide film and a gold film was 30nm stacked, respectively. そして、フォトリゾグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。 Then, by the photolithographic method and the liftoff method to form a drain terminal (5) and a source terminal (6). 最後にゲート絶縁膜(3)として用いるY 2 O 3膜を電子ビーム蒸着法により成膜した。 Finally the Y 2 O 3 film used as a gate insulating film (3) was formed by an electron beam evaporation method. そして、その上に金を成膜して、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。 Then, a film of gold thereon by photolithography and a lift-off method to form a gate terminal (4).

TFT素子の特性評価 PETフィルム上に形成したTFTの室温下で測定した電流−電圧特性を測定した。 Current was measured at room temperature of TFT formed on characterization PET film of the TFT element - voltage characteristics were measured. ドレイン電圧V DSの増加に伴い、ドレイン電流I DSが増加したことからチャネルがn型半導体であることが分かる。 With the increase in the drain voltage V DS, it is found that the channel from the drain current I DS increases is an n-type semiconductor. これは、In -O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。 This is consistent with the fact that an In -O-based amorphous oxide film is an n type conductor. I DSはV DS = 5 V程度で飽和(ピンチオフ)する典型的なトランジスタの挙動を示した。 I DS showed a typical behavior of semiconductor transistor that is saturated (pinched off) at about V DS = 5 V. また、V =0V時には、2×10 −8 A、V G =10 V時には、I DS =2.0 ×10 -6 Aの電流が流れた。 Also, V g = 0V sometimes, 2 × 10 -8 A, V G = 10 V at times flowed a current of I DS = 2.0 × 10 -6 A . これはゲートバイアスにより絶縁体のIn-O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。 This corresponds with successful induction of electron carriers in the In-O-based amorphous oxide film of an insulator with gate bias.

トランジスタのオン・オフ比は、約10 であった。 On-off ratio of the transistor was about 10 2. また、出力特性から電界効果移動度を算出したところ、飽和領域において約10cm 2 (Vs) -1の電界効果移動度が得られた。 In addition, calculation of field effect mobility from output characteristics, the field effect mobility of about 10cm 2 (Vs) -1 in the saturation region. ガラス基板上に作成したTFT素子も同様の特性を示した。 The TFT element formed on a glass substrate had similar characteristics.

PETフィルム上に作成した素子を、曲率半径30mmで曲げ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。 The element formed on the PET film at the curvature radius of 30 mm, were subjected to measurement of the same transistor characteristics, the change in the transistor characteristics was observed.
(PLD法によるIn−Sn−O系アモルファス酸化物膜を用いたTFT素子の作成) (Preparation of TFT element using an In-Sn-O-based amorphous oxide film by PLD method)
図5に示すトップゲート型TFT素子を作製した。 A top gate type TFT element shown in Fig. 5 was prepared. まず、ポリエチレン・テレフタレート(PET)フィルム(1)上に、PLD法により、チャンネル層(2)として用いる厚さ100nmのIn−Sn−O系アモルファス酸化物膜を形成した。 First, on a polyethylene terephthalate (PET) film (1), by the PLD method to form a an In-Sn-O-based amorphous oxide film having a thickness of 100nm is used as a channel layer (2). さらにその上に、チャンバー内酸素分圧を1Pa未満にして、さらに酸素ラジカル発生装置への印加電圧をゼロにして、PLD法により、電気伝導度の大きなIn−Sn−O系アモルファス酸化物膜及び金膜をそれぞれ30nm積層した。 Further thereon, setting the oxygen partial pressure inside the chamber to less than 1 Pa, and moreover setting the voltage applied to the oxygen radical generator to zero, by the PLD method, the large electrical conductivity an In-Sn-O-based amorphous oxide film and gold film with 30nm laminated respectively. そして、フォトリゾグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。 Then, by the photolithographic method and the liftoff method to form a drain terminal (5) and a source terminal (6). 最後にゲート絶縁膜(3)として用いるY 2 O 3膜を電子ビーム蒸着法により成膜し、その上に金を成膜して、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。 Finally, a Y 2 O 3 film used as a gate insulating film (3) was formed by an electron beam deposition method, a film of gold thereon by photolithography and a lift-off method, a gate terminal (4) did.

TFT素子の特性評価 PETフィルム上に形成したTFTの室温下で測定した電流−電圧特性を測定した。 Current was measured at room temperature of TFT formed on characterization PET film of the TFT element - voltage characteristics were measured. ドレイン電圧V DSの増加に伴い、ドレイン電流I DSが増加したことからチャネルがn型半導体であることが分かる。 With the increase in the drain voltage V DS, it is found that the channel from the drain current I DS increases is an n-type semiconductor. これは、In -Sn−O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。 This is consistent with the fact that an In -Sn-O-based amorphous oxide film is an n type conductor. I DSはV DS = 6 V程度で飽和(ピンチオフ)する典型的なトランジスタの挙動を示した。 I DS showed a typical behavior of semiconductor transistor that is saturated (pinched off) at about V DS = 6 V. また、V =0V時には、5×10 −8 A、V G =10 V時には、I DS =5.0 × 10 -5 Aの電流が流れた。 Also, V g = 0V times, 5 × 10 -8 A, V G = 10 V at times flowed a current of I DS = 5.0 × 10 -5 A . これはゲートバイアスにより絶縁体のIn-Sn-O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。 This corresponds with successful induction of electron carriers an In-Sn-O-based amorphous oxide film of an insulator with gate bias.

トランジスタのオン・オフ比は、約10 であった。 On-off ratio of the transistor was about 103. また、出力特性から電界効果移動度を算出したところ、飽和領域において約5cm 2 (Vs) -1の電界効果移動度が得られた。 In addition, calculation of field effect mobility from output characteristics, the field effect mobility of approximately 5cm 2 (Vs) -1 in the saturation region. ガラス基板上に作成したTFT素子も同様の特性を示した。 The TFT element formed on a glass substrate had similar characteristics.
PETフィルム上に作成した素子を、曲率半径30mmで曲げ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。 The element formed on the PET film at the curvature radius of 30 mm, were subjected to measurement of the same transistor characteristics, the change in the transistor characteristics was observed.
(PLD法によるIn−Ga−O系アモルファス酸化物膜を用いたTFT素子の作成) (Preparation of TFT element using an In-Ga-O-based amorphous oxide film by PLD method)
図5に示すトップゲート型TFT素子を作製した。 A top gate type TFT element shown in Fig. 5 was prepared. まず、ポリエチレン・テレフタレート(PET)フィルム(1)上に、実施例6に示した成膜法により、チャンネル層(2)として用いる厚さ120nmのIn−Ga−O系アモルファス酸化物膜を形成した。 First, on a polyethylene terephthalate (PET) film (1), by a film forming method described in Example 6, was formed an In-Ga-O-based amorphous oxide film having a thickness of 120nm is used as a channel layer (2) . さらにその上に、チャンバー内の酸素分圧を1Pa未満にして、さらに酸素ラジカル発生装置への印加電圧をゼロにして、PLD法により、電気伝導度の大きなIn−Ga−O系アモルファス酸化物膜及び金膜をそれぞれ30nm積層した。 Further thereon, and the oxygen partial pressure in the chamber to less than 1 Pa, further the voltage applied to the oxygen radical generator in the zero, by the PLD method, large electrical conductivity an In-Ga-O-based amorphous oxide film and gold film was 30nm laminated respectively. そして、フォトリゾグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。 Then, by the photolithographic method and the liftoff method to form a drain terminal (5) and a source terminal (6). 最後にゲート絶縁膜(3)として用いるY 2 O 3膜を電子ビーム蒸着法により成膜し、その上に金を成膜して、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。 Finally, a Y 2 O 3 film used as a gate insulating film (3) was formed by an electron beam deposition method, a film of gold thereon by photolithography and a lift-off method, a gate terminal (4) did.

TFT素子の特性評価 PETフィルム上に形成したTFTの室温下で測定した電流−電圧特性を測定した。 Current was measured at room temperature of TFT formed on characterization PET film of the TFT element - voltage characteristics were measured. ドレイン電圧V DSの増加に伴い、ドレイン電流I DSが増加したことからチャネルがn型半導体であることが分かる。 With the increase in the drain voltage V DS, it is found that the channel from the drain current I DS increases is an n-type semiconductor. これは、In −Ga−O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。 This is consistent with the fact that an In -Ga-O-based amorphous oxide film is an n type conductor. I DSはV DS = 6 V程度で飽和(ピンチオフ)する典型的なトランジスタの挙動を示した。 I DS showed a typical behavior of semiconductor transistor that is saturated (pinched off) at about V DS = 6 V. また、V =0V時には、1×10 −8 A、V G =10 V時には、I DS =1.0 × 10 -6 Aの電流が流れた。 Also, V g = 0V times, 1 × 10 -8 A, V G = 10 V at times flowed a current of I DS = 1.0 × 10 -6 A . これはゲートバイアスにより絶縁体のIn-Ga-O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。 This corresponds with successful induction of electron carriers an In-Ga-O-based amorphous oxide film of an insulator with gate bias.

トランジスタのオン・オフ比は、約10 であった。 On-off ratio of the transistor was about 10 2. また、出力特性から電界効果移動度を算出したところ、飽和領域において約0.8cm 2 (Vs) -1の電界効果移動度が得られた。 In addition, calculation of field effect mobility from output characteristics, the field effect mobility of about 0.8cm 2 (Vs) -1 in the saturation region. ガラス基板上に作成したTFT素子も同様の特性を示した。 The TFT element formed on a glass substrate had similar characteristics.

PETフィルム上に作成した素子を、曲率半径30mmで曲げ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。 The element formed on the PET film at the curvature radius of 30 mm, were subjected to measurement of the same transistor characteristics, the change in the transistor characteristics was observed.

なお、アモルファス酸化物の電子キャリア濃度を10 18 /cm 未満にすることでTFTのチャネル層として適用できる。 Incidentally, the electron carrier concentration of the amorphous oxide may be applied as a channel layer of the TFT by the less than 10 18 / cm 3. この電子キャリア濃度としては、10 17 /cm 以下がより好ましく、10 16 /cm 以下にすると更に好ましかった。 As the electron carrier concentration, and more preferably 10 17 / cm 3 or less, were further Konomashika' With 10 16 / cm 3 or less.
(第2の実施形態) (Second Embodiment)
また、本発明は、電界効果型TFTの出力端子であるドレインに、エレクトロルミネッセンス素子などの発光素子、液晶セルや電気泳動型粒子セルの光透過率制御素子もしくは光反射率制御素子の入力電極が接続された光制御素子に関する。 The present invention also provides a drain which is an output terminal of the field effect TFT, and light emitting element such as an electroluminescence device, an input electrode of the optical transmittance control element or a light reflectance control element of the liquid crystal cell or electrophoretic particle cell is It relates connected optical control element.

図7を用いて説明する。 It will be described with reference to FIG.

基体11上に堆積しパターニングした非晶質酸化物半導体膜12と、ソース電極13と、ドレイン電極14とゲート絶縁膜15と、ゲート電極16からTFTが構成されている。 An amorphous oxide semiconductor film 12 is patterned by depositing on the substrate 11, a source electrode 13, the drain electrode 14 and the gate insulating film 15, TFT is composed of a gate electrode 16.
ドレイン電極14に、層間絶縁膜17を介して電極18が接続されており、電極18は発光層19と接し、さらに発光層19が電極20と接している。 A drain electrode 14 are electrodes 18 through an interlayer insulating film 17 is connected, the electrode 18 is in contact with the light emitting layer 19, further emission layer 19 is in contact with the electrode 20.

発光層19に注入する電流を、ソース電極13からドレイン電極14に非晶質酸化物半導体膜12に形成されるチャネルを介して流れる電流値によって制御する。 The current injected into the light emitting layer 19, is controlled by a current value flowing through the channel formed in the amorphous oxide semiconductor film 12 from the source electrode 13 to drain electrode 14. 即ち、ゲート電極16により印加される電圧によって制御することができる。 That can be controlled by a voltage applied by the gate electrode 16.

ここで、発光層19は無機もしくは有機のエレクトロルミネッセンス素子であることが好ましい。 Here, it is preferable the light emitting layer 19 is electroluminescent device inorganic or organic.

また、図8に示すように、ドレイン電極14が延長されて電極18を兼ねており、これを高抵抗膜21、22に挟まれた液晶セルや電気泳動型粒子セル23からなる光透過率制御素子もしくは光反射率制御素子へ電圧を印加する電極18とすることもできる。 Further, as shown in FIG. 8, the drain electrode 14 serves also as a is extended electrodes 18, the light transmittance control consisting of liquid crystal cell or electrophoretic particle cell 23 sandwiched between them to the high-resistance films 21 and 22 It may be an electrode 18 for applying a voltage to the element or the light reflectance control element.

この構成により、これら光透過率制御素子もしくは光反射率制御素子に印加する電圧を、ソース電極13からドレイン電極14に非晶質酸化物半導体膜12に形成されるチャネルを介して流れる電流値によって制御することが可能となる。 This configuration, a voltage applied to these light transmittance control element or a light reflectance control element, the current flowing through the channel formed in the amorphous oxide semiconductor film 12 from the source electrode 13 to drain electrode 14 it is possible to control.

即ち、TFTのゲート6の電圧によって制御することができる。 That can be controlled by the voltage of the gate 6 of the TFT. ここで光透過率制御素子もしくは光反射率制御素子が流体と粒子を絶縁性皮膜中に封止したカプセルである場合、高抵抗膜21、22は、不要である。 Here, when a capsule light transmittance control element or a light reflectance control element sealing the fluid and particles in the insulating film, the high-resistance films 21 and 22 is unnecessary.

上述の2例においてTFTとしては、トップゲートのコプレナー型の構成で代表させたが、本発明は必ずしも本構成に限定されるものではない。 The TFT in the above-mentioned two examples, although a representative configuration of the coplanar top-gate, the present invention is not necessarily limited to this structure. TFTの出力端子であるドレイン電極と発光素子の接続が位相幾何的に同一であれば、スタッガ型等、他の構成も可能である。 If the connection of the drain electrode and the light emitting element is an output terminal of the TFT is topologically identical, staggered type or the like, other configurations are possible.

また、上述の2例においては、発光素子、光透過率制御素子もしくは光反射率制御素子を駆動する一対の電極が、基体と平行に設けられた例を図示したが、本発明は必ずしも本構成に限定されるものではない。 In the two examples described above, the light-emitting element, a pair of electrodes for driving the light transmittance control element or a light reflectance control elements has been illustrated an example provided in parallel with the substrate, the present invention is not necessarily present configuration the present invention is not limited to.

TFTの出力端子であるドレイン電極と発光素子の接続が位相幾何的に同一であれば、いずれかの電極もしくは両電極が基体と垂直に設けられていてもよい。 If the drain electrode and the connecting of the light emitting element is topologically the same as the output terminal of the TFT, one of the electrodes or both electrodes may be provided perpendicular to the substrate.

さらに、上述の2例においては、発光素子、光透過率制御素子もしくは光反射率制御素子に接続されるTFTをひとつだけ図示したが、本発明は必ずしも本構成に限定されるものではない。 Further, in the above-mentioned two examples, the light emitting element, only has been illustrated one TFT connected to the light transmission control element or a light reflectance control device, the present invention is not necessarily limited to this structure.

図中に示したTFTが、さらに本発明による別のTFTに接続されていてもよく、図中のTFTはそれらTFTによる回路の最終段であればよい。 TFT shown in the figure, may be connected to another TFT according to yet present invention, TFT in the figure may be a final stage of the circuit according to their TFT.

ここで、発光素子、光透過率制御素子もしくは光反射率制御素子を駆動する一対の電極が、基体と平行に設けられた場合、発光素子もしくは光反射率制御素子ならば、いずれかの電極が発光波長もしくは反射光の波長に対して透明である必要がある。 Here, the light emitting element, a pair of electrodes for driving the light transmittance control element or a light reflectance control elements, if provided in parallel with the substrate, if the light-emitting element or a light reflectance control element, one of the electrodes It must be transparent to the wavelength of the emission wavelength or reflected light. あるいは光透過率制御素子ならば、両電極とも透過光に対して透明である必要がある。 Alternatively, if the light transmittance control element, it needs to be transparent to transmitted light both electrodes. なお、本発明における、透明とは、実質的に透明である場合は勿論、光透過性があるものを含む概念である。 Incidentally, in the present invention, a transparent, when it is substantially transparent course, it is a concept including that there is light transmissive.

さらに、本発明のTFTでは、全ての構成体を透明にすることも可能であり、これにより、透明な光制御素子を形成することもできる。 Further, the TFT of the present invention, it is also possible to clear all the structure, thereby, it is also possible to form a transparent light control element. また、軽量可撓で透明な樹脂製プラスチック基板など低耐熱性基体の上にも、かかる光制御素子を設けることができる。 Further, also on the low heat resistant substrate such as a transparent resin plastic substrate a lightweight flexible, can be provided such optical control device.

アクティブマトリックス型に配線された複数の上記TFTとともに、第1あるいは第2の実施形態で述べた前記光制御素子を、二次元的に複数配列させることもできる。 A plurality of the TFT wired to an active matrix type, the light control device described in the first or second embodiment, it is also two-dimensionally be arrayed.

たとえば、光制御素子を駆動するひとつのTFTのゲート電極5が、アクティブマトリックスのゲート線に接続され、同TFTのソース電極が信号先に配線されたアクティブマトリックス回路を構成する。 For example, the gate electrode 5 of one TFT for driving the light control element is connected to a gate line of an active matrix, constituting an active matrix circuit in which the source electrode of the TFT is wired to the signal destination. こうすることで、各光制御素子を画素とした画像表示装置を提供することができる。 In this way, it is possible to provide the respective optical control element image display device with pixels.

さらに、互いに発光波長、透過光波長あるいは反射光波長の異なる隣接する複数の光制御素子で、一画素を構成すれば、カラー画像表示装置を提供することも可能である。 Furthermore, a plurality of light control element adjacent different emission wavelengths, the transmitted light wavelength or reflected light wavelengths are, if constituting one pixel, it is also possible to provide a color image display device. 勿論、この場合に、カラーフィルタを用いることもできる。 Of course, in this case, it is also possible to use a color filter.
(その他の実施形態) (Other embodiments)
また、本発明は、上記画像表示装置を具えたテレビ受像機等の放送動画表示機器である。 Further, the present invention is a broadcast video display device of the television receiver or the like equipped with the image display device. 本発明の画像表示装置は、とくに携帯型の放送動画表示機器に軽量化と可撓性と破損時の安全性を与える効果を有する。 The image display device of the present invention, particularly have the effect of weight and flexibility and at failure safety portable broadcast video display devices.

また、本発明は、上記画像表示装置を具えたコンピュータ等のデジタル情報処理機器である。 Further, the present invention is a digital information processing device such as a computer equipped with the image display device.

本発明の画像表示装置は、軽量可撓ゆえに据え置き型コンピュータディスプレイの設置の自由度と可搬性を与える。 The image display device of the present invention provides the flexibility and portability of the installation of stationary computer display lightweight flexible due. さらに、たとえばノート型コンピュータや個人用デジタル支援機器など携帯型のデジタル情報処理機器に軽量化と可撓性と破損時の安全性を与える効果を有する。 Furthermore, it has the effect of giving the safety at failure and weight and flexibility, for example, in notebook computers and portable personal digital assistance device digital data processing equipment.

また、本発明は、上記画像表示装置を具えた携帯電話、携帯型音楽再生機、携帯型動画再生機、ヘッドマウントディスプレイ等の携帯型情報機器である。 Further, the present invention is a mobile phone equipped with the image display device, a portable music player, a portable video player, a portable information device such as a head-mounted display. 本発明の画像表示装置は、これら携帯型情報機器に軽量化と可撓性と破損時の安全性を与える効果を有する。 The image display device of the present invention has the effect of weight and flexibility and at failure safety to these portable information devices. とくに透明化された本発明の画像表示装置をヘッドマウントディスプレイに用いる場合、シースルーの機器を提供することができる。 The image display device of the present invention particularly is transparent when using a head-mounted display, it is possible to provide a device of the see-through.

また、本発明は、上記画像表示装置を具えたスチルカメラやムービーカメラ等の撮像機器である。 Further, the present invention is an imaging apparatus such as a still camera or a movie camera equipped with the image display device. 本発明の画像表示装置は、これら撮像機器に軽量化と可撓性と破損時の安全性を与える効果を有する。 The image display device of the present invention has the effect of weight and flexibility and at failure safety of these imaging devices.

また、本発明は、上記画像表示装置を具えた、窓、扉、天井、床、内壁、外壁、仕切り等の建築構造物である。 The present invention also equipped with the image display device, a window, door, ceiling, floor, interior wall, outer wall, building structures of the partition or the like. 本発明の画像表示装置は軽量可撓で透明化も可能であるゆえに、それら建築構造物に容易に付加することが可能であるばかりでなく、画像を表示しないときには建築構造物としての外観を損なうことがない効果を有する。 Because the image display apparatus of the present invention are possible transparent lightweight flexible, not only it is possible to add readily to their building structure, impair the appearance of the building structure when not displaying an image it has an effect is not.

また、本発明は、上記画像表示装置を具えた、車両、航空機、船舶等の移動体の、窓、扉、天井、床、内壁、外壁、仕切り等の構成物である。 The present invention also equipped with the image display device, a vehicle, aircraft, moving body such as a ship, a window, door, ceiling, floor, interior wall, outer wall, configuration of the partition and the like.

本発明の画像表示装置は軽量可撓で透明化も可能であるゆえに、それら建築構造物に容易に付加することが可能である。 Because the image display apparatus of the present invention are possible transparent lightweight flexible, it can easily be added to these building structure. さらに、画像を表示しないときには建築構造物としての外観を損なうことがない効果を有する。 Further, an effect not to impair appearance of the building structure when not displaying an image. 移動体の外界を監視、観察するための透明な窓に本発明の透明化した画像表示装置を用いる場合、必要なときのみに情報画像を表示し、不要なときには外界の監視、観察を損なわない効果を有する。 Monitoring the outside of the moving body, when using the image display apparatus transparency of the present invention a transparent window for viewing, displaying only the information image when needed, monitoring external environment when not needed, it does not impair the observation It has an effect.

また、本発明は、上記画像表示装置を具えた、公共交通機関車両内の広告手段や街中の広告板、広告塔等の広告機器である。 The present invention also equipped with the image display apparatus, public transport advertising means and the city in billboards in a vehicle, an advertisement device billboards and the like. 本発明の画像表示装置は、従来、主として印刷物など可変性のない媒体によって担われて来たそれらに広告機器に、随時変更可能であるばかりか、動画による表現も可能である。 The image display device of the present invention, conventionally, the advertising equipment they came is borne primarily by the variability no media such as printed matter, not only it is possible at any time change, it is also possible expression by video.
(実施例) (Example)
以下、本発明の実施例について説明する。 Hereinafter, a description will be given of an embodiment of the present invention.

まず、本発明に適用できる非晶質酸化物を利用したTFTの形成方法について説明する。 First, a method for forming a TFT using an amorphous oxide applicable to the present invention.

(非晶質In-Ga-Zn-OTFTの形成) (Formation of amorphous In-Ga-Zn-OTFT)
スパッタ法により、InGaO 3 (ZnO) 組成を有する多結晶焼結体をターゲットとして、表面処理を施したポリエーテルサルフィン系の透明プラスチック基板上に50 nmの膜厚のIn-Ga-Zn-O系非晶質酸化物半導体膜を堆積する。 By sputtering, as a target, a polycrystalline sintered body having a InGaO 3 (ZnO) 4 composition, a transparent plastic substrate of polyether fin system subjected to a surface treatment of 50 nm in thickness In-Ga-Zn- depositing O based amorphous oxide semiconductor film.

チャンバー内酸素分圧は5×10 -2 Pa、基板温度は25℃である。 Chamber oxygen partial pressure 5 × 10 -2 Pa, the substrate temperature is 25 ° C.. この非晶質酸化物半導体膜をフォトリソグラフィー法で30μm×15μmの島にパターニングする。 Patterning the amorphous oxide semiconductor film island 30 [mu] m × 15 [mu] m by photolithography.

次に、同じ成膜法とパターニング法により、この島の長辺方向と平行に、50 nm厚のITO膜からなる35μm×10μmと30μm×10μmの二種類の島を互いに非晶質酸化物半導体膜の島の中央で5μmの間隔を空けて形成する。 Then, by the same deposition method and patterning method, parallel to the long side of the island, 35 [mu] m × 10 [mu] m and 30 [mu] m × 10 [mu] m of the two types of island amorphous oxide semiconductor mutually consisting of 50 nm thick ITO film formed apart 5μm at the center of the island of the membrane.

ただし、これらITO膜の島はそれぞれ長辺方向の端を30μm×10μmの非晶質酸化物半導体膜の島と位置を合わせる。 However, the edge is of the island of each long-side direction thereof ITO films align the islands and the position of the amorphous oxide semiconductor film of 30 [mu] m × 10 [mu] m.

すなわち、30μm×10μmの非晶質酸化物半導体膜の島は、短辺方向両端の30μm×5μmの領域でITO膜と接している。 That is, the island of the amorphous oxide semiconductor film of 30 [mu] m × 10 [mu] m is in contact with the ITO film in the region of 30 [mu] m × 5 [mu] m in the short side direction at both ends.

35μm×10μmのITO膜の島は、短辺方向に5μm、長辺方向片側に5μmほど非晶質酸化物半導体膜の島からはみ出し、30μm×10μmのITO膜の島は短辺方向にのみ5μmほど非晶質酸化物半導体膜の島からはみ出している。 Island of the ITO film of 35 [mu] m × 10 [mu] m is, 5 [mu] m in the short side direction, protruding from the island of the amorphous oxide semiconductor film as 5 [mu] m in the longitudinal direction on one side, an ITO film island 30 [mu] m × 10 [mu] m is only in the short side direction 5 [mu] m about it protrudes from the island of the amorphous oxide semiconductor film.

次に同様の方法で、100 nm厚のY 2 O 3膜を40μm×15μmの島として、30μm×15μmの非晶質酸化物半導体膜の島と、重心と長辺を合わせて設ける。 Then at a similar manner, a 100 nm thick Y 2 O 3 film as an island of 40 [mu] m × 15 [mu] m, and the island of the amorphous oxide semiconductor film of 30 [mu] m × 15 [mu] m, provided the combined center of gravity and long.

最後に、同じく50 nm厚のITO膜を30μm×5μmの島として、30μm×15μmの非晶質酸化物半導体膜の島の中央に長辺を平行にして形成する。 Finally, like-50 nm thick ITO film as the island 30 [mu] m × 5 [mu] m, formed by parallel long sides to the center island of the amorphous oxide semiconductor film of 30 [mu] m × 15 [mu] m.

以上の工程により、35μm×10μmと30μm×10μmのITO膜の島がそれぞれソース電極およびドレイン電極となる。 Through the above process, the island of 35 [mu] m × 10 [mu] m and 30 [mu] m × 10 [mu] m ITO film serves as the source electrode and the drain electrode, respectively. これら両島の間隙に位置する非晶質酸化物半導体膜がチャネル領域となり、Y 2 O 3膜がゲート絶縁層となる。 Amorphous oxide semiconductor film located in the gap between these two islands is a channel region, Y 2 O 3 film is the gate insulating layer. そして、最上部にある30μm×5μmのITO膜の島がゲート電極となる。 Then, the island of the ITO film of 30 [mu] m × 5 [mu] m at the top becomes the gate electrode. このように、電界効果型のn−チャネルTFTが構成されている。 Thus, the field effect type n- channel TFT is formed.

このようなTFTは、電界効果移動度が5 cm 2 V -1 s -1 、閾値電圧が1 V、オン/オフ比が3桁以上程度の特性を示す。 Such TFT shows field-effect mobility 5 cm 2 V -1 s -1, the threshold voltage is 1 V, the on / off ratio characteristic of degree 3 or more orders of magnitude.

なお、本発明の一実施形態のように、光透過性の基体に用いる場合、たとえば、眼鏡型の情報機器や、建築構造物、移動体の窓などのような光透過性の部材として用いる場合、いわゆるシースルーの画像表示機器が提供可能となる。 Incidentally, as in the embodiment of the present invention, when used in light-transmissive substrate, for example, or glasses-type information equipment, architectural structures, when used as a light transmitting member such as a window of a moving body the image display device of the so-called see-through can be provided.

本発明に係る電界効果型トランジスタは、活性層を含めて、可視光に対して透明、あるいは透光性を有するために、上記窓を透過した外光と本発明の装置、機器の表示画像を同一の光軸上に見ることができるからである。 Field effect transistor according to the present invention, including the active layer, in order to have a transparent or translucent to visible light, device of the external light and the present invention having passed through the window, the display image of the equipment This is because it is possible to see on the same optical axis.
(実施例1:上記TFTを用いた光制御素子の作製) (Example 1: Preparation of the light control device using the above TFT)
上記TFTにおいて、ドレイン電極をなすITO膜の島の短辺を100μmまで延長し、延長された90μmの部分を残し、ソース電極およびゲート電極への配線を確保した上で、TFTを絶縁層で被覆する。 In the TFT, a short side of the island of the ITO film constituting the drain electrode is extended to 100 [mu] m, leaving a portion of the extended 90 [mu] m, while securing the wiring to the source electrode and the gate electrode, the TFT is covered with an insulating layer to.

この上にポリイミド膜(配向膜)を塗布し、ラビング工程を施す。 The polyimide film (orientation film) is coated on, subjected to a rubbing process.

一方で、同じくプラスチック基板上にITO膜とポリイミド膜を形成し、ラビング工程を施したものを用意する。 Meanwhile, like the ITO film and a polyimide film formed on a plastic substrate, it is prepared that has been subjected to a rubbing process. 上記TFTを形成した基板と別途用意した基板とを、5μmの空隙を空けて対向して配置し、ここにネマチック液晶を注入する。 A substrate which is separately prepared a substrate formed with the TFT, and oppositely spaced gap 5 [mu] m, wherein the injecting a nematic liquid crystal.

さらにこの構造体の両側に一対の偏光板を設ける。 Further, a pair of polarizing plates on both sides of the structure.

ここで、TFTのソース電極に電圧を印加し、ゲート電極の印加電圧を変化させると、ドレイン電極から延長されたITO膜の島の一部である30μm×90μmの領域のみ、光透過率が変化する。 Here, a voltage is applied to the source electrode of the TFT, when changing the voltage applied to the gate electrode, only the region of 30 [mu] m × 90 [mu] m which is a part of the island of the ITO film extended from the drain electrode, light transmittance changes to.

またその透過率は、TFTがオン状態となるゲート電圧の下ではソース−ドレイン間電圧によっても連続的に変化させることができる。 The transmittance thereof is under the gate voltage where the TFT is turned on source - can also be continuously changed by the drain voltage.

本実施例において、TFTを形成する基板として白色のプラスチック基板を用い、TFTの各電極を金に置き換える。 In this example, a white plastic substrate is used as the substrate for forming the TFT, replacing each electrode of the TFT gold. そして、ポリイミド膜と偏光板を用いずに、白色と透明のプラスチック基板の空隙に、粒子と流体を絶縁性皮膜にて被覆したカプセルを充填させる。 Then, without using the polyimide film as the polarizing plate, the gap of the white and transparent plastic substrates, to fill the capsules coated with particles and fluid at the insulating film. 粒子としては電気泳動粒子を用いる。 The particles used electrophoretic particles.

上述したTFTによって、延長されたドレイン電極と上部のITO膜間の電圧が制御される。 By the above-described TFT, a voltage between the extended drain electrode and the upper ITO film is controlled. カプセル内の粒子が上下に移動することによって、透明基板側から見た延長されたドレイン電極領域の反射率を制御することができる。 By particles in the capsule moves up and down, it is possible to control the reflectivity of the extended drain electrode region seen from the transparent substrate side.

また、本実施例において、TFTを複数隣接して形成して、たとえば、通常の4トランジスタ1キャパシタ構成の電流制御回路を構成する。 Further, in this embodiment, be formed by a plurality adjacent TFT, for example, constitute a current control circuit of the conventional four-transistor one-capacitor configuration. そして、その最終段トランジスタのひとつに、図7で示したTFTを用いて、発光素子を駆動することもできる。 Then, one of the final stage transistor, by using a TFT shown in FIG. 7, it is also possible to drive the light-emitting element.

たとえば、上述のITO膜をドレイン電極とするTFTを用い、ドレイン電極から延長されたITO膜の島の一部である30μm×90μmの領域に電荷注入層と発光層からなる有機エレクトロルミネッセンス素子を形成する。 For example, using a TFT to a drain electrode of ITO film described above, an organic electroluminescence element in the region of 30 [mu] m × 90 [mu] m which is a part of the island of the ITO film extended from the drain electrode a light emitting layer and a charge injection layer to.
(実施例2:上記光制御素子を用いる画像表示装置) (Example 2: image display device using the optical control element)
上述の光制御素子を二次元に配列させる。 Aligning the above optical control device in two dimensions. たとえば、実施例1の光透過率制御素子もしくは光反射率制御素子を用いる。 For example, using the light transmittance control element or a light reflectance control device of Example 1.

TFTを含めて約30μm×115μmの面積を占める光制御素子を、短辺方向に40μmピッチ、長辺方向に120μmピッチでそれぞれ7425×1790個方形配列する。 The light control element occupies an area of ​​about 30 [mu] m × 115 .mu.m including TFT, 40 [mu] m pitch in the short side direction, and 7425 × 1790 pieces rectangular array, respectively 120μm pitch in the long side direction. 長辺方向に7425個のTFTのゲート電極を貫くゲート配線を1790本設ける。 Long side direction of the gate wiring provided 1790 present penetrating the gate electrode of the 7425 pieces of the TFT. そして、1790個のTFTのソース電極が、非晶質酸化物半導体膜の島から5μmはみ出した部分を短辺方向に貫く信号配線を7425本設ける。 Then, the source electrode 1790 pieces of TFT, provided 7425 present a signal line passing through the 5μm surplus part from the island of the amorphous oxide semiconductor film in the short side direction.

それぞれを、ゲートドライバ回路、ソースドライバ回路に接続する。 Each gate driver circuit, connected to the source driver circuit. さらに各光制御素子と同サイズで位置を合わせRGBが長辺方向に反復するカラーフィルタを表面に設ける。 Furthermore RGB aligned with the optical control element of the same size provided on the surface of the color filter repeating the long side direction. こうして、約211 ppiでA4サイズのアクティブマトリックス型カラー画像表示装置を構成することができる。 Thus, it is possible to configure an active matrix type color image display apparatus of A4-size at about 211 ppi.

また、実施例1の発光素子を用いる光制御素子においても、ひとつの光制御素子に含まれる4つのTFTの内、第一TFTのゲート電極をゲート線に配線し、第二TFTのソース電極を信号線に配線する。 Further, in the optical control device using a light-emitting element of Example 1, among the four TFT included in one light control element, the gate electrode of the first TFT and the wiring to the gate line, the source electrode of the second TFT the wiring to the signal line. さらに、発光素子の発光波長を、長辺方向にRGBで反復させれば、同じ解像度の発光型カラー画像表示装置を構成することができる。 Furthermore, the emission wavelength of the light emitting element, if repeated in RGB in the long side direction, it is possible to construct a light emission type color image display device of the same resolution.

ここで、アクティブマトリックスを駆動するドライバ回路は、画素のTFTと同じ本発明のTFTを用いて構成しても良いし、既存のICチップを用いても良い。 Here, the driver circuit for driving the active matrix may be formed by using the TFT of the same invention as the TFT of the pixel, may be used existing IC chip.
(実施例3:上記画像表示装置を具える機器) (Example 3: device having the above-described image display device)
上述の画像表示装置に放送受信装置、音声画像処理装置など放送動画表示機器置に必須の装置を付加し、電源やインタフェイスとともに薄型の筐体に収める。 It broadcast receiving apparatus of the above image display device, by adding the required device in the broadcast video display equipment measures such audio image processing apparatus, accommodated in a thin housing with a power supply and interface. これにより軽量薄型で落下や衝撃に対して安全性の高い放送動画表示機器を提供する。 Thereby providing a broadcast video display device more secure against dropping or impact lightweight thin.

また、上述の画像表示装置に中央プロセッサ、記憶装置、ネットワーク装置などデジタル情報処理機器に必須の装置を接続し、電源やインタフェイスとともに薄型の筐体に収める。 The central processor to the image display apparatus described above, the storage device, connect the requisite device in the digital processing device such as a network device, accommodated in a thin housing with a power supply and interface. これにより軽量薄型で可搬性の高い一体型デジタル情報処理機器を提供する。 Thereby providing a high integrated digital information processing equipment portable lightweight thin.

また、上述の画像表示装置の面積と光制御素子数を減じて、対角で2−5インチ程度に制限し、これにプロセッサ、記憶装置、ネットワーク装置など携帯型情報機器に必須の装置を接続し、電源やインタフェイスとともに小型で薄型の筐体に収める。 Further, by subtracting the number of areas and the optical control element image display apparatus described above, is limited to about 2-5 inches in diagonal, this processor, storage device, connect the requisite device in the portable information device such as a network device and, small and fit in a thin casing along with the power and interface. これにより軽量小型薄型で落下や衝撃に対して安全性の高い携帯型情報機器を提供する。 Thereby providing a highly secure portable information device against impacts and falls lightweight small and thin.

また、同様の小型画像表示装置に撮像装置、記憶装置、信号処理装置など撮像機器に必須の装置を接続し、電源やインタフェイスとともに小型で軽量の筐体に収める。 The imaging apparatus in the same manner of the small image display device, storage device, connect the requisite device in the imaging device such as a signal processing device, small and accommodated in the housing of the light with the power and interface. これにより軽量小型で落下や衝撃に対して安全性の高い撮像機器を提供する。 Thereby providing a high image acquisition device safety against impacts and falls lightweight compact.

また、逆にひとつの光制御素子のサイズを拡大すると共に、表示面積を拡大した画像表示装置を、上述の建築構造物に添付するか、組み込むことにより、任意の画像を表示することが可能なそれら建築構造物を提供する。 Also, with increasing the size of one light control element Conversely, the image display device obtained by enlarging the display area, or attached to the building structure above, by incorporating, capable of displaying an arbitrary image to provide them the building structure.

また、上述の画像表示装置を移動体の構成物として組み込むことにより、任意の画像を表示することが可能なそれら移動体の構成物を提供する。 Further, by incorporating the image display device described above as a constituent of the moving body, it provides a configuration thereof moving body capable of displaying an arbitrary image.

また、上述の画像表示装置を広告機器の一部として組み込むことにより、任意の画像を表示することが可能なそれら広告機器を提供する。 Further, by incorporating the image display apparatus described above as part of the advertising equipment, provide them ad device capable of displaying an arbitrary image.

本発明に係る光制御素子および画像表示装置は、軽量薄型で破損に対する安全性の高い放送動画表示機器、デジタル情報処理機器、携帯情報機器、撮像機器、建築構造物、移動体の構成物、広告機器等に広く利用することができる。 Optical control device and an image display apparatus according to the present invention, light and thin with high safety broadcast video display equipment to failure, the digital data processing apparatus, a portable information equipment, imaging equipment, building structures, the composition of the mobile ad it can be widely used in equipment or the like.

パルスレーザー蒸着法で成膜したIn−Ga−Zn−O系アモルファス酸化物の電子キャリア濃度と成膜中の酸素分圧の関係を示すグラフである。 Is a graph showing the relationship between the electron carrier concentration and the oxygen partial pressure during film formation of the formed In-Ga-Zn-O-based amorphous oxide in a pulsed laser deposition method. パルスレーザー蒸着法で成膜したIn−Ga−Zn−O系アモルファス酸化物膜の電子キャリアの濃度と電子移動度の関係を示すグラフである。 It is a graph showing a film forming the In-Ga-Zn-O-based amorphous oxide film relation concentration and the electron mobility of the electron carriers in the pulsed laser deposition method. アルゴンガスを用いた高周波スパッタ法で成膜したIn−Ga−Zn−O系アモルファス酸化物膜の電気伝導度と成膜中の酸素分圧の関係を示すグラフである。 Is a graph showing a relationship between the oxygen partial pressure in the electric conductivity and the formation of the high-frequency sputtering method in the formed In-Ga-Zn-O-based amorphous oxide film using argon gas. 酸素分圧0.8Paの雰囲気中で、パルスレーザー蒸着法により成膜したInGaO (Zn 1−x Mg O) のxの値に対する電気伝導度、電子キャリア濃度、電子移動度の変化を示すグラフである。 In an atmosphere of oxygen partial pressure 0.8 Pa, the electric conductivity to the value of x of InGaO 3 (Zn 1-x Mg x O) 4 was deposited by pulsed laser deposition method, the electron carrier concentration, the change in electron mobility it is a graph showing. トップゲート型TFT素子構造を示す模式図である。 It is a schematic view showing a top gate type TFT element structure. をゲート絶縁膜として用いたトップゲート型TFT素子の電流−電圧特性を示すグラフである。 Y 2 O 3 the current of the top gate type TFT element using as a gate insulating film - is a graph showing the voltage characteristic. 光制御素子の模式的断面図である。 It is a schematic cross-sectional view of a light control element. 光制御素子の模式的断面図である。 It is a schematic cross-sectional view of a light control element. パルスレーザー蒸着装置を示す模式図である。 It is a schematic diagram showing a pulsed laser deposition apparatus. スパッタ成膜装置を示す模式図である。 It is a schematic diagram showing a sputtering film forming apparatus.

符号の説明 DESCRIPTION OF SYMBOLS

11 基体 12 非晶質酸化物半導体膜 13 ソース電極 14 ドレイン電極 15 ゲート絶縁膜 16 ゲート電極 17 層間絶縁膜 18 電極 19 発光層 20 電極 21,22 高抵抗膜 23 液晶セル又は電気泳動型粒子セル 11 substrate 12 amorphous oxide semiconductor film 13 source electrode 14 drain electrode 15 gate insulating film 16 gate electrode 17 interlayer insulating film 18 electrode 19 light-emitting layer 20 electrodes 21 and 22 high resistance film 23 liquid crystal cell or electrophoretic particle cell

Claims (7)

  1. 液晶を含み構成されている光制御素子と、該光制御素子を駆動するための電界効果型トランジスタと、を備え、該電界効果型トランジスタの活性層は、In−Zn−Ga−O系酸化物、In−Zn−Ga−Mg−O系酸化物、In−Zn−O系酸化物、In−Sn−O系酸化物、In−O系酸化物、In−Ga−O系酸化物、及びSn−In−Zn−O系酸化物のうちのいずれかである非晶質酸化物を有し、該非晶質酸化物の電子キャリア濃度が10 15 /cm 以上、 10 18 /cm 未満であり、 A light control element is constituted by containing a liquid crystal, and a field effect transistor for driving the optical control element, the active layer of the field effect transistor, In-Zn-Ga-O-based oxide , In-Zn-Ga-Mg-O-based oxide, an In-Zn-O-based oxide, an In-Sn-O-based oxide, an In-O-based oxide, an In-Ga-O-based oxide, and Sn has an amorphous oxide which is one of the -in-Zn-O-based oxide, an electron carrier concentration of the amorphous oxide is 10 15 / cm 3 or more, be less than 10 18 / cm 3 ,
    該電界効果型トランジスタは、ゲート電圧無印加時のソース−ドレイン端子間の電流が10マイクロアンペア未満であり、電界効果移動度が cm /(V・秒)超であり、前記電界効果型トランジスタのゲート電極と該液晶との間には、該液晶側から配向膜および絶縁膜をこの順に有することを特徴とする画像表示装置。 The field-effect transistor, a gate voltage is not applied when the source of - the current between the drain terminals is less than 10 microamps, a field effect mobility 2 cm 2 / (V · sec) than the field effect between the gate electrode and the liquid crystal of the transistor, an image display device characterized by having in this order an alignment film and the insulating film from the liquid crystal side.
  2. 前記絶縁膜が酸化シリコン膜、あるいは窒化シリコン膜であることを特徴とする請求項1に記載の画像表示装置。 The image display apparatus according to claim 1, wherein the insulating film is a silicon film or a silicon nitride film, oxide.
  3. 前記光制御素子が、可撓性樹脂基体上に設けられていることを特徴とする請求項1または2に記載の画像表示装置。 Said light control element, an image display apparatus according to claim 1 or 2, characterized in that provided on a flexible resin substrate.
  4. 前記光制御素子が、光透過性基体上に設けられていることを特徴とする請求項1または2に記載の画像表示装置。 Said light control element, an image display apparatus according to claim 1 or 2, characterized in that provided on the light transmissive substrate.
  5. 前記請求項1〜4のいずれか1項に記載の画像表示装置、放送受信装置、及び音声処理装置を有する放送動画表示機器。 The image display device according to claim 1, broadcast video display apparatus having a broadcast receiving apparatus, and an audio processing device.
  6. 前記請求項1〜4のいずれか1項に記載の画像表示装置、中央プロセッサ、及び記憶装置を有する一体型デジタル情報処理機器。 The image display device according to claim 1, central processor, and integrated digital information processing apparatus having a storage device.
  7. 前記請求項1〜4のいずれか1項に記載の画像表示装置、プロセッサ、及び記憶装置を有する携帯型情報処理機器。 Portable information processing device having an image display device, a processor, and memory device according to any one of the claims 1-4.
JP2005325365A 2004-11-10 2005-11-09 Image display device Active JP5126729B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004326682 2004-11-10
JP2004326682 2004-11-10
JP2005325365A JP5126729B2 (en) 2004-11-10 2005-11-09 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005325365A JP5126729B2 (en) 2004-11-10 2005-11-09 Image display device

Publications (3)

Publication Number Publication Date
JP2006165528A JP2006165528A (en) 2006-06-22
JP2006165528A5 JP2006165528A5 (en) 2008-12-25
JP5126729B2 true JP5126729B2 (en) 2013-01-23

Family

ID=36667139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005325365A Active JP5126729B2 (en) 2004-11-10 2005-11-09 Image display device

Country Status (1)

Country Link
JP (1) JP5126729B2 (en)

Families Citing this family (331)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5216204B2 (en) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 The liquid crystal display device and a manufacturing method thereof
JP5305630B2 (en) 2006-12-05 2013-10-02 キヤノン株式会社 Method of manufacturing a bottom-gate thin film transistor manufacturing method and a display device
JP5105842B2 (en) 2006-12-05 2012-12-26 キヤノン株式会社 Display device and manufacturing method thereof using an oxide semiconductor
KR101420992B1 (en) 2006-12-13 2014-07-17 이데미쓰 고산 가부시키가이샤 Sputtering target
TWI478347B (en) 2007-02-09 2015-03-21 Idemitsu Kosan Co
JP5354862B2 (en) * 2007-02-19 2013-11-27 キヤノン株式会社 Amorphous insulator film and a thin film transistor
JP5466939B2 (en) 2007-03-23 2014-04-09 出光興産株式会社 Semiconductor devices, polycrystalline semiconductor thin film, a method for manufacturing a polycrystalline semiconductor thin film, field effect transistors and, a method of manufacturing a field effect transistor
JP4727684B2 (en) * 2007-03-27 2011-07-20 富士フイルム株式会社 Thin film field effect transistor and a display device using the same
JP2008276212A (en) * 2007-04-05 2008-11-13 Fujifilm Corp Organic electroluminescent display device
JPWO2008139860A1 (en) 2007-05-07 2010-07-29 出光興産株式会社 The semiconductor thin film, a method of manufacturing a semiconductor thin film, and a semiconductor element
WO2008136505A1 (en) 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and methods for manufacturing the semiconductor device and the thin film transistor
JP5522889B2 (en) 2007-05-11 2014-06-18 出光興産株式会社 In-Ga-Zn-Sn-based oxide sintered body, and the physical deposition target
JP5542297B2 (en) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 The liquid crystal display device, the display module and an electronic device
JP4989309B2 (en) 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 The liquid crystal display device
JP5339772B2 (en) * 2007-06-11 2013-11-13 富士フイルム株式会社 Electronic display
KR101344483B1 (en) * 2007-06-27 2013-12-24 삼성전자주식회사 TFTs
JP5272342B2 (en) * 2007-07-13 2013-08-28 凸版印刷株式会社 Production method and the image display apparatus of the TFT substrate
JP2010103451A (en) * 2007-11-26 2010-05-06 Fujifilm Corp Thin film field-effect type transistor and field light-emitting device using it
JP5540517B2 (en) 2008-02-22 2014-07-02 凸版印刷株式会社 Image display device
JP5376826B2 (en) * 2008-04-04 2013-12-25 富士フイルム株式会社 Semiconductor device, manufacturing method and a display device of a semiconductor device
JP5202630B2 (en) 2008-06-10 2013-06-05 Jx日鉱日石金属株式会社 Sputtering the oxide sintered compact target and its manufacturing method
TWI570937B (en) 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 Semiconductor device and method for manufacturing the same
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5608347B2 (en) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 The method for manufacturing a semiconductor device and a semiconductor device
JP5904242B2 (en) * 2008-08-20 2016-04-13 株式会社リコー Field effect transistor, an oxide semiconductor used for the active layer of a field effect transistor, a display device, image display device and system
KR101719350B1 (en) * 2008-12-25 2017-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and the manufacturing method
US9024311B2 (en) 2009-06-24 2015-05-05 Sharp Kabushiki Kaisha Thin film transistor, method for manufacturing same, active matrix substrate, display panel and display device
JP5640478B2 (en) 2009-07-09 2014-12-17 株式会社リコー Preparation and field effect transistor of the field-effect transistor
CN102598283B (en) 2009-09-04 2016-05-18 株式会社半导体能源研究所 Semiconductor device and manufacturing method thereof
WO2011043162A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101933841B1 (en) 2009-10-16 2018-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device and electronic apparatus having the same
WO2011046048A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011046015A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
WO2011046010A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
EP2489075A4 (en) 2009-10-16 2014-06-11 Semiconductor Energy Lab Logic circuit and semiconductor device
CN102576734B (en) 2009-10-21 2015-04-22 株式会社半导体能源研究所 Display device and electronic device including display device
WO2011048923A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
CN105702688A (en) 2009-10-21 2016-06-22 株式会社半导体能源研究所 Liquid crystal display device and electronic device including the same
WO2011048959A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101893128B1 (en) 2009-10-21 2018-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Analog circuit and semiconductor device
JP5730529B2 (en) 2009-10-21 2015-06-10 株式会社半導体エネルギー研究所 Semiconductor device
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011052410A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Power diode, rectifier, and semiconductor device including the same
CN102576172B (en) 2009-10-30 2016-01-27 株式会社半导体能源研究所 The liquid crystal display apparatus, driving method and an electronic appliance comprising the liquid crystal display device
CN102668095B (en) 2009-10-30 2016-08-03 株式会社半导体能源研究所 Transistor
WO2011052413A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device, and electronic device
WO2011052437A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
WO2011052366A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
KR101605984B1 (en) 2009-11-06 2016-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
CN104393007A (en) 2009-11-06 2015-03-04 株式会社半导体能源研究所 The semiconductor device
CN105206676A (en) 2009-11-06 2015-12-30 株式会社半导体能源研究所 Semiconductor device and manufacturing method thereof
WO2011058885A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
WO2011062057A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101800854B1 (en) 2009-11-20 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Transistor
KR101370301B1 (en) 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
WO2011065209A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2504855A4 (en) 2009-11-28 2016-07-20 Semiconductor Energy Lab Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011068028A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
KR20180072852A (en) 2009-12-18 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Driving method of display device and display device
WO2011081041A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
CN102714029B (en) 2010-01-20 2016-03-23 株式会社半导体能源研究所 Display device a display
KR101842860B1 (en) 2010-01-20 2018-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for driving display device
CN102714026B (en) 2010-01-24 2016-09-14 株式会社半导体能源研究所 The display device
KR20180080369A (en) 2010-01-24 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and manufacturing method thereof
TWI525377B (en) 2010-01-24 2016-03-11 Semiconductor Energy Lab Display device
CN105405747A (en) 2010-02-05 2016-03-16 株式会社半导体能源研究所 Semiconductor device and method for manufacturing semiconductor device
KR20180110212A (en) 2010-02-19 2018-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Transistor and display device using the same
WO2011102248A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR20180120817A (en) 2010-02-26 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device
CN102782859B (en) 2010-02-26 2015-07-29 株式会社半导体能源研究所 A method of manufacturing a semiconductor device
KR101969291B1 (en) * 2010-02-26 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
WO2011108381A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110227082A1 (en) 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102822980B (en) 2010-03-26 2015-12-16 株式会社半导体能源研究所 A method of manufacturing a semiconductor device
WO2011118510A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102834922B (en) 2010-04-02 2016-04-13 株式会社半导体能源研究所 The semiconductor device
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
CN102844872B (en) 2010-04-02 2016-08-24 株式会社半导体能源研究所 The semiconductor device
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101850926B1 (en) 2010-04-09 2018-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR101881729B1 (en) 2010-04-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Deposition method and method for manufacturing semiconductor device
KR101877377B1 (en) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Manufacturing method of semiconductor device
CN104851810B (en) 2010-04-23 2018-08-28 株式会社半导体能源研究所 A method of manufacturing a semiconductor device
KR20190034362A (en) 2010-04-23 2019-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR101826831B1 (en) 2010-04-23 2018-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR101636008B1 (en) 2010-04-23 2016-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8890555B2 (en) 2010-04-28 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for measuring transistor
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101806271B1 (en) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
US9490368B2 (en) 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130082091A (en) 2010-05-21 2013-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
WO2011145484A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5714973B2 (en) 2010-05-21 2015-05-07 株式会社半導体エネルギー研究所 Semiconductor device
KR101872927B1 (en) 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR101808198B1 (en) 2010-05-21 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
US8610180B2 (en) 2010-06-11 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Gas sensor and method for manufacturing the gas sensor
WO2011155302A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112011101969B4 (en) 2010-06-11 2018-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011158703A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20120000499A (en) 2010-06-25 2012-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Transistor and semiconductor device
US8912016B2 (en) 2010-06-25 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method and test method of semiconductor device
US8441010B2 (en) 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101801960B1 (en) 2010-07-01 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Driving method of liquid crystal display device
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8766252B2 (en) 2010-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor
CN107195686A (en) 2010-07-02 2017-09-22 株式会社半导体能源研究所 The semiconductor device
JP5917035B2 (en) 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 Semiconductor device
JP5836680B2 (en) 2010-07-27 2015-12-24 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
US8759820B2 (en) 2010-08-20 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8450123B2 (en) * 2010-08-27 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Oxygen diffusion evaluation method of oxide film stacked body
WO2012029596A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20120026970A (en) * 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and light-emitting device
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI565079B (en) 2010-10-20 2017-01-01 半導體能源研究所股份有限公司 Semiconductor device and method for manufacturing semiconductor device
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9087744B2 (en) 2010-11-05 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving transistor
JP6010291B2 (en) 2010-11-05 2016-10-19 株式会社半導体エネルギー研究所 Method of driving a display device
TWI654764B (en) 2010-11-11 2019-03-21 日商半導體能源研究所股份有限公司 Semiconductor device and manufacturing method
KR101749387B1 (en) 2010-12-03 2017-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US8625085B2 (en) 2011-03-08 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Defect evaluation method for semiconductor
TWI602249B (en) 2011-03-11 2017-10-11 半導體能源研究所股份有限公司 Method of manufacturing semiconductor device
TWI521612B (en) 2011-03-11 2016-02-11 Semiconductor Energy Lab Method of manufacturing semiconductor device
US8859330B2 (en) 2011-03-23 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US9012904B2 (en) 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545652B (en) 2011-03-25 2016-08-11 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
US8686416B2 (en) 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8956944B2 (en) 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9960278B2 (en) 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN102760697B (en) 2011-04-27 2016-08-03 株式会社半导体能源研究所 A method of manufacturing a semiconductor device
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9117920B2 (en) 2011-05-19 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using oxide semiconductor
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
DE112012002394T5 (en) 2011-06-08 2014-02-20 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method of manufacturing a sputter target and method for forming a thin film
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9496138B2 (en) 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
JP6013685B2 (en) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 Semiconductor device
US8994019B2 (en) 2011-08-05 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6128775B2 (en) 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 Semiconductor device
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US9252279B2 (en) 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6016532B2 (en) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 Semiconductor device
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20140066222A (en) 2011-09-29 2014-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR20140056392A (en) 2011-09-29 2014-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP5806905B2 (en) 2011-09-30 2015-11-10 株式会社半導体エネルギー研究所 Semiconductor device
JP2013093561A (en) 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd Oxide semiconductor film and semiconductor device
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5912394B2 (en) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 Semiconductor device
KR20140074384A (en) 2011-10-14 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR20130040706A (en) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method of manufacturing semiconductor device
TWI567985B (en) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 Semiconductor device and manufacturing method thereof
JP6082562B2 (en) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 Semiconductor device
KR20130046357A (en) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US10026847B2 (en) 2011-11-18 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing semiconductor element, and semiconductor device including semiconductor element
US8969130B2 (en) 2011-11-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Insulating film, formation method thereof, semiconductor device, and manufacturing method thereof
US8962386B2 (en) 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130061070A (en) 2011-11-30 2013-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
TWI556319B (en) 2011-11-30 2016-11-01 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
TWI621185B (en) 2011-12-01 2018-04-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI580047B (en) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 Semiconductor device
JP6053490B2 (en) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
US8704221B2 (en) 2011-12-23 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130082068A (en) 2012-01-10 2013-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing semiconductor device
US9040981B2 (en) 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201901972A (en) 2012-01-26 2019-01-01 日商半導體能源研究所股份有限公司 The method of manufacturing a semiconductor device and a semiconductor device
JP6091905B2 (en) 2012-01-26 2017-03-08 株式会社半導体エネルギー研究所 Semiconductor device
TWI562361B (en) 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
US9362417B2 (en) 2012-02-03 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130090338A (en) 2012-02-03 2013-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US9112037B2 (en) 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8988152B2 (en) * 2012-02-29 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013183001A (en) 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd Semiconductor device
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US8981370B2 (en) 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9786793B2 (en) 2012-03-29 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer including regions with different concentrations of resistance-reducing elements
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
WO2013154195A1 (en) 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6199583B2 (en) 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 Semiconductor device
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR20130126479A (en) 2012-05-10 2013-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105132862A (en) 2012-06-29 2015-12-09 株式会社半导体能源研究所 Method for using sputtering target and method for manufacturing oxide film
KR20140002497A (en) 2012-06-29 2014-01-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method of driving display device, and display device
KR20150034251A (en) 2012-07-20 2015-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing semiconductor device
DE112013003609B4 (en) 2012-07-20 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device that includes the display device
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220597B2 (en) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 Semiconductor device
KR20140020749A (en) 2012-08-10 2014-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR20150043361A (en) 2012-08-10 2015-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR20150043307A (en) 2012-08-10 2015-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for fabricating the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI644437B (en) 2012-09-14 2018-12-11 半導體能源研究所股份有限公司 Semiconductor device and manufacturing method
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TW201836154A (en) 2012-09-24 2018-10-01 日商半導體能源研究所股份有限公司 The semiconductor device
US9853164B2 (en) 2012-10-03 2017-12-26 Sharp Kabushiki Kaisha Semiconductor device and display device
TW201428389A (en) 2012-10-12 2014-07-16 Semiconductor Energy Lab The liquid crystal display device and a touch panel
JP6351947B2 (en) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 Method for manufacturing a liquid crystal display device
JP6021586B2 (en) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 Semiconductor device
JP6059501B2 (en) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JP2014082388A (en) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd Semiconductor device
KR20150067379A (en) 2012-10-17 2015-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20150066533A (en) 2012-10-17 2015-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
JP6204145B2 (en) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 Semiconductor device
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9865743B2 (en) 2012-10-24 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide layer surrounding oxide semiconductor layer
JP6220641B2 (en) 2012-11-15 2017-10-25 株式会社半導体エネルギー研究所 Semiconductor device
TWI620323B (en) 2012-11-16 2018-04-01 Semiconductor Energy Lab Semiconductor device
TWI600157B (en) 2012-11-16 2017-09-21 Semiconductor Energy Lab Semiconductor device
US9263531B2 (en) 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
US9153649B2 (en) 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
TWI582993B (en) 2012-11-30 2017-05-11 Semiconductor Energy Lab Semiconductor device
WO2014084152A1 (en) 2012-11-30 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6329762B2 (en) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 Semiconductor device
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9466725B2 (en) 2013-01-24 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9076825B2 (en) 2013-01-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
TWI593025B (en) 2013-01-30 2017-07-21 Semiconductor Energy Lab Method for processing oxide semiconductor layer
TWI618252B (en) 2013-02-12 2018-03-11 Semiconductor Energy Lab Semiconductor device
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US9318484B2 (en) 2013-02-20 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6141777B2 (en) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
KR20140108120A (en) 2013-02-28 2014-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
JP6250883B2 (en) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 Semiconductor device
KR20140109817A (en) 2013-03-06 2014-09-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor film and semiconductor device
KR20140113354A (en) 2013-03-14 2014-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
US9577107B2 (en) 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
US9368636B2 (en) 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI620324B (en) 2013-04-12 2018-04-01 Semiconductor Energy Lab Semiconductor device
JP2013218337A (en) * 2013-04-25 2013-10-24 Semiconductor Energy Lab Co Ltd Display device, display module, and electronic apparatus
KR20140131264A (en) 2013-05-02 2014-11-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR20160006718A (en) 2013-05-09 2016-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
TWI639235B (en) 2013-05-16 2018-10-21 半導體能源研究所股份有限公司 The semiconductor device
TWI627751B (en) 2013-05-16 2018-06-21 Semiconductor Energy Lab Semiconductor device
US9312392B2 (en) 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9754971B2 (en) 2013-05-18 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014188982A1 (en) 2013-05-20 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102014208859A1 (en) 2013-05-20 2014-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20160009626A (en) 2013-05-21 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Oxide semiconductor film and formation method thereof
JP2015195327A (en) 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 Semiconductor device
US9806198B2 (en) 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6400336B2 (en) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 Semiconductor device
TWI652822B (en) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 The method for forming the oxide semiconductor film and
US9244025B2 (en) 2013-07-05 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Transmission electron diffraction measurement apparatus and method for measuring transmission electron diffraction pattern
US9666697B2 (en) 2013-07-08 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device including an electron trap layer
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6322503B2 (en) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 Semiconductor device
TWI621130B (en) 2013-07-18 2018-04-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing semiconductor device
TWI608523B (en) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司
TWI632688B (en) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 The method of manufacturing a semiconductor device and a semiconductor device
US9496330B2 (en) 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2015053477A (en) 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 Semiconductor device and method for manufacturing the same
KR20150022676A (en) 2013-08-23 2015-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Capacitor and semiconductor device
US9443990B2 (en) 2013-08-26 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device for adjusting threshold thereof
US9449853B2 (en) 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
KR20150028721A (en) 2013-09-06 2015-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP6401977B2 (en) 2013-09-06 2018-10-10 株式会社半導体エネルギー研究所 Semiconductor device
US9893194B2 (en) 2013-09-12 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9269822B2 (en) 2013-09-12 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI646690B (en) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 Semiconductor device and manufacturing method
US9461126B2 (en) 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
TW201515230A (en) 2013-09-19 2015-04-16 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2015084418A (en) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 Semiconductor device
JP2015084417A (en) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 Semiconductor device
US9397153B2 (en) 2013-09-23 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20150042712A (en) 2013-10-11 2015-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing semiconductor device
DE112014004839T5 (en) 2013-10-22 2016-07-07 Semiconductor Energy Laboratory Co., Ltd. display device
US9455349B2 (en) 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
KR20160073374A (en) 2013-10-22 2016-06-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method of the same
JP5930133B2 (en) 2013-10-30 2016-06-08 Dic株式会社 The liquid crystal display element
JP6440457B2 (en) 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 Semiconductor device
EP3070521B1 (en) 2013-11-12 2019-01-16 DIC Corporation Liquid-crystal display element
CN105745572A (en) 2013-11-12 2016-07-06 Dic株式会社 Liquid-crystal display element
CN108281433A (en) 2013-12-02 2018-07-13 株式会社半导体能源研究所 Display device and method for manufacturing the same
WO2015097596A1 (en) 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20160120741A (en) 2014-02-19 2016-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Oxide, semiconductor devices, modules, and the electronic device
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9324747B2 (en) 2014-03-13 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR20150120862A (en) 2014-04-18 2015-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and operation method thereof
DE112015002491T5 (en) 2014-05-27 2017-03-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2016006861A (en) 2014-05-29 2016-01-14 株式会社半導体エネルギー研究所 Semiconductor device, semiconductor device manufacturing method and electronic apparatus
TW201608715A (en) 2014-05-30 2016-03-01 Semiconductor Energy Lab Semiconductor device, module, and electronic device
JP2016119447A (en) 2014-08-08 2016-06-30 株式会社半導体エネルギー研究所 Semiconductor device
JP2016111369A (en) 2014-12-08 2016-06-20 株式会社半導体エネルギー研究所 Semiconductor device, semiconductor device manufacturing method and electronic apparatus
JP2016115907A (en) * 2014-12-18 2016-06-23 三菱電機株式会社 Thin film transistor and manufacturing method thereof, array substrate and liquid crystal display device
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9660100B2 (en) 2015-02-06 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20170107997A (en) 2015-02-06 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing same
US10096715B2 (en) 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
KR20160130708A (en) 2015-05-04 2016-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, method for manufacturing the same, and electronic device
WO2016203354A1 (en) 2015-06-19 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
JP2017028269A (en) 2015-07-17 2017-02-02 株式会社半導体エネルギー研究所 Semiconductor device, semiconductor device manufacturing method and electronic apparatus
US9911861B2 (en) 2015-08-03 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, and electronic device
JP2017063192A (en) 2015-09-24 2017-03-30 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device, method of manufacturing electronic apparatus, semiconductor device, display device, storage device, and electronic apparatus
TWI605587B (en) * 2015-11-02 2017-11-11 United Microelectronics Corp Semiconductor device and manufacturing mehod thereof
JP2017130661A (en) 2016-01-20 2017-07-27 株式会社半導体エネルギー研究所 Semiconductor device, and method for producing semiconductor device
KR20180116291A (en) 2016-02-18 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, method of manufacturing the same, display device, and electronic device
US10263114B2 (en) 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US10205008B2 (en) 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP6298116B2 (en) * 2016-08-05 2018-03-20 株式会社半導体エネルギー研究所 Semiconductor device
JP6379259B2 (en) * 2017-06-30 2018-08-22 株式会社半導体エネルギー研究所 Display device, and electronic equipment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (en) * 1992-03-04 1993-09-28 Fuji Xerox Co Ltd Thin-film transistor
JP2002289859A (en) * 2001-03-23 2002-10-04 Minolta Co Ltd Thin-film transistor
JP4164562B2 (en) * 2002-09-11 2008-10-15 Hoya株式会社 Transparent thin film field effect transistor using homologous film as an active layer
JP4744059B2 (en) * 2002-11-22 2011-08-10 シャープ株式会社 The semiconductor thin film, a method for forming a semiconductor thin film, semiconductor device and display device.
JP4166105B2 (en) * 2003-03-06 2008-10-15 シャープ株式会社 Semiconductor device and manufacturing method thereof
KR20070116888A (en) * 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Amorphous oxide and thin film transistor

Also Published As

Publication number Publication date
JP2006165528A (en) 2006-06-22

Similar Documents

Publication Publication Date Title
US8994021B2 (en) Oxide semiconductor film and semiconductor device
JP6023226B2 (en) Semiconductor device
CN102569189B (en) Manufacturing method of semiconductor device
KR101785711B1 (en) Display device
US8304765B2 (en) Display device
JP6214694B2 (en) Semiconductor device
CN103839834B (en) Semiconductor device and manufacturing method
JP5830588B2 (en) A method for manufacturing a semiconductor device
CN102403361B (en) A method of manufacturing a thin film transistor, and the thin film transistor device comprising
JP5801447B2 (en) Display device, a display module and electronic equipment
JP6220999B2 (en) A method for manufacturing a semiconductor device
JP6258765B2 (en) Semiconductor device
US6563174B2 (en) Thin film transistor and matrix display device
US9947797B2 (en) Semiconductor device and method for manufacturing the same
JP5848409B2 (en) Semiconductor device
US9915843B2 (en) Display device with pixel including capacitor
JP5468657B2 (en) Display device
KR101783193B1 (en) Display device
CN101621076B (en) Thin film transistor, method of manufacturing the same and flat panel display device having the same
JP6426228B2 (en) Semiconductor device
JP6433520B2 (en) Semiconductor device
KR101777843B1 (en) Semiconductor device and method for manufacturing the same
JP5196870B2 (en) Electronic device and a manufacturing method thereof using an oxide semiconductor
JP5476098B2 (en) A semiconductor device and a manufacturing method thereof
JP5719945B2 (en) Semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090225

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090331

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100617

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100730

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120709

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250