JP6815085B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6815085B2
JP6815085B2 JP2016039561A JP2016039561A JP6815085B2 JP 6815085 B2 JP6815085 B2 JP 6815085B2 JP 2016039561 A JP2016039561 A JP 2016039561A JP 2016039561 A JP2016039561 A JP 2016039561A JP 6815085 B2 JP6815085 B2 JP 6815085B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
substrate
semiconductor film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016039561A
Other languages
English (en)
Other versions
JP2016167592A5 (ja
JP2016167592A (ja
Inventor
岡崎　健一
健一 岡崎
純一 肥塚
純一 肥塚
俊光 生内
俊光 生内
齋藤　暁
暁 齋藤
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016167592A publication Critical patent/JP2016167592A/ja
Publication of JP2016167592A5 publication Critical patent/JP2016167592A5/ja
Application granted granted Critical
Publication of JP6815085B2 publication Critical patent/JP6815085B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Description

本発明の一態様は、酸化物半導体膜、該酸化物半導体膜を有する半導体装置、及び該半導体装置を有する表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）または電界効果トランジスタ（ＦＥＴ）ともいう）を構成する技術が注目されている。該トランジスタは、集積回路（ＩＣ）及び画像装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜として、シリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製する技術が開示されている（特許文献１参照）。
特開２００７−９６０５５号公報
本発明の一態様では、新規な酸化物半導体膜を提供することを課題の一とする。または、本発明の一態様では、欠陥が少ない酸化物半導体膜を提供することを課題の一とする。または、本発明の一態様では、酸化物半導体膜と絶縁膜との界面における浅い欠陥準位密度のピーク値が小さい酸化物半導体膜を提供することを課題の一とする。または、本発明の一態様では、電気特性（例えば、オン電流、電界効果移動度、周波数特性等）の優れたトランジスタを有する半導体装置を提供することを課題の一つとする。または、本発明の一態様では、飽和性の優れたトランジスタを有する半導体装置を提供することを課題の一つとする。または、本発明の一態様では、信頼性の高いトランジスタを有する半導体装置を提供することを課題の一つとする。または、本発明の一態様では、新規な半導体装置を提供することを課題の一つとする。または、本発明の一態様では、新規な半導体装置の作製方法を提供することを課題の一つとする。
なお、上記の課題の記載は、他の課題の存在を妨げない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかであり、明細書等の記載から上記以外の課題を抽出することが可能である。
本発明の一態様は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎを表す。）と、Ｚｎと、を有する酸化物半導体膜であって、酸化物半導体膜は、浅い欠陥準位密度のピーク値が、１×１０１３ｃｍ−２ｅＶ−１未満である領域を有する、酸化物半導体膜である。
また、本発明の他の一態様は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎを表す。）と、Ｚｎと、を有する酸化物半導体膜であって、酸化物半導体膜は、第１の絶縁膜を間に挟んで、第１の導電膜と重なる第１の領域を有し、第１の領域は、酸化物半導体膜と、第１の絶縁膜と、の界面における浅い欠陥準位密度のピーク値が、１×１０１３ｃｍ−２ｅＶ−１未満である領域を有する、酸化物半導体膜である。
また、上記各態様において、浅い欠陥準位密度のピーク値は、高周波Ｃ−Ｖ法によって測定される、と好ましい。
また、上記態様において、浅い欠陥準位密度のピーク値は、高周波Ｃ−Ｖ法によって測定され、高周波Ｃ−Ｖ法は、０．１ｋＨｚ以上１０ＭＨｚ以下の交流電圧と、直流電圧と、を第１の導電膜に印加する、と好ましい。
また、本発明の他の一態様は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎを表す。）と、Ｚｎと、を有する酸化物半導体膜であって、酸化物半導体膜は、第１の絶縁膜を間に挟んで、第１の導電膜と重なる第１の領域を有し、酸化物半導体膜は、第２の絶縁膜を間に挟んで、第２の導電膜と重なる第２の領域を有し、第１の領域は、酸化物半導体膜と、第１の絶縁膜と、の界面における第１の浅い欠陥準位密度のピーク値が、１×１０１３ｃｍ−２ｅＶ−１未満である領域を有し、第２の領域は、酸化物半導体膜と、第２の絶縁膜と、の界面における第２の浅い欠陥準位密度のピーク値が、１×１０１３ｃｍ−２ｅＶ−１未満である領域を有する、酸化物半導体膜である。
また、上記態様において、第１の浅い欠陥準位密度のピーク値と、第２の浅い欠陥準位密度のピーク値と、が概略一致する領域を有する、と好ましい。
また、上記各態様において、第１の浅い欠陥準位密度のピーク値、及び第２の浅い欠陥準位密度のピーク値は、高周波Ｃ−Ｖ法によって測定される、と好ましい。
また、上記態様において、高周波Ｃ−Ｖ法は、０．１ｋＨｚ以上１０ＭＨｚ以下の交流電圧と、直流電圧と、を第１の導電膜または第２の導電膜に印加する、と好ましい。
また、上記各態様において、酸化物半導体膜は、ｃ軸配向性を有する領域を有する、と好ましい。
また、本発明の他の一態様は、上記各態様の酸化物半導体膜と、酸化物半導体膜に電気的に接続されるソース電極と、酸化物半導体膜に電気的に接続されるドレイン電極と、を有する、半導体装置である。
また、本発明の他の一態様は、上記各態様の酸化物半導体膜を有する半導体装置において、第１の絶縁膜は、昇温脱離ガス分析法によって、１×１０１４ｃｍ−２以下のアルゴン分子が検出される、半導体装置である。
また、本発明の他の一態様は、上記各態様の酸化物半導体膜を有する半導体装置において、第１の絶縁膜は、昇温脱離ガス分析法によって、１×１０１５ｃｍ−２以下の酸素分子が検出される、半導体装置である。
また、本発明の他の一態様は、上記各態様の半導体装置と、表示素子とを有する表示装置である。また、本発明の他の一態様は、上記態様の表示装置とタッチセンサとを有する表示モジュールである。また、本発明の他の一態様は、上記各態様の半導体装置、上記態様の表示装置、または上記態様の表示モジュールと、操作キーまたはバッテリとを有する電子機器である。
本発明の一態様により、新規な酸化物半導体膜を提供することができる。または、本発明の一態様により、欠陥が少ない酸化物半導体膜を提供することができる。または、本発明の一態様により、酸化物半導体膜と絶縁膜との界面における浅い欠陥準位密度のピーク値が小さい酸化物半導体膜を提供することができる。または、本発明の一態様により、電気特性（例えば、オン電流、電界効果移動度、周波数特性等）の優れたトランジスタを有する半導体装置を提供することができる。または、本発明の一態様により、飽和性の優れたトランジスタを有する半導体装置を提供することができる。または、本発明の一態様により、信頼性の高いトランジスタを有する半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置の作製方法を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
酸化物半導体膜の断面ＴＥＭ像を説明する図。 酸化物半導体膜の断面ＴＥＭ像に補助線を引いた断面ＴＥＭ像を説明する図。 酸化物半導体膜の断面ＴＥＭ像に画像処理した断面ＴＥＭ像を説明する図。 測定座標を説明する図。 ＸＲＤ結果を説明する図。 トランジスタを説明する断面図。 トランジスタのＣ−Ｖ特性を説明する図。 酸化物半導体膜のバンド構造を説明する図、及びトランジスタのＣ−Ｖ特性を説明する図。 トランジスタのＣ−Ｖ特性を説明する図。 トランジスタを説明する上面図及び断面図。 トランジスタのＣ−Ｖ特性を説明する図。 トランジスタのＣ−Ｖ特性を説明する図。 浅い欠陥準位密度のピーク値の面内分布を説明する図。 トランジスタの電界効果移動度の面内分布を説明する図。 浅い欠陥準位密度と、トランジスタの電界効果移動度の関係を説明する図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 粒子がペレットに付着する位置を説明する図。 粒子がペレットに付着する位置を説明する図。 半導体装置の一例を示す上面図及び断面図。 半導体装置の一例を示す上面図及び断面図。 半導体装置の一例を示す上面図及び断面図。 半導体装置の一例を示す上面図及び断面図。 半導体装置の一例を示す断面図。 バンド構造を説明する図。 半導体装置の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 酸化物半導体膜中に移動する酸素を表すモデル図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 スパッタリング装置を説明する図。 スパッタリング装置を説明する図。 スパッタリング装置を説明する図。 スパッタリング装置を説明する図。 スパッタリング装置を説明する図。 スパッタリング装置を説明する図。 成膜装置の一例を示す上面図。 成膜装置の一例を示す断面図。 表示装置を説明するブロック図及び回路図。 タッチパネルの一例を示す斜視図。 表示装置の一例を示す断面図。 タッチセンサの一例を示す断面図。 タッチパネルの一例を示す断面図。 タッチセンサのブロック図及びタイミングチャート図。 タッチセンサの回路図。 表示装置の表示を説明するための図。 表示装置の表示を説明するための図。 表示装置への表示方法の例を説明する図。 表示装置への表示方法の例を説明する図。 表示モジュールを説明する図。 電子機器を説明する図。 表示装置の斜視図。 成膜装置の構成を説明する図。 実施例に係る、ＸＲＤスペクトルを説明する図。 実施例に係る、ＸＲＤスペクトルのピーク位置の面内分布を説明する図。 実施例に係る、ＸＲＤスペクトルのピーク位置の面内分布を説明する図。 実施例に係る、浅い欠陥準位密度のピーク値の面内分布を説明する図。 実施例に係る、浅い欠陥準位密度のピーク値の面内分布を説明する図。 実施例に係る、浅い欠陥準位密度のピーク値の面内分布を説明する図。 実施例に係る、ＴＤＳ分析結果を説明する図。 実施例に係る、ＴＤＳ分析結果を説明する図。 実施例に係る、ＸＲＤスペクトルを説明する図。 実施例に係る、ＸＲＤスペクトルを説明する図。 実施例に係る、ＸＲＤスペクトルを説明する図。 実施例に係る、ＴＤＳ分析結果を説明する図。 実施例に係る、試料の構造を説明する断面模式図。 実施例に係る、ＣＰＭ測定結果を説明する図。 実施例に係る、ＣＰＭ測定結果を説明する図。 実施例に係る、トランジスタの構造を説明する上面模式図及び断面模式図。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性。 実施例に係る、トランジスタの信頼性試験結果を説明する図。 実施例に係る、トランジスタの信頼性試験結果を説明する図。 実施例に係る、光照射有無におけるトランジスタのＩｄ−Ｖｇ特性。 実施例に係る、光照射有無におけるトランジスタのＩｄ−Ｖｇ特性。 実施例に係る、光照射有無におけるトランジスタのＩｄ−Ｖｇ特性。 実施例に係る、光照射有無におけるトランジスタのＩｄ−Ｖｇ特性。
以下、本発明の実施の態様について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることが可能である。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されない。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
また、本明細書等において、第１、第２等として付される序数詞は便宜上用いており、工程順又は積層順を示さない場合がある。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書において、「上に」「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。または、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができる素子である。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースとドレインの機能は、異なる極性のトランジスタを採用する場合、または回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースとドレインの用語は、入れ替えて用いることができる。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書等では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書等では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極及び配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。そのため、電圧を電位と言い換えることが可能である。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれる膜をいう。窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指し、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれる膜をいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
なお、半導体の不純物とは、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が形成されること、キャリア移動度が低下すること、または結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体を有する場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンを有する場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
（実施の形態１）
本実施の形態では、本発明の一態様に係る酸化物半導体膜について説明する。
＜１−１．酸化物半導体膜＞
本発明の一態様の酸化物半導体膜は、インジウム（Ｉｎ）と、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎを表す。）と、亜鉛（Ｚｎ）と、を有する。
酸化物半導体膜がＩｎを有すると、例えばキャリア移動度（電子移動度）が高くなる。また、酸化物半導体膜が元素Ｍを有すると、例えば酸化物半導体膜のエネルギーギャップ（Ｅｇ）が大きくなる。なお、元素Ｍは、酸素との結合エネルギーが高い元素であり、酸素との結合エネルギーがＩｎよりも高い。また、酸化物半導体膜がＺｎを有すると、酸化物半導体膜の結晶化が起こり易い。
また、本発明の一態様の酸化物半導体膜としては、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。特に酸化物半導体膜としては、ＭをＧａとする、Ｉｎ−Ｇａ−Ｚｎ酸化物（以下、ＩＧＺＯと呼ぶ場合がある。）を用いると好ましい。
また、酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。なお、成膜される酸化物半導体膜の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
また、酸化物半導体膜は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。
また、酸化物半導体膜をチャネル領域に有するトランジスタを作製する場合、チャネル領域の酸化物半導体膜中に混入する水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。したがって、酸化物半導体膜のチャネル領域においては、水素または水分などの不純物が少ないほど好ましい。
また、チャネル領域の酸化物半導体膜中に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、チャネル領域の酸化物半導体膜中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。チャネル領域の酸化物半導体膜中にキャリア供給源が生成されると、酸化物半導体膜を有するトランジスタの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。また、トランジスタごとに電気特性がばらつくという問題がある。したがって、酸化物半導体膜のチャネル領域においては、酸素欠損が少ないほど好ましい。
また、酸化物半導体膜の内部、及び酸化物半導体膜と外部との界面において、欠陥準位が存在すると、酸化物半導体膜を有するトランジスタにおいて、劣化などの要因となる。そのため、酸化物半導体膜を有するトランジスタに安定した電気特性を付与するためには、酸化物半導体膜の内部、及びその界面近傍の欠陥準位または欠陥準位密度を低減することが重要である。
なお、欠陥準位には、浅い位置の欠陥準位と、深い位置の欠陥準位とがある。なお、本明細書等において、浅い位置の欠陥準位は、伝導帯下端のエネルギー（Ｅｃ）とミッドギャップ（ｍｉｄ ｇａｐ）との間の欠陥準位のことをいう。したがって、例えば、浅い位置の欠陥準位は、伝導帯下端のエネルギーの近くに位置する。また、本明細書等において、深い位置の欠陥準位は、価電子帯上端のエネルギー（Ｅｖ）とミッドギャップとの間の欠陥準位のことをいう。したがって、例えば、深い位置の欠陥準位は、価電子帯上端のエネルギーよりもミッドギャップの近くに位置する。
酸化物半導体膜の内部、及び外部との界面において、浅い欠陥準位または浅い欠陥準位密度を低減することで、酸化物半導体膜を有するトランジスタの電界効果移動度（単に移動度、μＦＥともいう）を高くすることができる。または、酸化物半導体膜を有するトランジスタの電気特性の変動を小さくすることができる。
そこで、本発明の一態様においては、酸化物半導体膜中の不純物（代表的には水素または水分）、酸素欠損、または欠陥準位密度の少なくともいずれか一または複数を低減する。酸化物半導体膜中の不純物、酸素欠損、または欠陥準位密度を低減するためには、当該酸化物半導体膜の結晶性を高めることが好ましい。
＜１−２．酸化物半導体の構造＞
ここで、本発明の一態様の酸化物半導体膜が有する酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。
本発明の一態様の酸化物半導体膜においては、特に上述した酸化物半導体の中でも、ＣＡＡＣ−ＯＳが好ましい。酸化物半導体膜をＣＡＡＣ−ＯＳとすることで、酸化物半導体膜の結晶性を高め、酸化物半導体膜中の不純物、酸素欠損、または欠陥準位密度を低減することができる。なお、上述したＣＡＡＣ−ＯＳ、ｎｃ−ＯＳ、ａ−ｌｉｋｅ ＯＳ等の詳細については後述する。
ここで、本発明の一態様の酸化物半導体膜の結晶性について、図１乃至図５を用いて説明する。
＜１−３．酸化物半導体膜の結晶性＞
酸化物半導体膜の結晶性としては、酸化物半導体膜の透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による断面の分析と、当該酸化物半導体膜のＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）による分析と、を行うことで評価することができる。以下では、ＴＥＭ分析用の酸化物半導体膜と、ＸＲＤ分析用の酸化物半導体膜と、を作製し、当該酸化物半導体膜の結晶性について、評価を行った。
≪ＴＥＭ分析用の酸化物半導体膜の作製方法≫
まず、ＴＥＭ分析用の酸化物半導体膜の作製方法について、説明する。ＴＥＭ分析用の酸化物半導体膜としては、７２０ｍｍ×６００ｍｍサイズのガラス基板上に膜厚３５ｎｍの酸化物半導体膜を形成した。なお、酸化物半導体膜としては、スパッタリング法により形成した。また、酸化物半導体膜の成膜条件としては、基板温度を１７０℃とし、流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．６Ｐａとし、多結晶の金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
次に、上述の酸化物半導体膜のＴＥＭ分析を行った。
また、ＴＥＭ分析を行った際の７２０ｍｍ×６００ｍｍのガラス基板の座標を図４に示す。図４において、基板の一辺が７２０ｍｍ方向について、６個の領域に区分し、それぞれ領域１乃至領域６とする。また、基板の一辺が６００ｍｍ方向について、１５個の領域に区分し、それぞれ領域Ａ乃至領域Ｏとする。以下、基板面内の領域について、例えば基板の一辺が６００ｍｍ方向において基板中央からの距離が−２０ｍｍから２０ｍｍの範囲内であり且つ基板の一辺が７２０ｍｍ方向において基板の中央からの距離が０ｍｍから１２０ｍｍの範囲内の基板中央近傍を領域Ｈ３とよぶ。なお、ＴＥＭ分析を行った座標としては、図４に示す領域Ｂ３及び領域Ｈ３とした。なお、領域Ｂ３を基板外周と、領域Ｈ３を基板中央と、それぞれ呼称する場合がある。
≪ＴＥＭ分析≫
ＴＥＭ分析としては、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆを用いて行った。また、測定条件としては、加速電圧を２００ｋＶとし、倍率を４００万倍とした。
図１（Ａ）（Ｂ）に、酸化物半導体膜の断面ＴＥＭ像を示す。なお、図１（Ａ）は、基板中央（領域Ｈ３）の断面ＴＥＭ像であり、図１（Ｂ）は、基板外周（領域Ｂ３）の断面ＴＥＭ像である。
図１（Ａ）（Ｂ）に示すように、本発明の一態様の酸化物半導体膜は、断面ＴＥＭ分析した際に、原子が確認できる断面ＴＥＭ像の一視野において、ｃ軸配向性を有する領域（以下、第１の領域ともいう）を有する。
なお、図１（Ａ）（Ｂ）では、ｃ軸配向性を有する領域（第１の領域）が明確に確認できない場合があるため、図１（Ａ）（Ｂ）の断面ＴＥＭ像に補助線を付したＴＥＭ像を図２（Ａ）（Ｂ）に示す。図２（Ａ）は、図１（Ａ）に補助線として白線を付した断面ＴＥＭ像であり、図２（Ｂ）は図１（Ｂ）に補助線として白線を付した断面ＴＥＭ像である。なお、図２（Ａ）（Ｂ）に示す、白線の補助線は、ｃ軸配向性を有する領域（第１の領域）の格子縞に対して引かれている。
図２（Ａ）（Ｂ）に示すように、本発明の一態様の酸化物半導体膜は、断面ＴＥＭ分析した際に、原子が確認できる断面ＴＥＭ像の一視野において、ｃ軸配向性を有する領域（第１の領域）と、ｃ軸に配向性を有さない領域（以下、第２の領域ともいう）と、を有する。なお、第１の領域は、ｃ軸が膜の上面の法線ベクトルに平行な方向に配向している領域と言い換えることができる。また、第２の領域は、配向性を有さない領域、またはｃ軸への配向性が観察されづらい領域とも言い換えることができる。
また、図２（Ａ）に示す基板中央（領域Ｈ３）の酸化物半導体膜と、図２（Ｂ）に示す基板外周（領域Ｂ３）の酸化物半導体膜と、を比較した場合、図２（Ａ）に示す基板中央（領域Ｈ３）の酸化物半導体膜の方が、ｃ軸配向性を有する領域（第１の領域）の占める割合が多い。
ここで、図２（Ａ）（Ｂ）に示す酸化物半導体膜のｃ軸配向性を有する領域（第１の領域）と、ｃ軸配向性を有さない領域（第２の領域）との面積を算出するために、画像解析を行い、ｃ軸配向性を有する領域（第１の領域）と、ｃ軸に配向性を有さない領域（第２の領域）との、割合を算出した。
図３（Ａ）（Ｂ）は、図２（Ａ）（Ｂ）に示す酸化物半導体膜の断面ＴＥＭ像を画像解析した結果である。図３（Ａ）は、図２（Ａ）の画像解析結果であり、図３（Ｂ）は、図２（Ｂ）の画像解析結果である。なお、定量化を行った範囲としては、図３（Ａ）（Ｂ）に示す領域１０の範囲（ここでは断面ＴＥＭ像の一面積が、概ね３０ｎｍ２の範囲）とした。なお、定量化を行った領域１０の範囲としては、これに限定されず、例えば、断面ＴＥＭ像の面積が５ｎｍ２以上５００ｎｍ２以下の範囲、好ましくは５ｎｍ２以上１００ｎｍ２以下の範囲、さらに好ましくは５ｎｍ２以上５０ｎｍ２以下の範囲で行えばよい。
また、図３（Ａ）（Ｂ）において、白色の塗りつぶしの領域１１がｃ軸配向性を有する領域（第１の領域）であり、灰色の塗りつぶしの領域１２がｃ軸に配向性を有さない領域（第２の領域）である。
図３（Ａ）（Ｂ）に示す断面ＴＥＭ像を画像解析した結果より、図３（Ａ）の第１の領域の面積は７６．７％であり、第２の領域の面積は２３．３％であった。また、図３（Ｂ）の第１の領域の面積は５２．８％であり、第２の領域の面積は４７．２％であった。
本発明の一態様の酸化物半導体膜においては、ｃ軸配向性を有する領域（第１の領域）と異なる領域、別言するとｃ軸に配向性を有さない領域（第２の領域）の面積が５０％未満、好ましくは３０％未満、さらに好ましくは１０％未満で０％を含む、とすることで結晶性の高い酸化物半導体膜とすることができる。
≪ＸＲＤ分析用の酸化物半導体膜の作製方法≫
次に、ＸＲＤ分析用の酸化物半導体膜の作製方法について、説明する。ＸＲＤ分析用の酸化物半導体膜としては、７２０ｍｍ×６００ｍｍサイズのガラス基板上に膜厚１００ｎｍの酸化物半導体膜を形成した。なお、酸化物半導体膜としては、スパッタリング法により形成した。また、酸化物半導体膜の成膜条件としては、基板温度を１７０℃とし、流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．６Ｐａとし、多結晶の金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
次に、上述の酸化物半導体膜のＸＲＤ分析を行った。
なお、ＸＲＤ分析を行った７２０ｍｍ×６００ｍｍのガラス基板の座標としては、先に示すＴＥＭ分析と同じとした。すなわち、図４に示す基板中央（領域Ｈ３）及び基板外周（領域Ｂ３）とした。
≪ＸＲＤ分析≫
ＸＲＤ分析としては、多機能薄膜材料評価Ｘ線回折装置Ｄ８ ＤＩＳＣＯＶＥＲ Ｈｙｂｒｉｄ（Ｂｒｕｋｅｒ ＡＸＳ社製）を用いて行った。また、ＸＲＤ分析としては、ｏｕｔ−ｏｆ−ｐｌａｎｅ法とした。
図５（Ａ）（Ｂ）に、酸化物半導体膜のＸＲＤ分析結果を示す。なお、図５（Ａ）は、基板中央（領域Ｈ３）のＸＲＤ結果であり、図５（Ｂ）は、基板外周（領域Ｂ３）のＸＲＤ結果である。
図５（Ａ）（Ｂ）に示すように、基板中央（領域Ｈ３）の酸化物半導体膜と、基板外周（領域Ｂ３）の酸化物半導体膜とは、それぞれ２θ＝３１°近傍にピークが見られた。２θ＝３１°近傍のピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、いずれも酸化物半導体膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが示唆された。なお、図５（Ａ）（Ｂ）に示す２θ＝２４°近傍のピークは、ガラス基板由来のピークである。
また、図５（Ｂ）に示す基板外周（領域Ｂ３）の酸化物半導体膜には、２θ＝３６°近傍にピークが見られる。２θ＝３６°近傍のピークは、スピネル型の結晶構造に起因するピークと示唆される。よって、基板外周（領域Ｂ３）の酸化物半導体膜には、ｃ軸配向性以外の結晶が含まれると考えられる。
＜１−４．欠陥準位密度の評価方法＞
次に、酸化物半導体膜中の欠陥準位密度の評価方法について、図６乃至図９を用いて説明する。欠陥準位密度は、例えば、トランジスタの高周波Ｃ−Ｖ特性の測定値と、Ｃ―Ｖ特性の計算値とを比較することで、評価することができる。
図６は、計算に用いたトランジスタの断面模式図である。図６のトランジスタは、絶縁膜１０３と、酸化物半導体膜１０８と、導電膜１１２ａ、１１２ｂと、絶縁膜１１６と、導電膜１２０と、を有する。酸化物半導体膜１０８は、絶縁膜１１６を介して導電膜１２０と重なる領域を有する。また、導電膜１２０は、ゲート電極としての機能を有する。また、絶縁膜１１６はゲート絶縁膜としての機能を有する。また、導電膜１１２ａ、１１２ｂは、酸化物半導体膜１０８に接しており、ソース電極およびドレイン電極としての機能を有する。なお、実際に作製し測定に用いたトランジスタも同様の断面構造を有する。
Ｃ−Ｖ特性の計算は、Ｓｉｌｖａｃｏ社デバイスシミュレータＡＴＬＡＳを用いた。また、表１に計算に用いたパラメータを示す。なお、Ｅｇはエネルギーギャップ、Ｎｃは伝導帯の実効状態密度、Ｎｖは価電子帯の実効状態密度を表す。
また、導電膜１１２ａ、１１２ｂと、酸化物半導体膜１０８とが接する領域における酸化物半導体膜１０８のドナー密度は１×１０１９ｃｍ−３とした。
図７（Ａ）に、計算によって得られた理想的なＣ−Ｖ特性と、トランジスタを作製して測定したＣ−Ｖ特性の結果とを示す。実際に作製し測定したトランジスタにおいては、酸化物半導体膜１０８として、表１に示す物性を有するＩｎ−Ｇａ−Ｚｎ酸化物を用いた。なお、Ｃ−Ｖ特性の測定は、導電膜１１２ａおよび導電膜１１２ｂと、導電膜１２０と、の間の電圧（ゲート電圧Ｖｇ）を−１０Ｖから１０Ｖまで０．１Ｖ間隔で印加し、次に１０Ｖから−１０Ｖまで０．１Ｖ間隔で印加した。なお、ゲート電圧Ｖｇとしては、１ｋＨｚの交流電圧および直流電圧を印加した。
なお、トランジスタのチャネル長が大きく、測定領域における容量の変化を十分に反映できない場合、交流電圧の周波数が高いほど容量が小さく測定されることがある。例えば、トランジスタのチャネル長が１０００μｍよりも小さい場合は、１ｋＨｚよりも高い周波数の交流電圧においても測定領域における容量の変化を十分に反映することができる。そのため、トランジスタのチャネル長に応じて、適宜交流電圧の周波数を選択すればよい。なお、実用的なトランジスタのチャネル長における交流電圧の周波数は、例えば、０．１ｋＨｚ以上１０ＭＨｚ以下、０．２ｋＨｚ以上１ＭＨｚ以下、０．３ｋＨｚ以上１００ｋＨｚ以下、または０．３ｋＨｚ以上１０ｋＨｚ以下などがある。
図７（Ａ）に示すように、計算で求めた理想的なＣ−Ｖ特性と比べて、実測のＣ−Ｖ特性はゲート電圧Ｖｇに対する容量の変化が緩やかであることが分かる。これは、伝導帯下端のエネルギー近傍に位置する浅い欠陥準位に電子がトラップされたためと考えられる。
例えば、図８（Ａ）に示すバンド構造において、蓄積が開始されるゲート電圧Ｖｇ（Ｖ０と表記する）であるとき、酸化物半導体膜１０８のエネルギーギャップ内にある浅い欠陥準位には電子がトラップされておらず、深い欠陥準位には電子がトラップされている。一方、図８（Ｂ）に示すバンド構造において、ゲート電圧Ｖｇとして正の電圧を印加したとき、酸化物半導体膜１０８のバンドが曲がることにより、浅い欠陥準位にも電子がトラップされる。これは、浅い欠陥準位または深い欠陥準位と、フェルミ準位Ｅｆとの関係によって理解される。
なお、ゲート電圧ＶｇがＶ０未満では、浅い欠陥準位への電子のトラップおよびデトラップが起こらないため、計算値と実測値との間に差が生じない。また、酸化物半導体膜１０８と絶縁膜１１６との界面において、伝導帯下端のエネルギーとフェルミ準位とが一致するゲート電圧Ｖｇ（Ｖ１と表記する）よりもゲート電圧Ｖｇを高くした場合も、浅い欠陥準位への電子のトラップおよびデトラップが起こらないため、計算値と実測値との間に差が生じない。したがって、図８（Ｃ）に示すように、ゲート電圧ＶｇがＶ０以上Ｖ１以下の範囲において、浅い欠陥準位を評価することができる。
例えば、図９に示す模式的なＣ−Ｖ特性を用いて、浅い欠陥準位密度の評価方法について説明する。計算によって得られる理想的なＣ−Ｖ特性において、容量がＣ１からＣ２に変化するときのゲート電圧Ｖｇの変化をΔＶｉｄとする。また、実測のＣ−Ｖ特性において、容量がＣ１からＣ２に変化するときのゲート電圧Ｖｇの変化をΔＶｅｘとする。また、容量がＣ１からＣ２に変化するときの酸化物半導体膜１０８と絶縁膜１１６との界面における電位の変化量をΔφとする。
図９において、測定値は計算値よりもＣ−Ｖ特性の傾きが鈍いため、ΔＶｉｄは常にΔＶｅｘよりも小さいことが分かる。このとき、ΔＶｅｘとΔＶｉｄとの差が、浅い欠陥準位に電子をトラップすることに要した電位差を表す。したがって、酸化物半導体膜１０８と絶縁膜１１６との界面にトラップされた電子による電荷の変化量をΔＱＳＳ、絶縁膜１１６の容量をＣＯＸとすると、ΔＱＳＳは以下の式（１）で表される。
また、界面における単位面積・エネルギー当たりの浅い欠陥準位密度をＮＳＳとし、トランジスタのチャネル領域の面積をＡとすると、ΔＱＳＳは、式（２）で表すことができる。なお、ｑは電気素量である。
式（１）と式（２）とを連立させることで、式（３）を得ることができる。
次に、式（３）の極限を取ることで、式（４）を得ることができる。
すなわち、Ｃ−Ｖ特性および式（４）から、酸化物半導体膜１０８と絶縁膜１１６との界面における浅い欠陥準位密度ＮＳＳを算出できることが分かる。なお、酸化物半導体膜１０８と絶縁膜１１６との界面における電位については、上述の計算によって算出することができる。
以上のような方法によって、図７（Ａ）に示したＣ−Ｖ特性における酸化物半導体膜１０８と絶縁膜１１６との界面における浅い欠陥準位密度ＮＳＳを算出することができる。また、浅い欠陥準位密度の分布は、ガウシアンでフィッティングした式（５）で示される曲線と一致させることができる。
なお、図６に示すトランジスタの構造においては、Ｎは２．９×１０１３ｃｍ−２ｅＶ−１、Ｗは０．１０ｅＶとすることで、実測値と計算値とをフィッティングすることができる。すなわち、浅い欠陥準位密度のピーク値Ｎは２．９×１０１３ｃｍ−２ｅＶ−１と導き出すことができる。また、ガウシアンでフィッティングした曲線の積分値より、浅い欠陥準位密度ＮＳＳとして、５．１×１０１２ｃｍ−２が得られる。
次に、式（５）で表されるガウシアン型の浅い欠陥準位密度を用いて、Ｃ−Ｖ特性を計算した結果と、Ｃ−Ｖ特性の測定値との比較を図７（Ｂ）に示す。その結果、Ｃ−Ｖ特性の計算値と測定値とで高い再現性を有することが分かる。したがって、浅い欠陥準位密度を算出する方法として、上記の方法が十分に妥当であることが分かる。
＜１−５．欠陥準位密度の評価＞
次に、結晶性の異なる酸化物半導体膜に対し、先に示す＜１−４．欠陥準位密度の評価方法＞で説明した評価方法を用いることで、当該酸化物半導体膜中の欠陥準位密度を測定した。
≪トランジスタ構造≫
まず、作製したトランジスタ構造について、図１０を用いて説明する。図１０（Ａ）は、トランジスタ６００の上面図であり、図１０（Ｂ）は、図１０（Ａ）に示す一点鎖線Ａ１−Ａ２間における切断面の断面図に相当し、図１０（Ｃ）は、図１０（Ａ）に示す一点鎖線Ｂ１−Ｂ２間における切断面の断面図に相当する。
トランジスタ６００は、基板６０２上の第１のゲート電極として機能する導電膜６０４と、基板６０２及び導電膜６０４上の絶縁膜６０６と、絶縁膜６０６上の絶縁膜６０７と、絶縁膜６０７上の酸化物半導体膜６０８と、酸化物半導体膜６０８に電気的に接続されるソース電極として機能する導電膜６１２ａと、酸化物半導体膜６０８に電気的に接続されるドレイン電極として機能する導電膜６１２ｂと、を有する。
また、導電膜６１２ａ、６１２ｂ及び酸化物半導体膜６０８上には絶縁膜６１４、６１６、６１８が設けられる。また、絶縁膜６１８上には導電膜６２０が設けられる。なお、絶縁膜６０６、６０７は、第１のゲート絶縁膜としての機能を有する。また、絶縁膜６１４、６１６、６１８は、第２のゲート絶縁膜としての機能を有する。また、導電膜６２０は、トランジスタ６００の第２のゲート電極（バックゲート電極ともいう）としての機能を有する。
≪トランジスタの作製方法≫
次に、図１０に示すトランジスタ６００の作製方法について説明する。まず、基板６０２上に導電膜６０４を形成した。基板６０２としては、７２０ｍｍ×６００ｍｍサイズのガラス基板を用いた。また、導電膜６０４としては、厚さが１００ｎｍのタングステン膜を、スパッタリング装置を用いて形成した後、所望の形状に加工することで形成した。
次に、基板６０２及び導電膜６０４上に、絶縁膜６０６、６０７を形成した。絶縁膜６０６としては、厚さが４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜６０７としては、厚さが５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、絶縁膜６０７上に酸化物半導体膜６０８を形成した。
酸化物半導体膜６０８としては、厚さが３５ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した後、所望の形状に加工することで形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比を１：１になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
次に、第１の熱処理を行った。該第１の熱処理としては、窒素雰囲気下で４５０℃、１時間の熱処理を行い、続けて窒素と酸素の混合ガス雰囲気下で４５０℃、１時間の熱処理とした。
次に、絶縁膜６０７、酸化物半導体膜６０８上に導電膜を形成し、該導電膜上にレジストマスクを形成し、所望の領域をエッチングすることで、導電膜６１２ａ、６１２ｂを形成した。導電膜６１２ａ、６１２ｂとしては、厚さが５０ｎｍのタングステン膜と、厚さが４００ｎｍのアルミニウム膜と、厚さが１００ｎｍのチタン膜とを、スパッタリング装置を用いて真空中で連続して形成した。なお、導電膜６１２ａ、６１２ｂの形成後レジストマスクを除去した。
次に、絶縁膜６０７、酸化物半導体膜６０８、及び導電膜６１２ａ、６１２ｂ上から、リン酸水溶液（リン酸の濃度が８５％の水溶液を、さらに純水で１００倍に希釈した水溶液）を塗布し、導電膜６１２ａ、６１２ｂから露出した酸化物半導体膜６０８の表面の一部を除去した。
次に、絶縁膜６０７、酸化物半導体膜６０８、及び導電膜６１２ａ、６１２ｂ上に絶縁膜６１４及び絶縁膜６１６を形成した。絶縁膜６１４としては、厚さが５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜６１６としては、厚さが４００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜６１４及び絶縁膜６１６としては、ＰＥＣＶＤ装置により真空中で連続して形成した。
絶縁膜６１４の成膜条件としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスと、流量２０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供給して成膜した。また、絶縁膜６１６の成膜条件としては、基板温度を２２０℃とし、流量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１５００ＷのＲＦ電力を供給して成膜した。
次に、第２の熱処理を行った。該第２の熱処理としては、窒素を含む雰囲気下で３５０℃、１時間とした。
次に、絶縁膜６１４、６１６に酸素添加処理を行った。酸素添加処理条件としては、アッシング装置を用い、基板温度を４０℃とし、流量２５０ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を１５Ｐａとし、基板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の電極間に４５００ＷのＲＦ電力を供給して行った。
次に、絶縁膜６１６上に絶縁膜６１８を形成した。絶縁膜６１８としては、厚さが１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。絶縁膜６１８の成膜条件としては、基板温度を３５０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスをチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電力を供給して成膜した。
次に、絶縁膜６１８上に導電膜を形成し、該導電膜を加工することで導電膜６２０を形成した。導電膜６２０としては、厚さが１００ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した。該ＩＴＳＯ膜の成膜条件としては、基板温度を室温とし、流量７２ｓｃｃｍのアルゴンガスと、流量５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．１５Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲットに３２００ＷのＤＣ電力を供給した。なお、ＩＴＳＯ膜に用いた金属酸化物ターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］とした。
次に、第３の熱処理を行った。該第３の熱処理としては、窒素雰囲気下で２５０℃ １時間とした。
以上の工程でＣ−Ｖ特性評価用のトランジスタを作製した。なお、当該トランジスタのサイズとしては、チャネル長が２００μｍ、チャネル幅が５０μｍとした。
≪トランジスタのＣ−Ｖ特性の評価≫
次に、上記作製したトランジスタのＣ−Ｖ特性の測定を行った。Ｃ−Ｖ特性の測定において、第１のゲート電極として機能する導電膜６０４を電気的に接地し、第２のゲート電極として機能する導電膜６２０と、ソース電極及びドレイン電極として機能する導電膜６１２ａ、６１２ｂとの間でＣ−Ｖ特性を測定することを、Ｔｏｐ Ｇａｔｅ Ｓｗｅｅｐとする。また、第２のゲート電極として機能する導電膜６２０を電気的に接地し、第１のゲート電極として機能する導電膜６０４と、ソース電極及びドレイン電極として機能する導電膜６１２ａ、６１２ｂとの間でＣ−Ｖ特性を測定することを、Ｂｏｔｔｏｍ Ｇａｔｅ Ｓｗｅｅｐとする。
なお、Ｃ−Ｖ特性の測定においては、導電膜６１２ａ、６１２ｂと、導電膜６０４または導電膜６２０との間の電圧（ゲート電圧Ｖｇともいう）を−１０Ｖから１０Ｖまで０．２Ｖ間隔で印加した。なおゲート電圧Ｖｇとしては、１０ｋＨｚの交流電圧を印加した。
上記作製したトランジスタのＣ−Ｖ特性の測定結果を図１１（Ａ）（Ｂ）に示す。
なお、Ｃ−Ｖ特性を測定したトランジスタの７２０ｍｍ×６００ｍｍサイズのガラス基板の座標としては、基板中央近傍（領域Ｉ３及び領域Ｊ３）と、基板外周近傍（領域Ｌ３及び領域Ｎ３）とした。なお、ガラス基板の座標としては、図４に示す、７２０ｍｍ×６００ｍｍサイズのガラス基板の座標を援用する。
また、図１１（Ａ）は、Ｔｏｐ Ｇａｔｅ Ｓｗｅｅｐの結果であり、図１１（Ｂ）は、Ｂｏｔｔｏｍ Ｇａｔｅ Ｓｗｅｅｐの結果である。また、図１１（Ａ）（Ｂ）において、縦軸が容量Ｃを、横軸がゲート電圧Ｖｇを、それぞれ表している。
図１１（Ａ）（Ｂ）に示すように、Ｔｏｐ Ｇａｔｅ Ｓｗｅｅｐの方が、Ｂｏｔｔｏｍ Ｇａｔｅ Ｓｗｅｅｐよりも容量が小さく測定された。また、基板中央近傍より基板外周近傍の方が、ゲート電圧Ｖｇに対する容量の変化が小さく測定された。
≪欠陥準位密度≫
次に、Ｃ−Ｖ特性の測定値と、Ｃ−Ｖ特性の計算値との比較を行うことで、トランジスタの欠陥準位密度を算出した。トランジスタの欠陥準位密度を算出する方法については、＜１−４．欠陥準位密度の評価方法＞の記載を参酌すればよい。
トランジスタの基板中央近傍（領域Ｉ３）において、Ｂｏｔｔｏｍ Ｇａｔｅ Ｓｗｅｅｐにて測定したＣ−Ｖ特性に対し、先に記載の式（５）で表されるガウシアン曲線（計算値）をフィッティングした結果を図１２（Ａ）に示す。図１２（Ａ）のように、Ｃ−Ｖ特性の測定値とＣ−Ｖ特性の計算値とがフィッティングにより概ね一致することから、酸化物半導体膜６０８における浅い欠陥準位密度ＮＳＳを算出することができることがわかる。なお、図１２（Ａ）においては、Ｎを２．８×１０１２ｃｍ−２ｅＶ−１、Ｗを０．０７ｅＶとすることで、Ｃ−Ｖ特性の実測値と計算値をフィッティングさせることができた。すなわち、浅い欠陥準位密度のピーク値Ｎは２．８×１０１２ｃｍ−２ｅＶ−１と導き出すことができた。なお、該曲線の積分値より、浅い欠陥準位密度ＮＳＳが得られる。
次に、先に記載の式（５）で表されるガウシアン型の浅い欠陥準位密度を用いて、Ｃ−Ｖ特性を計算した。Ｃ−Ｖ特性の計算値とＣ−Ｖ特性の測定値との比較を図１２（Ｂ）に示す。その結果、Ｃ−Ｖ特性の計算値とＣ−Ｖ特性の測定値とが高い再現性を有することが分かる。したがって、浅い欠陥準位密度の測定方法として、上記の方法が十分に妥当であることが分かる。
≪欠陥準位密度の面内分布≫
次に、７２０ｍｍ×６００ｍｍサイズのガラス基板面内での欠陥準位密度の面内分布を確認するために、領域Ｃ３、領域Ｄ３、領域Ｆ３、領域Ｇ３、領域Ｉ３、領域Ｊ３、領域Ｌ３及び領域Ｍ３の浅い欠陥準位密度（ｓｈａｌｌｏｗ ｌｅｖｅｌ ＤＯＳ、またはｓＤＯＳともいう）のピーク値の測定を行った。なお、ガラス基板の座標としては、図４に示す、７２０ｍｍ×６００ｍｍサイズのガラス基板の座標を援用する。７２０ｍｍ×６００ｍｍサイズのガラス基板面内における、ｓＤＯＳのピーク値の結果を図１３に示す。
図１３に示すように、上記作製したトランジスタにおいては、基板中央近傍から基板外周近傍に向かって、ｓＤＯＳが増加していく傾向がみられる。この傾向は、先に記載の断面ＴＥＭ像による結晶性の高さ、またはＸＲＤで求めたスピネル型の結晶構造に起因するピークの大きさと逆の相関になっていると示唆された。
すなわち、結晶性が高い基板中央近傍においてはｓＤＯＳが小さい結果が得られた。別言すると、結晶性の高い酸化物半導体膜は、ｓＤＯＳのピーク値が小さい酸化物半導体膜であるといえる。
＜１−６．トランジスタ特性とｓＤＯＳについて＞
次に、上記作製したトランジスタの特性と、上記導出したｓＤＯＳと、の相関について評価を行った。なお、ここでのトランジスタ特性としては、Ｉｄ−Ｖｇ特性から求められる電界効果移動度（μＦＥ）とした。また、電界効果移動度（μＦＥ）を測定したガラス基板の座標としては、領域Ｃ３、領域Ｄ３、領域Ｆ３、領域Ｇ３、領域Ｉ３、領域Ｊ３、領域Ｌ３及び領域Ｍ３とした。なお、ガラス基板の座標としては、図４に示す、７２０ｍｍ×６００ｍｍサイズのガラス基板の座標を援用する。
トランジスタのＩｄ−Ｖｇ特性から求められる電界効果移動度（μＦＥ）と、基板中央からの距離との関係を図１４に示す。なお、電界効果移動度（μＦＥ）については、Ｖｄ＝１０Ｖにて測定した。
図１４に示すように、上記作製したトランジスタにおいては、基板中央近傍から基板外周近傍に向かって、電界効果移動度（μＦＥ）が低くなる傾向がみられる。
次に、図１３に示すｓＤＯＳのピーク値の結果と、図１４に示す電界効果移動度の結果の相関を求めた。図１５にｓＤＯＳのピーク値の結果と、電界効果移動度との相関を説明する図を示す。なお、図１５において、縦軸は電界効果移動度（μＦＥ）を、横軸はｓＤＯＳのピーク値を、それぞれ表す。
図１５に示すように、ｓＤＯＳのピーク値が小さいほど、トランジスタの電界効果移動度が高くなる傾向が分かる。特に、Ｂｏｔｔｏｍ Ｇａｔｅ Ｓｗｅｅｐ時において、ｓＤＯＳのピーク値が低いほど、電界効果移動度が高くなる。従って、ｓＤＯＳのピーク値が、１×１０１３ｃｍ−２ｅＶ−１未満、より好ましくは２×１０１２ｃｍ−２ｅＶ−１未満、さらに好ましくは１×１０１０ｃｍ−２ｅＶ−１未満の酸化物半導体膜とすることで、当該酸化物半導体膜を有するトランジスタは、高い電界効果移動度を有する。
以上、本実施の形態に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態においては、実施の形態１で説明した酸化物半導体の詳細について、図１６乃至図２５を参照して説明する。
＜２−１．ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
ＴＥＭによって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図１６（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図１６（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図１６（Ｂ）に示す。図１６（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図１６（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図１６（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図１６（Ｂ）および図１６（Ｃ）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図１６（Ｄ）参照）。図１６（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図１６（Ｄ）に示す領域５１６１に相当する。
また、図１７（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図１７（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図１７（Ｂ）、図１７（Ｃ）および図１７（Ｄ）に示す。図１７（Ｂ）、図１７（Ｃ）および図１７（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、ＸＲＤによって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図１８（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図１８（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図１８（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図１９（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１９（Ｂ）に示す。図１９（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図１９（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図１９（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、キャリア密度を８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜２−２．ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜２−３．ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図２０は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２０より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図２０中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図２０中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜２−４．ＣＡＡＣ−ＯＳの成膜方法＞
以下では、ＣＡＡＣ−ＯＳの成膜方法の一例について説明する。
図２１は、成膜室内の模式図である。ＣＡＡＣ−ＯＳは、スパッタリング法により成膜することができる。
図２１に示すように、基板５２２０とターゲット５２３０とは向かい合うように配置している。基板５２２０とターゲット５２３０との間にはプラズマ５２４０がある。また、基板５２２０の下部には加熱機構５２６０が設けられている。図示しないが、ターゲット５２３０は、バッキングプレートに接着されている。バッキングプレートを介してターゲット５２３０と向かい合う位置には、複数のマグネットが配置される。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
基板５２２０とターゲット５２３０との距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５２３０に一定以上の電圧を印加することで、放電が始まり、プラズマ５２４０が確認される。なお、ターゲット５２３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５２０１が生じる。イオン５２０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
ターゲット５２３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。一例として、図２２に、ターゲット５２３０に含まれるＩｎＭＺｎＯ４（元素Ｍは、例えばＡｌ、Ｇａ、ＹまたはＳｎ）の結晶構造を示す。なお、図２２（Ａ）は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。ＩｎＭＺｎＯ４の結晶では、酸素原子が負の電荷を有することにより、近接する二つのＭ−Ｚｎ−Ｏ層の間に斥力が生じている。そのため、ＩｎＭＺｎＯ４の結晶は、近接する二つのＭ−Ｚｎ−Ｏ層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン５２０１は、電界によってターゲット５２３０側に加速され、やがてターゲット５２３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレット５２００が剥離する（図２１参照）。ペレット５２００は、図２２（Ａ）に示す二つの劈開面に挟まれた部分である。よって、ペレット５２００のみ抜き出すと、その断面は図２２（Ｂ）のようになり、上面は図２２（Ｃ）のようになることがわかる。なお、ペレット５２００は、イオン５２０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット５２００は、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。または、ペレット５２００は、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。ただし、ペレット５２００の形状は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５２００は、成膜ガスの種類などに応じて厚さが決定する。例えば、ペレット５２００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以下とする。また、例えば、ペレット５２００は、幅を１ｎｍ以上１００ｎｍ以下、好ましくは２ｎｍ以上５０ｎｍ以下、さらに好ましくは３ｎｍ以上３０ｎｍ以下とする。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物を有するターゲット５２３０にイオン５２０１を衝突させる。そうすると、Ｍ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＭ−Ｚｎ−Ｏ層の３層を有するペレット５２００が剥離する。なお、ペレット５２００の剥離に伴い、ターゲット５２３０から粒子５２０３も弾き出される。粒子５２０３は、原子１個または原子数個の集合体を有する。そのため、粒子５２０３を原子状粒子（ａｔｏｍｉｃ ｐａｒｔｉｃｌｅｓ）と呼ぶこともできる。
ペレット５２００は、プラズマ５２４０を通過する際に、表面が負または正に帯電する場合がある。例えば、ペレット５２００がプラズマ５２４０中にあるＯ２−から負の電荷を受け取る場合がある。その結果、ペレット５２００の表面の酸素原子が負に帯電する場合がある。また、ペレット５２００は、プラズマ５２４０を通過する際に、プラズマ５２４０中のインジウム、元素Ｍ、亜鉛または酸素などと結合することで成長する場合がある。
プラズマ５２４０を通過したペレット５２００および粒子５２０３は、基板５２２０の表面に達する。なお、粒子５２０３の一部は、質量が小さいため真空ポンプなどによって外部に排出される場合がある。
次に、基板５２２０の表面におけるペレット５２００および粒子５２０３の堆積について図２３を用いて説明する。
まず、一つ目のペレット５２００が基板５２２０に堆積する。ペレット５２００は平板状であるため、平面側を基板５２２０の表面に向けて堆積する。このとき、ペレット５２００の基板５２２０側の表面の電荷が、基板５２２０を介して抜ける。
次に、二つ目のペレット５２００が、基板５２２０に達する。このとき、既に堆積しているペレット５２００の表面、および二つ目のペレット５２００の表面が電荷を帯びているため、互いに反発し合う力が生じる。その結果、二つ目のペレット５２００は、既に堆積しているペレット５２００上を避け、基板５２２０の表面の少し離れた場所に平面側を基板５２２０の表面に向けて堆積する。これを繰り返すことで、基板５２２０の表面には、無数のペレット５２００が一層分の厚みだけ堆積する。また、ペレット５２００間には、ペレット５２００の堆積していない領域が生じる（図２３（Ａ）参照）。
次に、プラズマからエネルギーを受け取った粒子５２０３が基板５２２０の表面に達する。粒子５２０３は、ペレット５２００の表面などの活性な領域には堆積することができない。そのため、粒子５２０３は、ペレット５２００の堆積していない領域へ動き、ペレット５２００の側面に付着する。粒子５２０３は、プラズマから受け取ったエネルギーにより結合手が活性状態となることで、ペレット５２００と化学的に連結して横成長部５２０２を形成する（図２３（Ｂ）参照）。
さらに、横成長部５２０２が横方向に成長（ラテラル成長ともいう。）することで、ペレット５２００間を連結させる（図２３（Ｃ）参照）。このように、ペレット５２００の堆積していない領域を埋めるまで横成長部５２０２が形成される。このメカニズムは、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法の堆積メカニズムに類似する。
したがって、ペレット５２００がそれぞれ異なる方向を向けて堆積する場合でも、ペレット５２００間を粒子５２０３がラテラル成長しながら埋めるため、明確な結晶粒界が形成されることがない。また、ペレット５２００間を、粒子５２０３が滑らかに結びつけるため、単結晶とも多結晶とも異なる結晶構造が形成される。言い換えると、微小な結晶領域（ペレット５２００）間に歪みを有する結晶構造が形成される。このように、結晶領域間を埋める領域は、歪んだ結晶領域であるため、該領域を指して非晶質構造と呼ぶのは適切ではないと考えられる。
次に、新たなペレット５２００が、平面側を基板５２２０の表面に向けて堆積する（図２３（Ｄ）参照）。そして、粒子５２０３が、ペレット５２００の堆積していない領域を埋めるように堆積することで横成長部５２０２を形成する（図２３（Ｅ）参照）。こうして、粒子５２０３がペレット５２００の側面に付着し、横成長部５２０２がラテラル成長することで、二層目のペレット５２００間を連結させる（図２３（Ｆ）参照）。ｍ層目（ｍは二以上の整数。）が形成されるまで成膜は続き、積層体を有する薄膜構造となる。
なお、ペレット５２００の堆積の仕方は、基板５２２０の表面温度などによっても変化する。例えば、基板５２２０の表面温度が高いと、ペレット５２００が基板５２２０の表面でマイグレーションを起こす。その結果、ペレット５２００間が、粒子５２０３を介さずに連結する割合が増加するため、より配向性の高いＣＡＡＣ−ＯＳとなる。ＣＡＡＣ−ＯＳを成膜する際の基板５２２０の表面温度は、室温以上３４０℃未満、好ましくは室温以上３００℃以下、より好ましくは１００℃以上２５０℃以下、さらに好ましくは１００℃以上２００℃以下である。したがって、基板５２２０として第８世代以上の大面積基板を用いた場合でも、ＣＡＡＣ−ＯＳの成膜に起因した反りなどはほとんど生じないことがわかる。
一方、基板５２２０の表面温度が低いと、ペレット５２００が基板５２２０の表面でマイグレーションを起こしにくくなる。その結果、ペレット５２００同士が積み重なることで配向性の低いｎｃ−ＯＳなどとなる。ｎｃ−ＯＳでは、ペレット５２００が負に帯電していることにより、ペレット５２００は一定間隔を空けて堆積する可能性がある。したがって、配向性は低いものの、僅かに規則性を有することにより、非晶質酸化物半導体と比べて緻密な構造となる。
また、ＣＡＡＣ−ＯＳにおいて、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成される場合がある。一つの大きなペレットの内部は単結晶構造を有する。例えば、ペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。
以上のような成膜モデルにより、ペレットが基板の表面に堆積していくと考えられる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であることから、エピタキシャル成長とは異なる成長機構である上述した成膜モデルの妥当性が高いことがわかる。また、上述した成膜モデルであるため、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳは、大面積のガラス基板などであっても均一な成膜が可能であることがわかる。例えば、基板の表面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、被形成面である基板の表面に凹凸がある場合でも、その形状に沿ってペレットが配列することがわかる。
また、上述した成膜モデルより、結晶性の高いＣＡＡＣ−ＯＳを成膜するためには以下のようにすればよいことがわかる。まず、平均自由行程を長くするために、より高真空状態で成膜する。次に、基板近傍における損傷を低減するために、プラズマのエネルギーを弱くする。次に、被形成面に熱エネルギーを加え、プラズマによる損傷を成膜するたびに治癒する。
また、上述した成膜モデルは、ターゲットが複数の結晶粒を有するＩｎ−Ｍ−Ｚｎ酸化物のような複合酸化物の多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる場合に限定されない。例えば、酸化インジウム、元素Ｍの酸化物および酸化亜鉛を有する混合物のターゲットを用いた場合にも適用することができる。
混合物のターゲットは劈開面を有さないため、スパッタされるとターゲットからは原子状粒子が剥離する。成膜時には、ターゲット近傍にプラズマの強電界領域が形成されている。そのため、ターゲットから剥離した原子状粒子は、プラズマの強電界領域の作用で連結して横成長する。例えば、まず原子状粒子であるインジウムが連結して横成長してＩｎ−Ｏ層からなるナノ結晶となる。次に、それを補完するように上下にＭ−Ｚｎ−Ｏ層が結合する。このように、混合物のターゲットを用いた場合でも、ペレットが形成される可能性がある。そのため、混合物のターゲットを用いた場合でも、上述した成膜モデルを適用することができる。
ただし、ターゲット近傍にプラズマの強電界領域が形成されていない場合、ターゲットから剥離した原子状粒子のみが基板表面に堆積することになる。その場合も、基板表面において原子状粒子が横成長する場合がある。ただし、原子状粒子の向きが一様でないため、得られる薄膜における結晶の配向性も一様にはならない。即ち、ｎｃ−ＯＳなどとなる。
＜２−５．ラテラル成長＞
以下では、ペレット５２００の横方向に粒子５２０３が付着（結合または吸着ともいう。）し、ラテラル成長することを説明する。
図２４（Ａ）（Ｂ）（Ｃ）（Ｄ）（Ｅ）は、ペレット５２００の構造と金属イオンが付着する位置を示す図である。なお、ペレット５２００としては、ＩｎＭＺｎＯ４の結晶構造から、化学量論的組成を保持しつつ、８４個の原子を抜き出したクラスタモデルを仮定している。なお、以下では元素ＭがＧａである場合について説明する。また、図２４（Ｆ）は、ペレット５２００をｃ軸に平行な方向から見た構造を示す。図２４（Ｇ）は、ペレット５２００をａ軸に平行な方向からみた構造を示す。
金属イオンの付着する位置を、位置Ａ、位置Ｂ、位置ａ、位置ｂおよび位置ｃで示す。なお、位置Ａは、ペレット５２００上面において、ガリウム１個、亜鉛２個で囲まれた格子間サイトの上方である。位置Ｂは、ペレット５２００上面おいて、ガリウム２個、亜鉛１個で囲まれた格子間サイトの上方である。位置ａは、ペレット５２００側面のインジウムサイトである。位置ｂは、ペレット５２００側面において、Ｉｎ−Ｏ層と、Ｇａ−Ｚｎ−Ｏ層との間の格子間サイトである。位置ｃは、ペレット５２００側面のガリウムサイトである。
次に、仮定した位置Ａ、位置Ｂ、位置ａ、位置ｂおよび位置ｃに金属イオンを配置した場合の相対エネルギーを第一原理計算によって評価した。第一原理計算には、ＶＡＳＰ（Ｖｉｅｎｎａ Ａｂ ｉｎｉｔｉｏ Ｓｉｍｕｌａｔｉｏｎ Ｐａｃｋａｇｅ）を用いた。また、交換相関ポテンシャルにはＰＢＥ（Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈｏｆ）型の一般化勾配近似（ＧＧＡ：Ｇｅｎｅｒａｌｌｉｚｅｄ Ｇｒａｄｉｅｎｔ Ａｐｐｒｏｘｉｍａｔｉｏｎ）を用い、イオンのポテンシャルにはＰＡＷ（Ｐｒｏｊｅｃｔｏｒ Ａｕｇｍｅｎｔｅｄ Ｗａｖｅ）法を用いた。また、カットオフエネルギーは４００ｅＶとし、ｋ点サンプリングはΓ点のみとした。表２に、位置Ａ、位置Ｂ、位置ａ、位置ｂおよび位置ｃに、インジウムイオン（Ｉｎ３＋）、ガリウムイオン（Ｇａ３＋）および亜鉛イオン（Ｚｎ２＋）を配置した場合の相対エネルギーを示す。なお、相対エネルギーは、計算したモデルにおいて、最もエネルギーが低いモデルのエネルギーを０ｅＶとしたときの相対値である。
その結果、金属イオンはいずれもペレット５２００の上面より、側面に付着しやすいことがわかった。特に、位置ａのインジウムサイトにおいては、インジウムイオンだけでなく、亜鉛イオンも最も付着しやすい結果が得られた。
同様に、ペレット５２００への酸素イオン（Ｏ２−）の付着しやすさを評価した。図２５（Ａ）（Ｂ）（Ｃ）（Ｄ）（Ｅ）は、ペレット５２００の構造と酸素イオンが付着する位置を示す図である。また、図２５（Ｆ）は、ペレット５２００をｃ軸に平行な方向から見た構造を示す。図２５（Ｇ）は、ペレット５２００をｂ軸に平行な方向からみた構造を示す。
酸素イオンの付着する位置を、位置Ｃ、位置Ｄ、位置ｄ、位置ｅおよび位置ｆで示す。なお、位置Ｃは、ペレット５２００上面のガリウムと結合する位置である。位置Ｄは、ペレット５２００上面の亜鉛と結合する位置である。位置ｄは、ペレット５２００側面のインジウムと結合する位置である。位置ｅは、ペレット５２００側面のガリウムと結合する位置である。位置ｆは、ペレット５２００側面の亜鉛と結合する位置である。
次に、仮定した位置Ｃ、位置Ｄ、位置ｄ、位置ｅおよび位置ｆに酸素イオンを配置した場合の相対エネルギーを第一原理計算によって評価する。表３に、位置Ｃ、位置Ｄ、位置ｄ、位置ｅおよび位置ｆに、酸素イオン（Ｏ２−）を配置した場合の相対エネルギーを示す。
その結果、酸素イオンもペレット５２００の上面より、側面に付着しやすいことがわかった。
したがって、ペレット５２００に近づいた粒子５２０３は、ペレット５２００の側面に優先的に付着していくことがわかる。即ち、ペレット５２００の側面に付着した粒子５２０３によって、ペレット５２００のラテラル成長が起こる上述の成膜モデルは妥当性が高いといえる。
以上、本実施の形態に示す構成は、他の実施の形態または他の実施例に示す構成と適宜、組み合わせて用いることができる。
（実施の形態３）
本実施の形態においては、本発明の一態様の酸化物半導体膜を有する半導体装置、及び当該半導体装置の作製方法について、図２６乃至図３８を参照して説明する。
＜３−１．半導体装置の構成例＞
図２６（Ａ）は、本発明の一態様の半導体装置であるトランジスタ２００の上面図であり、図２６（Ｂ）は、図２６（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図２６（Ｃ）は、図２６（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図２６（Ａ）において、煩雑になることを避けるため、トランジスタ２００の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図２６（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ２００は、基板２０２上のゲート電極として機能する導電膜２０４と、基板２０２及び導電膜２０４上の絶縁膜２０６と、絶縁膜２０６上の絶縁膜２０７と、絶縁膜２０７上の酸化物半導体膜２０８と、酸化物半導体膜２０８に電気的に接続されるソース電極として機能する導電膜２１２ａと、酸化物半導体膜２０８に電気的に接続されるドレイン電極として機能する導電膜２１２ｂと、を有する。また、トランジスタ２００上、より詳しくは、導電膜２１２ａ、２１２ｂ及び酸化物半導体膜２０８上には絶縁膜２１４、２１６、及び絶縁膜２１８が設けられる。絶縁膜２１４、２１６、及び絶縁膜２１８は、トランジスタ２００の保護絶縁膜としての機能を有する。
また、絶縁膜２０６及び絶縁膜２０７は、トランジスタ２００のゲート絶縁膜としての機能を有する。
酸化物半導体膜２０８に、先の実施の形態１に示す酸化物半導体膜を用いることができる。本発明の一態様の酸化物半導体膜は、結晶性の高い酸化物半導体膜であるため、信頼性の高いトランジスタ２００とすることができる。
以下に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
≪基板≫
基板２０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板２０２として用いてもよい。また、シリコンまたは炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、及びＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板２０２として用いてもよい。なお、基板２０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）などの大面積基板を用いることで、大型の表示装置を作製することができる。このような大面積基板を用いることで製造コストを低減させることができるため好ましい。
また、基板２０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ２００を形成してもよい。または、基板２０２とトランジスタ２００の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部または全部完成させた後、基板２０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ２００を耐熱性の劣る基板または可撓性の基板にも転載できる。
≪ゲート電極、ソース電極、及びドレイン電極として機能する導電膜≫
ゲート電極として機能する導電膜２０４、及びソース電極として機能する導電膜２１２ａ、及びドレイン電極として機能する導電膜２１２ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電膜２０４、２１２ａ、２１２ｂは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜２０４、２１２ａ、２１２ｂには、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。
また、導電膜２０４、２１２ａ、２１２ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
また、導電膜２０４、２１２ａ、２１２ｂは、上述の中でも特にチタン、タングステン、タンタル、及びモリブデンの中から選ばれる少なくとも一を有すると好適である。導電膜２０４、２１２ａ、２１２ｂがチタン、タングステン、タンタル、及びモリブデンの中から選ばれる少なくとも一を有すると、導電膜２０４、２１２ａ、２１２ｂが有する銅の外部への拡散を抑制することができ、所謂バリアメタルとしての機能を有することができる。
また、導電膜２０４、２１２ａ、２１２ｂには、タンタルを含む窒化物、またはチタンを含む窒化物を有すると好ましい。これらの窒化物は、導電性を有し、且つ銅または水素に対して高いバリア性を有する。また、これらの窒化物は、該膜からの水素の放出が少ないため、酸化物半導体膜と接する金属として好適である。
≪ゲート絶縁膜として機能する絶縁膜≫
トランジスタ２００のゲート絶縁膜として機能する絶縁膜２０６、２０７としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁膜２０６、２０７の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜を用いてもよい。
また、絶縁膜２０６は、酸素の透過を抑制するブロッキング膜としての機能を有する。例えば、絶縁膜２０７、２１４、２１６及び／または酸化物半導体膜２０８中に過剰の酸素を供給する場合において、絶縁膜２０６は酸素の透過を抑制することができる。
なお、トランジスタ２００のチャネル領域として機能する酸化物半導体膜２０８と接する絶縁膜２０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（過剰酸素領域）を有することがより好ましい。別言すると、絶縁膜２０７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜２０７に過剰酸素領域を設けるには、例えば、酸素雰囲気下にて絶縁膜２０７を形成すればよい。または、成膜後の絶縁膜２０７に酸素を導入して、過剰酸素領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
また、絶縁膜２０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコン及び酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて絶縁膜２０７の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系及び立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
なお、本実施の形態では、絶縁膜２０６として窒化シリコン膜を形成し、絶縁膜２０７として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ２００のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ２００の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ２００の静電破壊を抑制することができる。
≪酸化物半導体膜≫
酸化物半導体膜２０８としては、実施の形態１に示す本発明の一態様の酸化物半導体膜を用いることができる。
また、酸化物半導体膜２０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ２００のオフ電流を低減することができる。
また、酸化物半導体膜２０８としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜２０８は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
なお、酸化物半導体膜２０８としては、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成の酸化物半導体を用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜２０８のキャリア密度、不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切にすることが好ましい。
なお、酸化物半導体膜２０８としては、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。したがって、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜２０８は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜２０８において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。別言すると、酸化物半導体膜２０８は、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満である領域を有する。
また、酸化物半導体膜２０８において、第１４族元素の一つであるシリコンまたは炭素が含まれると、酸化物半導体膜２０８において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜２０８におけるシリコンまたは炭素の濃度と、酸化物半導体膜２０８との界面近傍のシリコンまたは炭素の濃度（ＳＩＭＳにより得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜２０８において、アルカリ金属またはアルカリ土類金属が含まれると、当該アルカリ金属または当該アルカリ土類金属が酸化物半導体膜中の酸素等と結合しキャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜２０８中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体膜２０８中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体膜２０８において、鉄、ニッケル、及びシリコンが含まれると、鉄、ニッケル、及びシリコンが酸化物半導体膜中の酸素等と結合しキャリアを生成する場合がある。したがって、鉄、ニッケル、及びシリコンが含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜２０８中の鉄、ニッケル、及びシリコンの濃度を低減することが好ましい。例えば、酸化物半導体膜２０８中の鉄、ニッケル、及びシリコンの合計の不純物濃度を０．０３ａｔｏｍｉｃ％未満とすればよい。
また、酸化物半導体膜２０８において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加しｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳにより得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
≪トランジスタの保護絶縁膜として機能する絶縁膜≫
絶縁膜２１４、２１６は、酸化物半導体膜２０８に酸素を供給する機能を有する。また、絶縁膜２１８は、トランジスタ２００の保護絶縁膜としての機能を有する。また、絶縁膜２１４、２１６は、酸素を有する。また、絶縁膜２１４は、酸素を透過することのできる絶縁膜である。なお、絶縁膜２１４は、後に形成する絶縁膜２１６を形成する際の、酸化物半導体膜２０８へのダメージ緩和膜としても機能する。
絶縁膜２１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜２１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜２１４に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜２１４における酸素の透過量が減少してしまうためである。
なお、絶縁膜２１４においては、外部から絶縁膜２１４に入った酸素が全て絶縁膜２１４の外部に移動せず、絶縁膜２１４にとどまる酸素もある。また、絶縁膜２１４に酸素が入ると共に、絶縁膜２１４に含まれる酸素が絶縁膜２１４の外部へ移動することで、絶縁膜２１４において酸素の移動が生じる場合もある。絶縁膜２１４として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜２１４上に設けられる、絶縁膜２１６から脱離する酸素を、絶縁膜２１４を介して酸化物半導体膜２０８に移動させることができる。
また、絶縁膜２１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー（ＥＶ＿ＯＳ）と、酸化物半導体膜の伝導帯の下端のエネルギー（ＥＣ＿ＯＳ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニア分子の放出量が１×１０１８分子／ｃｍ３以上５×１０１９分子／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁膜２１４などに準位を形成する。当該準位は、酸化物半導体膜２０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜２１４及び酸化物半導体膜２０８の界面に拡散すると、当該準位が絶縁膜２１４側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜２１４及び酸化物半導体膜２０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜２１４に含まれる窒素酸化物は、加熱処理において、絶縁膜２１６に含まれるアンモニアと反応するため、絶縁膜２１４に含まれる窒素酸化物が低減される。このため、絶縁膜２１４及び酸化物半導体膜２０８の界面において、電子がトラップされにくい。
絶縁膜２１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、トランジスタの作製工程の加熱処理、代表的には４００℃未満または３７５℃未満（好ましくは、３４０℃以上３６０℃以下）の加熱処理により、絶縁膜２１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
絶縁膜２１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）にて、酸素原子に換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳにおける膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁膜２１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜２１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁膜２１６は、絶縁膜２１４と比較して酸化物半導体膜２０８から離れているため、絶縁膜２１４より、欠陥密度が多くともよい。
また、絶縁膜２１４、２１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜２１４と絶縁膜２１６との界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜２１４と絶縁膜２１６の界面を破線で図示している。なお、本実施の形態においては、絶縁膜２１４と絶縁膜２１６との２層構造について説明したが、これに限定されず、例えば、絶縁膜２１４または絶縁膜２１６の単層構造としてもよい。
絶縁膜２１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜２１８を設けることで、酸化物半導体膜２０８からの酸素の外部への拡散と、絶縁膜２１４、２１６に含まれる酸素の外部への拡散と、外部から酸化物半導体膜２０８への水素、水等の入り込みを防ぐことができる。
絶縁膜２１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
＜３−２．半導体装置の構成例＞
次に、図２６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２００と異なる構成例について、図２７（Ａ）（Ｂ）（Ｃ）を用いて説明する。
図２７（Ａ）は、本発明の一態様の半導体装置であるトランジスタ２５０の上面図であり、図２７（Ｂ）は、図２７（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図２７（Ｃ）は、図２７（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ２５０は、基板２０２上のゲート電極として機能する導電膜２０４と、基板２０２及び導電膜２０４上の絶縁膜２０６と、絶縁膜２０６上の絶縁膜２０７と、絶縁膜２０７上の酸化物半導体膜２０８と、酸化物半導体膜２０８上の絶縁膜２１４、２１６と、絶縁膜２１４、２１６に設けられる開口部２５１ａを介して酸化物半導体膜２０８に電気的に接続されるソース電極として機能する導電膜２１２ａと、絶縁膜２１４、２１６に設けられる開口部２５１ｂを介して酸化物半導体膜２０８に電気的に接続されるドレイン電極として機能する導電膜２１２ｂと、を有する。また、トランジスタ２５０上、より詳しくは、導電膜２１２ａ、２１２ｂ、及び絶縁膜２１６上には絶縁膜２１８が設けられる。絶縁膜２１４、２１６は、酸化物半導体膜２０８の保護絶縁膜としての機能を有する。絶縁膜２１８は、トランジスタ２５０の保護絶縁膜としての機能を有する。
先に示すトランジスタ２００においては、チャネルエッチ型の構造であったのに対し、図２７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２５０は、チャネル保護型の構造である。このように、本発明の一態様の酸化物半導体膜は、チャネルエッチ型及びチャネル保護型の双方のトランジスタに適用することができる。その他の構成は、トランジスタ２００と同様であり、同様の効果を奏する。
＜３−３．半導体装置の構成例＞
次に、図２７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２５０と異なる構成例について、図２８（Ａ）（Ｂ）（Ｃ）を用いて説明する。
図２８（Ａ）は、本発明の一態様の半導体装置であるトランジスタ２６０の上面図であり、図２８（Ｂ）は、図２８（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図２８（Ｃ）は、図２８（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ２６０は、基板２０２上のゲート電極として機能する導電膜２０４と、基板２０２及び導電膜２０４上の絶縁膜２０６と、絶縁膜２０６上の絶縁膜２０７と、絶縁膜２０７上の酸化物半導体膜２０８と、酸化物半導体膜２０８上の絶縁膜２１４、２１６と、酸化物半導体膜２０８に電気的に接続されるソース電極として機能する導電膜２１２ａと、酸化物半導体膜２０８に電気的に接続されるドレイン電極として機能する導電膜２１２ｂと、を有する。また、トランジスタ２６０上、より詳しくは、導電膜２１２ａ、２１２ｂ、及び絶縁膜２１６上には絶縁膜２１８が設けられる。絶縁膜２１４、２１６は、酸化物半導体膜２０８の保護絶縁膜としての機能を有する。絶縁膜２１８は、トランジスタ２６０の保護絶縁膜としての機能を有する。
トランジスタ２６０は、図２７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２５０と絶縁膜２１４、２１６の形状が相違する。具体的には、トランジスタ２６０の絶縁膜２１４、２１６は、酸化物半導体膜２０８のチャネル領域上に島状に設けられる。その他の構成は、トランジスタ２５０と同様であり、同様の効果を奏する。
＜３−４．半導体装置の構成例＞
次に、図２６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２００と異なる構成例について、図２９（Ａ）（Ｂ）（Ｃ）を用いて説明する。
図２９（Ａ）は、本発明の一態様の半導体装置であるトランジスタ２７０の上面図であり、図２９（Ｂ）は、図２９（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図２９（Ｃ）は、図２９（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ２７０は、基板２０２上の第１のゲート電極として機能する導電膜２０４と、基板２０２及び導電膜２０４上の絶縁膜２０６と、絶縁膜２０６上の絶縁膜２０７と、絶縁膜２０７上の酸化物半導体膜２０８と、酸化物半導体膜２０８上の絶縁膜２１４、２１６と、酸化物半導体膜２０８に電気的に接続されるソース電極として機能する導電膜２１２ａと、酸化物半導体膜２０８に電気的に接続されるドレイン電極として機能する導電膜２１２ｂと、導電膜２１２ａ、２１２ｂ及び絶縁膜２１６上の絶縁膜２１８と、絶縁膜２１８上の導電膜２２０ａ、２２０ｂと、を有する。
また、トランジスタ２７０において、絶縁膜２１４、２１６及び絶縁膜２１８は、トランジスタ２７０の第２のゲート絶縁膜としての機能を有する。また、トランジスタ２７０において、導電膜２２０ａは、例えば、表示装置に用いる画素電極としての機能を有する。また、導電膜２２０ａは、絶縁膜２１４、２１６及び絶縁膜２１８に設けられる開口部２５２ｃを介して、導電膜２１２ｂと接続される。また、トランジスタ２７０において、導電膜２２０ｂは、第２のゲート電極（バックゲート電極ともいう）として機能する。
また、図２９（Ｃ）に示すように導電膜２２０ｂは、絶縁膜２０６、２０７、絶縁膜２１４、２１６、及び絶縁膜２１８に設けられる開口部２５２ａ、２５２ｂにおいて、第１のゲート電極として機能する導電膜２０４に接続される。よって、導電膜２２０ｂと導電膜２０４とは、同じ電位が与えられる。
なお、本実施の形態においては、開口部２５２ａ、２５２ｂを設け、導電膜２２０ｂと導電膜２０４を接続する構成について例示したが、これに限定されない。例えば、開口部２５２ａまたは開口部２５２ｂのいずれか一方の開口部のみを形成し、導電膜２２０ｂと導電膜２０４を接続する構成、または開口部２５２ａ及び開口部２５２ｂを設けずに、導電膜２２０ｂと導電膜２０４を接続しない構成としてもよい。なお、導電膜２２０ｂと導電膜２０４を接続しない構成の場合、導電膜２２０ｂと導電膜２０４には、それぞれ異なる電位を与えることができる。
また、図２９（Ｂ）に示すように、酸化物半導体膜２０８は、第１のゲート電極として機能する導電膜２０４と、第２のゲート電極として機能する導電膜２２０ｂのそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。第２のゲート電極として機能する導電膜２２０ｂのチャネル長方向の長さ及びチャネル幅方向の長さは、酸化物半導体膜２０８のチャネル長方向の長さ及びチャネル幅方向の長さよりもそれぞれ長く、酸化物半導体膜２０８の全体は、絶縁膜２１４、２１６及び絶縁膜２１８を介して導電膜２２０ｂに覆われている。また、第２のゲート電極として機能する導電膜２２０ｂと第１のゲート電極として機能する導電膜２０４とは、絶縁膜２０６、２０７、絶縁膜２１４、２１６、及び絶縁膜２１８に設けられる開口部２５２ａ、２５２ｂにおいて接続されるため、酸化物半導体膜２０８のチャネル幅方向の側面は、絶縁膜２１４、２１６、及び絶縁膜２１８を介して第２のゲート電極として機能する導電膜２２０ｂと対向している。
別言すると、トランジスタ２７０のチャネル幅方向において、第１のゲート電極として機能する導電膜２０４及び第２のゲート電極として機能する導電膜２２０ｂは、第１のゲート絶縁膜として機能する絶縁膜２０６、２０７及び第２のゲート絶縁膜として機能する絶縁膜２１４、２１６、及び絶縁膜２１８に設けられる開口部において接続すると共に、第１のゲート絶縁膜として機能する絶縁膜２０６、２０７並びに第２のゲート絶縁膜として機能する絶縁膜２１４、２１６、及び絶縁膜２１８を介して酸化物半導体膜２０８を囲む構成である。
このような構成を有することで、トランジスタ２７０に含まれる酸化物半導体膜２０８を、第１のゲート電極として機能する導電膜２０４及び第２のゲート電極として機能する導電膜２２０ｂの電界によって電気的に囲むことができる。トランジスタ２７０のように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ２７０は、Ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極として機能する導電膜２０４によってチャネルを誘起させるための電界を効果的に酸化物半導体膜２０８に印加することができるため、トランジスタ２７０の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ２７０を微細化することが可能となる。また、トランジスタ２７０は、第１のゲート電極として機能する導電膜２０４及び第２のゲート電極として機能する導電膜２２０ｂによって囲まれた構造を有するため、トランジスタ２７０の機械的強度を高めることができる。
＜３−５．半導体装置の構成例＞
次に、図２９（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２７０と異なる構成例について、図３０（Ａ）（Ｂ）（Ｃ）（Ｄ）を用いて説明する。
図３０（Ａ）（Ｂ）は、図２９（Ｂ）（Ｃ）に示すトランジスタ２７０の変形例の断面図である。また、図３０（Ｃ）（Ｄ）は、図２９（Ｂ）（Ｃ）に示すトランジスタ２７０の変形例の断面図である。
図３０（Ａ）（Ｂ）に示すトランジスタ２７０Ａは、図２９（Ｂ）（Ｃ）に示すトランジスタ２７０が有する酸化物半導体膜２０８を３層の積層構造としている。より具体的には、トランジスタ２７０Ａが有する酸化物半導体膜２０８は、酸化物半導体膜２０８ａと、酸化物半導体膜２０８ｂと、酸化物半導体膜２０８ｃと、を有する。
図３０（Ｃ）（Ｄ）に示すトランジスタ２７０Ｂは、図２９（Ｂ）（Ｃ）に示すトランジスタ２７０が有する酸化物半導体膜２０８を２層の積層構造としている。より具体的には、トランジスタ２７０Ｂが有する酸化物半導体膜２０８は、酸化物半導体膜２０８ｂと、酸化物半導体膜２０８ｃと、を有する。
ここで、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃ、及び酸化物半導体膜２０８ｂ、２０８ｃに接する絶縁膜のバンド構造について、図３１を用いて説明する。
図３１（Ａ）は、絶縁膜２０７、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃ、及び絶縁膜２１４を有する積層構造の膜厚方向のバンド構造の一例である。また、図３１（Ｂ）は、絶縁膜２０７、酸化物半導体膜２０８ｂ、２０８ｃ、及び絶縁膜２１４を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜２０７、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃ、及び絶縁膜２１４の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
また、図３１（Ａ）は、絶縁膜２０７、２１４として酸化シリコン膜を用い、酸化物半導体膜２０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜２０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜２０８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
また、図３１（Ｂ）は、絶縁膜２０７、２１４として酸化シリコン膜を用い、酸化物半導体膜２０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜２０８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
図３１（Ａ）（Ｂ）に示すように、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜２０８ａと酸化物半導体膜２０８ｂとの界面、または酸化物半導体膜２０８ｂと酸化物半導体膜２０８ｃとの界面において、トラップ中心または再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃに連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
図３１（Ａ）（Ｂ）に示す構成とすることで酸化物半導体膜２０８ｂがウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜２０８ｂに形成されることがわかる。
なお、酸化物半導体膜２０８ａ、２０８ｃを設けることにより、酸化物半導体膜２０８ｂに形成されうるトラップ準位を酸化物半導体膜２０８ｂより遠ざけることができる。
また、トラップ準位がチャネル領域として機能する酸化物半導体膜２０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が酸化物半導体膜２０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
また、酸化物半導体膜２０８ａ、２０８ｃは、酸化物半導体膜２０８ｂよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜２０８ｂの伝導帯下端のエネルギー準位と、酸化物半導体膜２０８ａ、２０８ｃの伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、酸化物半導体膜２０８ａ、２０８ｃの電子親和力と、酸化物半導体膜２０８ｂの電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体膜２０８ｂが電流の主な経路となり、チャネル領域として機能する。また、酸化物半導体膜２０８ａ、２０８ｃは、チャネル領域が形成される酸化物半導体膜２０８ｂを構成する金属元素の一種以上から構成される酸化物半導体膜であるため、酸化物半導体膜２０８ａと酸化物半導体膜２０８ｂとの界面、または酸化物半導体膜２０８ｂと酸化物半導体膜２０８ｃとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
また、酸化物半導体膜２０８ａ、２０８ｃには、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いると好ましい。そのため、酸化物半導体膜２０８ａ、２０８ｃを、その物性及び／または機能から、それぞれ酸化物絶縁膜として言い換えてもよい。または、酸化物半導体膜２０８ａ、２０８ｃには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜２０８ｂよりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜２０８ｂの伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いると好ましい。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜２０８ａ、２０８ｃの伝導帯下端のエネルギー準位が、酸化物半導体膜２０８ｂの伝導帯下端のエネルギー準位よりも真空準位に近い材料を用いると好適である。たとえば、酸化物半導体膜２０８ｂの伝導帯下端のエネルギー準位と、酸化物半導体膜２０８ａ、２０８ｃの伝導帯下端のエネルギー準位との差が、０．２ｅＶ以上、好ましくは０．５ｅＶ以上とすることが好ましい。
また、酸化物半導体膜２０８ａ、２０８ｃは、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体膜２０８ａ、２０８ｃの膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜２１２ａ、２１２ｂの構成元素が酸化物半導体膜２０８ｂへ拡散してしまう場合がある。なお、酸化物半導体膜２０８ａ、２０８ｃがＣＡＡＣ−ＯＳである場合、導電膜２１２ａ、２１２ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
酸化物半導体膜２０８ａ、２０８ｃの膜厚は、導電膜２１２ａ、２１２ｂの構成元素が酸化物半導体膜２０８ｂに拡散することを抑制することのできる膜厚以上であって、絶縁膜２１４から酸化物半導体膜２０８ｂへの酸素の供給を抑制する膜厚未満とする。例えば、酸化物半導体膜２０８ａ、２０８ｃの膜厚が１０ｎｍ以上であると、導電膜２１２ａ、２１２ｂの構成元素が酸化物半導体膜２０８ｂへ拡散するのを抑制することができる。また、酸化物半導体膜２０８ａ、２０８ｃの膜厚を１００ｎｍ以下とすると、絶縁膜２１４から酸化物半導体膜２０８ｂへ効果的に酸素を供給することができる。
また、本実施の形態においては、酸化物半導体膜２０８ａ、２０８ｃとして、金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成について例示したが、これに限定されない。例えば、酸化物半導体膜２０８ａ、２０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、またはＩｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いてもよい。
なお、酸化物半導体膜２０８ａ、２０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜２０８ａ、２０８ｃは、Ｉｎ：Ｇａ：Ｚｎ＝１：β１（０＜β１≦２）：β２（０＜β２≦３）となる場合がある。また、酸化物半導体膜２０８ａ、２０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜２０８ａ、２０８ｃは、Ｉｎ：Ｇａ：Ｚｎ＝１：β３（１≦β３≦５）：β４（２≦β４≦６）となる場合がある。また、酸化物半導体膜２０８ａ、２０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜２０８ａ、２０８ｃは、Ｉｎ：Ｇａ：Ｚｎ＝１：β５（１≦β５≦５）：β６（４≦β６≦８）となる場合がある。
また、トランジスタ２００、２７０が有する酸化物半導体膜２０８と、トランジスタ２７０Ａ、２７０Ｂが有する酸化物半導体膜２０８ｃと、は図面において、導電膜２１２ａ、２１２ｂから露出した領域の酸化物半導体膜が薄くなる、別言すると酸化物半導体膜の一部が凹部を有する形状について例示している。ただし、本発明の一態様はこれに限定されず、導電膜２１２ａ、２１２ｂから露出した領域の酸化物半導体膜が凹部を有さなくてもよい。この場合の一例を図３２（Ａ）（Ｂ）（Ｃ）（Ｄ）に示す。図３２（Ａ）（Ｂ）（Ｃ）（Ｄ）は、半導体装置の一例を示す断面図である。なお、図３２（Ａ）（Ｂ）は、先に示すトランジスタ２００の酸化物半導体膜２０８が凹部を有さない構造であり、図３２（Ｃ）（Ｄ）は、先に示すトランジスタ２７０Ｂの酸化物半導体膜２０８が凹部を有さない構造である。
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせることが可能である。
＜３−６．半導体装置の作製方法＞
次に、本発明の一態様の半導体装置の作製方法について、図面を用いて説明する。
なお、本発明の一態様の半導体装置が有する、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング法、化学気相堆積（ＣＶＤ）法、プラズマ化学気相堆積（ＰＥＣＶＤ）、真空蒸着法、パルスレーザ堆積（ＰＬＤ）法、を用いて形成することができる。ただし、これに限定されず、例えば、塗布法、印刷法、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて、導電膜、絶縁膜、酸化物半導体膜などを形成してもよい。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを順次繰り返し導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次繰り返し導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎ−Ｇａ−Ｏ層、Ｉｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスの代わりに、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスの代わりに、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
≪半導体装置の作製方法１≫
まず、本発明の一態様の半導体装置である図３０（Ｃ）（Ｄ）に示す、トランジスタ２７０Ｂの作製方法について、図３３乃至図３５を用いて説明する。なお、図３３（Ａ）乃至図３３（Ｆ）、図３４（Ａ）乃至図３４（Ｆ）、及び図３５（Ａ）乃至図３５（Ｆ）は、半導体装置の作製方法を説明する断面図である。また、図３３（Ａ）（Ｃ）（Ｅ）、図３４（Ａ）（Ｃ）（Ｅ）、及び図３５（Ａ）（Ｃ）（Ｅ）は、チャネル長方向の断面図であり、図３３（Ｂ）（Ｄ）（Ｆ）、図３４（Ｂ）（Ｄ）（Ｆ）、及び図３５（Ｂ）（Ｄ）（Ｆ）は、チャネル幅方向の断面図である。
まず、基板２０２上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工程を行い加工して、ゲート電極として機能する導電膜２０４を形成する。次に、導電膜２０４上にゲート絶縁膜として機能する絶縁膜２０６、２０７を形成する（図３３（Ａ）（Ｂ）参照）。
本実施の形態では、基板２０２としてガラス基板を用い、ゲート電極として機能する導電膜２０４として厚さが１００ｎｍのタングステン膜をスパッタリング法により形成する。また、絶縁膜２０６として厚さが４００ｎｍの窒化シリコン膜をＰＥＣＶＤ法により形成し、絶縁膜２０７として厚さが５０ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ法により形成する。
なお、絶縁膜２０６としては、窒化シリコン膜の積層構造とすることができる。具体的には、絶縁膜２０６を、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化シリコン膜との３層積層構造とすることができる。該３層積層構造の一例としては、以下のように形成することができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ−ＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜形成時の基板温度は３５０℃以下とすることができる。
絶縁膜２０６を、窒化シリコン膜の３層の積層構造とすることで、例えば、導電膜２０４に銅（Ｃｕ）を含む導電膜を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、導電膜２０４からの銅（Ｃｕ）元素の拡散を抑制することができる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリコン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散を抑制することができる。
絶縁膜２０７としては、後に形成される酸化物半導体膜２０８（より具体的には、酸化物半導体膜２０８ｂ）との界面特性を向上させるため、酸素を含む絶縁膜で形成されると好ましい。
次に、絶縁膜２０７上に、酸化物半導体膜の積層膜を形成し、該積層膜を所望の形状に加工することで、酸化物半導体膜２０８ｂ及び酸化物半導体膜２０８ｃを有する、島状の酸化物半導体膜２０８を形成する（図３３（Ｃ）（Ｄ）参照）。
酸化物半導体膜２０８を成膜する際の温度としては、室温以上３４０℃未満、好ましくは室温以上３００℃以下、より好ましくは１００℃以上２５０℃以下、さらに好ましくは１００℃以上２００℃以下である。酸化物半導体膜２０８を加熱して成膜することで、酸化物半導体膜２０８の結晶性を高めることができる。一方で、基板２０２として、大型のガラス基板（例えば、第６世代乃至第１０世代）を用いる場合、酸化物半導体膜２０８を成膜する際の温度を１５０℃以上３４０℃未満とした場合、基板２０２が変形する（歪むまたは反る）場合がある。よって、大型のガラス基板を用いる場合においては、酸化物半導体膜２０８の成膜する際の温度を１００℃以上１５０℃未満とすることで、ガラス基板の変形を抑制することができる。
なお、酸化物半導体膜２０８ｂと、酸化物半導体膜２０８ｃの成膜時の基板温度は、同じでも異なっていてもよい。ただし、酸化物半導体膜２０８ｂと、酸化物半導体膜２０８ｃとの、基板温度を同じとすることで、製造コストを低減することができるため好適である。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法により酸化物半導体膜２０８ｂとなる酸化物半導体膜を成膜し、その後真空中で連続して、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）を用いて、スパッタリング法により酸化物半導体膜２０８ｃとなる酸化物半導体膜を成膜する。また、酸化物半導体膜２０８となる酸化物半導体膜の成膜時の基板温度を１７０℃とする。また、酸化物半導体膜２０８となる酸化物半導体膜の成膜時の成膜ガスとしては、酸素と、アルゴンと、を用いる。
なお、スパッタリング法で酸化物半導体膜を成膜する場合、スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物半導体膜を成膜する場合、スパッタリングガスは、酸素を含むと好ましい。酸化物半導体膜を成膜する際に、スパッタリングガスとして酸素を含むと、酸化物半導体膜の成膜と同時に、下層の膜（ここでは、絶縁膜２０７中）に、酸素を添加することが可能となる。したがって、絶縁膜２０７中に過剰酸素領域を設けることが可能となる。
また、スパッタリング法で酸化物半導体膜を成膜する場合、スパッタリング装置におけるチャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）排気することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
次に、絶縁膜２０７及び酸化物半導体膜２０８上にソース電極及びドレイン電極となる、導電膜２１２をスパッタリング法によって形成する（図３３（Ｅ）（Ｆ）参照）。
本実施の形態では、導電膜２１２として、厚さが５０ｎｍのタングステン膜と、厚さが４００ｎｍのアルミニウム膜とが順に積層された積層膜をスパッタリング法により成膜する。なお、本実施の形態においては、導電膜２１２の２層の積層構造としたが、これに限定されない。例えば、導電膜２１２として、厚さが５０ｎｍのタングステン膜と、厚さが４００ｎｍのアルミニウム膜と、厚さが１００ｎｍのチタン膜とが順に積層された３層の積層構造としてもよい。
次に、導電膜２１２を所望の形状に加工することで、それぞれ互いに分離された導電膜２１２ａ、２１２ｂを形成する（図３４（Ａ）（Ｂ）参照）。
なお、本実施の形態においては、ドライエッチング装置を用い、導電膜２１２を加工する。ただし、導電膜２１２の加工方法としては、これに限定されず、例えば、ウエットエッチング装置を用いてもよい。なお、ウエットエッチング装置を用いて、導電膜２１２を加工するよりも、ドライエッチング装置を用いて導電膜２１２を加工した方が、より微細なパターンを形成することができる。一方で、ドライエッチング装置を用いて、導電膜２１２を加工するよりも、ウエットエッチング装置を用いて導電膜２１２を加工した方が、製造コストを低減することができる。
また、導電膜２１２ａ、２１２ｂの形成後に、酸化物半導体膜２０８（より具体的には酸化物半導体膜２０８ｃ）の表面（バックチャネル側）を洗浄してもよい。当該洗浄方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いて洗浄を行うことで、酸化物半導体膜２０８ｃの表面に付着した不純物（例えば、導電膜２１２ａ、２１２ｂに含まれる元素等）を除去することができる。なお、当該洗浄を必ずしも行う必要はなく、場合によっては、洗浄を行わなくてもよい。
また、導電膜２１２ａ、２１２ｂの形成工程、及び上記洗浄工程のいずれか一方または双方において、酸化物半導体膜２０８の導電膜２１２ａ、２１２ｂから露出した領域が、薄くなる場合がある。例えば、酸化物半導体膜２０８ｂよりも酸化物半導体膜２０８ｃの膜厚が薄くなる領域が形成される場合がある。
次に、酸化物半導体膜２０８、及び導電膜２１２ａ、２１２ｂ上に絶縁膜２１４、及び絶縁膜２１６を形成する（図３４（Ｃ）（Ｄ）参照）。
なお、絶縁膜２１４を形成した後、大気に曝すことなく、連続的に絶縁膜２１６を形成することが好ましい。絶縁膜２１４を形成後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜２１６を連続的に形成することで、絶縁膜２１４と絶縁膜２１６との界面において大気成分由来の不純物濃度を低減することができるとともに、絶縁膜２１４、２１６に含まれる酸素を酸化物半導体膜２０８に移動させることが可能となり、酸化物半導体膜２０８の酸素欠損量を低減することが可能となる。
例えば、絶縁膜２１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。また、上記の堆積性気体の流量に対して酸化性気体の流量を２０倍より大きく１００倍未満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、好ましくは５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、絶縁膜２１４が、窒素を含み、且つ欠陥量の少ない絶縁膜となる。
本実施の形態においては、絶縁膜２１４として、基板２０２を保持する温度を２２０℃とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６ＭＨｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成する。
絶縁膜２１６としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上３５０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁膜２１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜２１６中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
なお、絶縁膜２１６の形成工程において、絶縁膜２１４が酸化物半導体膜２０８の保護膜となる。したがって、酸化物半導体膜２０８へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜２１６を形成することができる。
なお、絶縁膜２１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁膜２１６の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁層を形成することができる。この結果トランジスタの信頼性を高めることができる。
また、絶縁膜２１４、２１６を成膜した後に、加熱処理（以下、第１の加熱処理とする）を行うと好適である。第１の加熱処理により、絶縁膜２１４、２１６に含まれる窒素酸化物を低減することができる。また、第１の加熱処理により、絶縁膜２１４、２１６に含まれる酸素の一部を酸化物半導体膜２０８に移動させ、酸化物半導体膜２０８に含まれる酸素欠損量を低減することができる。
第１の加熱処理の温度は、代表的には、４００℃未満、好ましくは３７５℃未満、さらに好ましくは、１５０℃以上３５０℃以下とする。第１の加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい該加熱処理には、電気炉、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等を用いることができる。
次に、絶縁膜２１６上にバリア膜２３０を形成し、バリア膜２３０を介して、絶縁膜２１６、２１４、または酸化物半導体膜２０８に酸素２４０を添加する（図３４（Ｅ）（Ｆ）参照）。
なお、図３４（Ｅ）（Ｆ）において、絶縁膜２１４または絶縁膜２１６中に添加される酸素を模式的に破線の矢印で示している。
バリア膜２３０は、酸素を透過し、且つ酸素の放出を抑制する機能を有する。バリア膜２３０としては、例えば、酸素と、金属（インジウム、亜鉛、チタン、アルミニウム、タングステン、タンタル、モリブデン、ハフニウム、またはイットリウムの中から選ばれる少なくとも一以上）と、を有する。特にバリア膜２３０としては、インジウムスズ酸化物（ＩＴＯともいう）、インジウムスズシリコン酸化物（略称：ＩＴＳＯ）または酸化インジウムであると、凹凸に対する被覆性が良好であるため好ましい。または、バリア膜２３０に、先に記載の酸化物半導体膜（例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］など）を用いてもよい。
また、バリア膜２３０としては、スパッタリング法を用いて形成することができる。また、バリア膜２３０の膜厚が薄い場合、絶縁膜２１６から外部に放出されうる酸素を抑制するのが困難になる場合がある。一方で、バリア膜２３０の膜厚が厚い場合、絶縁膜２１６中に好適に酸素を添加できない場合がある。したがって、バリア膜２３０の厚さとしては、１ｎｍ以上２０ｎｍ以下、または２ｎｍ以上１０ｎｍ以下とすると好ましい。本実施の形態では、バリア膜２３０として、厚さが５ｎｍのＩＴＳＯを成膜する。
また、バリア膜２３０を介して絶縁膜２１６に酸素２４０を添加する方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、酸素２４０を添加する装置または添加する条件によっては、絶縁膜２１６の下方に位置する絶縁膜２１４、または酸化物半導体膜２０８にも酸素２４０を添加できる場合がある。また、酸素２４０としては、過剰酸素または酸素ラジカル等が挙げられる。また、酸素２４０を添加する際に、基板側にバイアスを印加することで効果的に酸素２４０を絶縁膜２１６に添加することができる。上記バイアスとしては、例えば、アッシング装置を用い、当該アッシング装置が有する一対の電極間に印加するバイアスの電力密度を１Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下とすればよい。絶縁膜２１６上にバリア膜２３０を設けて酸素２４０を添加することで、バリア膜２３０が絶縁膜２１６から酸素が脱離することを抑制する保護膜として機能する。このため、絶縁膜２１６により多くの酸素を添加することができる。
また、バリア膜２３０を介して絶縁膜２１６に酸素２４０を添加した後に、加熱処理（以下、第２の加熱処理とする）を行ってもよい。第２の加熱処理としては、先に記載の第１の加熱処理と同様とすることができる。
次に、バリア膜２３０を除去し、絶縁膜２１６の表面を露出させた後に、絶縁膜２１６上に絶縁膜２１８を形成する（図３５（Ａ）（Ｂ）参照）。
なお、バリア膜２３０を除去する際に、絶縁膜２１６の一部も除去される場合がある。また、バリア膜２３０の除去方法としては、ドライエッチング法、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせる方法等が挙げられる。本実施の形態においては、ウエットエッチング法を用いて、バリア膜２３０を除去する。バリア膜２３０の除去方法として、ウエットエッチング法を用いる方が、製造コストを抑制できるため好適である。
絶縁膜２１８としては、例えば、スパッタリング法またはＰＥＣＶＤ法を用いて形成することができる。例えば、絶縁膜２１８をＰＥＣＶＤ法で成膜する場合、基板温度は４００℃未満、好ましくは３７５℃未満、さらに好ましくは１８０℃以上３５０℃以下である。絶縁膜２１８を成膜する場合の基板温度を、上述の範囲にすることで、緻密な膜を形成できるため好ましい。また、絶縁膜２１８を成膜する場合の基板温度を、上述の範囲にすることで、絶縁膜２１４、２１６中の酸素または過剰酸素を、酸化物半導体膜２０８に移動させることが可能となる。
また、絶縁膜２１８形成後に、先に記載の第２の加熱処理と同等の加熱処理（以下、第３の加熱処理とする）を行ってもよい。このように、酸素２４０を絶縁膜２１６に添加した後に、４００℃未満、好ましくは３７５℃未満、さらに好ましくは１８０℃以上３５０℃以下の温度で、加熱処理を行うことで、絶縁膜２１６中の酸素または過剰酸素を酸化物半導体膜２０８（特に酸化物半導体膜２０８ｂ）中に移動させ、酸化物半導体膜２０８中の酸素欠損を補填することができる。
ここで、酸化物半導体膜２０８中に移動する酸素について、図３６を用いて説明を行う。図３６は、絶縁膜２１８成膜時の基板温度（代表的には３７５℃未満）、または絶縁膜２１８の形成後の第３の加熱処理（代表的には３７５℃未満）によって、酸化物半導体膜２０８中に移動する酸素を表すモデル図である。なお、図３６中において、酸化物半導体膜２０８中に移動する酸素（酸素ラジカル、酸素原子、または酸素分子）を破線の矢印で表している。
図３６に示す酸化物半導体膜２０８は、酸化物半導体膜２０８に接する膜（ここでは、絶縁膜２０７、及び絶縁膜２１４）から酸素が移動することで、酸素欠損が補填される。特に、本発明の一態様の半導体装置において、酸化物半導体膜２０８のスパッタリング成膜時に、酸素ガスを用い、絶縁膜２０７中に酸素を添加するため、絶縁膜２０７は過剰酸素領域を有する。また、バリア膜２３０を介して酸素を添加するため、絶縁膜２１４、２１６は過剰酸素領域を有する。よって、該過剰酸素領域を有する絶縁膜に挟まれた酸化物半導体膜２０８は、酸化物半導体膜２０８中の酸素欠損を好適に補填することが可能となる。
また、絶縁膜２０７の下方には、絶縁膜２０６が設けられており、絶縁膜２１４、２１６の上方には、絶縁膜２１８が設けられている。絶縁膜２０６、２１８を酸素透過性が低い材料、例えば、窒化シリコン等により形成することで、絶縁膜２０７、２１４、２１６中に含まれる酸素を酸化物半導体膜２０８側に閉じ込めることができるため、好適に酸化物半導体膜２０８に酸素を移動させることが可能となる。
また、絶縁膜２１８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５倍以上５０倍以下、１０倍以上５０倍以下とすることが好ましい。
本実施の形態においては、絶縁膜２１８として、ＰＥＣＶＤ装置を用いて、シラン、窒素、及びアンモニアを原料ガスとして用いて、厚さが５０ｎｍの窒化シリコン膜を形成する。流量は、シランが５０ｓｃｃｍ、窒素が５０００ｓｃｃｍであり、アンモニアが１００ｓｃｃｍである。処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給する。ＰＥＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のＰＥＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である。
次に、絶縁膜２１８上にリソグラフィ工程によりマスクを形成し、絶縁膜２１４、２１６、２１８の所望の領域に開口部２５２ｃを形成する。また、絶縁膜２１８上にリソグラフィ工程によりマスクを形成し、絶縁膜２０６、２０７、２１４、２１６、２１８の所望の領域に開口部２５２ａ、２５２ｂを形成する。なお、開口部２５２ｃは、導電膜２１２ｂに達するように形成される。また、開口部２５２ａ、２５２ｂは、それぞれ導電膜２０４に達するように形成される（図３５（Ｃ）（Ｄ）参照）。
なお、開口部２５２ａ、２５２ｂと開口部２５２ｃとを、同じ工程で形成してもよく、異なる工程で形成してもよい。開口部２５２ａ、２５２ｂと開口部２５２ｃとを同じ工程で形成する場合、例えば、グレートーンマスクまたはハーフトーンマスクを用いて形成することができる。また、開口部２５２ａ、２５２ｂを複数回に分けて形成してもよい。例えば、事前に絶縁膜２０６、２０７に開口部を形成しておき、その後、当該開口部上の絶縁膜２１４、２１６、２１８を開口すればよい。
次に、開口部２５２ａ、２５２ｂ、２５２ｃを覆うように絶縁膜２１８上に導電膜を形成し、当該導電膜を所望の形状に加工することで、導電膜２２０ａ、２２０ｂを形成する（図３５（Ｅ）（Ｆ）参照。）
導電膜２２０ａ、２２０ｂとなる導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いることができる。とくに、導電膜２２０ａ、２２０ｂとしては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物、インジウムスズシリコン酸化物（ＩＴＳＯ）などの透光性を有する導電性材料を用いることができる。また、導電膜２２０ａ、２２０ｂとなる導電膜としては、例えば、スパッタリング法を用いて形成することができる。本実施の形態においては、膜厚１１０ｎｍのＩＴＳＯをスパッタリング法で形成する。
以上の工程で図３０（Ｃ）（Ｄ）に示すトランジスタ２７０Ｂを作製することができる。
また、トランジスタ２７０Ｂの全ての作製工程において、基板温度を４００℃未満、好ましくは３７５℃未満、さらに好ましくは１８０℃以上３５０℃以下とすることで、大面積の基板を用いても基板の変形（歪みまたは反り）を極めて少なくすることができるため好適である。なお、絶縁膜２０６、２０７の成膜時の温度（４００℃未満、好ましくは２５０℃以上３５０℃以下）、酸化物半導体膜２０８の成膜時の温度（室温以上３４０℃未満、好ましくは１００℃以上２００℃以下、さらに好ましくは１００℃以上１５０℃未満）、絶縁膜２１６、２１８の成膜時の温度（４００℃未満、好ましくは３７５℃未満、さらに好ましくは１８０℃以上３５０℃以下）、酸素２４０を添加後の第１の加熱処理または第２の加熱処理の温度（４００℃未満、好ましくは３７５℃未満、さらに好ましくは１８０℃以上３５０℃以下）などがトランジスタ２７０Ｂの作製工程中で基板に与えられる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
≪半導体装置の作製方法２≫
次に、先に示す［半導体装置の作製方法１］と異なる作製方法について、以下説明する。
まず、［半導体装置の作製方法１］と同様に、図３４（Ｃ）（Ｄ）に示す工程まで行う。次に、図３４（Ｅ）（Ｆ）に示す、バリア膜２３０を形成し、酸素２４０の添加を行わない。その後、図３５（Ａ）（Ｂ）に示す工程を行わずに、図３５（Ｃ）（Ｄ）、及び図３５（Ｅ）（Ｆ）の工程を行う。
この場合、バリア膜２３０としては、先に記載した材料の中でも絶縁性の高い材料を選択すればよい。本作製方法で用いるバリア膜２３０としては、酸化アルミニウム、酸化ハフニウム、または酸化イットリウムを用いると好ましい。
バリア膜２３０として、酸化アルミニウム、酸化ハフニウム、または酸化イットリウムをスパッタリング法にて成膜する場合、スパッタリングガスとして、少なくとも酸素を含むと好ましい。バリア膜２３０の形成時において、スパッタリングガスに酸素を用いることで、当該酸素がプラズマ中で酸素ラジカルとなり、当該酸素または当該酸素ラジカルのいずれか一方または双方が、絶縁膜２１６中に添加される場合がある。よって、図３４（Ｅ）（Ｆ）に示す酸素２４０を添加する工程を行わなくても良い。別言すると、バリア膜２３０の成膜時において、酸素添加処理と、バリア膜２３０の成膜とを同時に行うことが可能となる。なお、バリア膜２３０は、バリア膜２３０の成膜時（特に成膜初期）においては、酸素を添加する機能を有するが、バリア膜２３０の形成後（特に成膜後期）においては、酸素をブロックする機能を有する。
また、バリア膜２３０として、例えば、酸化アルミニウムをスパッタリング法にて成膜する場合、絶縁膜２１６と、バリア膜２３０との界面近傍に混合層を形成する場合がある。例えば、絶縁膜２１６が酸化窒化シリコン膜の場合、該混合層としては、ＡｌｘＳｉｙＯｚが形成されうる。なお、該混合層が過剰酸素領域を有していてもよい。
また、バリア膜２３０として、酸化アルミニウム、酸化ハフニウム、または酸化イットリウムを用いる場合、酸化アルミニウム、酸化ハフニウム、及び酸化イットリウムは、高い絶縁性を有し、且つ高い酸素バリア性を有する。よって、図３５（Ａ）（Ｂ）に示す絶縁膜２１８を成膜する工程を行わなくてもよい。よって、バリア膜２３０を除去せずに、絶縁膜２１８の代わりに、そのまま用いてもよい。
また、バリア膜２３０の成膜時の基板温度を４００℃未満、好ましくは３７５℃未満、さらに好ましくは１８０℃以上３５０℃以下とすることで、絶縁膜２１６中に添加された酸素または過剰酸素を酸化物半導体膜２０８中に移動させることができる。
このように、バリア膜２３０として、酸化アルミニウム、酸化ハフニウム、または酸化イットリウムを用いることで、半導体装置の製造工程を短くすることが可能となり、製造コストを抑制することができる。
≪半導体装置の作製方法３≫
次に、本発明の一態様の半導体装置である図２７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２５０の作製方法について、図３７及び図３８を用いて説明する。なお、図３７（Ａ）乃至図３７（Ｆ）、及び図３８（Ａ）乃至図３８（Ｆ）は、半導体装置の作製方法を説明する断面図である。また、図３７（Ａ）（Ｃ）（Ｅ）、及び図３８（Ａ）（Ｃ）（Ｅ）は、チャネル長方向の断面図であり、図３７（Ｂ）（Ｄ）（Ｆ）、及び図３８（Ｂ）（Ｄ）（Ｆ）は、チャネル幅方向の断面図である。
まず、基板２０２上に、導電膜２０４、絶縁膜２０６、２０７、酸化物半導体膜２０８、絶縁膜２１４、２１６、バリア膜２３０を形成する（図３７（Ａ）（Ｂ）参照）。
導電膜２０４、絶縁膜２０６、２０７、酸化物半導体膜２０８、絶縁膜２１４、２１６、バリア膜２３０としては、［半導体装置の作製方法１］の記載を参酌して形成すればよい。
次に、バリア膜２３０を介して絶縁膜２１４に酸素２４０を添加する（図３７（Ｃ）（Ｄ）参照）。
次に、バリア膜２３０を除去する。その後、絶縁膜２１４上にリソグラフィ工程によりマスクを形成し、絶縁膜２１４及び絶縁膜２１６の所望の領域に開口部２５１ａ、２５１ｂを形成する。なお、開口部２５１ａ、２５１ｂは、酸化物半導体膜２０８に達する（図３７（Ｅ）（Ｆ）参照）。
次に、開口部２５１ａ、２５１ｂを覆うように、絶縁膜２１４上に導電膜２１２を形成する（図３８（Ａ）（Ｂ）参照）。
次に、導電膜２１２上にリソグラフィ工程によりマスクを形成し、該導電膜を所望の形状に加工することで、導電膜２１２ａ、２１２ｂを形成する（図３８（Ｃ）（Ｄ）参照）。
次に、絶縁膜２１４、及び導電膜２１２ａ、２１２ｂ上に絶縁膜２１８を形成する（図３８（Ｅ）（Ｆ）参照）。
以上の工程で図２７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２５０を作製することができる。
なお、図２８（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２６０としては、開口部２５１ａ、２５１ｂを形成する工程において、酸化物半導体膜２０８のチャネル領域上にのみ、絶縁膜２１４及び絶縁膜２１６を形成する構成とすることで作製することができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態または他の実施例で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態においては、本発明の一態様の酸化物半導体膜を成膜することができるスパッタリング装置及び成膜装置について、図３９乃至図４６を用いて説明する。なお、以下に示すスパッタリング装置では、成膜時における動作を説明するため、基板及びターゲットなどを配置した状態で示す。ただし、基板及びターゲットなどは、実施者が適宜設置する物であるため、スパッタリング装置が基板及びターゲットを有さない場合もある。
＜４−１．スパッタリング装置＞
スパッタリング装置としては、例えば平行平板型スパッタリング装置、及び対向ターゲット型スパッタリング装置を用いることができる。なお、平行平板型スパッタリング装置を用いた成膜法を、ＰＥＳＰ（ｐａｒａｌｌｅｌ ｅｌｅｃｔｒｏｄｅ ｓｐｕｔｔｅｒｉｎｇ）と呼ぶこともできる。また、対向ターゲット型スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｓｐｕｔｔｅｒｉｎｇ）と呼ぶこともできる。
≪平行平板型スパッタリング装置（ＰＥＳＰ）≫
まず、平行平板型スパッタリング装置について、説明する。図３９（Ａ）は、平行平板型スパッタリング装置における成膜室３０１の断面図である。図３９（Ａ）に示す成膜室３０１は、ターゲットホルダ３２０と、バッキングプレート３１０と、ターゲット３００と、マグネットユニット３３０と、基板ホルダ３７０と、を有する。なお、ターゲット３００は、バッキングプレート３１０上に配置される。また、バッキングプレート３１０は、ターゲットホルダ３２０上に配置される。また、マグネットユニット３３０は、バッキングプレート３１０を介してターゲット３００下に配置される。また、基板ホルダ３７０は、ターゲット３００と向かい合って配置される。なお、本明細書では、複数のマグネット（磁石）を組み合わせたものをマグネットユニットと呼ぶ。マグネットユニットは、カソード、カソードマグネット、磁気部材、磁気部品などと呼びかえることができる。マグネットユニット３３０は、マグネット３３０Ｎと、マグネット３３０Ｓと、マグネットホルダ３３２と、を有する。なお、マグネットユニット３３０において、マグネット３３０Ｎ及びマグネット３３０Ｓは、マグネットホルダ３３２上に配置される。また、マグネット３３０Ｎは、マグネット３３０Ｓと間隔を空けて配置される。なお、成膜室３０１に基板３６０を搬入する場合、基板３６０は基板ホルダ３７０と接して配置される。
ターゲットホルダ３２０とバッキングプレート３１０とは、ネジ（ボルトなど）を用いて固定されており、等電位となる。また、ターゲットホルダ３２０は、バッキングプレート３１０を介してターゲット３００を支持する機能を有する。
また、バッキングプレート３１０には、ターゲット３００が固定される。例えば、インジウムなどの低融点金属を含むボンディング材によってバッキングプレート３１０とターゲット３００とを固定することができる。
図３９（Ａ）に、マグネットユニット３３０によって形成される磁力線３８０ａ及び磁力線３８０ｂを示す。
磁力線３８０ａは、ターゲット３００の近傍における水平磁場を形成する磁力線の一つである。ターゲット３００の近傍は、例えば、ターゲット３００の上面から垂直距離が０ｍｍ以上１０ｍｍ以下、特に０ｍｍ以上５ｍｍ以下の領域である。
磁力線３８０ｂは、マグネットユニット３３０の上面から、垂直距離ｄにおける水平磁場を形成する磁力線の一つである。垂直距離ｄは、例えば、０ｍｍ以上２０ｍｍ以下または５ｍｍ以上１５ｍｍ以下である。
このとき、強力なマグネット３３０Ｎ及び強力なマグネット３３０Ｓを用いることで、基板３６０の近傍においても強い磁場を発生させることができる。具体的には、基板３６０の近傍における水平磁場の磁束密度を１０Ｇ以上１００Ｇ以下、好ましくは１５Ｇ以上６０Ｇ以下、さらに好ましくは２０Ｇ以上４０Ｇ以下とすることができる。
なお、水平磁場の磁束密度の測定は、垂直磁場の磁束密度が０Ｇのときの値を測定すればよい。
成膜室３０１における磁場の磁束密度を上述の範囲とすることで、密度が高く、結晶性の高い酸化物半導体膜を成膜することができる。また、得られる酸化物半導体膜は、複数種の結晶相を含むことが少なく、ほとんど単一の結晶相を含む酸化物半導体膜となる。
図３９（Ｂ）に、マグネットユニット３３０の上面図を示す。マグネットユニット３３０は、円形または略円形のマグネット３３０Ｎと、円形または略円形のマグネット３３０Ｓと、がマグネットホルダ３３２に固定されている。そして、マグネットユニット３３０を、マグネットユニット３３０の上面における中央または略中央の法線ベクトルを回転軸として回転させることができる。例えば、マグネットユニット３３０を、０．１Ｈｚ以上１ｋＨｚ以下のビート（リズム、拍子、パルス、周波、周期またはサイクルなどと言い換えてもよい。）で回転させればよい。
したがって、ターゲット３００上の磁場の強い領域は、マグネットユニット３３０の回転とともに変化する。磁場の強い領域は高密度プラズマ領域となるため、その近傍においてターゲット３００のスパッタリング現象が起こりやすい。例えば、磁場の強い領域が特定の箇所となる場合、ターゲット３００の特定の領域のみが使用されることになる。一方、図３９（Ｂ）に示すようにマグネットユニット３３０を回転させることで、ターゲット３００を均一に使用することができる。また、マグネットユニット３３０を回転させることによって、均一な厚さを有する膜、及び均一な質を有する膜とすることができる。
また、マグネットユニット３３０を回転させることにより、基板３６０の近傍における磁力線の向きも変化させることができる。
なお、ここではマグネットユニット３３０を回転させる例を示したが、これに限定されない。例えば、マグネットユニット３３０を上下または／及び左右に揺動させても構わない。例えば、マグネットユニット３３０を、０．１Ｈｚ以上１ｋＨｚ以下のビートで揺動させればよい。または、ターゲット３００を回転または移動させても構わない。例えば、ターゲット３００を、０．１Ｈｚ以上１ｋＨｚ以下のビートで回転または移動させればよい。または、基板３６０を回転させることで、相対的に基板３６０の近傍における磁力線の向きを変化させても構わない。または、これらを組み合わせても構わない。
成膜室３０１は、バッキングプレート３１０の内部または下部などに溝部を有してもよい。そして、該溝部に流体（空気、窒素、希ガス、水、オイルなど）を流すことで、スパッタ時にターゲット３００の温度の上昇による放電異常、及び部材の変形による成膜室３０１の損傷などを抑制することができる。このとき、バッキングプレート３１０とターゲット３００とをボンディング材を介して密着させると、冷却性能が高まるため好ましい。
なお、ターゲットホルダ３２０とバッキングプレート３１０との間にガスケットを有すると、成膜室３０１内に外部及び溝部などから不純物が混入しにくくなるため好ましい。
マグネットユニット３３０において、マグネット３３０Ｎとマグネット３３０Ｓとは、それぞれターゲット３００側に異なる極を向けて配置されている。ここでは、マグネット３３０Ｎをターゲット３００側がＮ極となるように配置し、マグネット３３０Ｓをターゲット３００側がＳ極となるように配置する場合について説明する。ただし、マグネットユニット３３０におけるマグネット及び極の配置は、この配置に限定されない。また、図３９（Ａ）の配置に限定されない。
成膜時、ターゲットホルダ３２０に接続する端子Ｖ１に印加される電位Ｖ１は、例えば、基板ホルダ３７０に接続する端子Ｖ２に印加される電位Ｖ２よりも低い電位である。また、基板ホルダ３７０に接続する端子Ｖ２に印加される電位Ｖ２は、例えば、接地電位である。また、マグネットホルダ３３２に接続する端子Ｖ３に印加される電位Ｖ３は、例えば、接地電位である。なお、端子Ｖ１、端子Ｖ２及び端子Ｖ３に印加される電位は上記の電位に限定されない。また、ターゲットホルダ３２０、基板ホルダ３７０、マグネットホルダ３３２の全てに電位が印加されなくても構わない。例えば、基板ホルダ３７０がフローティング状態であってもよい。なお、図３９（Ａ）では、ターゲットホルダ３２０に接続する端子Ｖ１に電位Ｖ１を印加する、いわゆるＤＣスパッタリング法の例を示したが、これに限定されない。例えば、ターゲットホルダ３２０に、周波数が１３．５６ＭＨｚまたは２７．１２ＭＨｚなどの高周波電源を接続する、いわゆるＲＦスパッタリング法を用いても構わない。
また、図３９（Ａ）では、バッキングプレート３１０及びターゲットホルダ３２０と、マグネットユニット３３０及びマグネットホルダ３３２と、が電気的に接続されない例を示したが、これに限定されない。例えば、バッキングプレート３１０及びターゲットホルダ３２０と、マグネットユニット３３０及びマグネットホルダ３３２と、が電気的に接続されており、等電位となっていても構わない。
また、得られる酸化物半導体膜の結晶性をさらに高めるために、基板３６０の温度を高くしても構わない。基板３６０の温度を高くすることで、基板３６０の近傍におけるスパッタ粒子のマイグレーションを助長させることができる。したがって、より密度が高く、より結晶性の高い酸化物半導体膜を成膜することができる。なお、基板３６０の温度は、例えば、室温以上３４０℃未満、好ましくは室温以上３００℃以下、より好ましくは１００℃以上２５０℃以下、さらに好ましくは１００℃以上２００℃以下である。
また、ターゲット３００と基板３６０との垂直距離を、１０ｍｍ以上６００ｍｍ以下、好ましくは２０ｍｍ以上４００ｍｍ以下、さらに好ましくは３０ｍｍ以上２００ｍｍ以下、より好ましくは４０ｍｍ以上１００ｍｍ以下とする。ターゲット３００と基板３６０との垂直距離を上述の範囲まで近くすることで、スパッタ粒子が、基板３６０に到達するまでの間におけるエネルギーの低下を抑制できる場合がある。また、ターゲット３００と基板３６０との垂直距離を上述の範囲まで遠くすることで、スパッタ粒子の基板３６０への入射方向を垂直に近づけることができるため、スパッタ粒子の衝突による基板３６０へのダメージを小さくすることができる場合がある。
図４０（Ａ）に、図３９（Ａ）とは異なる成膜室の例を示す。
図４０（Ａ）に示す成膜室３０１は、ターゲットホルダ３２０ａと、ターゲットホルダ３２０ｂと、バッキングプレート３１０ａと、バッキングプレート３１０ｂと、ターゲット３００ａと、ターゲット３００ｂと、マグネットユニット３３０ａと、マグネットユニット３３０ｂと、部材３４２と、基板ホルダ３７０と、を有する。なお、ターゲット３００ａは、バッキングプレート３１０ａ上に配置される。また、バッキングプレート３１０ａは、ターゲットホルダ３２０ａ上に配置される。また、マグネットユニット３３０ａは、バッキングプレート３１０ａを介してターゲット３００ａ下に配置される。また、ターゲット３００ｂは、バッキングプレート３１０ｂ上に配置される。また、バッキングプレート３１０ｂは、ターゲットホルダ３２０ｂ上に配置される。また、マグネットユニット３３０ｂは、バッキングプレート３１０ｂを介してターゲット３００ｂ下に配置される。
マグネットユニット３３０ａは、マグネット３３０Ｎ１と、マグネット３３０Ｎ２と、マグネット３３０Ｓと、マグネットホルダ３３２と、を有する。なお、マグネットユニット３３０ａにおいて、マグネット３３０Ｎ１、マグネット３３０Ｎ２及びマグネット３３０Ｓは、マグネットホルダ３３２上に配置される。また、マグネット３３０Ｎ１及びマグネット３３０Ｎ２は、マグネット３３０Ｓと間隔を空けて配置される。なお、マグネットユニット３３０ｂは、マグネットユニット３３０ａと同様の構造を有する。なお、成膜室３０１に基板３６０を搬入する場合、基板３６０は基板ホルダ３７０に接して配置される。
ターゲット３００ａ、バッキングプレート３１０ａ及びターゲットホルダ３２０ａと、ターゲット３００ｂ、バッキングプレート３１０ｂ及びターゲットホルダ３２０ｂと、は部材３４２によって離間されている。なお、部材３４２は絶縁体であることが好ましい。ただし、部材３４２が導電体または半導体であっても構わない。また、部材３４２が、導電体または半導体の表面を絶縁体で覆ったものであっても構わない。
ターゲットホルダ３２０ａとバッキングプレート３１０ａとは、ネジ（ボルトなど）を用いて固定されており、等電位となる。また、ターゲットホルダ３２０ａは、バッキングプレート３１０ａを介してターゲット３００ａを支持する機能を有する。また、ターゲットホルダ３２０ｂとバッキングプレート３１０ｂとは、ネジ（ボルトなど）を用いて固定されており、等電位となる。また、ターゲットホルダ３２０ｂは、バッキングプレート３１０ｂを介してターゲット３００ｂを支持する機能を有する。
バッキングプレート３１０ａは、ターゲット３００ａを固定する機能を有する。また、バッキングプレート３１０ｂは、ターゲット３００ｂを固定する機能を有する。
図４０（Ａ）に、マグネットユニット３３０ａによって形成される磁力線３８０ａ及び磁力線３８０ｂを示す。
磁力線３８０ａは、ターゲット３００ａの近傍における水平磁場を形成する磁力線の一つである。ターゲット３００ａの近傍は、例えば、ターゲット３００ａから垂直距離が０ｍｍ以上１０ｍｍ以下、特に０ｍｍ以上５ｍｍ以下の領域である。
磁力線３８０ｂは、マグネットユニット３３０ａの上面から、垂直距離ｄにおける水平磁場を形成する磁力線の一つである。垂直距離ｄは、例えば、０ｍｍ以上２０ｍｍ以下または５ｍｍ以上１５ｍｍ以下である。
このとき、強力なマグネット３３０Ｎ１、強力なマグネット３３０Ｎ２及び強力なマグネット３３０Ｓを用いることで、基板３６０の近傍においても強い磁場を発生させることができる。具体的には、基板３６０の近傍における水平磁場の磁束密度を１０Ｇ以上１００Ｇ以下、好ましくは１５Ｇ以上６０Ｇ以下、さらに好ましくは２０Ｇ以上４０Ｇ以下とすることができる。
成膜室３０１における磁場の磁束密度を上述の範囲とすることで、密度が高く、結晶性の高い酸化物半導体膜を成膜することができる。また、得られる酸化物半導体膜は、複数種の結晶相を含むことが少なく、ほとんど単一の結晶相を含む酸化物半導体膜となる。
なお、マグネットユニット３３０ｂもマグネットユニット３３０ａと同様の磁力線が形成される。
図４０（Ｂ）に、マグネットユニット３３０ａ及びマグネットユニット３３０ｂの上面図を示す。マグネットユニット３３０ａは、長方形または略長方形のマグネット３３０Ｎ１と、長方形または略長方形のマグネット３３０Ｎ２と、長方形または略長方形のマグネット３３０Ｓと、がマグネットホルダ３３２に固定されていることわかる。そして、マグネットユニット３３０ａを、図４０（Ｂ）に示すように左右に揺動させることができる。例えば、マグネットユニット３３０ａを、０．１Ｈｚ以上１ｋＨｚ以下のビートで揺動させればよい。
したがって、ターゲット３００ａ上の磁場の強い領域は、マグネットユニット３３０ａの揺動とともに変化する。磁場の強い領域は高密度プラズマ領域となるため、その近傍においてターゲット３００ａのスパッタリング現象が起こりやすい。例えば、磁場の強い領域が特定の箇所となる場合、ターゲット３００ａの特定の領域のみが使用されることになる。一方、図４０（Ｂ）に示すようにマグネットユニット３３０ａを揺動させることで、ターゲット３００ａを均一に使用することができる。また、マグネットユニット３３０ａを揺動させることによって、均一な厚さを有する膜、及び均一な質を有する膜とすることができる。
また、マグネットユニット３３０ａを揺動させることにより、基板３６０の近傍における磁力線の状態も変化させることができる。これは、マグネットユニット３３０ｂにおいても同様である。
なお、ここではマグネットユニット３３０ａ及びマグネットユニット３３０ｂを揺動させる例を示したが、これに限定されない。例えば、マグネットユニット３３０ａ及びマグネットユニット３３０ｂを回転させても構わない。例えば、マグネットユニット３３０ａ及びマグネットユニット３３０ｂを、０．１Ｈｚ以上１ｋＨｚ以下のビートで回転させればよい。または、ターゲット３００を回転または移動させても構わない。例えば、ターゲット３００を、０．１Ｈｚ以上１ｋＨｚ以下のビートで回転または移動させればよい。または、基板３６０を回転させることで、相対的に基板３６０の上面における磁力線の状態を変化させることができる。または、これらを組み合わせても構わない。
成膜室３０１は、バッキングプレート３１０ａ及びバッキングプレート３１０ｂの内部または下部などに溝部を有してもよい。そして、該溝部に流体（空気、窒素、希ガス、水、オイルなど）を流すことで、スパッタ時にターゲット３００ａ及びターゲット３００ｂの温度の上昇による放電異常、及び部材の変形による成膜室３０１の損傷などを抑制することができる。このとき、バッキングプレート３１０ａとターゲット３００ａとをボンディング材を介して密着させると、冷却性能が高まるため好ましい。また、バッキングプレート３１０ｂとターゲット３００ｂとをボンディング材を介して密着させると、冷却性能が高まるため好ましい。
なお、ターゲットホルダ３２０ａとバッキングプレート３１０ａとの間にガスケットを有すると、成膜室３０１内に外部及び溝部などから不純物が混入しにくくなるため好ましい。また、ターゲットホルダ３２０ｂとバッキングプレート３１０ｂとの間にガスケットを有すると、成膜室３０１内に外部及び溝部などから不純物が混入しにくくなるため好ましい。
マグネットユニット３３０ａにおいて、マグネット３３０Ｎ１及びマグネット３３０Ｎ２とマグネット３３０Ｓとはそれぞれターゲット３００ａ側に異なる極を向けて配置されている。ここでは、マグネット３３０Ｎ１及びマグネット３３０Ｎ２をターゲット３００ａ側がＮ極となるように配置し、マグネット３３０Ｓをターゲット３００ａ側がＳ極となるように配置する場合について説明する。ただし、マグネットユニット３３０ａにおけるマグネット及び極の配置は、この配置に限定されない。また、図４０（Ａ）の配置に限定されない。これは、マグネットユニット３３０ｂについても同様である。
成膜時、ターゲットホルダ３２０ａに接続する端子Ｖ１と、ターゲットホルダ３２０ｂに接続する端子Ｖ４と、の間で、交互に高低が入れ替わる電位を印加すればよい。また、基板ホルダ３７０に接続する端子Ｖ２に印加される電位Ｖ２は、例えば、接地電位である。また、マグネットホルダ３３２に接続する端子Ｖ３に印加される電位Ｖ３は、例えば、接地電位である。なお、端子Ｖ１、端子Ｖ２、端子Ｖ３及び端子Ｖ４に印加される電位は上記の電位に限定されない。また、ターゲットホルダ３２０ａ、ターゲットホルダ３２０ｂ、基板ホルダ３７０、マグネットホルダ３３２の全てに電位が印加されなくても構わない。例えば、基板ホルダ３７０がフローティング状態であってもよい。なお、図４０（Ａ）では、ターゲットホルダ３２０ａに接続する端子Ｖ１と、ターゲットホルダ３２０ｂに接続する端子Ｖ４と、の間で、交互に高低が入れ替わる電位を印加する、いわゆるＡＣスパッタリング法の例を示したが、これに限定されない。
また、図４０（Ａ）では、バッキングプレート３１０ａ及びターゲットホルダ３２０ａと、マグネットユニット３３０ａ及びマグネットホルダ３３２と、は電気的に接続されない例を示したが、これに限定されない。例えば、バッキングプレート３１０ａ及びターゲットホルダ３２０ａと、マグネットユニット３３０ａ及びマグネットホルダ３３２と、が電気的に接続されており、等電位となっていても構わない。また、バッキングプレート３１０ｂ及びターゲットホルダ３２０ｂと、マグネットユニット３３０ｂ及びマグネットホルダ３３２と、は電気的に接続されない例を示したが、これに限定されない。例えば、バッキングプレート３１０ａ及びターゲットホルダ３２０ｂと、マグネットユニット３３０ｂ及びマグネットホルダ３３２と、が電気的に接続されており、等電位となっていても構わない。
また、得られる酸化物半導体膜の結晶性をさらに高めるために、基板３６０の温度を高くしても構わない。基板３６０の温度を高くすることで、基板３６０の近傍におけるスパッタ粒子のマイグレーションを助長させることができる。したがって、より密度が高く、より結晶性の高い酸化物半導体膜を成膜することができる。なお、基板３６０の温度は、例えば、室温以上３４０℃未満、好ましくは室温以上３００℃以下、より好ましくは１００℃以上２５０℃以下、さらに好ましくは１００℃以上２００℃以下である。
また、ターゲット３００ａと基板３６０との垂直距離を、１０ｍｍ以上６００ｍｍ以下、好ましくは２０ｍｍ以上４００ｍｍ以下、さらに好ましくは３０ｍｍ以上２００ｍｍ以下、より好ましくは４０ｍｍ以上１００ｍｍ以下とする。ターゲット３００ａと基板３６０との垂直距離を上述の範囲まで近くすることで、スパッタ粒子が、基板３６０に到達するまでの間におけるエネルギーの低下を抑制できる場合がある。また、ターゲット３００ａと基板３６０との垂直距離を上述の範囲まで遠くすることで、スパッタ粒子の基板３６０への入射方向を垂直に近づけることができるため、スパッタ粒子の衝突による基板３６０へのダメージを小さくすることができる場合がある。
また、ターゲット３００ｂと基板３６０との垂直距離を、１０ｍｍ以上６００ｍｍ以下、好ましくは２０ｍｍ以上４００ｍｍ以下、さらに好ましくは３０ｍｍ以上２００ｍｍ以下、より好ましくは４０ｍｍ以上１００ｍｍ以下とする。ターゲット３００ｂと基板３６０との垂直距離を上述の範囲まで近くすることで、スパッタ粒子が、基板３６０に到達するまでの間におけるエネルギーの低下を抑制できる場合がある。また、ターゲット３００ｂと基板３６０との垂直距離を上述の範囲まで遠くすることで、スパッタ粒子の基板３６０への入射方向を垂直に近づけることができるため、スパッタ粒子の衝突による基板３６０へのダメージを小さくすることができる場合がある。
≪対向ターゲット型スパッタリング装置（ＶＤＳＰ）≫
次に、対向ターゲット型スパッタリング装置について、説明する。図４１（Ａ）は、対向ターゲット型スパッタリング装置における成膜室の断面図である。図４１（Ａ）に示す成膜室は、ターゲット３００ａ及びターゲット３００ｂと、ターゲット３００ａ及びターゲット３００ｂをそれぞれ保持するバッキングプレート３１０ａ及びバッキングプレート３１０ｂと、バッキングプレート３１０ａ及びバッキングプレート３１０ｂを介してターゲット３００ａ及びターゲット３００ｂの背面にそれぞれ配置されるマグネットユニット３３０ａ及びマグネットユニット３３０ｂと、を有する。また、基板ホルダ３７０は、ターゲット３００ａ及びターゲット３００ｂの間に配置される。なお、成膜室に基板３６０を搬入したのち、基板３６０は基板ホルダ３７０に固定される。
また、図４１（Ａ）に示すように、バッキングプレート３１０ａ及びバッキングプレート３１０ｂには、電位を印加するための電源３９０及び電源３９１が接続されている。バッキングプレート３１０ａに接続する電源３９０と、バッキングプレート３１０ｂに接続する電源３９１と、の間で、交互に電位の高低が入れ替わる電位を印加する、いわゆるＡＣ電源を用いると好ましい。また、図４１（Ａ）に示す電源３９０及び電源３９１はＡＣ電源を用いた例を示しているが、これに限られない。例えば、電源３９０及び電源３９１としてＲＦ電源、ＤＣ電源などを用いてもよい。または、電源３９０と電源３９１とで、異なる種類の電源を用いてもよい。
また、基板ホルダ３７０はＧＮＤに接続されていることが好ましい。また、基板ホルダ３７０はフローティングの状態であってもよい。
図４１（Ｂ）及び図４１（Ｃ）は、図４１（Ａ）の一点鎖線Ａ−Ｂ間におけるプラズマ３４０の電位分布を示している。図４１（Ｂ）に示す電位分布は、バッキングプレート３１０ａに高電位を印加し、バッキングプレート３１０ｂに低電位を印加した状態を示す。即ち、ターゲット３００ｂに向けて陽イオンが加速される。図４１（Ｃ）に示す電位分布は、バッキングプレート３１０ａに低電位を印加し、バッキングプレート３１０ｂに高電位を印加した状態を示す。即ち、ターゲット３００ａに向けて陽イオンが加速される。本発明の一態様における酸化物半導体膜の成膜は、図４１（Ｂ）と、図４１（Ｃ）と、の状態を交互に入れ替わるようにして行えばよい。
また、本発明の一態様における酸化物半導体膜の成膜は、基板３６０の表面に、プラズマ３４０が十分到達している状態で行うことが好ましい。例えば、図４１（Ａ）に示すように、基板ホルダ３７０及び基板３６０がプラズマ３４０中に配置された状態が好ましい。特にプラズマ３４０中における陽光柱の領域に、基板ホルダ３７０及び基板３６０が入るように配置することが好ましい。プラズマ３４０中の陽光柱の領域は、図４１（Ｂ）及び図４１（Ｃ）に示す電位分布において、Ａ−Ｂ間の中間付近にある、電位分布の勾配が小さい領域である。つまり、図４１（Ａ）に示すように、プラズマ３４０における陽光柱の領域に基板３６０を配置することによって、プラズマ３４０下の強電界部に基板３６０が曝されないため、基板３６０はプラズマ３４０による損傷が少なく、欠陥を低減することができる。
また、図４１（Ａ）に示すように、基板ホルダ３７０及び基板３６０がプラズマ３４０中に配置された状態で成膜することにより、ターゲット３００ａ及びターゲット３００ｂの使用効率が高くなるため好ましい。
図４１（Ａ）に示すように、基板ホルダ３７０と、ターゲット３００ａと、の水平距離をＬ１とし、基板ホルダ３７０と、ターゲット３００ｂと、の水平距離をＬ２とする。Ｌ１及びＬ２の長さは、それぞれ基板３６０と同等の長さであることが好ましい。また、上述したように、基板３６０がプラズマ３４０の陽光柱の領域に入るように、Ｌ１及びＬ２の距離を適宜調節することが好ましい。例えば、Ｌ１及びＬ２は、それぞれ１０ｍｍ以上２００ｍｍ以下とすればよい。
図４１（Ａ）に示す構成は、ターゲット３００ａとターゲット３００ｂとが平行に向かい合って配置されている。また、マグネットユニット３３０ａとマグネットユニット３３０ｂとが、異なる極を向かい合わせるように配置されている。このとき、磁力線は、マグネットユニット３３０ｂからマグネットユニット３３０ａに向かう。そのため、成膜時には、マグネットユニット３３０ａとマグネットユニット３３０ｂとで形成される磁場にプラズマ３４０が閉じ込められる。基板ホルダ３７０及び基板３６０は、ターゲット３００ａとターゲット３００ｂとが向かい合っている間の領域（ターゲット間領域ともいう。）に配置される。なお、図４１（Ａ）では、ターゲット３００ａとターゲット３００ｂとが向かい合う方向に平行に基板ホルダ３７０及び基板３６０を配置しているが、傾けて配置してもよい。例えば、基板ホルダ３７０及び基板３６０を３０°以上６０°以下（代表的には４５°）傾けることによって、成膜時に基板３６０に垂直入射するスパッタ粒子の割合を高くすることができる。
図４２に示す構成は、ターゲット３００ａとターゲット３００ｂとが互いに平行ではなく、傾いた状態で向かい合って（Ｖ字状に）配置されている点が図４１（Ａ）に示した構成と異なる。よって、ターゲットの配置以外については、図４１（Ａ）の説明を参照する。また、マグネットユニット３３０ａとマグネットユニット３３０ｂとが異なる極が向かい合うように配置されている。基板ホルダ３７０及び基板３６０は、ターゲット間領域に配置される。ターゲット３００ａ及びターゲット３００ｂを、図４２に示すような配置とすることで、基板３６０に到達するスパッタ粒子の割合が高くなるため、堆積速度を高くすることができる。
また、図４１（Ａ）では、基板ホルダ３７０及び基板３６０がプラズマ３４０中に配置された状態を示したが、これに限られない。例えば図４３に示すように、基板ホルダ３７０及び基板３６０が、プラズマ３４０の外側に配置されていてもよい。基板３６０がプラズマ３４０の高電界領域に曝されないことによって、プラズマ３４０による損傷を低減させることができる。ただし、プラズマ３４０から基板３６０を離すほど、ターゲット３００ａ及びターゲット３００ｂの使用効率が低くなってしまう。また、基板ホルダ３７０の位置は、図４３に示すように可変とする構成が好ましい。
また、基板ホルダ３７０は、ターゲット間領域の上側に配置されるが、下側に配置されても構わない。また、下側及び上側に配置されても構わない。下側及び上側に基板ホルダ３７０を配置することにより、二以上の基板を同時に成膜することができるため、生産性を高めることができる。
対向ターゲット型スパッタリング装置は、高真空であってもプラズマを安定に生成することができる。例えば、０．００５Ｐａ以上０．０９Ｐａ以下でも成膜が可能である。そのため、成膜時に混入する不純物の濃度を低減することができる。
対向ターゲット型スパッタリング装置を用いることによって、高真空での成膜が可能となる、またはプラズマによる損傷の少ない成膜が可能となるため、基板３６０の温度が低い場合でも結晶性の高い膜を成膜することができる。例えば、基板３６０の温度が、室温以上１００℃未満であっても結晶性の高い膜を成膜することができる。
図４４（Ａ）に、対向ターゲット型スパッタリング装置の別の例を示す。
図４４（Ａ）は、対向ターゲット型スパッタリング装置における成膜室の断面模式図である。図４１（Ａ）に示す成膜室とは異なり、ターゲットシールド３２２及びターゲットシールド３２３が設けられている。また、バッキングプレート３１０ａ及びバッキングプレート３１０ｂと接続する電源３９１を有する。
また、図４４（Ａ）に示すように、ターゲットシールド３２２及びターゲットシールド３２３は、ＧＮＤに接続されている。つまり、電源３９１の電位が与えられたバッキングプレート３１０ａ及びバッキングプレート３１０ｂと、ＧＮＤが与えられたターゲットシールド３２２及びターゲットシールド３２３と、の間に印加される電位差によって、プラズマ３４０が形成される。
また、本発明の一態様における酸化物半導体膜の形成は、基板３６０の表面に、プラズマ３４０が十分到達している状態で行うことが好ましい。例えば、図４４（Ａ）に示すように、基板ホルダ３７０及び基板３６０がプラズマ３４０中に配置された状態が好ましい。特にプラズマ３４０中における陽光柱の領域に、基板ホルダ３７０及び基板３６０が入るように配置することが好ましい。プラズマ中の陽光柱の領域は、電位分布の勾配が小さい領域である。つまり、図４４（Ａ）に示すように、プラズマ３４０における陽光柱の領域に基板３６０を配置することによって、プラズマ３４０下の強電界部に基板３６０が曝されないため、基板３６０はプラズマ３４０による損傷が少なく、良好な膜質の酸化物を得ることができる。
また、図４４（Ａ）に示すように基板ホルダ３７０及び基板３６０がプラズマ３４０中に配置された状態で成膜することにより、ターゲット３００ａ及びターゲット３００ｂの使用効率が高くなるため好ましい。
また、図４４（Ａ）に示すように、基板ホルダ３７０と、ターゲット３００ａと、の水平距離をＬ１とし、基板ホルダ３７０と、ターゲット３００ｂと、の水平距離をＬ２とする。Ｌ１及びＬ２の長さは、それぞれ基板３６０のサイズと同等の長さであることが好ましい。また、上述したように、基板３６０がプラズマ３４０の陽光柱の領域に入るように、Ｌ１及びＬ２の距離を適宜調節することが好ましい。
また、図４４（Ａ）では、基板ホルダ３７０及び基板３６０がプラズマ３４０中に配置された状態を示したが、これに限られない。例えば図４４（Ｂ）に示すように、基板ホルダ３７０及び基板３６０が、プラズマ３４０の外側に配置されていてもよい。基板３６０がプラズマ３４０の高電界領域に曝されないことによって、プラズマ３４０による損傷を低減させることができる。ただし、プラズマ３４０から基板３６０を離すほど、ターゲット３００ａ及びターゲット３００ｂの使用効率が低くなってしまう。また、基板ホルダ３７０の位置は、図４４（Ｂ）に示すように可変とする構成が好ましい。
また、図４４（Ｂ）に示すように、基板ホルダ３７０は、ターゲット間領域の上側に配置されるが、下側に配置されても構わない。また、下側及び上側に配置されても構わない。下側及び上側に基板ホルダ３７０を配置することにより、二以上の基板を同時に成膜することができるため、生産性を高めることができる。
以上に示した対向ターゲット型スパッタリング装置は、プラズマがターゲット間の磁場に閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによって、基板へのスパッタ粒子の入射角度を浅くすることができるため、堆積される膜の段差被覆性を高めることができる。また、高真空における成膜が可能であるため、膜に混入する不純物の濃度を低減することができる。
なお、成膜室に、平行平板型スパッタリング装置、イオンビームスパッタリング装置を適用しても構わない。
＜４−２．成膜装置＞
以下では、本発明の一態様の酸化物半導体膜を成膜することが可能な成膜室を有する成膜装置について説明する。
まず、成膜時などに膜中に不純物の混入が少ない成膜装置の構成について図４５及び図４６を用いて説明する。
図４５は、枚葉式マルチチャンバーの成膜装置２７００の上面図を模式的に示している。成膜装置２７００は、基板を収容するカセットポート２７６１と、基板のアライメントを行うアライメントポート２７６２と、を備える大気側基板供給室２７０１と、大気側基板供給室２７０１から、基板を搬送する大気側基板搬送室２７０２と、基板の搬入を行い、かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室２７０３ａと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減圧へ切り替えるアンロードロック室２７０３ｂと、真空中の基板の搬送を行う搬送室２７０４と、基板の加熱を行う基板加熱室２７０５と、ターゲットが配置され成膜を行う成膜室２７０６ａ、成膜室２７０６ｂ及び成膜室２７０６ｃと、を有する。なお、成膜室２７０６ａ、成膜室２７０６ｂ及び成膜室２７０６ｃは、上述した成膜室の構成を参酌することができる。
また、大気側基板搬送室２７０２は、ロードロック室２７０３ａ及びアンロードロック室２７０３ｂと接続され、ロードロック室２７０３ａ及びアンロードロック室２７０３ｂは、搬送室２７０４と接続され、搬送室２７０４は、基板加熱室２７０５、成膜室２７０６ａ、成膜室２７０６ｂ及び成膜室２７０６ｃと接続する。
なお、各室の接続部にはゲートバルブ２７６４が設けられており、大気側基板供給室２７０１と、大気側基板搬送室２７０２を除き、各室を独立して真空状態に保持することができる。また、大気側基板搬送室２７０２及び搬送室２７０４は、搬送ロボット２７６３を有し、基板を搬送することができる。
また、基板加熱室２７０５は、プラズマ処理室を兼ねると好ましい。成膜装置２７００は、処理と処理の間で基板を大気暴露することなく搬送することが可能なため、基板に不純物が吸着することを抑制できる。また、成膜及び熱処理などの順番を自由に構築することができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室及び基板加熱室は、上述の数に限定されず、設置スペース及びプロセス条件に合わせて、適宜最適な数を設けることができる。
次に、図４５に示す成膜装置２７００の一点鎖線Ｖ１−Ｖ２、一点鎖線Ｗ１−Ｗ２、及び一点鎖線Ｗ２−Ｗ３に相当する断面を図４６に示す。
図４６（Ａ）は、基板加熱室２７０５と、搬送室２７０４の断面を示しており、基板加熱室２７０５は、基板を収容することができる複数の加熱ステージ２７６５を有している。なお、基板加熱室２７０５は、バルブを介して真空ポンプ２７７０と接続されている。真空ポンプ２７７０としては、例えば、ドライポンプ、及びメカニカルブースターポンプ等を用いることができる。
また、基板加熱室２７０５に用いることのできる加熱機構としては、例えば、抵抗発熱体などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などのＲＴＡを用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
また、基板加熱室２７０５は、マスフローコントローラ２７８０を介して、精製機２７８１と接続される。なお、マスフローコントローラ２７８０及び精製機２７８１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。基板加熱室２７０５に導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、及び希ガス（アルゴンガスなど）を用いる。
搬送室２７０４は、搬送ロボット２７６３を有している。搬送ロボット２７６３は、各室へ基板を搬送することができる。また、搬送室２７０４は、バルブを介して真空ポンプ２７７０と、クライオポンプ２７７１と、接続されている。このような構成とすることで、搬送室２７０４は、大気圧から低真空または中真空（数百Ｐａから０．１Ｐａ程度）まで真空ポンプ２７７０を用いて排気され、バルブを切り替えて中真空から高真空または超高真空（０．１Ｐａから１×１０−７Ｐａ程度）まではクライオポンプ２７７１を用いて排気される。
また、例えば、クライオポンプ２７７１は、搬送室２７０４に対して２台以上並列に接続してもよい。このような構成とすることで、１台のクライオポンプがリジェネ中であっても、残りのクライオポンプを使って排気することが可能となる。なお、上述のリジェネとは、クライオポンプ内にため込まれた分子（または原子）を放出する処理をいう。クライオポンプは、分子（または原子）をため込みすぎると排気能力が低下してくるため、定期的にリジェネが行われる。
図４６（Ｂ）は、成膜室２７０６ｂと、搬送室２７０４と、ロードロック室２７０３ａの断面を示している。
ここで、図４６（Ｂ）を用いて、成膜室（スパッタリング室）の詳細について説明する。図４６（Ｂ）に示す成膜室２７０６ｂは、ターゲット２７６６ａと、ターゲット２７６６ｂと、ターゲットシールド２７６７ａと、ターゲットシールド２７６７ｂと、マグネットユニット２７９０ａと、マグネットユニット２７９０ｂと、基板ホルダ２７６８と、電源２７９１と、を有する。図示しないが、ターゲット２７６６ａ及びターゲット２７６６ｂは、それぞれバッキングプレートを介してターゲットホルダに固定される。また、ターゲット２７６６ａ及びターゲット２７６６ｂには、電源２７９１が電気的に接続されている。マグネットユニット２７９０ａ及びマグネットユニット２７９０ｂは、それぞれターゲット２７６６ａ及びターゲット２７６６ｂの背面に配置される。ターゲットシールド２７６７ａ及びターゲットシールド２７６７ｂは、それぞれターゲット２７６６ａ及びターゲット２７６６ｂの端部を囲うように配置される。なお、ここでは基板ホルダ２７６８には、基板２７６９が支持されている。基板ホルダ２７６８は、可動部材２７８４を介して成膜室２７０６ｂに固定される。可動部材２７８４によって、ターゲット２７６６ａとターゲット２７６６ｂとの間の領域（ターゲット間領域ともいう。）まで基板ホルダ２７６８を移動させることができる。例えば、基板２７６９を支持した基板ホルダ２７６８をターゲット間領域に配置することによって、プラズマによる損傷を低減できる場合がある。また、基板ホルダ２７６８は、図示しないが、基板２７６９を保持する基板保持機構、基板２７６９を背面から加熱するヒーター等を備えていてもよい。
また、ターゲットシールド２７６７ａ及びターゲットシールド２７６７ｂによって、ターゲット２７６６ａ及びターゲット２７６６ｂからスパッタリングされる粒子が不要な領域に堆積することを抑制できる。ターゲットシールド２７６７ａ及びターゲットシールド２７６７ｂは、累積されたスパッタ粒子が剥離しないように、加工することが望ましい。例えば、表面粗さを増加させるブラスト処理、またはターゲットシールド２７６７ａ及びターゲットシールド２７６７ｂの表面に凹凸を設けてもよい。
また、成膜室２７０６ｂは、ガス加熱機構２７８２を介してマスフローコントローラ２７８０と接続され、ガス加熱機構２７８２はマスフローコントローラ２７８０を介して精製機２７８１と接続される。ガス加熱機構２７８２により、成膜室２７０６ｂに導入されるガスを４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下に加熱することができる。なお、ガス加熱機構２７８２、マスフローコントローラ２７８０、及び精製機２７８１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。成膜室２７０６ｂに導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、及び希ガス（アルゴンガスなど）を用いる。
なお、ガスの導入口の直前に精製機を設ける場合、精製機から成膜室２７０６ｂまでの配管の長さを１０ｍ以下、好ましくは５ｍ以下、さらに好ましくは１ｍ以下とする。配管の長さを１０ｍ以下、５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。さらに、ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３１６Ｌ−ＥＰ配管と比べ、不純物を含むガスの放出量が少なく、ガスへの不純物の入り込みを低減できる。また、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継手）を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と比べ、生じる放出ガス及び外部リークの影響を低減できて好ましい。
また、成膜室２７０６ｂは、バルブを介してターボ分子ポンプ２７７２及び真空ポンプ２７７０と接続される。
また、成膜室２７０６ｂは、クライオトラップ２７５１が設けられる。
クライオトラップ２７５１は、水などの比較的融点の高い分子（または原子）を吸着することができる機構である。ターボ分子ポンプ２７７２は大きいサイズの分子（または原子）を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素及び水の排気能力が低い。そこで、水などに対する排気能力を高めるため、クライオトラップ２７５１が成膜室２７０６ｂに接続された構成としている。クライオトラップ２７５１の冷凍機の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ２７５１が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気することが可能となるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２段目の冷凍機の温度を２０Ｋ以下とすればよい。なお、クライオトラップに替えて、チタンサブリメーションポンプを用いることで、さらに高真空とすることができる場合がある。また、クライオポンプまたはターボ分子ポンプに替えてイオンポンプを用いることでもさらに高真空とすることができる場合がある。
なお、成膜室２７０６ｂの排気方法は、これに限定されず、先の搬送室２７０４に示す排気方法（クライオポンプと真空ポンプとの排気方法）と同様の構成としてもよい。もちろん、搬送室２７０４の排気方法を成膜室２７０６ｂと同様の構成（ターボ分子ポンプと真空ポンプとの排気方法）としてもよい。
なお、上述した搬送室２７０４、基板加熱室２７０５、及び成膜室２７０６ｂの背圧（全圧）、ならびに各気体分子（原子）の分圧は、以下の通りとすると好ましい。とくに、形成される膜中に不純物が混入され得る可能性があるので、成膜室２７０６ｂの背圧、ならびに各気体分子（原子）の分圧には注意する必要がある。
上述した各室の背圧（全圧）は、１×１０−４Ｐａ以下、好ましくは３×１０−５Ｐａ以下、さらに好ましくは１×１０−５Ｐａ以下である。上述した各室の質量電荷比（ｍ／ｚ）が１８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが２８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが４４である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。
なお、真空チャンバー内の全圧及び分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計（Ｑ−ｍａｓｓともいう。）Ｑｕｌｅｅ ＣＧＭ−０５１を用いればよい。
また、上述した搬送室２７０４、基板加熱室２７０５、及び成膜室２７０６ｂは、外部リークまたは内部リークが少ない構成とすることが望ましい。
例えば、上述した搬送室２７０４、基板加熱室２７０５、及び成膜室２７０６ｂのリークレートは、３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０−７Ｐａ・ｍ３／ｓ以下、好ましくは３×１０−８Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが２８である気体分子（原子）のリークレートが１×１０−５Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが４４である気体分子（原子）のリークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。
なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧及び分圧から導出すればよい。
リークレートは、外部リーク及び内部リークに依存する。外部リークは、微小な穴またはシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れまたは内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リーク及び内部リークの両面から対策をとる必要がある。
例えば、成膜室２７０６ｂの開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。
また、成膜装置２７００を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の部材を鉄、クロム及びニッケルなどを含む合金に被覆して用いてもよい。鉄、クロム及びニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
または、前述の成膜装置２７００の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
成膜装置２７００の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないが、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを成膜室に導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物を成膜する場合は、主成分である酸素を用いた方が好ましい場合もある。なお、ベーキングは、ランプを用いて行うと好ましい。
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスの導入により成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下である不活性ガスまたは酸素などを導入することで成膜室内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以下、好ましくは５分以上１２０分以下とすればよい。その後、成膜室を５分以上３００分以下、好ましくは１０分以上１２０分以下の期間排気する。
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基板及び成膜室内壁に膜を堆積させ、成膜室内の不純物及び成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましい。ダミー成膜を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー成膜はベーキングと同時に行ってもよい。
次に、図４６（Ｂ）に示す搬送室２７０４、及びロードロック室２７０３ａと、図４６（Ｃ）に示す大気側基板搬送室２７０２、及び大気側基板供給室２７０１の詳細について以下説明を行う。なお、図４６（Ｃ）は、大気側基板搬送室２７０２、及び大気側基板供給室２７０１の断面を示している。
図４６（Ｂ）に示す搬送室２７０４については、図４６（Ａ）に示す搬送室２７０４の記載を参照する。
ロードロック室２７０３ａは、基板受け渡しステージ２７５２を有する。ロードロック室２７０３ａは、減圧状態から大気まで圧力を上昇させ、ロードロック室２７０３ａの圧力が大気圧になった時に、大気側基板搬送室２７０２に設けられている搬送ロボット２７６３から基板受け渡しステージ２７５２に基板を受け取る。その後、ロードロック室２７０３ａを真空引きし、減圧状態としたのち、搬送室２７０４に設けられている搬送ロボット２７６３が基板受け渡しステージ２７５２から基板を受け取る。
また、ロードロック室２７０３ａは、バルブを介して真空ポンプ２７７０、及びクライオポンプ２７７１と接続されている。真空ポンプ２７７０、及びクライオポンプ２７７１の排気系の接続方法は、搬送室２７０４の接続方法を参考とすることで接続できるため、ここでの説明は省略する。なお、図４５に示すアンロードロック室２７０３ｂは、ロードロック室２７０３ａと同様の構成とすることができる。
大気側基板搬送室２７０２は、搬送ロボット２７６３を有する。搬送ロボット２７６３により、カセットポート２７６１とロードロック室２７０３ａとの基板の受け渡しを行うことができる。また、大気側基板搬送室２７０２、及び大気側基板供給室２７０１の上方にＨＥＰＡフィルタ（Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｐａｒｔｉｃｕｌａｔｅ Ａｉｒ Ｆｉｌｔｅｒ）等のゴミまたはパーティクルを清浄化するための機構を設けてもよい。
大気側基板供給室２７０１は、複数のカセットポート２７６１を有する。カセットポート２７６１は、複数の基板を収容することができる。
ターゲットは、表面温度が１００℃以下、好ましくは５０℃以下、さらに好ましくは室温程度（代表的には２５℃）とする。大面積の基板に対応するスパッタリング装置では大面積のターゲットを用いることが多い。ところが、大面積に対応した大きさのターゲットをつなぎ目なく作製することは困難である。現実には複数のターゲットをなるべく隙間のないように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こうした僅かな隙間から、ターゲットの表面温度が高まることで亜鉛などが揮発し、徐々に隙間が広がっていくことがある。隙間が広がると、バッキングプレート、またはバッキングプレートとターゲットとの接合に用いているボンディング材の金属がスパッタリングされることがあり、不純物濃度を高める要因となる。したがって、ターゲットは、十分に冷却されていることが好ましい。
具体的には、バッキングプレートとして、高い導電性及び高い放熱性を有する金属（具体的には銅）を用いる。また、バッキングプレート内に溝部を形成し、該溝部に十分な量の冷却水を流すことで、効率的にターゲットを冷却できる。
上述した成膜装置を用いることで、水素濃度がＳＩＭＳにおいて、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満である酸化物半導体膜を成膜することができる。
また、窒素濃度がＳＩＭＳにおいて、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下である酸化物半導体膜を成膜することができる。
また、炭素濃度がＳＩＭＳにおいて、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下である酸化物半導体膜を成膜することができる。
不純物及び酸素欠損の少ない酸化物半導体膜は、キャリア密度の低い酸化物半導体膜である。具体的には、キャリア密度を８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。当該酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体膜であるといえる。
また、ＴＤＳによるｍ／ｚが２（水素分子など）である気体分子（原子）、ｍ／ｚが１８である気体分子（原子）、ｍ／ｚが２８である気体分子（原子）及びｍ／ｚが４４である気体分子（原子）の放出量が、それぞれ１×１０１９個／ｃｍ３以下、好ましくは１×１０１８個／ｃｍ３以下である酸化物半導体を成膜することができる。
以上の成膜装置を用いることで、酸化物半導体膜への不純物の混入を抑制できる。さらには、以上の成膜装置を用いて、酸化物半導体膜に接する膜を成膜することで、酸化物半導体膜に接する膜から酸化物半導体膜へ不純物が混入することを抑制できる。
以上、本実施の形態に示す構成は、他の実施の形態または他の実施例に示す構成と適宜、組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図４７を用いて説明を行う。
＜５．表示装置に関する説明＞
図４７（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数及び端子数を減らすことが出来る。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧまたはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図４７（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図４７（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。または、端子部５０７に保護回路５０６を接続した構成とすることもできる。
また、図４７（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
また、図４７（Ａ）に示す複数の画素回路５０１は、例えば、図４７（Ｂ）に示す構成とすることができる。
図４７（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を有する表示装置の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ−Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図４７（Ｂ）の画素回路５０１を有する表示装置では、例えば、図４７（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図４７（Ａ）に示す複数の画素回路５０１は、例えば、図４７（Ｃ）に示す構成とすることができる。
図４７（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（データ線ＤＬ＿ｎ）に電気的に接続される。さらに、トランジスタ５５２のゲート電極は、ゲート信号が与えられる配線（走査線ＧＬ＿ｍ）に電気的に接続される。
トランジスタ５５２は、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図４７（Ｃ）の画素回路５０１を有する表示装置では、例えば、図４７（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
また、本実施の形態においては、表示装置の表示素子として、液晶素子５７０及び発光素子５７２を有する構成について例示したが、これに限定されず、表示装置は様々な素子を有していてもよい。
上記表示装置は、例えば、液晶素子、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、マイクロ・エレクトロ・メカニカル・システム（ＭＥＭＳ）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイまたは反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
また、本実施の形態の表示装置の表示方式としては、プログレッシブ方式またはインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されず、モノクロ表示の表示装置に適用することもできる。
また、表示装置のバックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（Ｗ）を設けてもよい。また、表示装置に着色層（カラーフィルタともいう。）を設けてもよい。着色層としては、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子及び無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、ホワイト（Ｗ）を、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
本実施の形態に示す構成は、他の実施の形態または他の実施例に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態においては、本発明の一態様の半導体装置を有する表示装置、及び該表示装置に入力装置を取り付けた電子機器について、図４８乃至図５３を用いて説明を行う。
＜６−１．タッチパネルに関する説明＞
なお、本実施の形態において、電子機器の一例として、表示装置と、入力装置とを合わせたタッチパネル２０００について説明する。また、入力装置の一例として、タッチセンサを用いる場合について説明する。
図４８（Ａ）（Ｂ）は、タッチパネル２０００の斜視図である。なお、図４８（Ａ）（Ｂ）において、明瞭化のため、タッチパネル２０００の代表的な構成要素を示す。
タッチパネル２０００は、表示装置２５０１とタッチセンサ２５９５とを有する（図４８（Ｂ）参照）。また、タッチパネル２０００は、基板２５１０、基板２５７０、及び基板２５９０を有する。なお、基板２５１０、基板２５７０、及び基板２５９０はいずれも可撓性を有する。ただし、基板２５１０、基板２５７０、及び基板２５９０のいずれか一つまたは全てが可撓性を有さない構成としてもよい。
表示装置２５０１は、基板２５１０上に複数の画素及び該画素に信号を供給することができる複数の配線２５１１を有する。複数の配線２５１１は、基板２５１０の外周部にまで引き回され、その一部が端子２５１９を構成している。端子２５１９はＦＰＣ２５０９（１）と電気的に接続する。
基板２５９０は、タッチセンサ２５９５と、タッチセンサ２５９５と電気的に接続する複数の配線２５９８とを有する。複数の配線２５９８は、基板２５９０の外周部に引き回され、その一部は端子を構成する。そして、該端子はＦＰＣ２５０９（２）と電気的に接続される。なお、図４８（Ｂ）では明瞭化のため、基板２５９０の裏面側（基板２５１０と対向する面側）に設けられるタッチセンサ２５９５の電極及び配線等を実線で示している。
タッチセンサ２５９５として、例えば静電容量方式のタッチセンサを適用できる。静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。
投影型静電容量方式としては、主に駆動方式の違いから自己容量方式、相互容量方式などがある。相互容量方式を用いると同時多点検出が可能となるため好ましい。
なお、図４８（Ｂ）に示すタッチセンサ２５９５は、投影型静電容量方式のタッチセンサを適用した構成である。
なお、タッチセンサ２５９５には、指等の検知対象の近接または接触を検知することができる、様々なセンサを適用することができる。
投影型静電容量方式のタッチセンサ２５９５は、電極２５９１と電極２５９２とを有する。電極２５９１は、複数の配線２５９８のいずれかと電気的に接続し、電極２５９２は複数の配線２５９８の他のいずれかと電気的に接続する。
電極２５９２は、図４８（Ａ）（Ｂ）に示すように、一方向に繰り返し配置された複数の四辺形が角部で接続される形状を有する。
電極２５９１は四辺形であり、電極２５９２が延在する方向と交差する方向に繰り返し配置されている。
配線２５９４は、電極２５９２を挟む二つの電極２５９１と電気的に接続する。このとき、電極２５９２と配線２５９４の交差部の面積ができるだけ小さくなる形状が好ましい。これにより、電極が設けられていない領域の面積を低減でき、透過率のバラツキを低減できる。その結果、タッチセンサ２５９５を透過する光の輝度のバラツキを低減することができる。
なお、電極２５９１及び電極２５９２の形状はこれに限定されず、様々な形状を取りうる。例えば、複数の電極２５９１をできるだけ隙間が生じないように配置し、絶縁層を介して電極２５９２を、電極２５９１と重ならない領域ができるように離間して複数設ける構成としてもよい。このとき、隣接する２つの電極２５９２の間に、これらとは電気的に絶縁されたダミー電極を設けると、透過率の異なる領域の面積を低減できるため好ましい。
なお、電極２５９１、電極２５９２、配線２５９８などの導電膜、つまり、タッチパネルを構成する配線及び電極に用いることのできる材料として、酸化インジウム、酸化錫、酸化亜鉛等を有する透明導電膜（例えば、ＩＴＯなど）が挙げられる。また、タッチパネルを構成する配線及び電極に用いることのできる材料として、例えば、抵抗値が低い方が好ましい。一例として、銀、銅、アルミニウム、カーボンナノチューブ、グラフェン、ハロゲン化金属（ハロゲン化銀など）などを用いてもよい。さらに、非常に細くした（例えば、直径が数ナノメール）複数の導電体を用いて構成されるような金属ナノワイヤを用いてもよい。または、導電体を網目状にした金属メッシュを用いてもよい。一例としては、Ａｇナノワイヤ、Ｃｕナノワイヤ、Ａｌナノワイヤ、Ａｇメッシュ、Ｃｕメッシュ、Ａｌメッシュなどを用いてもよい。例えば、タッチパネルを構成する配線及び電極にＡｇナノワイヤを用いる場合、可視光において透過率を８９％以上、シート抵抗値を４０Ω／ｃｍ２以上１００Ω／ｃｍ２以下とすることができる。また、上述したタッチパネルを構成する配線及び電極に用いることのできる材料の一例である、金属ナノワイヤ、金属メッシュ、カーボンナノチューブ、グラフェンなどは、可視光において透過率が高いため、表示素子に用いる電極（例えば、画素電極または共通電極など）として用いてもよい。
＜６−２．表示装置に関する説明＞
次に、図４９（Ａ）（Ｂ）を用いて、表示装置２５０１の詳細について説明する。図４９（Ａ）（Ｂ）は、図４８（Ｂ）に示す一点鎖線Ｘ１−Ｘ２間の断面図に相当する。
表示装置２５０１は、マトリクス状に配置された複数の画素を有する。該画素は表示素子と、該表示素子を駆動する画素回路とを有する。
≪表示素子としてＥＬ素子を用いる構成≫
まず、表示素子としてＥＬ素子を用いる構成について、図４９（Ａ）を用いて以下説明を行う。なお、以下の説明においては、白色の光を射出するＥＬ素子を適用する場合について説明するが、ＥＬ素子はこれに限定されない。例えば、隣接する画素毎に射出する光の色が異なるように、発光色が異なるＥＬ素子を適用してもよい。
基板２５１０及び基板２５７０としては、例えば、水蒸気の透過率が１０−５ｇ／（ｍ２・ｄａｙ）以下、好ましくは１０−６ｇ／（ｍ２・ｄａｙ）以下である可撓性を有する材料を好適に用いることができる。または、基板２５１０の熱膨張率と、基板２５７０の熱膨張率とが、およそ等しい材料を用いると好適である。例えば、線膨張率が１×１０−３／Ｋ以下、好ましくは５×１０−５／Ｋ以下、より好ましくは１×１０−５／Ｋ以下である材料を好適に用いることができる。
なお、基板２５１０は、ＥＬ素子への不純物の拡散を防ぐ絶縁層２５１０ａと、可撓性基板２５１０ｂと、絶縁層２５１０ａ及び可撓性基板２５１０ｂを貼り合わせる接着層２５１０ｃと、を有する積層体である。また、基板２５７０は、ＥＬ素子への不純物の拡散を防ぐ絶縁層２５７０ａと、可撓性基板２５７０ｂと、絶縁層２５７０ａ及び可撓性基板２５７０ｂを貼り合わせる接着層２５７０ｃと、を有する積層体である。
接着層２５１０ｃ及び接着層２５７０ｃとしては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネートまたはアクリル、ウレタン、エポキシを用いることができる。また、シロキサン結合を有する樹脂を含む材料を用いることができる。
また、基板２５１０と基板２５７０との間に封止層２５６０を有する。封止層２５６０は、空気より大きい屈折率を有すると好ましい。また、図４９（Ａ）に示すように、封止層２５６０側に光を取り出す場合は、封止層２５６０は光学素子を兼ねることができる。
また、封止層２５６０の外周部にシール材を形成してもよい。当該シール材を用いることにより、基板２５１０、基板２５７０、封止層２５６０、及びシール材で囲まれた領域にＥＬ素子２５５０を有する構成とすることができる。なお、封止層２５６０として、不活性気体（窒素またはアルゴン等）を充填してもよい。また、当該不活性気体内に、乾燥剤を設けて、水分等を吸着させる構成としてもよい。また、上述のシール材としては、例えば、エポキシ系樹脂またはガラスフリットを用いるのが好ましい。また、シール材に用いる材料としては、水分及び酸素を透過しない材料を用いると好適である。
また、図４９（Ａ）に示す表示装置２５０１は、画素２５０５を有する。また、画素２５０５は、発光モジュール２５８０と、ＥＬ素子２５５０と、ＥＬ素子２５５０に電力を供給することができるトランジスタ２５０２ｔと、を有する。なお、トランジスタ２５０２ｔは、画素回路の一部として機能する。
また、発光モジュール２５８０は、ＥＬ素子２５５０と、着色層２５６７とを有する。また、ＥＬ素子２５５０は、下部電極と、上部電極と、下部電極と上部電極との間にＥＬ層とを有する。
また、封止層２５６０が光を取り出す側に設けられている場合、封止層２５６０は、ＥＬ素子２５５０と着色層２５６７に接する。
着色層２５６７は、ＥＬ素子２５５０と重なる位置にある。これにより、ＥＬ素子２５５０が発する光の一部は着色層２５６７を透過して、図中に示す矢印の方向の発光モジュール２５８０の外部に射出される。
また、表示装置２５０１には、光を射出する方向に遮光層２５６８が設けられる。遮光層２５６８は、着色層２５６７を囲むように設けられている。
着色層２５６７としては、特定の波長帯域の光を透過する機能を有していればよく、例えば、赤色の波長帯域の光を透過するカラーフィルタ、緑色の波長帯域の光を透過するカラーフィルタ、青色の波長帯域の光を透過するカラーフィルタ、黄色の波長帯域の光を透過するカラーフィルタなどを用いることができる。各カラーフィルタは、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などで形成することができる。
また、表示装置２５０１には、絶縁層２５２１が設けられる。絶縁層２５２１はトランジスタ２５０２ｔ等を覆う。なお、絶縁層２５２１は、画素回路に起因する凹凸を平坦化するための機能を有する。また、絶縁層２５２１に不純物の拡散を抑制できる機能を付与してもよい。これにより、不純物の拡散によるトランジスタ２５０２ｔ等の信頼性の低下を抑制できる。
また、ＥＬ素子２５５０は、絶縁層２５２１の上方に形成される。また、ＥＬ素子２５５０が有する下部電極には、該下部電極の端部に重なる隔壁２５２８が設けられる。なお、基板２５１０と、基板２５７０との間隔を制御するスペーサを、隔壁２５２８上に形成してもよい。
また、走査線駆動回路２５０４は、トランジスタ２５０３ｔと、容量素子２５０３ｃとを有する。なお、駆動回路を画素回路と同一の工程で同一基板上に形成することができる。
また、基板２５１０上には、信号を供給することができる配線２５１１が設けられる。また、配線２５１１上には、端子２５１９が設けられる。また、端子２５１９には、ＦＰＣ２５０９（１）が電気的に接続される。また、ＦＰＣ２５０９（１）は、ビデオ信号、クロック信号、スタート信号、リセット信号等を供給する機能を有する。なお、ＦＰＣ２５０９（１）にはプリント配線基板（ＰＷＢ：Ｐｒｉｎｔｅｄ Ｗｉｒｉｎｇ Ｂｏａｒｄ）が取り付けられていても良い。
なお、トランジスタ２５０２ｔ及びトランジスタ２５０３ｔのいずれか一方または双方に先の実施の形態に示すトランジスタを適用すればよい。本実施の形態で用いるトランジスタは、高純度化し結晶性が高い酸化物半導体膜を有する。該トランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。なお、リフレッシュ動作の詳細については、後述する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置２５０１に用いることで、画素回路のスイッチングトランジスタと、駆動回路に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素回路においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
≪表示素子として液晶素子を用いる構成≫
次に、表示素子として、液晶素子を用いる構成について、図４９（Ｂ）を用いて以下説明を行う。なお、以下の説明においては、外光を反射して表示する反射型の液晶表示装置について説明するが、液晶表示装置はこれに限定されない。例えば、光源（バックライト、サイドライト等）を設けて、透過型の液晶表示装置、または反射型と透過型の両方の機能を備える液晶表示装置としてもよい。
図４９（Ｂ）に示す表示装置２５０１は、図４９（Ａ）に示す表示装置２５０１と以下の点が異なる。それ以外の構成については、図４９（Ａ）に示す表示装置２５０１と同様である。
図４９（Ｂ）に示す表示装置２５０１の画素２５０５は、液晶素子２５５１と、液晶素子２５５１に電力を供給することができるトランジスタ２５０２ｔと、を有する。
また、液晶素子２５５１は、下部電極（画素電極ともいう）と、上部電極と、下部電極と上部電極との間に液晶層２５２９と、を有する。液晶素子２５５１は、下部電極と上部電極との間に印加される電圧によって、液晶層２５２９の配向状態を変えることができる。また、液晶層２５２９中には、スペーサ２５３０ａと、スペーサ２５３０ｂと、が設けられる。また、図４９（Ｂ）において図示しないが、上部電極及び下部電極の液晶層２５２９と接する側に、それぞれ配向膜を設ける構成としてもよい。
液晶層２５２９としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。また、液晶表示装置として、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相を示す液晶を用いる場合、配向膜を設けなくてもよいのでラビング処理が不要となる。ラビング処理が不要となることで、ラビング処理時に引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良及び破損を軽減することができる。
スペーサ２５３０ａ、２５３０ｂは、絶縁膜を選択的にエッチングすることで得られる。スペーサ２５３０ａ、２５３０ｂとしては、基板２５１０と基板２５７０との間の距離（セルギャップ）を制御するために設けられる。なお、スペーサ２５３０ａ、２５３０ｂは、それぞれ大きさを異ならせてもよく、柱状または球状で設けると好ましい。また、図４９（Ｂ）においては、スペーサ２５３０ａ、２５３０ｂを、基板２５７０側に設ける構成について例示したが、これに限定されず、基板２５１０側に設けてもよい。
また、液晶素子２５５１の上部電極は、基板２５７０側に設けられる。また、該上部電極と、着色層２５６７及び遮光層２５６８と、の間には絶縁層２５３１が設けられる。絶縁層２５３１は、着色層２５６７及び遮光層２５６８に起因する凹凸を平坦化する機能を有する。絶縁層２５３１としては、例えば、樹脂膜を用いればよい。また、液晶素子２５５１の下部電極は、反射電極としての機能を有する。図４９（Ｂ）に示す表示装置２５０１は、外光を利用して下部電極で光を反射して着色層２５６７を介して表示する、反射型の液晶表示装置である。なお、透過型の液晶表示装置とする場合、下部電極に透明電極として機能を付与すればよい。
また、図４９（Ｂ）に示す表示装置２５０１は、絶縁層２５２２を有する。絶縁層２５２２は、トランジスタ２５０２ｔ等を覆う。なお、絶縁層２５２２は、画素回路に起因する凹凸を平坦化するための機能と、液晶素子の下部電極に凹凸を形成する機能と、を有する。これにより、下部電極の表面に凹凸を形成することが可能となる。したがって、外光が下部電極に入射した場合において、下部電極の表面で光を乱反射することが可能となり、視認性を向上させることができる。なお、透過型の液晶表示装置の場合、上記凹凸を設けない構成としてもよい。
＜６−３．タッチセンサに関する説明＞
次に、図５０を用いて、タッチセンサ２５９５の詳細について説明する。図５０は、図４８（Ｂ）に示す一点鎖線Ｘ３−Ｘ４間の断面図に相当する。
タッチセンサ２５９５は、基板２５９０上に千鳥状に配置された電極２５９１及び電極２５９２と、電極２５９１及び電極２５９２を覆う絶縁層２５９３と、隣り合う電極２５９１を電気的に接続する配線２５９４とを有する。
電極２５９１及び電極２５９２は、透光性を有する導電材料を用いて形成する。透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法としては、熱を加える方法等を挙げることができる。
例えば、透光性を有する導電性材料を基板２５９０上にスパッタリング法により成膜した後、フォトリソグラフィ法等の様々なパターン形成技術により、不要な部分を除去して、電極２５９１及び電極２５９２を形成することができる。
また、絶縁層２５９３に用いる材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
また、電極２５９１に達する開口が絶縁層２５９３に設けられ、配線２５９４が隣接する電極２５９１と電気的に接続する。透光性の導電性材料は、タッチパネルの開口率を高めることができるため、配線２５９４に好適に用いることができる。また、電極２５９１及び電極２５９２より導電性の高い材料は、電気抵抗を低減できるため配線２５９４に好適に用いることができる。
電極２５９２は、一方向に延在し、複数の電極２５９２がストライプ状に設けられている。また、配線２５９４は電極２５９２と交差して設けられている。
一対の電極２５９１が１つの電極２５９２を挟んで設けられる。また、配線２５９４は一対の電極２５９１を電気的に接続している。
なお、複数の電極２５９１は、１つの電極２５９２と必ずしも直交する方向に配置される必要はなく、０度より大きく９０度未満の角度をなすように配置されてもよい。
また、配線２５９８は、電極２５９１または電極２５９２と電気的に接続される。また、配線２５９８の一部は、端子として機能する。配線２５９８としては、例えば、アルミニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コバルト、銅、またはパラジウム等の金属材料、または該金属材料を含む合金材料を用いることができる。
なお、絶縁層２５９３及び配線２５９４を覆う絶縁層を設けて、タッチセンサ２５９５を保護してもよい。
また、接続層２５９９は、配線２５９８とＦＰＣ２５０９（２）を電気的に接続させる。
接続層２５９９としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、または異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
＜６−４．タッチパネルに関する説明＞
次に、図５１（Ａ）を用いて、タッチパネル２０００の詳細について説明する。図５１（Ａ）は、図４８（Ａ）に示す一点鎖線Ｘ５−Ｘ６間の断面図に相当する。
図５１（Ａ）に示すタッチパネル２０００は、図４８（Ａ）で説明した表示装置２５０１と、図５０で説明したタッチセンサ２５９５と、を貼り合わせた構成である。
また、図５１（Ａ）に示すタッチパネル２０００は、図４９（Ａ）で説明した構成の他、接着層２５９７と、反射防止層２５６９と、を有する。
接着層２５９７は、配線２５９４と接して設けられる。なお、接着層２５９７は、タッチセンサ２５９５が表示装置２５０１に重なるように、基板２５９０を基板２５７０に貼り合わせている。また、接着層２５９７は、透光性を有すると好ましい。また、接着層２５９７としては、熱硬化性樹脂、または紫外線硬化樹脂を用いることができる。例えば、アクリル系樹脂、ウレタン系樹脂、エポキシ系樹脂、またはシロキサン系樹脂を用いることができる。
反射防止層２５６９は、画素に重なる位置に設けられる。反射防止層２５６９として、例えば円偏光板を用いることができる。
次に、図５１（Ａ）に示す構成と異なる構成のタッチパネルについて、図５１（Ｂ）を用いて説明する。
図５１（Ｂ）は、タッチパネル２００１の断面図である。図５１（Ｂ）に示すタッチパネル２００１は、図５１（Ａ）に示すタッチパネル２０００と、表示装置２５０１に対するタッチセンサ２５９５の位置が異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、タッチパネル２０００の説明を援用する。
着色層２５６７は、ＥＬ素子２５５０の下方に位置する。また、図５１（Ｂ）に示すＥＬ素子２５５０は、トランジスタ２５０２ｔが設けられている側に光を射出する。これにより、ＥＬ素子２５５０が発する光の一部は、着色層２５６７を透過して、図中に示す矢印の方向の発光モジュール２５８０の外部に射出される。
また、タッチセンサ２５９５は、表示装置２５０１の基板２５１０側に設けられている。
接着層２５９７は、基板２５１０と基板２５９０の間にあり、表示装置２５０１とタッチセンサ２５９５を貼り合わせる。
図５１（Ａ）（Ｂ）に示すように、発光素子から射出される光は、基板２５１０及び基板２５７０のいずれか一方または双方を通して射出されればよい。
＜６−５．タッチパネルの駆動方法に関する説明＞
次に、タッチパネルの駆動方法の一例について、図５２を用いて説明を行う。
図５２（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図５２（Ａ）では、パルス電圧出力回路２６０１、電流検出回路２６０２を示している。なお、図５２（Ａ）では、パルス電圧が与えられる電極２６２１をＸ１−Ｘ６として、電流の変化を検知する電極２６２２をＹ１−Ｙ６として、それぞれ６本の配線で例示している。また、図５２（Ａ）は、電極２６２１と、電極２６２２とが重畳することで形成される容量２６０３を示している。なお、電極２６２１と電極２６２２とはその機能を互いに置き換えてもよい。
パルス電圧出力回路２６０１は、Ｘ１−Ｘ６の配線に順にパルスを印加するための回路である。Ｘ１−Ｘ６の配線にパルス電圧が印加されることで、容量２６０３を形成する電極２６２１と電極２６２２との間に電界が生じる。この電極間に生じる電界が遮蔽等により容量２６０３の相互容量に変化を生じさせることを利用して、被検知体の近接、または接触を検出することができる。
電流検出回路２６０２は、容量２６０３での相互容量の変化による、Ｙ１からＹ６の配線での電流の変化を検出するための回路である。Ｙ１からＹ６の配線では、被検知体の近接、または接触がないと検出される電流値に変化はないが、検出する被検知体の近接、または接触により相互容量が減少する場合には電流値が減少する変化を検出する。なお電流の検出は、積分回路等を用いて行えばよい。
次に、図５２（Ｂ）には、図５２（Ａ）で示す相互容量方式のタッチセンサにおける入出力波形のタイミングチャートを示す。図５２（Ｂ）では、１フレーム期間で各行列での被検知体の検出を行うとする。また図５２（Ｂ）では、被検知体を検出しない場合（非タッチ）と被検知体を検出する場合（タッチ）との２つの場合について示している。なおＹ１−Ｙ６の配線については、検出される電流値に対応する電圧値とした波形を示している。
Ｘ１−Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１−Ｙ６の配線での波形が変化する。被検知体の近接または接触がない場合には、Ｘ１−Ｘ６の配線の電圧の変化に応じてＹ１−Ｙ６の波形が一様に変化する。一方、被検知体が近接または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化する。
このように、相互容量の変化を検出することにより、被検知体の近接または接触を検知することができる。
＜６−６．センサ回路に関する説明＞
また、図５２（Ａ）ではタッチセンサとして配線の交差部に容量２６０３のみを設けるパッシブマトリクス型のタッチセンサの構成を示したが、トランジスタと容量とを有するアクティブマトリクス型のタッチセンサとしてもよい。アクティブマトリクス型のタッチセンサに含まれるセンサ回路の一例を図５３に示す。
図５３に示すセンサ回路は、容量２６０３と、トランジスタ２６１１と、トランジスタ２６１２と、トランジスタ２６１３とを有する。
トランジスタ２６１３はゲートに信号Ｇ２が与えられ、ソースまたはドレインの一方に電圧ＶＲＥＳが与えられ、他方が容量２６０３の一方の電極およびトランジスタ２６１１のゲートと電気的に接続する。トランジスタ２６１１は、ソースまたはドレインの一方がトランジスタ２６１２のソースまたはドレインの一方と電気的に接続し、他方に電圧ＶＳＳが与えられる。トランジスタ２６１２は、ゲートに信号Ｇ１が与えられ、ソースまたはドレインの他方が配線ＭＬと電気的に接続する。容量２６０３の他方の電極には電圧ＶＳＳが与えられる。
次に、図５３に示すセンサ回路の動作について説明する。まず、信号Ｇ２としてトランジスタ２６１３をオン状態とする電位が与えられることで、トランジスタ２６１１のゲートが接続されるノードｎに電圧ＶＲＥＳに対応した電位が与えられる。次に、信号Ｇ２としてトランジスタ２６１３をオフ状態とする電位が与えられることで、ノードｎの電位が保持される。
続いて、指等の被検知体の近接または接触により、容量２６０３の相互容量が変化することに伴い、ノードｎの電位がＶＲＥＳから変化する。
読み出し動作は、信号Ｇ１にトランジスタ２６１２をオン状態とする電位を与える。ノードｎの電位に応じてトランジスタ２６１１に流れる電流、すなわち配線ＭＬに流れる電流が変化する。この電流を検出することにより、被検知体の近接または接触を検出することができる。
トランジスタ２６１１、トランジスタ２６１２、及びトランジスタ２６１３に先の実施の形態に示すトランジスタを適用することができる。とくにトランジスタ２６１３に先の実施の形態に示すトランジスタを適用することにより、ノードｎの電位を長期間に亘って保持することが可能となり、ノードｎにＶＲＥＳを供給しなおす動作（リフレッシュ動作）の頻度を減らすことができる。
本実施の形態に示す構成は、他の実施の形態または他の実施例に示す構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態においては、本発明の一態様の半導体装置を有する表示装置、及び当該表示装置の駆動方法について、図５４乃至図５７を用いて説明を行う。
なお、本発明の一態様の表示装置は、情報処理部、演算部、記憶部、表示部、及び入力部等を有していてもよい。
また、本発明の一態様の表示装置において、同一画像（静止画像）を連続して表示する場合、同一画像の信号を書き込む（リフレッシュするともいう）回数を低減することで、消費電力の低減を図ることができる。なお、リフレッシュを行う頻度をリフレッシュレート（走査周波数、垂直同期周波数ともいう）という。以下では、リフレッシュレートを低減し、目の疲労が少ない表示装置について説明する。
目の疲労には、神経系の疲労と、筋肉系の疲労の２種類がある。神経系の疲労は、表示装置の発光、点滅画面を、長時間見続けることで、その明るさが眼の網膜や神経、脳を刺激して疲れさせる疲労である。筋肉系の疲労は、ピント調節のときに使用する毛様体の筋肉を酷使することにより疲れさせる疲労である。
図５４（Ａ）に、従来の表示装置の表示を表す模式図を示す。図５４（Ａ）に示すように、従来の表示装置では、１秒間に６０回の画像の書き換えが行われている。このような画面を長時間見続けることにより、使用者の眼の網膜や神経、脳を刺激して眼の疲労が引き起こされるおそれがあった。
本発明の一態様の表示装置においては、表示装置の画素部に、酸化物半導体を用いたトランジスタ、例えば、ＣＡＡＣ−ＯＳを用いたトランジスタを適用する。当該トランジスタのオフ電流は、極めて小さい。従って、表示装置のリフレッシュレートを下げても、表示装置の輝度の維持が可能となる。
つまり、図５４（Ｂ）に示すように、例えば、５秒間に１回の画像の書き換えが可能となるため、極力長い時間同じ画像を見ることが可能となり、使用者に視認される画面のちらつきが低減される。これにより、使用者の眼の網膜や神経、脳の刺激が低減され、神経系の疲労が軽減される。
また、図５５（Ａ）に示すように、１画素のサイズが大きい場合（例えば精細度が１５０ｐｐｉ未満の場合）、表示装置に表示された文字はぼやけてしまう。表示装置に表示されたぼやけた文字を長時間見続けると、毛様体の筋肉が、絶えずピントを合わせようと動いているにもかかわらず、ピントが合わせづらい状態が続くことになり、目に負担をかけてしまうおそれがある。
これに対し、図５５（Ｂ）に示すように、本発明の一態様に係る表示装置では、１画素のサイズが小さく高精細な表示が可能となるため、緻密で滑らかな表示とすることができる。これにより、毛様体の筋肉が、ピントを合わせやすくなるため、使用者の筋肉系の疲労が軽減される。表示装置の精細度を１５０ｐｐｉ以上、好ましくは２００ｐｐｉ以上、さらに好ましくは３００ｐｐｉ以上とすることにより、使用者の筋肉系の疲労を効果的に低減することができる。
なお、目の疲労を定量的に測定する方法が検討されている。例えば、神経系の疲労の評価指標としては、臨界融合周波数（ＣＦＦ：Ｃｒｉｔｉｃａｌ Ｆｌｉｃｋｅｒ（Ｆｕｓｉｏｎ） Ｆｒｅｑｕｅｎｃｙ）などが知られている。また、筋肉系の疲労の評価指標としては、調節時間及び調節近点距離などが知られている。
そのほか、目の疲労を評価する方法として、脳波測定、サーモグラフィ法、瞬きの回数の測定、涙液量の評価、瞳孔の収縮反応速度の評価、及び自覚症状を調査するためのアンケート等がある。
例えば、上記の様々な方法により、本発明の一態様の表示装置の駆動方法による目の疲労軽減の効果を評価することができる。
＜７．表示装置の駆動方法＞
ここで、本発明の一態様の表示装置の駆動方法について、図５６を用いて説明する。
≪イメージ情報の表示例≫
以下では、２つの異なるイメージ情報を含む画像を移動させて表示する例について示す。
図５６（Ａ）には、表示部４５０にウィンドウ４５１と、ウィンドウ４５１に表示された静止画像である第１の画像４５２ａが表示されている例を示している。
このとき、第１のリフレッシュレートで表示を行っていることが好ましい。なお、第１のリフレッシュレートとしては、１．１６×１０−５Ｈｚ（１日に約１回の頻度）以上１Ｈｚ以下、または２．７８×１０−４Ｈｚ（１時間に約１回の頻度）以上０．５Ｈｚ以下、または１．６７×１０−２Ｈｚ（１分間に約１回の頻度）以上０．１Ｈｚ以下とすることができる。
このように、第１のリフレッシュレートを極めて小さい値に設定し、画面の書き換えの頻度を低減することで、実質的にちらつきを生じない表示を実現でき、より効果的に使用者の目の疲労を低減することができる。
なお、ウィンドウ４５１は、例えば画像表示アプリケーションソフトを実行することにより表示され、画像を表示する表示領域を含む。
また、ウィンドウ４５１の下部には、異なるイメージ情報に表示を切り替えるためのボタン４５３が表示される。使用者がボタン４５３を選択する操作を行うことにより、画像を移動させる命令を表示装置の情報処理部に与えることができる。
なお、使用者の操作方法は入力手段に応じて設定すればよい。例えば入力手段として表示部４５０に重ねて設けられたタッチパネルを用いる場合には、指またはスタイラス等により、ボタン４５３をタッチする操作や、画像をスライドさせるようなジェスチャ入力を行う操作をすることができる。ジェスチャ入力または音声入力を用いる場合には、必ずしもボタン４５３を表示しなくてもよい。
画像を移動させる命令を表示装置の情報処理部が受け取ると、ウィンドウ４５１内に表示された画像の移動が開始される（図５６（Ｂ））。
なお、図５６（Ａ）の時点で第１のリフレッシュレートで表示を行っていた場合には、画像の移動の前に、リフレッシュレートを第２のリフレッシュレートに変更すると好ましい。第２のリフレッシュレートは、動画像の表示を行うために必要な値である。例えば、第２のリフレッシュレートは、３０Ｈｚ以上９６０Ｈｚ以下、好ましくは６０Ｈｚ以上９６０Ｈｚ以下、より好ましくは７５Ｈｚ以上９６０Ｈｚ以下、より好ましくは１２０Ｈｚ以上９６０Ｈｚ以下、より好ましくは２４０Ｈｚ以上９６０Ｈｚ以下とすることができる。
第２のリフレッシュレートを、第１のリフレッシュレートよりも高い値に設定することにより、動画像をより滑らかに自然に表示することができる。また書き換えに伴うちらつき（フリッカともいう）が使用者に視認されることが抑制されるため、使用者の目の疲労を低減できる。
このとき、ウィンドウ４５１内に表示される画像は、第１の画像４５２ａと、次に表示すべき第２の画像４５２ｂとが結合された画像である。ウィンドウ４５１内には、この結合された画像が一方向（ここでは左方向）に移動するように、第１の画像４５２ａの一部と、第２の画像４５２ｂの一部の領域が表示される。
また、結合された画像の移動と共に、ウィンドウ４５１内に表示された画像の輝度が初期（図５６（Ａ）の時点）の輝度に比べて段階的に低下する。
図５６（Ｃ）は、ウィンドウ４５１内に表示された画像が、所定座標に到達した時点を示している。したがって、この時点でウィンドウ４５１内に表示された画像の輝度が最も低い。
なお、図５６（Ｃ）では、所定座標として、第１の画像４５２ａと第２の画像４５２ｂのそれぞれが、半分ずつ表示されている座標としたが、これに限られず、使用者が自由に設定可能とすることが好ましい。
例えば、画像の初期座標から最終座標までの距離に対する、初期座標からの距離の比が０より大きく、１未満である座標を所定座標に設定すればよい。
また、画像が所定座標に達した時の輝度についても、使用者が自由に設定可能とすることが好ましい。例えば、画像が所定座標に達した時の輝度の、初期の輝度に対する比が０以上１未満、好ましくは０以上０．８以下、より好ましくは０以上０．５以下などに設定すればよい。
続いて、ウィンドウ４５１内には、結合された画像が移動しながら輝度が段階的に上昇するように表示される（図５６（Ｄ）。
図５６（Ｅ）は、結合された画像の座標が最終座標に達した時点を示している。ウィンドウ４５１内には、第２の画像４５２ｂのみが、初期の輝度と等しい輝度で表示されている。
なお、画像の移動が完了した後に、リフレッシュレートを第２のリフレッシュレートから、第１のリフレッシュレートに変更することが好ましい。
このような表示を行うことにより、画像の移動を使用者が目で追ったとしても、該画像の輝度が低減されているため、使用者の目の疲労を低減することができる。したがって、このような駆動方法を用いることにより、目にやさしい表示を実現できる。
≪文書情報の表示例≫
次に、表示ウィンドウの大きさよりも大きな文書情報をスクロールさせて表示する例について説明する。
図５７（Ａ）には、表示部４５０にウィンドウ４５５と、ウィンドウ４５５に表示された静止画像である文書情報４５６の一部が表示されている例を示している。
このとき、上記の第１のリフレッシュレートで表示を行っていることが好ましい。
ウィンドウ４５５は、例えば文書表示アプリケーションソフト、文書作成アプリケーションソフトなどを実行することにより表示され、文書情報を表示する表示領域を含む。
文書情報４５６は、その画像の大きさがウィンドウ４５５の表示領域よりも縦方向に大きい。したがってウィンドウ４５５には、その一部の領域のみが表示されている。また、図５７（Ａ）に示すように、ウィンドウ４５５は、文書情報４５６のどの領域が表示されているかを示すスクロールバー４５７を備えていてもよい。
入力部により画像を移動させる命令（ここでは、スクロール命令ともいう）が表示装置に与えられると、文書情報４５６の移動が開始される（図５７（Ｂ））。また、表示される画像の輝度が段階的に低下する。
なお、図５７（Ａ）の時点で第１のリフレッシュレートで表示を行っていた場合には、文書情報４５６の移動の前に、リフレッシュレートを第２のリフレッシュレートに変更すると好ましい。
ここでは、ウィンドウ４５５内に表示される画像の輝度だけでなく、表示部４５０に表示される画像全体の輝度が低下する様子を示している。
図５７（Ｃ）は、文書情報４５６の座標が所定座標に達した時点を示している。このとき、表示部４５０に表示される画像全体の輝度は最も低くなる。
続いて、ウィンドウ４５５内には、文書情報４５６が移動しながら表示される（図５７（Ｄ））。このとき、表示部４５０に表示される画像全体の輝度は段階的に上昇する。
図５７（Ｅ）は、文書情報４５６の座標が最終座標に達した時点を示している。ウィンドウ４５５内には、文書情報４５６の初期に表示された領域とは異なる領域が、初期の輝度と等しい輝度で表示される。
なお、文書情報４５６の移動が完了した後に、リフレッシュレートを第１のリフレッシュレートに変更することが好ましい。
このような表示を行うことにより、画像の移動を使用者が目で追ったとしても、該画像の輝度が低減されているため、使用者の目の疲労を低減することができる。したがって、このような駆動方法を用いることにより、目にやさしい表示を実現できる。
特に、文書情報などのコントラストの高い表示は、使用者の目の疲労がより顕著になるため、文書情報の表示にこのような駆動方法を適用することはより好ましい。
本実施の形態は、本明細書中に記載する他の実施の形態または他の実施例と適宜組み合わせて実施することができる。
（実施の形態８）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール、電子機器、及び表示装置について、図５８乃至図６０を用いて説明を行う。
＜８−１．表示モジュールに関する説明＞
図５８に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチセンサ８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
本発明の一態様の酸化物半導体膜または半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチセンサ８００４及び表示パネル８００６のサイズに合わせて、形状または寸法を適宜変更することができる。
タッチセンサ８００４は、抵抗膜方式または静電容量方式のタッチセンサを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチセンサ機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチセンサとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図５８において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
＜８−２．電子機器に関する説明＞
図５９（Ａ）乃至図５９（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有することができる。
図５９（Ａ）乃至図５９（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図５９（Ａ）乃至図５９（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図５９（Ａ）乃至図５９（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図５９（Ａ）乃至図５９（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図５９（Ａ）は、携帯情報端末９１００を示す斜視図である。携帯情報端末９１００が有する表示部９００１は、可撓性を有する。そのため、湾曲した筐体９０００の湾曲面に沿って表示部９００１を組み込むことが可能である。また、表示部９００１はタッチセンサを備え、指またはスタイラスなどで画面に触れることで操作することができる。例えば、表示部９００１に表示されたアイコンに触れることで、アプリケーションを起動することができる。
図５９（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を省略して図示しているが、図５９（Ａ）に示す携帯情報端末９１００と同様の位置に設けることができる。また、携帯情報端末９１０１は、文字及び画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メール、ＳＮＳ（ソーシャル・ネットワーキング・サービス）、及び電話などの着信を知らせる表示、電子メール、及びＳＮＳなどの題名、電子メール、及びＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図５９（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図５９（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
図５９（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図５９（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図５９（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図５９（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
また、図６０（Ａ）（Ｂ）は、複数の表示パネルを有する表示装置の斜視図である。なお、図６０（Ａ）は、複数の表示パネルが巻き取られた形態の斜視図であり、図６０（Ｂ）は、複数の表示パネルが展開された状態の斜視図である。
図６０（Ａ）（Ｂ）に示す表示装置９５００は、複数の表示パネル９５０１と、軸部９５１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域９５０２と、透光性を有する領域９５０３と、を有する。
また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネル９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの表示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の表示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用状況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表示装置とすることができる。
また、図６０（Ａ）（Ｂ）においては、表示領域９５０２が隣接する表示パネル９５０１で離間する状態を図示しているが、これに限定されず、例えば、隣接する表示パネル９５０１の表示領域９５０２を隙間なく重ねあわせることで、連続した表示領域９５０２としてもよい。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有する。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。また、本実施の形態において述べた電子機器の表示部においては、可撓性を有し、湾曲した表示面に沿って表示を行うことができる構成、または折り畳み可能な表示部の構成について例示したが、これに限定されず、可撓性を有さず、平面部に表示を行う構成としてもよい。
本実施の形態に示す構成は、他の実施の形態または他の実施例に示す構成と適宜組み合わせて用いることができる。
（実施の形態９）
本実施の形態では、本発明の一態様の表示モジュールの作製に用いることができる成膜装置について、図６１を用いて説明する。
図６１は本発明の一態様の表示モジュールの作製に用いることができる成膜装置３０００を説明する図である。なお、成膜装置３０００は、バッチ式のＡＬＤ装置の一例である。
＜９−１．成膜装置の構成例＞
本実施の形態で説明する成膜装置３０００は、成膜室３１８０と、成膜室３１８０に接続される制御部３１８２と、を有する（図６１参照）。
制御部３１８２は、制御信号を供給する制御装置（図示せず）ならびに制御信号を供給される流量制御器３１８２ａ、流量制御器３１８２ｂ、及び流量制御器３１８２ｃを有する。例えば、高速バルブを流量制御器に用いることができる。具体的にはＡＬＤ用バルブ等を用いることにより、精密に流量を制御することができる。また、流量制御器、及び配管の温度を制御する加熱機構３１８２ｈを有する。
流量制御器３１８２ａは、制御信号ならびに第１の原料、及び不活性ガスを供給され、制御信号に基づいて第１の原料または不活性ガスを供給する機能を有する。
流量制御器３１８２ｂは、制御信号ならびに第２の原料、及び不活性ガスを供給され、制御信号に基づいて第２の原料または不活性ガスを供給する機能を有する。
流量制御器３１８２ｃは、制御信号を供給され、制御信号に基づいて排気装置３１８５に接続する機能を有する。
≪原料供給部≫
なお、原料供給部３１８１ａは、第１の原料を供給する機能を有し、流量制御器３１８２ａに接続されている。
原料供給部３１８１ｂは、第２の原料を供給する機能を有し、流量制御器３１８２ｂに接続されている。
気化器または加熱手段等を原料供給部に用いることができる。これにより、固体の原料または液体の原料から気体の原料を生成することができる。
なお、原料供給部は２つに限定されず、３つ以上の原料供給部を有することができる。
≪原料≫
さまざまな物質を第１の原料に用いることができる。例えば、揮発性の有機金属化合物、金属アルコキシド等を第１の原料に用いることができる。第１の原料と反応をするさまざまな物質を第２の原料に用いることができる。例えば、酸化反応に寄与する物質、還元反応に寄与する物質、付加反応に寄与する物質、分解反応に寄与する物質または加水分解反応に寄与する物質などを第２の原料に用いることができる。
また、ラジカル等を用いることができる。例えば、原料をプラズマ源に供給し、プラズマ等を用いることができる。具体的には酸素ラジカル、窒素ラジカル等を用いることができる。
ところで、第１の原料と組み合わせて用いる第２の原料は、室温に近い温度で反応する原料が好ましい。例えば、反応温度が室温以上２００℃以下好ましくは５０℃以上１５０℃以下である原料が好ましい。
≪排気装置≫
排気装置３１８５は、排気する機能を有し、流量制御器３１８２ｃに接続されている。なお、排出される原料を捕捉するトラップを排出口３１８４と流量制御器３１８２ｃの間に有してもよい。ところで、除害設備を用いて排気を除害する。
≪制御部≫
制御部３１８２は、流量制御器を制御する制御信号または加熱機構を制御する制御信号等を供給する。例えば、第１のステップにおいて、第１の原料を加工部材の表面に供給する。そして、第２のステップにおいて、第１の原料と反応する第２の原料を供給する。これにより第１の原料は第２の原料と反応し、反応生成物が加工部材３０１０の表面に堆積することができる。
なお、加工部材３０１０の表面に堆積させる反応生成物の量は、第１のステップと第２のステップを繰り返すことにより、制御することができる。
なお、加工部材３０１０に供給される第１の原料の量は、加工部材３０１０の表面が吸着することができる量により制限される。例えば、第１の原料の単分子層が加工部材３０１０の表面に形成される条件を選択し、形成された第１の原料の単分子層に第２の原料を反応させることにより、極めて均一な第１の原料と第２の原料の反応生成物を含む層を形成することができる。
その結果、入り組んだ構造を表面に有する加工部材３０１０の表面に、さまざまな材料を成膜することができる。例えば３ｎｍ以上２００ｎｍ以下の厚さを有する膜を、加工部材３０１０に形成することができる。
例えば、加工部材３０１０の表面にピンホールと呼ばれる小さい穴等が形成されている場合、ピンホールの内部に回り込んで成膜材料を成膜し、ピンホールを埋めることができる。
また、余剰の第１の原料または第２の原料を、排気装置３１８５を用いて成膜室３１８０から排出する。例えば、アルゴンまたは窒素などの不活性ガスを導入しながら排気してもよい。
≪成膜室≫
成膜室３１８０は、第１の原料、第２の原料および不活性ガスを供給される導入口３１８３と、第１の原料、第２の原料および不活性ガスを排出する排出口３１８４とを有する。
成膜室３１８０は、単数または複数の加工部材３０１０を支持する機能を有する支持部３１８６と、加工部材を加熱する機能を有する加熱機構３１８７と、加工部材３０１０の搬入および搬出をする領域を開閉する機能を有する扉３１８８と、を有する。
例えば、抵抗加熱器または赤外線ランプ等を加熱機構３１８７に用いることができる。また、加熱機構３１８７は、例えば８０℃以上、１００℃以上または１５０℃以上に加熱する機能を有する。ところで、加熱機構３１８７は、例えば室温以上２００℃以下好ましくは５０℃以上１５０℃以下の温度になるように加工部材３０１０を加熱する。
また、成膜室３１８０は、圧力調整器および圧力検知器を有していてもよい。
≪支持部≫
支持部３１８６は、単数または複数の加工部材３０１０を支持する。これにより、一回の処理ごとに単数または複数の加工部材３０１０に例えば絶縁膜を形成できる。
＜９−２．膜の一例＞
本実施の形態で説明する成膜装置３０００を用いて、作製することができる膜の一例について説明する。
例えば、酸化物、窒化物、フッ化物、硫化物、三元化合物、金属またはポリマーを含む膜を形成することができる。
例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムシリケート、ハフニウムシリケート、酸化ランタン、酸化珪素、チタン酸ストロンチウム、酸化タンタル、酸化チタン、酸化亜鉛、酸化ニオブ、酸化ジルコニウム、酸化スズ、酸化イットリウム、酸化セリウム、酸化スカンジウム、酸化エルビウム、酸化バナジウムまたは酸化インジウム等を含む材料を成膜することができる。
例えば、窒化アルミニウム、窒化ハフニウム、窒化珪素、窒化タンタル、窒化チタン、窒化ニオブ、窒化モリブデン、窒化ジルコニウムまたは窒化ガリウム等を含む材料を成膜することができる。
例えば、銅、白金、ルテニウム、タングステン、イリジウム、パラジウム、鉄、コバルトまたはニッケル等を含む材料を成膜することができる。
例えば、硫化亜鉛、硫化ストロンチウム、硫化カルシウム、硫化鉛、フッ化カルシウム、フッ化ストロンチウムまたはフッ化亜鉛等を含む材料を成膜することができる。
例えば、チタンおよびアルミニウムを含む窒化物、チタンおよびアルミニウムを含む酸化物、アルミニウムおよび亜鉛を含む酸化物、マンガンおよび亜鉛を含む硫化物、セリウムおよびストロンチウムを含む硫化物、エルビウムおよびアルミニウムを含む酸化物、イットリウムおよびジルコニウムを含む酸化物等を含む材料を成膜することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態または他の実施例と適宜組み合わせることができる。
本実施例においては、ＸＲＤ分析を用いて酸化物半導体膜の結晶性について、評価を行った。
＜１−１．ＸＲＤ評価＞
ＸＲＤ評価のため、試料Ａ１、試料Ａ２、及び試料Ａ３を作製した。なお、試料Ａ１及び試料Ａ２が比較用の酸化物半導体膜であり、試料Ａ３が本発明の一態様の酸化物半導体膜である。
試料Ａ１としては、７２０ｍｍ×６００ｍｍサイズのガラス基板上に、厚さが１００ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比が１：１になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
試料Ａ２としては、７２０ｍｍ×６００ｍｍサイズのガラス基板上に、厚さが１００ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比が１：１になるようチャンバー内に導入し、圧力を０．２Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に５００ＷのＡＣ電力を投入して成膜した。
試料Ａ３としては、７２０ｍｍ×６００ｍｍサイズのガラス基板上に、厚さが１００ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比が７：３になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
以上の工程で、試料Ａ１、試料Ａ２、及び試料Ａ３を作製した。
作製した試料Ａ１、試料Ａ２、及び試料Ａ３について、多機能薄膜材料評価Ｘ線回折装置Ｄ８ ＤＩＳＣＯＶＥＲ Ｈｙｂｒｉｄ（Ｂｒｕｋｅｒ ＡＸＳ社製）を用いてＸＲＤ分析を行った。ＸＲＤ分析としては、Ｏｕｔ−Ｏｆ−Ｐｌａｎｅ法とした。
試料Ａ１及び試料Ａ３におけるＸＲＤプロファイルを図６２（Ａ）（Ｂ）に示す。図６２（Ａ）が試料Ａ１、図６２（Ｂ）が試料Ａ３の結果である。なお、ＸＲＤ分析を行った７２０ｍｍ×６００ｍｍサイズのガラス基板の座標としては、先の実施の形態１における図４で示した基板中央（領域Ｈ３）とした。
図６２（Ａ）（Ｂ）に示すように、試料Ａ１及び試料Ａ３ともに、２θ＝３１°近傍にピークが見られた。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、いずれの試料も酸化物半導体膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが示唆された。また、得られた２θ＝３１°近傍のピークを比較すると、試料Ａ１と比較して、試料Ａ３ではピークの幅がより狭く、鋭いことがわかる。よって、試料Ａ３の結晶性は、試料Ａ１の結晶性よりも高いことが分かった。
次に、７２０ｍｍ×６００ｍｍサイズのガラス基板面内での結晶性の面内分布を確認するため、ＸＲＤプロファイルによって得られるピークの角度を、基板中央からの距離に対してプロットした結果について、図６３及び図６４に示す。なお、図６３及び図６４において、横軸が基板中央からの距離を表し、縦軸がＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されるピーク２θの角度を表す。
なお、２θ＝３１°近傍のピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面の原子間隔を表しており、２θ角度が大きくなると（００９）面の原子間隔が減少していることを意味し、２θ角度が小さくなると（００９）面の原子間隔が増加していることを意味する。
基板面内の測定した座標としては、試料Ａ１においては、領域Ａ３、領域Ｂ３、領域Ｃ３、領域Ｄ３、領域Ｅ３、領域Ｆ３、領域Ｇ３、領域Ｈ３、領域Ｉ３、領域Ｊ３、領域Ｋ３、領域Ｍ３、領域Ｎ３、及び領域Ｏ３とした。また、試料Ａ２及び試料Ａ３においては、領域Ａ３、領域Ｂ３、領域Ｃ３、領域Ｄ３、領域Ｅ３、領域Ｆ３、領域Ｇ３、及び領域Ｈ３とした。
図６３及び図６４に示すように、試料Ａ１、試料Ａ２、及び試料Ａ３のいずれにおいても、基板中央近傍のピーク角度が大きく、基板中央からの距離が大きくなるに従ってピーク角度が小さくなっている。したがって、基板中央においては（００９）面の原子間隔が小さく密であるため、結晶性が高いといえる。
また、試料Ａ３のピーク角度は、試料Ａ１及び試料Ａ２よりも大きい。すなわち、試料Ａ３は、試料Ａ１及び試料Ａ２よりも（００９）面の原子間隔が小さく密であるため、結晶性が高いといえる。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用いることができる。
本実施例においては、本発明の一態様のトランジスタを作製し、Ｃ−Ｖ特性の評価を行った。作製したトランジスタは、先の実施の形態１における図１０で示すトランジスタ６００に相当するトランジスタである。
＜２−１．トランジスタ構造＞
本実施例においては、トランジスタ６００に相当するトランジスタとして、以下に示す試料Ｃ１、試料Ｃ２及び試料Ｃ３を作製し評価を行った。なお、試料Ｃ１、試料Ｃ２及び試料Ｃ３ともに、チャネル長が２００μｍ、チャネル幅が５０μｍのトランジスタとした。また、試料Ｃ１、試料Ｃ２及び試料Ｃ３で酸化物半導体膜６０８の構造が異なり、それ以外の構造については同じとした。酸化物半導体膜６０８の形成条件の詳細については、トランジスタの作製方法で詳細に説明する。なお、試料Ｃ１及び試料Ｃ２が比較用のトランジスタであり、試料Ｃ３が本発明の一態様のトランジスタである。
＜２−２．トランジスタの作製方法＞
まず、基板６０２上に導電膜６０４を形成した。基板６０２としては、大きさが７２０ｍｍ×６００ｍｍのガラス基板を用いた。また、導電膜６０４としては、厚さが１００ｎｍのタングステン膜を、スパッタリング装置を用いて形成した。
次に、基板６０２及び導電膜６０４上に、絶縁膜６０６、６０７を形成した。絶縁膜６０６としては、厚さが４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜６０７としては、厚さが５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、絶縁膜６０７上に酸化物半導体膜６０８を形成した。
試料Ｃ１の酸化物半導体膜６０８としては、厚さが３５ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比を１：１になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
試料Ｃ２の酸化物半導体膜６０８としては、厚さが３５ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比が１：１になるようチャンバー内に導入し、圧力を０．２Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に５００ＷのＡＣ電力を投入して成膜した。
試料Ｃ３の酸化物半導体膜６０８としては、厚さが２５ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスの流量比を７：３になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
次に、第１の熱処理を行った。該第１の熱処理としては、窒素雰囲気下で４５０℃、１時間の熱処理を行い、続けて窒素と酸素の混合ガス雰囲気下で４５０℃、１時間の熱処理とした。
次に、絶縁膜６０７、酸化物半導体膜６０８上に導電膜を形成し、該導電膜上にレジストマスクを形成し、所望の領域をエッチングすることで、導電膜６１２ａ、６１２ｂを形成した。導電膜６１２ａ、６１２ｂとしては、厚さが５０ｎｍのタングステン膜と、厚さが４００ｎｍのアルミニウム膜と、厚さが１００ｎｍのチタン膜とを、スパッタリング装置を用いて真空中で連続して形成した。なお、導電膜６１２ａ、６１２ｂの形成後レジストマスクを除去した。
次に、絶縁膜６０７、酸化物半導体膜６０８、及び導電膜６１２ａ、６１２ｂ上から、リン酸水溶液（リン酸の濃度が８５％の水溶液を、さらに純水で１００倍に希釈した水溶液）を塗布し、導電膜６１２ａ、６１２ｂから露出した酸化物半導体膜６０８の表面の一部を除去した。
次に、絶縁膜６０７、酸化物半導体膜６０８、及び導電膜６１２ａ、６１２ｂ上に絶縁膜６１４及び絶縁膜６１６を形成した。絶縁膜６１４としては、厚さが５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜６１６としては、厚さが４００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜６１４及び絶縁膜６１６としては、ＰＥＣＶＤ装置により真空中で連続して形成した。
絶縁膜６１４の成膜条件としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスと、流量２０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供給して成膜した。また、絶縁膜６１６の成膜条件としては、基板温度を２２０℃とし、流量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１５００ＷのＲＦ電力を供給して成膜した。
次に、第２の熱処理を行った。該第２の熱処理としては、窒素を含む雰囲気下で３５０℃、１時間とした。
次に、絶縁膜６１４、６１６に酸素添加処理を行った。酸素添加処理条件としては、アッシング装置を用い、基板温度を４０℃とし、流量２５０ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を１５Ｐａとし、基板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の電極間に４５００ＷのＲＦ電力を供給して行った。
次に、絶縁膜６１６上に絶縁膜６１８を形成した。絶縁膜６１８としては、厚さが１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。絶縁膜６１８の成膜条件としては、基板温度を３５０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスをチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電力を供給して成膜した。
次に、絶縁膜６１８上に導電膜を形成し、該導電膜を加工することで導電膜６２０を形成した。導電膜６２０としては、厚さが１００ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した。該ＩＴＳＯ膜の成膜条件としては、基板温度を室温とし、流量７２ｓｃｃｍのアルゴンガスと、流量５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．１５Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲットに３２００ＷのＤＣ電力を供給した。なお、ＩＴＳＯ膜に用いた金属酸化物ターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］とした。
次に、第３の熱処理を行った。該第３の熱処理としては、窒素雰囲気下で２５０℃ １時間とした。
以上の工程で試料Ｃ１、試料Ｃ２及び試料Ｃ３を作製した。
＜２−３．トランジスタのＣ−Ｖ特性の評価＞
上記作製した試料Ｃ１、試料Ｃ２及び試料Ｃ３のＣ−Ｖ特性の測定を行った。Ｃ−Ｖ特性の測定において、Ｔｏｐ Ｇａｔｅ Ｓｗｅｅｐでは、第１のゲート電極として機能する導電膜６０４を電気的に接地し、第２のゲート電極として機能する導電膜６２０と、ソース電極及びドレイン電極として機能する導電膜６１２ａ、６１２ｂとの間で測定を行った。また、Ｂｏｔｔｏｍ Ｇａｔｅ Ｓｗｅｅｐでは、第２のゲート電極として機能する導電膜６２０を電気的に接地し、第１のゲート電極として機能する導電膜６０４と、ソース電極及びドレイン電極として機能する導電膜６１２ａ、６１２ｂとの間で測定を行った。
なお、Ｃ−Ｖ特性の測定においては、導電膜６１２ａ、６１２ｂと、導電膜６０４または導電膜６２０との間の電圧（ゲート電圧Ｖｇともいう）を−１０Ｖから１０Ｖまで０．０１Ｖ間隔で印加した。なおゲート電圧Ｖｇとしては、１０ｋＨｚの交流電圧を印加した。また、測定したＣ−Ｖ特性を、先の実施の形態１に記載の式（５）で表されるガウシアン曲線でフィッティングすることで、浅い欠陥準位密度ＮＳＳのピーク値Ｎを導出した。
また、７２０ｍｍ×６００ｍｍサイズのガラス基板の面内における欠陥準位密度の面内分布を確認するため、浅い欠陥準位密度（ｓＤＯＳ）のピーク値を基板面内において算出した。なお、Ｃ−Ｖ特性を測定したトランジスタの７２０ｍｍ×６００ｍｍサイズのガラス基板の座標については、図４を参酌すればよい。試料Ｃ１としては、領域Ｃ６、領域Ｄ６、領域Ｆ６、領域Ｇ６、領域Ｉ６、領域Ｊ６、領域Ｌ６及び領域Ｍ６とした。また、試料Ｃ２及び試料Ｃ３としては、領域Ｃ３、領域Ｄ３、領域Ｆ３、領域Ｇ３、領域Ｉ３、領域Ｊ３、領域Ｌ３及び領域Ｍ３とした。
次に、上記方法で求めた浅い欠陥準位密度（ｓＤＯＳ）のピーク値を、図６５乃至図６７に示す。なお、図６５、図６６、及び図６７は、それぞれ試料Ｃ１、試料Ｃ２、及び試料Ｃ３の結果である。
図６５及び図６６に示すように、試料Ｃ１及び試料Ｃ２においては、基板中央近傍から基板外周部近傍に向かって、ｓＤＯＳが増加していく傾向がみられる。この結果は、先の実施例１で示したＸＲＤで求めた結晶性の高さと逆の相関が見られる。すなわち、結晶性が高い基板中央近傍においてはｓＤＯＳが小さい結果が得られた。
また、図６７に示すように、試料Ｃ３においては、基板面内全体に渡って、ｓＤＯＳのピーク値が小さい結果となった。また、Ｔｏｐ Ｇａｔｅ ＳｗｅｅｐとＢｏｔｔｏｍ Ｇａｔｅ Ｓｗｅｅｐとの差もほとんどない結果となった。先の実施例１で示したように、試料Ｃ３に用いた酸化物半導体膜と同様に成膜した試料Ａ３の酸化物半導体膜の結晶性が高いことから、結晶性の高い酸化物半導体膜は、ｓＤＯＳのピーク値が小さい酸化物半導体膜であることが分かった。また、ｓＤＯＳのピーク値が、１×１０１３ｃｍ−２ｅＶ−１未満、より好ましくは２×１０１２ｃｍ−２ｅＶ−１未満、さらに好ましくは１×１０１０ｃｍ−２ｅＶ−１未満、の酸化物半導体膜であることが好ましい。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用いることができる。
本実施例においては、酸化物半導体膜の成膜時における絶縁膜へのダメージについて評価を行った。
＜３−１．ＴＤＳ分析＞
酸化物半導体膜の成膜時の絶縁膜へのダメージ評価としては、昇温脱離ガス分析法（ＴＤＳ）を用いて絶縁膜を測定した。絶縁膜のＴＤＳ分析において、酸化物半導体膜の成膜時に用いるアルゴンおよび酸素分子の放出量を測定し、評価を行った。ＴＤＳ分析のため、試料Ｄ１、試料Ｄ２、及び試料Ｄ３を作製した。なお、試料Ｄ１及び試料Ｄ２が比較用の酸化物半導体膜を成膜した試料であり、試料Ｄ３が本発明の一態様の酸化物半導体膜を成膜した試料である。
試料Ｄ１、試料Ｄ２、及び試料Ｄ３はともに、絶縁膜上に酸化物半導体膜を成膜し、その後に酸化物半導体膜を除去した試料である。また、試料Ｄ１、試料Ｄ２、及び試料Ｄ３で酸化物半導体膜の形成条件が異なり、それ以外の条件は同じとした。酸化物半導体膜の形成条件の詳細については、以下に説明する。
まず、７２０ｍｍ×６００ｍｍサイズのガラス基板上に、厚さが４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。窒化シリコン膜の形成後、窒素雰囲気下で４５０℃、１時間の熱処理を行い、絶縁膜を形成した。続いて、絶縁膜上に酸化物半導体膜としてＩＧＺＯ膜を、スパッタリング装置を用いて３５ｎｍの厚さになるよう形成した。
試料Ｄ１の酸化物半導体膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比が１：１になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
試料Ｄ２の酸化物半導体膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比が１：１になるようチャンバー内に導入し、圧力を０．２Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に５００ＷのＡＣ電力を投入して成膜した。
試料Ｄ３の酸化物半導体膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比が７：３になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
酸化物半導体膜の成膜後、ウエットエッチングプロセスを用いて酸化物半導体膜を除去し、絶縁膜を露出させた。以上の工程により、試料Ｄ１、試料Ｄ２、及び試料Ｄ３を作製した。
７２０ｍｍ×６００ｍｍサイズのガラス基板の面内での絶縁膜へのダメージの面内分布を確認するために、領域Ａ３乃至領域Ｏ３においてＴＤＳ分析を行った。ＴＤＳ分析を行った基板面内の座標としては、図４を参酌すればよい。
試料Ｄ１、試料Ｄ２、及び試料Ｄ３のＴＤＳ分析によって測定したアルゴンの放出量を図６８（Ａ）及び図６９（Ａ）に示す。また、酸素分子の放出量を図６８（Ｂ）及び図６９（Ｂ）に示す。なお、図６８（Ａ）（Ｂ）には試料Ｄ１及び試料Ｄ２の結果を示し、図６９（Ａ）（Ｂ）には試料Ｄ１及び試料Ｄ３の結果を示す。
図６８及び図６９に示すＴＤＳ分析の結果より、酸化物半導体膜の成膜時に絶縁膜に打ち込まれたアルゴン及び酸素の量が測定できる。すなわち、絶縁膜のアルゴンおよび酸素の放出量が少ないほど、酸化物半導体膜の成膜時に絶縁膜に打ち込まれたアルゴンおよび酸素が少ないといえ、酸化物半導体膜の成膜における絶縁膜へのダメージが少ないといえる。
試料Ｄ１と比較して試料Ｄ２においては、酸素分子の放出量は減少したが、アルゴンの放出量は増加した。したがって、試料Ｄ２の絶縁膜のダメージは小さいとはいえない。
一方、試料Ｄ１と比較して試料Ｄ３においては、アルゴンの放出量が変わらずに、酸素の放出量が減少する結果となった。このことから、試料Ｄ３の絶縁膜のダメージが減少しているといえる。これは、試料Ｄ３の酸化物半導体膜は結晶性が高く、緻密な膜であるためと考えられる。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用いることができる。
本実施例においては、酸化物半導体膜の成膜時のアルゴンガスと酸素ガスとの流量比による、酸化物半導体膜の結晶性の変化について、ＸＲＤ分析を用いて評価を行った。
ＸＲＤ評価のため、試料Ｅ１乃至Ｅ９を作製した。また、試料Ｅ１乃至試料Ｅ９において、成膜時のアルゴンガスと酸素ガスとの流量比が異なり、それ以外の成膜条件については同じとした。
試料Ｅ１としては、ガラス基板上に、厚さが１００ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比における酸素ガスの比率が０％になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
試料Ｅ２乃至Ｅ９におけるアルゴンガスと酸素ガスとの流量比における酸素ガスの比率はそれぞれ、５％、１０％、２０％、３０％、４０％、５０％、７０％、１００％、とした。
作製した試料Ｅ１乃至試料Ｅ９について、多機能薄膜材料評価Ｘ線回折装置Ｄ８ ＤＩＳＣＯＶＥＲ Ｈｙｂｒｉｄ（Ｂｒｕｋｅｒ ＡＸＳ社製）を用いてＸＲＤ分析を行った。ＸＲＤ分析としては、Ｏｕｔ−Ｏｆ−Ｐｌａｎｅ法とした。
試料Ｅ１乃至試料Ｅ９におけるＸＲＤプロファイルを図７０乃至図７２に示す。図７０（Ａ）が試料Ｅ１、図７０（Ｂ）が試料Ｅ２、図７０（Ｃ）が試料Ｅ３、図７１（Ａ）が試料Ｅ４、図７１（Ｂ）が試料Ｅ５、図７１（Ｃ）が試料Ｅ６、図７２（Ａ）が試料Ｅ７、図７２（Ｂ）が試料Ｅ８、図７２（Ｃ）が試料Ｅ９、の結果である。
図７０乃至図７２に示すように、試料Ｅ２乃至試料Ｅ９において、２θ＝３１°近傍にピークが見られた。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、試料Ｅ２乃至試料Ｅ９においては酸化物半導体膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが示唆された。
また、ＩＧＺＯ膜の成膜時の酸素ガスの比率が高いほど、２θ＝３１°近傍のピーク強度が大きくなる傾向が見られた。すなわち、成膜時の酸素の比率が高い方が、結晶性が高くなることが分かった。したがって、酸化物半導体膜の成膜時の酸素ガスの比率としては、１０％以上が好ましい。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用いることができる。
本実施例においては、酸化物半導体膜の酸素の透過性について、評価を行った。
酸化物半導体膜の酸素の透過性の評価としては、昇温脱離ガス分析法（ＴＤＳ）を用いて測定した。ＴＤＳ分析において、酸化物半導体膜下の絶縁膜に添加した酸素の放出量を測定し、評価を行った。ＴＤＳ分析のため、試料Ｆ１乃至試料Ｆ６を作製した。
試料Ｆ１乃至試料Ｆ５は、絶縁膜に酸素を添加し、該絶縁膜上に酸化物半導体膜を成膜した試料である。また、試料Ｆ１乃至試料Ｆ５で酸化物半導体膜の成膜時のアルゴンガスと酸素ガスとの流量比が異なり、それ以外の条件は同じとした。
試料Ｆ１としては、ガラス基板上に、厚さが４００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。酸化窒化シリコン膜の形成後、窒素雰囲気下で３５０℃、１時間の熱処理を行い、絶縁膜を形成した。
次に、絶縁膜上に導電膜を形成した。導電膜としては、厚さが５ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した。該ＩＴＳＯ膜の成膜条件としては、基板温度を室温とし、流量７２ｓｃｃｍのアルゴンガスと、流量５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．１５Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲットに１０００ＷのＤＣ電力を供給した。なお、ＩＴＳＯ膜に用いた金属酸化物ターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］とした。
続いて、導電膜を通過させて、絶縁膜に酸素を添加した。酸素を添加する方法としては、アッシング装置を用い、基板温度を４０℃とし、流量２５０ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を１５Ｐａとし、基板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の電極間に４５００ＷのＲＦ電力を供給して行った。絶縁膜へ酸素を添加後、ウエットエッチングプロセスを用いてＩＴＳＯ膜を除去した。
次に、絶縁膜上に酸化物半導体膜としてＩＧＺＯ膜を、スパッタリング装置を用いて１０ｎｍの厚さになるよう形成した。
また、試料Ｆ１の酸化物半導体膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比における酸素ガスの比率が１０％になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
以上の工程により、試料Ｆ１を作製した。
試料Ｆ２乃至試料Ｆ５におけるアルゴンガスと酸素ガスとの流量比における酸素ガスの比率はそれぞれ、２０％、３０％、４０％、５０％、とした。
以上作製した試料Ｆ１乃至試料Ｆ５についてＴＤＳ分析を行った。ＴＤＳ分析によって測定した酸素の放出量を図７３（Ａ）（Ｂ）（Ｃ）（Ｄ）及び（Ｅ）に示す。なお、図７３（Ａ）には試料Ｆ１の結果を、図７３（Ｂ）には試料Ｆ２の結果を、図７３（Ｃ）には試料Ｆ３の結果を、図７３（Ｄ）には試料Ｆ４の結果を、図７３（Ｅ）には試料Ｆ５の結果を、それぞれ示す。
ＴＤＳ分析の結果より、絶縁膜に打ち込まれた酸素が酸化物半導体膜を通して放出される量が測定できる。すなわち、酸素の放出量が少ないほど、酸化物半導体膜の酸素の透過性が小さいといえる。図７３に示すＴＤＳ分析の結果より、酸化物半導体膜の成膜時の酸素ガスの流量比が小さくなることで、酸化物半導体膜の酸素の透過性が向上していることが分かった。したがって、酸化物半導体膜へ酸素を導入させるためには、酸化物半導体膜の成膜時の酸素の流量比は小さい方が好ましく、具体的には４０％以下が好ましいことが分かった。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用いることができる。
本実施例では、酸化物半導体膜中のエネルギーギャップ内の深い準位に存在する欠陥準位密度を測定した。
＜試料の作製方法＞
本実施例においては、図７４に示す構造を有する試料Ｇ１乃至試料Ｇ８を作製し評価を行った。なお、試料Ｇ１乃至試料Ｇ８の酸化物半導体膜２０８は、酸化物半導体膜２０８ｂ及び酸化物半導体膜２０８ｃを有する。また、試料Ｇ１乃至試料Ｇ８で、酸化物半導体膜２０８ｂの成膜時のアルゴンガスと酸素ガスとの流量比が異なり、それ以外の条件は同じとした。
まず、基板２０２上に、酸化物半導体膜２０８を形成した。
試料Ｇ１において、酸化物半導体膜２０８が有する酸化物半導体膜２０８ｂとしては、厚さが１０ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比における酸素ガスの比率が０％になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。続いて、酸化物半導体膜２０８ｃとして、厚さが１５ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比における酸素ガスの比率が５０％になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
試料Ｇ２乃至試料Ｇ８の酸化物半導体膜２０８ｂの成膜時におけるアルゴンガスと酸素ガスとの流量比における酸素ガスの比率はそれぞれ、５％、１０％、２０％、３０％、４０％、５０％、７０％とした。
次に、酸化物半導体膜２０８上に導電膜を形成し、該導電膜上にレジストマスクを形成し、所望の領域をエッチングすることで、導電膜２１２ａ、２１２ｂを形成した。導電膜２１２ａ、２１２ｂとしては、厚さが５０ｎｍのタングステン膜と、厚さが４００ｎｍのアルミニウム膜と、厚さが１００ｎｍのチタン膜とを、スパッタリング装置を用いて真空中で連続して形成した。なお、導電膜２１２ａ、２１２ｂの形成後レジストマスクを除去した。
次に、酸化物半導体膜２０８、及び導電膜２１２ａ、２１２ｂ上に絶縁膜２１４及び絶縁膜２１６を形成した。絶縁膜２１４としては、厚さが５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜２１６としては、厚さが４００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜２１４及び絶縁膜２１６としては、ＰＥＣＶＤ装置により真空中で連続して形成した。
絶縁膜２１４の成膜条件としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスと、流量２０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供給して成膜した。また、絶縁膜２１６の成膜条件としては、基板温度を２２０℃とし、流量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１５００ＷのＲＦ電力を供給して成膜した。
次に、窒素を含む雰囲気下で３５０℃、１時間の熱処理を行った。
次に、絶縁膜２１４、２１６上に導電膜として、厚さが５ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した。該ＩＴＳＯ膜の成膜条件としては、基板温度を室温とし、流量７２ｓｃｃｍのアルゴンガスと、流量５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．１５Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲットに１０００ＷのＤＣ電力を供給した。なお、ＩＴＳＯ膜に用いた金属酸化物ターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］とした。
続いて、導電膜を通過させて、絶縁膜２１４、２１６に酸素を添加した。酸素を添加する方法としては、アッシング装置を用い、基板温度を４０℃とし、流量２５０ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を１５Ｐａとし、基板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の電極間に４５００ＷのＲＦ電力を供給して行った。絶縁膜へ酸素を添加後、ウエットエッチングプロセスを用いてＩＴＳＯ膜を除去した。
次に、絶縁膜２１６上に絶縁膜２１８を形成した。絶縁膜２１８としては、厚さが１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。絶縁膜２１８の成膜条件としては、基板温度を３５０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスをチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電力を供給して成膜した。
以上の工程で試料Ｇ１乃至試料Ｇ８を作製した。
＜深い欠陥準位密度の評価＞
上記、作成した試料Ｇ１乃至試料Ｇ８において、酸化物半導体膜の深い欠陥準位の評価を行った。本実施例において、酸化物半導体の欠陥準位は、一定電流測定法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）によって、評価を行った。
ＣＰＭ測定は、試料に設けられた２電極間に電圧を印加した状態で光電流値が一定となるように端子間の試料面に照射する光量を調整し、照射する光量から吸収係数を導出することを各波長にて行う。ＣＰＭ測定において、試料に欠陥があるとき、欠陥の存在する準位に応じたエネルギー（波長より換算）における吸収係数が増加する。この吸収係数の増加分に定数を掛けることにより、試料の深い欠陥準位密度（以下、ｄＤＯＳとも記す）を導出することができる。
ＣＰＭ測定によって得られた吸収係数のカーブからバンドの裾に起因するアーバックテールと呼ばれる吸収係数分を取り除くことにより、欠陥準位による吸収係数を以下の式から算出することができる。なお、α（Ｅ）は、各エネルギーにおける吸収係数を表し、αｕは、アーバックテールによる吸収係数を表す。
ここで、試料Ｇ５について、ＣＰＭ測定を行った結果を図７５（Ａ）（Ｂ）に示す。図７５（Ａ）に、試料Ｇ５の吸収係数のカーブを示す。なお、図７５（Ａ）において、横軸は光エネルギーを表し、縦軸は吸収係数を表す。図７５（Ａ）に示す太線は、試料Ｇ５の吸収係数のカーブを示し、点線は接線を示し、細線は光学的に測定した吸収係数を示す。
また、図７５（Ｂ）に、吸収係数のカーブからバンドテール起因の吸収係数を除いた吸収係数、すなわち欠陥準位に起因する吸収係数を示す。なお、図７５（Ｂ）において、横軸は吸収係数を表し、縦軸は光エネルギーを表す。図７５（Ｂ）の縦軸において、酸化物半導体膜の伝導帯の下端を０ｅＶとし、価電子帯の上端を３．１５ｅＶとする。図７５（Ｂ）において、実線で示す曲線は試料Ｇ５の欠陥準位に起因する吸収に相当し、エネルギーが１．５ｅＶ以上２．３ｅＶ以下の範囲において、欠陥準位に起因する吸収が確認された。エネルギー毎の値を積分すると、試料Ｇ５における欠陥準位による吸収係数は、１．３９×１０−２ｃｍ−１であった。
上記の方法にて、算出した試料Ｇ１乃至試料Ｇ８の欠陥準位に起因する吸収係数を図７６に示す。図７６に示すように、酸化物半導体膜２０８ｂの成膜時の酸素ガスの比率によって、欠陥準位による吸収係数が変化する結果が得られた。酸素の比率が１０％乃至７０％においては、酸素の比率が小さいほど欠陥準位による吸収係数が低下する結果となっていることから、酸化物半導体膜２０８上の絶縁膜に添加した酸素が酸化物半導体膜２０８に十分に拡散することで、酸化物半導体膜中の欠陥準位を低下させることができていると考えられる。一方、酸素ガスの比率が５％以下においては、欠陥準位による吸収係数が増加する傾向が見られたことから、したがって、酸化物半導体膜２０８ｂの成膜時の酸素ガスの比率は、１０％以上５０％以下であることが好ましいことが分かった。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用いることができる。
本実施例においては、本発明の一態様のトランジスタを作製し、電気特性の評価を行った。
電気特性を評価するトランジスタとして、図７７で示すトランジスタ２８０に相当する試料Ｈ１乃至試料Ｈ７を作製した。図７７（Ａ）は、トランジスタ２８０の上面図であり、図７７（Ｂ）は、図７７（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図７７（Ｃ）は、図７７（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ２８０は、基板２０２上のゲート電極として機能する導電膜２０４と、基板２０２及び導電膜２０４上の絶縁膜２０６と、絶縁膜２０６上の絶縁膜２０７と、絶縁膜２０７上の酸化物半導体膜２０８と、酸化物半導体膜２０８に電気的に接続されるソース電極として機能する導電膜２１２ａと、酸化物半導体膜２０８に電気的に接続されるドレイン電極として機能する導電膜２１２ｂと、を有する。また、酸化物半導体膜２０８は、酸化物半導体膜２０８ｂ、２０８ｃを有する。
また、トランジスタ２８０上、より詳しくは、導電膜２１２ａ、２１２ｂ及び酸化物半導体膜２０８上には絶縁膜２１４、２１６、２１８が設けられる。なお、絶縁膜２０６、２０７は、ゲート絶縁膜としての機能を有する。
なお、試料Ｈ１乃至試料Ｈ７において、酸化物半導体膜２０８の構造が異なり、それ以外の構造については同じとした。酸化物半導体膜２０８の形成条件の詳細については、以下のトランジスタの作製方法で詳細に説明する。
＜トランジスタの作製方法＞
次に、図７７に示すトランジスタ２８０の作製方法について説明する。まず、基板２０２上に導電膜２０４を形成した。基板２０２としては、ガラス基板を用いた。また、導電膜２０４としては、厚さが１００ｎｍのタングステン膜を、スパッタリング装置を用いて形成した。
次に、基板２０２及び導電膜２０４上に、絶縁膜２０６、２０７を形成した。絶縁膜２０６としては、厚さが４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜２０７としては、厚さが５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、絶縁膜２０７上に酸化物半導体膜２０８を形成した。
試料Ｈ１の酸化物半導体膜２０８が有する酸化物半導体膜２０８ｂとしては、厚さが１０ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比における酸素ガスの比率が１０％になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。続いて、酸化物半導体膜２０８ｃとしては、厚さが１５ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比における酸素ガスの比率が５０％になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
試料Ｈ２の酸化物半導体膜２０８が有する酸化物半導体膜２０８ｂとしては、厚さが１０ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比における酸素ガスの比率が３０％になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。続いて、酸化物半導体膜２０８ｃとしては、厚さが１５ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比における酸素ガスの比率が５０％になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
試料Ｈ３の酸化物半導体膜２０８が有する酸化物半導体膜２０８ｂとしては、厚さが１０ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比における酸素ガスの比率が５０％になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。続いて、酸化物半導体膜２０８ｃとしては、厚さが１５ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比における酸素ガスの比率が５０％になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
試料Ｈ４の酸化物半導体膜２０８が有する酸化物半導体膜２０８ｂとしては、厚さが１０ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比における酸素ガスの比率が１００％になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。続いて、酸化物半導体膜２０８ｃとしては、厚さが１５ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比における酸素ガスの比率が５０％になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
試料Ｈ５の酸化物半導体膜２０８が有する酸化物半導体膜２０８ｂとしては、厚さが１５ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比における酸素ガスの比率が３０％になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。続いて、酸化物半導体膜２０８ｃとしては、厚さが１５ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比における酸素ガスの比率が５０％になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
試料Ｈ６の酸化物半導体膜２０８が有する酸化物半導体膜２０８ｂとしては、厚さが２０ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比における酸素ガスの比率が３０％になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。続いて、酸化物半導体膜２０８ｃとしては、厚さが１５ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比における酸素ガスの比率が５０％になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
試料Ｈ７の酸化物半導体膜２０８が有する酸化物半導体膜２０８ｂとしては、厚さが１０ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比における酸素ガスの比率が３０％になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。続いて、酸化物半導体膜２０８ｃとしては、厚さが３０ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、アルゴンガスと酸素ガスとの流量比における酸素ガスの比率が５０％になるようチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
次に、絶縁膜２０７、酸化物半導体膜２０８上に導電膜を形成し、該導電膜上にレジストマスクを形成し、所望の領域をエッチングすることで、導電膜２１２ａ、２１２ｂを形成した。導電膜２１２ａ、２１２ｂとしては、厚さが５０ｎｍのタングステン膜と、厚さが４００ｎｍのアルミニウム膜と、厚さが１００ｎｍのチタン膜とを、スパッタリング装置を用いて真空中で連続して形成した。なお、導電膜２１２ａ、２１２ｂの形成後レジストマスクを除去した。
次に、絶縁膜２０７、酸化物半導体膜２０８、及び導電膜２１２ａ、２１２ｂ上から、リン酸水溶液（リン酸の濃度が８５％の水溶液を、さらに純水で１００倍に希釈した水溶液）を塗布し、導電膜２１２ａ、２１２ｂから露出した酸化物半導体膜２０８の表面の一部を除去した。
次に、絶縁膜２０７、酸化物半導体膜２０８、及び導電膜２１２ａ、２１２ｂ上に絶縁膜２１４及び絶縁膜２１６を形成した。絶縁膜２１４としては、厚さが４０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜２１６としては、厚さが４００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜２１４及び絶縁膜２１６としては、ＰＥＣＶＤ装置により真空中で連続して形成した。
絶縁膜２１４の成膜条件としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスと、流量２０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供給して成膜した。また、絶縁膜２１６の成膜条件としては、基板温度を２２０℃とし、流量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１５００ＷのＲＦ電力を供給して成膜した。
次に、窒素を含む雰囲気下で３５０℃、１時間の熱処理を行った。
次に、絶縁膜２１４、２１６上に導電膜として、厚さが５ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した。該ＩＴＳＯ膜の成膜条件としては、基板温度を室温とし、流量７２ｓｃｃｍのアルゴンガスと、流量５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．１５Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲットに１０００ＷのＤＣ電力を供給した。なお、ＩＴＳＯ膜に用いた金属酸化物ターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］とした。
続いて、導電膜を通過させて、絶縁膜２１４、２１６に酸素を添加した。酸素を添加する方法としては、アッシング装置を用い、基板温度を４０℃とし、流量２５０ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を１５Ｐａとし、基板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の電極間に４５００ＷのＲＦ電力を供給して行った。絶縁膜へ酸素を添加後、ウエットエッチングプロセスを用いてＩＴＳＯ膜を除去した。
次に、絶縁膜２１６上に絶縁膜２１８を形成した。絶縁膜２１８としては、厚さが１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。絶縁膜２１８の成膜条件としては、基板温度を３５０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスをチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電力を供給して成膜した。
以上の工程で試料Ｈ１乃至試料Ｈ７に相当するトランジスタを作製した。なお、当該トランジスタのサイズとしてはそれぞれ、チャネル長が２μｍ且つチャネル幅が５０μｍ、チャネル長が３μｍ且つチャネル幅が５０μｍ、及びチャネル長が６μｍ且つチャネル幅が５０μｍ、という３種類のサイズを有するトランジスタを作製した。以下では、チャネル長が２μｍの試料Ｈ１を試料Ｈ１−１と、チャネル長が３μｍの試料Ｈ１を試料Ｈ１−２と、チャネル長６μｍの試料Ｈ１を試料Ｈ１−３と呼称する場合がある。試料Ｈ２乃至試料Ｈ７についても同様である。
＜トランジスタの電気特性評価＞
上記作製した試料Ｈ１乃至試料Ｈ７に相当するトランジスタの電気特性の評価を行った。トランジスタの電気特性としては、ドレイン電流（Ｉｄ）−ゲート電圧（Ｖｇ）特性、およびＩｄ−Ｖｇ特性から求められる電界効果移動度（μＦＥ）とした。試料Ｈ１乃至試料Ｈ７のトランジスタの電気特性を図７８乃至図８４に示す。また、図７８（Ａ）、図７９（Ａ）、図８０（Ａ）、図８１（Ａ）、図８２（Ａ）、図８３（Ａ）、及び図８４（Ａ）はチャネル長が２μｍ且つチャネル幅が５０μｍのトランジスタ特性を、図７８（Ｂ）、図７９（Ｂ）、図８０（Ｂ）、図８１（Ｂ）、図８２（Ｂ）、図８３（Ｂ）、及び図８４（Ｂ）はチャネル長が３μｍ且つチャネル幅が５０μｍのトランジスタ特性を、図７８（Ｃ）、図７９（Ｃ）、図８０（Ｃ）、図８１（Ｃ）、図８２（Ｃ）、図８３（Ｃ）、及び図８４（Ｃ）はチャネル長が６μｍ且つチャネル幅が５０μｍのトランジスタ特性を、それぞれ示す。
また、図７８乃至図８４において、ソース電極とドレイン電極間の電圧（Ｖｄ）を０．１Ｖ及び２０Ｖとし、−１５Ｖから２０Ｖまで０．２５Ｖ間隔でＶｇを印加した結果を示している。また、図７８乃至図８４において、第１縦軸がドレイン電流（Ｉｄ）を、第２縦軸がＶｄ＝２０Ｖにおける電界効果移動度（μＦＥ）を、横軸がゲート電圧（Ｖｇ）を、それぞれ表している。また、１０個のトランジスタのデータを各々重ねて示している。いずれのトランジスタについても、バラツキが少なくノーマリーオフ特性を示すトランジスタ特性が得られている。
また、図７８、図７９、図８０、及び図８１に示す結果は、それぞれ試料Ｈ１、試料Ｈ２、試料Ｈ３、及び試料Ｈ４のトランジスタの電気特性である。すなわち、酸化物半導体膜２０８ｂの成膜時の酸素ガスの流量比がそれぞれ、１０％、３０％、５０％、１００％、であるトランジスタの電気特性である。図７８乃至図８１の電気特性の測定結果より、酸化物半導体膜２０８ｂの成膜時の酸素ガスの流量比が小さい方が、トランジスタの電界効果移動度（μＦＥ）が高いことが分かった。
なお、チャネル長２μｍにおけるトランジスタ特性のバラツキについては、酸化物半導体膜２０８ｂの成膜時の酸素ガスの流量比が１０％である試料Ｈ１において、やや増加する結果が見られた。したがって、酸化物半導体膜２０８ｂの成膜時の酸素ガスの流量比としては好ましくは１０％以上５０％以下であり、より好ましくは３０％以上５０％以下である。
また、図７９、図８２、図８３、及び図８４は、それぞれ試料Ｈ２、試料Ｈ５、試料Ｈ６、及び試料Ｈ７のトランジスタの電気特性である。すなわち、酸化物半導体膜２０８ｂ、２０８ｃの膜厚が、それぞれ異なるトランジスタの電気特性である。図７９、及び図８２乃至図８４の電気特性の結果より、酸化物半導体膜２０８ｂの膜厚が薄い方が、チャネル長２μｍにおけるトランジスタのバラツキが減少することが分かった。
また、電界効果移動度については、酸化物半導体膜２０８ｂの膜厚の違いによる差は小さいこと分かった。一方、酸化物半導体膜２０８ｃの膜厚については、薄い方が電界効果移動度は高いことが分かった。したがって、酸化物半導体膜２０８ｃの膜厚としては、好ましくは３０ｎｍ以下、より好ましくは１５ｎｍ以下である。
＜ゲートＢＴ試験における信頼性評価について＞
次に、上記作製したチャネル長６μｍ及びチャネル幅５０μｍサイズの試料Ｈ１乃至試料Ｈ７の信頼性評価を行った。信頼性評価としては、ゲート電極にストレス電圧を印加する、ゲートＢＴ（Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）試験とした。なお、ゲートＢＴ試験としては、以下に示す４つの試験方法とした。
≪Ｉ．ＰＢＴＳ：Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ≫
ゲート電圧（Ｖｇ）を＋３０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、測定環境をダーク環境で行った。すなわち、トランジスタのソース電極とドレイン電極とを同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間印加した。また、ゲート電極に与える電位は、ソース電極及びドレイン電極の電位よりも高い（プラス側に印加）。
≪ＩＩ．ＮＢＴＳ：Ｎａｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ≫
ゲート電圧（Ｖｇ）を−３０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、測定環境をダーク環境で行った。すなわち、トランジスタのソース電極とドレイン電極とを同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間印加した。また、ゲート電極に与える電位は、ソース電極及びドレイン電極の電位よりも低い（マイナス側に印加）。
≪ＩＩＩ．ＰＢＩＴＳ：Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ≫
ゲート電圧（Ｖｇ）を＋３０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、測定環境をフォト環境（白色ＬＥＤにて約１００００Ｌｘ）で行った。すなわち、トランジスタのソース電極とドレイン電極とを同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間印加した。また、ゲート電極に与える電位は、ソース電極及びドレイン電極の電位よりも高い（プラス側に印加）。
≪ＩＶ．ＮＢＩＴＳ：Ｎａｇａｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ≫
ゲート電圧（Ｖｇ）を−３０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、測定環境をフォト環境（白色ＬＥＤにて約１００００Ｌｘ）で行った。すなわち、トランジスタのソース電極とドレイン電極とを同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間印加した。また、ゲート電極に与える電位は、ソース電極及びドレイン電極の電位よりも低い（マイナス側に印加）。
なお、ゲートＢＴ試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。特に、ゲートＢＴ試験前後におけるトランジスタのしきい値電圧の変化量（ΔＶｔｈ）及びトランジスタのシフト値の変化量（ΔＳｈｉｆｔ）は、信頼性を調べるための重要な指標となる。ゲートＢＴ試験前後において、しきい値電圧の変化量（ΔＶｔｈ）及びトランジスタのシフト値の変化量（ΔＳｈｉｆｔ）が小さいほど信頼性が高い。
なお、トランジスタのシフト値とは、トランジスタのドレイン電流（Ｉｄ）−ゲート電圧（Ｖｇ）特性における、対数で表されるドレイン電流（Ｉｄ）の最大の傾きの接線と１×１０−１２Ａの軸との交点のゲート電圧（Ｖｇ）である。また、ΔＶｔｈとは、Ｖｔｈの変化量を示しており、ストレス後のＶｔｈからストレス前のＶｔｈを差分した値であり、ΔＳｈｉｆｔとは、シフト値の変化量を示しており、ストレス後のシフト値からストレス前のシフト値を差分した値である。
試料Ｈ１乃至試料Ｈ７のゲートＢＴ試験結果を図８５及び図８６に示す。図８５及び図８６において、縦軸がトランジスタのしきい値電圧の変化量（ΔＶｔｈ、ΔＳｈｉｆｔ）を示す。
図８５に示す結果は、試料Ｈ１乃至試料Ｈ４のゲートＢＴ試験結果である。すなわち、酸化物半導体膜２０８ｂの成膜時の酸素ガスの流量比がそれぞれ、１０％、３０％、５０％、１００％、であるトランジスタの信頼性試験結果である。図８５の結果より、酸化物半導体膜２０８ｂの成膜時の酸素ガスの流量比が１０％以上５０％以下において、ゲートＢＴ試験の変動が２Ｖ以下と小さいことが分かった。
また、図８６に示す結果は、試料Ｈ２、及び試料Ｈ５乃至試料Ｈ７のゲートＢＴ試験結果である。すなわち、酸化物半導体膜２０８ｂ、２０８ｃの膜厚が、それぞれ異なるトランジスタの信頼性試験結果である。図８６の結果より、酸化物半導体膜２０８ｂの膜厚が厚い方がプラスストレス変動は小さく、酸化物半導体膜２０８ｃの膜厚が薄い方がプラスストレス変動は小さいことが分かった。酸化物半導体膜２０８ｂが薄く、酸化物半導体膜２０８ｃが厚いと、酸化物半導体膜２０８ｂに加えて酸化物半導体膜２０８ｃについてもトランジスタのチャネルとして機能する領域となり、欠陥準位の影響を受けやすくなることを示唆している。したがって、酸化物半導体膜２０８ｃの膜厚としては、１５ｎｍ以下が好ましい。
＜光照射時におけるトランジスタの電気特性評価＞
次に、上記作製したチャネル長６μｍ及びチャネル幅５０μｍサイズの試料Ｈ２、及び試料Ｈ５乃至試料Ｈ７について、光照射時のトランジスタの電気特性を測定した。トランジスタの電気特性としては、ドレイン電流（Ｉｄ）−ゲート電圧（Ｖｇ）特性とした。光照射時の電気特性の測定環境としては、ストレス温度を６０℃とし、光照射は白色ＬＥＤにて約１００００Ｌｘで行った。試料Ｈ２、試料Ｈ５、試料Ｈ６、及び試料Ｈ７のトランジスタの電気特性を図８７、図８８、図８９、及び図９０にそれぞれ示す。図８７乃至図９０において、ソース電極とドレイン電極間の電圧（Ｖｄ）を１Ｖ及び１０Ｖとし、−１５Ｖから２０Ｖまで０．２５Ｖ間隔でＶｇを印加した結果を示している。また、図８７乃至図９０において、縦軸がドレイン電流（Ｉｄ）を、横軸がゲート電圧（Ｖｇ）を、それぞれ表している。また、図８７（Ａ）、図８８（Ａ）、図８９（Ａ）、及び図９０（Ａ）は光照射しないときのトランジスタの電気特性を、図８７（Ｂ）、図８８（Ｂ）、図８９（Ｂ）、及び図９０（Ｂ）は光照射時のトランジスタの電気特性を示す。
図８７乃至図９０に示す電気特性の結果より、光照射時におけるトランジスタの電気特性は、ノーマリーオンとなる結果が見られた。また、酸化物半導体膜２０８ｂの膜厚が小さい方が、Ｖｇが０Ｖ以下のＩｄが小さくなることが分かった。すなわち、酸化物半導体膜２０８ｂは薄い方が好ましく、具体的には１０ｎｍ以下が好ましい。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用いることができる。
１０ 領域
１１ 領域
１２ 領域
１０３ 絶縁膜
１０８ 酸化物半導体膜
１１２ａ 導電膜
１１２ｂ 導電膜
１１６ 絶縁膜
１２０ 導電膜
２００ トランジスタ
２０２ 基板
２０４ 導電膜
２０６ 絶縁膜
２０７ 絶縁膜
２０８ 酸化物半導体膜
２０８ａ 酸化物半導体膜
２０８ｂ 酸化物半導体膜
２０８ｃ 酸化物半導体膜
２１２ 導電膜
２１２ａ 導電膜
２１２ｂ 導電膜
２１４ 絶縁膜
２１６ 絶縁膜
２１８ 絶縁膜
２２０ａ 導電膜
２２０ｂ 導電膜
２３０ バリア膜
２４０ 酸素
２５０ トランジスタ
２５１ａ 開口部
２５１ｂ 開口部
２５２ａ 開口部
２５２ｂ 開口部
２５２ｃ 開口部
２６０ トランジスタ
２７０ トランジスタ
２７０Ａ トランジスタ
２７０Ｂ トランジスタ
２８０ トランジスタ
３００ ターゲット
３００ａ ターゲット
３００ｂ ターゲット
３０１ 成膜室
３１０ バッキングプレート
３１０ａ バッキングプレート
３１０ｂ バッキングプレート
３２０ ターゲットホルダ
３２０ａ ターゲットホルダ
３２０ｂ ターゲットホルダ
３２２ ターゲットシールド
３２３ ターゲットシールド
３３０ マグネットユニット
３３０ａ マグネットユニット
３３０ｂ マグネットユニット
３３０Ｎ マグネット
３３０Ｎ１ マグネット
３３０Ｎ２ マグネット
３３０Ｓ マグネット
３３２ マグネットホルダ
３４０ プラズマ
３４２ 部材
３６０ 基板
３７０ 基板ホルダ
３８０ａ 磁力線
３８０ｂ 磁力線
３９０ 電源
３９１ 電源
４５０ 表示部
４５１ ウィンドウ
４５２ａ 画像
４５２ｂ 画像
４５３ ボタン
４５５ ウィンドウ
４５６ 文書情報
４５７ スクロールバー
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
６００ トランジスタ
６０２ 基板
６０４ 導電膜
６０６ 絶縁膜
６０７ 絶縁膜
６０８ 酸化物半導体膜
６１２ａ 導電膜
６１２ｂ 導電膜
６１４ 絶縁膜
６１６ 絶縁膜
６１８ 絶縁膜
６２０ 導電膜
２０００ タッチパネル
２００１ タッチパネル
２５０１ 表示装置
２５０２ｔ トランジスタ
２５０３ｃ 容量素子
２５０３ｔ トランジスタ
２５０４ 走査線駆動回路
２５０５ 画素
２５０９ ＦＰＣ
２５１０ 基板
２５１０ａ 絶縁層
２５１０ｂ 可撓性基板
２５１０ｃ 接着層
２５１１ 配線
２５１９ 端子
２５２１ 絶縁層
２５２２ 絶縁層
２５２８ 隔壁
２５２９ 液晶層
２５３０ａ スペーサ
２５３０ｂ スペーサ
２５３１ 絶縁層
２５５０ ＥＬ素子
２５５１ 液晶素子
２５６０ 封止層
２５６７ 着色層
２５６８ 遮光層
２５６９ 反射防止層
２５７０ 基板
２５７０ａ 絶縁層
２５７０ｂ 可撓性基板
２５７０ｃ 接着層
２５８０ 発光モジュール
２５９０ 基板
２５９１ 電極
２５９２ 電極
２５９３ 絶縁層
２５９４ 配線
２５９５ タッチセンサ
２５９７ 接着層
２５９８ 配線
２５９９ 接続層
２６０１ パルス電圧出力回路
２６０２ 電流検出回路
２６０３ 容量
２６１１ トランジスタ
２６１２ トランジスタ
２６１３ トランジスタ
２６２１ 電極
２６２２ 電極
２７００ 成膜装置
２７０１ 大気側基板供給室
２７０２ 大気側基板搬送室
２７０３ａ ロードロック室
２７０３ｂ アンロードロック室
２７０４ 搬送室
２７０５ 基板加熱室
２７０６ａ 成膜室
２７０６ｂ 成膜室
２７０６ｃ 成膜室
２７５１ クライオトラップ
２７５２ ステージ
２７６１ カセットポート
２７６２ アライメントポート
２７６３ 搬送ロボット
２７６４ ゲートバルブ
２７６５ 加熱ステージ
２７６６ａ ターゲット
２７６６ｂ ターゲット
２７６７ａ ターゲットシールド
２７６７ｂ ターゲットシールド
２７６８ 基板ホルダ
２７６９ 基板
２７７０ 真空ポンプ
２７７１ クライオポンプ
２７７２ ターボ分子ポンプ
２７８０ マスフローコントローラ
２７８１ 精製機
２７８２ ガス加熱機構
２７８４ 可動部材
２７９０ａ マグネットユニット
２７９０ｂ マグネットユニット
２７９１ 電源
３０００ 成膜装置
３０１０ 加工部材
３１８０ 成膜室
３１８１ａ 原料供給部
３１８１ｂ 原料供給部
３１８２ 制御部
３１８２ａ 流量制御器
３１８２ｂ 流量制御器
３１８２ｃ 流量制御器
３１８２ｈ 加熱機構
３１８３ 導入口
３１８４ 排出口
３１８５ 排気装置
３１８６ 支持部
３１８７ 加熱機構
３１８８ 扉
５１００ ペレット
５１２０ 基板
５１６１ 領域
５２００ ペレット
５２０１ イオン
５２０２ 横成長部
５２０３ 粒子
５２２０ 基板
５２３０ ターゲット
５２４０ プラズマ
５２６０ 加熱機構
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチセンサ
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ 携帯情報端末
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末
９５００ 表示装置
９５０１ 表示パネル
９５０２ 表示領域
９５０３ 領域
９５１１ 軸部
９５１２ 軸受部

Claims (1)

  1. Ｉｎと、Ｇａと、Ｚｎと、を有する酸化物半導体膜と、前記酸化物半導体膜に接する第１の絶縁膜と、前記酸化物半導体膜に接する第２の絶縁膜と、を有し、
    前記酸化物半導体膜は、第１の絶縁膜を介して第１の導電膜と重なる第１の領域を有し、
    前記酸化物半導体膜は、第２の絶縁膜を介して第２の導電膜と重なる第２の領域を有し、
    前記第１の領域は、前記酸化物半導体膜と、前記第１の絶縁膜と、の界面における第１の浅い欠陥準位密度のピーク値が、２×１０１２ｃｍ−２ｅＶ−１以下である領域を有し、
    前記第２の領域は、前記酸化物半導体膜と、前記第２の絶縁膜と、の界面における第２の浅い欠陥準位密度のピーク値が、２×１０１２ｃｍ−２ｅＶ−１以下である領域を有し、
    前記酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３である半導体装置。
JP2016039561A 2015-03-03 2016-03-02 半導体装置 Active JP6815085B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015040974 2015-03-03
JP2015040974 2015-03-03

Publications (3)

Publication Number Publication Date
JP2016167592A JP2016167592A (ja) 2016-09-15
JP2016167592A5 JP2016167592A5 (ja) 2019-04-18
JP6815085B2 true JP6815085B2 (ja) 2021-01-20

Family

ID=56849213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016039561A Active JP6815085B2 (ja) 2015-03-03 2016-03-02 半導体装置

Country Status (6)

Country Link
US (1) US10403760B2 (ja)
JP (1) JP6815085B2 (ja)
KR (1) KR102526654B1 (ja)
CN (1) CN107406966B (ja)
TW (1) TWI712176B (ja)
WO (1) WO2016139560A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
US20160005871A1 (en) * 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP3125296B1 (en) * 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
WO2017115222A1 (en) * 2015-12-29 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and semiconductor device
CA2919293A1 (en) * 2016-01-29 2017-07-29 Alain Carel Flexible conductive circuit
TW202224189A (zh) * 2016-10-21 2022-06-16 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
KR102328679B1 (ko) * 2016-11-23 2021-11-19 삼성디스플레이 주식회사 표시 장치
JP7343391B2 (ja) * 2017-05-26 2023-09-12 Ｉ－ＰＥＸ Ｐｉｅｚｏ Ｓｏｌｕｔｉｏｎｓ株式会社 成膜装置及び成膜方法
CN107978607B (zh) * 2017-11-21 2020-04-28 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型氧化物半导体tft基板的制作方法
KR102576569B1 (ko) * 2018-05-29 2023-09-08 성균관대학교산학협력단 전이금속 디칼코게나이드의 제조 방법
WO2020170065A1 (ja) * 2019-02-22 2020-08-27 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び金属酸化物膜の評価方法
JP2022072129A (ja) * 2020-10-29 2022-05-17 株式会社ジャパンディスプレイ 半導体装置の製造方法
CN113690153B (zh) * 2021-08-10 2023-10-31 深圳市华星光电半导体显示技术有限公司 防止esd破坏tft的方法、tft的制备方法
CN113764282B (zh) * 2021-09-03 2023-09-05 深圳市华星光电半导体显示技术有限公司 一种背沟道蚀刻型的薄膜电晶体及其制作方法

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0697442A (ja) * 1992-07-31 1994-04-08 A G Technol Kk 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5539846B2 (ja) 2009-11-06 2014-07-02 株式会社半導体エネルギー研究所 評価方法、半導体装置の作製方法
WO2011055631A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101800854B1 (ko) 2009-11-20 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR101800852B1 (ko) 2009-11-20 2017-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102304078B1 (ko) 2009-11-28 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102450889B1 (ko) 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074590A1 (en) 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
KR101809105B1 (ko) 2010-08-06 2017-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
WO2012029292A1 (ja) 2010-08-31 2012-03-08 住友化学株式会社 半導体基板、絶縁ゲート型電界効果トランジスタおよび半導体基板の製造方法
US8797487B2 (en) * 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US9496743B2 (en) 2010-09-13 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Power receiving device and wireless power feed system
US9202822B2 (en) 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8803533B2 (en) 2011-01-06 2014-08-12 University Of South Florida Noncontact determination of interface trap density for semiconductor-dielectric interface structures
JP5735306B2 (ja) * 2011-03-01 2015-06-17 国立大学法人東京工業大学 同時両極性電界効果型トランジスタ及びその製造方法
US8841664B2 (en) 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9646829B2 (en) 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9111795B2 (en) * 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
WO2012160963A1 (en) 2011-05-20 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US9276121B2 (en) * 2012-04-12 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6035195B2 (ja) 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20140027762A1 (en) 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI620323B (zh) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US9412764B2 (en) * 2012-11-28 2016-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
US9105658B2 (en) 2013-01-30 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor layer
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
CN104022044B (zh) * 2013-03-01 2017-05-10 北京京东方光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
US9882058B2 (en) 2013-05-03 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102111021B1 (ko) 2013-06-21 2020-05-15 삼성디스플레이 주식회사 산화물 반도체, 이를 이용한 박막 및 박막 트랜지스터
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2015109422A (ja) 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置の評価方法
JP5798669B2 (ja) 2013-12-03 2015-10-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価装置
TWI675004B (zh) 2014-02-21 2019-10-21 日商半導體能源研究所股份有限公司 半導體膜、電晶體、半導體裝置、顯示裝置以及電子裝置
US20160005871A1 (en) 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107210230B (zh) 2015-02-12 2022-02-11 株式会社半导体能源研究所 氧化物半导体膜及半导体装置
JP6505466B2 (ja) 2015-02-24 2019-04-24 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW201644059A (zh) 2016-12-16
KR20170135844A (ko) 2017-12-08
WO2016139560A1 (en) 2016-09-09
US10403760B2 (en) 2019-09-03
TWI712176B (zh) 2020-12-01
KR102526654B1 (ko) 2023-04-26
JP2016167592A (ja) 2016-09-15
US20160260836A1 (en) 2016-09-08
CN107406966B (zh) 2020-11-20
CN107406966A (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
JP6815085B2 (ja) 半導体装置
JP6807446B2 (ja) 半導体装置
JP6933752B2 (ja) 半導体装置の作製方法
JP6994554B2 (ja) 半導体装置、表示装置、及び表示モジュール
JP6878660B2 (ja) 表示装置
JP2021005709A (ja) 半導体装置
JP2020178127A (ja) 半導体装置
JP2022081496A (ja) 表示装置の作製方法
WO2016139556A1 (ja) 酸化物半導体膜、該酸化物半導体膜を有する半導体装置、及び該半導体装置を有する表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201222

R150 Certificate of patent or registration of utility model

Ref document number: 6815085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150