JP6563546B2 - センサパッケージ構造 - Google Patents

センサパッケージ構造 Download PDF

Info

Publication number
JP6563546B2
JP6563546B2 JP2018039382A JP2018039382A JP6563546B2 JP 6563546 B2 JP6563546 B2 JP 6563546B2 JP 2018039382 A JP2018039382 A JP 2018039382A JP 2018039382 A JP2018039382 A JP 2018039382A JP 6563546 B2 JP6563546 B2 JP 6563546B2
Authority
JP
Japan
Prior art keywords
support frame
substrate
pads
sensor
sensor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018039382A
Other languages
English (en)
Other versions
JP2019047103A (ja
Inventor
莊　俊華
俊華 莊
文忠 黄
文忠 黄
宗憲 辛
宗憲 辛
鎮濱 彭
鎮濱 彭
立群 洪
立群 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kingpak Technology Inc
Original Assignee
Kingpak Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kingpak Technology Inc filed Critical Kingpak Technology Inc
Publication of JP2019047103A publication Critical patent/JP2019047103A/ja
Application granted granted Critical
Publication of JP6563546B2 publication Critical patent/JP6563546B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、パッケージ構造に関し、特にセンサパッケージ構造（ＳＥＮＳＯＲ ＰＡＣＫＡＧＥ ＳＴＲＵＣＴＵＲＥ）に関する。
従来より、センサパッケージ構造には、パッケージサイズを縮めるために、イメージセンサオンセラミックリードレスチップキャリアパッケージ（ｉｍａｇｅ ｓｅｎｓｏｒ ｍｏｌｄｅｄ ｏｎ ｌｅａｄｌｅｓｓ ｃｈｉｐ ｃａｒｒｉｅｒ，ｉＭＬＣＣ）というパッケージ構造が主に採用されている。イメージセンサオンセラミックリードレスチップキャリアパッケージ構造は、透光カバーとセンサチップとの間にフレームが設けられることにより、透光カバーとセンサチップとの垂直距離を確保している。
なお、透光カバーとセンサチップとの間の距離を確保することについて、従来のセンサのパッケージ構造は、まだ改善の余地がある。
そこで、本発明者は、デメリットを改善できると考え、鋭意検討し、また、学理を活用し、設計が合理的で、且つデメリットを効果的に改善する本発明をようやく提案した。
本発明に係る実施形態は、従来のセンサパッケージ構造に生じ易いデメリットを効果的に改善できるセンサパッケージ構造を提供する。
本発明に係る実施形態は、センサパッケージ構造が開示されている。センサパッケージ構造は、チップ実装エリア、及び該チップ実装エリアの外側に配置される複数の第１のパッドを含む基板と、チップ実装エリアに配置され、感知エリア及び該感知エリアの外側に配置される複数の第２のパッドを含むセンサチップと、各一端がそれぞれ複数の第１のパッドと接続され、各他端がそれぞれ複数の第２のパッドと接続される複数の金属ワイヤと、基板及び／又はセンサチップの上方に設けられると共に内側の縁に位置決め部が形成される支持枠と、支持枠に配置され、センサチップと一定の距離を離れて維持されるように位置決め部によりセンサチップの上方に固定される透光カバーと、基板と支持枠との間に充填され、支持枠の上面の一部を覆うモールドパッケージとを備えている。
上記を纏めて、本発明に係る実施形態により開示されたセンサパッケージ構造は、支持枠をほぼモールドパッケージ内に埋め込む（例えば、モールドパッケージが基板と支持枠の間に充填され、支持枠の上面の一部を覆うように設けられる）ことにより、透光カバーとセンサチップとの間の垂直距離を効果的に維持することができる。また、支持枠には透光カバーを固定する位置決め部が設けられ、これにより、透光カバーとセンサチップとの相対位置を保持することができる。
本発明の実施形態１に係る、カットされていないセンサパッケージ構造を示す模式平面図である。 図１のII−II線に沿った模式断面図である。 図１のIII−III線に沿った模式断面図である。 本発明の実施形態１に係るセンサパッケージ構造の支持枠を模式的に示す斜視図である。 本発明の実施形態１に係る、カットされたセンサパッケージ構造を示す模式断面図である。 本発明の実施形態２に係る、カットされていないセンサパッケージ構造を示す模式平面図である。 図６のＶII−ＶII線に沿った模式断面図である。 図６のＶIII−ＶIII線に沿った模式断面図である。 本発明の実施形態２に係る、カットされたセンサパッケージ構造を示す模式断面図である。 本発明の実施形態３に係る、カットされていないセンサパッケージ構造を示す模式平面図である。 図１０のＸI−ＸI線に沿った模式断面図である。 図１０のＸII−ＸII線に沿った模式断面図である。 本発明の実施形態３に係る、カットされたセンサパッケージ構造を示す模式断面図である。 本発明の実施形態４に係るセンサパッケージ構造を示す模式断面図（１）である。 本発明の実施形態４に係るセンサパッケージ構造を示す模式断面図（２）である。
本発明の実施形態を述べる図１ないし図１４Ｂを参照する。なお、本実施形態の対応する図面に言及している、関連する数と外形とは、本発明の実施の態様を具体的に説明し、本発明を理解しやすくするためのものに過ぎず、本発明の保護範囲を限定するためのものではない。
本発明に開示されたセンサパッケージ構造は、その設計者の要望に応じて選択的にカット（切断）ができることについてまず説明しておく。すなわち、本発明に係るセンサパッケージ構造はカットされていなくてもよく、カットされていてもよい。なお、本発明をより理解しやすくするために、下記の各実施形態については、まず、カットされていないセンサパッケージ構造を説明してから、カットされていないセンサパッケージ構造がカットされた後に生じる差異について説明することとする。
［実施形態１］
本発明の実施形態１を述べる図１ないし図５を参照する。図１ないし図３に示すように、センサパッケージ構造１００は、基板１と、該基板１に配置されるセンサチップ２と、基板１とセンサチップ２とを電気的に接続する複数の金属ワイヤ３と、基板１及び／又はセンサチップ２の上方に設けられる支持枠４と、センサチップ２と支持枠４との間に接着されるシール材５と、支持枠４に配置される透光カバー６と、該透光カバー６の天面に配置される阻止壁７と、基板１と支持枠４との間に充填されると共に、支持枠４の上面の一部を覆うモールドパッケージ（ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）９と、基板１に配置されると共にモールドパッケージ９に埋め込まれる少なくとも一つの電子部品８とを備えている。下記において、本実施形態に係るセンサパッケージ構造１００の各部材構造及び接続関係についてそれぞれ説明する。
本実施形態において、基板１は正方形状又は長方形状を呈しており、少なくとも一つの側縁の長さが７．５ｍｍ以下となる。なお、基板１の側縁の何れの長さも７．５ｍｍ以下となることが好ましい。なかでも、基板１の天面には、チップ実装エリア１１、及び該チップ実装エリア１１の外側に位置するように複数の第１のパッド１２が設けられている。チップ実装エリア１１の形状は、センサチップ２と対応するように形成されている。また、チップ実装エリア１１が本実施形態においては長方形とされて、それは対向する二つの短辺側縁及び対向する二つの長辺側縁（図１に示すように）を有する。複数の第１のパッド１２はそれぞれチップ実装エリア１１における二つの短辺側縁及び一方の長辺側縁の外側に設けられる。
本実施形態において、センサチップ２はイメージセンサチップである。センサチップ２の天面には、感知エリア２１、及び該感知エリア２１の外側に位置するように複数の第２のパッド２２が設けられる。なかでも、本実施形態においては、感知エリア２１が長方形とされており、対向する二つの短辺側縁及び対向する二つの長辺側縁（図１に示すように）を有する。なお、複数の第２のパッド２２はそれぞれ感知エリア２１における二つの短辺側縁及び一方の長辺側縁の外側に設けられる。
また、センサチップ２は基板１のチップ実装エリア１１に配置されており、且つ複数の第２のパッド２２の位置がそれぞれ複数の第１のパッド１２の位置と対応する。別の観点から見ると、基板１のチップ実装エリア１１における他方の長辺側縁の外側にはいずれの第１のパッド１２も設けていない。また、センサチップ２の感知エリア２１における他方の長辺側縁の外側には何れの第２のパッド２２も設けていない上に、外側に何れの第１のパッド１２も設けていない該チップ実装エリア１１の該長辺側縁と近接するように構成されている。
複数の金属ワイヤ３の一端がそれぞれ複数の第１のパッド１２と接続されて、他端がそれぞれ複数の第２のパッド２２と接続される。これにより、基板１とセンサチップ２とが複数の金属ワイヤ３を介して電気的に接続されるようにすることができる。なかでも、金属ワイヤ３はその高さを低くするようにボールボンディング（エレクトロン・フレーム・オフ（ＥＦＯ））の方式により形成されることが好ましい。
本実施形態において、支持枠４は環状を呈し、且つ、その外側部には複数の支持足４１（図１又は図４に示すように）が設けられている。また、支持枠４の内側の縁に位置決め部４２が設けられている。なかでも、本実施形態において、位置決め部４２はリング溝に形成され、且つ、該リング溝は支持枠４の内側の縁の頂部に形成される。
また、支持枠４の複数の支持足４１は基板１の天面上に配置される。基板１における複数の支持足４１と接触する位置はそれぞれ、チップ実装エリア１１の外側に位置すると共に、チップ実装エリア１１の二つの短辺側縁と、外側の何れの第１のパッド１２も設けていない長辺側縁と対応するように設けられている。支持枠４の内側部分の下縁はシール材５によりセンサチップ２に粘着され、該シール材５の一部は感知エリア２１と複数の第２のパッド２２との間に介在されている（他の実施形態として、シール材５が複数の第２のパッド２２を覆ってもよい）。これにより、支持枠４とセンサチップ２との間にほぼ隙間がない接続構造が実現する。
本実施形態において、透光カバー６は平板構造とされており、その外形が位置決め部４２の外形と対応するようになっている（例えば、同じ又は略小さい）。また、透光カバー６の厚さが位置決め部４２の厚さ（即ち、リング溝の深さ）よりも大きくなることが好ましい。言い換えれば、本実施形態において、透光カバー６のサイズはセンサチップ２のサイズ（又はチップ実装エリア１１）よりも大きい。
また、透光カバー６の底部は支持枠４の位置決め部４２内に配置されている。すなわち、本実施形態の透光カバー６の頂部は位置決め部４２から突き出ている。また、該透光カバー６は、位置決め部４２によりセンサチップ２の上方に固定されることにより、センサチップ２との間に垂直距離Ｄを維持する。従って、本実施形態に係るセンサパッケージ構造１００は、位置決め部４２を変更（調整）することにより、透光カバー６とセンサチップ２との間の垂直距離Ｄをより精度良く制御することができる。なかでも、本実施形態の垂直距離Ｄは２００μｍであることが好ましい。他の好ましい実施形態として、垂直距離Ｄは３００μｍであることが好ましい。
追加で説明しなければならないことでは、図３及び図４に示すように、支持枠４が位置決め部４２（又はリング溝）に切欠き４２１が設けられる。該切欠き４２１の側壁と透光カバー６との間には気流通路Ｃが設けられ、該気流通路Ｃは、感知エリア２１と透光カバー６の間に形成された空間と連通するように形成されている。これにより、本実施形態に係るセンサパッケージ構造１００は、その製造過程において、気流通路Ｃにより、感知エリア２１と透光カバー６との間にある空気が膨張することによって透光カバー６を変位させてしまうことを効果的に避けることができる。
また、切欠き４２１の一部は、チップ実装エリア１１の一方の短辺側縁の支持足４１と対応するように構成され、且つ、気流通路Ｃの出口は、支持足４１の上方に配置されている。
阻止壁７は、透光カバー６の天面における側縁と近接する位置に設けられると共に、少なくとも透光カバー６の天面の一部を覆うように構成されている。なかでも、本実施形態においては、阻止壁７は環状を呈し、且つ透光カバー６の側縁から距離をおいて設けられることが好ましい。さらに言えば、阻止壁７がセンサチップ２の天面に投影されて投影エリアを形成する場合には、その投影エリアは、感知エリア２１の外側を囲むようにすることが好ましい。これにより、阻止壁７は、透光カバー６の天面の中央部を囲むように形成される。
本実施形態において、少なくとも一つの電子部品８の数は、複数として説明するが、各々の電子部品８の類型について、設計者の要望に応じて変更することができ、ここについて本発明は制限しない。なかでも、複数の電子部品８が基板１に配置されて、それぞれがチップ実装エリア１１の二つの長辺側縁の外側に位置する。なお、複数の電子部品８におけるいくつかの電子部品８は、上記のように、外側に何れの第１のパッド１２も設けていない長辺側縁と対応する（又は近接する）ように設けられると共に、支持枠４の下方に配置される。
モールドパッケージ９の大部分は、基板１上のチップ実装エリア１１以外のエリアに配置され、即ち、モールドパッケージ９が基板１の天面に向かって正投影されて投影エリアを形成すれば、その投影エリアの大部分がチップ実装エリア１１の外側に位置することが好ましい。なかでも、モールドパッケージ９の側面が基板１の側縁とほぼ面一となり、且つ、モールドパッケージ９の天面が阻止壁７の上縁とほぼ面一となるようにする。
詳しく言うと、モールドパッケージ９は、複数の第１のパッド１２、複数の第２のパッド２２、複数の金属ワイヤ３、及び複数の電子部品８を覆うように設けられている。モールドパッケージ９は、支持枠４の上面を覆って、阻止壁７の外側と隣接している。また、モールドパッケージ９は、透光カバー６における支持枠４の上面と阻止壁７との間に位置する上縁と外側縁とを覆っている。なかでも、モールドパッケージ９の天面と基板１との間の距離は、透光カバー６の天面と基板１との間の距離よりも大きくなるように設定されている。
以上は、本実施形態に係る、カットされていないセンサパッケージ構造１００についての説明であるが、上記のように、カットされていないセンサパッケージ構造１００を、図３（又は図１）に示すような二つのカット経路Ｓに沿ってカットを行った結果、本実施形態に係る、カットされたセンサパッケージ構造１００’（図５に示すように）を形成することができる。これにより、パッケージのサイズを縮めることができる。下記において、本実施形態に係る、カットされたセンサパッケージ構造１００’の差異について説明する。
具体的に言えば、図５に示すように、支持枠４の一部の側面がカット面４７である。また、支持枠４の一部の側面がモールドパッケージ９の側面と面一となっている。なかでも、支持枠４の対応する位置に二つのカット面４７が形成されるように、チップ実装エリア１１における二つの短辺側縁と対応する二つの支持足４１が切除され、また、気流通路Ｃの出口が一方のカット面４７に位置するように変更される。
［実施形態２］
本発明に係る実施形態２を述べる図６ないし図９を参照する。なお、本実施形態に係るセンサパッケージ構造２００の一部の部材が、実施形態１の部材と類似するため、ここではその説明を省略する。
具体的に言えば、図６ないし図８に示すように、本実施形態に係るセンサパッケージ構造２００は、基板１と、該基板１に配置されるセンサチップ２と、基板１とセンサチップ２と電気的に接続される複数の金属ワイヤ３と、センサチップ２の上方に設けられ、基板１と接触しない支持枠４と、センサチップ２と支持枠４との間に接着されるシール材５と、支持枠４に配置される透光カバー６と、該透光カバー６の天面に配置される阻止壁７と、基板１と支持枠４との間に充填されると共に、支持枠４の上面の一部を覆うモールドパッケージ９と、基板１に配置されると共にモールドパッケージ９に埋め込まれる少なくとも一つの電子部品８とを備えている。下記において、本実施形態に係るセンサパッケージ構造２００の各部材構造及び接続関係についてそれぞれ説明する。
本実施形態において、支持枠４は環状を呈し、且つ支持足４１を設けていない。また、支持枠４の内側の縁には、位置決め部４２が形成されている。なお、本実施形態に係る位置決め部４２の構成は実施形態１とほぼ同一であるため、ここでは説明を省略する。なかでも、支持枠４には、インナーリンク４３とアウターリンク４４とが含まれる。アウターリンク４４はインナーリンク４３の外側と連結され、位置決め部４２がインナーリンク４３の上方に形成される。
また、支持枠４のインナーリンク４３がセンサチップ２の上方に設けられ（即ち、センサチップ２の側縁の上方に位置付けられ）、センサチップ２がインナーリンク４３と接触する位置は、チップ実装エリア１１の外側にされている。さらに言えば、支持枠４が基板１と接触されていない上に、双方の間に距離が設けられている。なお、支持枠４のインナーリンク４３の下縁は、シール材５によってセンサチップ２と粘着されており、該シール材５の一部は感知エリア２１と複数の第２のパッド２２の間に介在されている（他の実施形態として、シール材５が複数の第２のパッド２２を覆ってもよい）。これにより、支持枠４とセンサチップ２との間にほぼ隙間がない接続構造が実現される。さらに言えば、感知エリア２１の二つの短辺側縁と対応する（又は近接する）アウターリンク４４は、本実施形態において、基板１から外方に突き出しており、各々の側縁に露出部４４１を定義するようになっている。
また、支持枠４と透光カバー６との間には、気流通路Ｃが形成されている。本実施形態に係る気流通路Ｃは、実施形態１と類似しているものの、本実施形態に係る支持枠４における切欠き４２１の一部は、アウターリンク４４における一つの露出部４４１と対応するように構成されている。また、気流通路Ｃの出口は、露出部４４１の上面に設けられている。
少なくとも一つの電子部品８の数は、複数として説明するが、各々の電子部品８の類型について、設計者の要望に応じて変更することができ、ここについて本発明は制限しない。なかでも、複数の電子部品８が基板１に配置されて、上記のように、外側に何れの第１のパッド１２も設けていない長辺側縁と対応する（又は近接する）ように設けられると共に、支持枠４の下方に配置される。
モールドパッケージ９は、複数の第１のパッド１２、複数の第２のパッド２２、複数の金属ワイヤ３、及び複数の電子部品８を覆うように設けられている。モールドパッケージ９は、支持枠４の上面を覆って、阻止壁７の外側と隣接している。また、モールドパッケージ９は、透光カバー６における支持枠４の上面と阻止壁７との間に位置する上縁と外側縁とを覆っている。ここで、図８に示すように、支持枠４における短辺側の二つの露出部４４１がモールドパッケージ９から突き出している。
以上は、本実施形態に係る、カットされていないセンサパッケージ構造２００についての説明であるが、上記のように、カットされていないセンサパッケージ構造２００を、図８（又は図６）に示すような二つのカット経路Ｓに沿ってカットを行った結果、本実施形態に係る、カットされたセンサパッケージ構造２００’（図９に示すように）を形成することができる。これにより、パッケージのサイズを縮めることができる。下記において、本実施形態に係る、カットされたセンサパッケージ構造２００’の差異について説明する。
具体的に言えば、図９に示すように、支持枠４の一部の側面がカット面４７である。また、支持枠４の一部の側面がモールドパッケージ９の側面と面一となっている。なかでも、支持枠４の対応する部分に二つのカット面４７が形成されるように、支持枠の二つの露出部４４１が切除され、また、気流通路Ｃの出口が一方のカット面４７に位置するように変更される。
［実施形態３］
本発明に係る実施形態３を述べる図１０ないし図１３を参照する。なお、本実施形態に係るセンサパッケージ構造３００の一部の部材が、実施形態１、２の部材と類似するため、ここではその説明を省略する。
具体的に言えば、図１０ないし図１２に示すように、本実施形態に係るセンサパッケージ構造３００は、基板１と、該基板１に配置されるセンサチップ２と、基板１とセンサチップ２と電気的に接続される複数の金属ワイヤ３と、基板１に配置される支持枠４と、支持枠４に配置される透光カバー６と、該透光カバー６の天面に配置される阻止壁７と、基板１と支持枠４との間に充填されると共に、支持枠４の上面の一部を覆うモールドパッケージ９と、基板１に配置されると共にモールドパッケージ９に埋め込まれる複数の電子部品８とを備えている。下記において、本実施形態に係るセンサパッケージ構造３００の各部材構造及び接続関係についてそれぞれ説明する。
基板１における複数の第１のパッド１２は、それぞれチップ実装エリア１１の二つの短辺側縁の外側に設けられている。また、センサチップ２の複数の第２のパッド２２は、それぞれ感知エリア２１の二つの短辺側縁の外側に設けられると共に、それぞれ複数の第１のパッド１２の位置と対応するように配置されている。言い換えれば、基板１におけるチップ実装エリア１１の二つの長辺側縁の外側に何れの第１のパッド１２も設けていない。また、センサチップ２における感知エリア２１の長辺側縁の外側に何れの第２のパッド２２も設けていない。
本実施形態において、支持枠４は環状を呈し、且つ、支持枠４の外側部分には少なくとも二つの長形の支持足４１が設けられている。また、支持枠４の内側の縁に位置決め部４２が設けられている。なお、本実施形態における位置決め部４２の構成は実施形態１とほぼ同じであるため、ここでは説明を省略する。なかでも、支持枠４が対向する各内側に内凹部４５が設けられ、また、支持枠４が対向する各外側の底部に外凹部４６が設けられている。
また、支持枠４の複数の支持足４１が基板１と接触して設けられている。基板１における複数の支持足４１と接触する位置は、それぞれチップ実装エリア１１の外側であり、且つ、それぞれがチップ実装エリア１１の二つの短辺側縁と対応するように構成されている。なかでも、支持枠４の内凹部４５がそれぞれチップ実装エリア１１の二つの短辺側縁と対応し、支持枠４の外凹部４６がそれぞれチップ実装エリア１１の二つの長辺側縁と対応している。また、複数の金属ワイヤ３は、それぞれ複数の内凹部４５に収納されている。なお、複数の電子部品８が基板１に設けられると共に、それぞれの電子部品８が外凹部４６に配置されている。
また、支持枠４と透光カバー６との間には、気流通路Ｃが形成されている。気流通路Ｃは、実施形態１と類似しているものの、本実施形態に係る支持枠４における切欠き４２１の一部は、支持枠４における一つの支持足４１と対応するように構成されている。また、気流通路Ｃの出口は、支持足４１の上方に設けられている。
モールドパッケージ９は、支持枠４の外側及び上側に配置されている。即ち、モールドパッケージ９は、支持枠４の複数の外凹部４６に充填され、一方、複数の内凹部４５には充填されていない。これにより、モールドパッケージ９は、複数の電子部品８を覆うものの、複数の第１のパッド１２、複数の第２のパッド２２及び複数の金属ワイヤ３は覆っていない。なかでも、モールドパッケージ９の側面が基板１の側縁とほぼ面一となり、モールドパッケージ９の天面が阻止壁７の上縁とほぼ面一となるようにする。
以上は、本実施形態に係る、カットされていないセンサパッケージ構造３００についての説明であるが、上記のように、カットされていないセンサパッケージ構造３００を、図１２（又は図１０）に示すような二つのカット経路Ｓに沿ってカットを行った結果、本実施形態に係る、カットされたセンサパッケージ構造３００’（図１３に示すように）を形成することができる。これにより、パッケージのサイズを縮めることができる。下記において、本実施形態に係る、カットされたセンサパッケージ構造３００’の差異について説明する。
具体的に言えば、図１３に示すように、支持枠４の一部の側面がカット面４７である。また、支持枠４のその一部の側面がモールドパッケージ９の側面と面一になっている。なかでも、支持枠４の対応する部分に二つのカット面４７が形成されるように、支持枠の二つの支持足４１が切除され、また、気流通路Ｃの出口が一方のカット面４７に位置するように変更される。
［実施形態４］
本発明に係る実施形態４を述べる図１４Ａ、図１４Ｂを参照する。なお、本実施形態に係るセンサパッケージ構造４００、５００の一部の部材が、上記の実施形態と類似するため、ここではその説明を省略する。
具体的に言えば、本実施形態に係るセンサパッケージ構造４００、５００の透光カバー６の天面が支持枠４の天面と面一となっている。なお、図１４Ｂに示すセンサパッケージ構造５００において、阻止壁７が透光カバー６の天面の外縁及び支持枠４の天面の内縁を共に覆うように構成されている。
［本発明に係る実施形態の技術的な効果］
上記を纏めて、本発明に係る実施形態により開示されたセンサパッケージ構造は、支持枠をほぼモールドパッケージ内に埋め込む（例えば、モールドパッケージが基板と支持枠の間に充填され、支持枠の上面の一部を覆うように設けられる）ことにより、透光カバーとセンサチップとの間の垂直距離を効果的に維持することができる。また、支持枠には透光カバーを固定する位置決め部が設けられ、これにより、透光カバーとセンサチップとの相対位置を保持することができる。
また、本発明に係る実施形態により開示されたセンサパッケージ構造は、支持枠における位置決め部を変更（調整）することにより、透光カバーとセンサチップとの間の垂直距離Ｄをより精度良く制御することができる。例えば、垂直距離を２００μｍ及び３００μｍの間にあるように制御する。また、センサパッケージ構造は、支持枠がほぼモールドパッケージに埋め込まれた後にカットを行うことができる。これにより、パッケージのサイズを縮めることができる。
また、本発明に係る実施形態１、実施形態２及び実施形態４が開示されるセンサパッケージ構造は、支持枠をほぼモールドパッケージに埋め込むことにより、ＭＯＣ（ｍｏｌｄｉｎｇ ｏｎ ｃｈｉｐ）の技術的な障壁を越えて、センサパッケージ構造のサイズを効果的に縮めることができる。
上述したのは、本発明の好ましい実施可能な実施例に過ぎず、本発明の保護範囲を限定するためのものではなく、本発明の特許請求の範囲に基づき為された均等の変形と変更とは、全て本発明の請求項の保護範囲に属するものとする。
１００、１００’、２００、２００’、３００、３００’、４００、５００ センサパッケージ構造
１ 基板
１１ チップ実装エリア
１２ 第１のパッド
２ センサチップ
２１ 感知エリア
２２ 第２のパッド
３ 金属ワイヤ
４ 支持枠
４１ 支持足
４２ 位置決め部（リング溝）
４２１ 切欠き
４３ インナーリンク
４４ アウターリンク
４４１ 露出部
４５ 内凹部
４６ 外凹部
４７ カット面
５ シール材
６ 透光カバー
７ 阻止壁
８ 電子部品
９ モールドパッケージ
Ｄ 垂直距離
Ｃ 気流通路
Ｓ カット経路

Claims (10)

  1. チップ実装エリアと、前記チップ実装エリアの外側に配置される複数の第１のパッドとを含む基板と、
    前記チップ実装エリアに配置され、感知エリアと、前記感知エリアの外側に配置される複数の第２のパッドとを含むセンサチップと、
    各一端がそれぞれ前記複数の第１のパッドと接続され、各他端がそれぞれ前記複数の第２のパッドと接続される複数の金属ワイヤと、
    前記基板及び／又は前記センサチップの上方に設けられると共に内側の縁に位置決め部が形成される支持枠と、
    前記支持枠に設けられ、前記位置決め部により前記センサチップの上方に固定されて、前記センサチップとの間に垂直距離を維持するように構成される透光カバーと、
    前記基板と前記支持枠の間に充填されると共に、前記支持枠の上面の一部を覆うモールドパッケージ（ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）と
    を備え、
    前記支持枠は、前記基板と接触せず、前記支持枠と前記基板と間に距離が空いており、
    前記支持枠の一部の側面はカット面であり、
    前記支持枠の前記一部の側面は、前記モールドパッケージの側面と面一となることを特徴とする、センサパッケージ構造。
  2. チップ実装エリアと、前記チップ実装エリアの外側に配置される複数の第１のパッドとを含む基板と、
    前記チップ実装エリアに配置され、感知エリアと、前記感知エリアの外側に配置される複数の第２のパッドとを含むセンサチップと、
    各一端がそれぞれ前記複数の第１のパッドと接続され、各他端がそれぞれ前記複数の第２のパッドと接続される複数の金属ワイヤと、
    前記基板及び／又は前記センサチップの上方に設けられると共に内側の縁に位置決め部が形成される支持枠と、
    前記支持枠に設けられ、前記位置決め部により前記センサチップの上方に固定されて、前記センサチップとの間に垂直距離を維持するように構成される透光カバーと、
    前記基板と前記支持枠の間に充填されると共に、前記支持枠の上面の一部を覆うモールドパッケージ（ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）と
    を備え、
    前記支持枠は、前記基板と接触しており、
    前記支持枠の一部の側面はカット面であり、
    前記支持枠の前記一部の側面は、前記モールドパッケージの側面と面一となることを特徴とする、センサパッケージ構造。
  3. 前記垂直距離は、２００μｍ以上であることを特徴とする、請求項１又は２に記載のセンサパッケージ構造。
  4. 前記基板は、正方形状又は長方形状を呈し、
    前記基板の少なくとも一つの側縁の長さは、７．５ｍｍ以下であることを特徴とする、請求項１又は２に記載のセンサパッケージ構造。
  5. シール材をさらに備え、
    前記支持枠は、前記シール材により前記センサチップと粘着され、
    前記シール材の少なくとも一部は、前記感知エリアと前記第２のパッドとの間に介在するか、又は前記複数の第２のパッドを覆うことを特徴とする、請求項１又は２に記載のセンサパッケージ構造。
  6. 前記モールドパッケージは、前記複数の第１のパッド、前記複数の第２のパッド、及び前記複数の金属ワイヤを覆うことを特徴とする、請求項１又は２に記載のセンサパッケージ構造。
  7. チップ実装エリアと、前記チップ実装エリアの外側に配置される複数の第１のパッドとを含む基板と、
    前記チップ実装エリアに配置され、感知エリアと、前記感知エリアの外側に配置される複数の第２のパッドとを含むセンサチップと、
    各一端がそれぞれ前記複数の第１のパッドと接続され、各他端がそれぞれ前記複数の第２のパッドと接続される複数の金属ワイヤと、
    前記基板及び／又は前記センサチップの上方に設けられると共に内側の縁に位置決め部が形成される支持枠と、
    前記支持枠に設けられ、前記位置決め部により前記センサチップの上方に固定されて、前記センサチップとの間に垂直距離を維持するように構成される透光カバーと、
    前記基板と前記支持枠の間に充填されると共に、前記支持枠の上面の一部を覆うモールドパッケージ（ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）と
    少なくとも一つの電子部品と、
    を備え、
    前記少なくとも一つの電子部品は、前記基板に配置されると共に前記モールドパッケージに埋め込まれ、
    前記支持枠は、前記センサチップの側縁の上方に設けられるインナーリンクと、前記インナーリンクの外側に配置されるアウターリンクとをさらに備え、
    前記少なくとも一つの電子部品は、前記アウターリンクの下方に配置されていることを特徴とする、センサパッケージ構造。
  8. チップ実装エリアと、前記チップ実装エリアの外側に配置される複数の第１のパッドとを含む基板と、
    前記チップ実装エリアに配置され、感知エリアと、前記感知エリアの外側に配置される複数の第２のパッドとを含むセンサチップと、
    各一端がそれぞれ前記複数の第１のパッドと接続され、各他端がそれぞれ前記複数の第２のパッドと接続される複数の金属ワイヤと、
    前記基板及び／又は前記センサチップの上方に設けられると共に内側の縁に位置決め部が形成される支持枠と、
    前記支持枠に設けられ、前記位置決め部により前記センサチップの上方に固定されて、前記センサチップとの間に垂直距離を維持するように構成される透光カバーと、
    前記基板と前記支持枠の間に充填されると共に、前記支持枠の上面の一部を覆うモールドパッケージ（ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）と
    を備え、
    前記支持枠における対向する各内側に内凹部が設けられ、
    前記複数の金属ワイヤがそれぞれ前記内凹部に収納され、
    前記支持枠における対向する各外側の底部に外凹部が設けられ、
    前記基板に実装されて前記モールドパッケージに埋め込まれた複数の電子部品がそれぞれ前記複数の外凹部に配置されていることを特徴とする、センサパッケージ構造。
  9. 前記透光カバーの天面における側縁と近接する部分に設けられ、前記透光カバーの天面を覆うと共に、前記透光カバーの天面の中央部を囲むように平面視で環状に形成される阻止壁をさらに備え、
    前記モールドパッケージは、前記阻止壁の外側と隣接され、
    前記モールドパッケージの天面と前記基板との間の距離は、前記透光カバーの天面と前記基板との間の距離よりも大きいことを特徴とする、請求項１〜８のいずれか１項に記載のセンサパッケージ構造。
  10. 前記位置決め部は、切欠きを有するリング溝であり、
    前記切欠きの側壁と前記透光カバーとの間に、前記感知エリアと前記透光カバーとの間に形成された空間と連通する気流通路が形成されていることを特徴とする、請求項１〜８のいずれか１項に記載のセンサパッケージ構造。
JP2018039382A 2017-09-01 2018-03-06 センサパッケージ構造 Active JP6563546B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762553153P 2017-09-01 2017-09-01
US62/553153 2017-09-01
CN201711104373.3 2017-11-10
CN201711104373.3A CN109427829B (zh) 2017-09-01 2017-11-10 感测器封装结构

Publications (2)

Publication Number Publication Date
JP2019047103A JP2019047103A (ja) 2019-03-22
JP6563546B2 true JP6563546B2 (ja) 2019-08-21

Family

ID=63959855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018039382A Active JP6563546B2 (ja) 2017-09-01 2018-03-06 センサパッケージ構造

Country Status (5)

Country Link
US (1) US10411055B2 (ja)
JP (1) JP6563546B2 (ja)
KR (1) KR102066785B1 (ja)
CN (1) CN109427829B (ja)
TW (1) TWI631672B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI698012B (zh) * 2018-09-27 2020-07-01 勝麗國際股份有限公司 感測器封裝結構
US11037970B2 (en) * 2018-11-01 2021-06-15 Semiconductor Components Industries, Llc Semiconductor package structure and related methods
US20220181369A1 (en) * 2019-03-08 2022-06-09 Dexerials Corporation Method of manufacturing connection structure, connection structure, film structure, and method of manufacturing film structure
US11444111B2 (en) * 2019-03-28 2022-09-13 Semiconductor Components Industries, Llc Image sensor package having a light blocking member
US11569282B2 (en) * 2019-09-11 2023-01-31 Samsung Electro-Mechanics Co., Ltd. Image sensor package including bonding wire inside support member
CN110782799B (zh) 2019-11-21 2022-01-04 昆山国显光电有限公司 一种显示面板及其制备方法
CN111696927B (zh) * 2020-05-18 2023-12-15 蔚冰 一种芯片封装框架及芯片封装方法
TWI800793B (zh) * 2021-02-08 2023-05-01 同欣電子工業股份有限公司 感測器封裝結構
TWI826337B (zh) * 2023-07-05 2023-12-11 力成科技股份有限公司 可防止溢膠之影像感測器封裝結構

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0724287B2 (ja) * 1987-02-12 1995-03-15 三菱電機株式会社 光透過用窓を有する半導体装置とその製造方法
US5337217A (en) * 1993-02-25 1994-08-09 Eastman Kodak Company Integrated circuit package for an image sensor
EP1357605A1 (en) * 2002-04-22 2003-10-29 Scientek Corporation Image sensor semiconductor package with castellation
US6953891B2 (en) * 2003-09-16 2005-10-11 Micron Technology, Inc. Moisture-resistant electronic device package and methods of assembly
US7199438B2 (en) * 2003-09-23 2007-04-03 Advanced Semiconductor Engineering, Inc. Overmolded optical package
JP5095113B2 (ja) * 2005-03-25 2012-12-12 富士フイルム株式会社 固体撮像装置の製造方法、及び固体撮像装置
US20080099866A1 (en) * 2006-10-25 2008-05-01 Impac Technology Co., Ltd. Image sensing module and method for packaging the same
US20090045476A1 (en) * 2007-08-16 2009-02-19 Kingpak Technology Inc. Image sensor package and method for forming the same
US8549550B2 (en) * 2008-09-17 2013-10-01 Tubemogul, Inc. Method and apparatus for passively monitoring online video viewing and viewer behavior
JP2010141123A (ja) 2008-12-11 2010-06-24 Shinko Electric Ind Co Ltd 電子部品装置
TW201104747A (en) * 2009-07-29 2011-02-01 Kingpak Tech Inc Image sensor package structure
TW201104850A (en) * 2009-07-29 2011-02-01 Kingpak Tech Inc Image sensor package structure with large air cavity
TWI425597B (zh) * 2009-12-31 2014-02-01 Kingpak Tech Inc 具有黑色膠體之影像感測器封裝結構
TWI425825B (zh) * 2009-12-31 2014-02-01 Kingpak Tech Inc 免調焦距影像感測器封裝結構
JP2011187482A (ja) * 2010-03-04 2011-09-22 Sharp Corp 固体撮像装置、光学装置用モジュール、及び固体撮像装置の製造方法
US9184331B2 (en) * 2011-02-24 2015-11-10 Kingpak Technology Inc. Method for reducing tilt of optical unit during manufacture of image sensor
TWM455258U (zh) * 2013-01-11 2013-06-11 Kingpak Tech Inc 具有氣室缺口之影像感測器結構
JP6221299B2 (ja) 2013-03-28 2017-11-01 日本電気株式会社 気密封止体及び気密封止方法
JP6341640B2 (ja) * 2013-08-02 2018-06-13 株式会社吉田製作所 異変部位検知機能付歯科用治療具
US9681032B1 (en) * 2015-03-17 2017-06-13 Amazon Technologies, Inc. Imager module with molded packaging
TWI613766B (zh) * 2015-08-18 2018-02-01 蘇州晶方半導體科技股份有限公司 半導體晶片封裝結構及其封裝方法
CN109510932B (zh) * 2016-02-18 2021-05-04 宁波舜宇光电信息有限公司 基于模塑工艺的摄像模组及其模塑线路板组件及制造方法
CN206136071U (zh) * 2016-07-03 2017-04-26 宁波舜宇光电信息有限公司 感光组件和摄像模组

Also Published As

Publication number Publication date
JP2019047103A (ja) 2019-03-22
KR102066785B1 (ko) 2020-01-15
CN109427829B (zh) 2020-09-15
TW201913903A (zh) 2019-04-01
CN109427829A (zh) 2019-03-05
US20190074310A1 (en) 2019-03-07
US10411055B2 (en) 2019-09-10
KR20190025489A (ko) 2019-03-11
TWI631672B (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
JP6563546B2 (ja) センサパッケージ構造
JP6415648B2 (ja) センサパッケージ構造
JP3640557B2 (ja) ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ
JP6530479B2 (ja) センサパッケージ構造
JP6563538B2 (ja) 積層型センサ実装構造
JP6479099B2 (ja) センサパッケージ構造
CN100461392C (zh) 半导体封装
JP5661668B2 (ja) 半導体ハウジングおよび半導体ハウジングの製造方法
CN110504235A (zh) 具有单片暴露的散热板和引线的引线接合封装
JP2012191209A6 (ja) 半導体ハウジングおよび半導体ハウジングの製造方法
JP2014038876A (ja) 半導体発光装置
TWI640073B (zh) 感測器封裝結構
US20200098809A1 (en) Optical sensor
JP2002359338A (ja) リードフレーム及びそれを用いた半導体装置並びにその製造方法
JP2010182873A (ja) 半導体デバイス
JP2568752B2 (ja) 半導体装置
JP5667820B2 (ja) 光半導体装置
JP2012204667A (ja) 半導体装置
JP2007184642A (ja) 光半導体パッケージ
JP2007184643A (ja) 光半導体パッケージ
JP2003100958A (ja) 半導体装置
JP2005340309A (ja) 樹脂封止型半導体装置およびその製造方法
JP2005327802A (ja) 樹脂封止型半導体装置
JPH06163743A (ja) 半導体装置
JP2005209699A (ja) 樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190724

R150 Certificate of patent or registration of utility model

Ref document number: 6563546

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250