JP2005327802A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP2005327802A
JP2005327802A JP2004142484A JP2004142484A JP2005327802A JP 2005327802 A JP2005327802 A JP 2005327802A JP 2004142484 A JP2004142484 A JP 2004142484A JP 2004142484 A JP2004142484 A JP 2004142484A JP 2005327802 A JP2005327802 A JP 2005327802A
Authority
JP
Japan
Prior art keywords
land
film
lead frame
wire
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004142484A
Other languages
English (en)
Inventor
Masahiko Ohiro
雅彦 大広
Atsuhito Mizutani
篤人 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004142484A priority Critical patent/JP2005327802A/ja
Publication of JP2005327802A publication Critical patent/JP2005327802A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リードフレームの内側ランド上に至るサイズの半導体チップであっても搭載できる樹脂封止型半導体装置を提供する。
【解決手段】リードフレーム３１上に配置される周形状のフィルム３８は、非導電性の樹脂ベース層３９と、下面側で内周ランド３４と外周ランド３５の対応位置に設けた導電性の接着剤層と、上面側で内周ランド３４とつなぐ金属箔４０で構成される。フィルム３８にて、金属箔４０の内周ランド３４側端部には、樹脂ベース層３９に貫通穴が開いており内周ランド３４と接着剤層で導通、金属箔４０の外周ランド３５側端部では、樹脂ベース層３９が金属箔４０と外周ランド３５側の接着剤層間を電気的に遮断する。フィルム３８を接着剤層により内周ランド３４と外周ランド３５に貼り付けると、外周ランド３５はフィルム３８により約半分覆われるが、残りの約半分は露出状態になる。金属箔４０により半導体チップ下の内周ランド３４も利用できる。
【選択図】図２

Description

本発明は、リードフレームをベースとした樹脂封止型半導体装置に関するものである。
従来の半導体装置は、図６の半導体装置が樹脂封止される前の状態の（ａ）は断面図、（ｂ）は平面図に示したように構成されている。まず、従来の半導体装置の構成について説明する。図６（ａ）では、個片化されたときの半導体装置の外形に相当する線を２点鎖線で示している。１１は半導体装置全体、１２は半導体装置１１に搭載された半導体チップ、１３はリードフレーム全体を示す。リードフレーム１３の裏側には、テープ１４が貼り付けられている。リードフレーム１３は、半導体チップ１２を載せるためのダイパッド１５、外部端子として露出する内周ランド１６、外周ランド１７等で構成されている。
このリードフレーム１３はエッチングとプレスにより作製されるが、エッチング直後は、内周ランド１６はダイパッド１５および外周ランド１７とつながっている。この内周ランド１６を独立したランドとするために、リードフレーム１３にテープ１４を貼り付けた後、内周ランド１６とダイパッド１５間および内周ランド１６と外周ランド１７間を切り離す。これによりダイパッド１５と内周ランド１６は、リードフレーム１３の他の部分とのつながりはなくなるが、テープ１４に貼り付いているために位置が変化することや脱落することはない。
ダイパッド１５は、中央部が上方にプレスされて半導体チップ１２を載せる支持部１８となっている。１９は、半導体チップ１２をダイパッド１５の支持部１８に固着させるためのダイボンド剤である。２０は、半導体チップ１２の電極パッド２１と内周ランド１６および外周ランド１７とを接続するワイヤである。２２は、内部保護のために半導体装置１１を全体的に覆っている封止樹脂である。
この半導体装置は、リードフレームをベースとしたＬＧＡ（Ｌand Ｇrid Ａrray）タイプのものであり、高密度実装に対応するために外部端子となるランドを外周のみならず、その内側にも設けて２列周状配置とし、単位面積当りのランド数を増やしたものである。
なお、ここで説明したＬＧＡ（Ｌand Ｇrid Ａrray）タイプのリードフレームの例は特許文献１に開示されている。
特開２００２−２４６５３２号公報
しかしながら、従来の半導体装置では、半導体チップの電極パッドとリードフレーム側のランドとの接続をワイヤボンドで行っているため、接続先のランド上にはキャピラリが入る空間が必要であるが、半導体チップのサイズが大きくなるとキャピラリが入らなくなったり、内側のランドが隠れてしまったりして、半導体チップの電極パッド数以上のランドがあっても、内側のランドが使えなくなるため、半導体チップの搭載ができなくなるという課題があった。
本発明は、前記従来技術の問題を解決することに指向するものであり、まず、内側のランドに片側を接続して外周方向に引き出したフィルム上にワイヤボンド接続を行う構成とすることで、内側のランド上に至るサイズの半導体チップであっても搭載可能として、また、その際に使用するフィルムを確実に位置決めすることで、ワイヤボンドに必要な領域を確保して接続を問題なく行うことができ、さらに、そのフィルム形状の工夫によって隣接ワイヤ間で発生する可能性が生じるワイヤの接触を防止した樹脂封止型半導体装置を提供することを目的とする。
この目的を達成するために、本発明に係る請求項１に記載される樹脂封止型半導体装置は、ダイパッドと、ダイパッド上に搭載される半導体チップと、外部端子として露出する２列以上のランドと、少なくとも１つ以上の内側のランドと電気的に導通状態で接続された引出部を有するフィルムと、半導体チップとランドまたは引出部との間をつなぐワイヤと、全体を覆う封止樹脂とを備えた構成によって、内側のランドに一端を接続したフィルムの引出部にワイヤボンド接続することで、半導体チップのサイズが大きくなっても内側のランドを外部端子として使うことができ、搭載可能なチップサイズの限界値を大きくできる。
また、請求項２に記載される樹脂封止型半導体装置は、ダイパッドと、ダイパッド上に搭載される半導体チップと、外部端子として露出する２列以上のランドと、少なくとも１つ以上の内側のランドと電気的に導通状態で接続された引出部を有するフィルムと、ランドに対してフィルムを位置決めする機構と、半導体チップとランドまたは引出部との間をつなぐワイヤと、全体を覆う封止樹脂とを備えた構成によって、フィルムのリードフレームに対する位置決めを精密に行うことができ、フィルムに設けた引出部のワイヤボンド領域は外周側ランド上から外れることがなく、外周ランドのワイヤボンド領域もフィルムにより隠されることなく確保され、ワイヤボンド接続を行うことができる。
また、請求項３に記載される樹脂封止型半導体装置は、ダイパッドと、ダイパッド上に搭載される半導体チップと、外部端子として露出する２列以上のランドと、少なくとも１つ以上の内側のランドと電気的に導通状態で接続された引出部を有するフィルムと、半導体チップとランドまたは引出部との間をつなぐワイヤと、フィルムに一体的に設けられてワイヤの位置変化を制限するフィンと、全体を覆う封止樹脂とを備えた構成によって、フィルムにワイヤ間の接触防止のフィンを設けて、フィルムの引出部が載るランドに接続するワイヤと、フィルムの引出部に接続するワイヤとが近接しても封止によるワイヤ位置変化を制限して接触することを防止できる。
以上説明したように、本発明によれば、リードフレームの内側のランドと接続したフィルムに引出部を設けて、半導体チップのサイズが大きくなっても内側のランドを外部端子として使用でき、また、フィルムとリードフレームとの位置決め機構により、フィルムの引出部のワイヤボンド領域が外側のランド上で、かつ外側のランドのワイヤボンド領域を隠すことのない位置を確保して各ワイヤ接続を可能とし、さらに、フィルムにワイヤ間の接触防止フィンを設けて、フィルムの引出部と接続するワイヤと外側のランドと接続するワイヤが近接しても、封止によるワイヤの位置変化を制限してワイヤ間の接触を防止でき、リードフレームに対して搭載可能なチップサイズの限界値を大きくすることができるという効果を奏する。
以下、図面を参照して本発明における実施の形態を詳細に説明する。
図１は本発明の実施の形態１における樹脂封止型半導体装置のリードフレーム全体を示す平面図である。また、図２は図１のリードフレーム全体から基本単位を抜き出したものである。図１，図２において、３１はリードフレーム全体を示し、このリードフレーム３１の裏側には、テープ３２が貼り付けられている。リードフレーム３１は、半導体チップを載せるためのダイパッド３３、外部端子として露出する内周ランド３４、外周ランド３５等で構成されている。
図示の段階では、外周ランド３５はリードフレーム３１の外枠３６とつながっているものの、ダイパッド３３や内周ランド３４はテープ３２に貼り付いているだけとなっている。ダイパッド３３は、中央部が上方にプレスされて半導体チップを載せる支持部３７となっている。３８は周形状をしたフィルムであり、非導電性の樹脂ベース層３９と、下面側で内周ランド３４と外周ランド３５に対応する位置に部分的に設けた導電性の接着剤層（図２では隠れて見えず）と、上面側で内周ランド３４と外周ランド３５とをつなぐ位置に周形状から突出した部分に部分的に設けた金属箔４０との３層で構成されている。
樹脂ベース層３９はフィルム３８の骨格となる部分であり、フィルム３８の外形形状に対応して存在するが、接着剤層と金属箔４０とは、内周ランド３４と外周ランド３５とが図２で水平方向または垂直方向に隣接する箇所のみに対応して存在する。金属箔４０の内周ランド３４側端部では、金属箔４０の下側で樹脂ベース層３９に貫通穴が開いており、その穴に内周ランド３４側の接着剤層が入ることで、下面側と導通があるが、金属箔４０の外周ランド３５側端部では、樹脂ベース層３９が金属箔４０と外周ランド３５側の接着剤層との間を電気的に遮断していて下面側との導通はない。このフィルム３８を接着剤層の働きを利用して内周ランド３４および外周ランド３５に貼り付ける。このとき外周ランド３５は、フィルム３８の突出下部分により約半分の部分が覆われるが、残りの約半分の部分は露出した状態になる。
次に、このリードフレーム３１を使用して組み立てた半導体装置について説明する。図３は本実施の形態１における半導体装置が樹脂封止される前の状態の（ａ）は断面図、（ｂ）は平面図を示す図である。図３（ａ）では、個片化されたときの半導体装置の外形に相当する線を２点鎖線で示している。４１は半導体装置全体、４２は半導体装置４１に搭載された半導体チップである。ここでは半導体チップ４２は、内周ランド３４の上方に至るサイズであるとしている。４３は、半導体チップ４２をダイパッド３３の支持部３７に固着させるためのダイボンド剤である。
半導体チップ４２の電極パッド４４と外部端子となるランドとはワイヤ４５により接続するが、このワイヤ４５には、内ワイヤ４６のように外周ランド３５上でフィルム３８の突出した部分上の引出部である金属箔４０に接続するものと、外ワイヤ４７のように外周ランド３５に直接接続するものがある。フィルム３８上の金属箔４０は他端で内周ランド３４に接続しているため、内ワイヤ４６をフィルム３８上の金属箔４０の一端に接続することで、半導体チップ４２の電極パッド４４と内周ランド３４とが電気的につながることになる。４８は、内部保護のために半導体装置４１を全体的に覆っている封止樹脂である。
この半導体装置４１を得るための製造方法について述べる。この製造方法における各工程には、リードフレーム加工工程、ダイボンド工程、ワイヤボンド工程、封止工程、個片化工程がある。まず、リードフレーム加工工程について説明する。また説明は、本発明と関係ある部分に重点を置いて行う。
エッチングにより、元の板状の素材から不要な部分を除去してリードフレーム３１を形成する。このリードフレーム３１の場合は、ダイパッド３３、内周ランド３４、外周ランド３５、外枠３６がこの段階ではつながっており、それぞれのつなぎの部分に対しては、半導体装置４１となったときに外部に露出しないように片側のみから板厚半分の除去を行うハーフエッチングを行っている。
次に、支持部３７を高さ方向に突出させるために金型を用いて加圧成形する。リードフレーム３１の裏側にテープ３２を貼り付ける。ダイパッド３３と内周ランド３４間、内周ランド３４と外周ランド３５間に刃物を当てて加圧することで切断する。これによりダイパッド３３と内周ランド３４は、テープ３２に貼り付いて保持されているだけとなり、他とは電気的にも独立したものとなる。
次に、フィルム３８について説明する。フィルム３８は樹脂ベース層３９に対して、リードフレーム３１に貼り付けたときに内周ランド３４の上で、かつ金属箔４０の下となる部分での貫通穴の打ち抜き、上面側への金属箔４０の貼り付け、エッチングによる金属箔４０のパターン形成、下面側への接着剤塗布を行うことで作製する。このフィルム３８をリードフレーム３１に対して位置決め、加圧することで、内周ランド３４、外周ランド３５へ接着する。このときフィルム３８の金属箔４０は内周ランド３４とは導通のある状態、外周ランド３５とは導通のない状態となる。
ダイボンド工程では、このリードフレーム３１に対し、まずダイパッド３３の支持部３７にダイボンド剤４３を塗り、そこへウェハダイシングされてダイシングテープに貼り付いた状態の半導体チップ４２をピックアップして載せた後、加熱し固着させる。ワイヤボンド工程では、金属のワイヤ４５を使用し、熱と超音波の作用により、半導体チップ４２の電極パッド４４にファーストボンド接合後、ワイヤループを形成し、リードフレーム３１側の接続部にセカンドボンド接合することで、半導体チップ４２の電極パッド４４と外部端子となる内周ランド３４、外周ランド３５とを接続している。
このとき内周ランド３４に対しては、内ワイヤ４６を内周ランド３４から引き出したフィルム３８上の金属箔４０に接続して間接的な接続、外周ランド３５に対しては、外ワイヤ４７を外周ランド３５上に接続して直接的な接続となる。この電極パッド４４とフィルム３８上の金属箔４０または外周ランド３５との接続を所定数繰り返す。
封止工程では、リードフレーム３１を片側が凹形状になった金型ではさみ、凹形状の部分に加熱、溶融した封止樹脂４８を流し込み硬化させる。個片化工程では、パッケージダイシングにより半導体装置４１をリードフレーム３１全体から切り離すことで、個片にして取り出す。
このように本実施の形態１では、内側のランドに一端を接続したフィルム３８の引出部（金属箔４０）にワイヤボンド接続することで、半導体チップのサイズが大きくなっても内側のランドを外部端子として使うことができるため、搭載可能なチップサイズの限界値を大きくすることができる。
なお、実施の形態１では、フィルムは周状につながって全箇所に対して引き出しを行うとしたが、１箇所以上で内側のランドから引き出した部分へワイヤボンド接続ができさえすればよいので、種々変形可能である。例えば、辺毎に別になったものでもよいし、引き出し箇所毎に別になったものでもよいし、全箇所に対して引き出しを行うため全箇所に存在するのではなく、１箇所のみに対して引き出しを行うため１箇所に存在するとしてもよい。
また、フィルムは、導電性の接着剤層、樹脂ベース層、金属箔の３層で構成されており、ランドへは接着するとしたが、内側のランドで電気的に導通のある接続をしてワイヤボンド箇所（外側のランド）で下面側と絶縁状態にあればいいので、フィルムの構造やランドへの接続方法は種々変形可能である。また、フィルムやランドに接続するワイヤの本数を各箇所で１本までとしたが、複数本としてもよい。また、リードフレームのランド配置は２列周状としたが、３列以上としてもよいし、対向する２辺のみに配置されるとしてもよい。また、リードフレームのパターンはここで示したものに限らす種々変形可能であるし、形成方法もエッチングによらず、すべてプレスで行うとしてもよい。また、半導体チップの搭載数は１としたが、２以上の複数としてもよい。要点は、１個以上の内側のランドから引き出しを行い、ワイヤボンド位置をずらすということである。
次に、本発明の実施の形態２について説明する。本実施の形態２は、前述した実施の形態１に、フィルムのリードフレームに対する位置決め機構を追加したものである。ここでは、このフィルムのリードフレームに対する位置決め機構を中心に説明を行う。図４は本実施の形態２におけるフィルムとリードフレームとの位置決め機構を説明する分解斜視図である。図４では全体から２組の内周ランド３４、外周ランド３５を抜き出して示したものである。３１はリードフレーム全体を示す。内周ランド３４には、上方からハーフエッチングにより位置決め穴４９が設けられている。３８はフィルムであり、下方に突出した凸形状部５０が、内周ランド３４に設けた位置決め穴４９に対応する位置に、対応するサイズで設けられている。
この半導体装置の製造方法について述べる。各工程には、リードフレーム加工工程、ダイボンド工程、ワイヤボンド工程、封止工程、個片化工程があるが、ここで、本実施の形態２の特徴であるフィルム３８のリードフレーム３１に対する位置決め機構に関する箇所を中心に説明を行う。
まず、リードフレーム加工工程について説明する。フィルム３８は樹脂ベース層に対して、凸形状部５０を形成するための部分的加圧、リードフレーム３１に貼り付けたときに内周ランド３４の上かつ金属箔４０の下となる部分での貫通穴の打ち抜き、上面側への金属箔４０の貼り付け、エッチングによる金属箔４０のパターン形成、下面側への接着剤塗布を行うことで作製する。このフィルム３８の凸形状部５０が、内周ランド３４に設けた位置決め穴４９に入るよう位置決めした後、接着剤層の働きを利用して内周ランド３４および外周ランド３５に貼り付ける。このとき外周ランド３５は、約半分の部分がフィルム３８の突出した部分により覆われるが、残りの約半分の部分は露出した状態になる。このリードフレーム３１はダイボンド工程を経て、ワイヤボンド工程に送られる。
ワイヤボンド工程では、金属のワイヤを使用し、熱と超音波の作用により、半導体チップの電極パッドにファーストボンド接合後、ワイヤループを形成し、リードフレーム３１側の接続部にセカンドボンド接合することで、半導体チップの電極パッドと外部端子となる内周ランド３４、外周ランド３５とを接続している。このときフィルム３８は、凸形状部５０が、内周ランド３４に設けた位置決め穴４９に入るよう位置決めされているため、フィルム３８に設けた金属箔４０のワイヤボンド領域は外周ランド３５上から外れることなく確保され、外周ランド３５のワイヤボンド領域もフィルム３８により隠されることなく確保されるため、問題なく接続を行うことができる。
封止工程では、リードフレーム３１を片側が凹形状になった金型ではさみ、凹形状の部分に加熱、溶融した封止樹脂を流し込み硬化させる。個片化工程では、パッケージダイシングにより半導体装置をリードフレーム３１全体から切り離すことで、個片にして取り出す。
このように本実施の形態２では、フィルム３８のリードフレーム３１に対する位置決めを精密に行うことができるため、フィルム３８に設けた金属箔４０のワイヤボンド領域は外周ランド３５上から外れることがなく、外周ランド３５のワイヤボンド領域もフィルム３８により隠されることなく確保されるため、ワイヤボンド接続を行うことができる。
なお、本実施の形態２では、内周ランド３４側に設けた位置決め穴４９にフィルム３８側に設けた凸形状部５０が入るとして精密な位置決めをするとしたが、この位置決めの方式は種々変形可能である。例えば、内周ランド３４に溝を設けてその溝を利用した位置決めをするとしてもよいし、内周ランド３４の外形形状を利用した位置決めをするとしてもよいし、または内周ランド３４ではなく外周ランド３５の形状を利用した位置決めをするとしてもよい。また、この場合も、実施の形態１と同様に、フィルムの形状、引き出し箇所数、構造、ランドへの接続方法等は種々変形可能である。要点は、フィルム３８がリードフレーム３１に対してずれないように、フィルム３８とリードフレーム３１との間に位置決め機構を設けることである。
次に、本発明の実施の形態３について説明する。本実施の形態３は、前述した実施の形態１に、フィルム３８の引出部（金属箔４０）へ接続する内ワイヤ４６と外周ランド３５へ直接接続する外ワイヤ４７との接触を防止する構造を追加したものである。この内ワイヤ４６と外ワイヤ４７間の接触を防止する構造を中心に説明を行う。図５は本実施の形態３におけるフィルムによるワイヤ間の接触防止構造を説明する斜視図である。３１はリードフレーム全体を示す。４２は半導体チップであり、内周ランド３４の上側に至るサイズであるとしている。５１は、フィルム３８の突出した部分に設けられたフィンであり、樹脂ベース層の一部を折り曲げて垂直に立ち上げた形状となっている。
半導体チップ４２の電極パッド４４と外部端子となる各ランドとはワイヤにより接続するが、内ワイヤ４６のように外周ランド３５上でフィルム３８の金属箔４０に接続するものと、外ワイヤ４７のように外周ランド３５に直接接続するものがある。フィン５１は、内ワイヤ４６と外ワイヤ４７との間に存在し、封止で生じる可能性のあるワイヤ間の接触を防止する。
この半導体装置の製造方法について述べる。各工程には、リードフレーム加工工程、ダイボンド工程、ワイヤボンド工程、封止工程、個片化工程があるが、ここで、本実施の形態３の特徴であるワイヤ間の接触を防止する構造に関係のある箇所を中心に説明を行う。
まず、リードフレーム加工工程について説明する。フィルム３８は樹脂ベース層に対して、リードフレーム３１に貼り付けたときに内周ランド３４の上かつ金属箔４０の下となる部分での貫通穴の打ち抜き、上面側への金属箔４０の貼り付け、エッチングによる金属箔４０のパターン形成、フィン５１を形成するための切断と折り曲げ、下面側への接着剤塗布を行うことで作製する。このフィルム３８を接着剤層の働きを利用して内周ランド３４および外周ランド３５に貼り付ける。このとき外周ランド３５は、約半分の部分がフィルム３８により覆われるが、残りの約半分の部分は露出した状態になる。このリードフレーム３１はダイボンド工程を経て、ワイヤボンド工程に送られる。
ワイヤボンド工程では、金属のワイヤを使用し、熱と超音波の作用により、半導体チップ４２の電極パッド４４にファーストボンド接合後、ワイヤループを形成し、リードフレーム３１側の接続部にセカンドボンド接合することで、半導体チップ４２の電極パッド４４と外部端子となる内周ランド３４、外周ランド３５とを接続している。
封止工程では、リードフレーム３１を片側が凹形状になった金型ではさみ、凹形状の部分に加熱、溶融した封止樹脂を流し込み硬化させる。このときに各ワイヤは、樹脂流動の影響を受けて位置が変化し、特に内ワイヤ４６と外ワイヤ４７のように両者が近接した箇所では接触する危険が生じるが、フィン５１がワイヤの位置変化を制限して接触を防止する。そして、個片化工程では、パッケージダイシングにより半導体装置をリードフレーム３１全体から切り離すことで、個片にして取り出す。
このように本実施の形態３では、フィルム３８にワイヤ間の接触防止のためのフィン５１を設けているため、フィルム３８の引出部が載る外周ランド３５へ接続する外ワイヤ４７とフィルム３８の引出部（金属箔４０）へ接続する内ワイヤ４６とが近接していても、フィン５１が封止によるワイヤの位置変化を制限してワイヤ間の接触を防止することができる。
なお、本実施の形態３では、フィルム３８にフィン５１を設けるとしたが、このフィン５１の設け方は種々変形可能である。例えば、フィン５１を設ける位置やフィン５１の高さを変えてもよいし、封止により接触の危険がある箇所が限定されていれば、その箇所のみに設けるとしてもよい。また、フィン５１の形状も樹脂ベース層の一部を折り曲げて垂直に立ち上げたものでなく、樹脂ベース層の一部をアーチ状に上方へ突出させたものとしてもよく、この場合も、実施の形態１と同様に、フィルムの形状、引き出し箇所数、構造、ランドへの接続方法等は種々変形可能である。要点は、ワイヤ間の接触防止の目的で、ワイヤ間に介在させるフィンを内側のランドからの引き出し用フィルムと一体的に形成するということである。
本発明に係る樹脂封止型半導体装置は、リードフレームに対して搭載可能なチップサイズの限界値を大きくでき、リードフレームをベースとした樹脂封止型の高密度実装に対応可能な半導体装置として有用である。
本発明の実施の形態１における樹脂封止型半導体装置のリードフレーム全体を示す平面図 本実施の形態１におけるリードフレームの基本単位を示す平面図 本実施の形態１における半導体装置が樹脂封止前の状態を示す（ａ）は断面図、（ｂ）は平面図 本実施の形態２におけるフィルムとリードフレームとの位置決め機構を説明する分解斜視図 本実施の形態３におけるフィルムによるワイヤ間の接触防止構造を説明する斜視図 従来の半導体装置が樹脂封止前の状態を示す（ａ）は断面図、（ｂ）は平面図
符号の説明
１１，４１ 半導体装置
１２，４２ 半導体チップ
１３，３１ リードフレーム
１４，３２ テープ
１５，３３ ダイパッド
１６，３４ 内周ランド
１７，３５ 外周ランド
１８，３７ 支持部
１９，４３ ダイボンド剤
２０，４５ ワイヤ
２１，４４ 電極パッド
２２，４８ 封止樹脂
３６ 外枠
３８ フィルム
３９ 樹脂ベース層
４０ 金属箔
４６ 内ワイヤ
４７ 外ワイヤ
４９ 位置決め穴
５０ 凸形状部
５１ フィン

Claims (3)

  1. ダイパッドと、前記ダイパッド上に搭載される半導体チップと、外部端子として露出する２列以上のランドと、少なくとも１つ以上の内側のランドと電気的に導通状態で接続された引出部を有するフィルムと、前記半導体チップと前記ランドまたは前記引出部との間をつなぐワイヤと、全体を覆う封止樹脂とを備えたことを特徴とする樹脂封止型半導体装置。
  2. ダイパッドと、前記ダイパッド上に搭載される半導体チップと、外部端子として露出する２列以上のランドと、少なくとも１つ以上の内側のランドと電気的に導通状態で接続された引出部を有するフィルムと、前記ランドに対して前記フィルムを位置決めする機構と、前記半導体チップと前記ランドまたは前記引出部との間をつなぐワイヤと、全体を覆う封止樹脂とを備えたことを特徴とする樹脂封止型半導体装置。
  3. ダイパッドと、前記ダイパッド上に搭載される半導体チップと、外部端子として露出する２列以上のランドと、少なくとも１つ以上の内側のランドと電気的に導通状態で接続された引出部を有するフィルムと、前記半導体チップと前記ランドまたは前記引出部との間をつなぐワイヤと、前記フィルムに一体的に設けられて前記ワイヤの位置変化を制限するフィンと、全体を覆う封止樹脂とを備えたことを特徴とする樹脂封止型半導体装置。
JP2004142484A 2004-05-12 2004-05-12 樹脂封止型半導体装置 Pending JP2005327802A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004142484A JP2005327802A (ja) 2004-05-12 2004-05-12 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004142484A JP2005327802A (ja) 2004-05-12 2004-05-12 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JP2005327802A true JP2005327802A (ja) 2005-11-24

Family

ID=35473922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004142484A Pending JP2005327802A (ja) 2004-05-12 2004-05-12 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2005327802A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336038A (zh) * 2018-03-13 2018-07-27 昆山丘钛微电子科技有限公司 封装结构、封装方法和摄像头模组

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336038A (zh) * 2018-03-13 2018-07-27 昆山丘钛微电子科技有限公司 封装结构、封装方法和摄像头模组
CN108336038B (zh) * 2018-03-13 2024-03-22 昆山丘钛微电子科技有限公司 封装结构、封装方法和摄像头模组

Similar Documents

Publication Publication Date Title
KR101160694B1 (ko) 반도체장치의 제조 방법
US6909168B2 (en) Resin encapsulation semiconductor device utilizing grooved leads and die pad
US7838973B2 (en) Semiconductor device
WO2004004005A1 (ja) 半導体装置およびその製造方法
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
US8450153B2 (en) Package manufacturing method and semiconductor device
KR100782225B1 (ko) 함몰부가 형성된 다이패드를 구비한 리드프레임 및반도체 패키지
JP2016146457A (ja) 半導体装置およびその製造方法
JPH10256460A (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2005327802A (ja) 樹脂封止型半導体装置
JP2006237503A (ja) 半導体装置およびその製造方法
KR100940760B1 (ko) 반도체 패키지
JP5285289B2 (ja) 回路装置およびその製造方法
JP4181557B2 (ja) 半導体装置およびその製造方法
US7414303B2 (en) Lead on chip semiconductor package
US20220077052A1 (en) Qfn semiconductor package, semiconductor package and lead frame
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
JP2010050491A (ja) 半導体装置の製造方法
JP4231861B2 (ja) 半導体装置
KR101186030B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2504901B2 (ja) 複数の電子部品パッケ―ジの製造方法
JP2006186229A (ja) リードフレーム及びこれを用いた半導体装置
KR20030079170A (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JP2006332274A (ja) 半導体装置及びその製造方法