CN108336038A - 封装结构、封装方法和摄像头模组 - Google Patents

封装结构、封装方法和摄像头模组 Download PDF

Info

Publication number
CN108336038A
CN108336038A CN201810206079.1A CN201810206079A CN108336038A CN 108336038 A CN108336038 A CN 108336038A CN 201810206079 A CN201810206079 A CN 201810206079A CN 108336038 A CN108336038 A CN 108336038A
Authority
CN
China
Prior art keywords
pad
chip
packaging body
circuit board
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810206079.1A
Other languages
English (en)
Other versions
CN108336038B (zh
Inventor
陈功
许杨柳
金元斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Q Technology Co Ltd
Original Assignee
Kunshan Q Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Q Technology Co Ltd filed Critical Kunshan Q Technology Co Ltd
Priority to CN201810206079.1A priority Critical patent/CN108336038B/zh
Publication of CN108336038A publication Critical patent/CN108336038A/zh
Application granted granted Critical
Publication of CN108336038B publication Critical patent/CN108336038B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Studio Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开一种封装结构、封装方法和摄像头模组，该封装结构包括电路板、芯片、封装体和导线，封装体将芯片封装在电路板上，电路板的表面上设有底层焊盘，芯片上设有第一焊盘和第二焊盘，封装体将底层焊盘和第一焊盘覆盖形成封装区，第二焊盘暴露在封装体之外，在第二焊盘所在位置形成暴露区，封装体的表面上设有与电路板电连接的上层焊盘，底层焊盘通过导线电连接于第一焊盘，上层焊盘通过导线电连接于第二焊盘。由于底层焊盘和上层焊盘分别设于电路板的表面和封装体的表面，电路板的焊盘分为上下两层形成立体分布，因此即使电路板焊盘的尺寸较大，也可将电路板焊盘合理的布置，使整个封装结构尺寸较小，符合当前电子产品小型化的需求。

Description

封装结构、封装方法和摄像头模组
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种封装结构、封装方法和摄像头模组。
背景技术
电子技术的发展使得电路板上的元件的集成度越来越高，CMOS(互补金属氧化物半导体，Complementary-Metal-Oxide-Semiconductor)图像传感器等感光芯片都需要封装于电路板上，其应用十分广泛。例如，手机等电子设备一般都配置有摄像头模组，包括前置摄像头和后置摄像头。摄像头模组包括电路板、感光芯片、滤光片、镜头组件等部件。其中，感光芯片封装在电路板上，使感光芯片与电路板之间实现电信号连接。滤光片设置在感光芯片与镜头组件之间。
如图1所示，目前，芯片封装技术中，一般通过打金线的方式将芯片10上的多个焊盘102与电路板12上的多个焊盘122通过导线14一对一实现电连接，且电路板12上的多个焊盘122依次在芯片10的两侧铺开成两列。由于电路板12上的多个焊盘122的尺寸均比较大，这样会导致整个封装结构的尺寸较大，不符合当前电子产品小型化发展的趋势。
发明内容
本发明的目的是提供一种尺寸较小的封装结构、封装方法和摄像头模组。
本发明实施例提供一种封装结构，包括电路板、芯片、封装体和导线，所述封装体将所述芯片封装在所述电路板上，所述电路板的表面上设有底层焊盘，所述芯片上设有第一焊盘和第二焊盘，所述封装体将所述底层焊盘和所述第一焊盘覆盖形成封装区，所述第二焊盘暴露在所述封装体之外，在所述第二焊盘所在位置形成暴露区，所述封装体的表面上设有与所述电路板电连接的上层焊盘，所述底层焊盘通过所述导线电连接于所述第一焊盘，所述上层焊盘通过所述导线电连接于所述第二焊盘。
进一步地，所述封装体内设有通孔，所述通孔内设有导电引线，所述上层焊盘通过所述导电引线与所述电路板电连接。
进一步地，所述上层焊盘在所述电路板上的投影与所述底层焊盘位置交错。
进一步地，所述第一焊盘和所述第二焊盘位于所述芯片的边缘处，所述芯片的中心位置为感光区；所述底层焊盘围绕所述芯片的外周缘而设，所述上层焊盘也围绕所述芯片的外周缘而设。
进一步地，所述芯片为方形，所述第一焊盘和所述第一焊盘布设于所述芯片的四个侧边的边缘处；所述底层焊盘和所述上层焊盘围绕布设在所述芯片的四个侧边的外侧。
进一步地，所述封装区位于所述芯片的四个侧边的中间位置，所述暴露区位于相邻两个侧边的交接处。
进一步地，所述封装区和所述暴露区的交界处设有围坝胶，以分隔所述封装区和所述暴露区；所述封装区与所述芯片的感光区之间也设有围坝胶，以分隔所述封装区和所述感光区。
进一步地，所述上层焊盘设置在所述封装体的顶部表面上。
本发明还提供一种摄像头模组，包括电路板和芯片，所述芯片通过上述的封装结构封装在所述电路板上。
本发明实施例还提供一种封装方法，包括如下步骤：
在电路板的表面上设置底层焊盘，在芯片上设置第一焊盘和第二焊盘；
将所述芯片设于所述电路板上，将所述底层焊盘与所述第一焊盘通过导线电连接；
形成封装体，通过所述封装体将所述芯片封装在所述电路板上，所述封装体将所述底层焊盘和所述第一焊盘覆盖形成封装区，所述第二焊盘暴露在所述封装体之外，在所述第二焊盘所在位置形成暴露区；
在所述封装体的表面上设置与所述电路板电连接的上层焊盘，将所述上层焊盘与所述第二焊盘通过导线电连接。
进一步地，所述封装方法还包括在形成所述封装体之前，在所述封装区和所述暴露区的交界处设置围坝胶，以分隔所述封装区和所述暴露区；以及在所述封装区与所述芯片的感光区之间设置围坝胶，以分隔所述封装区和所述感光区。
本发明提供的封装结构、封装方法和摄像头模组中，由于底层焊盘和上层焊盘分别设于电路板的表面和封装体的表面，电路板的焊盘分为上下两层形成立体分布，同时分布在电路板上和封装体上，缓解了现有焊盘均分布在电路板上造成的电路板尺寸增大导致封装结构变大的问题，因此即使电路板焊盘的尺寸较大，也可将电路板焊盘合理的布置，使整个封装结构尺寸较小，符合当前电子产品小型化的需求。
附图说明
图1为现有一种封装结构的平面结构示意图；
图2为本发明一实施例的封装结构的底层焊盘的连接示意图；
图3为本发明一实施例的封装结构的上层焊盘的连接示意图；
图4为本发明一实施例的封装结构的剖面示意图；
图5为本发明一实施例的封装方法的流程图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术方式及功效，以下结合附图及实施例，对本发明的具体实施方式、结构、特征及其功效，详细说明如后。
如图2至图4所示，为本发明一实施例提供一种封装结构，包括电路板20、芯片24、封装体26和导线28。电路板20的表面上设有底层焊盘202，芯片24上设有第一焊盘242和第二焊盘244，封装体26将芯片24封装于电路板20上，封装体26将底层焊盘202和第一焊盘242覆盖形成封装区245，第二焊盘244暴露在封装体26之外，在第二焊盘244所在位置形成暴露区246。封装体26的表面上设有与电路板20电连接的上层焊盘204。底层焊盘202通过导线28电连接于第一焊盘242，上层焊盘204通过导线28电连接于第二焊盘244。其中，电路板20上设有电路，底层焊盘202和上层焊盘204均与电路板20上的电路电连接，这样芯片24的信号可以通过第一焊盘242和底层焊盘202以及第二焊盘244和上层焊盘204传输至电路板20。电路板20可为刚性电路板(printed circuit board,PCB)或柔性电路板(flexible printedcircuit board,FPCB)。导线28可通过打金线工艺形成，实现对焊盘之间的电连接。
本封装结构中，将电路板20的一部分焊盘(即底层焊盘202)通过正常的打金线工艺形成在封装体26内并与芯片24上的第一焊盘242电连接，另一部分焊盘(即上层焊盘204)在形成封装体26之后再通过打金线的工艺将形成在封装体26表面上的上层焊盘204与芯片上的第二焊盘244电连接，使底层焊盘202和上层焊盘204分别设于电路板20的表面和封装体26的表面，将现有电路板上呈平面分布的焊盘分为上下两层形成立体分布，同时分布在电路板20上和封装体26上，缓解了现有焊盘均分布在电路板上造成的电路板尺寸增大导致封装结构变大的问题，因此即使电路板焊盘的尺寸较大，也可将电路板焊盘合理的布置，使整个封装结构尺寸较小，符合当前电子产品小型化的需求。
如图2和图3所示，本封装结构形成的封装体26是区域化的封装体，与传统的环状封装体不同，芯片24上的第二焊盘244对应于没有封装体26的区域(即暴露区246)，是没有被封装体26覆盖而暴露的，然后在封装体26表面形成上层焊盘204，将芯片24上没有被封装体26覆盖的第二焊盘244通过打金线和封装体26表面的上层焊盘204连接起来。
本实施例中，封装体26内设有通孔262，通孔262内设有导电引线206，上层焊盘204通过导电引线206与电路板20电连接。
本实施例中，上层焊盘204在电路板20上的投影与底层焊盘202位置交错，也就是上层焊盘204和底层焊盘202在水平方向上是不重叠的，以便预留开设通孔262的位置，避免通孔262与底层焊盘202产生干涉。当然，上层焊盘204也可以与底层焊盘202对齐(即相互重叠)或者部分对齐(即部分重叠)，但此时不能直接在上层焊盘204的下方形成通孔262，需要将通孔262形成于上层焊盘204的侧向，通过从上层焊盘204的侧向引出导电引线206，连接底层焊盘202，但这样会造成水平方向的尺寸增大。
如图4所示，上层焊盘204设置在封装体26的顶部表面260上，顶部表面260的至少部分区域是平整的，以利于设置上层焊盘204。
本实施例中，芯片24位于电路板20的中间位置，芯片24上的第一焊盘242和第二焊盘244位于芯片24的边缘处。芯片24可为CMOS(互补金属氧化物半导体，ComplementaryMetal Oxide Semiconductor)图像传感器。电路板20的底层焊盘202围绕芯片24的外周缘而设，电路板20的上层焊盘204也围绕芯片24的外周缘而设，但是底层焊盘202和上层焊盘204位于不同层呈立体分布。
本实施例中，芯片24为方形，第一焊盘242和第二焊盘244布设于芯片24的四个侧边的边缘处，芯片24中心位置为感光区。底层焊盘202和上层焊盘204围绕布设在芯片24的四个侧边的外侧。可以理解，在其他实施例中，芯片24也可仅部分侧边处设置第一焊盘242和第二焊盘244，例如，仅在芯片24的两个相对的侧边处设置第一焊盘242和第二焊盘244；底层焊盘202和上层焊盘204也可仅布设于芯片24的部分侧边的外侧，例如，仅在芯片24两个相对侧边的外侧布设底层焊盘202和上层焊盘204。相比之下，在四个方向均设置焊盘，每个方向上设置的焊盘数量更少，更利于封装结构整体尺寸的小型化。
封装体26将芯片24和电路板20封装成一个整体，便于电子产品后续的组装和电连接。具体地，封装体26的材料可为环氧树脂，并通过灌胶固化的方式形成封装体26。
本实施例中，封装区245位于芯片24的四个侧边的中间位置，暴露区246位于芯片24的相邻两个侧边的交接处。
进一步地，封装区245和暴露区246的交界处设有围坝胶248，以分隔封装区245和暴露区246，这样在形成封装体26时，将封装胶体注入封装区245，并待封装胶体固化后形成封装体26，围坝胶248在此过程中可限制封装胶体使其不朝四周流动，从而形成暴露区246。同时，封装区245与芯片24的感光区之间也设置围坝胶248，以分隔感光区与封装区245，形成封装体26时，封装胶体在围坝胶248外侧成型，避免封装胶体遮挡感光区。
本实施例中，电路板20上还设有贴装电阻249和/或贴装电容250，并封装在封装体26内。
本实施例中，该封装结构还包括滤光片29，滤光片29设于芯片24上方，滤光片29的外围与封装体26固定。具体地，滤光片29可以为蓝玻璃滤光片。具体地，封装体26形成的同时还可形成支撑滤光片29的支架(图未示)，在形成封装体26时使支架嵌入封装体26内，以将滤光片29支撑在芯片24上方；当然，滤光片29也可由MOC(Molding On Chip)工艺直接固定于封装体26。
本发明还提供一种摄像头模组，包括电路板20、芯片24、滤光片29、镜头组件(图未示)等部件。其中，芯片24通过上述封装结构封装在电路板20上，使芯片24与电路板20之间实现电信号连接。具体地，芯片24可以为感光芯片，例如为CMOS图像传感器。滤光片29设置在芯片24的上方，滤光片29可以为蓝玻璃滤光片。具体地，封装体26形成的同时还可形成支撑滤光片29的支架(图未示)，在形成封装体26时使支架嵌入封装体26内，以将滤光片29支撑在芯片24上方；当然，滤光片29也可由MOC(Molding On Chip)工艺直接固定于封装体26。
如图5所示，本发明还提供一种用于形成上述封装结构的封装方法，包括以下步骤：
S11，在电路板20的表面上设置底层焊盘202，在芯片24上设置第一焊盘242和第二焊盘244。
本实施例中，芯片24上的第一焊盘242和第二焊盘244位于芯片24的边缘处，电路板20上的底层焊盘202围绕芯片24的外周缘而设。
进一步地，芯片24为方形，第一焊盘242和第二焊盘244布设于芯片24的四个侧边的边缘处，芯片24中心位置为感光区。底层焊盘202围绕布设在芯片24的四个侧边的外侧。可以理解，在其他实施例中，芯片24也可仅部分侧边处设置第一焊盘242和第二焊盘244，例如，仅在芯片24的两个相对的侧边处设置第一焊盘242和第二焊盘244；底层焊盘202也可仅布设于芯片24部分侧边的外侧，例如，仅在芯片24两个相对侧边的外侧布设底层焊盘202。相比之下，在四个方向均设置焊盘，每个方向上设置的焊盘数量更少，更利于封装结构整体尺寸的小型化。
S13，将芯片24设于电路板20上，将底层焊盘202与第一焊盘242通过导线28电连接。
具体地，芯片24可设于电路板20的中间位置。芯片24可为CMOS图像传感器。导线28通过打金线工艺制成。
S15，形成封装体26，通过封装体26将芯片24封装在电路板20上，封装体26将底层焊盘202和第一焊盘242覆盖形成封装区245，第二焊盘244暴露在封装体26之外，在第二焊盘244所在位置形成暴露区246。
具体地，封装体26的材料可为环氧树脂，并通过灌胶固化的方式形成封装体26。
本实施例中，封装区245位于芯片24的四个侧边的中间位置，暴露区246位于芯片24的相邻两个侧边的交接处。
进一步地，该封装方法还包括在形成封装体26之前，在封装区245和暴露区246的交界处设置围坝胶248，以分隔封装区245和暴露区246，并在感光区和封装区245之间设置围坝胶248。这样在形成封装体26时，将封装胶体注入封装区245，并待封装胶体固化后形成封装体26，围坝胶248在此过程中可限制封装胶体使其不朝四周流动，从而形成暴露区246，并将封装体26形成在感光区外侧，避免封装胶体遮挡感光区。
S17，在封装体26的表面上设置与电路板20电连接的上层焊盘204，将上层焊盘204与第二焊盘244通过导线28电连接。
本封装方法中，底层焊盘202和上层焊盘204分别设于电路板20的表面和封装体26的表面，将现有电路板上呈平面分布的焊盘分为上下两层，形成立体分布，因此即使电路板焊盘的尺寸较大，也可将电路板焊盘合理的布置，使整个封装结构尺寸较小，符合当前电子产品小型化的需求。
本实施例中，上层焊盘204围绕布设在芯片24的四个侧边的外侧。可以理解，在其他实施例中，上层焊盘204也可仅布设于芯片24部分侧边的外侧，例如，仅在芯片24两个相对侧边的外侧布设上层焊盘204。相比之下，在四个方向均设置焊盘，每个方向上设置的焊盘数量更少，更利于封装结构整体尺寸的小型化。
具体地，可以在封装体26内设置通孔262，并在通孔262内设置将上层焊盘204和电路板20电连接的导电引线206。上层焊盘204通过设置在封装体26内的导电引线206与电路板20电连接。
以上仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (11)

1.一种封装结构，包括电路板(20)、芯片(24)、封装体(26)和导线(28)，所述封装体(26)将所述芯片(24)封装在所述电路板(20)上，其特征在于，所述电路板(20)的表面上设有底层焊盘(202)，所述芯片(24)上设有第一焊盘(242)和第二焊盘(244)，所述封装体(26)将所述底层焊盘(202)和所述第一焊盘(242)覆盖形成封装区(245)，所述第二焊盘(244)暴露在所述封装体(26)之外，在所述第二焊盘(244)所在位置形成暴露区(246)，所述封装体(26)的表面上设有与所述电路板(20)电连接的上层焊盘(204)，所述底层焊盘(202)通过所述导线(28)电连接于所述第一焊盘(242)，所述上层焊盘(204)通过所述导线(28)电连接于所述第二焊盘(244)。
2.如权利要求1所述的封装结构，其特征在于，所述封装体(26)内设有通孔(262)，所述通孔(262)内设有导电引线(206)，所述上层焊盘(204)通过所述导电引线(206)与所述电路板(20)电连接。
3.如权利要求1所述的封装结构，其特征在于，所述上层焊盘(204)在所述电路板(20)上的投影与所述底层焊盘(202)位置交错。
4.如权利要求1所述的封装结构，其特征在于，所述第一焊盘(242)和所述第二焊盘(244)位于所述芯片(24)的边缘处，所述芯片(24)的中心位置为感光区；所述底层焊盘(202)围绕所述芯片(24)的外周缘而设，所述上层焊盘(204)也围绕所述芯片(24)的外周缘而设。
5.如权利要求4所述的封装结构，其特征在于，所述芯片(24)为方形，所述第一焊盘(242)和所述第二焊盘(244)布设于所述芯片(24)的四个侧边的边缘处；所述底层焊盘(202)和所述上层焊盘(204)围绕布设在所述芯片(24)的四个侧边的外侧。
6.如权利要求5所述的封装结构，其特征在于，所述封装区(245)位于所述芯片(24)的四个侧边的中间位置，所述暴露区(246)位于相邻两个侧边的交接处。
7.如权利要求4所述的封装结构，其特征在于，所述封装区(245)和所述暴露区(246)的交界处设有围坝胶(248)，以分隔所述封装区(245)和所述暴露区(246)；所述封装区(245)与所述芯片(24)的感光区之间也设有围坝胶(248)，以分隔所述封装区(245)和所述感光区。
8.如权利要求1所述的封装结构，其特征在于，所述上层焊盘(204)设置在所述封装体(26)的顶部表面(260)上。
9.一种摄像头模组，包括电路板(20)和芯片(24)，其特征在于，所述芯片(24)通过如权利要求1至8任一项所述的封装结构封装在所述电路板(20)上。
10.一种封装方法，其特征在于，包括如下步骤：
在电路板(20)的表面上设置底层焊盘(202)，在芯片(24)上设置第一焊盘(242)和第二焊盘(244)；
将所述芯片(24)设于所述电路板(20)上，将所述底层焊盘(202)与所述第一焊盘(242)通过导线(28)电连接；
形成封装体(26)，通过所述封装体(26)将所述芯片(24)封装在所述电路板(20)上，所述封装体(26)将所述底层焊盘(202)和所述第一焊盘(242)覆盖形成封装区(245)，所述第二焊盘(244)暴露在所述封装体(26)之外，在所述第二焊盘(244)所在位置形成暴露区(246)；
在所述封装体(26)的表面上设置与所述电路板(20)电连接的上层焊盘(204)，将所述上层焊盘(204)与所述第二焊盘(244)通过导线(28)电连接。
11.如权利要求10所述的封装方法，其特征在于，所述封装方法还包括在形成所述封装体(26)之前，在所述封装区(245)和所述暴露区(246)的交界处设置围坝胶(248)，以分隔所述封装区(245)和所述暴露区(246)；以及在所述封装区(245)与所述芯片(24)的感光区之间设置围坝胶(248)，以分隔所述封装区(245)和所述感光区。
CN201810206079.1A 2018-03-13 2018-03-13 封装结构、封装方法和摄像头模组 Active CN108336038B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810206079.1A CN108336038B (zh) 2018-03-13 2018-03-13 封装结构、封装方法和摄像头模组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810206079.1A CN108336038B (zh) 2018-03-13 2018-03-13 封装结构、封装方法和摄像头模组

Publications (2)

Publication Number Publication Date
CN108336038A true CN108336038A (zh) 2018-07-27
CN108336038B CN108336038B (zh) 2024-03-22

Family

ID=62930769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810206079.1A Active CN108336038B (zh) 2018-03-13 2018-03-13 封装结构、封装方法和摄像头模组

Country Status (1)

Country Link
CN (1) CN108336038B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121853A (zh) * 2022-01-27 2022-03-01 深圳中科四合科技有限公司 大尺寸芯片适配小尺寸封装体的封装结构
WO2022083548A1 (zh) * 2020-10-21 2022-04-28 华为技术有限公司 摄像模组和电子设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058203A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지 및 이를 위한 외부 입출력단자 범핑 방법
US20020119595A1 (en) * 2001-02-24 2002-08-29 Samsung Electronics Co., Ltd. Semiconductor package using tape circuit board with a groove for preventing encapsulant from overflowing and manufacturing method thereof
US6586834B1 (en) * 2002-06-17 2003-07-01 Asat Ltd. Die-up tape ball grid array package
JP2005327802A (ja) * 2004-05-12 2005-11-24 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置
CN1993001A (zh) * 2005-12-27 2007-07-04 雅马哈株式会社 半导体器件
CN101152954A (zh) * 2006-09-28 2008-04-02 美律实业股份有限公司 微机电组件的封装构造
CN104103529A (zh) * 2014-07-22 2014-10-15 华进半导体封装先导技术研发中心有限公司 一种扇出型方片级半导体三维芯片封装工艺
CN204011396U (zh) * 2014-08-22 2014-12-10 山东华芯半导体有限公司 一种新型PoP堆叠封装结构
CN207947264U (zh) * 2018-03-13 2018-10-09 昆山丘钛微电子科技有限公司 封装结构和摄像头模组

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058203A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지 및 이를 위한 외부 입출력단자 범핑 방법
US20020119595A1 (en) * 2001-02-24 2002-08-29 Samsung Electronics Co., Ltd. Semiconductor package using tape circuit board with a groove for preventing encapsulant from overflowing and manufacturing method thereof
US6586834B1 (en) * 2002-06-17 2003-07-01 Asat Ltd. Die-up tape ball grid array package
JP2005327802A (ja) * 2004-05-12 2005-11-24 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置
CN1993001A (zh) * 2005-12-27 2007-07-04 雅马哈株式会社 半导体器件
CN101152954A (zh) * 2006-09-28 2008-04-02 美律实业股份有限公司 微机电组件的封装构造
CN104103529A (zh) * 2014-07-22 2014-10-15 华进半导体封装先导技术研发中心有限公司 一种扇出型方片级半导体三维芯片封装工艺
CN204011396U (zh) * 2014-08-22 2014-12-10 山东华芯半导体有限公司 一种新型PoP堆叠封装结构
CN207947264U (zh) * 2018-03-13 2018-10-09 昆山丘钛微电子科技有限公司 封装结构和摄像头模组

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022083548A1 (zh) * 2020-10-21 2022-04-28 华为技术有限公司 摄像模组和电子设备
CN114121853A (zh) * 2022-01-27 2022-03-01 深圳中科四合科技有限公司 大尺寸芯片适配小尺寸封装体的封装结构

Also Published As

Publication number Publication date
CN108336038B (zh) 2024-03-22

Similar Documents

Publication Publication Date Title
US7202460B2 (en) Camera module for compact electronic equipments
CN105681637B (zh) 阵列摄像模组及其感光组件和制造方法
JP5346578B2 (ja) 半導体アセンブリおよびその作製方法
JP5827342B2 (ja) 中央コンタクトを備え、グラウンド又は電源分配が改善された改良版積層型マイクロ電子アセンブリ
US7049696B2 (en) IC package with electrically conductive heat-radiating mechanism, connection structure and electronic device
US10270948B2 (en) Substrate for camera module and camera module having the same
US8492888B2 (en) Integrated circuit packaging system with stiffener and method of manufacture thereof
WO2006118982A2 (en) Semiconductor substrate with exposed upper and lower sides
CN109314122A (zh) 半导体芯片封装件
CN108701664A (zh) 用于经封装半导体裸片的内部热扩散的设备及方法
CN207947264U (zh) 封装结构和摄像头模组
CN103633076A (zh) 包封件上芯片型封装件
CN108336038A (zh) 封装结构、封装方法和摄像头模组
CN107452696B (zh) 电磁屏蔽封装体以及制造方法
CN109936680B (zh) 具有扩展布线层的系统化封装摄像模组及其感光组件、电子设备和制备方法
KR20170073796A (ko) 반도체 패키지 및 패키지 제조 방법
CN107835354B (zh) 应用于电子设备的摄像模组及电子设备
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
CN109729240B (zh) 摄像模组及其扩展布线封装感光组件和电子设备
CN106057766A (zh) 基板和包括其的半导体封装及包括半导体封装的电子系统
CN110858573A (zh) 半导体封装件
CN206865584U (zh) 摄像模组
KR20200143885A (ko) 서포팅 기판을 포함한 스택 패키지
KR101340348B1 (ko) 마스크 패턴을 이용한 칩 내장형 패키지 기판 및 그 제조방법
CN104619119B (zh) 电路板及相机模组

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant