KR20020058203A - 반도체패키지 및 이를 위한 외부 입출력단자 범핑 방법 - Google Patents

반도체패키지 및 이를 위한 외부 입출력단자 범핑 방법 Download PDF

Info

Publication number
KR20020058203A
KR20020058203A KR1020000086240A KR20000086240A KR20020058203A KR 20020058203 A KR20020058203 A KR 20020058203A KR 1020000086240 A KR1020000086240 A KR 1020000086240A KR 20000086240 A KR20000086240 A KR 20000086240A KR 20020058203 A KR20020058203 A KR 20020058203A
Authority
KR
South Korea
Prior art keywords
external input
circuit board
output terminal
semiconductor package
land
Prior art date
Application number
KR1020000086240A
Other languages
English (en)
Other versions
KR100658879B1 (ko
Inventor
하선호
정태복
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1020000086240A priority Critical patent/KR100658879B1/ko
Publication of KR20020058203A publication Critical patent/KR20020058203A/ko
Application granted granted Critical
Publication of KR100658879B1 publication Critical patent/KR100658879B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

이 발명은 반도체패키지 및 이를 위한 솔더볼 범핑 방법에 관한 것으로, 외부 입출력단자를 정확한 위치에 범핑시킬 수 있고, 또한 반도체패키지에 워페이지가 발생되어도 마더보드에 모든 외부 입출력단자가 접속될 수 있도록, 중앙에 관통공이 형성되어 있고, 상면에는 다수의 랜드 및 본드핑거를 갖는 배선패턴이 형성된 회로기판과, 상기 회로기판의 관통공 내측에 위치되며, 상면에 다수의 입출력패드가 형성된 반도체칩과, 상기 반도체칩과 회로기판의 본드핑거를 전기적으로 연결시키는 도전성와이어와, 상기 회로기판의 관통공에 충진되어 상기 반도체칩, 도전성와이어를 외부환경으로부터 보호하는 봉지부와, 상기 회로기판의 각 랜드에 융착된 외부 입출력단자로 이루어진 반도체패키지에 있어서, 상기 외부 입출력단자는 상기 랜드에 융착된 대략 원통형의 도전성 몸체와, 상기 몸체의 단부에 대략 반구형(半球形)으로 연장되어 형성된 도전성 꼬리부로 이루어진 것을 특징으로 한다.

Description

반도체패키지 및 이를 위한 외부 입출력단자 범핑 방법{Semiconductor package and outer input/output pad bumping method for it}
본 발명은 반도체패키지 및 이를 위한 솔더볼 범핑 방법에 관한 것으로, 더욱 상세하게 설명하면 외부 입출력단자를 정확한 위치에 범핑시킬 수 있고, 또한 반도체패키지에 워페이지가 발생되어도 마더보드에 모든 외부 입출력단자가 접속될 수 있는 반도체패키지 및 이를 위한 솔더볼 범핑 방법에 관한 것이다.
통상 최근의 반도체패키지는 실장밀도를 증가시키고, 또한 외부 입출력단자 개수를 최대한 확보하기 위해, 상기 외부 입출력단자가 회로기판의 일면에 풀어레이(Full Array) 방식으로 형성되어 있다. 이러한 반도체패키지로서는 볼그리드어레이(Ball Grid Array) 반도체패키지, 핀그리드어레이(Pin Grid Array) 반도체패키지, 울트라틴(Ultra Thin) 반도체패키지 등등이 알려져 있으며, 이하의 설명에서는 상기 울트라틴 반도체패키지를 예로 하여 설명한다. 여기서, 상기 외부 입출력단자는 통상 도전성볼이나 도전성핀 등이 이용되고 있다.
종래의 반도체패키지(101')는 도1에 도시된 바와 같이 관통공(14')이 회로기판(10')이 구비되어 있고, 상기 회로기판(10')의 관통공(14')에는 상면에 다수의 입출력패드(31')가 형성된 반도체칩(30')이 위치되어 있다. 또한, 상기 회로기판(10')은 수지층(11')을 중심으로 그 상면에 다수의 본드핑거(12a') 및 랜드(12b')를 갖는 도전성 배선패턴(12')이 형성되어 있고, 상기 배선패턴(12')중 상기 본드핑거(12a') 및 랜드(12b')를 제외한 표면은 커버코트(13')로 코팅되어 있다. 또한, 상기 관통공(14')을 포함하는 회로기판(10')의 하면에는 판상의 방열판(20')이 부착되어 있다. 물론, 상기 반도체칩(30')은 상기 방열판(20') 상면에 부착되어 있다. 또한, 상기 반도체칩(30')의 입출력패드(31')는 상기 회로기판(10')의 본드핑거(12a')에 도전성와이어(40')로 접속되어 있다. 또한, 상기 회로기판(10')의 관통공(14'), 반도체칩(30'), 도전성와이어(40') 등은 봉지재로 봉지되어 일정 형태의 봉지부(50')가 형성되어 있다. 마지막으로, 상기 회로기판(10')의 랜드(12b')에는 외부 입출력단자(60')가 융착되어 차후 마더보드(100')에 실장 가능한 형태로 되어 있다. 여기서, 상기 외부 입출력단자(60')는 도전성볼이다.
한편, 이러한 반도체패키지(101')에 있어서, 상기 외부 입출력단자(60')의범핑 방법이 도2a 내지 도2c에 도시되어 있다.
도시된 바와 같이 회로기판(10')의 커버코트(13')를 통하여 노출된 랜드(12b')에는 끈적한 플럭스(70')가 돗팅(Dotting)된다. 상기 플럭스(70')는 통상 고온에서 휘발되어 제거되며, 상기 랜드(12b')의 산화막을 제거하고 또한 하기할 외부 입출력단자(60')를 임시로 고정하는 역할을 한다.(도2a 참조)
계속해서, 상기 플럭스(70') 상에는 대략 구형 구(球刑)의 외부 입출력단자(60')가 임시로 고정된다. 상기 외부 입출력단자(60')는 통상 구형의 솔더볼이다.(도2b 참조')
계속해서, 상기 회로기판(10')은 고온의 퍼니스(Furnace)에 투입되며, 상기 퍼니스 내측에서 상기 외부 입출력단자(60')는 융용되고, 상기 플럭스(70')는 휘발되며, 결국 상기 외부 입출력단자(60')가 상기 랜드(12b') 표면에 융착되어 고정된다.(도2c 참조)
그러나, 상기와 같은 종래의 범핑 방법은 봉지부(50')와 상기 랜드(12b') 사이의 거리가 매우 가깝게 되어 있기 때문에, 상기 봉지부(50')의 형성 위치가 미스얼라인(Misalignment)될 경우, 상기 외부 입출력단자(60')가 정확히 융착되지 않는 문제가 있다. 또한, 상기 외부 입출력단자(60')가 대략 구형상(求刑狀)으로 형성되어 있기 때문에, 다수의 외부 입출력단자(60')가 하나로 합쳐져 융착되는 현상도 빈번히 발생한다.
더불어, 상기와 같은 반도체패키지(101')는 워페이지(Warpage, 각 구성 요소간의 열팽창계수가 상이함으로써, 반도체패키지가 어느 한 방향으로 휘어지는 현상) 발생시, 특정 외부 입출력단자(60')가 마더보드에 융착되지 않음으로써, 반도체패키지의 전기적 기능이 상실되는 문제가 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 회로기판의 모든 랜드에 정확하게 외부 입출력단자를 범핑할 수 있고, 또한 워페이지가 발생되어도 마더보드에 모든 외부 입출력단자가 실장될 수 있는 반도체패키지 및 이를 위한 외부 입출력단자 범핑 방법을 제공하는데 있다.
도1은 종래의 반도체패키지를 도시한 단면도이다.
도2a 및 도2c는 종래의 외부 입출력단자 범핑 방법을 도시한 순차 설명도이다.
도3은 본 발명에 의한 반도체패키지를 도시한 단면도이다.
도4a 내지 도4c는 본 발명에 의한 반도체패키지의 외부 입출력단자 범핑 방법을 도시한 순차 설명도이다.
도5a는 본 발명에 의한 다른 반도체패키지를 도시한 단면도이고, 도5b는 도5a의 형성 가능한 외부 입출력단자를 도시한 사시도이고, 도5c는 도5a의 반도체패키지가 마더보드에 실장된 상태를 도시한 단면도이다.
도6은 도5a에 도시된 반도체패키지의 외부 입출력단자 범핑 방법을 도시한 상태도이다.
- 도면중 주요 부호에 대한 설명 -
101,102; 본 발명에 의한 반도체패키지
10; 회로기판11; 수지층
12; 배선패턴12a; 본드핑거
12b; 랜드13; 커버코트
14; 관통공20; 방열판
30; 반도체칩31; 입출력패드
40; 도전성와이어50; 봉지부
60; 외부 입출력단자61; 도전성 몸체
62; 도전성 꼬리부70; 플럭스
80; 픽커81; 엣지
90; 범핑수단91; 몸체
92; 통공93; 도전성 물질
94; 히터100; 마더보드
상기한 목적을 달성하기 위해 본 발명은 중앙에 관통공이 형성되어 있고, 상면에는 다수의 랜드 및 본드핑거를 갖는 배선패턴이 형성된 회로기판과, 상기 회로기판의 관통공 내측에 위치되며, 상면에 다수의 입출력패드가 형성된 반도체칩과, 상기 반도체칩과 회로기판의 본드핑거를 전기적으로 연결시키는 도전성와이어와, 상기 회로기판의 관통공에 충진되어 상기 반도체칩, 도전성와이어를 외부환경으로부터 보호하는 봉지부와, 상기 회로기판의 각 랜드에 융착된 외부 입출력단자로 이루어진 반도체패키지에 있어서, 상기 외부 입출력단자는 상기 랜드에 융착된 대략 원통형의 도전성 몸체와, 상기 몸체의 단부에 대략 반구형(半球形)으로 연장되어 형성된 도전성 꼬리부로 이루어진 것을 특징으로 한다.
여기서, 상기 꼬리부는 대략 원뿔 모양으로 형성될 수도 있다.
또한, 상기 외부 입출력단자는 원뿔, 삼각뿔 또는 사각뿔 모양중 선택된 어느 하나로 형성될 수 있다.
또한, 상기 외부 입출력단자는 단부가 절단된 원뿔, 삼각뿔, 사각뿔중 어느 하나로 형성될 수도 있다.
더불어, 상기한 목적을 달성하기 위해 본 발명은 반도체패키지의 회로기판중 랜드에 외부 입출력단자를 범핑하는 방법에 있어서, 상기 회로기판의 각 랜드에 끈적한 플럭스를 돗팅하는 단계와; 상기 각 플럭스 상부에 대략 원통형의 도전성 몸체와, 상기 몸체로부터 연장된 원뿔 모양의 도전성 꼬리부로 이루어진 외부 입출력단자를 임시로 부착하는 단계와; 상기 반도체패키지를 고온의 퍼니스에 투입하여, 상기 몸체가 랜드에 융착되어 고정되고, 상기 원뿔 모양의 꼬리부는 대략 반구형으로 융용되도록 하는 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 임시로 외부 입출력단자를 부착하는 단계는 통공이 형성된 튜브에 몸체와 꼬리부로 이루어진 외부 입출력단자가 순차적으로 수납된 픽커에 의해 수행될 수 있다.
또한, 상기한 목적을 달성하기 위해 본 발명은 반도체패키지의 회로기판중 랜드에 외부 입출력단자를 범핑하는 방법에 있어서, 상기 회로기판의 각 랜드와 대응되는 위치에 통공이 형성됨과 동시에 내측에 일정 공간이 형성된 몸체를 구비하고, 상기 몸체 내측에 일정 부피의 도전성 물질이 수납됨과 동시에, 상기 몸체의 내측에는 상기 도전성 물질이 융용되도록 히터가 장착된 범핑수단을 준비하는 단계와; 상기 범핑수단의 몸체중 상기 통공과 회로기판의 랜드 위치가 대응되도록 한 상태에서, 상기 통공을 통하여 상기 랜드에 원통형 몸체와 원뿔형 꼬리부로 이루어진 외부 입출력단자가 고착되도록 하는 단계를 포함하여 이루어진 것을 특징으로한다.
상기와 같이 하여 본 발명에 의한 반도체패키지 및 이를 위한 외부 입출력단자 범핑 방법에 의하면 원통형 몸체와 반구형 꼬리부로 이루어진 외부 입출력단자를 회로기판의 원하는 랜드에 정확하게 범핑시킬 수 있으며, 또한 상기 외부 입출력단자들은 튜브에서 순차적으로 공급되어 미싱볼(Missing Ball) 또는 더블볼(Double Ball)을 근복적으로 방지할 수 있게 된다.
또한, 본 발명은 외부 입출력단자를 원뿔, 삼각뿔, 사각뿔 등으로 형성함으로써, 비록 반도체패키지가 워페이지(Warpage)되어도 상기 외부 입출력단자가 모두 마더보드에 실장 가능하게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도3은 본 발명에 의한 반도체패키지(101)를 도시한 단면도이다.
도시된 바와 같이 중앙에 관통공(14)이 형성된 수지층(11)을 중심으로, 그 표면에는 다수의 랜드(12b) 및 본드핑거(12a)를 갖는 배선패턴(12)이 형성된 회로기판(10)이 구비되어 있다. 물론, 상기 배선패턴(12)중 본드핑거(12a) 및 랜드(12b)를 제외한 상기 배선패턴(12) 및 수지층(11) 표면은 커버코트(13)로 코팅되어 있다. 또한, 상기 회로기판(10)의 관통공(14) 내측에는 상면에 다수의 입출력패드(31)가 형성된 반도체칩(30)이 위치되어 있다. 또한, 반도체칩(30)의 입출력패드(31)와 회로기판(10)의 본드핑거(12a)는 도전성와이어(40)에 의해 상호 연결되어있다. 또한, 상기 회로기판(10)의 관통공(14)에는 봉지재가 충진되어 상기 반도체칩(30), 도전성와이어(40)를 외부환경으로부터 보호할 수 있도록 봉지부(50)가 형성되어 있고, 상기 회로기판(10)의 각 랜드(12b)에는 외부 입출력단자(60)가 융착되어 있다. 더불어, 상기 회로기판(10)의 관통공(14)을 포함하는 일면 및 반도체칩(30)의 일면에는 방열판(20)이 접착되어 있으며, 이러한 구조는 종래와 동일하다.
본 발명은 상기 외부 입출력단자(60)가 상기 랜드(12b)에 융착된 대략 원통형의 도전성 몸체(61)와, 상기 몸체(61)의 단부에 대략 반구형(半球形)으로 연장되어 형성된 도전성 꼬리부(62)로 이루어진 것을 특징으로 한다. 여기서, 상기 원통형의 도전성 몸체(61)는 직경이 상기 랜드(12b)의 직경과 대략 유사하게 되도록 형성함이 바람직하다.
또한, 상기 도전성 몸체(61) 및 꼬리부(62)는 모두 솔더(Solder)로 형성됨이 바람직하며, 그 높이는 봉지부(50)의 높이보다 높게 되도록 함으로써, 차후 마더보드(100)에 용이하게 실장되도록 한다.
도4a 내지 도4c는 본 발명에 의한 반도체패키지(101)의 외부 입출력단자(60)의 범핑 방법을 도시한 순차 설명도이다.
도시된 바와 같이 먼저, 회로기판(10)의 각 랜드(12b)에 끈적한 플럭스(70)를 돗팅한다.(도4a 참조)
이어서, 상기 각 플럭스(70) 상부에 대략 원통형의 도전성 몸체(61)와, 상기 몸체(61)로부터 연장된 원뿔 모양의 도전성 꼬리부(62)로 이루어진 외부 입출력단자(60)를 임시로 부착한다.(도4b 참조)
여기서, 상기 단계는 통공이 형성된 튜브에 몸체(61)와 꼬리부(62)로 이루어진 상기 외부 입출력단자(60)가 순차적으로 수납된 픽커(80)를 이용하여 수행함이 바람직하다. 또한, 상기 픽커(80)의 단부에는 엣지(81)를 더 형성하여 하나의 외부 입출력단자(60)가 랜드(12b)에 낙하된 후 닫혀지도록 하여 나머지 외부 입출력단자(60)가 외부 배출되지 않토록 한다. 여기서, 상기 엣지(81)의 개폐수단은 픽커(80) 내측이 배큠(Vacuum)이 되도록 함으로써 구현할 수 있다.
계속해서, 상기 반도체패키지(101)를 고온(대략 200~250℃)의 퍼니스에 투입하여, 상기 몸체(61)가 랜드(12b)에 융착되어 고정되고, 상기 원뿔 모양의 꼬리부(62)는 대략 반구형으로 융용되도록 한다.(도4c 참조)
도5a는 본 발명에 의한 다른 반도체패키지(102)를 도시한 단면도이고, 도5b는 형성 가능한 다른 외부 입출력단자(60)를 도시한 사시도이며, 도5c는 도5a의 반도체패키지(102)가 마더보드(100)에 실장된 상태를 도시한 단면도이다.
도시된 바와 같이 본 발명의 다른 실시예는 상기 외부 입출력단자(60)의 꼬리부(62)가 원뿔 모양으로 형성된 것이 특징이다.(도5a 참조)
또한, 상기 외부 입출력단자(60)는 도5b에 도시된 바와 같이 원뿔(a,b), 삼각뿔(d), 사각뿔(e) 중 어느 한 모양으로 형성될 수도 있다. 또한 단부가 절단된 원뿔(c), 삼각뿔, 사각뿔(f) 모양으로 형성될 수도 있다.
따라서, 상기와 같이 외부 입출력단자(60)의 단부(마더보드(100)에 융착되는 영역)가 날카롭게 되어 있음으로, 반도체패키지(102)가 어느 정도워페이지(Warpage)되어 있어도, 상기 외부 입출력단자(60)의 단부는 융용되기 쉽고, 따라서 상기 반도체패키지(102)의 모든 외부 입출력단자(60)가 마더보드(100)에 용이하게 실장된다.(도5c 참조)
도6은 도5a에 도시된 반도체패키지(102)의 외부 입출력단자(60)의 범핑 방법을 도시한 상태도이다.
도시된 바와 같이 회로기판(10)의 각 랜드(12b)와 대응되는 위치에는 통공(92)이 형성됨과 동시에 내측에 일정 공간이 형성된 몸체(91)가 구비되고, 상기 몸체(91) 내측에는 일정 부피의 도전성 물질(93)이 수납되며, 상기 몸체(91)의 내측에는 상기 도전성 물질(93)이 융용되도록 히터(94)가 장착된 범핑수단(90)이 준비되어 있다. 상기 도전성 물질(93)은 통상적인 솔더를 이용함이 바람직하다. 또한, 상기 히터(94)에 의해 제공되는 온도는 대략 200~250℃가 되도록 함이 바람직하다.
한편, 상기 범핑수단(90)의 몸체(91)중 상기 통공(92)과 상기 회로기판(10)의 랜드(12b) 위치를 상호 맞춘 상태에서, 상기 통공(92)을 통하여는 상기 랜드(12b)에 원통형 몸체(61)와 원뿔형 꼬리부(62)로 이루어진 외부 입출력단자(60)가 고착되도록 한다. 따라서, 회로기판(10)의 랜드(12b)에는 원통형 몸체(61)와 원뿔형 꼬리부(62)로 이루어진 외부 입출력단자(60)가 범핑된다.
이때, 상기 회로기판(10)의 랜드(12b)에는 미리 플럭스(70)를 돗팅한 상태에서 상기와 같은 작업을 수행함이 바람직하다. 물론, 상기와 같이 외부 입출력단자(60)가 범핑된 후에는 상기 통공(92)을 폐쇄시켜, 더 이상의 도전성 물질(93)이 외부로 배출되지 않토록 한다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다. 즉, 여기서는 상기 회로기판으로서 관통공이 형성된 인쇄회로기판을 예로 하였으나, 통상적인 평판상의 인쇄회로기판, 써킷필름, 써킷테이프 등도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지 및 이를 위한 외부 입출력단자 범핑 방법은 원통형 몸체와 반구형 꼬리부로 이루어진 외부 입출력단자를 회로기판의 원하는 랜드에 정확하게 범핑시킬 수 있으며, 또한 상기 외부 입출력단자들은 튜브에서 순차적으로 공급되어 미싱볼(Missing Ball) 또는 더블볼(Double Ball)을 근본적으로 방지할 수 있는 효과가 있다.
또한, 본 발명은 외부 입출력단자를 원뿔, 삼각뿔, 사각뿔 등으로 형성함으로써, 비록 반도체패키지가 워페이지(Warpage)되어도 상기 외부 입출력단자가 모두 마더보드에 용이하게 실장되는 효과가 있다.

Claims (7)

  1. 중앙에 관통공이 형성되어 있고, 상면에는 다수의 랜드 및 본드핑거를 갖는 배선패턴이 형성된 회로기판과, 상기 회로기판의 관통공 내측에 위치되며, 상면에 다수의 입출력패드가 형성된 반도체칩과, 상기 반도체칩과 회로기판의 본드핑거를 전기적으로 연결시키는 도전성와이어와, 상기 회로기판의 관통공에 충진되어 상기 반도체칩, 도전성와이어를 외부환경으로부터 보호하는 봉지부와, 상기 회로기판의 각 랜드에 융착된 외부 입출력단자로 이루어진 반도체패키지에 있어서,
    상기 외부 입출력단자는 상기 랜드에 융착된 대략 원통형의 도전성 몸체와, 상기 몸체의 단부에 대략 반구형(半球形)으로 연장되어 형성된 도전성 꼬리부로 이루어진 것을 특징으로 하는 반도체패키지.
  2. 제1항에 있어서, 상기 꼬리부는 대략 원뿔 모양으로 형성된 것을 특징으로 하는 반도체패키지.
  3. 제1항에 있어서, 상기 외부 입출력단자는 원뿔, 삼각뿔 또는 사각뿔 모양중 선택된 어느 하나로 형성된 것을 특징으로 하는 반도체패키지.
  4. 제1항에 있어서, 상기 외부 입출력단자는 단부가 절단된 원뿔, 삼각뿔, 사각뿔중 어느 하나로 형성된 것을 특징으로 하는 반도체패키지.
  5. 반도체패키지의 회로기판중 랜드에 외부 입출력단자를 범핑하는 방법에 있어서,
    상기 회로기판의 각 랜드에 끈적한 플럭스를 돗팅하는 단계와;
    상기 각 플럭스 상부에 대략 원통형의 도전성 몸체와, 상기 몸체로부터 연장된 원뿔 모양의 도전성 꼬리부로 이루어진 외부 입출력단자를 임시로 부착하는 단계와;
    상기 반도체패키지를 고온의 퍼니스에 투입하여, 상기 몸체가 랜드에 융착되어 고정되고, 상기 원뿔 모양의 꼬리부는 대략 반구형으로 융용되도록 하는 단계를 포함하여 이루어진 반도체패키지의 외부 입출력단자 범핑 방법.
  6. 제5항에 있어서, 상기 임시로 외부 입출력단자를 부착하는 단계는 통공이 형성된 튜브에 몸체와 꼬리부로 이루어진 외부 입출력단자가 순차적으로 수납된 픽커에 의해 수행됨을 특징으로 하는 반도체패키지의 외부 입출력단자 범핑 방법.
  7. 반도체패키지의 회로기판중 랜드에 외부 입출력단자를 범핑하는 방법에 있어서,
    상기 회로기판의 각 랜드와 대응되는 위치에 통공이 형성됨과 동시에 내측에 일정 공간이 형성된 몸체를 구비하고, 상기 몸체 내측에 일정 부피의 도전성 물질이 수납됨과 동시에, 상기 몸체의 내측에는 상기 도전성 물질이 융용되도록 히터가장착된 범핑수단을 준비하는 단계와;
    상기 범핑수단의 몸체중 상기 통공과 회로기판의 랜드 위치가 대응되도록 한 상태에서, 상기 통공을 통하여 상기 랜드에 원통형 몸체와 원뿔형 꼬리부로 이루어진 외부 입출력단자가 고착되도록 하는 단계를 포함하여 이루어진 반도체패키지의 외부 입출력단자 범핑 방법.
KR1020000086240A 2000-12-29 2000-12-29 반도체패키지 및 이를 위한 외부 입출력단자 범핑 방법 KR100658879B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000086240A KR100658879B1 (ko) 2000-12-29 2000-12-29 반도체패키지 및 이를 위한 외부 입출력단자 범핑 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000086240A KR100658879B1 (ko) 2000-12-29 2000-12-29 반도체패키지 및 이를 위한 외부 입출력단자 범핑 방법

Publications (2)

Publication Number Publication Date
KR20020058203A true KR20020058203A (ko) 2002-07-12
KR100658879B1 KR100658879B1 (ko) 2006-12-15

Family

ID=27689309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000086240A KR100658879B1 (ko) 2000-12-29 2000-12-29 반도체패키지 및 이를 위한 외부 입출력단자 범핑 방법

Country Status (1)

Country Link
KR (1) KR100658879B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699237B1 (ko) * 2005-06-23 2007-03-27 삼성전기주식회사 임베디드 인쇄회로기판 제조방법
CN108336038A (zh) * 2018-03-13 2018-07-27 昆山丘钛微电子科技有限公司 封装结构、封装方法和摄像头模组
CN117038683A (zh) * 2023-07-07 2023-11-10 信扬科技(佛山)有限公司 光机电模组、半导体封装组件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699237B1 (ko) * 2005-06-23 2007-03-27 삼성전기주식회사 임베디드 인쇄회로기판 제조방법
CN108336038A (zh) * 2018-03-13 2018-07-27 昆山丘钛微电子科技有限公司 封装结构、封装方法和摄像头模组
CN108336038B (zh) * 2018-03-13 2024-03-22 昆山丘钛微电子科技有限公司 封装结构、封装方法和摄像头模组
CN117038683A (zh) * 2023-07-07 2023-11-10 信扬科技(佛山)有限公司 光机电模组、半导体封装组件及其制造方法

Also Published As

Publication number Publication date
KR100658879B1 (ko) 2006-12-15

Similar Documents

Publication Publication Date Title
US6084308A (en) Chip-on-chip integrated circuit package and method for making the same
US6734557B2 (en) Semiconductor device
US6313521B1 (en) Semiconductor device and method of manufacturing the same
KR100260997B1 (ko) 반도체패키지
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
US6282094B1 (en) Ball-grid array integrated circuit package with an embedded type of heat-dissipation structure and method of manufacturing the same
US9412677B2 (en) Computer systems having an interposer including a flexible material
US5834839A (en) Preserving clearance between encapsulant and PCB for cavity-down single-tier package assembly
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
US7291906B2 (en) Stack package and fabricating method thereof
JPH10270592A (ja) 半導体装置及びその製造方法
US5952717A (en) Semiconductor device and method for producing the same
KR100250562B1 (ko) 반도체장치
US5107329A (en) Pin-grid array semiconductor device
KR100658879B1 (ko) 반도체패키지 및 이를 위한 외부 입출력단자 범핑 방법
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
KR100246367B1 (ko) 반도체 패키지 및 그 제조방법
US6020645A (en) Semiconductor device with semiconductor chip bonded face down on circuit-carrying substrate
KR100708052B1 (ko) 반도체패키지
JP2001044326A (ja) 半導体装置およびその製造方法
KR100503277B1 (ko) 플립칩 패키지 형성 방법
KR100475338B1 (ko) 와이어본더를이용한칩스케일패키지및제조방법
JPH0669371A (ja) Ｐｇａパッケージ
JPH10189819A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121207

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141210

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151209

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171205

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191209

Year of fee payment: 14