CN117038683A - 光机电模组、半导体封装组件及其制造方法 - Google Patents

Abstract

一种光机电模组、半导体封装组件及其制造方法，该半导体封装组件包括电路板、至少一芯片、塑封体和导线，电路板具有相对的第一表面和第二表面，所述第一表面朝所述第二表面凹设有至少一收容孔，所述第一表面上设有多个焊垫；芯片设于所述收容孔内，且所述芯片和所述电路板通过间隙隔开；所述芯片包括相对的有源面和无源面，所述有源面与所述第一表面朝向同一侧，所述有源面设有多个引脚；塑封体至少设于所述间隙并粘接所述芯片与所述收容孔的孔壁；导线贴设于所述塑封体背离所述第二表面的第三表面且所述导线电连接所述焊垫和所述引脚。该半导体封装组件有利于产品的小型化和薄型化，且有利于提高成像质量、降低生产成本。

Description

光机电模组、半导体封装组件及其制造方法

技术领域

本申请涉及半导体封装技术领域，尤其涉及一种光机电模组、半导体封装组件及其制造方法。

背景技术

现有技术中，半导体封装的方式主要有板上芯片封装(Chips On Board，简称COB)、倒装封装(Flip Chip)和芯片级封装(Chip Scale Package，简称CSP)，COB封装技术是先将半导体芯片粘接在电路板表面，再采用导线电连接半导体芯片和电路板上的焊垫；Flip Chip封装技术是在芯片的焊垫上先植金球，再将金球与电路板上的焊垫接合；CSP封装技术是先对半导体芯片进行3D封装，再于半导体芯片下方植锡球，通过锡球焊接在电路板上。

COB封装技术中，由于芯片与电路板的焊垫之间需要保持一定距离，且芯片上方需要保留一定空间，从而不利于半导体封装结构的小型化。并且，半导体芯片通过胶粘在电路板表面，不可避免地会产生变型组装工差问题，进而影响到像素平面的平整度与各结构之间的高度差异，造成光程的差异，影响成像质量。另外，当应用于摄像模组时，在影像感测芯片像素越来越大的情况下，影像感测器的成像区与电路板的焊垫的距离越来越近，光线很容易打到导线而反射到成像区，造成杂散光。Flip Chip封装技术中，半导体芯片的焊垫上的金球需要有一定的高度方能补偿电路板的变形，电路板需要凸出到芯片上方，在影像感测芯片的像素越来越大的状况下，设计难度较大。CSP封装技术中，半导体芯片在经3D封装后，厚度方向上的尺寸增大，且仍需要采用SMT技术等焊接于电路板上，导致整个封装结构的尺寸无法缩小。现有的各种半导体封装技术导致半导体芯片的成本无法下降，封装后的尺寸无法缩小。

发明内容

有鉴于此，本申请提供一种半导体封装组件及其制造方法，以解决上述问题。

另外，本申请还有必要提供一种应用上述半导体封装组件的光机电模组。

本申请提供了一种半导体封装组件，包括电路板、至少一芯片、塑封体和导线，所述电路板具有相对的第一表面和第二表面，所述第一表面朝所述第二表面凹设有至少一收容孔，所述第一表面上设有多个焊垫；所述芯片设于所述收容孔内，且所述芯片和所述电路板通过间隙隔开；所述芯片包括相对的有源面和无源面，所述有源面与所述第一表面朝向同一侧，所述有源面设有多个引脚；所述塑封体至少设于所述间隙并粘接所述芯片与所述收容孔的孔壁，所述导线贴设于所述塑封体背离所述第二表面的第三表面且所述导线电连接所述焊垫和所述引脚。

本申请还提供另一种半导体封装组件，包括芯片、塑封体和导线，所述芯片包括相对的有源面和无源面，所述有源面设有多个引脚，所述塑封体包覆所述芯片的所述无源面和侧面，所述塑封体包括与所述芯片的所述有源面朝向同一侧的第三表面，所述第三表面设有多个焊垫，所述导线贴设于所述塑封体的所述第三表面且所述导线电连接所述焊垫和所述引脚。

本申请还提供一种半导体封装组件的制造方法，包括以下步骤：

提供一电路板，所述电路板具有相对的第一表面和第二表面，所述第一表面朝所述第二表面凹设有至少一收容孔，所述第一表面上设有多个焊垫；

于所述电路板的所述第一表面或所述第二表面设置一载板，于所述收容孔内设置一芯片，且所述芯片和所述电路板通过间隙隔开；所述芯片包括相对的有源面和无源面，所述有源面设有多个引脚，所述第一表面和所述有源面朝向同一侧；

至少于所述间隙内填充树脂形成塑封体以粘接所述芯片与所述收容孔的孔壁，并移除所述载板；

于所述塑封体背离所述第二表面的第三表面贴设导线以电连接所述焊垫和所述引脚。

本申请还提供一种光机电模组，包括上述半导体封装组件。

本申请中提供的半导体封装组件通过于所述电路板内开设收容孔，并将芯片设于所述收容孔内，且设置塑封体进行保护，使得所述芯片和所述电路板在同一平面，可有效降低整个封装组件的高度、降低成本，且通过提供一个平整且高度一致的像素平面，可有效提升成像质量。相较于传统的打金线连接，采用平面的导线电连接所述芯片和所述电路板，可有效减少杂散光，提高成像质量。另外，后续设置主动元件和/或被动元件时可以更靠近芯片，电性特性更好，整个所述半导体封装组件的尺寸更小型化、薄型化。

附图说明

图1为本申请第一实施例提供的半导体封装组件的截面示意图。

图2为图1所示的半导体封装组件的结构示意图。

图3为图2所示的半导体封装组件的Ⅲ部分的放大结构示意图。

图4为本申请另一实施例提供的半导体封装组件的正面结构示意图。

图5为图4所示的半导体封装组件的背面结构示意图。

图6为本申请另一实施例提供的半导体封装组件的结构示意图。

图7为本申请另一实施例提供的半导体封装组件的结构示意图。

图8为图7所示的半导体封装组件的Ⅷ部分的放大结构示意图。

图9为本申请第一实施例提供的光机电模组的截面示意图。

图10为本申请第一实施例提供的电路板的截面示意图。

图11为图10所示的电路板的结构示意图。

图12为于图10所示的电路板一侧设置载板后的截面示意图。

图13为于图12所示的收容孔内设置芯片后的截面示意图。

图14为于图13所示的收容孔内填充树脂形成塑封体后的截面示意图。

图15为将图14所示的载板移除后的截面示意图。

图16为于图15所示的塑封体表面设置导线以电连接所述第一焊垫和所述引脚后的截面示意图。

图17为于图16所示的导线表面设置绝缘保护层后的截面示意图。

图18为本申请另一实施例提供的电路连板的正面结构示意图。

图19为图18所示的电路连板的背面结构示意图。

图20为图18所示的电路连板设于载具上的结构示意图。

图21为本申请第二实施例提供的半导体封装组件的截面示意图。

图22为本申请第二实施例提供的光机电模组的截面示意图。

图23为本申请第二实施例提供的电路板的截面示意图。

图24为将图23所示的电路板设置于载板后的截面示意图。

图25为于图24所示的收容孔内设置芯片后的截面示意图。

图26为于图25所示的收容孔内填充树脂形成塑封体后的截面示意图。

图27为将图26所示的载板移除后的截面示意图。

图28为于图27所示的塑封体表面设置导线后的截面示意图。

图29为图28所示的A部分的放大结构示意图。

图30为于图29所示的导线表面设置绝缘保护层后的截面示意图。

图31为本申请第三实施例提供的半导体封装组件的截面示意图。

图32为本申请第四实施例提供的半导体封装组件的截面示意图。

主要元件符号说明

半导体封装组件 100、200、300、400

电路板 10、20、30

第一硬板部 101

第一表面 101a、201a、301a

第二表面 101b、201b、301b

收容孔 1011、2011、3011、421

第一焊垫 1012、2012、422

第二焊垫 1013、2013、423

第一金属块 1014

软板部 102

第二硬板部 103

电连接器 1031

载板 104、204

可剥离膜 105、105a、205

芯片 11、21、31、41

有源面 111、211、311、411

感应区 1112、2112

非感应区 1114、2114

无源面 112、212、312、412

引脚 113、213、313、413

间隙 114、214、314

第二金属块 115

塑封体 12、22、32、42

第三表面 121、221、42a

第四表面 122、222、42b

导线 13、23、43

绝缘保护层 132、232、432

电子元件 14、24、34、44

光学元件 15、25

胶体 152、252

镜头组件 16、26

密封体 17

开孔 172

薄膜焊垫 18

电路连板 L

载具 Z

光机电模组 1000、2000

收容腔 R

如下具体实施方式将结合上述附图进一步说明本申请。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。当一个元件被认为是“设置于”另一个元件，它可以是直接设置在另一个元件上或者可能同时存在居中元件。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述各实施例及实施例中的特征可以相互组合。

请参阅图1、图2和图3，本申请第一实施例提供一种半导体封装组件100，所述半导体封装组件100包括电路板10、芯片11、塑封体12和导线13，所述电路板10包括相对的第一表面101a和第二表面101b，所述电路板10贯穿所述第一表面101a和所述第二表面101b设有至少一收容孔1011，所述电路板10的所述第一表面101a设有多个第一焊垫1012。所述芯片11设于所述收容孔1011内且所述芯片11和所述电路板10通过间隙114隔开，所述芯片11包括相对的有源面111和无源面112，所述有源面111和所述第一表面101a朝向同一侧，所述有源面111设有多个引脚113。所述塑封体12至少设于所述间隙114并粘接所述芯片11与所述收容孔1011的孔壁，所述导线13贴设于所述塑封体12背离所述第二表面101b的第三表面121且所述导线13电连接所述芯片11的所述引脚113和所述电路板10的所述第一焊垫1012。

在本实施例中，所述第一焊垫1012设于所述第一表面101a靠近所述芯片11的边缘处。所述芯片11的有源面111与所述电路板10的第一表面101a以及所述塑封体12的第三表面121大致平齐。所述有源面111包括感应区1112和除所述感应区1112之外的非感应区1114，所述感应区1112位于所述有源面111的中心位置，所述非感应区1114环绕所述感应区1112设置，多个所述引脚113设于所述非感应区1114远离所述感应区1112的边缘处，且所述引脚113和所述第一焊垫1012相邻设置。

在本实施例中，所述电路板10为软硬结合板，所述电路板10包括第一硬板部101、软板部102和第二硬板部103。所述收容孔1011贯穿设于所述第一硬板部101，所述第二硬板部103的表面还设有电连接器1031。所述芯片11可为影像传感器、发光器或光线反射器等任意一种。

在其他实施例中，所述电路板10还可以为硬板、软板、陶瓷基板、玻璃基板或金属基板等任意一种。

所述半导体封装组件100还可包括电子元件14，所述电路板10的第一表面101a上还设有第二焊垫1013，所述电子元件14通过所述第二焊垫1013焊接于所述电路板10。

在本实施例中，所述塑封体12还覆盖所述芯片11的无源面112，所述塑封体12还包括与所述第三表面121相对的第四表面122，所述塑封体12的第四表面122与所述电路板10的第二表面101b大致平齐。

在一些实施例中，所述半导体封装组件100还包括绝缘保护层132，所述绝缘保护层132覆盖所述导线13并与所述第三表面121粘接，所述导线13位于所述绝缘保护层132与所述第三表面121之间，从而可实现所述导线13的保护和所述半导体封装组件100表面的平整化，提高导线13的导通可靠性。

所述半导体封装组件100中，通过将所述芯片11设于所述电路板10的收容孔1011内并设置所述塑封体12进行保护，使得所述芯片11与所述电路板10在同一平面，可有效降低整个封装组件的高度，且提供一个平整且高度一致的像素平面，可有效提升成像质量。并且，相较于传统的打金线连接，采用平面的导线13电连接所述芯片11和所述电路板10，可有效减少杂散光，提高成像质量。

另外，由于所述第一焊垫1012和所述引脚113相邻设置，两者电路短距离导通，所述电子元件14可以更靠近芯片11，电性特性更好，整个所述半导体封装组件100的尺寸更小型化、薄型化。

请参阅图4和图5，在一些实施例中，还可在同一所述电路板10上同时开设两个或多个所述收容孔1011，所述收容孔1011内可分别放置相同或者不同类型的所述芯片11，通过整合电路、提高效能，可降低成本、缩小尺寸。

在一些实施例中，所述塑封体12除覆盖所述芯片11的无源面112之外，还可覆盖所述电路板10的整个所述第二表面101b，从而可充当所述电路板10的补强层。

请一并参阅图6，在一些实施例中，所述电路板10的第一表面101a上还设有密封体17，所述密封体17可包覆所述电子元件14和所述芯片11的非感应区1114，所述密封体17贯穿设有一开孔172，所述芯片11的感应区1112由所述开孔172露出。在一些实施例中，还可在所述密封体17表面设置平面的薄膜焊垫18，所述薄膜焊垫18可用于后续连接音圈马达，或者用作散热焊垫和/或电磁屏蔽焊垫，用于导出热源及接地。通过设置所述密封体17保护所述芯片11的非感应区1114，能够扩展后续的可封装区域，减少最终光机电模组的长宽尺寸。

请参阅图7和图8，在一些实施例中，所述第一焊垫1012的表面还可设有第一金属块1014，所述引脚113的表面可设置有第二金属块115，所述绝缘保护层132包覆所述第一焊垫1012、所述第一金属块1014、所述引脚113和所述第二金属块115，所述第一金属块1014背离所述第一焊垫1012的一端和所述第二金属块115背离所述引脚113的一端由所述绝缘保护层132背离所述电路板10的表面露出，所述导线13设置于所述绝缘保护层132背离所述电路板10和所述芯片11的表面，且电连接所述第一金属块1014从所述绝缘保护层132露出的部分和所述第二金属块115从所述绝缘保护层132露出的部分。

其中，所述第一金属块1014和所述第二金属块115可以为金球。通过设置所述第一金属块1014和所述第二金属块115以及所述绝缘保护层132包覆，再设置所述导线13，可使得导线生成立体化，进一步提高导通可靠性。在具体制造过程中，在设置所述绝缘保护层132后，可条件化地加入平坦化工艺(例如研磨抛光)使得所述绝缘保护层132背离所述电路板10和所述芯片11的表面平整并露出部分所述第一金属块1014和部分所述第二金属块115。

请参阅图9，本申请第一实施例还提供一种应用上述半导体封装组件100的光机电模组1000，所述光机电模组1000包括半导体封装组件100、光学元件15、胶体152和镜头组件16，所述胶体152包覆所述导线13及所述绝缘保护层132，所述光学元件15通过所述胶体152粘接于所述电路板10与所述芯片11的结合处，且所述光学元件15与所述芯片11间隔设置。所述镜头组件16设于所述电路板10的第一表面101a，所述镜头组件16与所述电路板10之间围设形成一收容腔R，所述光学元件15和所述电子元件14收容于所述收容腔R内。

在本实施例中，所述光机电模组1000为一摄像头模组，所述光学元件15可为红外截止滤光片，所述芯片11可为影像传感器，所述镜头组件16可包括音圈马达、镜筒和镜头等部件。通过将所述光学元件15粘接在所述芯片11和所述电路板10的交界处，可有效减少整个模块长宽方向上的尺寸。

请参阅图1至图3、图10至图19，本申请第一实施例还提供一种半导体封装组件100的制造方法，包括以下步骤：

步骤S11：请参阅图10，提供一电路板10，所述电路板10贯穿设有至少一收容孔1011，所述电路板10其中一表面设有多个第一焊垫1012。

请参阅图11，在本实施例中，所述电路板10为软硬结合板，所述电路板10包括第一硬板部101、软板部102和第二硬板部103。所述第一硬板部101包括相对设置的第一表面101a和第二表面101b，所述收容孔1011贯穿所述第一表面101a和所述第二表面101b，所述第一焊垫1012设于所述第一表面101a。所述第二硬板部103的表面还设有电连接器1031。

在其他实施例中，所述电路板10还可以为硬板、软板、陶瓷基板、玻璃基板或金属基板等任意一种。

在一些实施例中，所述第一表面101a上还设有与所述第一焊垫1012间隔设置的第二焊垫1013。

步骤S12：请参阅图12和图13，于所述电路板10的第一表面101a叠设一载板104，所述载板104朝向所述电路板10的表面设有可剥离膜105，于所述收容孔1011内放置一芯片11。

所述芯片11包括相对的有源面111和无源面112，所述有源面111朝向所述可剥离膜105设置。所述有源面111包括感应区1112和除所述感应区1112之外的非感应区1114，所述非感应区1114内设有多个间隔设置的引脚113。在本实施例中，所述感应区1112位于所述有源面111的中心位置，所述非感应区1114环绕所述感应区1112设置，多个所述引脚113设于所述非感应区1114远离所述感应区1112的边缘处，多个所述引脚113和所述第一焊垫1012相邻设置。在本实施例中，所述芯片11为测试完成的良好芯片(Known Good Die，KGD)，可通过从单一或多种晶圆上拿取校准对位摆放在所述收容孔1011内。

其中，所述收容孔1011的尺寸大于所述芯片11的尺寸，从而所述芯片11与所述电路板10之间形成一间隙114。在本实施例中，所述第一焊垫1012设于所述第一表面101a靠近所述芯片11的边缘处，从而所述第一焊垫1012和所述引脚113相邻设置。

步骤S13：请参阅图14和图15，至少于所述间隙114内填充树脂形成塑封体12，并移除所述可剥离膜105和所述载板104。

具体地，可采用注塑成型工艺(molding)工艺于所述间隙114内形成所述塑封体12。

其中，部分填充入所述间隙114以粘接所述芯片11与所述收容孔1011的孔壁，另一部分所述塑封体12覆盖所述芯片11的无源面112，使得所述芯片11可牢固固定于所述收容孔1011内，强化整体模块的结构强度。

所述塑封体12包括背离所述第二表面101b的第三表面121，以及与所述第三表面121相对的第四表面122，所述第三表面与所述芯片11的有源面111和所述电路板10的第一表面101a大致平齐。所述第四表面122与所述电路板10的第二表面101b大致平齐。

步骤S14：请参阅图16，于所述塑封体12的第三表面121贴设导线13以电连接所述芯片11的引脚113和所述电路板10的第一焊垫1012。

具体地，可通过喷涂导电材料的方式于所述第三表面121形成平整的导通薄膜线路，即所述导线13。

请参阅图17，在一些实施例中，步骤S14还包括：于所述导线13表面覆盖绝缘保护层132，以提高导通可靠性。

在一些实施例中，请参阅图18、图19和图20，可采用电路板连板制程，同时对多个电路板进行制造，可以控制双模块或更多模块成像/发射面在同一平面,获得更佳质量的光学模块。具体地，电路连板L包括多个电路板单板，可在每一所述电路板单板上收容孔后，将电路连板L置于一载具Z表面，所述载具Z表面设有弱粘性的可剥离膜105a，在所述电路连板L的单个所述电路板10上分别制造，最后切割分单即可。

步骤S15：请参阅图1，于所述第一表面101a设置电子元件14，获得所述半导体封装组件100。

具体地，可通过表面贴装技术(SMT)将所述电子元件14焊接于所述第二焊垫1013。其中，所述电子元件14的数量可为多个，多个所述电子元件14可为主动元件和/或被动元件。

请参阅图21，本申请第二实施例提供一种半导体封装组件200，所述半导体封装组件200与所述半导体封装组件100的结构大致相同，不同之处在于：

所述芯片21的有源面211的高度低于所述电路板20的第一表面201a的高度，即所述有源面211位于所述第一表面201a和第二表面201b之间。所述塑封体22仅填充于所述芯片21与所述电路板20之间的间隙214，所述塑封体22的第三表面221为一倾斜面连接所述第一表面201a和第二表面201b，所述芯片21的无源面212与所述电路板20的第二表面201b以及所述塑封体22的第四表面222大致平齐。

请参阅图22，本申请第二实施例还提供一种应用上述半导体封装组件200的光机电模组2000，所述光机电模组2000与所述光机电模组1000的结构大致相同，在此不再赘述。

请参阅图21、图23至图30，本申请第二实施例还提供一种半导体封装组件200的制造方法，包括以下步骤：

步骤S21：请参阅图22，提供一电路板20，所述电路板20贯穿设有至少一收容孔2011，所述电路板20包括相对的第一表面201a和第二表面201b，所述第一表面201a上间隔设有多个第一焊垫2012。

在一些实施例中，所述第一表面201a上还设有与所述第一焊垫2012间隔设置的第二焊垫2013。

步骤S22：请参阅图23和图24，于所述电路板20的第二表面201b的一侧叠设一可剥离膜205和载板204，并于所述收容孔1011内放置一芯片21。

所述芯片21包括相对的有源面211和无源面212，所述无源面212朝向所述可剥离膜205设置。所述有源面111包括感应区2112和除所述感应区2112之外的非感应区2114，所述非感应区2114内设有多个间隔设置的引脚213。在本实施例中，所述感应区1112位于所述有源面111的中心位置，所述非感应区2114环绕所述感应区2112设置，多个所述引脚213设于所述非感应区1114远离所述感应区2112的一边缘处。其中，所述第一焊垫2012设于所述第一表面201a靠近所述芯片21的边缘处，多个所述引脚213和所述第一焊垫2012相邻设置。

所述收容孔2011的尺寸大于所述芯片21的尺寸，从而所述芯片21与所述电路板20之间形成一间隙214。在本实施例中，所述芯片21的有源面211的高度低于所述电路板20的第一表面201a的高度，即所述有源面211位于所述第一表面201a和第二表面201b之间。

步骤S23：请参阅图25和图26，于所述间隙214内填充树脂形成塑封体22，并移除所述可剥离膜205和所述载板204，所述塑封体22粘接所述芯片21和所述收容孔2011的孔壁。

步骤S24：请参阅图27和图28，于所述塑封体22的第三表面221贴设导线23以电连接所述芯片21的引脚213和所述电路板20的第一焊垫2012。

请参阅图29，在一些实施例中，步骤S24还包括：于所述导线23的表面设置绝缘保护层232，以提高导通可靠性。

步骤S25：请参阅图21，于所述第一表面201a设置电子元件24，获得半导体封装组件200。

具体地，可通过表面贴装技术(SMT)将所述电子元件24焊接于所述第二焊垫2013。其中，所述电子元件24的数量可为多个，多个所述电子元件24可为主动元件和/或被动元件。

请参阅图31，本申请第三实施例还提供一种半导体封装组件300，所述半导体封装组件300与所述半导体封装组件100的结构大致相同，不同之处在于：

所述电路板30的第一表面301a朝第二表面301b内凹设有收容孔3011，所述芯片31设于所述收容孔3011内，所述芯片31的无源面312贴设于所述收容孔3011的底壁。所述塑封体32仅填充于所述芯片31与所述电路板30之间的间隙314内。

其中，所述芯片31的无源面312之间可设有粘接层(图未示)，例如可通过设置DAF膜(Die Attach Film)将所述芯片31粘接于所述电路板30。

请参阅图32，本申请第四实施例还提供一种无基板封装的半导体封装组件400，所述半导体封装组件400与所述半导体封装组件100的区别在于，所述半导体封装组件400不包括电路板10，所述塑封体42包覆所述芯片41的无源面412和侧面。

所述塑封体42包括相对的第三表面42a和第四表面42b，所述芯片41的有源面411和所述第三表面42a大致平齐。所述第三表面42a朝第四表面42b内凹设有收容孔421，所述芯片41设于所述收容孔421内。所述第三表面42a靠近所述芯片41的边缘处间隔设有多个第一焊垫422和第二焊垫423，所述芯片41的引脚413和所述第一焊垫422通过导线43电连接，所述电子元件44通过所述第二焊垫423焊接于所述第三表面42a。

具体地，可采用重新布线技术(Redistribution Layer，RDL)首先将所述芯片41倒置于一载板上(即有源面411朝向载板)，然后于所述芯片41填充树脂形成所述塑封体42，去除所述载板后。在所述塑封体42上重新布线形成所述第一焊垫422和第二焊垫423，后续设置所述导线43和所述电子元件4即可。

以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (12)

1.一种半导体封装组件，其特征在于，包括：

电路板，所述电路板具有相对的第一表面和第二表面，所述第一表面朝所述第二表面凹设有至少一收容孔，所述第一表面上设有多个焊垫；

至少一芯片，所述芯片设于所述收容孔内，且所述芯片和所述电路板通过间隙隔开；所述芯片包括相对的有源面和无源面，所述有源面与所述第一表面朝向同一侧，所述有源面设有多个引脚；

塑封体，所述塑封体至少设于所述间隙并粘接所述芯片与所述收容孔的孔壁；

导线，所述导线贴设于所述塑封体背离所述第二表面的第三表面且所述导线电连接所述焊垫和所述引脚。

2.如权利要求1所述的半导体封装组件，其特征在于，所述焊垫设于所述第一表面靠近所述芯片的边缘处，所述引脚与所述焊垫相邻设置且设于所述有源面的边缘处。

3.如权利要求1所述的半导体封装组件，其特征在于，所述收容孔贯穿所述第一表面和所述第二表面，所述塑封体还覆盖所述芯片的所述无源面，所述芯片的所述有源面和所述电路板的所述第一表面以及所述塑封体的所述第三表面平齐，所述塑封体覆盖所述芯片的无源面的部分背离所述芯片的表面与所述电路板的第二表面平齐。

4.如权利要求1所述的半导体封装组件，其特征在于，所述有源面位于所述第一表面与所述第二表面之间，所述第三表面为一倾斜面连接所述第一表面与所述第二表面；

所述塑封体还包括与所述第三表面相对的第四表面，所述塑封体的所述第四表面与所述芯片的所述无源面以及所述电路板的所述第二表面平齐。

5.如权利要求1所述的半导体封装组件，其特征在于，所述半导体封装组件还包括绝缘保护层，所述绝缘保护层覆盖所述导线并与所述第三表面粘接，所述导线位于所述绝缘保护层与所述第三表面之间。

6.如权利要求1所述的半导体封装组件，其特征在于，所述焊垫表面设有第一金属块，所述引脚表面设有第二金属块；

所述半导体封装组件还包括绝缘保护层，所述绝缘保护层包覆所述第一金属块和所述第二金属块，且部分所述第一金属块和部分所述第二金属块由所述绝缘保护层背离所述电路板的表面露出；

所述导线设于所述绝缘保护层背离所述电路板的表面且电连接所述第一金属块从所述绝缘保护层露出的部分和所述第二金属块从所述绝缘保护层露出的部分。

7.如权利要求1所述的半导体封装组件，其特征在于，所述芯片的所述无源面贴设于所述收容孔的底壁。

8.一种半导体封装组件，其特征在于，包括：

芯片，所述芯片包括相对的有源面和无源面，所述有源面设有多个引脚；

塑封体，所述塑封体包覆所述芯片的所述无源面以及所述有源面和所述无源面之间的侧面，所述塑封体包括与所述芯片的所述有源面朝向同一侧的第三表面，所述第三表面设有多个焊垫；

导线，所述导线贴设于所述塑封体的所述第三表面且所述导线电连接所述焊垫和所述引脚。

9.一种半导体封装组件的制造方法，其特征在于，包括以下步骤：

提供一电路板，所述电路板具有相对的第一表面和第二表面，所述第一表面朝所述第二表面凹设有至少一收容孔，所述第一表面上设有多个焊垫；

于所述电路板的所述第一表面或所述第二表面设置一载板，于所述收容孔内设置一芯片，且所述芯片和所述电路板之间形成一间隙；所述芯片包括相对的有源面和无源面，所述有源面设有多个引脚，所述第一表面和所述有源面朝向同一侧；

至少于所述间隙内填充树脂形成塑封体以粘接所述芯片与所述收容孔的孔壁，并移除所述载板；

于所述塑封体背离所述第二表面的第三表面贴设导线以电连接所述焊垫和所述引脚。

10.如权利要求9所述的半导体封装组件的制造方法，其特征在于，步骤“于所述收容孔内设置一芯片”包括：

将所述芯片的所述无源面贴设于所述收容孔的底壁。

11.一种光机电模组，其特征在于，包括如权利要求1至8中任一项所述的半导体封装组件。

12.如权利要求11所述的光机电模组，其特征在于，还包括光学元件和胶体，所述光学元件通过所述胶体粘接于所述电路板与所述芯片的结合处，并与所述芯片间隔设置。