KR20220040849A - 신뢰성을 향상시킬 수 있는 이미지 센서 패키지 - Google Patents

신뢰성을 향상시킬 수 있는 이미지 센서 패키지 Download PDF

Info

Publication number
KR20220040849A
KR20220040849A KR1020200124073A KR20200124073A KR20220040849A KR 20220040849 A KR20220040849 A KR 20220040849A KR 1020200124073 A KR1020200124073 A KR 1020200124073A KR 20200124073 A KR20200124073 A KR 20200124073A KR 20220040849 A KR20220040849 A KR 20220040849A
Authority
KR
South Korea
Prior art keywords
image sensor
bump
bonding wire
circuit board
sensor chip
Prior art date
Application number
KR1020200124073A
Other languages
English (en)
Inventor
도래형
이종호
염근대
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200124073A priority Critical patent/KR20220040849A/ko
Priority to US17/306,267 priority patent/US20220093673A1/en
Priority to CN202110862200.8A priority patent/CN114256190A/zh
Priority to TW110130438A priority patent/TW202214056A/zh
Publication of KR20220040849A publication Critical patent/KR20220040849A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명의 이미지 센서 패키지는 회로 기판; 상기 회로 기판 상에 위치하는 이미지 센서 칩; 상기 이미지 센서 칩 상에 위치하는 적층 범프 구조물; 상기 회로 기판과 상기 적층 범프 구조물을 연결하는 본딩 와이어; 상기 이미지 센서 칩 상에 위치하고, 상기 적층 범프 구조물 및 상기 본딩 와이어를 덮는 댐 부재; 및 상기 회로 기판 상에 상기 댐 부재와 접촉하면서 상기 이미지 센서 칩 및 상기 본딩 와이어를 덮는 몰딩 부재를 포함한다.

Description

신뢰성을 향상시킬 수 있는 이미지 센서 패키지{image sensor package for improving reliability}
본 발명의 기술적 사상은 이미지 센서 패키지에 관한 것으로서, 보다 상세하게는 신뢰성을 향상시킬 수 있는 이미지 센서 패키지에 관한 것이다.
이미지 센서 패키지는 이미지 센서 칩과 회로 기판을 전기적으로 연결하기 위한 본딩 와이어를 포함할 수 있다. 본딩 와이어는 직경이 작아 손상되기가 쉽다. 이에 따라, 본딩 와이어의 손상을 줄여 이미지 센서 패키지의 신뢰성을 높이는 것이 요구되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 이미지 센서 칩과 회로 기판을 연결하는 본딩 와이어의 손상을 줄여 패키지 신뢰성을 향상시킬 수 있는 이미지 센서 패키지를 제공하는 데 있다.
상술한 과제를 해결하기 위하여, 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지는 회로 기판; 상기 회로 기판 상에 위치하는 이미지 센서 칩; 상기 이미지 센서 칩 상에 위치하는 적층 범프 구조물; 상기 회로 기판과 상기 적층 범프 구조물을 연결하는 본딩 와이어; 상기 이미지 센서 칩 상에 위치하고, 상기 적층 범프 구조물 및 상기 본딩 와이어를 덮는 댐 부재; 및 상기 회로 기판 상에 상기 댐 부재와 접촉하면서 상기 이미지 센서 칩 및 상기 본딩 와이어를 덮는 몰딩 부재를 포함한다.
본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지는 회로 기판;상기 회로 기판 상에 위치하는 이미지 센서 칩; 상기 이미지 센서 칩의 모서리 근방에 위치하고, 제1 범프와 상기 제1 범프 상에 위치하는 제2 범프를 포함하는 적층 범프 구조물; 일단부는 상기 제1 범프와 상기 제2 범프 사이에 위치하고 타단부는 상기 회로 기판에 위치하여 상기 이미지 센서 칩과 상기 회로 기판을 연결하는 본딩 와이어; 상기 적층 범프 구조물 및 상기 본딩 와이어를 덮으면서 상기 이미지 센서 칩의 둘레를 따라 위치하고, 내측에는 내부 캐비티를 갖는 댐 부재; 및 상기 회로 기판 상에 상기 댐 부재의 둘레를 따라 위치하고, 상기 이미지 센서 칩 및 상기 본딩 와이어를 밀봉하는 몰딩 부재를 포함한다.
본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지는 회로 기판; 상기 회로 기판 상에 위치하는 이미지 센서 칩; 상기 이미지 센서 칩의 양측 모서리 근방에 위치하고 제1 범프와 상기 제1 범프 상에 위치하는 제2 범프를 포함하는 적층 범프 구조물; 일단부는 상기 제1 범프와 상기 제2 범프 사이에 위치하고 타단부는 상기 회로 기판 상에 위치하여 상기 이미지 센서 칩과 상기 회로 기판을 연결하는 본딩 와이어; 상기 적층 범프 구조물 및 상기 본딩 와이어를 덮으면서 상기 이미지 센서 칩의 양측 모서리 근방에 위치하고, 상기 이미지 센서의 중앙 부분을 노출하는 내부 캐비티를 구비하는 댐 부재; 상기 댐 부재 상에 위치하는 광학 부재; 및 상기 이미지 센서 칩 및 상기 본딩 와이어를 밀봉하면서 상기 광학 부재의 양측에 위치하는 몰딩 부재를 포함하고, 상기 몰딩 부재는 상기 댐 부재와 다른 물질로 구성된다.
본 발명의 이미지 센서 패키지는 이미지 센서 칩 상에 위치하는 적층 범프 구조물을 포함할 수 있다. 적층 범프 구조물은 제1 범프 및 제1 범프 상에 위치하는 제2 범프를 포함할 수 있다. 이에 따라, 본 발명의 이미지 센서 패키지는 회로 기판과 이미지 센서 칩을 연결하는 본딩 와이어가 댐 부재 및 몰딩 부재로부터 스트레스를 받아 절단되는 문제를 줄일 수 있어 패키지 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지의 평면도이다.
도 2는 도 1의 II-II에 따른 단면도이다.
도 3 및 도 4는 도 2의 이미지 센서 패키지를 설명하기 위한 일부 단면도이다.
도 5는 도 1 및 도 2의 이미지 센서 패키지의 이미지 센서 칩과 회로 기판 사이의 연결 관계를 설명하기 위하여 도시한 평면도이다.
도 6은 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지를 설명하기 위한 단면도이다.
도 7은 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지를 설명하기 위한 단면도이다.
도 8은 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지를 설명하기 위한 평면도이다.
도 9는 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지를 설명하기 위한 단면도이다.
도 10은 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지를 설명하기 위한 단면도이다.
도 11은 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지를 설명하기 위한 단면도이다.
도 12는 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지를 설명하기 위한 단면도이다.
도 13 내지 도 17은 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지의 제조 방법을 설명하기 위한 요부 단면도들이다.
도 18a 내지 도 18e는 본딩 장치를 이용한 도 13 및 도 14의 와이어 본딩 방법을 설명하기 위한 요부 단면도들이다.
도 19는 본 발명의 기술적 사상에 의한 이미지 센서 패키지를 이용한 카메라의 구성도이다.
도 20은 본 발명의 사상의 일 실시예에 따른 이미지 센서 패키지를 포함한 이미징 시스템에 대한 블럭 구조도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 본 발명의 실시예들은 어느 하나로만 구현될 수도 있고, 또한, 이하의 실시예들은 하나 이상을 조합하여 구현될 수도 있다. 따라서, 본 발명의 기술적 사상을 하나의 실시예에 국한하여 해석되지는 않는다.
본 명세서에서, 구성 요소들의 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 본 명세서에서는 본 발명을 보다 명확히 설명하기 위하여 도면을 과장하여 도시한다.
도 1은 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지의 평면도이고, 도 2는 도 1의 II-II에 따른 단면도이다.
구체적으로, 도 1에서는 편의상 이미지 센서 칩(104)과 회로 기판(102)을 연결하는 본딩 와이어를 도시하지 않는다. 이미지 센서 패키지(10)는 평면적으로 볼 때 X 및 Y 방향으로 각각 X1 및 Y1의 길이를 가질 수 있다. X1은 Y1보다 클 수 있다. 일부 실시예에서, X1은 8mm 내지 9mm일 수 있고, Y1은 7mm 내지 8mm일 수 있다. 이미지 센서 패키지(10)는 수직적으로 볼 때 Z 방향으로 Z1의 높이(또는 두께)를 가질 수 있다. 일부 실시예에서, Z1은 1.5mm 내지 2.0mm일 수 있다.
도 1 및 도 2에 도시한 바와 같이 이미지 센서 패키지(10)는 회로 기판(102) 상에 위치하는 이미지 센서 칩(104)을 포함할 수 있다. 회로 기판(102)은 PCB(Printed circuit board)나 리드 프레임(lead frame)일 수 있다. 회로 기판(102)을 PCB로 구성한 경우, 회로 기판(102) 내에는 내부 배선이 형성되어 있을 수 있고, 회로 기판(102)의 하면에는 외부 접속 단자가 형성될 수 있다.
회로 기판(102)은 평면적으로 볼 때 X 및 Y 방향으로 각각 X1 및 Y1의 길이를 가질 수 있다. 회로 기판(102)의 X 및 Y 방향의 길이, 즉 X1 및 Y1이 이미지 센서 패키지(10)의 크기일 수 있다. 회로 기판(102)은 수직적으로 볼 때 Z 방향으로 Z2의 높이(또는 두께)를 가질 수 있다. 일부 실시예에서, Z2는 0.2mm 내지 0.3mm일 수 있다.
이미지 센서 칩(104)은 씨모스 이미지 센서 칩(CMOS image sensor(CIS) chip)일 수 있으나, 이에 한정되는 것이 아니다. 이미지 센서 칩(104)은 웨이퍼 상에 구현될 수 있으며, 웨이퍼는 실리콘(Si)이나 갈륨 비소(GaAs) 등이 이용될 수 있다. 이미지 센서 칩(104)에는 다양한 회로 요소, 예컨대 트랜지스터나 수동 소자 등이 형성되어 있을 수 있다.
이미지 센서 칩(104)은 평면적으로 볼 때 X 및 Y 방향으로 각각 X2 및 Y2의 길이를 가질 수 있다. X2는 Y2보다 클 수 있다. 일부 실시예에서, X2는 5mm 내지 6mm일 수 있고, Y2는 4mm 내지 5mm일 수 있다. 이미지 센서 칩(104)은 수직적으로 볼 때 Z 방향으로 회로 기판(102)으로부터 Z3의 높이(또는 두께)를 가질 수 있다. Z3은 Z2보다 작을 수 있다. 일부 실시예에서, Z3은 0.2mm 내지 0.3mm일 수 있다.
이미지 센서 패키지(10)는 이미지 센서 칩(104) 상에 위치하는 적층 범프 구조물(BOB)을 포함할 수 있다. 적층 범프 구조물(BOB)은 이미지 센서 칩(104)의 양측 모서리 근방에 위치할 수 있다. 적층 범프 구조물(BOB)은 이미지 센서 칩(104) 상에 위치하는 제1 범프(206) 및 제1 범프(206) 상에 위치하는 제2 범프(208)를 포함할 수 있다.
본 실시예에서, 적층 범프 구조물(BOB)을 2개의 범프, 즉 제1 범프(206) 및 제2 범프(208)로 구성하였으나, 3개 이상의 범프로 구성할 수도 있다. 적층 범프 구조물(BOB)을 구성하는 제1 범프(206) 및 제2 범프(208)는 볼(ball) 형태일 있다. 일부 실시예에서, 제1 범프(206) 및 제2 범프(208)는 알루미늄, 구리, 금, 은 또는 니켈을 포함할 수 있다.
이미지 센서 패키지(10)는 회로 기판(102)과 적층 범프 구조물(BOB)을 연결하는 본딩 와이어(204)를 포함할 수 있다. 회로 기판(102) 상에 위치하는 기판 범프(202)와 이미지 센서 칩(104) 상에 위치하는 적층 범프 구조물을 본딩 와이어(204)를 이용하여 전기적 및 물리적으로 연결할 수 있다. 본딩 와이어(204)는 평면적으로 볼 때 X 방향으로 500㎛ 내지 900㎛의 길이를 가질 수 있다.
본딩 와이어(204)를 이용하여 회로 기판(102)과 이미지 센서 칩(104)을 연결할 때, 후술하는 바와 같이 리버스(reverse) 본딩 방법을 이용할 수 있다. 즉, 리버스 본딩 방법은 회로 기판(102) 상에서 이미지 센서 칩(104) 방향으로 본딩 와이어(204)를 연결하는 방법일 수 있다. 리버스 본딩 방법을 이용할 경우, 본딩 와이어(204)의 길이를 최소화시킬 수 있다.
기판 범프(202)는 볼(ball) 형태일 수 있다. 기판 범프(202)는 제1 범프(206) 및 제2 범프(208)와 동일 물질로 이루어질 수 있다. 회로 기판(102)과 본딩 와이어(204)는 볼 본딩에 의해 연결(또는 본딩)될 수 있다. 이미지 센서 칩(104)과 본딩 와이어(204)는 볼 본딩에 의해 연결(또는 본딩)될 수 있다. 본딩 와이어(204)는 제1 범프(206) 및 제2 범프(208)와 동일 물질로 이루어질 수 있다. 일부 실시예에서, 제1 범프(206)와 본딩 와이어(204)는 동일 몸체일 수 있다.
이미지 센서 패키지(10)는 이미지 센서 칩(104) 상에 위치하는 댐 부재(106, dam element)를 포함할 수 있다. 댐 부재(106)는 적층 범프 구조물(BOB) 및 본딩 와이어(204)를 덮을 수 있다. 댐 부재(106)는 이미지 센서 칩(104)의 둘레를 따라 위치하고 내측에는 내부 캐비티(CAV, inner cavity)를 가질 수 있다. 내부 캐비티(CAV)는 내부 관통홀이라 명명될 수 있다.
내부 캐비티(CAV)는 이미지 센서 칩(104)의 중앙 부분을 노출시킬 수 있다. 내부 캐비티(CAV)에 의해 노출된 이미지 센서 칩(104)의 중앙 부분은 이미지 센싱 영역일 수 있다. 댐 부재(106)는 후에 설명하는 바와 같이 광학 부재(108)를 지지하는 역할을 수행할 수 있다. 댐 부재(106)는 제조 공정상 몰딩 부재(110)가 이미지 센서 칩(104)의 내부 캐비티(CAV)로 유입되는 것을 방지하는 역할을 수행할 수 있다. 댐 부재(106)는 후술하는 광학 부재(108)를 접착 또는 지지하는 접착 부재일 수 있다.
댐 부재(106)는 평면적으로 볼 때 X 및 Y 방향으로 각각 X3 및 Y3의 길이를 가질 수 있다. X3은 Y3보다 클 수 있다. 일부 실시예에서, X3은 4mm 내지 5mm일 수 있고, Y3은 3mm 내지 4mm일 수 있다. 또한, 댐 부재(106)는 평면적으로 볼 때 X 및 Y 방향으로 각각 X5 및 Y5의 폭을 가질 수 있다. X5 및 Y5의 폭은 동일할 수 있다. 일부 실시예에서, X5 및 Y5는 0.3mm 내지 0.4mm일 수 있다.
댐 부재(106)는 수직적으로 볼 때 Z 방향으로 이미지 센서 칩(104)으로부터 Z4의 높이(또는 두께)를 가질 수 있다. Z4는 Z3보다 크거나 작을 수 있다. 일부 실시예에서, Z4는 0.1mm 내지 0.3mm일 수 있다.
댐 부재(106)는 후술하는 몰딩 부재(110)와 다른 물질로 구성할 수 있다. 댐 부재(106)는 절연 물질일 수 있다. 댐 부재(106)는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기 필러와 같은 보강재가 포함된 수지가 이용될 수 있다.
일부 실시예에서, 이미지 센서 패키지(10)는 회로 기판(102)의 상면으로부터 본딩 와이어(204)까지의 최대 높이(Z6)는 이미지 센서 칩(104)의 높이(Z3) 및 댐 부재(106)의 높이(Z4)의 합보다 작을 수 있다.
이미지 센서 패키지(10)는 댐 부재(106) 상에 위치하는 광학 부재(108, optical element)를 포함할 수 있다. 광학 부재(108)는 이미지 센서 칩(104)의 상부에 배치될 수 있다. 광학 부재(108)의 상면(또는 표면)은 외부에 노출될 수 있다. 일부 실시예에서, 광학 부재(108)는 이미지 센서 칩(104)의 캐비티(CAV) 상에 배치될 수 있다.
광학 부재(108)는 이미지 센서 칩(104)에 용이하게 광을 입사시키는 역할을 수행할 수 있다. 일부 실시예에서, 광학 부재(108)는 사파이어, 글래스, 강화 글래스, 플라스틱, PC(Polycarbonate) 계열 및 PI(Polyamide)계열 중 선택된 적어도 하나의 재질로 이루어질 수 있다. 일부 실시예에서, 광학 부재(108)는 굴절율, 투자율 등의 광학 특성을 원하는 범위 내로 설계한 렌즈일 수 있다.
광학 부재(108)는 평면적으로 볼 때 X 및 Y 방향으로 각각 X4 및 Y4의 길이를 가질 수 있다. X4는 Y4보다 클 수 있다. 일부 실시예에서, X4는 5mm 내지 6mm일 수 있고, Y4는 4mm 내지 5mm일 수 있다. 광학 부재(108)는 수직적으로 볼 때 Z 방향으로 Z5의 높이(또는 두께)를 가질 수 있다. Z5는 Z4보다 클 수 있다. 일부 실시예에서, Z4는 0.6mm 내지 0.8mm일 수 있다.
일부 실시예에서, 이미지 센서 패키지(10)는 회로 기판(102)의 상면으로부터 본딩 와이어(204)까지의 최대 높이(Z6)는 이미지 센서 칩(104)의 높이(Z3), 댐 부재(106)의 높이(Z4) 및 광학 부재의 높이(Z5)의 합보다 작을 수 있다.
이미지 센서 패키지(10)는 회로 기판(102) 상에 위치하고 상기 댐 부재와 접촉하면서 이미지 센서 칩(104) 및 본딩 와이어(204)를 덮는 몰딩 부재(110)를 포함할 수 있다. 몰딩 부재(110)는 이미지 센서 칩(104) 및 본딩 와이어(204)를 밀봉할 수 있다. 몰딩 부재(110)는 본딩 와이어(204)의 일부를 덮을 수 있다. 몰딩 부재(110)는 광학 부재(108)의 양측에 위치할 수 있다. 몰딩 부재(110)의 상면은 광학 부재(108)의 상면과 동일 평면일 수 있다.
몰딩 부재(110)는 앞서 설명한 바와 같이 댐 부재(106)와 다른 물질로 형성될 수 있다. 몰딩 부재(110)는 절연 물질일 수 있다. 몰딩 부재(110)는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기 필러와 같은 보강재가 포함된 수지가 이용될 수 있다. 일부 실시예에서, 몰딩 부재(110)는 에폭시 몰딩 컴파운드 또는 접착 필름(adhesive film)이 이용될 수 있다.
몰딩 부재(110)는 평면적으로 볼 때 X 및 Y 방향으로 각각 회로 기판(102)의 길이, 즉 X1 및/또는 Y1과 동일할 수 있다. 일부 실시예에서, 몰딩 부재(110)는 평면적으로 볼 때 X 및 Y 방향으로 각각 회로 기판(102)의 길이, 즉 X1 및/또는 Y1보다 작을 수 도 있다. 몰딩 부재(110)는 수직적으로 볼 때 Z 방향으로 Z7의 높이(또는 두께)를 가질 수 있다. 일부 실시예에서, Z7은 1.0mm 내지 1.3mm일 수 있다.
이상과 같은 본 발명의 이미지 센서 패키지(10)는 이미지 센서 칩(104) 상에 위치하는 적층 범프 구조물(BOB)을 포함할 수 있다. 이에 따라, 본 발명의 이미지 센서 패키지(10)의 적층 범프 구조물(BOB)은 회로 기판(102)과 이미지 센서 칩(104)을 연결하는 본딩 와이어(204)가 댐 부재(106) 및 몰딩 부재(110)로부터 스트레스를 받아 절단되는 문제를 줄일 수 있어 패키지 신뢰성을 향상시킬 수 있다.
이하에서는 본 발명의 이미지 센서 패키지(10)의 이미지 센서 칩(104), 적층 범프 구조물(BOB), 댐 부재(106), 본딩 와이어(204), 및 몰딩 부재(110)의 상세 구조와, 이미지 센서 칩(104)과 회로 기판(102)간의 연결 관계에 대하여 상세히 설명한다.
도 3 및 도 4는 도 2의 이미지 센서 패키지를 설명하기 위한 일부 단면도이고, 도 5는 도 1 및 도 2의 이미지 센서 패키지의 이미지 센서 칩과 회로 기판 사이의 연결 관계를 설명하기 위하여 도시한 평면도이다.
구체적으로, 도 3은 도 2의 "ENG"부분의 상세도이고, 도 4는 일부 구성 요소만을 도시한 도면이고, 도 5는 이미지 센서 칩(104)과 회로 기판(102)을 본딩 와이어(204)로 연결한 것을 도시한 도면이다.
이미지 센서 패키지(10)는 이미지 센서 칩(104) 상에 위치하는 칩 패드(105)를 포함할 수 있다. 칩 패드(105)는 도 5에 도시한 바와 같이 이미지 센서 칩(104)의 양측 모서리 근방에 위치할 수 있다. 칩 패드(105)는 Y 방향으로 서로 이격된 복수개의 패드들을 포함할 수 있다. 칩 패드(105)는 칩 본딩 패드라 명명할 수도 있다. 칩 패드(105)의 X 방향 및 Y 방향의 크기는 PX 및 PY일 수 있다. 일부 실시예에서, PX 및 PY는 60㎛ 내지 100㎛일 수 있다.
칩 패드(105) 상에는 도 3 내지 도 5에 도시한 바와 같이 제1 범프(206) 및 제1 범프(206) 상에 위치하는 제2 범프(208)를 포함하는 적층 범프 구조물(도 2의 BOB)이 위치할 수 있다. 적층 범프 구조물(도 2의 BOB)은 이미지 센서 칩(104)의 2개의 모서리 근방에 위치할 수 있다.
일부 실시예에서, 제1 범프(206) 및 제2 범프(208)는 볼(ball) 형태일 수 있다. 일부 실시예에서, 제1 범프(206)는 단면상으로 볼 때 타원형 구조일 수 있다. 일부 실시예에서, 제1 범프(206)는 제1 폭(또는 제1 직경, S1) 및 제1 높이(H1)를 가질 수 있다. 제1 범프(206)는 제1 폭(또는 제1 직경, S1)에 비해 제1 높이(H1)가 매우 작을 수 있다. 일부 실시예에서, 제1 폭(또는 제1 직경, S1)은 40㎛ 내지 50㎛일 수 있다. 제1 높이(H1)는 5㎛ 내지 10㎛일 수 있다.
일부 실시예에서, 제2 범프(208)는 단면상으로 볼 때 타원형 구조일 수 있다. 일부 실시예에서, 제2 범프(208)는 제2 폭(또는 제2 직경, S2) 및 제2 높이(H2)를 가질 수 있다. 제2 범프(208)는 제2 폭(또는 제2 직경, S2)에 비해 제2 높이(H2)가 매우 작을 수 있다. 제2 폭(또는 제2 직경, S2)은 제1 폭(또는 제1 직경, S1)과 동일할 수 있다. 제2 높이(H2)는 제1 높이(H1)와 동일할 수 있다. 일부 실시예에서, 제2 폭(또는 제1 직경, S1)은 40㎛ 내지 50㎛일 수 있다. 제2 높이(H2)는 5㎛ 내지 10㎛일 수 있다.
이미지 센서 패키지(10)는 회로 기판(102) 상에 위치하는 기판 패드(103)를 포함할 수 있다. 기판 패드(103)는 도 5에 도시한 바와 같이 회로 기판(102)의 양측 모서리 근방에 위치할 수 있다. 기판 패드(103)는 Y 방향으로 서로 이격된 복수개의 패드들을 포함할 수 있다. 기판 패드(103)는 기판 본딩 패드라 명명할 수도 있다. 기판 패드(103)의 X 방향 및 Y 방향의 크기는 칩 패드와 동일할 수 있다.
기판 패드(103) 상에는 도 3 및 도 4에 도시한 바와 같이 기판 범프(202)가 위치할 수 있다. 제1 범프(206) 및 제2 범프(208)를 포함하고, 2개의 모서리 근방에 위치하는 적층 범프 구조물(도 2의 BOB)은 본딩 와이어(204)를 이용하여 기판 범프(202)와 전기적 및 물리적으로 연결될 수 있다.
본딩 와이어(204)의 일단부는 제1 범프(206)와 제2 범프(208) 사이에 위치하고 본딩 와이어(204)의 타단부는 회로 기판(102) 상에 위치할 수 있다. 이에 따라, 본딩 와이어(204)는 이미지 센서 칩(104)과 회로 기판(102)을 전기적 및 물리적으로 연결할 수 있다. 본딩 와이어(204)는 도 3 및 도 4에서 제1 범프(206)와 분리된 것으로 도시하였으나, 본딩 와이어(204)는 제1 범프(206)와 동일 몸체일 수 있다.
이미지 센서 패키지(10)는 이미지 센서 칩(104) 상에서 제1 범프(206), 제2 범프(208), 및 본딩 와이어(204)를 덮는 댐 부재(106)를 포함할 수 있다. 댐 부재(106)는 내부 캐비티(CAV)에 인접하고 내측으로 리세스된 인너 리세스부(ICU, inner recess portion) 및 내부 캐비티(CAV)의 외측에 위치하고 외측으로 돌출된 아웃터 돌출부(OCU, outer protruding portion)를 포함할 수 있다.
이미지 센서 패키지(10)는 댐 부재(106) 상에 광학 부재(108)를 포함할 수 있다. 앞서 설명한 바와 같이 광학 부재(108)는 댐 부재(106)에 의해 지지될 수 있다. 이미지 센서 패키지(10)는 회로 기판(102) 상에서 댐 부재(106)와 접촉하면서 이미지 센서 칩(104) 및 본딩 와이어(204)를 덮는(또는 밀봉하는) 몰딩 부재(110)를 포함할 수 있다.
앞서 설명한 바와 같이 이미지 센서 패키지(10)는 본딩 와이어(204)가 댐 부재(106) 및 몰딩 부재(110)로부터 스트레스를 받더라도 제1 범프(206) 및 제2 범프(208)가 본딩 와이어(204)를 지지 및 보호할 수 있다. 이에 따라, 이미지 센서 패키지(10)는 본딩 와이어(204)의 절단을 억제하여 패키지 신뢰성을 향상시킬 수 있다.
도 6은 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지를 설명하기 위한 단면도이다.
구체적으로, 이미지 센서 패키지(20)는 도 1 내지 도 5의 이미지 센서 패키지(10)와 비교할 때 몰딩 부재(110-1)의 구조가 다른 것을 제외하고는 동일할 수 있다. 도 6에서, 도 1 내지 도 5와 동일한 참조번호는 동일한 부재를 나타낸다. 도 6에서, 도 1 내지 도 5와 동일한 내용은 간단히 설명하거나 생략한다.
이미지 센서 패키지(20)는 회로 기판(102), 이미지 센서 칩(104), 제1 범프(206) 및 제2 범프(208)를 포함하는 적층 범프 구조물(BOB), 본딩 와이어(204), 내부 캐비티(CAV)를 갖는 댐 부재(106) 및 광학 부재(108)를 포함할 수 있다.
이미지 센서 패키지(20)는 회로 기판(102) 상에 댐 부재(106)와 접촉하면서 이미지 센서 칩(104), 본딩 와이어(204) 및 광학 부재(108)의 둘러싸는 몰딩 부재(110-1)를 포함할 수 있다. 몰딩 부재(110-1)의 상면은 광학 부재(108)의 상면보다 낮을 수 있다. 이미지 센서 패키지(20)는 광학 부재(108)의 상면보다 몰딩 부재(110-1)의 상면이 낮출 경우, 이미지 센서 패키지(20)는 댐 부재(106) 및 몰딩 부재(110)로부터 본딩 와이어(204)에 전달되는 스트레스를 줄여 패키지 신뢰성을 향상시킬 수 있다.
도 7은 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지를 설명하기 위한 단면도이다.
구체적으로, 이미지 센서 패키지(30)는 도 1 내지 도 5의 이미지 센서 패키지(10)와 비교할 때 기판 패드(103)와 본딩 와이어(204)의 본딩 구조가 다른 것을 제외하고는 동일할 수 있다. 도 7에서, 도 1 내지 도 5와 동일한 참조번호는 동일한 부재를 나타낸다. 도 7에서, 도 1 내지 도 5와 동일한 내용은 간단히 설명하거나 생략한다.
이미지 센서 패키지(30)는 회로 기판(102), 이미지 센서 칩(104), 제1 범프(206) 및 제2 범프(208)를 포함하는 적층 범프 구조물(BOB), 본딩 와이어(204-1), 내부 캐비티(CAV)를 갖는 댐 부재(106), 광학 부재(108) 및 몰딩 부재(110)를 포함할 수 있다.
이미지 센서 패키지(30)는 회로 기판(102) 상의 기판 패드(103)와 본딩 와이어(204-1)가 스티치 본딩(stitch bonding)되어 있다. 다시 말해, 이미지 센서 패키지(30)는 회로 기판(102) 상의 기판 패드(103) 상에 볼 범프가 형성되지 않고, 본딩 와이어(204-1)가 회로 기판(102)과 직접적으로 연결되어 있을 수 있다. 이와 같이 이미지 센서 패키지(30)는 회로 기판(102) 상의 기판 패드(103)와 본딩 와이어(204-1)를 다양한 방식으로 연결될 수 있다.
도 8은 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지를 설명하기 위한 평면도이다.
구체적으로, 이미지 센서 패키지(40)는 도 1 내지 도 5의 이미지 센서 패키지(10)와 비교할 때 칩 패드(105, 105-1)의 배열과 기판 패드(103, 103-1)의 배열이 다른 것을 제외하고는 동일할 수 있다. 도 8에서, 도 1 내지 도 5와 동일한 참조번호는 동일한 부재를 나타낸다. 도 8에서, 도 1 내지 도 5와 동일한 내용은 간단히 설명하거나 생략한다. 도 8의 이미지 센서 패키지(40)는 도 5의 이미지 센서 패키지(10)와 비교하여 구체적으로 설명한다.
이미지 센서 패키지(40)는 회로 기판(102) 상에 이미지 센서 칩(104)이 위치할 수 있다. 이미지 센서 칩(104)은 칩 패드(105, 105-1)를 포함할 수 있다. 칩 패드(105, 105-1)는 이미지 센서 칩(104)의 4개의 모서리 근방에 위치할 수 있다.
칩 패드(105, 105-1) 상에는 앞서 도 3 내지 도 5에 도시한 바와 같이 제1 범프(206) 및 제1 범프(206) 상에 위치하는 제2 범프(208)를 포함하는 적층 범프 구조물(도 2의 BOB)이 위치할 수 있다. 이에 따라, 적층 범프 구조물(도 2의 BOB)은 이미지 센서 칩(104)의 4개의 모서리 근방에 위치할 수 있다.
이미지 센서 패키지(40)는 기판 패드(103, 103-1)가 위치할 수 있다. 기판 패드(103, 102-1)는 회로 기판(102)의 4개의 모서리 근방에 위치할 수 있다. 이미지 센서 패키지(40)는 제1 범프(206) 및 제2 범프(208)를 포함하고, 4개의 모서리 근방에 위치하는 적층 범프 구조물(도 2의 BOB)을 본딩 와이어(204, 204-2)를 이용하여 기판 패드(103, 103-1)와 전기적 및 물리적으로 연결될 수 있다. 이와 같이 이미지 센서 패키지(40)는 회로 기판(102) 상의 기판 패드(103, 103-1)와 본딩 와이어(204, 204-2)를 다양한 방식으로 연결될 수 있다.
도 9는 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지를 설명하기 위한 단면도이다.
구체적으로, 이미지 센서 패키지(50)는 도 1 내지 도 5의 이미지 센서 패키지(10)와 비교할 때 제1 범프(206-1) 및 제2 범프(208-1)의 구조가 다른 것을 제외하고는 동일할 수 있다. 도 9에서, 도 1 내지 도 5와 동일한 참조번호는 동일한 부재를 나타낸다. 도 9에서, 도 1 내지 도 5와 동일한 내용은 간단히 설명하거나 생략한다. 도 9의 이미지 센서 패키지(50)는 도 4의 이미지 센서 패키지(10)와 비교하여 구체적으로 설명한다.
이미지 센서 패키지(50)는 이미지 센서 칩(104)의 칩 패드(105) 상에는 제1 범프(206-1) 및 제1 범프(206-1) 상에 위치하는 제2 범프(208-1)를 포함하는 적층 범프 구조물(도 2의 BOB)이 위치할 수 있다. 제1 범프(206-1) 및 제2 범프(208-1) 사이에는 본딩 와이어(204)가 위치할 수 있다. 제1 범프(206-1)와 본딩 와이어(204)는 동일 몸체일 수 있다. 일부 실시예에서, 제1 범프(206-1) 및 제2 범프(208-1)는 볼(ball) 형태일 수 있다.
일부 실시예에서, 제1 범프(206-1)는 단면상으로 볼 때 타원형 구조일 수 있다. 일부 실시예에서, 제1 범프(206-1)는 제3 폭(또는 제3 직경, S1-1) 및 제3 높이(H1-1)를 가질 수 있다. 제1 범프(206-1)의 제3 높이(H1-1)는 도 4의 제1 범프(206)의 제1 높이(H1)보다 클 수 있다. 제1 범프(206-1)는 제3 폭(또는 제3 직경, S1-1)에 비해 제3 높이(H1-1)가 비교적 작을 수 있다. 일부 실시예에서, 제3 폭(또는 제3 직경, S1-1)은 40㎛ 내지 50㎛일 수 있다. 제3 높이(H1-1)는 5㎛ 내지 10㎛일 수 있다.
일부 실시예에서, 제2 범프(208-1)는 단면상으로 볼 때 타원형 구조일 수 있다. 일부 실시예에서, 제2 범프(208-1)는 제4 폭(또는 제4 직경, S2-1) 및 제4 높이(H2-1)를 가질 수 있다. 제4 폭(또는 제4 직경, S2-1)은 제3 폭(또는 제3 직경, S1-1)과 동일할 수 있다.
제2 범프(208-1)의 제4 높이(H2-1)는 도 4의 제2 범프(208)의 제2 높이(H2)보다 클 수 있다. 제4 높이(H2-1)는 제3 높이(H1-1)와 동일할 수 있다. 제2 범프(208-1)는 제4 폭(또는 제4 직경, S2-1)에 비해 제4 높이(H2-1)가 비교적 작을 수 있다. 일부 실시예에서, 제4 폭(또는 제4 직경, S2-1)은 40㎛ 내지 50㎛일 수 있다. 제4 높이(H2-1)는 5㎛ 내지 10㎛일 수 있다.
이미지 센서 패키지(50)는 이미지 센서 칩(104) 상에서 제1 범프(206-1), 제2 범프(208-1), 및 본딩 와이어(204)를 덮는 댐 부재(106)를 포함할 수 있다. 댐 부재(106)는 인너 리세스부(ICU) 및 아웃터 돌출부(OCU)를 포함할 수 있다. 이와 같이 구성되는 이미지 센서 패키지(50)는 댐 부재(106) 내에 위치하는 제1 범프(206-1) 및 제2 범프(208-1)의 구조를 다양하게 가져가면서 패키지 신뢰성을 향상시킬 수 있다.
도 10은 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지를 설명하기 위한 단면도이다.
구체적으로, 이미지 센서 패키지(60)는 도 1 내지 도 5의 이미지 센서 패키지(10)와 비교할 때 제1 범프(206-2) 및 제2 범프(208-2)의 구조가 다른 것을 제외하고는 동일할 수 있다. 도 10에서, 도 1 내지 도 5와 동일한 참조번호는 동일한 부재를 나타낸다. 도 10에서, 도 1 내지 도 5와 동일한 내용은 간단히 설명하거나 생략한다. 도 10의 이미지 센서 패키지(60)는 도 4의 이미지 센서 패키지(10)와 비교하여 구체적으로 설명한다.
이미지 센서 패키지(60)는 이미지 센서 칩(104)의 칩 패드(105) 상에는 제1 범프(206-2) 및 제1 범프(206-2) 상에 위치하는 제2 범프(208-2)를 포함하는 적층 범프 구조물(도 2의 BOB)이 위치할 수 있다. 제1 범프(206-2) 및 제2 범프(208-2) 사이에는 본딩 와이어(204)가 위치할 수 있다. 제1 범프(206-2)와 본딩 와이어(204)는 동일 몸체일 수 있다. 일부 실시예에서, 제1 범프(206-2) 및 제2 범프(208-2)는 볼(ball) 형태일 수 있다.
일부 실시예에서, 제1 범프(206-2)는 단면상으로 볼 때 원형 구조일 수 있다. 일부 실시예에서, 제1 범프(206-2)는 제5 폭(또는 제5 직경, S1-2) 및 제5 높이(H1-2)를 가질 수 있다. 제5 폭(또는 제5 직경, S1-2)은 40㎛ 내지 50㎛일 수 있다. 제5 높이(H1-2)는 5㎛ 내지 10㎛일 수 있다.
일부 실시예에서, 제2 범프(208-2)는 단면상으로 볼 때 원형 구조일 수 있다. 일부 실시예에서, 제2 범프(208-2)는 제6 폭(또는 제6 직경, S2-2) 및 제6 높이(H2-2)를 가질 수 있다. 제6 폭(또는 제6 직경, S1-2)은 제5 폭(또는 제5 직경, S1-2)과 동일할 수 있다. 제6 폭(또는 제6 직경, S1-2)은 40㎛ 내지 50㎛일 수 있다. 제6 높이(H2-2)는 제5 높이(H1-2)와 동일할 수 있다. 제6 높이(H2-2)는 5㎛ 내지 10㎛일 수 있다.
이미지 센서 패키지(50)는 이미지 센서 칩(104) 상에서 제1 범프(206-2), 제2 범프(208-2), 및 본딩 와이어(204)를 덮는 댐 부재(106)를 포함할 수 있다. 댐 부재(106)는 인너 리세스부(ICU) 및 아웃터 돌출부(OCU)를 포함할 수 있다. 이와 같이 구성되는 이미지 센서 패키지(60)는 댐 부재(106) 내에 위치하는 제1 범프(206-2) 및 제2 범프(208-2)의 구조를 다양하게 가져가면서 패키지 신뢰성을 향상시킬 수 있다.
도 11은 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지를 설명하기 위한 단면도이다.
구체적으로, 이미지 센서 패키지(70)는 도 1 내지 도 5의 이미지 센서 패키지(10)와 비교할 때 제1 범프(206-3) 및 제2 범프(208-3)의 구조가 다른 것을 제외하고는 동일할 수 있다. 도 11에서, 도 1 내지 도 5와 동일한 참조번호는 동일한 부재를 나타낸다. 도 11에서, 도 1 내지 도 5와 동일한 내용은 간단히 설명하거나 생략한다. 도 11의 이미지 센서 패키지(70)는 도 4의 이미지 센서 패키지(10)와 비교하여 구체적으로 설명한다.
이미지 센서 패키지(70)는 이미지 센서 칩(104)의 칩 패드(105) 상에는 제1 범프(206-3) 및 제1 범프(206-3) 상에 위치하는 제2 범프(208-3)를 포함하는 적층 범프 구조물(도 2의 BOB)이 위치할 수 있다. 제1 범프(206-3) 및 제2 범프(208-3) 사이에는 본딩 와이어(204)가 위치할 수 있다. 제1 범프(206-3)와 본딩 와이어(204)는 동일 몸체일 수 있다. 일부 실시예에서, 제1 범프(206-3) 및 제2 범프(208-3)는 볼(ball) 형태일 수 있다.
일부 실시예에서, 제1 범프(206-3)는 단면상으로 볼 때 원형 구조일 수 있다. 일부 실시예에서, 제1 범프(206-3)는 제7 폭(또는 제7 직경, S1-3) 및 제7 높이(H1-3)를 가질 수 있다. 제7 폭(또는 제7 직경, S1-3)은 40㎛ 내지 50㎛일 수 있다. 제7 높이(H1-3)는 5㎛ 내지 10㎛일 수 있다.
일부 실시예에서, 제2 범프(208-3)는 단면상으로 볼 때 원형 구조일 수 있다. 일부 실시예에서, 제2 범프(208-3)는 제8 폭(또는 제6 직경, S2-3) 및 제8 높이(H2-3)를 가질 수 있다. 제8 폭(또는 제8 직경, S2-3)은 제7 폭(또는 제7 직경, S1-3)보다 작을 수 있다. 제8 폭(또는 제8 직경, S2-3)은 40㎛ 내지 50㎛일 수 있다. 제8 높이(H2-3)는 제7 높이(H1-3)보다 작을 수 있다. 제8 높이(H2-3)는 5㎛ 내지 10㎛일 수 있다.
이미지 센서 패키지(70)는 이미지 센서 칩(104) 상에서 제1 범프(206-3), 제2 범프(208-3), 및 본딩 와이어(204)를 덮는 댐 부재(106)를 포함할 수 있다. 댐 부재(106)는 인너 리세스부(ICU) 및 아웃터 돌출부(OCU)를 포함할 수 있다. 이와 같이 구성되는 이미지 센서 패키지(70)는 댐 부재(106) 내에 위치하는 제1 범프(206-3) 및 제2 범프(208-3)의 구조를 다양하게 가져가면서 패키지 신뢰성을 향상시킬 수 있다.
도 12는 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지를 설명하기 위한 단면도이다.
구체적으로, 이미지 센서 패키지(80)는 도 1 내지 도 5의 이미지 센서 패키지(10)와 비교할 때 제1 범프(206-4) 및 제2 범프(208-4)의 구조가 다른 것을 제외하고는 동일할 수 있다. 도 12에서, 도 1 내지 도 5와 동일한 참조번호는 동일한 부재를 나타낸다. 도 12에서, 도 1 내지 도 5와 동일한 내용은 간단히 설명하거나 생략한다. 도 12의 이미지 센서 패키지(80)는 도 4의 이미지 센서 패키지(10)와 비교하여 구체적으로 설명한다.
이미지 센서 패키지(80)는 이미지 센서 칩(104)의 칩 패드(105) 상에는 제1 범프(206-4) 및 제1 범프(206-4) 상에 위치하는 제2 범프(208-4)를 포함하는 적층 범프 구조물(도 2의 BOB)이 위치할 수 있다. 제1 범프(206-4) 및 제2 범프(208-4) 사이에는 본딩 와이어(204)가 위치할 수 있다. 제1 범프(206-4)와 본딩 와이어(204)는 동일 몸체일 수 있다. 일부 실시예에서, 제1 범프(206-4) 및 제2 범프(208-4)는 볼(ball) 형태일 수 있다.
일부 실시예에서, 제1 범프(206-4)는 단면상으로 볼 때 타원형 구조일 수 있다. 일부 실시예에서, 제1 범프(206-4)는 제9 폭(또는 제9 직경, S1-4) 및 제9 높이(H1-4)를 가질 수 있다. 제9 폭(또는 제9 직경, S1-4)은 40㎛ 내지 50㎛일 수 있다. 제9 높이(H1-4)는 5㎛ 내지 10㎛일 수 있다.
일부 실시예에서, 제2 범프(208-4)는 단면상으로 볼 때 타원형 구조일 수 있다. 제2 범프(208-4)는 단면상으로 볼 때 기울어져(tilted) 배치되어 있다. 다시 말해, 제2 범프(208-4)는 제1 범프(206-4) 상에서 기울어져 배치되어 본딩 와이어(204)를 보다더 잘 밀착하여 보호할 수 있다.
일부 실시예에서, 제2 범프(208-4)는 제10 폭(또는 제10 직경, S2-4) 및 제10 높이(H2-4)를 가질 수 있다. 제10 폭(또는 제10 직경, S2-4)은 제9 폭(또는 제9 직경, S1-4)과 동일할 수 있다. 제10 폭(또는 제10 직경, S2-4)은 40㎛ 내지 50㎛일 수 있다. 제10 높이(H2-4)는 제9 높이(H1-4)와 동일할 수 있다. 제10 높이(H2-4)는 5㎛ 내지 10㎛일 수 있다.
이미지 센서 패키지(80)는 이미지 센서 칩(104) 상에서 제1 범프(206-4), 제2 범프(208-4), 및 본딩 와이어(204)를 덮는 댐 부재(106)를 포함할 수 있다. 댐 부재(106)는 인너 리세스부(ICU) 및 아웃터 돌출부(OCU)를 포함할 수 있다. 이와 같이 구성되는 이미지 센서 패키지(80)는 댐 부재(106) 내에 위치하는 제1 범프(206-4) 및 제2 범프(208-4)의 구조를 다양하게 가져가면서 패키지 신뢰성을 향상시킬 수 있다.
도 13 내지 도 17은 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서 패키지의 제조 방법을 설명하기 위한 요부 단면도들이다.
도 13을 참조하면, 도 13은 회로 기판(102)과 이미지 센서 칩(104)을 본딩 와이어(204)로 연결하는 것을 보여주는 단계일 수 있다. 회로 기판(102) 상의 기판 패드(103)와 이미지 센서 칩(104) 상의 칩 패드(105) 사이를 본딩 와이어(204)를 이용하여 전기적 및 물리적으로 연결한다.
본딩 장치를 이용하여 본딩 와이어(204)의 일단부에 기판 범프(202)를 형성한 후 기판 범프(202)를 회로 기판(102)의 기판 패드(103) 상에 본딩한다. 본딩 장치를 이용하여 본딩 와이어(204)를 연장하여 본딩 와이어의 타단부에 제1 범프(206)를 형성한 후, 제1 범프(206)를 이미지 센서 칩(104)의 칩 패드(105) 상에 본딩한다. 제1 범프(206)와 본딩 와이어(204)는 동일 몸체일 수 있다.
앞서 설명한 바와 같이 본딩 와이어(204)를 이용하여 회로 기판(102)과 이미지 센서 칩(104)을 연결할 때, 리버스(reverse) 본딩 방법을 이용할 수 있다. 즉, 리버스 본딩 방법은 회로 기판(102) 상에서 이미지 센서 칩(104) 방향으로 본딩 와이어(204)를 연결하는 방법일 수 있다. 리버스 본딩 방법을 이용할 경우, 본딩 와이어(204)의 길이를 최소화시킬 수 있다.
도 14를 참조하면, 도 14는 제1 범프(206) 및/또는 본딩 와이어(204) 상에 제2 범프(208)를 형성하는 단계를 나타낸다. 제1 범프(206) 상에 제2 범프(208)를 형성하여 적층 범프 구조물(도 2의 BOB)을 형성한다. 본딩 장치를 이용하여 본딩 와이어(204)의 타단부, 즉 제1 범프(206) 상에 제2 범프(208)를 형성한다. 이에 따라, 제1 범프(206) 및 제2 범프(208)를 포함하는 적층 구조물과 회로 기판(102)을 본딩 와이어(204)를 이용하여 전기적 및 물리적으로 연결할 수 있다.
본딩 와이어(204)의 타단부, 즉 제1 범프(206) 상에 제2 범프(208)를 형성함으로써 후에 형성되는 댐 부재(도 17의 106)도 몰딩 부재(도 17의 110)로부터 본딩 와이어(204)에 스트레스가 가해지더라도 본딩 와이어(204)의 절단을 방지할 수 있다.
앞서 도 13 및 도 14에 설명한 바와 같이 본딩 장치를 이용하여 회로 기판(102)과 이미지 센서 칩(104)을 본딩 와이어(204)로 연결할 수 있다. 도 13 및 14에 설명한 본딩 장치를 이용하여 회로 기판(102)과 이미지 센서 칩(104)의 구체적인 연결 방법은 도 18a 내지 도 18e에서 더 자세히 설명한다.
도 15를 참조하면, 이미지 센서 칩(104) 상의 제1 범프(206) 및 제2 범프(208)를 덮는 접착 부재(106R, Glue element)를 형성하는 단계를 나타낸다.
접착 부재(106R)는 이미지 센서 칩(104), 제1 범프(206), 제1 범프(206)의 상부 및 이미지 센서 칩(104)의 상부에 위치하는 본딩 와이어(204), 및 제2 범프(208) 상에 형성한다. 특히, 접착 부재(106R)는 이미지 센서 칩(104) 상의 본딩 와이어(204)의 일부에 형성될 수 있다.
이에 따라, 본딩 와이어(204)는 접착 부재(106R)에 의해 스트레스를 받을 수 있다. 접착 부재(106R)는 후에 경화되어 댐 부재(도 17의 106)가 될 수 있다. 접착 부재(106R)는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기 필러와 같은 보강재가 포함된 수지가 이용될 수 있다.
도 16을 참조하면, 도 16은 접착 부재(106R) 상에 광학 부재(108)를 탑재하는 단계를 나타낸다. 광학 부재(108)는 앞서 설명한 바와 같이 사파이어, 글래스, 강화 글래스, 플라스틱, PC(Polycarbonate) 계열 및 PI(Polyamide)계열중 선택된 적어도 하나의 재질으로 이루어질 수 있다. 광학 부재(108)는 굴절율, 투자율 등의 광학 특성을 원하는 범위 내로 설계한 렌즈일 수 있다.
도 17을 참조하면, 도 17은 몰딩 부재(110)를 형성하는 단계를 나타낸다. 회로 기판(102) 상에 이미지 센서 칩(104), 본딩 와이어(204) 및 광학 부재(108)의 둘레를 덮는 몰딩 부재(110)를 형성한다. 다시 말해, 회로 기판(102) 상에 이미지 센서 칩(104), 본딩 와이어(204) 및 광학 부재(108)를 밀봉하는 몰딩 부재(110)를 형성한다.
일부 실시예에서, 몰딩 부재(110)의 상면은 도 17과 같이 광학 부재(108)의 상면도 동일 평면일 수 있다. 일부 실시예에서, 몰딩 부재(110)의 상면은 도 6과 같이 광학 부재(108)의 상면보다 낮게 가져갈 수도 있다. 몰딩 부재(110)는 회로 기판(102) 상의 본딩 와이어(204)를 덮기(밀봉)하기 때문에, 몰딩 부재(110)는 본딩 와이어(204)에 스트레스를 줄 수 있다.
몰딩 부재(110)는 접착 부재(106R)와 다른 물질로 형성할 수 있다. 몰딩 부재(110)를 형성할 때, 접착 부재(106R)는 몰딩 부재(110)가 이미지 센서 칩 내부로 침투하는 것을 방지하는 역할을 수행할 수 있다. 앞서 설명한 바와 같이 몰딩 부재(110)는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기 필러와 같은 보강재가 포함된 수지가 이용될 수 있다. 일부 실시예에서, 몰딩 부재(110)는 에폭시 몰딩 컴파운드 또는 접착 필름(adhesive film)이 이용될 수 있다.
몰딩 부재(110)를 형성할 때 또는 몰딩 부재(110)의 형성 후에 접착 부재(106R)는 경화되어 댐 부재(106)가 될 수 있다. 접착 부재(106R)가 경화되어 댐 부재(106)가 될 때, 댐 부재(106)는 본딩 와이어(204R)에 스트레스를 줄 수 있다. 접착 부재(106R)가 경화되어 댐 부재(106)가 될 때, 댐 부재(106)는 인너 리세스부(도 3 및 도 4의 ICU) 및 아웃터 돌출부(도 3 및 도 4의 OCU)가 형성될 수 있다.
이상과 같이 제조되는 본 발명의 이미지 센서 패키지는 제1 범프(206) 및 제2 범프(208)를 포함하는 적층 범프 구조물(도 2의 BOB)을 포함하기 때문에, 회로 기판(102)과 이미지 센서 칩(104)을 연결하는 본딩 와이어(204)가 댐 부재(106) 및 몰딩 부재(110)로부터 스트레스를 받아 절단되는 문제를 줄여 패키지 신뢰성을 향상시킬 수 있다.
도 18a 내지 도 18e는 본딩 장치를 이용한 도 13 및 도 14의 와이어 본딩 방법을 설명하기 위한 요부 단면도들이다.
도 18a를 참조하면, 도 18a는 회로 기판(102)의 기판 패드(103) 상에 본딩 장치(309)를 위치시켜 본딩 와이어(204)에 기판 범프(202)를 형성하는 단계를 나타낸다. 회로 기판(102) 상에 기판 패드(103)가 형성될 수 있다. 회로 기판(102) 상에는 이미지 센서 칩(104)이 부착될 수 있다. 편의상 도 18a에서는 이미지 센서 칩(104)의 높이(두께)를 크게 도시한다.
회로 기판(102)의 기판 패드(103) 상에 본딩 장치(309)를 위치시킨다. 본딩 장치는 가이드 부재(307, guide element) 및 캐필러리 부재(306, capillary element)를 포함한다. 본딩 장치(309), 즉 가이드 부재(307) 및 캐필러리 부재(306) 내에는 관통홀(303)이 형성되어 있다. 관통홀(303)에 본딩 와이어(204)를 통과시킨 후, 본딩 와이어(204)의 일단에 볼 범프(202)를 형성한다. 볼 범프(202)는 본딩 와이어(204)의 일단에 전기 방전, 예컨대 스파크 방전을 일으켜 형성될 수 있다. 본딩 와이어(204)의 일단에 전기 방전을 일으키는 것은 본딩 장치(309)의 내부 또는 외부에 포함된 스파크 전극을 이용하여 수행할 수 있다.
도 18b를 참조하면, 도 18b는 회로 기판(102)의 기판 패드(103) 상에 볼 범프(202)를 본딩 한 후, 본딩 와이어(204)를 포함하는 본딩 장치(209)를 이미지 센서 칩(104)의 칩 패드(105)의 상부로 이동시키는 단계를 나타낸다.
회로 기판(102)의 기판 패드(103) 상에 볼 범프(202)를 본딩시킨다. 본딩 장치(309)를 하강시켜 본딩 와이어(204)의 단부에 형성된 볼 범프(202)를 기판 패드(103) 상에 본딩시킨다. 본딩 와이어(204)의 단부에 형성된 볼 범프(202)는 기판 패드(103)에 압착 방식, 예컨대 열압착 방식으로 본딩된다. 이렇게 볼 범프(202)를 형성한 후 본딩하는 방식을 볼 본딩 방식으로 칭할 수 있다.
필요에 따라, 본 발명은 본딩 와이어(204)의 단부에 볼 범프를 형성하지 않고 본딩 와이어(204)를 기판 패드(103) 상에 직접적으로 본딩할 수 있다. 본딩 와이어(204)의 단부에 볼 범프를 형성하지 않는 방식을 스티치 본딩 방식으로 칭할 수 있다. 계속하여, 본딩 와이어(204)를 포함하는 본딩 장치(209)를 이미지 센서 칩(104)의 칩 패드(105)의 상부로 이동시킨다.
도 18c 및 도 18d를 참조하면, 도 18c 및 도 18d는 본딩 와이어(204)를 이미지 센서 칩(104)의 칩 패드(105) 상에 부착하고 제1 범프(206)를 형성하는 단계를 나타낸다. 도 18c에 도시한 바와 같이 본딩 장치(309)를 이동시켜 본딩 와이어(204)를 이미지 센서 칩(104)의 칩 패드(105) 상에 위치시킨다.
이어서, 이미지 센서 칩(104)의 칩 패드(105) 상에 위치한 본딩 와이어(204)의 단부에 제1 범프(206)를 형성한다. 제1 범프(206)는 볼 형태일 수 있다. 제1 범프(206)는 칩 패드(105) 상에 위치한 본딩 와이어(204)의 일부분에 전기 방전, 예컨대 스파크 방전을 일으켜 형성될 수 있다. 본딩 와이어(204)의 일부분에 전기 방전을 일으키는 것은 본딩 장치(309)의 내부 또는 외부에 포함된 스파크 전극을 이용하여 수행할 수 있다.
제1 범프(206)는 본딩 와이어(204)와 동일 몸체일 수 있다. 제1 범프(206) 상에는 본딩 와이어(204)가 결합되어 있을 수 있다. 본딩 장치(309)를 이용하여 본딩 와이어(204)의 일부분에 형성된 제1 범프(206)를 칩 패드(105) 상에 본딩시킨다. 본딩 와이어(204)의 일부분에 형성된 제1 범프(206)는 칩 패드(105)에 압착 방식, 예컨대 열압착 방식으로 본딩된다.
이렇게 볼 형태의 제1 범프(206)를 형성한 후 본딩하는 방식을 볼 본딩 방식으로 칭할 수 있다. 계속하여, 본딩 장치(209)를 상부로 이동시켜 칩 패드(105)에 본딩된 본딩 와이어(204)와 본딩 장치(309) 내에 포함된 본딩 와이어(204)를 완전히 분리시킨다.
도 18e를 참조하면, 도 18e는 본딩 장치(309)에 포함된 본딩 와이어(204)에 제2 범프(208)를 형성하는 단계를 나타낸다. 도 18e에 도시한 바와 같이 본딩 장치(309)에 포함된 본딩 와이어(204)의 일단부에 제2 범프(208)를 형성한다. 제2 범프(208)는 볼 형태일 수 있다.
제2 범프(208)는 본딩 장치(309)에 포함된 본딩 와이어(204)의 일단에 전기 방전, 예컨대 스파크 방전을 일으켜 형성될 수 있다. 본딩 장치(309)에 포함된 본딩 와이어(204)의 일단에 전기 방전을 일으키는 것은 본딩 장치(309)의 내부 또는 외부에 포함된 스파크 전극을 이용하여 수행할 수 있다.
이어서, 본딩 장치(309)에 포함된 본딩 와이어(204)의 일단에 형성된 제2 범프(208)를 하강시킬 수 있다. 이렇게 되면, 도 14에 도시한 바와 같이 제1 범프(206) 상에 제2 범프(208)가 탑재될 수 있다. 다시 말해, 본딩 와이어(204)를 포함하는 제1 범프(206) 상에 제2 범프(208)가 탑재될 수 있다.
계속하여, 본딩 와이어(204)를 포함하는 제1 범프(206)와 제2 범프(208)를 본딩 장치(209)를 이용하여 본딩할 수 있다. 제1 범프(206)과 제2 범프(208)의 본딩은 압착 방식, 예컨대 열압착 방식으로 수행될 수 있다. 이렇게 볼 형태의 제2 범프(208)를 형성한 후 제1 범프(206) 및 제2 범프(208)를 본딩하는 방식을 볼 본딩 방식으로 칭할 수 있다.
도 19는 본 발명의 기술적 사상에 의한 이미지 센서 패키지를 이용한 카메라의 구성도이다.
구체적으로, 카메라(300)는 이미지 센서 패키지(310)와, 이미지 센서 패키지(310)의 수광 센서부(또는 이미지 센싱 영역)에 입사광을 유도하는 광학계(320)와, 셔터 장치(330)와, 이미지 센서 패키지(310)를 구동하는 구동 회로(340)와, 이미지 센서 패키지(310)의 출력 신호를 처리하는 신호 처리 회로(350)를 갖는다.
이미지 센서 패키지(310)는 상술한 실시예들의 이미지 센서 패키지들(10-80)중의 어느 것이라도 적용하여 구성될 수 있다. 광학 렌즈를 포함하는 광학계(320)는 피사체로부터의 이미지 광(image light), 즉, 입사광을 이미지 센서 패키지(310)의 촬상면상에 결상시킨다. 이에 의해, 이미지 센서 패키지(310) 내에 일정 기간 신호 전하가 축적된다.
광학계(320)는 복수의 광학 렌즈들을 포함할 수 있다. 셔터 장치(330)는 이미지 센서 패키지(310)에의 광조사 기간 및 차광 기간을 제어한다. 구동 회로(340)는 이미지 센서 패키지(310) 및 셔터 장치(330)에 구동 신호를 공급하고, 공급한 구동 신호 또는 타이밍 신호에 의해, 이미지 센서 패키지(310)의 신호 처리 회로(350)에의 신호 출력 동작의 제어, 및 셔터 장치(330)의 셔터 동작을 제어한다.
구동 회로(340)는, 구동 신호 또는 타이밍 신호의 공급에 의해, 이미지 센서 패키지(310)로부터 신호 처리 회로(350)에의 신호 전송 동작을 행한다. 신호 처리 회로(350)는 이미지 센서 패키지(310)로부터 전송된 신호에 대해, 각종의 신호 처리를 행한다. 신호 처리가 행하여진 비디오 신호는, 메모리 등의 기억 매체에 기억되거나 또는 모니터에 출력된다.
도 20은 본 발명의 사상의 일 실시예에 따른 이미지 센서 패키지를 포함한 이미징 시스템에 대한 블럭 구조도이다.
구체적으로, 이미징 시스템(400)은 이미지 센서 패키지(410)의 출력 이미지를 처리하는 시스템이다. 이미징 시스템(400)은 컴퓨터 시스템, 카메라 시스템, 스캐너, 이미지 안전화 시스템 등 이미지 센서 패키지(410)를 장착한 모든 종류의 전기전자 시스템일 수 있다. 이미지 센서 패키지(410)는 상술한 실시예들의 이미지 센서 패키지들(10-80)중의 어느 것이라도 적용하여 구성될 수 있다.
컴퓨터 시스템과 같은 프로세서 기반 이미징 시스템(400)은 버스(405)를 통해서 입출력 I/O소자(430)와 커뮤니케이션을 할 수 있는 마이크로프로세서 또는 중앙처리장치(CPU)와 같은 프로세서(420)를 포함할 수 있다. 버스(405)를 통해서 CD ROM 드라이브(450), 포트(460), 및 RAM(440)은 프로세서(420)와 서로 연결되어 데이터를 주고받아, 이미지 센서 패키지(410)의 데이터에 대한 출력 이미지를 재생할 수 있다.
포트(460)는 비디오카드, 사운드 카드, 메모리 카드, USB 소자 등을 커플링하거나, 또 다른 시스템과 데이터를 통신할 수 있는 포트일 수 있다. 이미지 센서 패키지(410)는 CPU, 디지털 신호 처리 장치(DSP) 또는 마이크로프로세서 등의 프로세서들과 함께 같이 집적될 수 있고, 또한, 메모리와 함께 집적될 수도 있다. 물론 경우에 따라서는 이미지 센서 패키지(410)는 프로세서와 별개로 집적될 수 있다. 이미징 시스템(400)은 디지털 기기 중 카메라폰, 디지털 카메라 등의 시스템 블록다이어그램일 수 있다.
이상 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형, 치환 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다. 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
102: 회로 기판, 104: 이미지 센서 칩, 106: 댐 부재, 110: 몰딩 부재, BOB: 적층 범프 구조물, 202: 기판 범프, 204: 본딩 와이어, 206, 208: 범프

Claims (20)

  1. 회로 기판;
    상기 회로 기판 상에 위치하는 이미지 센서 칩;
    상기 이미지 센서 칩 상에 위치하는 적층 범프 구조물;
    상기 회로 기판과 상기 적층 범프 구조물을 연결하는 본딩 와이어;
    상기 이미지 센서 칩 상에 위치하고, 상기 적층 범프 구조물 및 상기 본딩 와이어를 덮는 댐 부재; 및
    상기 회로 기판 상에 상기 댐 부재와 접촉하면서 상기 이미지 센서 칩 및 상기 본딩 와이어를 덮는 몰딩 부재를 포함하는 것을 특징으로 하는 이미지 센서 패키지.
  2. 제1항에 있어서, 상기 적층 범프 구조물은 상기 이미지 센서 칩 상에 위치하는 제1 범프 및 상기 제1 범프 상에 위치하는 제2 범프를 포함하는 것을 특징으로 하는 이미지 센서 패키지.
  3. 제2항에 있어서, 상기 제1 범프와 상기 본딩 와이어는 동일 몸체인 것을 특징으로 하는 이미지 센서 패키지.
  4. 제1항에 있어서, 상기 댐 부재는 상기 몰딩 부재와 다른 물질로 구성되는 것을 특징으로 하는 이미지 센서 패키지.
  5. 제1항에 있어서, 상기 회로 기판으로부터 상기 본딩 와이어까지의 최대 높이는 상기 이미지 센서 칩의 높이 및 상기 댐 부재의 높이의 합보다 작은 것을 특징으로 하는 이미지 센서 패키지.
  6. 제1항에 있어서, 상기 댐 부재는 상기 이미지 센서 칩의 양측 모서리 근방에 위치하고, 상기 이미지 센서 칩의 양측 모서리 근방에 위치하는 상기 댐 부재 상에 광학 부재가 더 설치되어 있는 것을 특징으로 하는 이미지 센서 패키지.
  7. 제1항에 있어서, 상기 회로 기판과 상기 본딩 와이어는 볼 본딩 또는 스티치 본딩되어 있는 것을 특징으로 하는 이미지 센서 패키지.
  8. 제1항에 있어서, 상기 제1 범프와 상기 제2 범프는 단면상으로 타원형 및 원형중 어느 하나를 포함하는 것을 특징으로 하는 이미지 센서 패키지.
  9. 제1항에 있어서, 상기 제1 범프의 폭은 단면상으로 상기 제2 범프보다 폭(또는 직경)과 동일하거나 큰 것을 특징으로 하는 이미지 센서 패키지.
  10. 제1항에 있어서, 상기 제2 범프는 단면상으로 상기 제1 범프 상에서 기울어져 배치되어 있는 것을 특징으로 하는 이미지 센서 패키지.
  11. 회로 기판;
    상기 회로 기판 상에 위치하는 이미지 센서 칩;
    상기 이미지 센서 칩의 모서리 근방에 위치하고, 제1 범프와 상기 제1 범프 상에 위치하는 제2 범프를 포함하는 적층 범프 구조물;
    일단부는 상기 제1 범프와 상기 제2 범프 사이에 위치하고 타단부는 상기 회로 기판에 위치하여 상기 이미지 센서 칩과 상기 회로 기판을 연결하는 본딩 와이어;
    상기 적층 범프 구조물 및 상기 본딩 와이어를 덮으면서 상기 이미지 센서 칩의 둘레를 따라 위치하고, 내측에는 내부 캐비티를 갖는 댐 부재; 및
    상기 회로 기판 상에 상기 댐 부재의 둘레를 따라 위치하고, 상기 이미지 센서 칩 및 상기 본딩 와이어를 밀봉하는 몰딩 부재를 포함하는 것을 특징으로 하는 이미지 센서 패키지.
  12. 제11항에 있어서, 상기 댐 부재 상에 광학 부재가 더 설치되어 있는 것을 특징으로 하는 이미지 센서 패키지.
  13. 제11항에 있어서, 상기 몰딩 부재는 상기 광학 부재를 둘러싸게 형성되어는 있는 것을 특징으로 하는 이미지 센서 패키지.
  14. 제11항에 있어서, 상기 적층 범프 구조물은 상기 이미지 센서 칩의 2개의 모서리 근방에 위치하고, 상기 본딩 와이어는 상기 2개의 모서리 근방에 위치한 상기 적층 범프 구조물과 상기 회로 기판을 연결하는 것을 특징으로 하는 이미지 센서 패키지.
  15. 제11항에 있어서, 상기 적층 범프 구조물은 상기 이미지 센서 칩의 4개의 모서리 근방에 위치하고, 상기 본딩 와이어는 상기 4개의 모서리 근방에 위치한 상기 적층 범프 구조물과 상기 회로 기판을 연결하는 것을 특징으로 하는 이미지 센서 패키지.
  16. 제11항에 있어서, 상기 댐 부재는 상기 몰딩 부재와 다른 물질로 구성되는 것을 특징으로 하는 이미지 센서 패키지.
  17. 회로 기판;
    상기 회로 기판 상에 위치하는 이미지 센서 칩;
    상기 이미지 센서 칩의 양측 모서리 근방에 위치하고 제1 범프와 상기 제1 범프 상에 위치하는 제2 범프를 포함하는 적층 범프 구조물;
    일단부는 상기 제1 범프와 상기 제2 범프 사이에 위치하고 타단부는 상기 회로 기판 상에 위치하여 상기 이미지 센서 칩과 상기 회로 기판을 연결하는 본딩 와이어;
    상기 적층 범프 구조물 및 상기 본딩 와이어를 덮으면서 상기 이미지 센서 칩의 양측 모서리 근방에 위치하고, 상기 이미지 센서의 중앙 부분을 노출하는 내부 캐비티를 구비하는 댐 부재;
    상기 댐 부재 상에 위치하는 광학 부재; 및
    상기 이미지 센서 칩 및 상기 본딩 와이어를 밀봉하면서 상기 광학 부재의 양측에 위치하는 몰딩 부재를 포함하고, 상기 몰딩 부재는 상기 댐 부재와 다른 물질로 구성되는 것을 특징으로 하는 이미지 센서 패키지.
  18. 제17항에 있어서, 상기 댐 부재는 상기 내부 캐비티에 인접하고 내측으로 리세스된 인너 리세스부 및 상기 내부 캐비티의 외측에 위치하고 외측으로 돌출된 아웃터 돌출부를 포함하는 것을 특징으로 하는 이미지 센서 패키지.
  19. 제17항에 있어서, 상기 몰딩 부재의 상면은 상기 광학 부재의 상면과 동일 평면인 것을 특징으로 하는 이미지 센서 패키지.
  20. 제17항에 있어서, 상기 몰딩 부재의 상면은 상기 광학 부재의 상면보다 낮은것을 특징으로 하는 이미지 센서 패키지.
KR1020200124073A 2020-09-24 2020-09-24 신뢰성을 향상시킬 수 있는 이미지 센서 패키지 KR20220040849A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200124073A KR20220040849A (ko) 2020-09-24 2020-09-24 신뢰성을 향상시킬 수 있는 이미지 센서 패키지
US17/306,267 US20220093673A1 (en) 2020-09-24 2021-05-03 Image sensor packages
CN202110862200.8A CN114256190A (zh) 2020-09-24 2021-07-29 图像传感器封装件
TW110130438A TW202214056A (zh) 2020-09-24 2021-08-18 影像感測器封裝

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200124073A KR20220040849A (ko) 2020-09-24 2020-09-24 신뢰성을 향상시킬 수 있는 이미지 센서 패키지

Publications (1)

Publication Number Publication Date
KR20220040849A true KR20220040849A (ko) 2022-03-31

Family

ID=80741710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200124073A KR20220040849A (ko) 2020-09-24 2020-09-24 신뢰성을 향상시킬 수 있는 이미지 센서 패키지

Country Status (4)

Country Link
US (1) US20220093673A1 (ko)
KR (1) KR20220040849A (ko)
CN (1) CN114256190A (ko)
TW (1) TW202214056A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115881745A (zh) * 2022-11-30 2023-03-31 苏州科阳半导体有限公司 一种图像传感器的封装结构及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5496775A (en) * 1992-07-15 1996-03-05 Micron Semiconductor, Inc. Semiconductor device having ball-bonded pads
US20070228110A1 (en) * 1993-11-16 2007-10-04 Formfactor, Inc. Method Of Wirebonding That Utilizes A Gas Flow Within A Capillary From Which A Wire Is Played Out
JP3762475B2 (ja) * 1995-04-10 2006-04-05 富士通株式会社 ワイヤボンディング方法及び半導体装置
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
DE102017115798A1 (de) * 2017-07-13 2019-01-17 Alanod Gmbh & Co. Kg Reflektierendes Verbundmaterial, insbesondere für oberflächenmontierte Bauelemente (SMD), und lichtemittierende Vorrichtung mit einem derartigen Verbundmaterial
US11177301B2 (en) * 2018-11-19 2021-11-16 UTAC Headquarters Pte. Ltd. Reliable semiconductor packages
US11444111B2 (en) * 2019-03-28 2022-09-13 Semiconductor Components Industries, Llc Image sensor package having a light blocking member
US20220093664A1 (en) * 2020-09-20 2022-03-24 UTAC Headquarters Pte. Ltd. Reliable semiconductor packages

Also Published As

Publication number Publication date
TW202214056A (zh) 2022-04-01
US20220093673A1 (en) 2022-03-24
CN114256190A (zh) 2022-03-29

Similar Documents

Publication Publication Date Title
US7443028B2 (en) Imaging module and method for forming the same
JP4000507B2 (ja) 固体撮像装置の製造方法
US7593636B2 (en) Pin referenced image sensor to reduce tilt in a camera module
US7087989B2 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
KR100546411B1 (ko) 플립 칩 패키지, 그 패키지를 포함하는 이미지 센서 모듈및 그 제조방법
JPWO2008032404A1 (ja) 半導体装置およびその製造方法
JP2008092417A (ja) 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール
JP2012094882A (ja) ウェハーレベルのイメージセンサモジュールの製造方法
JP2004153130A (ja) 半導体装置及びその製造方法
JP4930699B2 (ja) 半導体装置
KR100494474B1 (ko) 카메라 모듈 및 그 제조방법
US20100044880A1 (en) Semiconductor device and semiconductor module
KR20220040849A (ko) 신뢰성을 향상시킬 수 있는 이미지 센서 패키지
CN109417081B (zh) 芯片封装结构、方法和电子设备
JP4463194B2 (ja) 固体撮像装置および固体撮像装置の製造方法
JP2006005612A (ja) 撮像モジュール
CN112614830A (zh) 一种封装模组及电子设备
JP2010199410A (ja) 半導体装置およびその製造方法
JP4463193B2 (ja) 固体撮像装置および固体撮像装置の製造方法
JP2005167286A (ja) 半導体装置およびその製造方法
WO2024053466A1 (ja) 半導体装置および電子機器
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
CN210040172U (zh) 芯片封装结构和电子设备
CN117038683A (zh) 光机电模组、半导体封装组件及其制造方法
KR20080016124A (ko) 반도체 패키지 및 그 제조방법