CN100461392C - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN100461392C
CN100461392C CNB2005100833548A CN200510083354A CN100461392C CN 100461392 C CN100461392 C CN 100461392C CN B2005100833548 A CNB2005100833548 A CN B2005100833548A CN 200510083354 A CN200510083354 A CN 200510083354A CN 100461392 C CN100461392 C CN 100461392C
Authority
CN
China
Prior art keywords
metal
circuit board
opening
partly
semiconductor packages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100833548A
Other languages
English (en)
Other versions
CN1722422A (zh
Inventor
姜锡采
李始勋
姜思尹
金东汉
金玖星
任允赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1722422A publication Critical patent/CN1722422A/zh
Application granted granted Critical
Publication of CN100461392C publication Critical patent/CN100461392C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装，包括半导体芯片、在其上形成有导线图形的电路板、以及包括插入到电路板开口中的并且在其上放置有半导体芯片的金属结构。由于半导体芯片直接接触金属结构，提高了热特性。由于电路板被金属结构所支持，提高了机械稳定性。

Description

半导体封装
技术领域
本发明涉及用于半导体芯片的装配技术，更具体地，涉及具有改良的机械稳定性和热特性的半导体封装。
背景技术
一片晶片通常含有数打或数百个芯片，这些芯片具有通过半导体制造工艺印刷的电路。没有外部电源时晶片上的芯片不能工作。另外，微型电子电路容易受外部碰撞或振荡而损伤。用于封装这些芯片的已知装配技术，例如形成半导体封装，可以为芯片提供机械稳定性。在可应用的产品中，半导体封装为芯片提供用于能量和信号供给的电连接，这些能量和信号一般被用于抵抗不同环境中碰撞或振荡的塑料外壳所屏蔽。
通常，半导体封装可分为树脂密封封装、带载封装(TCP)、玻璃密封封装和金属密封封装等等。这些半导体封装还可以根据装配方法分为插装型和表面安装型。插装型通常采用的是双列直插式封装(DIP)和引脚阵列封装(PGA)等等。表面安装型通常采用的是四侧引脚扁平封装(QFP)、带引线的塑料芯片载体(PLCC)、带引线的陶瓷芯片载体(CLCC)和球形触点阵列(BGA)等等。
传统半导体封装中，半导体芯片放置在电路板的芯片容纳空间上，电路板结构具有导线图形和可以在其上安装芯片的空间，电路板靠导线图形为芯片提供电连接。在其上附有半导体芯片的电路板由有机材料制成。有机材料被广泛用于电路板，因为使用已知工艺和便宜的制造成本很容易形成它的导线图形。
但是，由于电路板是由有机材料形成并且直接和半导体芯片接触，半导体封装的热特性降低。换句话说，有机电路板也许不能消散半导体芯片和电路板产生的高温。
因此，使用具有改良的热特性的陶瓷材料的封装已经被使用。然而，和在有机材料上形成导线图形相比，在陶瓷材料上形成导线图形需要高制造成本。另外，对半导体封装来说陶瓷材料缺乏足够的机械稳定性，因为它对高外压敏感。
为了解决陶瓷材料机械稳定性的问题，有人提出了使用金属电路板的金属PGA封装。美国专利第5,103,292中说明了金属PGA封装，其名称为“金属引脚格栅阵列封装(METAL PIN GRIDARRAYPACKAGE)”。在位于电路板下的金属板上形成对应于连接到其他外部电路板的导电引脚的数目的插孔，在各个微小的插孔中填充绝缘材料。然而，在金属板上形成对应于导电引脚数目的许多微小插孔是很困难的。结果，该提议工艺复杂，制造成本高。
发明内容
本发明涉及具有高机械稳定性和低成本的半导体封装。
本发明实施例的一方面是提供具有其上容易形成导线图形的有机电路板的半导体封装。金属结构支撑电路板并容纳半导体芯片。金属结构包括下金属部分，从下金属部分的边缘分别例如垂直向上延伸的侧壁金属部分，以及从侧壁金属部分向例如水平方向延伸从而覆盖部分电路板的上金属部分。电路板具有开口。金属结构的侧壁金属部分和上金属部分形成的凸出结构插入开口中并且金属结构的上金属部分位于电路板上面。
放置上金属部分从而暴露一部分电路板(即焊接区域)。半导体芯片通过适当的焊接方式例如引线接合法电连接到电路板的焊接区域。优选地，上金属部分覆盖电路板的第一部分并且暴露接近电路板开口外围的电路板第二部分。
根据本发明的半导体封装的实施例，金属结构的下金属部分接触半导体芯片从而提供良好的热特性。另外，金属结构的上金属部分接触电路板从而提供优良的机械稳定性。
另外，金属结构位于电路板上，例如附在电路板的上表面并且通过电路板的开口凸出。这样将电路板放置在金属结构下面并且避免了穿过金属结构形成插孔的需要，例如用于使导电引脚连接到其他电路板。从而，可使用多种器件来连接到其他电路板，例如导电连接引脚、焊料凸点、或在有机材料制成的电路图形上容易形成的焊盘。
电路板由例如有机材料形成，导线图形可容易地并且便宜地形成，从而降低了半导体封装的制造成本。
半导体封装中，侧壁金属部分包括彼此分开的多个侧壁金属部分。上金属部分可包括彼此分开的多个金属部分，或者可以完整地形成。可以不考虑形状而形成上金属部分来覆盖部分电路板。上金属部分留下暴露的电路板焊接区域，例如接近电路板开口的电路板部分。因此，上金属部分可具有能够整个或部分覆盖电路板的剩余部分或非焊接区域的形状。
例如，当上金属部分包含彼此分开的多个金属部分时，这些金属部分之间的部分电路板暴露出来。这可以包括接近电路板开口的部分电路板。当完整地形成上金属部分时，该金属部分具有比电路板开口更大的尺寸，并且具有环形或框形形状，用于确定类似形状的开口。以这种方式，一部分电路板沿着电路板开口的边界暴露，从而便于形成焊接区域。
优选地，下金属部分具有和半导体芯片相同的形状，例如矩形形状，从而可以容纳半导体芯片。类似，优选地，在其中插入有下金属部分的电路板的开口也具有矩形形状。如果完整地形成上金属部分，该上金属部分可具有矩形框架形状，用来确定在其中的矩形开口。
分开的侧壁金属部分可以从上金属部分中的矩形开口的相对的边朝向矩形下金属部分的相对的边延伸并与之连接。例如，分开的侧壁金属部分可以含有两个彼此分开的侧壁金属部分。
上金属部分可包括分开的上金属部分。例如，当分开的侧壁金属部分包括两个彼此分开的侧壁金属部分时，上金属部分也可以包括两个分开的上金属部分，每个连接到两个分开的侧壁金属部分中的一个。类似地，当分开的侧壁金属部分包括分开的四个侧壁金属部分时，上金属部分也可以包括四个分开的上金属部分，每个连接到四个侧壁金属部分中的一个。
导电引脚、焊料凸点或者焊盘连接到形成在没有和上金属部分接触的电路板的表面部分例如在电路板的下表面的导线图形，并且电连接到其他电路板。
热辐射部分可额外附在下金属部分上，用来提高半导体封装的热辐射特性。
另外，为了得到用于高速器件的理想电学特性，可以在电路板的下表面额外形成去耦电容。
此外，根据本发明实施例的半导体封装还包括密封绝缘部分。该密封绝缘部分保护电路板和半导体芯片。该密封绝缘部分不需要覆盖半导体芯片表面。在这种情况下，半导体芯片可以包括，例如在它表面上的并且对应于数字微镜器件(DMD)的多个镜片。DMD用在使用镜面反射原理形成的图像的数字光学处理(DLP)技术中。合适的粘合剂将透明盖帽层粘贴到半导体芯片上从而保护镜片。
本发明实施例的另一方面是提供包括具有开口的电路板的半导体封装，导线图形形成在电路板上，金属结构接触电路板并且承载半导体芯片。金属结构包括覆盖电路板同时暴露出接近开口的电路板焊接区域的上金属部分。金属结构的下金属部分位于开口中或和开口相关，并且负载半导体芯片。侧壁金属部分从下金属部分例如垂直向上地穿过开口延伸并且连接到上金属部分的边界。半导体芯片电连接到电路板的焊接区域的导线图形上，例如通过引线接合法。
本发明实施例的再一方面是提供半导体封装，该半导体封装包括矩形电路板和在矩形电路板中心的矩形开口，在矩形开口周围形成有导线图形。包括环形或框形上金属部分的金属结构附在电路板上同时暴露出接近开口的电路板的焊接区域。在其上附有半导体芯片的矩形下金属部分位于开口中或和开口相关。侧壁连接部分将上金属部分的内侧和下金属部分的边界连接在一起。半导体芯片和电路板的焊接区域通过例如引线接合法相互电连接，。
附图说明
这里包括附图来提供对本发明实施例的进一步理解，并且引用附图组成本说明的一部分。附图示出本发明的示例性实施例并且和文字说明一起服务于说明本发明的原理。附图中：
图1是根据本发明第一典型实施例的半导体封装的分解透视图；
图2和3是说明图1中半导体封装组装后的示意性的透视图；
图4和5是图2和3中沿I-I和II-II线取得的半导体封装的示意性剖视图；
图6是根据本发明第二实施例的半导体封装的分解透视图；
图7是根据本发明第三实施例的半导体封装的分解透视图；以及
图8是根据本发明第四实施例的半导体封装的分解透视图。
具体实施方式
下面将参考附图更详细地说明本发明的优选实施例。但是，本发明可以以不同的形式实施，不应被局限于这里提出的实施例中。更确切地，提供这些实施例从而使本说明更彻底和全面，并且向本领域技术人员更充分地传达本发明的范围。整个说明中相同的数字表示相同的元素。
附图中，为了清楚起见夸大了组成半导体封装的元件和部分。另外，术语例如第一、第二和第三用来说明下文中不同实施例中的不同开口，但是这些开口不被这些术语所限制。此外，术语仅仅用来将任一开口和其他开口区分开。因此，在一实施例中称为第一开口的开口在其他实施例中可能说明为第二开口。
下文中，将结合附图说明本发明的典型实施例。本发明主要涉及半导体封装，对本领域技术人员来说显然的是DMD封装将作为例子来说明，同时本发明可适用于半导体封装而不局限于DMD封装。
实施例1
图1是根据本发明第一典型实施例的半导体封装的分解透视图。图2和3是说明图1中半导体封装组装后的示意性透视图。图4和5是图2和3中沿I-I和II-II线取得的半导体封装的示意性剖视图。
图1中，根据本发明第一实施例的半导体封装10包括半导体芯片15、在其上形成有导线图形(未示出)的电路板11、以及机械支持电路板11并且承载半导体芯片15的金属结构13。多个镜片17额外附在半导体芯片15上，例如作为DMD适用于DLP技术。另外，应用DMD时，在金属结构13的角落处形成基点25来调节镜头和镜片17之间的距离。
电路板11由有机材料形成，导线图形可以以便宜的制造成本容易地形成。导线图形可形成在电路板11的两面(顶面和底面)。形成在电路板11上的导线图形应适合于半导体芯片应用的种类和领域。对本领域技术人员来说导线图形的形成过程是很熟悉的，其详细说明将会被省略。
电路板11具有第一开口11h，例如位于其中心。优选地，电路板11具有矩形形状并且第一开口11h也具有矩形形状。本实施例中，电路板11具有矩形框架形状。也就是说，电路板11的外围具有矩形形状并且第一开口具有在电路板11的中心的矩形形状。但是，电路板11和第一开口11h也可使用不同形状。例如，电路板11的外围和第一开口11h的形状可相对彼此具有不同的形状。
金属结构13包括插入在电路板11的第一开口11h中的凸出体13p。上水平金属部分13a连接凸出体13p并附在电路板11上从而为电路板11提供机械稳定性。优选地，金属结构13的上水平金属部分13a具有矩形形状并且具有矩形形状的第二开口13h。本实施例中，具有矩形框架形状的上水平金属部分13a与电路板11相比具有更大的开口。上水平金属部分13a的第二开口13h比电路板11的第一开口11h大，即a1≥a2并且b1≥b2。金属结构13的凸出体13p包括从上水平金属部分13a的第二开口13h的相对的边垂直延伸的侧壁金属部分13b。凸出体13p还包括从侧壁金属部分13b水平延伸的矩形形状的下水平金属部分13c。也就是说，两个侧壁金属部分13b将矩形框架形状的上水平金属部分13a的第二开口13h的相对的两边和矩形形状的下水平金属部分13c的相对的两边连接到一起。因此，尺寸小于第二开口13h的下水平金属部分13c相对于上水平金属部分13a的第二开口13h定位。在下水平金属部分13c的两边确定第三开口13h1和第四开口13h2。半导体芯片15附在凸出体13p的下水平金属部分13c上。
当金属结构13的凸出体13p插入在电路板11的第一开口11h中并且金属结构13的上水平金属部分13a附在电路板11的上表面时，区域11e保持暴露。更具体地，如所示实施例，在电路板11的上表面并且接近第一开口11h的相对的两边的区域11e(倾斜虚线所示，这里称为“焊接区域”)被金属结构13的第三和第四开口13h1和13h2暴露出来。形成在电路板的焊接区域11e的导线图形和半导体芯片15通过已知引线接合和类似方法彼此连接。另外，用于连接到其他电路板的导电结构例如连接引脚21、焊料凸点、焊盘或类似物可形成在电路板11上。
下文中，将结合图1到5说明根据本发明第一实施例的半导体封装的制造过程。根据其应用领域适当地制造半导体芯片15。如图1所示，准备好电路板11和金属结构13。可通过已知工艺例如模塑工艺来制造该金属结构13。本特定应用中镜片17附在半导体芯片15上，半导体芯片15利用适当的粘合剂附在金属结构13的下水平金属部分13c上。根据应用领域，不同的结构可以附在半导体芯片15上。金属结构13的凸出体13p插入在电路板11的第一开口11h中，并且金属结构13的上水平金属部分13a利用适当的粘合剂附在电路板11的顶部表面。半导体芯片15和电路板11的上表面的暴露的焊接区域11e通过接合导线19彼此电连接。接合导线19将半导体芯片15和接近电路板11的第一开口11h的暴露的焊接区域连接到一起。实施环氧树脂成型工艺来形成用于保护电路板11和半导体芯片15的密封绝缘部分23。本工艺中，例如DMD封装的情况，环氧树脂成型工艺避免了附在半导体芯片15上的镜片17的覆盖。另外，可附带透明盖帽层(未示出)来保护镜片17。另一方面，当没有额外结构附在半导体芯片15上，例如在所该表面上没有镜片17时，半导体芯片15可以被完全保护，例如环氧树脂成型工艺可以更完整地覆盖半导体芯片15的给定表面。用于电连接电路板11到其他电路板(未示出)的导电结构例如连接引脚21形成在电路板11的底部表面。图中示出导电引脚21时，应明白的是可以使用多种导电元件，例如焊料凸点或焊盘来代替导电引脚。
根据本发明第一实施例的半导体封装10，如图3和4所示，金属结构13的上水平金属部分13a附在电路板11上。从而，半导体封装可获得机械稳定性。同时，如图3和4所示，半导体芯片15附在金属结构13的下水平金属部分13c上从而提高半导体封装10的热特性。与使用传统金属板的传统半导体封装相反，图3和4所示的实施例中导电引脚21形成在电路板11的底部表面，不需要穿过中间金属结构。
虽然未示出，为了进一步提高半导体封装10的热辐射特性，可以在金属结构13的下水平金属部分13c上额外附加热辐射部分。另外，为了得到用于高速器件的封装的电学特性，可以在电路板11的底部表面额外形成去耦电容(未示出)。
如上所述，本发明第一实施例的金属结构13可修改成具有不同的结构，下文中，将说明本发明不同的实施例，例如结合图6到8。第一实施例的金属结构13中，侧壁金属部分13b从矩形形状的下水平金属部分13c的相对的两边向上水平金属部分13a的第二开口的相对的两边延伸的同时，连接在上和下水平金属部分13a和13c之间并且彼此分开。下文将要说明的不同实施例中，下水平金属部分13c和电路板11可维持它们在第一实施例中的形状。从下水平金属部分延伸的侧壁金属部分的位置和/或数量以及上金属部分的形状可以变化。然而，通常上水平金属部分覆盖电路板的一部分，但是留下暴露的电路板焊接区域，例如接近第一开口的区域。结果，半导体芯片和电路板的电连接可通过例如引线接合法容易地形成。根据应用领域，可以采用不同方法制造半导体芯片，同时到电路板的电连接也可相应地变化。本发明的不同实施例中，金属结构的上金属部分具有选定形状，从而使电路板的选定部分暴露出来并因此支持各种电连接。
实施例2
图6是根据本发明第二实施例的半导体封装60的分解透视图。如图所示，第二实施例的半导体封装60包括具有矩形第一开口61h的矩形电路板61、金属结构63和半导体芯片65。第二实施例的电路板61和半导体芯片65与第一实施例类似。
第二实施例的金属结构63包括上水平金属部分63a、侧壁金属部分63b、以及下水平金属部分63c。下水平金属部分63c和侧壁金属部分63b可具有和第一实施例基本上相同的结构。上水平金属部分63a包括两个平板形上水平金属部分63a，每个连接到两个侧壁金属部分63b中的一个，并且彼此分开。平面图中金属结构63总体上具有“H”形。第一实施例中，上水平金属部分13a具有矩形框架形状。第二实施例中，被”H”形金属结构63暴露的焊接区域61e具有比第一实施例中更宽的区域。因此，可以更灵活地形成电连接，例如通过引线接合法。
实施例3
图7是根据本发明第三实施例的半导体封装70的分解透视图。如图所示，第三实施例的半导体封装70包括具有矩形第一开口71h的矩形电路板71、金属结构73、以及半导体芯片75。第三实施例的电路板71和半导体芯片75可以和第一实施例中的类似。
第三实施例的金属结构73包括上水平金属部分73a、侧壁金属部分73b、以及下水平金属部分73c。下水平金属部分73c和上水平金属部分73a具有和第一实施例相同的结构。与第一实施例相比，第三实施例的侧壁金属部分73b在数量和连接方法上有所不同。也就是说，第三实施例的侧壁金属部分73b包括彼此分开的四个侧壁金属部分73b。侧壁金属部分73b在矩形框架形状的上水平金属部分73a的内侧的四个角，例如第二开口73h的四个角处连接，并且在矩形下水平金属部分73c的四个角处连接。从而侧壁金属部分73b连接上水平金属部分73a和下水平金属部分73c。
金属结构73的上水平金属部分73a第二开口73h具有比第一开口71h更大的尺寸。因此，当金属结构安装在电路板71上时，如图所示，接近电路板71的第一开口71h的四个角的部分电路板，也就是焊接区域71e，暴露出来。电路板71的四个焊接区域71e和半导体芯片75通过例如引线接合法电连接。从而，可以更灵活地实施引线接合。
侧壁金属部分73b可以在数量和位置上变化，例如，可以将矩形框架形状的上水平金属部分73a的内侧的相对的两个角和矩形下水平金属结构73c的相对的两个角彼此连接。
实施例四
图8是根据本发明第四实施例的半导体封装80的分解透视图。如图所示，第四实施例的半导体封装80包括具有矩形第一开口81h的矩形电路板81、金属结构83、以及半导体芯片85。第四实施例的电路板81和半导体芯片85与第一实施例相似。
第四实施例的金属结构83包括上水平金属部分83a、侧壁金属部分83b、以及下水平金属部分83c。下水平金属部分83c和侧壁金属部分83b具有和结合图7说明的第三实施例相同的结构。然而，第四实施例的上水平金属部分83a包括彼此分开的并且对应于侧壁金属部分83b的四个上水平金属部分83a。也就是说，侧壁金属部分83b从矩形下水平金属部分83c的四个角延伸，并且连接到四个上水平金属部分83a上。因此，当金属结构83安装在电路板81上时，如图所示，接近电路板81的第一开口81h的四边的电路板焊接区域81e暴露出来。在电路板的四个焊接区域81e和半导体芯片85之间实施引线接合法。
根据本发明实施例，金属结构的下水平金属部分接触半导体芯片并且金属结构的上水平金属部分接触电路板，从而为半导体封装提供良好的热辐射特性。
另外，金属结构的上水平金属部分使电路板变硬，从而为半导体封装提供优良的机械稳定性。
此外，因为电路板位于金属结构下面，不需要形成用于使导电引脚穿透金属结构例如用于电连接到其他电路板的插孔。如要意识的，本发明实施例中可以使用用于电连接到其他电路板的各种手段，例如导电引脚、焊料凸点、焊盘等等。
此外，因为电路板是由有机材料形成的，导致封装制造成本降低。因此，可以在有机材料上容易地并且便宜地形成导线图形。
根据本发明的一种半导体封装，包括：电路板，它具有开口并且其上形成有导线图形；金属结构，它包括用来覆盖部分电路板的上金属部分，从上金属部分延伸并且可插入到电路板开口中的侧壁金属部分，以及从侧壁金属部分延伸并且可相对于开口定位的下金属部分；以及半导体芯片，它可电连接到导线图形上并且可附在下金属部分上。
根据本发明的一种半导体封装，包括：电路板，它具有第一开口并且其上形成有导线图形；金属结构，它具有附在电路板第一部分上从而暴露电路板第二部分的的上金属部分，并具有可插入到电路板的第一开口中的凸出体；以及半导体芯片，它附在凸出体上并电连接到电路板的第二部分上。
根据本发明的一种半导体封装，包括：矩形框架形状的电路板，它具有矩形开口并且其上形成有导线图形；金属结构，它包含可附在电路板上从而暴露接近开口的部分电路板的框架形状的上金属部分，可相对于电路板的开口定位的矩形下金属部分，和用来将框架形上金属部分的内侧连接到下金属部分的外围的侧壁连接部分；以及半导体芯片，它可附在下金属部分上并电连接到上金属部分暴露的部分电路板上。
根据本发明的一种半导体封装，包括：大体上平坦的电路板，它具有朝着第一方向的第一面和朝着与第一方向相反的第二方向的第二面；金属结构，它具有朝着第一方向的第一大体平坦的表面区域并且具有朝着第二方向的第二大体平坦的表面区域，第二大体平坦的表面区域和电路板第一面的第一部分面对面连接，同时留下电路板的第一面的暴露的第二部分；以及半导体芯片，它附在金属结构的第一大体平坦表面上并且相应于用于电连接的电路板的第一面的第二部分。
虽然结合附图所示的本发明实施例说明了本发明，但是本发明并不局限于此。对本领域技术人员来说明显的是，在不脱离本发明范围和思想的情况下，可发生各种置换、修改和变化。
本申请要求享有于2004年7月14日公开的韩国专利申请第2004-54855号的优先权，其全部内容在此予以引用作为参考。

Claims (28)

1.一种半导体封装，包括：
电路板，它具有开口并且其上形成有导线图形；
金属结构，它包括用来覆盖部分电路板且暴露电路板的焊接区域的上金属部分，从上金属部分延伸并且可插入到电路板开口中的侧壁金属部分，以及从侧壁金属部分延伸并且可相对于开口定位的下金属部分；以及
半导体芯片，它可电连接到电路板的焊接区域中的导线图形上并且可附在下金属部分上。
2.如权利要求1所述的半导体封装，其中电路板包括有机材料。
3.如权利要求1所述的半导体封装，还包括电连接到电路板的导线图形的导电引脚、焊料凸点或焊盘中的至少一个。
4.如权利要求1所述的半导体封装，还包括用来填充半导体芯片、金属结构的侧壁金属部分和下金属部分形成的空间的密封部分，
其中半导体芯片具有在其表面的多个镜片。
5.如权利要求1所述的半导体封装，其中上金属部分具有矩形框架形状，它具有开口，用来暴露电路板的开口；
下金属部分具有矩形形状；以及
侧壁金属部分含有两个彼此间隔开的并且从上金属部分的开口的内壁向矩形下金属部分的相对的两边延伸的侧壁金属部分。
6.如权利要求1所述的半导体封装，其中上金属部分具有矩形框架形状，它具有开口，用来暴露电路板的开口；
下金属部分具有矩形形状；以及
侧壁金属部分含有至少两个彼此间隔开的并且从上金属部分的开口的内壁延伸从而连接矩形下金属部分的相对的至少两个角的侧壁金属部分。
7.如权利要求1所述的半导体封装，其中上金属部分包含彼此间隔开的四个金属部分；
下金属部分具有矩形形状；以及
侧壁金属部分含有四个间隔开的侧壁金属部分，每个从四个上金属部分中相应的一个延伸从而连接矩形下金属部分的相应的四个角。
8.如权利要求1所述的半导体封装，其中上金属部分包含彼此间隔开的两个金属部分；
下金属部分具有矩形形状；以及
侧壁金属部分含有两个间隔开的侧壁金属部分，每个从两个上金属部分中单独的一个延伸从而连接矩形下金属部分的相对的两边中的各个边。
9.一种半导体封装，包括：
电路板，它具有第一开口并且其上形成有导线图形；
金属结构，它具有附在电路板第一部分上从而暴露电路板第二部分的的上金属部分，并具有可插入到电路板的第一开口中的凸出体；以及
半导体芯片，它附在凸出体上并电连接到电路板的第二部分中的导线图形。
10.如权利要求9所述的半导体封装，其中金属结构包括可附在电路板上从而暴露接近第一开口的部分电路板的上金属部分，相对于第一开口定位的下金属部分，以及从上金属部分延伸到第一开口中并连接下金属部分的侧壁金属部分；侧壁金属部分和下金属部分含有凸出体；并且半导体芯片附在下金属部分上。
11.如权利要求10所述的半导体封装，其中电路板由有机材料制成。
12.如权利要求10所述的半导体封装，还包括电连接到电路板的导电图形的导电引脚、焊料凸点或者焊盘中的至少一个。
13.如权利要求10所述的半导体封装，还包括用来填充半导体芯片、金属结构的侧壁金属部分和下金属部分所形成的空间的密封部分，以及
其中半导体芯片具有在其表面上的多个镜片。
14.如权利要求10所述的半导体封装，其中电路板的第一开口和金属结构的下金属部分具有矩形形状；
金属结构的上金属部分具有用于确定矩形第二开口的矩形框架形状，并且它位于电路板上从而暴露接近第一开口相对的两边的部分电路板；以及
金属结构的侧壁金属部分从第二开口的两个相对边延伸从而连接矩形下金属部分相应相对的两边。
15.如权利要求10所述的半导体封装，其中电路板的第一开口和金属结构的下金属部分具有矩形形状；
金属结构的上金属部分具有确定矩形第二开口的矩形框架形状，矩形第二开口可定位于电路板上从而暴露出接近第一开口四边的部分电路板；以及
金属结构的侧壁金属部分从第二开口的四个角延伸从而被连接到矩形下金属部分的相应的四个角。
16.如权利要求10所述的半导体封装，其中电路板的第一开口和金属结构的下金属部分具有矩形形状；
金属结构的上金属部分具有用于确定矩形第二开口的矩形框架形状，矩形第二开口可定位于电路板上从而暴露出接近第一开口四边的部分电路板；以及
金属结构的侧壁金属部分从第二开口的两个角延伸从而连接到矩形下金属部分的相应的两个角。
17.如权利要求10所述的半导体封装，其中电路板的第一开口和金属结构的下金属部分具有矩形形状；
金属结构的上金属部分包含间隔开的四个上金属部分，从而覆盖接近第一开口的四个角的电路板；以及
侧壁金属部分包括从间隔开的四个上金属部分延伸从而连接到下金属部分相应的四个角的四个侧壁金属部分。
18.如权利要求10所述的半导体封装，其中电路板的第一开口和金属结构的下金属部分具有矩形形状；
金属结构的上金属部分包含间隔开的两个上金属部分，从而覆盖接近电路板的第一开口的相应相对的两边的电路板；以及
侧壁金属部分从两个上金属部分延伸从而连接到矩形下金属部分相应相对的两边。
19.一种半导体封装，包括：
矩形框架形状的电路板，它具有矩形开口并且其上形成有导线图形；
金属结构，它包含可附在电路板上从而暴露接近开口的部分电路板的框架形状的上金属部分，可相对于电路板的开口定位的矩形下金属部分，和用来将框架形上金属部分的内侧连接到下金属部分的外围的侧壁连接部分；以及
半导体芯片，它可附在下金属部分上并电连接到上金属部分暴露的部分电路板中的导线图形。
20.如权利要求19所述的半导体封装，其中上金属部分具有矩形框架形状；以及
侧壁连接部分包含间隔开的两个侧壁金属部分，从而将矩形框架形状的上金属部分的相应相对的两内侧和下金属部分的相应相对的两边连接起来。
21.如权利要求19所述的半导体封装，其中上金属部分具有矩形框架形状；以及
侧壁连接部分包含间隔开的至少两个侧壁金属部分，从而将矩形框架形状的上金属部分的相应的至少两个角和下金属部分的相应的至少两个角连接起来。
22.一种半导体封装，包括：
大体上平坦的电路板，它具有朝着第一方向的第一面和朝着与第一方向相反的第二方向的第二面，该电路板具有形成在其上的导线图形；
金属结构，它具有朝着第一方向的第一大体平坦的表面区域并且具有朝着第二方向的第二大体平坦的表面区域，第二大体平坦的表面区域和电路板第一面的第一部分面对面连接，同时留下电路板的第一面的暴露的第二部分；以及
半导体芯片，它附在金属结构的第一大体平坦表面上并且相应于电路板的第一面的第二部分以用于电连接到电路板的第二部分中的导线图形。
23.如权利要求22所述的半导体封装，其中电路板包括开口，金属结构包括可插入到开口中的凸出体，该凸出体包括第一大体平坦表面区域。
24.如权利要求22所述的半导体封装，其中第一大体平坦表面区域是矩形区域。
25.如权利要求22所述的半导体封装，其中第二大体平坦表面区域包括至少两个隔离开的区域。
26.如权利要求22所述的半导体封装，其中第二大体平坦表面区域包括连续的框架形区域。
27.如权利要求22所述的半导体封装，还包括电连接到电路板的并且在电路板第二面可导电连通的导电引脚、焊料凸点、和焊盘中的至少一个。
28.如权利要求22所述的半导体封装，其中电路板包括在电路板第一面的第二部分的焊接区域。
CNB2005100833548A 2004-07-14 2005-07-12 半导体封装 Expired - Fee Related CN100461392C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040054855A KR100634379B1 (ko) 2004-07-14 2004-07-14 반도체 패키지
KR54855/04 2004-07-14

Publications (2)

Publication Number Publication Date
CN1722422A CN1722422A (zh) 2006-01-18
CN100461392C true CN100461392C (zh) 2009-02-11

Family

ID=35598594

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100833548A Expired - Fee Related CN100461392C (zh) 2004-07-14 2005-07-12 半导体封装

Country Status (3)

Country Link
US (1) US7375426B2 (zh)
KR (1) KR100634379B1 (zh)
CN (1) CN100461392C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463155C (zh) * 2006-07-07 2009-02-18 力成科技股份有限公司 嵌埋半导体封装件的电子装置
KR100891647B1 (ko) * 2007-02-01 2009-04-02 삼성전자주식회사 반도체 장치 및 그 형성 방법
US8547709B2 (en) * 2010-02-12 2013-10-01 Cyntec Co. Ltd. Electronic system with a composite substrate
CN101890605B (zh) * 2010-07-08 2014-01-08 株洲南车时代电气股份有限公司 一种功率半导体芯片焊接装置
CN104241224A (zh) * 2014-07-30 2014-12-24 中国科学院长春光学精密机械与物理研究所 空间光学遥感器大功率ccd增效导热结构
DE102015104956A1 (de) * 2015-03-31 2016-10-06 Infineon Technologies Ag Gedruckte Leiterplatte mit einem Leiterrahmen mit eingefügten gehäusten Halbleiterchips
DE102015222508A1 (de) * 2015-11-16 2017-05-18 Robert Bosch Gmbh Mikromechanisches Bauteil, Beleuchtungsvorrichtung und entsprechendes Herstellungsverfahren
WO2020066665A1 (ja) * 2018-09-27 2020-04-02 京セラ株式会社 配線基板および電気装置
CN114216519B (zh) * 2022-02-21 2022-05-10 深圳安培龙科技股份有限公司 一种温压一体的传感器封装结构
CN114823548B (zh) * 2022-06-28 2022-11-15 之江实验室 一种面向光电共封装的lga封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171744A (ja) * 1989-11-30 1991-07-25 Toshiba Corp 半導体装置及びその製造方法
CN1349256A (zh) * 2001-11-27 2002-05-15 王忠诚 Ic芯片封装组件
WO2002050899A2 (en) * 2000-12-19 2002-06-27 Convergence Technologies, Ltd. Semiconductor package
JP2003007880A (ja) * 2001-06-20 2003-01-10 Sony Corp 中空パッケージ及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103392A (en) * 1983-10-05 1992-04-07 Fujitsu Limited System for storing history of use of programs including user credit data and having access by the proprietor
EP0268181B1 (en) 1986-11-15 1992-07-29 Matsushita Electric Works, Ltd. Plastic molded pin grid chip carrier package
US5103292A (en) 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
TW258829B (zh) * 1994-01-28 1995-10-01 Ibm
KR100479913B1 (ko) 1997-09-10 2005-06-16 삼성테크윈 주식회사 피지에이패키지
US6097603A (en) * 1997-10-22 2000-08-01 Thermalloy, Incorporated Heat sink for direct attachment to surface mount electronic device packages
KR20000019591A (ko) 1998-09-14 2000-04-15 윤종용 금속덮개를 이용하여 전원전압을 공급하는 집적회로 패키지
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
KR100419611B1 (ko) 2001-05-24 2004-02-25 삼성전기주식회사 발광다이오드 및 이를 이용한 발광장치와 그 제조방법
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US6625028B1 (en) * 2002-06-20 2003-09-23 Agilent Technologies, Inc. Heat sink apparatus that provides electrical isolation for integrally shielded circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171744A (ja) * 1989-11-30 1991-07-25 Toshiba Corp 半導体装置及びその製造方法
WO2002050899A2 (en) * 2000-12-19 2002-06-27 Convergence Technologies, Ltd. Semiconductor package
JP2003007880A (ja) * 2001-06-20 2003-01-10 Sony Corp 中空パッケージ及びその製造方法
CN1349256A (zh) * 2001-11-27 2002-05-15 王忠诚 Ic芯片封装组件

Also Published As

Publication number Publication date
KR20060005867A (ko) 2006-01-18
US7375426B2 (en) 2008-05-20
CN1722422A (zh) 2006-01-18
US20060012019A1 (en) 2006-01-19
KR100634379B1 (ko) 2006-10-16

Similar Documents

Publication Publication Date Title
CN100461392C (zh) 半导体封装
JP3685947B2 (ja) 半導体装置及びその製造方法
US9129873B2 (en) Package of finger print sensor and fabricating method thereof
KR101297015B1 (ko) 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
CN100576524C (zh) 引线框架、半导体封装及其制造方法
CN101165866B (zh) 一种集成电路封装体及其制造方法
US6441478B2 (en) Semiconductor package having metal-pattern bonding and method of fabricating the same
US20090174049A1 (en) Ultra thin image sensor package structure and method for fabrication
US20090127682A1 (en) Chip package structure and method of fabricating the same
US20020149092A1 (en) Carrier frame and semiconductor package including carrier frame
US20070029668A1 (en) Package module having a stacking platform
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR101840576B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
JP2000068406A (ja) 半導体装置の製造方法、半導体装置及び配線基板
KR100652106B1 (ko) 회로 장치
GB2396963A (en) Semiconductor packaging structure
KR20080048311A (ko) 반도체 패키지 및 그 제조방법
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR20080084075A (ko) 적층 반도체 패키지
KR101095527B1 (ko) 리드 프레임 및 그 제조 방법
US10622270B2 (en) Integrated circuit package with stress directing material
KR100431315B1 (ko) 반도체패키지및그제조방법
KR100424611B1 (ko) 저형상 감광성 반도체 패키지
KR20060079996A (ko) 칩 스케일 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090211

Termination date: 20120712