KR20000019591A - 금속덮개를 이용하여 전원전압을 공급하는 집적회로 패키지 - Google Patents

금속덮개를 이용하여 전원전압을 공급하는 집적회로 패키지 Download PDF

Info

Publication number
KR20000019591A
KR20000019591A KR1019980037768A KR19980037768A KR20000019591A KR 20000019591 A KR20000019591 A KR 20000019591A KR 1019980037768 A KR1019980037768 A KR 1019980037768A KR 19980037768 A KR19980037768 A KR 19980037768A KR 20000019591 A KR20000019591 A KR 20000019591A
Authority
KR
South Korea
Prior art keywords
metal
integrated circuit
substrate
circuit package
chip
Prior art date
Application number
KR1019980037768A
Other languages
English (en)
Inventor
이회진
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980037768A priority Critical patent/KR20000019591A/ko
Publication of KR20000019591A publication Critical patent/KR20000019591A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

금속 덮개를 이용하여 전원전압을 공급하는 집적회로 패키지에 관해 기재하고 있다. 본 발명에 따른 집적회로 패키지는, 그 중심부의 관통공과 인접하여 형성된 다단의 본딩 쉘프들을 가지는 기판과, 관통공을 포함하는 기판의 하면에 접착된 방열판과, 관통공을 통해 방열판 상면에 접착된 집적회로 칩과, 본딩 쉘프들 표면에 형성되고 본딩 와이어를 통해 칩과 전기적으로 연결되는 복수개의 금속 연결선들과, 기판 상면에 접착되어 칩을 밀봉하며, 적어도 하나의 금속판으로 구성된 금속 덮개와, 금속 덮개의 상면에 접착되고 금속판에 하나씩 설치되어 전원전압이 공급되는 전원전압공급 핀과, 금속 덮개의 하면에 접착되며 전원전압공급 핀 각각에 금속 연결선들을 전기적으로 연결시키는 도전층과, 금속 덮개가 접착된 부분을 제외한 기판의 외곽에 접착되어 전기적인 신호를 전달하는 복수개의 핀들을 구비한다.

Description

금속 덮개를 이용하여 전원전압을 공급하는 집적회로 패키지
본 발명은 반도체 패키지에 관한 것으로서, 특히 전원전압공급 핀으로 할당되는 핀의 개수를 최소화할 수 있는 집적회로(이하, IC) 패키지에 관한 것이다.
통상적으로, 제조가 완료된 IC 칩은 IC 패키지에 내장되고, IC 칩 내의 회로는 패키지 외부 표면에 부착된 핀(pin)과 전기적으로 연결된다. 이러한 IC 칩은 패키지 내에서 전기적인 동작을 수행하게 된다. 최근, 반도체 제조공정 기술이 발달함에 따라 IC 칩은 고집적화 및 대용량화되고 있으며, 보다 많은 기능과 빠른 스피드 구현을 위해 복잡해지고 있다. 이에 따라 패키지에 요구되는 핀의 개수도 증가하게 되었다. 특히, 마이크로 프로세서와 같은 고성능 IC의 경우, 외부와의 인터페이스 수가 점차 증가하여 수백개의 핀을 필요로 하며, 동작시에 많은 양의 전력을 소비하고 많은 양의 열이 발생되므로, 열방출이 용이한 패키지가 요구되었다. 이러한 요구에 부응하여, 핀 그리드 어레이(pin grid array) 패키지가 제안된 바 있다.
도 1은 칩이 탑재된 종래의 패키지 상면을 보여주는 평면도이고, 도 2는 그 측면도이다.
도 1 및 도 2에 있어서, 도면 참조부호 "1"은 세라믹 기판을, "3"은 기판내에 형성된 금속 연결선들을, "5"는 열방출판을, "7"은 열방출판과 접착된 IC 칩을, "11"은 상기 금속 연결선들과 칩 상에 형성된 본딩 패드들을 전기적으로 연결하는 본딩 와이어를, "13"은 IC 칩 내의 회로를 외부 회로와 연결하는 핀을, "15"는 금속재질로된 덮개(metal lid)를, "17"은 폴리이미드 테잎을, "19"는 스터드(stud)를, "21"은 감결합 커패시터(decoupling capacitor)를 각각 나타낸다.
도면에 도시된 종래의 IC 패키지에 따르면, 외부로부터 인가되는 전원전압이나 전기적인 신호들은 IC 패키지에 부착된 핀(13)과 본딩 와이어(11)를 통해 칩(7)으로 공급된다.
마이크로 프로세서와 같은 고기능 IC의 경우, 칩 외부와의 신호 소통량(signal traffic)이 많기 때문에 입출력 신호의 밴드폭(bandwidth)이 매우 크다. 따라서, 신호의 전달을 위해서는 많은 개수의 입출력 핀들이 요구된다. 또한, 칩이 대용량화되고 칩의 크기가 증가함에 따라, 전원전압을 안정적으로 공급하는 것이 우선시되는데, 이를 위해서는 더 많은 개수의 전원전압 공급 핀들이 요구된다. 통상, 핀 분배시 전원전압 공급용 핀을 먼저 할당한 후 용도를 고려하여 나머지 핀들을 할당하게 된다. 그러나, 전원전압을 보다 안정적으로 공급하기 위해 칩에 더 많은 개수의 전원전압라인을 연결하고자 하더라도, 신호 공급용 핀들과 전원전압 공급용 핀들이 트래이드 오프(trade off)되는 것을 고려하여야 하기 때문에 전원전압 공급용 핀의 개수는 제한될 수밖에 없다.
본 발명이 이루고자 하는 기술적 과제는, 전원전압공급을 위한 핀의 개수를 줄일 수 있는 IC 패키지를 제공하는 것이다.
도 1은 칩이 탑재된 종래의 패키지 상면을 보여주는 평면도이다.
도 2는 상기 도 1에 도시된 종래 패키지의 측면도이다.
도 3은 본 발명의 일 실시예에 따른 집적회로 패키지의 상면을 보여주는 평면도이다.
도 4는 본 발명의 일 실시예에 따른 집적회로 패키지의 측면도이다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 IC 패키지는, 그 중심부에 형성된 관통공(through hole)과, 상기 관통공과 인접하여 형성된 다단의 본딩 쉘프(shelf)들을 가지는 기판과, 상기 관통공을 포함하는 상기 기판의 하면에 접착된 방열판과, 상기 관통공을 통해 상기 방열판 상면에 접착된 집적회로 칩과, 상기 본딩 쉘프들 표면에 형성되고 본딩 와이어를 통해 상기 칩과 전기적으로 연결되는 복수개의 금속 연결선들을 구비한다.
본 발명에 따른 IC 패키지는 또한, 상기 기판 상면에 접착되어 상기 칩을 밀봉하며, 적어도 하나의 금속판으로 구성된 금속 덮개와, 상기 금속 덮개의 상면에 접착되고, 상기 금속판에 하나씩 설치되어 전원전압이 공급되는 전원전압공급 핀과, 상기 금속 덮개의 하면에 접착되며, 상기 전원전압공급 핀 각각에 상기 금속 연결선들을 전기적으로 연결시키는 도전층과, 금속 덮개가 접착된 부분을 제외한 상기 기판의 외곽에 접착되어 전기적인 신호를 전달하는 복수개의 핀들을 구비한다.
상기 금속 덮개는, 전기적으로 절연된 둘 이상의 금속판으로 구성된다. 상기 금속 덮개의 네 모서리에 배치된 네 개의 금속판으로 구성될 수 있으며, 각 금속판은 서로 전기적으로 절연된다.
상기 금속판 각각에 설치된 전원전압공급 핀에는 서로 다른 레벨의 전압이 인가될 수 있으며, 상기 도전층은, 동일한 전원전압 공급을 위한 복수개의 금속 연결선들과 전기적으로 연결된 것이 바람직하다.
본 발명에 따르면, 기판에 마련된 핀과는 별도로, 금속 덮개에 마련된 핀을 통해 전원전압이 공급될 수 있다. 따라서, 전원전압공급 핀의 개수를 줄일 수 있으며 전원전압공급 핀으로 할당되어야 할 핀들을 다른 용도로 전환할 수 있으므로, 고성능 IC에 유리하게 적용될 수 있다.
이하, 첨부된 도면들을 통하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 IC 패키지의 상면을 보여주는 평면도이고, 도 4는 그 측면도이다.
도 3 및 도 4에 있어서, 도면 참조부호 "51"은 기판을, "53"은 기판내에 형성된 금속 연결선들을, "55"는 열방출판을, "56"은 접착제를, "57"은 열방출판과 접착된 IC 칩을, "61"은 상기 금속 연결선들과 칩을 전기적으로 연결하는 본딩 와이어를, "63"은 IC 칩 내의 회로를 외부 회로와 연결하는 핀을, "65"는 금속 덮개(metal lid)를, "66"은 상기 금속 덮개를 구성하는 금속판을, "67"은 상기 각 금속판에 접착된 전원전압공급 핀을, "68"은 상기 금속판과 상기 금속연결선들을 전기적으로 연결하는 도전층을, "71"은 감결합 커패시터(decoupling capacitor)를, "73"은 스터드(stud)를 각각 나타낸다.
본 발명에 따른 IC 패키지는, 그 중심부에 관통공이 형성된 기판(51)과, 상기 기판(51) 하면에 접착된 열방출판(55)과, 상기 열방출판(55) 상면에 접착된 IC 칩(57)과, 상기 기판(51) 상면에 접착되어 상기 칩(57)을 밀봉하는 금속 덮개(65)와, 금속 덮개(65)가 접착된 부분을 제외한 기판(51)의 외곽에 접착되어 전기적인 신호를 전달하는 복수개의 핀(63)들을 구비한다.
상기 기판(51)은 예를 들면, 산화알루미늄(Al2O3)과 같은 세라믹 재질로 이루어지며, 그 내부에 텅스텐(W)과 같은 금속으로된 연결선(53)들을 가지고 있다. 이들 연결선들(53)은 상기 본딩 와이어(61)와 함께 칩(57)과 핀(63) 사이의 전기적인 신호를 전달하는 역할을 한다. 상기 기판(51)의 중심부에는 도시된 바와 같이, 관통공(through hole)이 형성되어 있으며, 상기 관통공과 인접하여 다단의 본딩 쉘프(shelf)들이 형성되어 있다. 칩(57) 상에 형성된 본딩 패드(도시되지 않음)는 상기 본딩 쉘프와 본딩 와이어(61)를 통해 연결된다.
상기 칩(57)은 접착제(56)를 통해 상기 열방출판(55)과 접착되며, 상기 접착제(56)로는 통상의 경우와 같이 Ag 글래스가 사용될 수 있다.
상기 열방출판(55)은 칩(57) 동작시 소비되는 전력으로 인해 발생되는 열을 충분히 방출할 수 있는 재질 예를 들면 텅스텐구리화합물(CuW)과 같은 재질과 크기로 제작되는 것이 바람직하다.
기판(51) 외곽에 접착된 복수개의 핀(63)들은 칩(57) 내의 회로를 외부 회로와 연결하는 역할을 한다.
본 발명에 따른 IC 패키지는 또한, 상기 금속 덮개(65) 상면에 접착되어 전원전압을 공급하는 전원전압공급 핀(67)과, 상기 금속 덮개(65) 하면에 접착되어 상기 금속 덮개(65)와 상기 금속연결선들(53)을 전기적으로 연결하는 도전층(68)을 더 구비한다.
본 발명에 따른 상기 금속 덮개(65)는 상기 기판(51)의 상면에 접착되어 상기 칩(57)을 밀봉하며, 적어도 하나의 금속판(66)으로 구성된다. 본 발명의 바람직한 실시예에 의하면, 도 3에 도시된 바와 같이, 상기 금속 덮개(65)가 네 개의 금속판(66)으로 구성되고, 각 금속판(66)이 금속 덮개(65)의 네 모서리에 배치된다. 상기 네 개의 금속판(66) 각각은 서로 다른 전원전압을 공급할 수 있도록 전기적으로 절연된다.
상기 각각의 금속판(66) 상면에는 전원전압 공급에 사용될 핀(67)이 적어도 하나씩 구비된다. 상기 전원전압공급 핀(67)에는 서로 다른 레벨의 전원전압이 인가될 수 있다.
그리고, 상기 금속판(66) 하면에는 상기 각각의 금속판(66)과 전기적으로 연결되는 도전층(68)이 접착되어 있다. 상기 도전층(68)은 또한, 동일한 전원전압 공급을 위한 복수개의 금속 연결선들(53)과 연결된다.
본 발명에 따르면, 복수개의 금속 연결선들(53) 특히, 동일한 전원전압을 공급하기 위해 하나로 묶여진 금속 연결선들(53)이 도전층(68)을 통해 금속 덮개(65)에 마련된 각 금속판(66)과 전기적으로 연결된다.
또한, 각 금속판(66)은 그 상면에 마련된 전원전압공급 핀(67)과 전기적으로 연결된다. 그 결과, 외부로부터 인가되는 전원전압이 상기 전원전압공급 핀(67)과 금속 연결선들(53) 및 와이어(61)를 통해 칩(57)으로 공급된다. 따라서, 전원전압공급 핀으로 할당되어야 할 핀들을 다른 용도로 전환할 수 있다.
한편, 본 발명에 따른 IC 패키지는, 전원전압의 요동이나 전원전압 감소를 보상하기 위해 상기 열방출판(55)과 일정거리 이격된 상기 기판(51) 하면에 부착된 적어도 하나의 감결합 커패시터(71)와, 상기 열방출판(55) 하면에 부착된 스터드(73)를 더 구비하는 것이 바람직하다.
상기 감결합 커패시터(71)는 상기 기판(51) 내의 연결선(도시되지 않음)들 중 전원전압 플레인(power plane)과 접지전압 플레인(ground plane)에 커플링된다. 또한, 상기 스터드(73)는 취급상 편의를 위해 제공되며, 절연물질로 형성되어 상기 IC 패키지 취급시 정전기 발생을 방지하는 역할을 한다.
도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따르면, 핀 그리드 어레이 패키지를 구성하는 금속 덮개가 전기적으로 절연된 둘 이상의 금속판들로 이루어진다. 상기 각 금속판에는 별도의 전원전압공급 핀이 마련되고, 금속판 각각은 복수개의 전원전압 공급용 금속 연결선들과 연결된다. 따라서, 기판에 마련된 핀과는 별도로, 금속 덮개에 마련된 전원전압공급 핀을 통해 전원전압이 공급될 수 있다. 그 결과 전원전압공급 핀의 개수를 줄일 수 있으며, 전원전압공급 핀으로 할당되어야 할 핀들이 다른 용도로 전환될 수 있으므로, 고성능 IC에 유리하게 적용될 수 있다.

Claims (7)

  1. 그 중심부에 형성된 관통공(through hole)과, 상기 관통공과 인접하여 형성된 다단의 본딩 쉘프(shelf)들을 가지는 기판;
    상기 관통공을 포함하는 상기 기판의 하면에 접착된 방열판;
    상기 관통공을 통해 상기 방열판 상면에 접착된 집적회로 칩;
    상기 본딩 쉘프들 표면에 형성되고 본딩 와이어를 통해 상기 칩과 전기적으로 연결되는 복수개의 금속 연결선들;
    상기 기판 상면에 접착되어 상기 칩을 밀봉하며, 적어도 하나의 금속판으로 구성된 금속 덮개;
    상기 금속 덮개의 상면에 접착되고, 상기 금속판에 하나씩 설치되어 전원전압이 공급되는 전원전압공급 핀;
    상기 금속 덮개의 하면에 접착되며, 상기 전원전압공급 핀 각각에 상기 금속 연결선들을 전기적으로 연결시키는 도전층; 및
    금속 덮개가 접착된 부분을 제외한 상기 기판의 외곽에 접착되어 전기적인 신호를 전달하는 복수개의 핀들을 구비하는 것을 특징으로 하는 집적회로 패키지.
  2. 제1항에 있어서, 상기 금속 덮개는, 전기적으로 절연된 둘 이상의 금속판으로 구성된 것을 특징으로 하는 집적회로 패키지.
  3. 제2항에 있어서, 상기 금속 덮개는, 상기 금속 덮개의 네 모서리에 배치된 네 개의 금속판으로 이루어지고, 각 금속판은 서로 전기적으로 절연된 것을 특징으로 하는 집적회로 패키지.
  4. 제2항에 있어서, 상기 금속판 각각에 설치된 전원전압공급 핀에는 서로 다른 레벨의 전압이 인가되는 것을 특징으로 하는 집적회로 패키지.
  5. 제1항에 있어서, 상기 도전층은, 동일한 전원전압 공급을 위한 복수개의 금속 연결선들과 전기적으로 연결된 것을 특징으로 하는 집적회로 패키지.
  6. 제1항에 있어서, 상기 집적회로 패키지는,
    상기 열방출판과 일정거리 이격된 상기 기판 하면에 부착된 감결합 커패시터를 더 구비하는 것을 특징으로 하는 집적회로 패키지.
  7. 제1항에 있어서, 상기 패키지는 핀 그리드 어레이(pin grid array) 패키지인 것을 특징으로 하는 집적회로 패키지.
KR1019980037768A 1998-09-14 1998-09-14 금속덮개를 이용하여 전원전압을 공급하는 집적회로 패키지 KR20000019591A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980037768A KR20000019591A (ko) 1998-09-14 1998-09-14 금속덮개를 이용하여 전원전압을 공급하는 집적회로 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980037768A KR20000019591A (ko) 1998-09-14 1998-09-14 금속덮개를 이용하여 전원전압을 공급하는 집적회로 패키지

Publications (1)

Publication Number Publication Date
KR20000019591A true KR20000019591A (ko) 2000-04-15

Family

ID=19550474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980037768A KR20000019591A (ko) 1998-09-14 1998-09-14 금속덮개를 이용하여 전원전압을 공급하는 집적회로 패키지

Country Status (1)

Country Link
KR (1) KR20000019591A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7375426B2 (en) 2004-07-14 2008-05-20 Samsung Electronics Co., Ltd. Semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7375426B2 (en) 2004-07-14 2008-05-20 Samsung Electronics Co., Ltd. Semiconductor package

Similar Documents

Publication Publication Date Title
US6414385B1 (en) Quad flat non-lead package of semiconductor
US5444298A (en) Voltage converting integrated circuit package
US6326696B1 (en) Electronic package with interconnected chips
US5982632A (en) Short power signal path integrated circuit package
US5866943A (en) System and method for forming a grid array device package employing electomagnetic shielding
EP1067603B1 (en) Chip carrier
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US5710459A (en) Integrated circuit package provided with multiple heat-conducting paths for enhancing heat dissipation and wrapping around cap for improving integrity and reliability
EP0683968B1 (en) Module comprising ic memory stack dedicated to and structurally combined with an ic microprocessor
US8072057B2 (en) Semiconductor device and method of fabrication
US20020041027A1 (en) Semiconductor device
JP3943165B2 (ja) チップ・スタックおよびコンデンサ取付の配置
AU657774B2 (en) Semiconductor chip module and method for manufacturing the same
US5451814A (en) Multi-chip module integrated circuit
US11996387B2 (en) Semiconductor package
US6184579B1 (en) Double-sided electronic device
JPH0513663A (ja) 半導体装置と半導体チツプの実装方法
US5739582A (en) Method of packaging a high voltage device array in a multi-chip module
KR20000019591A (ko) 금속덮개를 이용하여 전원전압을 공급하는 집적회로 패키지
EP1149419B1 (en) Multi-chip module for use in high-power applications
KR20000014570A (ko) 집적회로 칩 및 이를 채용한 집적회로 패키지
TW299564B (ko)
KR20000009752A (ko) 핀의 개수가 증가된 핀 그리드 어레이 패키지
US6730946B2 (en) Semiconductor device
KR20000009091A (ko) 전원전압 강하를 보상하는 집적회로 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination