KR20000014570A - 집적회로 칩 및 이를 채용한 집적회로 패키지 - Google Patents

Abstract

입출력 신호의 밴드폭을 개선하고 라우팅 와이어 지연을 감소시킬 수 있는 집적회로 칩과 이를 채용한 집적회로 패키지에 관해 기재하고 있다. 본 발명에 따른 집적회로 칩은, 그 표면에 전기적인 신호를 전달하는 다수개의 패드가 구비되며, 상기 패드는 상기 칩의 적어도 한 변에 인접하여 배치되고, 한 변에 인접하여 배치된 상기 패드는 둘 이상의 열로 배열된다. 집적회로 칩의 적어도 한 변에 위치한 패드 특히, 어드레스 버스나 데이터 버스와 같이 신호 버스들이 집중되는 쪽의 패드를 다중열로 배치하여 많은 수의 패드를 확보하고, 다중열로 배치된 둘 이상의 본딩 패드들을 금속 연결선들 중 적어도 하나와 연결함으로써, 입출력 신호의 밴드폭을 개선하고 라우팅 와이어 지연을 감소시킴과 동시에 패키지 크기를 줄일 수 있다.

Description

집적회로 칩 및 이를 채용한 집적회로 패키지

본 발명은 반도체 칩과 이를 채용한 반도체 패키지에 관한 것으로서, 특히 본딩 패드를 다중열로 배치하여 입출력 신호의 밴드폭을 개선하고 라우팅 와이어 지연을 감소시킬 수 있는 반도체 칩과 이를 채용한 집적회로(이하, IC) 패키지에 관한 것이다.

통상적으로, 제조가 완료된 IC 칩은 IC 패키지에 내장되고, 패키지 외부 표면에 부착된 핀(pin)과 연결되어 전기적인 동작을 수행한다. 최근, 반도체 제조공정 기술이 발달함에 따라 IC 칩은 고집적화 및 대용량화되고 있으며, 보다 많은 기능과 빠른 스피드 구현을 위해 복잡해지고 있다. 이에 따라, 패키지에 요구되는 핀의 개수도 증가하고 있는데 특히, 마이크로 프로세서와 같은 고성능 IC의 경우, 외부와의 인터페이스 수가 점차 증가하여 수백개의 핀을 필요로 하며, 동작시에 많은 양의 전력을 소비하고 많은 양의 열이 발생되므로, 열방출이 용이한 패키지가 요구되고 있다. 이러한 요구에 부응하여, 핀 그리드 어레이(pin grid array) 패키지가 제안되었다.

도 1a는 칩이 탑재된 종래의 패키지 상면을 보여주는 평면도이고, 도 1b는 측면도이다.

도 1a 및 도 1b에 있어서, 도면 참조부호 "1"은 세라믹 기판을, "3"은 기판내에 형성된 금속 연결선들을, "5"는 열방출판을, "7"은 열방출판과 접착된 IC 칩을, "9"는 칩 표면에 형성된 본딩 패드를, "11"은 상기 금속 연결선들과 본딩 패드들을 전기적으로 연결하는 본딩 와이어를, "13"은 IC 칩 내의 회로를 외부 회로와 연결하는 핀을, "15"는 금속재질로된 덮개(metal lid)를, "17"은 폴리이미드 테잎을, "19"는 스터드(stud)를, "21"은 감결합 커패시터(decoupling capacitor)를 각각 나타낸다.

도면에 도시된 종래의 IC 패키지에 따르면, 외부로부터 인가되는 전원전압이나 전기적인 신호들은 IC 패키지에 부착된 핀(13)과 본딩 와이어(11) 및 칩(7) 상에 형성된 본딩패드(9)를 통해 칩으로 공급된다.

언급된 마이크로 프로세서와 같은 고기능 IC의 경우, 칩 외부와의 신호 소통량(signal traffic)이 많기 때문에 입출력 신호의 밴드폭(bandwidth)이 매우 크다.

그러나, 도 1에 도시된 종래의 칩 구조나 패키지 구조에 따르면, 본딩패드(9)가 칩(7)의 외곽에 일렬로 배치되어 있기 때문에 하나의 IC에 내장될 수 있는 패드의 개수가 제한된다. 따라서, 칩(7)의 본딩 패드(9)와 패키지의 연결선(3)을 전기적으로 연결하고자 할 때, 이와 같은 본딩 패드의 제한으로 인해 금속 연결선(3)이 동일 변에 위치한 가까운 본딩패드(9)와 연결되지 못하고 다른쪽 변에 위치한 본딩 패드와 연결되는 경우가 발생된다. 그 결과, 라우팅 와이어 지연(routing wire delay)을 피할 수 없다.

또한, 칩(7)에 더 많은 전원전압라인을 연결하고자 하더라도 패드의 개수가 제한되므로 신호 공급 패드들과 전원전압 공급 패드들이 트래이드 오프(trade off)되는 것을 고려하여 제한될 수밖에 없다.

본 발명이 이루고자 하는 기술적 과제는, 입출력 신호의 밴드폭을 확장시키고 라우팅 와이어 지연을 감소시킬 수 있는 집적회로 칩을 제공하는 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는, 상기 집적회로 칩을 채용한 집적회로 패키지를 제공하는 것이다.

도 1a는 종래 기술에 따른 집적회로 칩이 탑재된 패키지의 상면을 보여주는 평면도이다.

도 1b는 도 1a에 도시된 집적회로 칩이 탑재된 종래 패키지의 측면도이다.

도 2a는 본 발명의 실시예에 따른 집적회로 칩이 탑재된 패키지의 상면을 보여주는 평면도이다.

도 2b는 도 2a에 도시된 집적회로 칩이 탑재된 본 발명에 따른 패키지의 측면도이다.

상기 기술적 과제를 이루기 위한 본 발명에 따른 집적회로 칩은, 그 표면에 전기적인 신호를 전달하는 다수개의 패드가 구비되며, 상기 패드는 상기 칩의 적어도 한 변에 인접하여 배치되고, 한 변에 인접하여 배치된 상기 패드는 둘 이상의 열로 배열된다.

상기 다른 기술적 과제를 이루기 위한 본 발명에 따른 집적회로 패키지는, 그 중심부에 형성된 관통공(through hole)과, 상기 관통공과 인접하여 형성된 다단의 본딩 쉘프(shelf)들을 가지는 기판과, 관통공을 포함하는 상기 기판 하면에 접착된 방열판과, 상기 관통공을 통해 방열판 상면에 접착된 집적회로 칩과, 상기 집적회로 칩 상의 적어도 한 변에 인접하여 배치되고, 둘 이상의 열로 배열된 복수개의 패드들과, 상기 복수개의 패드들 각각에 접착된 본딩 와이어, 및 상기 본딩 쉘프들 표면에 형성되고 상기 본딩 와이어를 통해 상기 패드들과 전기적으로 연결되는 복수개의 금속 연결선들을 구비한다.

본 발명의 바람직한 실시예에 따르면, 상기 금속 연결선들 중 적어도 하나는, 한변에 인접하여 배치된 상기 둘 이상의 본딩 패드들과 연결되며, 상기 둘 이상의 본딩 패드들은 전원전압 공급용 패드들일 수 있다.

상기 본 발명에 따르면, 집적회로 칩의 적어도 한 변에 위치한 패드 특히, 어드레스 버스나 데이터 버스와 같이 신호 버스들이 집중되는 쪽의 패드를 다중열로 배치하여 많은 수의 패드를 확보하고, 다중열로 배치된 둘 이상의 본딩 패드들을 금속 연결선들 중 적어도 하나와 연결한다. 따라서, 입출력 신호의 밴드폭을 개선하고 라우팅 와이어 지연을 감소시킴과 동시에 패키지 크기를 줄일 수 있다.

이하, 첨부된 도면들을 통하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 2a는 본 발명의 실시예에 따른 반도체 칩이 탑재된 패키지 상면을 보여주는 평면도이고, 도 2b는 그 측면도이다.

도 2a 및 도 2b에 있어서, 도면 참조부호 "51"은 기판을, "53"은 기판내에 형성된 금속 연결선들을, "55"는 열방출판을, "57"은 열방출판과 접착된 IC 칩을, "59"는 칩 표면에 형성된 본딩 패드를, "61"은 상기 금속 연결선들과 본딩 패드들을 전기적으로 연결하는 본딩 와이어를, "63"은 IC 칩 내의 회로를 외부 회로와 연결하는 핀을, "65"는 금속재질로된 덮개(metal lid)를, "67"은 폴리이미드 테잎을, "69"는 스터드(stud)를, "71"은 감결합 커패시터(decoupling capacitor)를 각각 나타낸다.

본 발명에 따른 IC 칩(57)은 그 표면에, 전기적인 신호를 전달하는 다수개의 본딩 패드(59a, 59b)가 구비되며, 상기 본딩 패드(59a, 59b)는 상기 칩(57)의 적어도 한 변에 인접하여 배치되고, 둘 이상의 열로 배열된다. 상기 본딩 패드(59a, 59b)는 예를 들면, 도 2a에 도시된 바와 같이, 집적회로 칩(57) 네 변의 외곽에 이중(double) 열로 배치될 수 있다.

본 발명에 따르면, 집적회로 칩(57)의 적어도 한 변에 위치한 패드 특히, 어드레스 버스나 데이터 버스와 같이 신호 버스들이 집중되는 쪽의 패드를 다중열로 배치함으로써, 종래에 비해 많은 수의 패드를 확보할 수 있다. 따라서, 칩(57)의 본딩 패드(59a, 59b)와 기판(51)의 금속 연결선(53)을 전기적으로 연결하고자 할 때, 종래와는 달리, 금속 연결선(53)이 동일 변에 위치한 가까운 본딩패드(59)와 연결될 수 있으므로, 라우팅 와이어 지연(routing wire delay)을 최소화할 수 있다. 또한, 패드의 개수가 충분히 확보되므로 칩에 더 많은 전원전압선을 연결하고자 하는 것이 가능하며, 입출력 신호의 밴드폭 또한 확장될 수 있다.

상기 집적회로 칩(57)을 채용한 본 발명에 따른 IC 패키지는, 도 2b에 도시된 바와 같이, 기판(51) 예를 들면 산화알루미늄(Al₂O₃)과 같은 세라믹 재질로 된 기판(51)과, 상기 기판(51) 하면에 접착된 열방출판(55)과, 상기 열방출판(55) 상면에 접착된 IC 칩(57)과, 상기 기판(51) 상면에 접착되어 상기 칩(57)을 밀봉하는 금속 덮개(65)와, 금속 덮개(65)가 접착된 부분을 제외한 기판(51)의 외곽에 접착되어 전기적인 신호를 전달하는 복수개의 핀(63)들을 구비한다.

상기 기판(51)의 중심부에는 도시된 바와 같이, 관통공(through hole)이 형성되어 있으며, 상기 관통공과 인접하여 다단의 본딩 쉘프(shelf)들이 형성되어 있다. 상기 기판(51)은 또한 그 내부에, 금속 예를 들면, 텅스텐(W)으로된 연결선(도 2a의 53)들을 가지며, 이들 연결선(53)들은 상기 본딩 와이어(61a, 61b)와 함께 칩(57)과 핀(63) 사이의 전기적인 신호를 전달하는 역할을 한다.

칩(57) 상에 형성된 상기 본딩 패드(59a, 59b)는 상기 금속 연결선(53)들과 본딩 와이어(61a, 61b)를 통해 연결된다. 본 발명의 바람직한 실시예에 따르면, 상기 금속 연결선들 중 적어도 하나는, 한변에 인접하여 배치된 상기 둘 이상의 본딩 패드들과 연결된다. 예를 들면, 도 2b에 도시된 바와 같이, 두 개의 본딩 패드(59a, 59b)와 각각 연결된 두 개의 본딩 와이어(61a, 61b)는 하나의 금속 연결선(53)에 연결된다. 상기 금속 연결선(53)은 또한, 기판에 접착된 핀(63)과 전기적으로 연결도록 라우팅된다.

즉, 본 발명에 따르면, 하나의 핀(63)을 통해 둘 이상의 본딩 패드에 동일한 신호 예컨대 전원전압이 입력될 수 있다. 이와 같이 하나의 핀을 통해 다수개의 본딩 패드에 전원전압을 공급할 수 있으므로, 전원전압 공급 핀 수를 줄이면서도 여러개의 본딩 패드에 전원전압을 공급하는 것이 가능하다. 또한, 전원전압 공급에 필요한 핀의 개수가 줄어들기 때문에 종래에 전원전압 공급용 핀으로 할당되어야 할 핀들을 반도체 장치에 필요한 신호공급 용도로 전환할 수 있다. 따라서, 입출력 신호의 밴드폭을 확장시킬 수 있다. 또한, 다른 용도로 사용할 필요가 없을 경우 상기 핀들을 제거함으로써 패키지 크기를 줄일 수 있다.

본 발명에 따른 상기 열방출판(55)은 칩(57) 동작시 소비되는 전력으로 인해 발생되는 열을 충분히 방출할 수 있는 재질 예를 들면, 텅스텐구리화합물(CuW)과 같은 재질로 제작되는 것이 바람직하다.

본 발명에 따른 IC 패키지는, 상기 열방출판(55) 하면에 부착된 스터드(73)와, 상기 열방출판(55)과 일정거리 이격된 상기 기판(51) 하면에 부착된 적어도 하나의 감결합 커패시터(71)를 더 구비할 수 있다.

상기 스터드(73)는, 상기 IC 패키지 취급시 정전기 발생을 방지하도록 설치되며, 상기 감결합 커패시터(71)는, 전원전압의 요동이나 전원전압 감소를 보상하기 위해 설치된다.

도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따르면, 집적회로 칩의 적어도 한 변에 위치한 패드 특히, 어드레스 버스나 데이터 버스와 같이 신호 버스들이 집중되는 쪽의 패드를 다중열로 배치하고, 다중열로 배치된 둘 이상의 본딩 패드들을 금속 연결선들 중 하나와 연결한다. 그 결과, 종래에 비해 많은 수의 패드를 확보할 수 있으며, 하나의 핀을 통해 둘 이상의 본딩 패드에 동일한 신호 예컨대 전원전압을 인가할 수 있으므로, 입출력 신호의 밴드폭을 확장하고 라우팅 와이어 지연을 감소시킴과 동시에 패키지 크기를 줄일 수 있다.

Claims (8)

1. 그 표면에 전기적인 신호를 전달하는 다수개의 패드가 구비된 반도체 칩에 있어서,

   상기 패드는 상기 칩의 적어도 한 변에 인접하여 배치되고, 둘 이상의 열로 배열된 것을 특징으로 하는 집적회로 칩.
2. 제1항에 있어서, 상기 집적회로 칩 상에서 둘 이상의 열로 패드가 배열되는 부분은 어드레스 버스 또는 데이터 버스와 같은 신호선들이 밀집한 부분인 것을 특징으로 하는 집적회로 칩.
3. 그 중심부에 형성된 관통공(through hole)과, 상기 관통공과 인접하여 형성된 다단의 본딩 쉘프(shelf)들을 가지는 기판;

   관통공을 포함하는 상기 기판 하면에 접착된 방열판;

   상기 관통공을 통해 방열판 상면에 접착된 집적회로 칩;

   상기 집적회로 칩 상의 적어도 한 변에 인접하여 배치되고, 둘 이상의 열로 배열된 복수개의 패드들;

   상기 복수개의 패드들 각각에 접착된 본딩 와이어; 및

   상기 본딩 쉘프들 표면에 형성되고 상기 본딩 와이어를 통해 상기 패드들과 전기적으로 연결되는 복수개의 금속 연결선들을 구비하는 것을 특징으로 하는 집적회로 패키지.
4. 제3항에 있어서, 상기 금속 연결선들 중 적어도 하나는, 한변에 인접하여 배치된 상기 둘 이상의 본딩 패드들과 연결된 것을 특징으로 하는 집적회로 패키지.
5. 제4항에 있어서, 상기 둘 이상의 본딩 패드들은 전원전압 공급용 패드들인 것을 특징으로 하는 집적회로 패키지.
6. 제3항에 있어서, 상기 패드들은 상기 집적회로 칩 네 변의 외곽에 배치된 것을 특징으로 하는 집적회로 패키지.
7. 제3항에 있어서, 상기 패드들은 이중(double) 열로 배치된 것을 특징으로 하는 집적회로 패키지.
8. 제3항에 있어서, 상기 패키지는 핀 그리드 어레이(pin grid array) 패키지인 것을 특징으로 하는 집적회로 패키지.