JP5661668B2 - 半導体ハウジングおよび半導体ハウジングの製造方法 - Google Patents

Description

本発明は、請求項１の上位概念による半導体ハウジング、および請求項１５の上位概念による半導体ハウジングの製造方法に関する。

非特許文献１から、半導体ハウジング（チップハウジングとも称される）およびその製造方法が公知である。この種のハウジングはとりわけセンサの収容のために使用される。そのためにハウジングはその上側に開口部を有する。開口部によってセンサは、通例は充填剤により射出された半導体本体の上側で周囲と通信することができる。ガスセンサの場合、例えばガス分子が開口部を通ってセンサに拡散することができる。この種のハウジングの製造の際には、モールド工程中に、一方ではモールド材料が開口部の領域に入り込まないことを保証し、他方ではボンディングイングワイヤおよび一般的には回路部分を含む非センサ領域が、周囲の影響から確実に保護するためモールド材料により覆われることを保証するのが重要である。このために前記の従来技術では、半導体製造工程の終了時にリソグラフプロセスによって半導体本体の表面に閉じた壁が設置される。次に壁は、いわゆる「トランスファーモールドプロセス」が実施されるモールド工具の内側に対して押し付けられ、モールド材料が壁の高さまで半導体本体に取り付けられる。ボンディングワイヤおよび他の構造物を上側でプラスチック部材により押出成形するためには、壁を非常に高く形成することが必要である。さらに、トランスファチャンバの内側に半導体本体をプレスする際に、高いプレス力によって壁が損傷しないようにするため、壁ごとの高さの偏差は非常に小さいものでなければならない。

半導体ハウジングに開口部を作製するための別の手段は、特許文献１に開示されている。ここでは開口部が、壁を形成せずに従来のスタンプ方式の射出成形工具によって形成される。ここでスタンプを、高価なフォイルにより被覆しなければならない。続いてスタンプは半導体本体の上側まで沈下される。エラスチックなフォイルは、とりわけ半導体表面の損傷を阻止する。

特許文献２から、半導体ハウジングに開口部を作製する別の方法が公知である。ここではプラスチックハウジングの作製の前に、センサ表面に重なる壁を形成され、この壁は製造工程の終了時に好ましくは湿式エッチングにより除去される。

ＥＰ０２０２７０１Ｂ１ ＷＯ２００６／１１４００５Ａ１

"Fabrication and Performance of MEMS-Based Pressure Sensor Packages Using Patterned Ultra-Thick Photoresists", Sensors 2009, 9, 6200 -6218

これらを背景として本発明の課題は、従来技術を改善する装置および方法を提供することである。

この課題は、請求項１の特徴を備える半導体ハウジングによって、また請求項１５による半導体ハウジングの製造方法によって解決される。本発明の有利な実施形態は、従属請求項の対象である。

本発明の第１の対象によれば、金属支持体と、該金属支持体の上に配置されており上側と下側を備える半導体本体とを有する半導体ハウジングが開示され、ここでは、下側が金属支持体と力を伝達するよう結合しており、半導体本体は上側に複数の金属面を有しており、金属面は半導体本体と電気接続するためにボンディングワイヤによってピンと接続されており、プラスチック部材を有し、該プラスチック部材は、ボンディングワイヤと半導体本体の上側を完全に取り囲み、ピンを部分的に取り囲み、プラスチック部材は半導体本体の上側に開口部を有しており、フレーム状またはリング状の壁が半導体本体の上側に形成されており、壁は上面と、半導体本体の縁部から離間した基面を有しており、壁の内寸は半導体本体の上側にある開口部の大きさによって決定され、半導体本体の上側の面で垂直ベクトル方向に、プラスチック部材が開口部の外の領域では、壁よりも大きな高さを有し、壁の基面と半導体本体の上側との間に固定層が形成されており、壁は開口部内に形成されたセンサ面から離間している。

本発明の第２の対象によれば、開口部を備える半導体ハウジングの製造方法が開示され、ここでは、１つのプロセスステップでウェハが半導体本体に個別化され、上側とした側を備える半導体本体の下側が金属支持体上に固定され、半導体本体はボンディングプロセスでピンとボンディングワイヤを介して電気接続され、後続のプロセスステップでフレーム状の壁が半導体本体の表面に固定され、引き続くモールドプロセスで、表面を有するスタンプおよびスタンプの表面が少なくとも部分的に壁の上面に押し付けられ、続いてプラスチック部材（注型材とも称される）が射出され、硬化され、これによりボンディングワイヤと半導体本体の表面が好ましくはその側面も含めて完全に、ピンが部分的にプラスチック部材により取り囲まれる。

本発明の装置および方法の利点は、開口部を半導体ハウジング内に確実かつ安価に作製できることである。このためにウェハを個々の半導体本体に個別化し、個々の半導体本体（ダイとも称される）を配置した後、半導体本体の下側が金属支持体の上側、すなわちいわゆるリードフレームに力伝達するよう結合される。引き続くボンディングプロセスで、ボンディングワイヤが金属面からピンに引き出され、標準ボンディング法によって固定され、金属面とピンとの電気接続が形成される。続いて、下側に固定層を含むフレーム状またはリング状の壁の下側が各半導体本体の表面に固定され、これに続くプロセスステップで開口部が形成される。完成したフレームを半導体本体上に載置することにより、壁を形成するための面倒なリソグラフプロセスが回避される。さらなる利点は、フレームによって一方では壁をほぼ任意の高さに調整することができ、他方では壁の公差、とりわけ高さ公差が低減されることである。壁を内側のセンサ表面から離間することで、センサ面を有する半導体本体のための製造プロセスが、センサ表面の損傷のおそれなしで実施される。好ましくは、壁の下側は固定層に段を形成することなく全面で配置し、固定層も全面で、すなわち段を形成することなく半導体本体の表面に形成する。

改善形態によれば固定層は、周回する閉じたストライプとして構成されている。ここで固定層は好ましくは、ストライプ状の接着層として、または両面が粘着特性を有する支持体層として構成される。択一的実施形態では、固定層が上側と下側に接着層を備えるプラスチックフォイルとして、とりわけカプトンフォイルとして構成されている。好ましくはカプトンフォイルの厚さは、上側と下側の接着層を合わせた厚さと同じ大きさである。固定層により、さらなるプロセスステップで壁が滑り落ちないよう確保される。さらに壁の下側と半導体表面との間に、半導体ハウジングの形成時に確実な密閉面が形成される。続いて、スタンプは壁の上面を押し付け、半導体本体がプラスチック部材とともに鋳込まれる。プラスチック部材による鋳造工程は、モールドとも称される。さらにエラスチックな固定層を使用する場合には、スタンプの圧力がモールドプロセスで少なくとも部分的に吸収され、下にある半導体表面の損傷が少なくなる。

研究は、好ましくはフレームとして前もって作製された壁を載置することにより、フレームの製作を確実に安価に実施できることを示した。フレームが低ければ、高さ公差も小さくなる。ここでは、壁が少なくとも１００μｍの高さ、好ましくは少なくとも２５０μｍの高さ、最大でも１ｍｍの高さを有する。後続のモールドプロセスでは、低い壁に格別の利点がある。なぜなら壁の上面に載置されるスタンプ表面の圧力負荷の再現精度が格段に高くなるからである。これにより個々の壁が均等に負荷される。壁は円形およびフレーム状の他にメアンダ状にも形成することができる。

壁の内寸、すなわちリング状の押出形状の場合には内径により、半導体本体の上側の開口部の大きさが定められる。好ましくは銅を含有する金属からフレーム状の壁を形成するのが好ましい。金属フレームの利点は、化学的およびとくに機械的に高い安定性のあることである。これによりモールドプロセス中にハウジングを形成する際の信頼性が高まる。

別の改善形態によれば、壁は少なくとも１つの外側にウェブを有する。好ましくは壁は４つのウェブを有する。さらに好ましくは、ウェブは半導体ハウジングの外側で部分的に可視である。

とりわけ開口部を備える半導体ハウジングは、半導体チップに集積されるセンサの作製または組み込みのために使用される。

ここでセンサ素子は、半導体本体の表面上の開口部の下方端部に配置されるか、または半導体本体の表面に少なくとも部分的に集積される。センサの電気端子は導体路によって導かされる。チップとも称される半導体本体は、上側にパッドと称される金属面を有し、これはチップをピンにボンディングワイヤによって接続するためのものである。

出願人の研究により、改善形態ではコストの掛るフォイルをスタンプ工具の表面に使用することが不要になることが示された。これによりモールドプロセス中に、スタンプの表面が壁の上面を直接押圧する。

別の改善形態によれば、壁の上面は半導体本体の表面に対して少なくとも部分的に平行に形成されている。好ましくは壁の全長上にあるスタンプ表面の少なくとも一部により、壁の上面の少なくとも一部が閉鎖される。これによりモールドプロセス中に壁の上面とスタンプ表面との間に密な面が形成される。さらに、壁の断面が実質的に矩形の断面を有すると有利である。これにより壁は下側に小さな広がりを有し、集積された回路の近傍に配置される。別の実施形態によれば、壁は半導体本体の表面上で周回し完全に閉鎖されるよう構成されている。

好ましい実施形態では、壁の外側が半導体本体の縁部から離間されている。ここで大きさと距離は、壁の内部に１つまたは複数のセンサが形成され、壁の外側と半導体本体の縁部との間の領域にボンディング面と回路部分を配置することができるように選択される。

さらにスタンプは上面の上に、プラスチック部材が壁と、好ましくは開口部とは反対側の壁の全側面にわたって形状的に結合するよう位置決めされる。さらに開口部の開口角、すなわち半導体本体の表面の垂線の角度が０°より大きく、好ましくは７°から１０°であると有利である。これにより半導体ハウジングの上側のための開口部の直径または内径が拡大される。これはとりわけ、開口部内に形成されたセンサへの光の入射および／またはガス分子の浸入のために有利である。

改善形態によれば、プラスチック部材と上面は段を形成する。これにより上面の少なくとも一部がプラスチック部材により覆われなくなる。段の最小の大きさは、壁の上面上にあるスタンプの最小載置面積から生じる。

とくに好ましい実施形態では、壁の上面上にプレートが形成されており、このプレートが半導体本体の上側にある開口部を覆う。プレートは好ましくは拡散に対して開放したプレートとして構成される。そのために好ましくは薄いテフロン（登録商標）層が形成される。択一的実施形態では、プレートが不透明なプレートとして構成される。壁を壁構造体として構成することも有利である。ここでは複数の別個の開口部を備える複数の壁、または１つの大きな開口部を形成するために関連する部分を備える複数の壁が半導体本体の表面に形成される。とりわけ複数の異なるセンサをただ１つの半導体本体上に形成する場合には、センサの種類に応じて物理的特性が適合されたプレートによってセンサが覆われる。実施形態では、１つのプロセスステップで壁が半導体本体の表面に固定され、後続のプロセスステップでプレートが上面に載置される。択一的実施形態では、壁を半導体表面上に固定する前に、プレートが壁の上面と結合される。プレートが上面に載置されて初めてモールドプロセスが行われる。載置されたプレートにより、開口部内にある構成部材、とりわけセンサがモールド時にも汚染から確実に保護される。センサは、ＦＥＴセンサ、好ましくはガスセンサとして構成され、半導体基板と浮遊ゲートを有することに注意すべきである。

改善形態によれば、上面とプレートとの間に周回するストライプ状の接着層が形成されている。好ましくはストライプ状の接着層または両面が粘着特性を有する支持体層として構成された接着層により、プレートが後のプロセスステップで脱落するのが防止される。さらに壁の上面とプレートとの間に信頼性のある密着層が、半導体ハウジングの形成時に形成される。これによれば、プレートの載置された壁が半導体本体の表面に、モールドプロセスの実施前に取り付けられる。引き続くモールドプロセスでは、スタンプが所与の載置力によってプレートを直接押圧し、これによりその下にある壁の上面が押し付けられる。半導体本体にはプラスチック部材が注入される。さらにエラスチックな接着層を使用する場合には、スタンプの圧力がモールドプロセスで少なくとも部分的に吸収され、下にある半導体表面の損傷が少なくなる。

モールド材料のない開口部を達成するために、モールド中に壁の上面の少なくとも一部、またはプレートの一部がスタンプ表面の一部により閉鎖されることが理解できよう。

実施形態によれば、プレートは壁の外側を越えて突き出ている。突き出ることにより、壁の内部に形成された空間に対して信頼性のある密閉が形成される。後続のモールドプロセス中に、プレートの縁部領域と壁の外側が、プラスチック部材との形状的な結合を形成する。プレートが突き出ている場合にはプラスチック部材がプレートの下側でも上側でも形状結合領域を形成するので、とくに信頼性のある密閉が得られる。突き出る大きさを小さくするのが有利である。すなわち突き出る大きさは壁の厚さの程度にするか、または好ましくは開口部の内寸の１／５以下、好ましくは１／２０以下にする。

出願人の研究により、壁を半導体本体の表面に個別に位置決めするのではなく、ウェブによって繋がっている多数の壁から格子構造体にまとめて形成された壁を、モールドプロセスの前に半導体本体の表面に固定すると有利であることが示された。ここで格子構造体の大きさと壁の数は、同様に関連してリードフレームのアレイに配置されている半導体本体の大きさと数に適合される。そうすれば有利には、個々の壁を表面に調整するのではなく、格子構造体をリードフレームのアレイに調整した後、格子構造体を後続のプロセスステップで半導体本体のアレイに取り付けることになる。壁ととりわけ格子構造体全体を金属または金属化合物から作製すると有利である。好ましくは壁は矩形断面を有し、壁の高さは１ｍｍ以上である。このような高さは、半導体製造プロセス内でのフォトリソグラフ法によっては達成できない。壁の高さとは、半導体本体の表面の垂線方向での壁の広がりである。高さが高いことにより壁の表面に載置されるプレートでは、プレートの下側とセンサ領域との間に十分な距離が得られる。さらに、ウェブの厚さが壁の高さより小さいと好ましい。これにより、壁の下側が半導体表面と力伝達するように結合しても、ウェブは半導体表面から離間される。さらにウェブの数が３または３の倍数であると有利である。

改善形態では、格子構造体を半導体本体に取り付ける前に、壁の上面上にプレートが配置される。その後に初めて格子構造体が半導体本体に固定される。モールドプロセス後に、隣接する壁の間のウェブが切断され、壁が個別化される。

本発明を、添付図面に基づいて詳細に説明する。ここで同じ部材には同じ参照符合が付してある。図示の実施形態は極端に概略化されており、距離および横と縦の広がりは縮尺どおりではなく、とくに述べない限り推定できる幾何学的関係を互いに有するものではない。

本発明の実施形態の概略的断面図である。 図１の半導体本体の上側にある壁の第１の実施形態における拡大部分図である。 図１の半導体本体の上側にある壁の第２の実施形態における拡大部分図である。 モールドされない状態での半導体表面上の壁のフレーム状の押出形状の斜視図である。 プレートが載置された半導体ハウジングの実施形態の概略的断面図である。 図１の半導体本体の上側の壁の拡大部分図であり、ここでは壁の外エッジに対してセットバックされたプレートが載置されている。 図１の半導体本体の上側の壁の拡大部分図であり、ここでは壁の外エッジを越えて突き出ているプレートが載置されている。 モールドされない状態でプレートが載置された壁のフレーム状の押出形状の斜視図である。 ＱＦＮハウジングとしての状態に鋳込まれた図６の支持体の斜視図である。

図１は、開口部１０とプラスチック部材３０を備える本発明の半導体ハウジング１０の実施形態を示す図であり、プラスチック部材３０は金属面５０をピン６０と電気接続するボンディングワイヤ４０を取り囲んでいる。さらに第１のプラスチック部材からなるプラスチック部材３０は、半導体本体８０の表面の一部を取り囲んでいる。半導体本体８０は金属支持体９０上に配置されており、金属支持体９０と力伝達できるよう結合している。開口部２０内には概略的に示したセンサ１００が配置されている。センサは、ＦＥＴセンサ、好ましくはガスセンサとして構成され、半導体基板と浮遊ゲートを有することに注意すべきである。プラスチック部材３０は、フレームとして構成された壁１１０の上にある開口部２０の下方側の領域から始まっている。フレームは矩形の断面を有する。フレームの下側には固定層１０５が形成されている。図示のハウジングはＱＦＮハウジング形状を示すが、本発明のフレーム構造を有する別のハウジング形状を開口部の形成のために使用することができる。

図２ａには、壁１１０の領域におけるプラスチック部材３０の間の移行部の一部が断面として拡大して示されている。プラスチック部材３０はフレーム１１０の上面とともに、モールドの際のスタンプの後退プロフィールに応じて異なる傾斜角を形成する。固定層１０５は壁１１０の下側に全面で形成されている。

図２ｂには同様に、壁１１０の領域におけるプラスチック部材３０の間の移行部の一部が断面として拡大して示されている。図２ａの実施形態との相違は、モールド材料の始部が壁１１０の内側エッジに対してオフセットＺされていることである。すなわちスタンプは図２ａと比較して大きな載置面を壁１１０の上面上に有する。

図３は、接着プロセスの終了後の半導体本体８０の上にある壁１１０の斜視図である。壁１１０はフレーム状の押出形状を半導体本体１２０の表面上に有する。フレームの位置と大きさは、センサ面の層の大きさにより決定される。好ましくは壁は１ｍｍ以上の高さを有し、導電性であり、金属または金属化合物から作製される。

図４では壁１１０の上面上に接着層１１５が全面で形成されている。接着層１１５の上にはプレート１２５が形成されている。プレート１２５は壁１１０の内部にある面を完全に覆い、壁１１０の高さと２つの層１０５，１１５の厚さだけ半導体本体の表面から離間している。

図５ａには、壁１１０の領域におけるプラスチック部材３０の間の移行部の一部が断面として拡大して示されている。壁１１０の上面は接着層１１５と載置されたプレート１２５を有し、プレート１２５の端部は壁１１０の外側に対してセットバックされている。プラスチック部材３０は、壁１１０の上面およびプレート１２５の上側と縁部領域において形状的に結合している。モールドの際のスタンプの後退プロフィールに応じて、開口部２０は異なる傾斜角を形成する。

図５ｂには同様に、壁１１０の領域におけるプラスチック部材３０の間の移行部の一部が断面として拡大して示されている。ここでプレート１２５は距離ｄだけ壁１１０の外側エッジを越えて突き出ている。図５ａの実施形態との相違は、モールド材料の始部が壁１１０の内側エッジに対してオフセットＺされていることである。すなわちスタンプは図５ａと比較して大きな載置面を壁１１０の上面上に有する。択一的実施形態では、図５ｂに示したよりも格段に小さくオフセットＺを構成できることを述べておく。ここではモールド材料がプレート１２５を、モールド材料の一部が上面の上に存在するように覆う。プラスチック部材３０はプレート１２５の突起部により上側も下側も取り囲む。これによりプレートのとくに良好な密閉と固定が達成され、プレートと壁および半導体表面とが力伝達するように結合される。

図６は、固定プロセスの終了後であってモールドプロセス前の半導体本体８０の上に載置されたプレート１２５を備える壁１１０の斜視図である。壁１１０はフレーム状の押出形状を半導体本体１２０の表面上に有し、プレート１２５により完全に覆われている。壁１１０の４つすべての角にウェブ１１２が形成されている。ウェブの下方にはボンディングのための金属面が形成されていないことを述べておく。分かりやすくするためボンディングワイヤは図示されていない。ウェブ１１２は、図示しない１つまたは複数の隣接する壁の接続部を形成し、図示しない格子構造体の一部である。ウェブはプラスチック部材３０により鋳込まれ、モールドプロセス実施後の個別化プロセスで切断される。

図７では半導体ハウジング１０がＱＦＮハウジングとして構成されており、個別化後の様子が斜視図に示されている。半導体ハウジング１０の外側の角には、分離されたウェブ１１２の端部が見える。開口部２０内にはプレート１２５上側が見える。

Claims (18)

1. 金属支持体（９０）と、
   該金属支持体（９０）上に配置された上側と下側のある半導体本体（８０）であって、前記下側は前記金属支持体（９０）と力伝達するように結合しており、前記上側に複数の金属面（５０）を有し、該金属面（５０）は、当該半導体本体（８０）を電気接続するためにボンディングワイヤ（４０）によってピン（６０）と接続されている半導体本体（８０）と、
   前記ボンディングワイヤ（４０）を完全に取り囲み、前記上側および前記ピン（６０）を部分的に取り囲み、前記上側に開口部（２０）を有するプラスチック部材（３０）と、
   前記上側に設けられたフレーム状またはリング状の壁（１１０）であって、該壁（１１０）は、上面と前記半導体本体の縁部から離間した基面とを有しており、該壁（１１０）の内寸は、前記上側にある前記開口部（２０）の大きさによって決定される壁（１１０）と、
   を有する半導体ハウジング（１０）において、
   前記上面上にはプレート（１２５）が形成されており、
   該プレート（１２５）は、前記壁（１１０）の内部にある前記半導体本体（８０）の表面を覆い、
   該プレート（１２５）の縁部領域と前記壁（１１０）の外側とは、前記プラスチック部材（３０）と形状的に結合しており、
   前記上側の面で垂直ベクトル方向に、前記プラスチック部材（３０）が前記開口部（２０）の外の領域では前記壁（１１０）よりも大きな高さを有し、前記壁（１１０）の前記基面と前記上側との間に固定層（１０５）が形成されており、前記壁（１１０）は、前記開口部（２０）内に形成されたセンサ面から離間しており、
   前記壁（１１０）は、少なくとも１つの外側に、隣接する壁と接続するために用いられた１つの接続部（１１２）を有しており、
   前記接続部（１１２）の端部は、前記半導体ハウジング（１０）の外側で見える、
   ことを特徴とする半導体ハウジング（１０）。
2. 前記固定層（１０５）は、周回する閉じたストライプとして構成されている、
   請求項１に記載の半導体ハウジング（１０）。
3. 前記壁（１１０）は、金属により形成されており、前記金属は、銅を含有する、
   請求項１または２に記載の半導体ハウジング（１０）。
4. 前記壁（１１０）は、矩形の断面を有し、少なくとも１００μｍの高さを有する、
   請求項１から３のいずれか１項に記載の半導体ハウジング（１０）。
5. 前記壁（１１０）の外側は、前記半導体本体（８０）の縁部から離間している、
   請求項１から４のいずれか１項に記載の半導体ハウジング（１０）。
6. 前記プラスチック部材（３０）と前記上面とは、壁段部を形成し、これにより前記上面の少なくとも一部が、前記プラスチック部材（３０）により覆われていない、
   請求項１から５のいずれか１項に記載の半導体ハウジング（１０）。
7. 前記上面と前記プレート（１２５）との間には、周回するストライプ状の接着層（１１５）が形成されている、
   請求項１から６のいずれか１項に記載の半導体ハウジング（１０）。
8. 前記プレート（１２５）は、前記壁（１１０）の外側を越えて距離（ｄ）だけ張り出している、
   請求項１から７のいずれか１項に記載の半導体ハウジング（１０）。
9. 前記半導体本体（８０）の表面の垂線に対する前記開口部（２０）の角度は、０°以上である、
   請求項１から８のいずれか１項に記載の半導体ハウジング（１０）。
10. 開口部（２０）を有する半導体ハウジング（１０）の製造方法であって、
    １つのプロセスステップでウェハが半導体本体（８０）に個別化され、
    上側と下側のある前記半導体本体（８０）の前記下側が、金属支持体（９０）上に固定され、
    前記半導体本体（８０）が、ボンディングプロセスでボンディングワイヤ（４０）を介してピン（６０）と電気的に接続される製造方法において、
    後続のプロセスステップで接続部（１１２）によって繋がっている多数のフレーム状の壁（１１０）から形成される格子構造体のフレーム状の壁が、モールドプロセス前に、前記半導体本体（８０）の表面に固定され、
    前記壁（１１０）の上面上にプレート（１２５）が形成され、
    該プレート（１２５）は、前記壁（１１０）の内部にある前記半導体本体（８０）の表面を覆い、
    引き続くモールドプロセスで、表面を有するスタンプおよび当該スタンプの表面が少なくとも部分的に前記上面に押し付けられ、
    引き続きプラスチック部材（３０）が射出されて硬化され、これにより、前記プラスチック部材（３０）が、前記ボンディングワイヤ（４０）を完全に取り囲み、前記上側および前記ピン（６０）を部分的に取り囲み、
    前記プレート（１２５）の縁部領域と前記壁（１１０）の外側とは、前記プラスチック部材（３０）と形状的に結合する、
    ことを特徴とする製造方法。
11. 前記モールドプロセスを実施する前に、前記上面の上にある接着層の上に前記プレート（１２５）が配置される、
    請求項１０に記載の方法。
12. 前記壁（１１０）の全長にわたって前記上面の少なくとも一部または前記プレート（１２５）の少なくとも一部が、スタンプの表面の一部により形状的に結合して閉鎖される、
    請求項１１に記載の方法。
13. 前記モールドプロセス中に、前記スタンプの表面が、前記上面または前記プレート（１２５）の表面を直接押圧する、
    請求項１０または１１に項に記載の方法。
14. 前記格子構造体を前記上面上に固定する前に、好ましくはテフロン（登録商標）を含む前記プレート（１２５）が配置される、
    請求項１０から１３のいずれか１項に記載の方法。
15. 前記モールドプロセス後に、隣接する前記壁（１１０）の間の前記接続部（１１２）が切断され、前記壁（１１０）が個別化される、
    請求項１０から１４のいずれか１項に記載の方法。
16. 前記接続部（１１２）の厚さが、前記壁（１１０）の高さより小さい、
    請求項１０から１５のいずれか１項記載の方法。
17. 前記壁（１１０）は、４つの外側に前記接続部（１１２）をそれぞれ１つ有している、請求項１記載の半導体ハウジング（１０）。
18. 前記壁（１１０）は、３つの外側に前記接続部（１１２）をそれぞれ１つ有している、
    請求項１記載の半導体ハウジング（１０）。

Images