KR20120103495A - 반도체 패키지 및 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지 및 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20120103495A
KR20120103495A KR1020120024069A KR20120024069A KR20120103495A KR 20120103495 A KR20120103495 A KR 20120103495A KR 1020120024069 A KR1020120024069 A KR 1020120024069A KR 20120024069 A KR20120024069 A KR 20120024069A KR 20120103495 A KR20120103495 A KR 20120103495A
Authority
KR
South Korea
Prior art keywords
wall
semiconductor body
semiconductor
wall portion
semiconductor package
Prior art date
Application number
KR1020120024069A
Other languages
English (en)
Other versions
KR101369688B1 (ko
Inventor
토비아스 콜레트
크리스티안 유스
파스칼 슈툼프
Original Assignee
마이크로나스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로나스 게엠베하 filed Critical 마이크로나스 게엠베하
Publication of KR20120103495A publication Critical patent/KR20120103495A/ko
Application granted granted Critical
Publication of KR101369688B1 publication Critical patent/KR101369688B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Pressure Sensors (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

본 발명은, 금속 캐리어와, 상기 금속 캐리어 상에 배치되며 윗면 및 밑면을 가진 반도체 바디와(이때, 밑면은 금속 캐리어와 마찰 결합 방식으로 연결되고, 반도체 바디는 윗면에 복수의 금속면을 포함하며, 상기 금속면들은 반도체 바디의 전기 접촉을 위해 본딩 와이어를 통해 핀들과 연결됨), 플라스틱 재료와(이때, 플라스틱 재료가 본딩 와이어는 완전히 둘러싸고, 반도체 바디의 윗면과 핀들은 부분적으로 둘러싸며, 반도체 바디의 윗면에 놓인 플라스틱 재료는 개구를 가짐), 반도체 바디의 윗면에 프레임형 또는 환형의 벽부를 포함하는(상기 벽부는 반도체 바디의 가장자리들로부터 이격된 바닥면과 상부면을 가지며, 상기 벽부의 내부 치수가 반도체 바디 윗면에 형성되는 개구의 크기를 결정함) 반도체 패키지에 관한 것으로, 상기 반도체 바디 윗면의 법선 벡터의 방향으로 개구 외부의 영역에 놓인 플라스틱 재료의 높이는 벽부(110)보다 실질적으로 더 높으며, 벽부의 바닥면과 반도체 바디 윗면 사이에 고정층이 형성된다.

Description

반도체 패키지 및 반도체 패키지의 제조 방법 {SEMICONDUCTOR PACKAGE AND METHOD FOR PRODUCING THE SAME}
본 발명은 청구항 제1항의 전제부 및 청구항 제13항의 전제부에 따른 반도체 패키지 및 반도체 패키지의 제조 방법에 관한 것이다.
센서스(Sensors) 2009년 9월호, 6200-6218페이지에 실린 논문 "패터닝된 초후막 포토레지스트를 이용한 MEMS 기반 압력 센서 패키지의 제조 및 성능(Fabrication and Performance of MEMS-Based Pressure Sensor Packages Using Patterned Ultra-Thick Photoresists)"으로부터, 칩 패키지라고도 불리는 반도체 패키지 및 그 제조 방법이 공지되었다. 상기 유형의 패키지는 특히 센서를 수용하기 위해 사용된다. 이를 위해 패키지의 윗면에 개구가 구비된다. 이 개구를 이용하여 (그 밖의 경우에는 주물 재료로 압출 성형되는) 반도체 바디의 윗면에 있는 센서들이 주변과 통신할 수 있다. 가스 센서의 경우, 예컨대 가스 분자들이 상기 개구를 통해 센서로 확산될 수 있다. 이러한 유형의 패키지를 제조할 때, 한편으로는 몰딩 공정 중에 개구의 영역 내로 몰딩 재료가 침투하지 못하도록 하고, 다른 한편으로는 일반적으로 회로 부품을 포함하는 비센서 영역 및 특히 본딩 와이어를 외부의 영향으로부터 신뢰성 있게 보호하기 위해 상기 영역을 몰딩 재료로 덮는 점이 중요하다. 이를 위해 전술한 종래 기술에서는 바람직하게 반도체 제조 공정의 말미에 리소그래피 공정을 통해 반도체 바디의 표면에 폐쇄형 벽부가 형성된다. 이 벽부는 이른바 "이송 몰딩(transfer molding) 공정"이 실행되는 몰딩 다이 내부면에 대하여 압착되며, 몰딩 재료는 상기 벽부의 높이까지 반도체 바디 상에 투입된다. 플라스틱 재료로 윗면에 본딩 와이어 및 기타 구조물들을 압출 성형하기 위해서는 벽을 매우 높게 형성해야 한다. 또한, 이송 챔버(transfer chamber)의 내부면으로 반도체 바디의 압착 시 높은 압착력으로 인해 벽부가 손상되지 않도록 하기 위해, 벽부 간 높이 변화가 매우 작아야 한다.
EP 0 202 701 B1호에는 반도체 패키지 내에 개구들을 형성하는 또 다른 방법이 공개되어 있다. 여기서는 벽부를 형성하지 않으면서 종래의 스탬프 가이드형 사출성형 다이를 이용하여 개구를 형성한다. 이 경우, 스탬프는 비교적 고가의 박막으로 커버링되어야 한다. 그런 다음 상기 스탬프는 반도체 바디의 표면까지 하강한다. 탄성 박막은 특히 반도체 표면의 손상을 방지한다.
WO 2006/114005 A1호에는 개구를 구비한 반도체 패키지의 또 다른 제조 방법이 공개되어 있다. 여기서는 플라스틱 패키지의 제조 전에 센서면에 겹쳐지는 벽부가 형성되고, 이 벽부는 제조 공정 말미 무렵에 바람직하게 습식 화학처리를 통해 제거된다.
이러한 배경에서 본 발명의 과제는, 종래 기술을 개선하는 장치 및 방법을 제공하는 것이다.
상기 과제는 청구항 제1항의 특징들을 갖는 반도체 패키지 및 청구항 제15항에 따른 반도체 패키지 제조 방법에 의해 해결된다. 본 발명의 바람직한 실시예들은 종속 청구항들의 대상이다.
본 발명의 제1 대상에 따라, 금속 캐리어와, 상기 금속 캐리어 상에 배치되며 윗면 및 밑면을 가진 반도체 바디와(이때, 밑면은 금속 캐리어와 마찰 결합 방식으로 연결되고, 반도체 바디는 윗면에 복수의 금속면을 포함하며, 상기 금속면들은 반도체 바디의 전기 접촉을 위해 본딩 와이어를 통해 핀들과 연결됨), 플라스틱 재료를 포함하는 반도체 패키지가 공개되며, 상기 플라스틱 재료가 본딩 와이어는 완전히 둘러싸고, 반도체 바디의 윗면과 핀들은 부분적으로 둘러싸며, 상기 플라스틱 재료는 반도체 바디의 윗면에 개구를 가지며, 반도체 바디의 윗면에는 프레임형 또는 환형의 벽부가 형성되며, 상기 벽부는 반도체 바디의 가장자리들로부터 이격된 바닥면과 상부면을 가지며, 상기 벽부의 내부 치수가 반도체 바디 윗면에 형성되는 개구의 크기를 결정하며, 반도체 바디 윗면의 법선 벡터의 방향으로 개구 외부의 영역에서의 플라스틱 재료의 높이가 실질적으로 벽부보다 높으며, 벽부의 바닥면과 반도체 바디 윗면 사이에 고정층이 형성되며, 상기 벽부는 개구 내부에 형성된 센서면으로부터 이격된다.
본 발명의 제2 대상에 따라, 개구를 구비한 반도체 패키지의 제조 방법이 공개되며, 상기 방법에서는 일 공정 단계에서 웨이퍼가 반도체 바디로 개별화되고, 윗면 및 밑면을 갖는 반도체 바디의 밑면이 금속 캐리어에 고정되며, 반도체 바디는 본딩 공정에서 본딩 와이어를 통해 핀들과 전기적으로 연결되며, 후속하는 공정 단계에서는 반도체 바디의 표면에 프레임형 벽부가 고정되며, 후속하는 몰딩 공정에서는 표면을 갖는 스탬프 및 상기 스탬프의 표면이 적어도 부분적으로 벽부의 상부면 위로 가압되며, 이어서 밀봉 재료로도 불리는 플라스틱 재료가 주입되어 경화됨에 따라, 본딩 와이어 전체와, 반도체 바디의 표면 및 바람직하게는 반도체 바디의 측면들과, 핀들의 일부분이 플라스틱 재료로 둘러싸인다.
본 발명에 따른 장치 및 방법의 장점 중 하나는, 반도체 패키지 내에 개구부가 신뢰성 있게 저비용으로 제조될 수 있다는 점이다. 이를 위해, 웨이퍼가 개별 반도체 바디로 개별화되고, 다이라고도 지칭되는 상기 개별 반도체 바디가 배치된 후, 반도체 바디의 밑면은 금속 캐리어의 윗면, 이른바 리드프레임에 마찰 결합식으로 결합된다. 후속하는 본딩 공정에서는, 금속면들과 핀들 사이에 전기적 연결을 형성하기 위해 금속면들로부터 핀들까지 본딩 와이어들이 인출되어 표준 본딩 기법을 이용하여 고정된다. 이어서 밑면에 고정층을 보유하는 프레임형 또는 환형 벽부의 밑면이 각각의 반도체 바디의 표면에 고정됨에 따라, 후속하는 공정 단계에서 개구부가 형성된다. 완성된 프레임이 반도체 바디 상에 부착됨으로써 벽부를 형성하기 위한 복잡한 리소그래피 공정이 생략될 수 있다. 또 다른 장점은, 프레임을 이용하여 한편으로는 벽부의 높이를 거의 임의적으로 조정할 수 있고, 또 다른 한편으로는 벽부의 허용 오차, 특히 높이 허용 오차가 감소할 수 있다는 점이다. 내부에 놓인 센서면으로부터 벽부가 이격됨으로써, 특히 센서면을 포함하는 반도체 바디의 경우, 센서면의 손상 위험이 배제된 제조 공정이 구성될 수 있다. 벽부의 밑면은 고정층 상에 단턱을 형성하지 않으면서 전체 면에 걸쳐 배치되며, 고정층 역시 전체 면에 걸쳐서, 즉 단턱을 형성하지 않으면서 반도체 바디의 표면에 형성되는 것이 바람직하다.
한 개선예에 따라 고정층은 환형으로 연결된 닫힌 스트립으로서 형성된다. 이 경우, 고정층은 바람직하게 스트립형 접착층으로서, 또는 양면에 접착성을 갖는 캐리어 층으로서 형성된다. 한 대안적 실시예에서는 고정층이 윗면과 밑면에 접착층을 갖는 플라스틱 박막으로서, 특히 캡톤(Kapton) 필름으로서 형성된다. 캡톤 필름의 두께는 바람직하게 윗면과 밑면의 접착층의 두께와 같다. 상기 고정층을 이용하여 후속 공정 단계들에서 벽부의 밀림이 방지된다. 또한, 반도체 패키지의 구성 시 벽부의 밑면과 반도체 표면 사이에 신뢰성 있는 밀봉면이 형성된다. 이어서 벽부의 상부면 위로 스탬프가 가압되고, 플라스틱 재료로 반도체 바디가 주조된다. 플라스틱 재료를 이용한 주조 공정은 몰딩이라고도 지칭된다. 또한, 탄성 고정층이 사용될 경우 몰딩 공정에서 스탬프의 압착력이 적어도 부분적으로 흡수되어 하부에 놓인 반도체 표면의 손상이 감소한다.
연구들을 통해 밝혀진 바와 같이, 특히 미리 완성된, 바람직하게 프레임으로서 형성된 벽부가 부착됨으로써, 프레임이 훨씬 더 신뢰성 있게 저비용으로 구현될 수 있다. 특히 더욱 낮은 프레임은 더 작은 높이 허용오차를 갖는다. 이 경우, 벽부의 최소 높이는 100㎛, 바람직하게는 적어도 250㎛ 이하이고, 최대 높이는 1mm인 것이 바람직하다. 특히 후속하는 몰딩 공정에서는 더욱 낮은 벽부가 매우 유리한데, 그 이유는 벽부의 상부면 위에 올려지는 스탬프 표면의 압력 하중이 훨씬 더 일정하게 반복될 수 있기 때문이다. 그로 인해 개별 벽부들에 과도하게 하중이 가해진다. 벽부는 원형 및 프레임형 외에 곡류형으로도 형성될 수 있다.
벽부의 내측 너비, 즉 환형 형상의 경우에는 내부 직경에 의해 반도체 바디 윗면에 형성되는 개구의 크기가 결정된다. 프레임형 벽부는 바람직하게 구리를 함유한 금속으로 구성되는 것이 바람직하다. 금속 프레임의 장점은 화학적 안정성 및 특히 높은 기계적 안정성에 있다. 이로써 몰딩 공정 동안 패키지의 형성 시 신뢰성이 높아진다.
또 다른 한 개선예에서는, 벽부가 하나 이상의 외부면에 버팀 부재를 포함한다. 특히, 벽부가 정확히 4개의 버팀 부재를 포함하는 것이 바람직하다. 또한, 반도체 패키지의 외부면에서 버팀 부재들이 부분적으로 식별될 수 있는 것이 바람직하다.
특히, 개구를 갖는 반도체 패키지는 집적 센서들의 제조 및 반도체 칩 내로의 집적에 사용될 수 있다. 이 경우, 센서 소자는 반도체 바디 표면상의 개구의 하부 단부에 배치되거나, 그 표면 내에 적어도 부분적으로 집적된다. 센서의 전기 접속은 바람직하게 도체 스트립을 이용하여 수행된다. 칩이라고도 불리는 반도체 바디는 그 윗면에, 본딩 와이어를 이용하여 핀에 칩을 연결하기 위해, 패드라고도 지칭되는 금속면을 갖는다.
출원인의 연구 결과, 한 개선예에서는 스탬프 다이의 표면상에 고가의 박막을 사용할 필요가 없는 것으로 밝혀졌다. 그로 인해 몰딩 공정 동안 스탬프의 표면이 직접 벽부의 상부면 위로 가압된다.
또 다른 한 개선예에 따르면, 벽부의 상부면이 적어도 부분적으로 반도체 바디의 표면에 대해 평행하게 형성된다. 바람직하게는 벽부의 전체 길이에 걸쳐서 스탬프 표면의 적어도 일부에 의해 벽부 상부면의 적어도 일부가 형상 결합식으로 폐쇄된다. 그로 인해 몰딩 공정 동안 벽부 상부면과 스탬프 표면 사이에 밀봉면이 형성된다. 또한, 벽부의 횡단면이 실질적으로 직사각형 횡단면을 갖는 것이 바람직하다. 그럼으로써 벽부는 밑면에 작은 연장부를 가지며, 특히 집적 회로 근방에 배치될 수 있다. 또 다른 한 실시예에 따라, 벽부는 반도체 바디의 표면상에 상기 반도체 바디의 표면 둘레를 완전히 둘러싸도록 형성된다.
한 바람직한 실시예에서는, 벽부의 외부면들이 반도체 바디의 가장자리로부터 이격된다. 이 경우, 간격의 크기는 벽부 내부에 하나 이상의 센서들이 형성될 수 있도록, 그리고 벽부의 외부면들과 반도체 바디 가장자리 사이의 영역에 접합면들과 회로 부품들이 배치될 수 있도록 선택된다.
또한, 스탬프는, 플라스틱 재료가 벽부와, 바람직하게는 벽부의 개구 반대편 측면들 전체를 따라 형상 결합식으로 결합되도록, 상부면 위에 배치되는 것이 바람직하다. 또한, 개구의 개구각, 즉 반도체 바디 표면의 법선의 각은 0°보다 큰 것이 유리하며, 더 바람직하게는 7°내지 10°이다. 그럼으로써 개구의 직경 또는 내측 너비가 반도체 패키지의 윗면에 비해 더 확장된다. 이는 특히 센서가 개구 내부에 구성된 경우에 광 조사 시 그리고/또는 가스 분자의 확산 시 유리하다.
한 개선예에 따르면, 플라스틱 재료와 벽부 상부면이 쇼울더를 형성함으로써 상기 상부면의 적어도 일부는 플라스틱 재료로 덮이지 않는다. 상기 쇼울더의 최소 크기는 벽부 상부면 위에 스탬프가 지지되는 최소 면적에 의해 결정된다.
매우 바람직한 한 실시예에서는 벽부 상부면 위에 플레이트가 형성되며, 상기 플레이트는 반도체 바디 윗면에 있는 개구를 덮는다. 상기 플레이트는 바람직하게 확산 개방형 플레이트로서 형성될 수 있다. 이를 위해 얇은 테플론 층이 형성되는 것이 바람직하다. 한 대안적 실시예에서는 상기 플레이트가 불투명한 플레이트로서 형성된다. 벽부가 하나의 벽 구조물로서 형성되는 것도 바람직하다. 이 경우, 반도체 바디 표면상에 더 큰 단일 개구 또는 복수의 분리된 개구들을 형성하기 위해 분리되거나 연결된 복수의 부분들을 가진 복수의 벽들이 형성된다. 이로써, 특히 단일 반도체 바디상에 상이한 복수의 센서를 형성할 경우, 상기 센서들은 센서 타입에 적합한 물리적 특성을 지닌 플레이트들로 덮일 수 있다. 한 실시예에서는, 한 공정 단계에서 벽부가 반도체 바디 표면에 고정될 수 있고, 그 후속 공정 단계에서 플레이트가 상부면 위에 부착될 수 있다. 한 대안적 실시예에서는 반도체 표면에 벽부가 고정되기 전에 먼저 플레이트가 벽부 상부면과 연결된다. 상부면 위에 플레이트가 부착된 후에 비로소 몰딩 공정이 실시된다. 부착된 플레이트를 이용하여, 개구 내에 존재하는 부품들, 특히 센서들이 몰딩 시에도 오염으로부터 신뢰성 있게 보호된다. 센서는 반도체 기판 및 부유 게이트를 포함하는 FET 센서, 바람직하게는 가스 센서로서 형성될 수 있다.
한 개선예에 따르면, 상부면과 플레이트 사이에 환형 스트립 형태의 접착층이 형성되는 것이 바람직하다. 바람직하게는 스트립형 접착층으로서 형성되거나 양면에 접착성을 지닌 캐리어 층으로서 형성되는 접착층에 의해 후속 공정 단계들에서 플레이트의 밀림이 방지될 수 있다. 또한, 반도체 패키지의 구성 시 벽부 상부면과 플레이트 사이에 신뢰성 있는 밀봉면이 생성된다. 그 후, 벽부 및 상기 벽부에 지지된 플레이트가 몰딩 공정이 실시되기 전에 반도체 바디의 표면 위에 적층된다. 후속 몰딩 공정에서는 제공된 지지력을 이용하여 스탬프가 바람직하게 직접 플레이트로, 그리고 그 아래에 놓인 벽부 상부면 위로 가압된다. 반도체 바디는 플라스틱 재료로 주조된다. 또한, 탄성 접착층이 사용될 경우 몰딩 공정 시 스탬프의 압착력이 적어도 부분적으로 흡수될 수 있어 하부에 놓인 반도체 표면의 손상이 감소할 수 있다.
몰딩 재료를 포함하지 않는 개구를 형성하기 위해, 몰딩 중에 벽부 상부면의 적어도 일부 또는 플레이트의 일부가 스탬프 표면의 일부에 의해 형상 결합식으로 폐쇄된다.
한 실시예에 따라, 플레이트는 벽부 외부면을 넘어 임의의 거리만큼 돌출되는 것이 바람직하다. 상기 돌출부에 의해 벽부 내부에 형성된 공간의 신뢰성 있는 밀봉이 구현된다. 후속 몰딩 공정 동안, 플레이트의 가장자리 영역 및 벽부 외부면은 플라스틱 재료와 형상 결합식으로 결합되는 것이 바람직하다. 플레이트의 돌출 시 플라스틱 재료가 플레이트의 밑면과 윗면 모두에 형상 결합 영역을 형성함으로써 매우 신뢰성 있는 밀봉이 달성된다. 돌출부는 크지 않게, 즉 벽부의 두께 범위 내에서 형성되거나, 바람직하게는 개구의 내측 너비의 1/5보다 작게, 가장 바람직하게는 1/20보다 작게 형성되는 것이 바람직하다.
출원인의 연구 결과, 벽부를 반도체 바디의 표면 위에 개별적으로 배치하기보다, 버팀 부재들을 이용해 복수의 벽부들을 서로 연결하여 형성한 하나의 격자 구조물을 몰딩 공정 이전에 반도체 바디의 표면에 고정하는 것이 특히 바람직한 것으로 밝혀졌다. 이 경우, 격자 구조물의 크기 및 벽부의 개수는, 바람직하게 역시 서로 연결된 리드프레임들의 어레이 상에 배치된 반도체 바디의 크기 및 개수에 맞추어 조정된다. 이 경우, 각각의 개별 벽부를 표면상에 정렬할 필요 없이, 격자 구조물을 리드프레임 어레이에 대해 정렬한 후 후속 공정 단계에서 상기 격자 구조물을 반도체 바디들의 어레이 상에 적층하면 되는 장점이 있다. 벽부 및 특히 전체 격자 구조물은 금속 또는 금속 화합물로 구성하는 것이 바람직하다. 벽부들은 직사각형 횡단면을 갖는 것이 바람직하며, 이때 벽부의 높이는 1mm보다 높다. 이러한 높이는 반도체 제조 공정 내에서 포토리소그래피 기법에 의해서는 달성될 수 없다. 벽부의 높이란 반도체 바디 표면의 법선 방향으로의 벽부 연장부를 의미한다. 상기 높이가 높으면, 플레이트가 벽부 표면에 지지될 때 플레이트 밑면과 센서 영역 사이에 충분한 간격이 형성된다. 또한, 버팀 부재의 두께는 벽부의 높이보다 얇게 형성되는 것이 바람직하다. 그럼으로써, 버팀 부재들이 반도체 표면으로부터 이격되더라도 벽부의 밑면은 반도체 표면과 마찰 결합식으로 연결된다. 또한, 버팀 부재의 개수는 3개 또는 3의 배수개로 설계되는 것이 바람직하다.
한 개선예에서는, 반도체 바디 상에 격자 구조물이 배치되기 전에 벽부 상부면 위에 플레이트가 배치된다. 그런 후에 비로소 격자 구조물이 반도체 바디에 고정된다. 몰딩 공정 이후, 인접한 벽부들 사이의 버팀 부재들이 분리되고 벽부들의 개별화가 수행된다.
하기에서는 도면들을 참고로 본 발명을 더 상세히 설명한다. 이때, 같은 유형의 부품들에는 동일한 도면부호를 기재한다. 도시된 실시예들은 매우 개략화되어 있다. 즉, 간격들과 횡방향 및 수직 방향 연장부는 척도가 정확하지 않으며, 달리 언급하지 않는 한 유추 가능한 상호 기하학적 관계도 포함하지 않는다.
도 1은 반도체 패키지의 일 실시예의 개략적 횡단면도이다.
도 2a는 도 1의 반도체 바디의 윗면에 있는 벽부 섹션의 제1 실시예의 확대도이다.
도 2b는 도 1의 반도체 바디의 윗면에 있는 벽부 섹션의 제2 실시예의 확대도이다.
도 3은 몰딩되지 않은 상태에서 반도체 표면상에 놓인 벽부의 프레임형 형상의 사시도이다.
도 4는 플레이트를 지지하는 반도체 패키지의 일 실시예의 개략적 횡단면도이다.
도 5a는 도 1의 반도체 바디의 윗면에 놓인 벽부에 상기 벽부의 외측 에지에 비해 뒤로 후퇴된 플레이트가 지지되는 섹션의 확대도이다.
도 5b는 도 1의 반도체 바디의 윗면에 놓인 벽부에 상기 벽부의 외측 에지를 넘어 돌출하는 플레이트가 지지되는 섹션의 확대도이다.
도 6은 몰딩되지 않은 상태에서 플레이트를 지지하는 벽부의 프레임형 형상의 사시도이다.
도 7은 도 6의 캐리어가 QFN 패키지로서 주조된 상태의 사시도이다.
도 1의 도면에는, 금속면(50)을 핀(60)과 전기적으로 연결하는 본딩 와이어(40)를 감싸는 플라스틱 재료(30) 및 개구부(20)를 포함하는 본 발명에 따른 반도체 패키지(10)의 일 실시예가 도시되어 있다. 또한, 제1 플라스틱 재료로 구성된 플라스틱 재료(30)는 반도체 바디(80)의 표면 일부를 둘러싼다. 반도체 바디(80)는 금속 캐리어(90) 상에 배치되어 상기 금속 캐리어(90)와 마찰 결합 방식으로 결합된다. 개구부(20) 내에는 개략적으로 도시된 센서(100)가 배치된다. 센서는 반도체 기판 및 부유 게이트를 포함하는 FET 센서, 바람직하게는 가스 센서로서 형성될 수 있다. 플라스틱 재료(30)는 개구부(20)의 하부측의 영역에서 프레임으로서 형성된 벽부(110) 상에서 시작된다. 상기 프레임은 직사각형 횡단면을 갖는다. 프레임의 밑면에는 고정층(105)이 형성된다. 도시된 패키지는 QFN 패키지이나, 개구를 형성하기 위한 본 발명에 따른 프레임 구조를 갖는 또 다른 패키지 형태도 사용될 수 있다.
도 2a의 도면에는 벽부(110)의 영역에 놓인 플라스틱 재료(30)의 전이부 섹션의 횡단면이 확대 도시되어 있다. 플라스틱 재료(30)는 프레임(110)의 상부면과 함께, 몰딩 시 스탬프의 후퇴된 윤곽부에 따라 상이한 경사각을 형성한다. 고정층(105)은 벽부(110)의 밑면 전체에 형성된다.
도 2b의 도면에도 역시 벽부(110)의 영역에 놓인 플라스틱 재료(30)의 전이부 섹션의 횡단면이 확대 도시되어 있다. 도 2a의 실시예와 달리, 몰딩 재료의 시작 지점이 벽부(110)의 내측 에지에 대해 오프셋되어 있다(z). 즉, 스탬프는 벽부(110)의 상부면에 대해 도 2a에 비해 더 큰 지지면을 갖는다.
도 3의 도면에는 접착 공정이 끝난 후 반도체 바디(80) 상의 벽부(110)의 사시도가 도시되어 있다. 벽부(110)는 반도체 바디(80)의 표면상에 프레임형 형상부를 갖는다. 프레임의 배치 및 크기는 특히 센서면 자리의 크기에 의해 결정된다. 바람직하게는 상기 벽부는 그 높이가 1mm보다 크고, 전기 전도성을 가지며, 금속 또는 금속 화합물로 구성된다.
도 4의 도면에서는 벽부(110)의 상부면 위에 전체 면에 걸쳐서 접착층(115)이 형성되어 있다. 접착층(115) 위에는 플레이트(125)가 형성된다. 플레이트(125)는 벽부(110) 내부에 놓인 면을 완전히 덮으며, 벽부(110)의 높이 및 상기 두 층(105, 115)의 두께를 이용하여 반도체 바디의 표면으로부터 이격된다.
도 5a의 도면에는 벽부(110)의 영역에 놓인 플라스틱 재료(30)의 전이부 섹션의 횡단면이 확대 도시되어 있다. 벽부(110)의 상부면은 접착층(115)과 그 위에 지지되는 플레이트(125)를 포함하며, 상기 플레이트(125)의 단부는 벽부(110)의 외부면에 비해 뒤로 후퇴되어 있다. 플라스틱 재료(30)는 벽부(110)의 상부면 및 플레이트(125) 윗면의 가장자리 영역과 형상 결합식으로 결합된다. 몰딩 시 스탬프의 후퇴된 윤곽부에 따라 개구부(20)는 상이한 경사각을 형성한다.
도 5b의 도면에도 역시 벽부(110)의 영역에 놓인 플라스틱 재료(30)의 전이부 섹션의 횡단면이 확대 도시되어 있다. 여기서 플레이트(125)는 벽부(110)의 외측 에지를 넘어 거리(d)만큼 돌출한다. 도 5a의 실시예와 달리, 몰딩 재료의 시작 지점은 벽부(110)의 내측 에지에 대해 오프셋되어 있다(z). 즉, 스탬프는 벽부(110)의 상부면에 대해 도 5a에 비해 더 큰 지지면을 갖는다. 한 대안적 실시예에서 상기 오프셋(z)은 도 5b에 도시된 것보다 훨씬 더 작게 형성될 수도 있다. 이 경우, 몰딩 재료는 상기 몰딩 재료의 일부가 상부면 상부에 존재하도록 플레이트(125)를 덮는다. 플라스틱 재료(30)는 플레이트(125)의 돌출부를 윗면과 밑면 모두에서 둘러싼다. 그로 인해 매우 우수한 밀봉 및/또는 플레이트의 고정이 달성되며, 특히 벽부 및 반도체 표면과 플레이트의 마찰 결합식 결합이 달성된다.
도 6의 도면에는 고정이 끝나고 몰딩이 실시되기 전, 반도체 바디(80) 상에서 플레이트(125)를 지지하고 있는 벽부(110)의 사시도가 도시되어 있다. 벽부(110)는 반도체 바디(80)의 표면상에 프레임형 형상부를 가지며, 플레이트(125)로 완전히 덮인다. 벽부(110)의 4개의 모서리 모두에 버팀 부재(112)가 형성된다. 버팀 부재들 아래로는 바닥까지 금속면이 형성되지 않는다. 본딩 와이어(40)는 편의상 도시되지 않았다. 버팀 부재들(112)은 도시되지 않은 인접한 하나 이상의 벽부로의 연결부를 형성하며, 도시되지 않은 격자 구조물의 일부분이다. 버팀 부재들은 플라스틱 재료(30)로 봉입되며, 몰딩 이후에 수행되는 개별화 공정에서 서로 분리된다.
도 7의 도면에는 개별화 공정 이후 QFN 패키지로서 형성된 반도체 패키지(10)의 사시도가 도시되어 있다. 반도체 패키지(10)의 외부 모서리들에 분리된 버팀 부재들(112)의 단부들이 보인다. 개구부(20) 내에는 플레이트(125)의 윗면이 보인다.

Claims (19)

  1. 반도체 패키지(10)이며,
    금속 캐리어(90)와,
    상기 금속 캐리어(90) 상에 배치되며 윗면 및 밑면을 가진 반도체 바디(80)와, -이때, 밑면은 금속 캐리어(90)와 마찰 결합 방식으로 연결되고, 반도체 바디(80)는 윗면에 복수의 금속면(50)을 포함하며, 상기 금속면들(50)은 반도체 바디(80)의 전기 접촉을 위해 본딩 와이어(40)를 통해 핀들(60)과 연결된다-
    플라스틱 재료(30)와, -이때, 플라스틱 재료(30)가 본딩 와이어(40)는 완전히 둘러싸고 반도체 바디(80)의 윗면과 핀들(60)은 부분적으로 둘러싸며, 플라스틱 재료(30)는 반도체 바디(80)의 윗면에 개구(20)를 갖는다-
    반도체 바디(80)의 윗면에 프레임형 또는 환형의 벽부(110)를 포함하며, 이때 상기 벽부는 반도체 바디의 가장자리들로부터 이격된 바닥면과 상부면을 가지며, 상기 벽부(110)의 내부 치수가 반도체 바디(80) 윗면에 형성되는 개구(20)의 크기를 결정하는, 반도체 패키지(10)에 있어서,
    벽부(110)의 상부면 위에 플레이트(125)가 형성되고, 상기 플레이트(125)는 반도체 바디(80) 윗면의 개구(20)를 덮으며,
    플레이트의 가장자리 영역 및 벽부 외부면은 플라스틱 재료와 형상 결합식으로 결합되며,
    반도체 바디(80) 윗면의 법선 벡터의 방향으로 개구(20) 외부의 영역에서의 플라스틱 재료(30)의 높이는 벽부(110)보다 높고, 벽부(110)의 바닥면과 반도체 바디(80) 윗면 사이에 고정층(105)이 형성되며, 상기 벽부(110)는 개구(20) 내부에 형성된 센서면으로부터 이격되는 것을 특징으로 하는, 반도체 패키지(10).
  2. 제1항에 있어서, 고정층(105)은 환형으로 연결된 닫힌 스트립으로서 형성되는 것을 특징으로 하는, 반도체 패키지(10).
  3. 제1항 또는 제2항에 있어서, 벽부(110)는 하나 이상의 외부면에 버팀 부재(112)를 포함하는 것을 특징으로 하는, 반도체 패키지(10).
  4. 제3항에 있어서, 버팀 부재(112)는 반도체 패키지(10)의 외부면에서 부분적으로 식별될 수 있는 것을 특징으로 하는, 반도체 패키지(10).
  5. 제1항 또는 제2항에 있어서, 벽부(110)는 금속으로 형성되며, 상기 금속은 구리를 함유하는 것을 특징으로 하는, 반도체 패키지(10).
  6. 제1항 또는 제2항에 있어서, 벽부(110)는 실질적으로 직사각형 횡단면과, 최소 100㎛ 범위 내에 놓이는 높이를 갖는 것을 특징으로 하는, 반도체 패키지(10).
  7. 제1항 또는 제2항에 있어서, 벽부(110)의 외부면들은 반도체 바디(80)의 가장자리로부터 이격되는 것을 특징으로 하는, 반도체 패키지(10).
  8. 제1항 또는 제2항에 있어서, 플라스틱 재료(30)와 벽부(110) 상부면이 쇼울더를 형성함으로써 벽부(110) 상부면의 적어도 일부는 플라스틱 재료(30)로 덮이지 않는 것을 특징으로 하는, 반도체 패키지(10).
  9. 제1항 또는 제2항에 있어서, 벽부(110) 상부면과 플레이트(125) 사이에 환형 스트립 형태의 접착층(115)이 형성되는 것을 특징으로 하는, 반도체 패키지(10).
  10. 제1항 또는 제2항에 있어서, 플레이트(125)는 벽부(110)의 외부면을 넘어 임의의 거리(d)만큼 돌출되는 것을 특징으로 하는, 반도체 패키지(10).
  11. 제1항 또는 제2항에 있어서, 플레이트(125)의 가장자리 영역 및 벽부(110) 외부면은 플라스틱 재료(30)와 형상 결합식으로 결합되는 것을 특징으로 하는, 반도체 패키지(10).
  12. 제1항 또는 제2항에 있어서, 반도체 바디 표면의 법선에 대한 개구의 각도는 0°보다 큰 것을 특징으로 하는, 반도체 패키지(10).
  13. 일 공정 단계에서 웨이퍼가 반도체 바디(80)로 개별화되는 단계와,
    윗면 및 밑면을 갖는 반도체 바디(80)의 밑면이 금속 캐리어(90)에 고정되는 단계와,
    반도체 바디(80)가 본딩 공정에서 본딩 와이어(40)를 통해 핀들(60)과 전기적으로 연결되는 단계를 포함하는, 개구(20)를 구비한 반도체 패키지(10)의 제조 방법에 있어서,
    후속하는 공정 단계에서 반도체 바디(80)의 표면에 프레임형 벽부(110)가 고정되며,
    벽부(110)의 상부면 위에 플레이트(125)가 형성되고, 상기 플레이트(125)에 의해 반도체 바디(80) 윗면의 개구(20)가 덮이며,
    후속하는 몰딩 공정에서는 표면을 갖는 스탬프 및 상기 스탬프의 표면이 적어도 부분적으로 벽부(110)의 상부면 위로 가압되며, 이어서 플라스틱 재료(30)가 주입되어 경화됨에 따라, 본딩 와이어(40) 전체와, 반도체 바디(80)의 표면과, 핀들(60)의 일부분이 플라스틱 재료(30)로 둘러싸이며,
    플레이트의 가장자리 영역 및 벽부 외부면은 플라스틱 재료와 형상 결합식으로 결합되는 것을 특징으로 하는, 반도체 패키지(10)의 제조 방법.
  14. 제13항에 있어서, 몰딩 공정이 실시되기 전에 벽부(110)의 상부면 위에 놓인 접착층 위에 플레이트(125)가 배치되는 것을 특징으로 하는, 반도체 패키지(10)의 제조 방법.
  15. 제13항에 있어서, 벽부(110)의 전체 길이에 걸쳐서 벽부(110) 상부면의 적어도 일부 또는 플레이트(125)의 일부가 스탬프 표면의 일부에 의해 형상 결합식으로 폐쇄되는 것을 특징으로 하는, 반도체 패키지(10)의 제조 방법.
  16. 제13항 또는 제14항에 있어서, 몰딩 공정 동안 스탬프의 표면이 벽부(110)의 상부면 위로 또는 플레이트(125)의 표면 위로 직접 가압되는 것을 특징으로 하는, 반도체 패키지(10)의 제조 방법.
  17. 제13항 또는 제14항에 있어서, 버팀 부재들(112)을 이용해 복수의 벽부들을 서로 연결하여 형성한 하나의 격자 구조물을 몰딩 공정 이전에 반도체 바디의 표면에 고정하는 것을 특징으로 하는, 반도체 패키지(10)의 제조 방법.
  18. 제17항에 있어서, 격자 구조물을 고정하기 전에 벽부 상부면 위에 테플론을 함유하는 플레이트를 배치하는 것을 특징으로 하는, 반도체 패키지(10)의 제조 방법.
  19. 제17항에 있어서, 몰딩 공정 이후, 인접한 벽부들 사이의 버팀 부재들(112)이 분리되고, 벽부들의 개별화가 수행되는 것을 특징으로 하는, 반도체 패키지(10)의 제조 방법.
KR1020120024069A 2011-03-09 2012-03-08 반도체 패키지 및 반도체 패키지의 제조 방법 KR101369688B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011013468.9 2011-03-09
DE102011013468A DE102011013468A1 (de) 2011-03-09 2011-03-09 Halbleitergehäuse und Verfahren zur Herstellung eines Halbleitergehäuses

Publications (2)

Publication Number Publication Date
KR20120103495A true KR20120103495A (ko) 2012-09-19
KR101369688B1 KR101369688B1 (ko) 2014-03-04

Family

ID=45464205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120024069A KR101369688B1 (ko) 2011-03-09 2012-03-08 반도체 패키지 및 반도체 패키지의 제조 방법

Country Status (6)

Country Link
US (2) US8604599B2 (ko)
EP (1) EP2549529B1 (ko)
JP (1) JP5661668B2 (ko)
KR (1) KR101369688B1 (ko)
CN (1) CN102683300B (ko)
DE (1) DE102011013468A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443815B2 (en) * 2014-02-21 2016-09-13 Maxim Integrated Products, Inc. Embedded die redistribution layers for active device
DE202014103355U1 (de) * 2014-07-22 2014-08-19 Infineon Technologies Ag Eine Vorrichtung und ein System zum Detektieren einer physikalischen Größe
CN104495741B (zh) * 2014-12-30 2018-05-01 华天科技（昆山）电子有限公司 表面传感芯片封装结构及制作方法
US9470652B1 (en) * 2015-09-15 2016-10-18 Freescale Semiconductor, Inc. Sensing field effect transistor devices and method of their manufacture
JP6565867B2 (ja) * 2016-10-28 2019-08-28 株式会社デンソー 空気物理量センサ
US11302611B2 (en) * 2018-11-28 2022-04-12 Texas Instruments Incorporated Semiconductor package with top circuit and an IC with a gap over the IC
US11658083B2 (en) * 2020-12-09 2023-05-23 Texas Instruments Incorporated Film covers for sensor packages

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8501394A (nl) 1985-05-14 1986-12-01 Arbo Handel Ontwikkeling Inrichting voor het met kunststof omhullen van elektronische componenten.
JPH0724287B2 (ja) * 1987-02-12 1995-03-15 三菱電機株式会社 光透過用窓を有する半導体装置とその製造方法
US5534725A (en) * 1992-06-16 1996-07-09 Goldstar Electron Co., Ltd. Resin molded charge coupled device package and method for preparation thereof
KR970005706B1 (ko) * 1994-01-24 1997-04-19 금성일렉트론 주식회사 고체촬상소자 및 그 제조방법
US6401545B1 (en) * 2000-01-25 2002-06-11 Motorola, Inc. Micro electro-mechanical system sensor with selective encapsulation and method therefor
US6492699B1 (en) * 2000-05-22 2002-12-10 Amkor Technology, Inc. Image sensor package having sealed cavity over active area
FR2819634B1 (fr) * 2001-01-15 2004-01-16 St Microelectronics Sa Boitier semi-conducteur a capteur, muni d'un insert et son procede de fabrication
EP1246235A1 (en) * 2001-03-26 2002-10-02 European Semiconductor Assembly (Eurasem) B.V. Method for encapsulating a chip having a sensitive surface
NL1019042C2 (nl) * 2001-09-26 2003-03-27 Europ Semiconductor Assembly E Werkwijze voor het inkapselen van een chip en/of ander voorwerp.
US6995462B2 (en) * 2003-09-17 2006-02-07 Micron Technology, Inc. Image sensor packages
US20090053850A1 (en) * 2005-03-25 2009-02-26 Fujifilm Corporation Method of manufacturing solid state imaging device
JP5095114B2 (ja) * 2005-03-25 2012-12-12 富士フイルム株式会社 固体撮像装置の製造方法
WO2006114005A1 (en) 2005-04-27 2006-11-02 Sensirion Ag A method for packaging integrated sensors
JP4450031B2 (ja) * 2007-08-22 2010-04-14 株式会社デンソー 半導体部品
DE102008003906B4 (de) 2008-01-10 2009-11-26 Rodenstock Gmbh Verwendung eines Fixationstargets und Vorrichtung
JP2009239106A (ja) * 2008-03-27 2009-10-15 Sony Corp 半導体装置及び同半導体装置の製造方法
EP2154713B1 (en) * 2008-08-11 2013-01-02 Sensirion AG Method for manufacturing a sensor device with a stress relief layer
DE102009039068A1 (de) 2009-08-27 2011-03-10 Siemens Aktiengesellschaft Vorrichtung zum Vereinzeln von flachen Gegenstände mittels zweier gespiegelt angeordneter Transportelemente

Also Published As

Publication number Publication date
EP2549529B1 (de) 2017-02-15
US8822253B2 (en) 2014-09-02
CN102683300A (zh) 2012-09-19
US20140057395A1 (en) 2014-02-27
CN102683300B (zh) 2015-05-20
EP2549529A1 (de) 2013-01-23
JP5661668B2 (ja) 2015-01-28
US20120228756A1 (en) 2012-09-13
US8604599B2 (en) 2013-12-10
JP2012191209A (ja) 2012-10-04
DE102011013468A1 (de) 2012-09-13
KR101369688B1 (ko) 2014-03-04

Similar Documents

Publication Publication Date Title
KR101369688B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR101297015B1 (ko) 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
US6359335B1 (en) Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5776796A (en) Method of encapsulating a semiconductor package
US6232152B1 (en) Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US7998791B2 (en) Panel level methods and systems for packaging integrated circuits with integrated heat sinks
JP2012191209A6 (ja) 半導体ハウジングおよび半導体ハウジングの製造方法
US7791181B2 (en) Device structure with preformed ring and method therefor
US7378748B2 (en) Solid-state imaging device and method for manufacturing the same
US8354739B2 (en) Thin semiconductor package and method for manufacturing same
KR101106329B1 (ko) 광 센서 패키징 방법
JP2018056369A (ja) 半導体装置の製造方法
JP4373122B2 (ja) 樹脂封止型半導体装置とその製造方法
US20210384151A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
JP2007048994A (ja) 半導体装置及びその製造方法
KR20140058698A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2004319824A (ja) 樹脂封止型半導体装置とその製造方法
US10593567B2 (en) Integrated circuit package and method of manufacturing the same
US9171786B1 (en) Integrated circuit with recess for die attachment
JPH04340751A (ja) 樹脂封止型半導体装置
TW200828459A (en) Method of packaging micro sensor
JP2000021906A (ja) 半導体チップの製造方法
WO2013037188A1 (en) Pre-encapsulated islandless lead frame structures and manufacturing method
US20200185356A1 (en) Semiconductor sensor package
US20150206829A1 (en) Semiconductor package with interior leads

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190214

Year of fee payment: 6