CN102683300B - 半导体壳体和制造半导体壳体的方法 - Google Patents

半导体壳体和制造半导体壳体的方法 Download PDF

Info

Publication number
CN102683300B
CN102683300B CN201210065544.7A CN201210065544A CN102683300B CN 102683300 B CN102683300 B CN 102683300B CN 201210065544 A CN201210065544 A CN 201210065544A CN 102683300 B CN102683300 B CN 102683300B
Authority
CN
China
Prior art keywords
wall
semiconductor body
semiconductor
plate
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210065544.7A
Other languages
English (en)
Other versions
CN102683300A (zh
Inventor
T·科莱特
C·朱斯
P·斯顿夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK- Maikenasi limited liability company
Original Assignee
MEIKENAS CO
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEIKENAS CO filed Critical MEIKENAS CO
Publication of CN102683300A publication Critical patent/CN102683300A/zh
Application granted granted Critical
Publication of CN102683300B publication Critical patent/CN102683300B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

半导体壳体和制造半导体壳体的方法，该半导体壳体具有：金属载体、设置在金属载体上的半导体本体和塑料物，半导体本体具有上侧面和下侧面，该下侧面与金属载体力锁合地连接，半导体本体在上侧面具有金属面，金属面为了半导体本体的电接通而借助键合线与引脚连接，塑料物完全包围键合线并且部分地包围半导体本体的上侧面及引脚，塑料物在半导体本体的上侧具有开口，框架形的或环形的墙在半导体本体的上侧构成，该墙具有顶面和与半导体本体的边缘间隔开的底面，该墙的内部净尺寸确定半导体本体上侧的开口的大小，在半导体本体的上侧面的法向方向上，塑料物在开口之外的区域中比墙具有更大的高度，在墙的底面与半导体本体的上侧面之间构成一固定层。

Description

半导体壳体和制造半导体壳体的方法
技术领域
本发明涉及如权利要求1前序部分所述的半导体壳体和如权利要求15前序部分所述的用于制造半导体壳体的方法。
背景技术
由“Fabrication and Performance of MEMS-Based Pressure SensorPachages Using Patterned Ultra-Thick Photoresists”，传感器，2009年9月，6200-6218页公开了一种半导体壳体、也称芯片壳体以及一种用于制造半导体壳体的方法。这种壳体还可以用于容纳传感器。为此该壳体在其上侧具有开口。借助该开口，在其它位置以浇铸物注塑包围的半导体本体的上侧面上的传感器可以与外界联通。如果是气体传感器，例如气体分子可以穿过该开口扩散到传感器。在制造这种壳体时重要的是，在模铸过程中，一方面保证没有模铸料挤入到开口区域中，另一方面用模铸料尤其覆盖键合线和非传感器区域(一般包括电路部分)，以便可靠地保护这些区域免受环境影响。为此，在上述现有技术中，优选在半导体制造过程结束时，借助平版印刷工艺在半导体本体的表面上实现一个闭合的墙。该墙然后被压到模铸模具的内侧面上并将模铸料一直带到半导体本体上的该墙的高度上，在模铸模具中实施所谓“转移模铸工艺”。为了用塑料模铸物包围上侧上的键合线和其它部件，需要使墙构造得很高。此外墙与墙之间的高度变化只能很小，以便在将半导体本体压到转移室内侧面上时不会由于高的压力而损坏墙。
在EP0202701B1中公开了在半导体壳体中制造开口的另一方法。在此，在不构成墙的情况下，开口借助传统的、导引凸铸模的喷射模具构成。在此必需以相对成本昂贵的膜来包裹凸铸模。接着使凸铸模一直下降到半导体本体的表面上。该弹性膜还应防止损伤半导体表面。
由WO2006/114005A1公开了用于制造具有开口的半导体壳体的另一方法。在此，在制造塑料壳体之前，构成一个搭接传感器表面的墙，该墙最好在制造工艺接近结束时用湿化学方法去除。
发明内容
因此，本发明的目的是，提供一种装置和方法，它们改进现有技术。
该目的通过具有权利要求1特征的半导体壳体和如权利要求11所述的用于制造半导体壳体的方法实现。从属权利要求的内容是本发明的有利扩展结构。
按照本发明的第一主题，公开了一种半导体壳体，它具有一金属载体、一设置在金属载体上的半导体本体以及一塑料物，该半导体本体具有上侧面和下侧面，其中，该下侧面与金属载体力锁合地连接，并且，半导体本体在上侧面具有多个金属面，这些金属面为了半导体本体的电接通而借助键合线与引脚连接，该塑料物完全包围键合线并且部分地包围半导体本体的上侧面以及引脚，其中，塑料物在半导体本体上侧具有开口，一个框架形的或环形的墙在半导体本体的上侧构成，其中，该墙具有一顶面和一与半导体本体的边缘隔开间距的底面，该墙的内部净尺寸确定半导体本体上侧的开口的大小，其中，在半导体本体的上侧表面的法向矢量的方向上，塑料物在开口之外的区域中基本比墙具有更大的高度，并且，在墙的底面与半导体本体的上侧之间构成一固定层，该墙与在开口内部构成的传感器面隔开间距。
按照本发明的第二主题，公开了一种用于制造具有开口的半导体壳体的方法，其中，在过程工艺步骤中将晶片分割成半导体本体，将具有上侧面和下侧面的该半导体本体以其下侧面固定在金属载体上，将半导体本体与引脚在键合步骤中通过键合线电连接，以及在后一过程步骤中将一个框架形的墙固定在半导体本体的表面上，在一个接着的模铸步骤中将具有表面的凸铸模和该凸铸模的表面至少部分地压在墙的顶面上，接着将塑料物、也称为铸造物注射入并硬化，使得键合线完全被塑料物包围，半导体本体在表面上并且优选也在其侧面上部分地被塑料物包围，引脚部分地被塑料物包围。
本发明的装置和方法的一个优点是，能够可靠且成本有利地在半导体壳体中制造开口。为此，在将晶片分离成单个半导体本体并且布置单个半导体本体、也称为裸片(Die)后，将半导体本体以下侧面力锁合地连接在金属载体、即所谓引线框的上侧面上。在接着的键合步骤中将键合线从金属面拉到引脚并且借助标准键合工艺固定，以构成金属面与引脚之间的电连接。接着将框架形的或环形的墙(它在下侧面含有固定层)以下侧面固定在每个半导体本体的表面上，以便在接着的工艺步骤中构成开口。借助将成品框架放置在半导体本体上能够避免费事的、用于构成墙的平版印刷工艺。另一优点是，借助框架一方面几乎能够实现任意高度的墙，另一方面能够降低墙的误差、尤其是高度误差。通过使墙与内置的传感器面间隔开，能够在没有损害传感器面的危险的情况下构成尤其用于制造尤其具有传感器面的半导体本体的制造过程。优选墙的下侧面整面地、在不形成台阶的情况下设置在固定层上并且固定层也整面地、即在不形成台阶的情况下在半导体本体的表面上构成。
按照一个改进方案，固定层构造为环绕闭合的带。在此，固定层最好构造为带状的粘接层或者构造为具有双面粘接特性的载体层。在一个替换实施方式中，固定层构造为塑料膜，尤其构造为Kapton膜，具有上侧的和下侧的粘接层。Kapton膜的厚度最好基本与上侧和下侧的粘接层的总厚度一样大。借助固定层防止墙在后面的工艺步骤中滑移。此外在构成半导体壳体时在墙的下侧面与半导体表面之间形成可靠的密封面。接着将凸铸模压到墙的顶面上并且将半导体本体用塑料物浇铸。用塑料物浇铸的过程也称为模铸。此外在使用弹性固定层的情况下能够至少部分地承受在浇铸过程中凸铸模的压力并且减少对位于下面的半导体表面的损害。
试验已经证实，尤其借助放置预制的、最好构造为框架的墙，可以更加可靠且成本有利地制造框架。尤其是，较低的框架具有较小的高度误差。在此优选墙具有至少100μm的高度，特别优选至少250μm的高度并且最大高度为1mm。尤其在随后的模铸过程中低的墙具有显著优点，因为支承在墙顶面上的凸铸模表面的压力负荷的可再现性高得多。由此使各个墙过多承载。要指出，除了圆形和框架形外该墙也可以曲折形地构成。
通过墙的净宽度，即在呈环形构造情况下的内直径，确定半导体本体的上侧上的开口的大小。优选框架形的墙由最好含铜的金属构成。金属框架的一个优点是化学稳定性，尤其是高的机械稳定性。由此提高了在浇铸过程期间构成壳体时的可靠性。
在另一改进方案中，墙在至少一个外侧具有短臂。尤其优选，墙具有正好四个短臂。此外优选，短臂在半导体壳体的外侧部分地可见。
具有开口的半导体壳体尤其能够用于将集成式传感器制造或集成到半导体芯片中。
在此，传感器元件在开口的下端部安置在半导体本体的表面上或者至少部分地集成于其表面内。传感器的电连接适宜地借助印制导线实施。半导体本体、也称为芯片在其上侧具有金属面，也称为焊盘，用于借助键合线将芯片连接到引脚上。
申请入的试验已经证实，在一个改进方案中，在凸铸模模具表面上使用成本昂贵的膜是多余的。由此，在模铸过程期间凸铸模表面直接压在墙的顶面上。
按照另一改进方案，墙的顶面至少部分地平行于半导体本体的表面。最好至少由凸铸模表面的一部分在墙的整个长度上形状锁合地至少封闭墙的一部分顶面。由此在模铸过程期间在墙的顶面与凸铸模表面之间构成一密封的面。此外有利的是，墙的横截面具有基本上矩形的横截面。由此，墙在下侧面具有小的延伸尺寸并且尤其能够定位得靠近集成电路。按照另一实施方式，墙环绕地、完全闭合地在半导体本体的表面上构成。
在优选实施方式中，墙的外侧面与半导体本体的边缘隔开。在此这样选择大小和距离，使得在墙内部能够构成一个或多个传感器并且在墙外侧面与半导体本体边缘之间的区域中可设置键合面和电路部分。
此外优选，凸铸模这样定位在所述顶面上，使得塑料物形状锁合地与墙连接，最好沿着墙的背离所述开口的整个侧面连接。此外有利的是，开口的开口角度、即与半导体本体的表面的法向的角度大于0°，最好为7°至10°。由此，开口的直径或净宽度朝向半导体壳体的上侧增大。这尤其对于在开口内部构成的传感器的光线入射和/或气体分子扩散进入是有利的。
按照一个改进方案，塑料物和所述顶面构成一个缩肩，由此，墙的至少一部分顶面不被塑料物覆盖。该缩肩的最小尺寸由凸铸模在墙的顶面上的最小支承面得出。
在一个特别优选的实施方式中，在墙的顶面上构成一个板，该板遮盖半导体本体上侧上的开口。该板优选能够构造成对扩散开放的(diffusions-offene)板。为此优选构成一个薄的特氟龙层。在替换实施方式中该板构造为不透明的板。也优选，该墙构造为墙结构。在此，多个墙构造有多个单独的或关联的、用于在半导体本体的表面上构成一个单个的较大开口或多个分离的开口的部分。尤其当在一个唯一的半导体本体上构成多个不同的传感器时，由此能够将这些传感器分别用具有适配传感器类型的物理特性的板覆盖。在一个实施方式中可以在一个工艺步骤中将墙固定在半导体本体的表面上并且在下一个工艺步骤中将板放置在所述顶面上。在一个替换实施方式中在将墙固定在半导体表面上之前已经将板与墙的顶面连接。在将板放置在顶面上之后才进行模铸过程。借助放置的板可靠地保护位于开口中的构件、尤其是传感器即使在模铸时也不被污染。要指出，该传感器能够构造为FET传感器、最好构造为气体传感器，具有半导体衬底和悬浮栅。
按照一个改进方案，优选在顶面与板之间构成一环绕的、带状的粘接层。该粘接层最好构造为带状的粘接层或构造为具有双面粘接特性的载体层，通过该粘接层保证该板在另后面的过程步骤中不滑移。此外在构成半导体壳体时在墙顶面与板之间建立一可靠的密封面。此后将墙连同放置的板在实施模铸过程之前放置在半导体本体的上侧上。在接着的模铸过程中，凸铸模借助给定的支承力最好直接压在板上，由此压在位于板下的墙顶面上。半导体本体用塑料物浇铸。此外在使用弹性粘接层的情况下能够至少部分地承受凸铸模在模铸过程中的压力并减少对下面的半导体表面的损伤。
当然，为了实现无模铸物的开口，在模铸期间至少使墙顶面的一部分或板的一部分形状锁合地由凸铸模表面的一部分来封闭。
按照一个实施方式，优选该板能够以一个距离突出于墙的外侧面。通过该突出构成对于在墙内部构成的空间的特别可靠的密封。在后面的模铸过程期间优选板的边缘区域和墙的外侧面形成与塑料物的形状锁合的连接。通过塑料物在板突出的情况下不仅在板的下侧面而且在板的上侧面产生形状锁合区域，实现特别可靠的密封。有利的是，该突出部构造得很小，即该突出部在墙的厚度的范围内实施或者优选该突出部构造得小于开口的净宽度的1/5，尤其优选小于1/20。
申请人的试验已经证实，特别有利的是，这些墙不是单个地定位在半导体本体的表面上，而是这些墙相联地以由多个借助短臂相联的墙构成的格栅结构在模铸过程之前固定在半导体本体的表面上。在此，格栅结构的大小和墙的数量适配于半导体本体的数量和大小，这些半导体本体最好设置在一同样相联的引线框阵列上。优点是，现在不必将每个单个的墙在上侧面上校准，而是在相对于引线框阵列校准格栅结构之后将格栅结构在下一工艺步骤中放置在由半导体本体组成的阵列上。有利的是，墙、尤其是整个格栅结构由一种金属或一种金属连接件构成。优选墙具有矩形横截面，其中，墙的高度大于1mm。这种高度在半导体制造过程中用照相平版印刷法不能实现。要注意，墙的高度的概念理解为墙在半导体本体的表面的法线方向上的延伸尺寸。由于大的高度，当在墙的表面上放置了板时，在板的下侧面与传感器区之间产生足够的间距。此外有利的是，短臂的厚度小于墙的高度。由此，短臂与半导体表面间隔开，尽管墙以下侧面与半导体表面力锁合地连接。此外有利的是，短臂的数量设计为三个或三的倍数。在一替换实施方式中，短臂刚好安置在墙的四侧或四个角上。
在一个改进方案中，在将格栅结构放置在半导体本体上之前将板布置在墙的顶面上。然后才将格栅结构固定在半导体本体上。在模铸过程之后将相邻墙之间的短臂完全分开并实施墙的分离。
附图说明
下面借助附图详细解释本发明。在此相同的件设有同一附图标记。所示实施方式是极其示意性的，即，距离和横向的以及垂直的尺寸不是按比例的，并且，如果没有其它说明，相互间没有可推导的几何关系。附图示出：
图1半导体壳体的实施方式的示意横剖面，
图2a  图1的半导体本体的上侧上的墙的第一实施方式的一个放大的局部，
图2b  图1的半导体本体的上侧上的墙的第二实施方式的一个放大的局部，
图3半导体表面上的墙的框架形外观在未模铸状态下的立体图，
图4带有放上去的板的半导体壳体的实施方式的示意性横剖面，
图5a具有放上去的板的图1所示半导体本体的上侧上的墙的一个放大的局部，该板相对于墙的外棱边缩回，
图5b具有放上去的板的图1所示半导体本体的上侧上的墙的一个放大的局部，该板突出于墙的外棱边，
图6墙的框架形外观连同放上去的板在未模铸状态下的立体图，
图7图6的载体在浇铸状态下作为QFN壳体的立体图。
具体实施方式
图1的视图示出按照本发明的半导体壳体10的实施方式，具有开口20、塑料物30，该塑料物包围键合线40，键合线40将金属面50和引脚60电连接。由第一塑料材料组成的塑料物30还包围半导体本体80的部分表面。半导体本体80设置在金属载体90上并且与金属载体90力锁合地连接。在开口20中设置一示意性描述的传感器100。要注意，该传感器能够构造为FET传感器，最好构造为气体传感器，具有半导体衬底和悬浮栅。塑料物30在开口20的下侧的区域中在墙110上开始，该墙构造为框架。该框架具有矩形横截面。在框架的下侧上构造有固定层105。尽管所示的壳体显示出QFN壳体形式，但是也可以使用其它的、具有用于产生开口的本发明框架结构的壳体形式。
在图2a的视图中以横剖面放大地示出塑料物30之间在墙110的区域中的过渡部的局部。根据模铸时凸铸模的返程轮廓的不同，塑料物30与框架110的顶面形成不同的倾斜角。固定层105在墙110的下侧构造在整个面上。
在图2b的视图中同样以横剖面放大地示出在墙110区域中塑料物30之间的过渡部的局部。与图2a的实施方式不同，模铸物的开始处显示出相对于墙110的内棱边具有错位z，即，该凸铸模与图2a相比在墙100的顶面上具有较大的支承面。
在图3的视图中示出在粘接过程结束后墙110在半导体本体80上的立体图。墙110在半导体本体120的表面上具有框架形的外观。该框架的定位和大小尤其由传感器表面的大小和位置确定。优选该墙具有1mm以上的高度并且是导电的，由一种金属或一种金属连接件构成。
在图4的视图中在墙110的顶面上整面地构成一粘接层115。在粘接层115上构成一板125。板125完全覆盖处于墙110内部的表面并且借助墙110的高度和两个层105，115的厚度与半导体本体的表面间隔开。
在图5a的视图中以横剖面放大地示出在墙110的区域中塑料物30之间的过渡部的局部。墙110的顶面具有粘接层115和平放的板125，其中，板125的端部相对于墙110的外侧面缩回。塑料物30与墙110的顶面和板125的上侧面的边缘区域形成形状锁合的连接。根据模铸时凸铸模的返程轮廓不同，开口20形成不同的倾斜角。
在图5b的视图中同样以横剖面放大地示出在墙110的区域中塑料物30之间的过渡部的局部。在此，板125突出于墙110的外棱边一个距离d。与图5a的实施方式不同，模铸物的开始处显示出相对于墙110内棱边具有错位z，即，凸铸模与图5a相比在墙110的顶面上具有较大的支承面。
要指出，在替换实施方式中，错位z也可以比图5b中所示小得多。此时，模铸物这样覆盖板125，使得模铸物的一部分处于所述顶面的上方。塑料物30通过板125的突出不仅在上侧而且在下侧包围。由此实现板的特别好的密封和/或固定，尤其是板与墙和半导体表面的力锁合的连接。
在图6的视图中示出墙110以及放置到半导体本体80上的板125在固定结束后并且模铸之前的立体图。墙110在半导体本体120的表面上具有框架形的外观并且完全被板125覆盖。在墙110的所有四个角上构造有短臂112。要指出，在这些短臂的下方不构成用于键合的金属面。为了视图清晰没有示出键合线40。此外要注意，按照未示出的实施方式，代替四个短臂，也可在各个墙之间构成其它数量的、尤其是三个或三的倍数个短臂。
短臂112构成与一个或多个相邻的、未示出的墙的连接并且是一未示出的格栅结构的一部分。这些短臂与塑料物30一起铸入并且在一个在模铸后实施的分离过程中分开。
在图7的视图中示出构造成QFN壳体的半导体壳体10在分离之后的立体图。在该半导体壳体10的外角上可以看到完全分离后的短臂112的端部。在开口20中可以看到板125的上侧面。

Claims (13)

1.一种半导体壳体(10)，具有：
-一金属载体(90)，
-一设置在金属载体(90)上的半导体本体(80)，该半导体本体具有上侧面和下侧面，其中，该下侧面与该金属载体(90)力锁合地连接，
-其中，该半导体本体(80)在上侧面具有多个金属面(50)，这些金属面(50)为了该半导体本体(80)的电接通借助键合线(40)与引脚(60)连接，
-一塑料物(30)，该塑料物(30)完全包围所述键合线(40)并且部分地包围所述半导体本体(80)的上侧面以及所述引脚(60)，其中，该塑料物(30)在所述半导体本体(80)上侧具有开口(20)，
-所述半导体本体(80)的上侧上的、框架形的或环形的墙(110)，该墙具有顶面和与半导体本体的边缘间隔开的底面，该墙(110)的内部净尺寸确定半导体本体(80)的上侧的开口(20)的大小，
其特征在于，在该墙(110)的顶面上构成一板(125)，该板(125)遮盖该半导体本体(80)的上侧的所述开口(20)，并且，该板的边缘区域和该墙的外侧面形成与所述塑料物的形状锁合的连接，
在半导体本体(80)的上侧面的法向矢量的方向上，塑料物(30)在该开口(20)之外的区域中比墙(110)具有更大的高度，在墙(110)的底面与半导体本体(80)的上侧面之间构成一固定层(105)，该墙(110)与在开口(20)内部构成的传感器面隔开间距，并且，所述墙(110)在至少一个外侧面上具有短臂(112)。
2.如权利要求1所述的半导体壳体(10)，其特征在于，所述固定层(105)构造为环绕闭合的带。
3.如权利要求1或2所述的半导体壳体(10)，其特征在于，所述墙(110)由金属构成。
4.如权利要求1或2所述的半导体壳体(10)，其特征在于，所述墙(110)具有基本上矩形的横截面和在至少100μm范围内的高度。
5.如权利要求1或2所述的半导体壳体(10)，其特征在于，所述墙(110)的外侧面与半导体本体(80)的边缘隔开间距。
6.如权利要求1或2所述的半导体壳体(10)，其特征在于，所述塑料物(30)和所述墙(110)的顶面形成一缩肩，使得该墙(110)的该顶面的至少一部分不被塑料物(30)覆盖。
7.如权利要求1或2所述的半导体壳体(10)，其特征在于，在该墙(110)的顶面与该板(125)之间构成一环绕的带状的粘接层(115)。
8.如权利要求1或2所述的半导体壳体(10)，其特征在于，所述板(125)相对于墙(110)的外侧面突出一个距离(d)。
9.如权利要求1或2所述的半导体壳体(10)，其特征在于，所述板(125)的边缘区域和所述墙(110)的外侧面具有与所述塑料物(30)的形状锁合的连接。
10.一种用于制造具有开口(20)的半导体壳体(10)的方法，其中，
在一个过程步骤中将晶片分割成半导体本体(80)，
将具有一个上侧面和一个下侧面的该半导体本体(80)以其下侧面固定在金属载体(90)上，
将半导体本体(80)与引脚(60)在键合步骤中通过键合线(40)电连接，其特征在于，
在后一过程步骤中将一框架形的墙(110)固定在半导体本体(80)的表面上，在该墙(110)的顶面上构造一板(125)，通过该板(125)将该半导体本体(80)的上侧的所述开口(20)遮盖，
在一个接着的模铸步骤中将具有表面的凸铸模和该凸铸模的表面至少部分地压在该墙(110)的顶面上，接着将塑料物(30)注入并硬化，使得键合线(40)完全被塑料物(30)包围并且半导体本体(80)的表面以及引脚(60)部分地被塑料物(30)包围，
并且，在该板的边缘区域处和在该墙的外侧面上形成与所述塑料物的形状锁合的连接，并且，在模铸过程之前将由借助短臂(112)相联的多个墙构成的一个格栅结构固定在半导体本体的表面上。
11.如权利要求10所述的方法，其特征在于，在墙(110)的整个长度上，至少墙(100)的顶面的一部分或板(125)的一部分被凸铸模的表面的一部分形状锁合地封闭。
12.如权利要求10或11所述的方法，其特征在于，在固定格栅结构之前，将含特氟龙的板设置在墙的顶面上。
13.如权利要求10或11所述的方法，其特征在于，在模铸过程之后将相邻墙之间的短臂(112)完全分开并且实施墙的分离。
CN201210065544.7A 2011-03-09 2012-03-09 半导体壳体和制造半导体壳体的方法 Active CN102683300B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011013468A DE102011013468A1 (de) 2011-03-09 2011-03-09 Halbleitergehäuse und Verfahren zur Herstellung eines Halbleitergehäuses
DE102011013468.9 2011-03-09

Publications (2)

Publication Number Publication Date
CN102683300A CN102683300A (zh) 2012-09-19
CN102683300B true CN102683300B (zh) 2015-05-20

Family

ID=45464205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210065544.7A Active CN102683300B (zh) 2011-03-09 2012-03-09 半导体壳体和制造半导体壳体的方法

Country Status (6)

Country Link
US (2) US8604599B2 (zh)
EP (1) EP2549529B1 (zh)
JP (1) JP5661668B2 (zh)
KR (1) KR101369688B1 (zh)
CN (1) CN102683300B (zh)
DE (1) DE102011013468A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443815B2 (en) * 2014-02-21 2016-09-13 Maxim Integrated Products, Inc. Embedded die redistribution layers for active device
DE202014103355U1 (de) * 2014-07-22 2014-08-19 Infineon Technologies Ag Eine Vorrichtung und ein System zum Detektieren einer physikalischen Größe
CN104495741B (zh) * 2014-12-30 2018-05-01 华天科技（昆山）电子有限公司 表面传感芯片封装结构及制作方法
US9470652B1 (en) * 2015-09-15 2016-10-18 Freescale Semiconductor, Inc. Sensing field effect transistor devices and method of their manufacture
JP6565867B2 (ja) * 2016-10-28 2019-08-28 株式会社デンソー 空気物理量センサ
US11302611B2 (en) * 2018-11-28 2022-04-12 Texas Instruments Incorporated Semiconductor package with top circuit and an IC with a gap over the IC
US11658083B2 (en) 2020-12-09 2023-05-23 Texas Instruments Incorporated Film covers for sensor packages

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8501394A (nl) 1985-05-14 1986-12-01 Arbo Handel Ontwikkeling Inrichting voor het met kunststof omhullen van elektronische componenten.
JPH0724287B2 (ja) * 1987-02-12 1995-03-15 三菱電機株式会社 光透過用窓を有する半導体装置とその製造方法
US5534725A (en) * 1992-06-16 1996-07-09 Goldstar Electron Co., Ltd. Resin molded charge coupled device package and method for preparation thereof
KR970005706B1 (ko) * 1994-01-24 1997-04-19 금성일렉트론 주식회사 고체촬상소자 및 그 제조방법
US6401545B1 (en) * 2000-01-25 2002-06-11 Motorola, Inc. Micro electro-mechanical system sensor with selective encapsulation and method therefor
US6492699B1 (en) * 2000-05-22 2002-12-10 Amkor Technology, Inc. Image sensor package having sealed cavity over active area
FR2819634B1 (fr) * 2001-01-15 2004-01-16 St Microelectronics Sa Boitier semi-conducteur a capteur, muni d'un insert et son procede de fabrication
EP1246235A1 (en) * 2001-03-26 2002-10-02 European Semiconductor Assembly (Eurasem) B.V. Method for encapsulating a chip having a sensitive surface
NL1019042C2 (nl) * 2001-09-26 2003-03-27 Europ Semiconductor Assembly E Werkwijze voor het inkapselen van een chip en/of ander voorwerp.
US6995462B2 (en) * 2003-09-17 2006-02-07 Micron Technology, Inc. Image sensor packages
EP1861880B1 (en) * 2005-03-25 2012-06-20 FUJIFILM Corporation Method of manufacturing solid state imaging device
JP5095114B2 (ja) * 2005-03-25 2012-12-12 富士フイルム株式会社 固体撮像装置の製造方法
WO2006114005A1 (en) 2005-04-27 2006-11-02 Sensirion Ag A method for packaging integrated sensors
JP4450031B2 (ja) * 2007-08-22 2010-04-14 株式会社デンソー 半導体部品
DE102008003906B4 (de) 2008-01-10 2009-11-26 Rodenstock Gmbh Verwendung eines Fixationstargets und Vorrichtung
JP2009239106A (ja) * 2008-03-27 2009-10-15 Sony Corp 半導体装置及び同半導体装置の製造方法
EP2154713B1 (en) * 2008-08-11 2013-01-02 Sensirion AG Method for manufacturing a sensor device with a stress relief layer
DE102009039068A1 (de) 2009-08-27 2011-03-10 Siemens Aktiengesellschaft Vorrichtung zum Vereinzeln von flachen Gegenstände mittels zweier gespiegelt angeordneter Transportelemente

Also Published As

Publication number Publication date
DE102011013468A1 (de) 2012-09-13
JP2012191209A (ja) 2012-10-04
KR101369688B1 (ko) 2014-03-04
US8604599B2 (en) 2013-12-10
US20120228756A1 (en) 2012-09-13
US8822253B2 (en) 2014-09-02
EP2549529A1 (de) 2013-01-23
JP5661668B2 (ja) 2015-01-28
KR20120103495A (ko) 2012-09-19
EP2549529B1 (de) 2017-02-15
US20140057395A1 (en) 2014-02-27
CN102683300A (zh) 2012-09-19

Similar Documents

Publication Publication Date Title
CN102683300B (zh) 半导体壳体和制造半导体壳体的方法
US6358773B1 (en) Method of making substrate for use in forming image sensor package
JP2013534719A5 (zh)
CN105765743B (zh) 光电的部件和用于其制造的方法
US20070023873A1 (en) Package structure having recession portion on the surface thereof and method of making the same
US9643837B1 (en) Sensor device and method for making thereof
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
JP2006041550A (ja) プラスチックパッケージベースの製造方法
WO2008003051B1 (en) Stress mitigation in packaged microchips
JP2012191209A6 (ja) 半導体ハウジングおよび半導体ハウジングの製造方法
CN105600737A (zh) 使用感光树脂的半导体腔封装
CN105293421A (zh) 微机电感测装置封装结构及制造工艺
JP5708688B2 (ja) センサパッケージの製造方法
JP2010165777A5 (zh)
US20020079438A1 (en) Image sensor package and substrate thereof
JP4086534B2 (ja) メモリーカードとその成形方法
CN113013127A (zh) 用于半导体器件的引线框架、对应的半导体产品和方法
JP2008140807A (ja) 樹脂封止型半導体装置
JP2004193294A (ja) 半導体用中空樹脂パッケージ
US20030234446A1 (en) Flat leadframe for a semiconductor package
CN212136430U (zh) 一种芯片封装结构
KR100448432B1 (ko) 에어-캐버티 플라스틱 패키지용 성형 금형
JP3540185B2 (ja) 樹脂封止用金型
JPH04142751A (ja) 中空型半導体装置の樹脂封止方法
KR20010111603A (ko) 반도체패키지용 금형

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Freiburg

Patentee after: TDK- Maikenasi limited liability company

Address before: Freiburg

Patentee before: Meikenas Co.

CP01 Change in the name or title of a patent holder