JP6560691B2 - 圧電石英結晶共振器及びその作製方法 - Google Patents

圧電石英結晶共振器及びその作製方法 Download PDF

Info

Publication number
JP6560691B2
JP6560691B2 JP2016562210A JP2016562210A JP6560691B2 JP 6560691 B2 JP6560691 B2 JP 6560691B2 JP 2016562210 A JP2016562210 A JP 2016562210A JP 2016562210 A JP2016562210 A JP 2016562210A JP 6560691 B2 JP6560691 B2 JP 6560691B2
Authority
JP
Japan
Prior art keywords
quartz crystal
crystal resonator
thermistor
circuit board
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016562210A
Other languages
English (en)
Other versions
JP2017538299A (ja
Inventor
ディーン ビーバー、ウィリアム
ディーン ビーバー、ウィリアム
惠萍 梁
惠萍 梁
暁明 孫
暁明 孫
広宇 呉
広宇 呉
俊超 謝
俊超 謝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interquip Electronics (shenzhen) Co Ltd
Interquip Electronics Shenzhen Co Ltd
Original Assignee
Interquip Electronics (shenzhen) Co Ltd
Interquip Electronics Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interquip Electronics (shenzhen) Co Ltd, Interquip Electronics Shenzhen Co Ltd filed Critical Interquip Electronics (shenzhen) Co Ltd
Publication of JP2017538299A publication Critical patent/JP2017538299A/ja
Application granted granted Critical
Publication of JP6560691B2 publication Critical patent/JP6560691B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1007Mounting in enclosures for bulk acoustic wave [BAW] devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1064Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/19Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of quartz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H3/04Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks for obtaining desired frequency or temperature coefficient
    • H03H2003/0414Resonance frequency
    • H03H2003/0478Resonance frequency in a process for mass production
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49789Obtaining plural product pieces from unitary workpiece
    • Y10T29/49798Dividing sequentially from leading end, e.g., by cutting or breaking

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、共振器に関し、特に圧電石英結晶共振器及びその作製方法に関する。
圧電石英結晶共振器は、周波数の温度特性に優れるが、要求されるより高い周波数の安定性を満たすために、圧電石英結晶の温度又は圧電石英結晶の環境温度を収集し、周波数の温度特性に対して対応する補償又は補正を行う必要があり、それにより実際の使用上の要求を満たす。
現在、サーミスタを含む圧電石英結晶共振器は、サーミスタと圧電石英結晶共振リードを同一のキャビティ内に密閉し、あるいはサーミスタと圧電石英結晶共振リードをそれぞれ基板の上下の両面に実装したものである。サーミスタと圧電石英結晶を一つのキャビティに密閉する方法は、圧電石英結晶共振リードを汚染し、共振器のパラメータの安定性に影響しやすい。サーミスタと圧電石英結晶を基板の上下の両面に実装する方法は、異なるキャビティを使用するが、基板のコストが上昇するとともに、組み立て過程に専用装置が必要となるため、生産コストが上昇してしまう。
本発明が解決しようとする技術的問題は圧電石英結晶共振器及びその作製方法を提供することであり、従来技術のサーミスタと石英結晶共振器が一つのキャビティ内に実装されることによる石英結晶共振器への汚染の問題を解決することを旨とする。
本発明は、回路板と、石英結晶共振器と、前記石英結晶共振器の温度を検出するためのサーミスタと、を含む圧電石英結晶共振器において、前記サーミスタ及び前記石英結晶共振器は前記回路板に配置され、前記回路板に配線される回線を介して互いに接続され、前記サーミスタ及び前記石英結晶共振器は熱可塑性材料で互いに独立して注封され、両者の注封のための熱可塑性材料同士が接触している圧電石英結晶共振器により実現される。
さらに、前記サーミスタ及び前記石英結晶共振器は前記回路板の同一側に並列して配置され、前記サーミスタと前記石英結晶共振器との間に隙間が残されている。
さらに、前記サーミスタは前記石英結晶共振器の裏面に配置され、前記サーミスタのランドは前記石英結晶共振器のランドに接続されている。
さらに、前記回路板のうち石英結晶共振器を配置する中間位置に貫通孔が設けられ、前記サーミスタは前記貫通孔内に設けられる。
本発明は、
一つの石英結晶共振器及び一つのサーミスタを含み、隣接する同士の間に分割隙間が残されている複数の設計ユニットを回路板に設けるステップAと、
前記設計ユニット毎において、回路板の底層に石英結晶共振器の引出ランドを設け、回路板の最上層に石英結晶共振器を溶接するためのランドを設けるとともに、石英結晶共振器のランドと同一側又は異なる側にサーミスタに対応するランドを設けるステップBと、
石英結晶共振器及び前記サーミスタをそれぞれ対応するランド位置に溶接するステップCと、
溶接された石英結晶共振器及びサーミスタに対して互いに独立して、両者の注封のための熱可塑性材料同士が接触している注封を行うステップDと、
前記設計ユニットを単位として、射出成形された回路板を分割するステップEとを含む圧電石英結晶共振器の作製方法をさらに提供する。
さらに、前記サーミスタは前記石英結晶共振器と同一側に設けられる場合、前記ステップCは、具体的には、
回路板のランドに半田ペーストを印刷し、前記石英結晶共振器及び前記サーミスタを対応する位置に貼り付けるステップC01と、
ステップC01で得られた回路板に対してリフロー半田付けを行い、回路板上のフラックスを洗浄するステップC02と、を含む。
さらに、前記サーミスタは前記石英結晶共振器と異なる側に設けられる場合、前記ステップCは、具体的には、
回路板のうち石英結晶共振器毎を配置する中間位置に貫通孔を設けるとともに、サーミスタのランドを前記貫通孔の両端に位置させるステップC101と、
回路板におけるすべての石英結晶共振器のランドに半田ペーストを印刷し、前記石英結晶共振器を対応する位置に貼り付け、しっかりと溶接できるようにリフロー半田付けを行うステップC102と、
回路板の他側からすべてのサーミスタのランドに半田ペーストを滴下し、前記サーミスタを対応する位置に貼り付け、しっかりと溶接できるようにリフロー半田付けを行い、回路板上のフラックスを洗浄するステップC103と、
前記貫通孔にのりを注入して、石英結晶共振器、サーミスタ及び回路板の間の隙間をのりで充填するステップC104と、を含む。
さらに、前記ステップAでは、複数の設計ユニットはマトリックスに配列されている。
上述の本発明の圧電石英結晶共振器は、従来技術に比べて、前記石英結晶共振器及び前記サーミスタを回路板に配置した後、樹脂で射出成形を行うことによって、石英結晶共振器に独立したキャビティを備えさせ、石英結晶共振器へのサーミスタの汚染を回避できるとともに、より高い周波数安定性に対する要求を満たすという有益な効果がある。
図1は本発明の圧電石英結晶共振器の第一作製方法による設計ユニット回路板の模式図である。 図2は図1における複数の設計ユニットから構成されるマトリックスの模式図である。 図3は図2における回路板のランドに半田ペーストを印刷した模式図である。 図4は図3のものに電石英結晶共振器及びサーミスタを溶接した模式図である。 図5は図4のものに対して射出成形を行なった模式図である。 図6は図5のものを個別の石英結晶共振器に分割した模式図である。 図7は図6の分解模式図である。 図8は本発明の圧電石英結晶共振器の第二作製方法による設計ユニット回路板の模式図である。 図9は図8における複数の設計ユニットから構成されるマトリックスの模式図である。 図10は図9における回路板のランドに半田ペーストを印刷した模式図である。 図11は図10のものに電石英結晶共振器を溶接した模式図である。 図12は図11のものにサーミスタを溶接した模式図である。 図13は図12のものにおける貫通孔にのりを充填した模式図である。 図14は図13のものを分割した模式図である。 図15は図14の分解模式図である。
本発明の目的、技術的解決手段及び利点をより明らかにするために、以下、図面及び実施例に合わせて、本発明をさらに詳しく説明する。ここで説明される具体的な実施例は本発明を解釈するためのものに過ぎず、本発明を限定するためのものではないことは理解されるべきである。
図7及び図15に示されるように、回路板103と、石英結晶共振器101と、石英結晶共振器101の温度を検出するためのサーミスタ102と、を含む圧電石英結晶共振器100において、サーミスタ102及び石英結晶共振器101は回路板103に配置され、回路板103に配線される回線を介して互いに接続され、即ち、石英結晶共振器101のランド1011は回路板103に配線される回線を介してサーミスタ102のランド1021に接続される。サーミスタ102及び石英結晶共振器101は熱可塑性材料104で互いに独立して注封され、両者の注封のための熱可塑性材料同士が接触しており、即ち、石英結晶共振器101は独立したキャビティを備える。
図1乃至図7は圧電石英結晶共振器100の第一実施例を示しており、サーミスタ102及び石英結晶共振器101は回路板103の同一側に並列して配置され、サーミスタ102と石英結晶共振器101との間に隙間が残されている。
図8乃至図15は圧電石英結晶共振器100の第二実施例を示しており、サーミスタ102は石英結晶共振器101の裏面に配置され、サーミスタ102のランド1021は石英結晶共振器101のランド1011に接続されている。回路板103のうち石英結晶共振器101を配置する中間位置に貫通孔106が設けられ、サーミスタ102は貫通孔106内に固設されている。
圧電石英結晶共振器の作製方法において、図1乃至図7は第一作製方法における各ステップの模式図であり、図8乃至図15は第二作製方法における各ステップの模式図である。この二つの作製方法は、主にステップA及びステップCに差異がある。
作製方法は、図1又は図8に示されるように、一つの石英結晶共振器101及び一つのサーミスタ102を含み、隣接する同士の間に分割隙間が残されている複数の設計ユニットを回路板103に設け、好ましくは、図2及び図9に示されるように、複数の設計ユニットをマトリックスに配列し、各設計ユニットの間に適切な分割隙間を残し得るステップAと、
回路板103の底層に石英結晶共振器101の引出ランドを設け、回路板103の最上層に石英結晶共振器101を溶接するためのランド1011を設けるとともに、石英結晶共振器のランド1011と同一側又は異なる側にサーミスタ102に対応するランド1021を設けるステップBと、
石英結晶共振器101及びサーミスタ102をそれぞれ対応する位置のランドに溶接するステップCと、
溶接された石英結晶共振器101及びサーミスタ102に対して互いに独立して、両者の注封のための熱可塑性材料104同士が接触している注封を行うステップDと、
分割された圧電石英結晶共振器100毎に一つのサーミスタ102及び一つの石英結晶共振器101を含ませるように、前記設計ユニットを単位として、射出成形された回路板を分割するステップEとを含む。
第一作製方法は、石英結晶共振器のランド1011及びサーミスタ102のランド1021を同一側で隣接する位置に設けるものである。具体的には、回路板103の底層に石英結晶共振器101の引出ランドである四つのランドを設け、例えば、四つのランドはそれぞれランドA、ランドB、ランドC、ランドDである。ランドAは石英結晶共振器101の第一電極であり、ランドBは接地端であるとともに、サーミスタ102の第二引出端に接続され、ランドCは石英結晶共振器101の第二電極であり、ランドDはサーミスタ102の第一引出端である。石英結晶共振器101を溶接するために、回路板103の最上層に石英結晶共振器101の実装に対応する四つのランドを配置する。それとともに、サーミスタ102を溶接するために、回路板103のA、B、C、Dの四つのランド外にサーミスタ102の実装に対応する二つのランドを配置する。図1に示されるように、最上層におけるランドは導体や金属化スルーホールを介して底層における対応するランドに接続される。
第一作製方法を使用する場合、ステップCは、具体的には、図3に示されるように、回路板103のランド(石英結晶共振器101のランド1011及びサーミスタ102のランド1021を含む)に半田ペースト105を印刷し、石英結晶共振器101及びサーミスタ102を対応する位置に貼り付けるステップC01と、図4に示されるように、ステップC01で得られた回路板に対してリフロー半田付けを行い、回路板上のフラックスを洗浄するステップC02と、を含む。
第二作製方法は、石英結晶共振器のランド1011及びサーミスタ102のランド1021を異なる側に設けるものである。本発明は、図8に示されるように、サーミスタ102を石英結晶共振器101の裏面に設けて回路板103内に位置させる。具体的には、回路板103の底層に石英結晶共振器101の引出ランドとして四つのランドを設け、例えば、前記四つのランドはそれぞれランドA、ランドB、ランドC、ランドDである。ランドAは石英結晶共振器101の第一電極であり、ランドBは接地端であるとともに、サーミスタ102の第二引出端に接続され、ランドCは石英結晶共振器101の第二電極であり、ランドDはサーミスタ102の第一引出端である。石英結晶共振器101を溶接するために、回路板103の最上層に石英結晶共振器101の実装に対応する四つのランドを配置する。それとともに、サーミスタ102を取り付け溶接するために、回路板103のA、B、C、Dの四つのランド内に一つの貫通孔106を開口し、貫通孔106の両端に側面ランド1021を設計する。図8に示されるように、最上層におけるランドは導体や金属化スルーホールを介して底層における対応するランドに接続され、回路板103の厚さはサーミスタ102の厚さよりやや大きい。
第二作製方法を使用する場合、ステップCは、具体的には、図11に示されるように、回路板103におけるすべての石英結晶共振器101のランド1011に半田ペースト105を滴下し、石英結晶共振器101を対応する位置に貼り付け、しっかりと溶接できるようにリフロー半田付けを行うステップと、図12に示されるように、回路板103の他側からすべてのサーミスタ102のランド1021に半田ペーストを滴下し、サーミスタ102を貫通孔106内に貼り付け、しっかりと溶接できるようにリフロー半田付けを行い、回路板上のフラックスを洗浄するステップと、貫通孔106にのりを注入して、石英結晶共振器101、サーミスタ102及び回路板103の間の隙間をのりで充填するステップと、を含む。
上述の圧電石英結晶共振器は、高い周波数安定性が要求される、例えばスマートフォン、スマート端末、全地球測位システム(GPS)等に用いることができ、温度補償型の石英結晶発振器又は周波数安定性に対する要求が高いその他の電子機器に用いることもできる。
前記の圧電石英結晶共振器は、石英結晶共振器に独立したキャビティを備えさせることを保証したとともに、サーミスタが石英結晶共振器の温度を収集することが可能になり、さらに、より高い周波数安定性に対する要求を満たすことができる。それとともに、本発明にかかる作製方法を採用すれば、作製コストを低減でき、大量生産しやすくなる。
以上は本発明の好ましい実施例に過ぎず、本発明を制限するためのものではなく、本発明の精神と原則内においてなされたあらゆる変更、等価置換及び改良等は、本発明の保護範囲に含まれるべきである。
(付記)
(付記1)
回路板と、石英結晶共振器と、前記石英結晶共振器の温度を検出するためのサーミスタと、を含む圧電石英結晶共振器において、前記サーミスタ及び前記石英結晶共振器は前記回路板に配置され、前記回路板に配線される回線を介して互いに接続され、前記サーミスタ及び前記石英結晶共振器は熱可塑性材料で互いに独立して注封され、両者の注封のための熱可塑性材料同士が接触していることを特徴とする、圧電石英結晶共振器。
(付記2)
前記サーミスタ及び前記石英結晶共振器は前記回路板の同一側に並列して配置され、前記サーミスタと前記石英結晶共振器との間に隙間が残されていることを特徴とする、付記1に記載の圧電石英結晶共振器。
(付記3)
前記サーミスタは前記石英結晶共振器の裏面に配置され、前記サーミスタのランドは前記石英結晶共振器のランドに接続されていることを特徴とする、付記1に記載の圧電石英結晶共振器。
(付記4)
前記回路板のうち前記石英結晶共振器を配置する中間位置に貫通孔が設けられ、前記サーミスタは前記貫通孔内に設けられることを特徴とする、付記3に記載の圧電石英結晶共振器。
(付記5)
一つの石英結晶共振器及び一つのサーミスタを含み、隣接する同士の間に分割隙間が残されている複数の設計ユニットを回路板に設けるステップAと、
前記設計ユニット毎において、回路板の底層に石英結晶共振器の引出ランドを設け、回路板の最上層に石英結晶共振器を溶接するためのランドを設けるとともに、石英結晶共振器のランドと同一側又は異なる側にサーミスタに対応するランドを設けるステップBと、
前記石英結晶共振器及び前記サーミスタをそれぞれ対応するランド位置に溶接するステップCと、
溶接された石英結晶共振器及びサーミスタに対して互いに独立して、両者の注封のための熱可塑性材料同士が接触している注封を行うステップDと、
前記設計ユニットを単位として、射出成形された回路板を分割するステップEと、
を含むことを特徴とする、圧電石英結晶共振器の作製方法。
(付記6)
前記サーミスタは前記石英結晶共振器と同一側に設けられる場合、前記ステップCは、具体的には、
回路板のランドに半田ペーストを印刷し、前記石英結晶共振器及び前記サーミスタを対応する位置に貼り付けるステップC01と、
ステップC01で得られた回路板に対してリフロー半田付けを行い、回路板上のフラックスを洗浄するステップC02と、を含むことを特徴とする、付記5に記載の圧電石英結晶共振器の作製方法。
(付記7)
前記サーミスタは前記石英結晶共振器と異なる側に設けられる場合、前記ステップCは、具体的には、
回路板のうち石英結晶共振器毎を配置する中間位置に貫通孔を設けるとともに、サーミスタのランドを前記貫通孔の両端に位置させるステップC101と、
回路板におけるすべての石英結晶共振器のランドに半田ペーストを印刷し、前記石英結晶共振器を対応する位置に貼り付け、しっかりと溶接できるようにリフロー半田付けを行うステップC102と、
回路板の他側からすべてのサーミスタのランドに半田ペーストを滴下し、前記サーミスタを対応する位置に貼り付け、しっかりと溶接できるようにリフロー半田付けを行い、回路板上のフラックスを洗浄するステップC103と、
前記貫通孔にのりを注入して、石英結晶共振器、サーミスタ及び回路板の間の隙間をのりで充填するステップC104と、を含むことを特徴とする、付記5に記載の圧電石英結晶共振器の作製方法。
(付記8)
前記ステップAでは、複数の設計ユニットはマトリックスに配列されていることを特徴とする、付記5に記載の圧電石英結晶共振器の作製方法。

Claims (3)

  1. 回路板と、石英結晶共振器と、前記石英結晶共振器の温度を検出するためのサーミスタと、を含む圧電石英結晶共振器において、前記サーミスタ及び前記石英結晶共振器は前記回路板に配置され、前記回路板に配線される回線を介して互いに接続され、前記サーミスタ及び前記石英結晶共振器は熱可塑性材料で注封され、両者の注封のための熱可塑性材料同士が接触し
    前記サーミスタは前記石英結晶共振器の裏面に配置され、前記サーミスタのランドは前記石英結晶共振器のランドに接続され、
    前記回路板のうち前記石英結晶共振器を配置する中間位置に貫通孔が設けられ、前記貫通孔内に前記サーミスタのみが設けられていることを特徴とする、圧電石英結晶共振器。
  2. 一つの石英結晶共振器及び一つのサーミスタを含み、隣接する複数の設計ユニット同士の間に分割隙間が残されている複数の設計ユニットを回路板に設けるステップAと、
    前記設計ユニット毎において、回路板の底層に石英結晶共振器の引出ランドを設け、回路板の最上層に石英結晶共振器を溶接するためのランドを設けるとともに、石英結晶共振器のランドと異なる側にサーミスタに対応するランドを設けるステップBと、
    前記石英結晶共振器及び前記サーミスタをそれぞれ対応するランド位置に溶接するステップCと、
    溶接された石英結晶共振器及びサーミスタに対して、両者の注封のための熱可塑性材料同士が接触している注封を行うステップDと、
    前記設計ユニットを単位として、射出成形された回路板を分割するステップEと、
    を含み、
    前記ステップCは、具体的には、
    回路板のうち石英結晶共振器毎を配置する中間位置に貫通孔を設けるとともに、サーミスタのランドを前記貫通孔の両端に位置させるステップC101と、
    回路板におけるすべての石英結晶共振器のランドに半田ペーストを印刷し、前記石英結晶共振器を対応する位置に貼り付け、しっかりと溶接できるようにリフロー半田付けを行うステップC102と、
    回路板の他側からすべてのサーミスタのランドに半田ペーストを滴下し、前記サーミスタのみを前記貫通孔内に貼り付け、しっかりと溶接できるようにリフロー半田付けを行い、回路板上のフラックスを洗浄するステップC103と、
    前記貫通孔にのりを注入して、石英結晶共振器、サーミスタ及び回路板の間の隙間をのりで充填するステップC104と、を含むことを特徴とする、圧電石英結晶共振器の作製方法。
  3. 前記ステップAでは、複数の設計ユニットはマトリックスに配列されていることを特徴とする、請求項に記載の圧電石英結晶共振器の作製方法。
JP2016562210A 2014-10-22 2014-11-14 圧電石英結晶共振器及びその作製方法 Active JP6560691B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410566200.3A CN104283524B (zh) 2014-10-22 2014-10-22 一种压电石英晶体谐振器及其制作方法
CN201410566200.3 2014-10-22
PCT/CN2014/091108 WO2016061860A1 (zh) 2014-10-22 2014-11-14 一种压电石英晶体谐振器及其制作方法

Publications (2)

Publication Number Publication Date
JP2017538299A JP2017538299A (ja) 2017-12-21
JP6560691B2 true JP6560691B2 (ja) 2019-08-14

Family

ID=52258081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016562210A Active JP6560691B2 (ja) 2014-10-22 2014-11-14 圧電石英結晶共振器及びその作製方法

Country Status (6)

Country Link
US (2) US10727801B2 (ja)
JP (1) JP6560691B2 (ja)
KR (1) KR102293591B1 (ja)
CN (1) CN104283524B (ja)
TW (1) TWI614922B (ja)
WO (1) WO2016061860A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105450196B (zh) * 2015-11-30 2018-04-13 应达利电子股份有限公司 一种热敏电阻压电石英晶体谐振器及其制作工艺
CN106411283A (zh) * 2016-10-18 2017-02-15 应达利电子股份有限公司 一种石英晶体振荡器及其制备方法
CN107318259A (zh) * 2017-06-21 2017-11-03 安徽华东光电技术研究所 双路输出晶体振荡器的制备方法
CN108565208B (zh) * 2018-04-27 2020-01-24 黄山东晶电子有限公司 一种石英晶体谐振器晶片分离回收方法
CN114785308B (zh) * 2022-04-10 2022-12-20 合肥同晶电子有限公司 一种石英晶体封装结构

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3099382B2 (ja) * 1991-02-14 2000-10-16 セイコーエプソン株式会社 小型発振器
JP3567467B2 (ja) * 1993-02-26 2004-09-22 ローム株式会社 圧電発振子の製造方法
JPH0998024A (ja) * 1995-09-28 1997-04-08 Daishinku Co 水晶振動子モジュール
JPH09191226A (ja) * 1995-11-07 1997-07-22 Nec Corp 水晶振動子
JPH11260845A (ja) * 1998-03-16 1999-09-24 Citizen Watch Co Ltd 射出成形金型と圧電振動子及びその製造方法
JP2000252747A (ja) * 1999-03-02 2000-09-14 Nippon Dempa Kogyo Co Ltd 水晶発振器およびその製造方法
JP4052915B2 (ja) * 2002-09-26 2008-02-27 三洋電機株式会社 回路装置の製造方法
KR100477477B1 (ko) * 2002-12-27 2005-03-17 (주)에스팩솔루션 솔더범프 볼이 형성된 기판을 이용한 표면탄성파 필터 패키지 및 그 제조방법
JP4306458B2 (ja) * 2003-03-20 2009-08-05 セイコーエプソン株式会社 電圧制御型発振器、クロック変換器及び電子機器
JP2007036535A (ja) * 2005-07-26 2007-02-08 Seiko Epson Corp 圧電デバイスおよび圧電デバイスの製造方法
JP2007235791A (ja) * 2006-03-03 2007-09-13 Epson Toyocom Corp 圧電デバイス
JP5128262B2 (ja) * 2007-12-17 2013-01-23 セイコーインスツル株式会社 圧電振動片、圧電振動子、発振器、電子機器及び電波時計並びに圧電振動片の製造方法
JP2009213061A (ja) * 2008-03-06 2009-09-17 Epson Toyocom Corp 発振器および電子機器
TW200943501A (en) * 2008-04-09 2009-10-16 Azurewave Technologies Inc Forming integrated circuit module with temperature compensation crystal oscillator
US8375577B2 (en) * 2008-06-04 2013-02-19 National Semiconductor Corporation Method of making foil based semiconductor package
TWI466437B (zh) * 2010-03-29 2014-12-21 Kyocera Kinseki Corp Piezoelectric vibrator
CN101938262B (zh) * 2010-08-03 2012-10-10 广东大普通信技术有限公司 表面贴装式晶体振荡器
CN102065644B (zh) * 2010-12-14 2012-08-15 广东大普通信技术有限公司 印制电路板的制作方法、封装方法以及晶体振荡器
CN102355225B (zh) * 2011-08-02 2014-07-02 台晶(宁波)电子有限公司 石英晶体谐振器用的低温陶瓷整板式平基板基座
JP2013102315A (ja) * 2011-11-08 2013-05-23 Seiko Epson Corp 圧電デバイス、及び電子機器
CN202424646U (zh) * 2011-12-30 2012-09-05 辜达元 一种石英谐振器
JP6017901B2 (ja) * 2012-09-14 2016-11-02 ラピスセミコンダクタ株式会社 半導体装置および計測装置
JP5915765B2 (ja) * 2012-11-16 2016-05-11 株式会社大真空 圧電振動デバイス
JP2014107372A (ja) * 2012-11-27 2014-06-09 Taiyo Yuden Co Ltd 回路モジュール及びその製造方法
CN203151440U (zh) * 2013-03-05 2013-08-21 台晶(宁波)电子有限公司 一种具有热敏电阻的石英晶体谐振器
CN103152006A (zh) * 2013-03-05 2013-06-12 台晶(宁波)电子有限公司 一种具有热敏电阻的石英晶体谐振器
JP2014187441A (ja) * 2013-03-22 2014-10-02 Nippon Dempa Kogyo Co Ltd 恒温槽付水晶発振器
TWM458034U (zh) * 2013-03-27 2013-07-21 Harmony Electronics Corp 具熱敏電阻元件之石英振盪器封裝結構
CN204131474U (zh) * 2014-10-22 2015-01-28 应达利电子(深圳)有限公司 一种压电石英晶体谐振器

Also Published As

Publication number Publication date
CN104283524B (zh) 2017-07-14
US20200295726A1 (en) 2020-09-17
US20170149409A1 (en) 2017-05-25
WO2016061860A1 (zh) 2016-04-28
KR20170069193A (ko) 2017-06-20
CN104283524A (zh) 2015-01-14
JP2017538299A (ja) 2017-12-21
KR102293591B1 (ko) 2021-08-24
TWI614922B (zh) 2018-02-11
US10727801B2 (en) 2020-07-28
TW201626610A (zh) 2016-07-16

Similar Documents

Publication Publication Date Title
JP6560691B2 (ja) 圧電石英結晶共振器及びその作製方法
JP2008258478A (ja) 電子部品装置およびその製造方法
JP2016208014A (ja) 半導体素子パッケージ及びその製造方法
JP5779030B2 (ja) 電子デバイス、発振器及び電子デバイスの製造方法
CN204392206U (zh) 具有热敏电阻的石英振荡器基座及石英振荡器封装体结构
JP2009164333A (ja) 電子部品ユニット母材、電子部品ユニット、及びその製造方法
CN204131474U (zh) 一种压电石英晶体谐振器
CN102324909A (zh) 一种玻璃封装音叉式石英晶体谐振器及其制作方法
US10262929B2 (en) Semiconductor device with lead frame
JP4594139B2 (ja) 温度補償型水晶発振器の製造方法
KR20120022402A (ko) 수정 진동자 패키지,수정 진동자 패키지 어레이,및 수정 진동자의 제조방법
JP4384567B2 (ja) 温度補償型水晶発振器の製造方法
JP2005051370A (ja) 圧電発振器の製造方法
JP4113459B2 (ja) 温度補償型水晶発振器の製造方法
JP5075448B2 (ja) 圧電発振器の製造方法
JP5905264B2 (ja) 電子デバイスの製造方法
JP5908807B2 (ja) レゾネータ
JP4113460B2 (ja) 温度補償型水晶発振器の製造方法
JP2007088979A (ja) 圧電デバイス
JP2006129188A (ja) 水晶発振器
JP2013055115A (ja) 電子デバイスの製造方法
JP2011061577A (ja) 電子デバイスおよびその製造方法
JP2006270758A (ja) 圧電発振器及びその製造方法
WO2015022808A1 (ja) 複合電子部品
JPH0951229A (ja) 発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190719

R150 Certificate of patent or registration of utility model

Ref document number: 6560691

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250