JP2009213061A - 発振器および電子機器 - Google Patents

発振器および電子機器 Download PDF

Info

Publication number
JP2009213061A
JP2009213061A JP2008056509A JP2008056509A JP2009213061A JP 2009213061 A JP2009213061 A JP 2009213061A JP 2008056509 A JP2008056509 A JP 2008056509A JP 2008056509 A JP2008056509 A JP 2008056509A JP 2009213061 A JP2009213061 A JP 2009213061A
Authority
JP
Japan
Prior art keywords
vibrator
oscillator
wiring board
circuit component
resin mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008056509A
Other languages
English (en)
Other versions
JP2009213061A5 (ja
Inventor
Kazuhiko Shimodaira
和彦 下平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Miyazaki Epson Corp
Original Assignee
Miyazaki Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miyazaki Epson Corp filed Critical Miyazaki Epson Corp
Priority to JP2008056509A priority Critical patent/JP2009213061A/ja
Publication of JP2009213061A publication Critical patent/JP2009213061A/ja
Publication of JP2009213061A5 publication Critical patent/JP2009213061A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

【課題】振動子に加わる応力を低減する発振器および電子機器を提供する。
【解決手段】発振器10は、振動子12を備え、振動子12の外面に設けた外部端子24を用いて配線基板40の一方の面40aに振動子12を配設すると共に、振動子12に接続して発振させる回路部品(ICチップ36)を振動子12と平面方向に並べて配線基板40の一方の面40aに配設し、ICチップ36を覆う樹脂モールド材52を配線基板40の一方の面40a上に設け、ICチップ36と導通した実装端子48を配線基板40の他方の面40bに設けつつ、実装端子48を複数の外部端子24で囲まれる領域よりも外側におけるICチップ36側に配置した構成である。
【選択図】図1

Description

本発明は発振器および電子機器に係り、特に、振動子と回路部品とを並べて配置した発振器およびこの発振器を搭載した電子機器に関するものである。
発振器は、一定の周波数で振動する振動子と、この振動子に電気信号を供給して発振させる回路(発振回路)とを備えた構成である。この振動子は、振動片と、この振動片を収容する振動子パッケージを備えた構成になっている。振動子パッケージには、例えば、底板とこの底板の周縁部を上方に立ち上げ形成してなる側壁とを備えることにより、内部に凹陥部を形成し、且つ、外面に外部端子を設けたパッケージベースと、このパッケージベースの上面に接合して凹陥部を気密封止する蓋体とを備えた構成のものがある。
そして特許文献1に記載された水晶発振器は、水晶振動子と半導体チップとを基板の上に搭載し、半導体チップの周囲に樹脂コートを施した構成になっている。また特許文献2に記載された圧電デバイスは、圧電振動子と電子部品を横方向に並べて基板の上面に実装し、圧電振動子の上面が外部に露出するようにして圧電振動子と電子部品を樹脂で覆っている。なお、この基板の下面には、その四隅に実装端子部を設けている。
特開2000−31324号公報 特開2007−173431号公報
前述した特許文献1,2に記載された構成を有する発振器は、電子機器に搭載される場合に他の電子デバイスとともに実装基板に実装される。このとき実装基板に反りが生じると、この実装基板に固着されている発振器等の電子デバイスに応力が加わることになる。そして発振器は、前述したように、その下面の全面に実装端子が配設されているので、特に、この実装端子と実装基板とを半田付けした場合には、発振器全体に応力が伝わることになる。したがって振動子や電子部品に応力が加わることなる。
ところで現在の発振器では、薄型化が要求されているので、振動子パッケージの肉厚を薄くするなどしている。具体的な例としては、パッケージベースの底板等の肉厚を薄くして、薄型化の要求に応えている。しかしながら振動子パッケージの肉厚を薄くすると、機械的な曲げ強度は低下するので、発振器に応力が加わると振動子パッケージが破壊されたり、外部端子が切断されたりする。
また振動子パッケージに破壊等が生じない場合でも、振動子パッケージには応力が伝わって反ってしまうので、振動片の実装に影響が与えられて発振周波数がずれてしまう問題を生ずる。
本発明は、振動子に加わる応力を低減する発振器および電子機器を提供することを目的とする。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
[適用例1]振動子を備え、前記振動子の外面に設けた外部端子を用いて配線基板の一方の面に前記振動子を配設し、前記振動子に接続する回路部品を前記振動子と平面方向に並べて前記配線基板の前記一方の面に配設し、前記回路部品を覆う樹脂モールド材を前記配線基板の前記一方の面上に設け、前記回路部品と導通した実装端子を前記配線基板の他方の面に設け、前記実装端子を複数の前記外部端子で囲まれる領域よりも外側における前記回路部品側に配置したことを特徴とする発振器。
これにより発振器は、外部端子の間隔が狭くなっているので、外部からの応力を伝わり難くできる。そして実装端子と振動子は対向した位置に設けられていないので、外部からの応力が振動子に直接に伝わるのを防止できる。また応力によって振動子に破壊等が生じるのを防止できるので、振動子を薄型化することができる。
[適用例2]前記実装端子は、平面視して前記振動子の外形よりも外側に配置したことを特徴とする適用例1に記載の発振器。これにより振動子に伝わる応力をより緩和できる。
[適用例3]前記配線基板には、前記振動子と前記回路部品との間に切り欠き部を設けて、前記回路部品を搭載する部分の配線基板と前記振動子を搭載する部分の配線基板との間の幅を狭くし、前記回路部品を搭載する部分の配線基板の前記他方の面に前記実装端子を配置し、前記一方の面に前記樹脂モールド材を設けたことを特徴とする適用例1に記載の発振器。これにより回路部品側から振動子側に伝わる応力をより緩和できる。
[適用例4]前記振動子を搭載する部分の配線基板の前記一方の面には、少なくとも前記振動子の側面を覆う樹脂モールド材をさらに設けたことを特徴とする適用例3に記載の発振器。配線基板の一方の面が樹脂モールド材に覆われていても、前述した構成をとることにより、振動子に直接に応力が伝わるのを防止できる。
[適用例5]少なくとも前記振動子の側面を覆う樹脂モールド材をさらに設け、前記回路部品を覆う樹脂モールド材と少なくとも前記振動子の側面を覆う樹脂モールド材との間におけるこれらの樹脂モールド材の上面に溝を設けたことを特徴とする適用例1ないし4のいずれかに記載の発振器。これにより回路部品側から振動子側に伝わる応力をより緩和できる。
[適用例6]前記溝の底部は前記配線基板の前記一方の面に到達したことを特徴とする適用例5に記載の発振器。これにより回路部品側から振動子側に伝わる応力をさらに緩和できる。
[適用例7]一定の周波数で発振する振動子とこの振動子に接続して発振させる回路部品とを平面方向に並べて配線基板の一方の面に配設し、前記回路部品と少なくとも前記振動子の側面とを覆う樹脂モールド材を前記配線基板の前記一方の面上に設け、前記回路部品と前記振動子との間の前記配線基板に切り欠き部と、前記回路部品と前記振動子との間の前記樹脂モールド材の上面に溝との少なくともいずれか一方を設けたことを特徴とする発振器。これにより切り欠き部または溝に応力を集中できるので、外部からの応力が振動子に伝わる応力を緩和できる。また応力によって振動子に破壊等が生じるのを防止できるので、振動子を薄型化することができる。
[適用例8]適用例1ないし7のいずれかに記載の発振器の前記実装端子を用いて、前記発振器を実装した実装基板を備えたことを特徴とする電子機器。前述したように、発振器の信頼性が向上するので、これを搭載する電子機器の信頼性も向上する。また発振器を薄型化できるので、電子機器も小さくできる。
以下に、本発明に係る発振器および電子機器の最良の実施形態について説明する。まず第1の実施形態では、発振器について説明する。図1は発振器の説明図である。ここで図1(A)は発振器の平面図であり、図1(B)は発振器の断面図であり、図1(C)は振動子の底面図である。なお図1(A)では樹脂モールド材および振動子パッケージを構成する蓋体の記載を省略している。
発振器10は、振動子12と、この振動子12に接続して発振させる回路部品とを平面方向に並べて配線基板40の一方の面40aに配設した構成である。この振動子12は、振動子パッケージ14に振動片30を収容した構成である。そして振動子パッケージ14は、パッケージベース16と蓋体18を有している。このパッケージベース16は、底板16aの周縁部に側壁部16bを設けることにより、上方に向けて開口した凹陥部20を有している。
なお底板16aと側壁部16bは、例えばセラミック絶縁シートで形成することができる。また底板16aをセラミック絶縁シートで形成し、側壁部16bをシームリングで形成することもできる。このシームリングを用いた場合は、蓋体18をシームリングに直接に接合できるので、側壁部16bをセラミック絶縁シートで形成した場合に比べて、振動子12を低背化できる。さらに振動子パッケージ14は、金属ケース等であってもよい。
また凹陥部20の底面には、パッケージ側マウント電極22が形成してある。このパッケージ側マウント電極22は、振動子パッケージ14の外面に形成した外部端子24と導通している。パッケージ側マウント電極22には、この上に塗布した導電性接着剤26を用いて振動片30が接合している。この振動片30は、電気信号を供給されると振動して発振するものであればよく、例えば、圧電体32に励振電極(不図示)やマウント電極34等を形成した圧電振動片、またはセラミック圧電振動片等であればよい。なお図1(A)は、音叉型圧電振動片を用いた形態を例示している。したがって外部端子24は、パッケージ側マウント電極22、導電性接着剤26およびマウント電極34を介して、励振電極と導通する。そしてパッケージベース16の上面に蓋体18を接合して、凹陥部20を気密封止している。
また回路部品は、振動子12との間で電気信号を入出力することにより発振できる回路(発振回路)を少なくとも備えていればよく、本実施形態の場合は集積回路(IC)チップ36になっている。このICチップ36の能動面にパッド38が設けてある。
そして振動子12とICチップ36とが配設される配線基板40は、図2に示すようになっている。ここで図2(A)は配線基板の平面図、図2(B)は底面図である。配線基板40の本体は、セラミック基板、有機材料基板または金属フレーム等で形成されていればよい。配線基板40の一方の面40aは、図2(A)に示すように、振動子パッケージ14の外部端子24に接合する端子部42と、ICチップ36に導通するパッド電極44とを備えている。そしてパッド電極44の一部は端子部42と導通している。また、これ以外のパッド電極44は、図2(B)に示す他方の面40bに設けた実装端子48に、ビアホールやスルーホール等の導通手段46を介して導通している。なお配線基板40の一方の面40aは、端子部42およびパッド電極44以外をソルダーレジスト等の絶縁材で覆っている。したがって図1(A)に示すように、配線基板40の一方の面40aには端子部42とパッド電極44が露出している。
そして実装端子48は、図1(A),(B)に示すように、配線基板40の一方の面40aに振動子12を配設した場合に、この振動子12に設けた複数の外部端子24で囲まれる領域よりも外側に配設してある。すなわち実装端子48は、図3(A)に示すように、外部端子24におけるICチップ36側の外側辺(破線A)よりもICチップ36側に配設し、外部端子24と重ならないようになっている。このような位置に実装端子48を配設すると、発振器10を実装した実装基板56(図4参照)が反ったときでも、配線基板40の全体が湾曲し難くなり、振動子12の周辺に応力を伝わり難くできる。
なお実装端子48は、より好ましくは、平面視した振動子12の外形よりも外側に配設してあればよい。すなわち実装端子48は、図3(B)に示すように、振動子12におけるICチップ36側の外側辺(破線B)よりもICチップ36側に配設し、振動子12と重ならないようになっているのがより好ましい。このような位置に実装端子48を配設すると、発振器10を実装した実装基板56(図4参照)が反ったときでも、配線基板40の全体が湾曲し難くなり、振動子12の周辺に応力をより伝わり難くできる。
そして実装端子48は、前述したように本実施形態の場合、ICチップ36と対向するように配設してある。これにより発振器10の平面サイズを小型化できる。
このような配線基板40の一方の面40aには、図1(A),(B)に示すように、振動子12とICチップ36とが平面方向に並べて固着している。振動子12は、半田等の導電性接合材を用いて外部端子24と端子部42を接合することにより、配線基板40に固着している。またICチップ36を配線基板40に固着する場合、能動面は、配線基板40の一方の面40aとは反対に向けて配置している。すなわちICチップ36はフェイスアップ実装されているので、図1(B)に示す場合、パッド38は上方に向いている。そしてICチップ36の周囲にはパッド電極44が配置されているので、パッド38とパッド電極44に導通部材としてワイヤ50を接合して導通させている。なお実施形態によっては、ICチップ36をフェイスダウン実装してもよい。この場合、パッド38とパッド電極44は、導通部材としてフリップチップで接合されていればよい。
そして配線基板40の一方の面40aには、少なくともICチップ36、ワイヤ50およびパッド電極44を覆う樹脂モールド材52が設けてある。なお本実施形態の場合、樹脂モールド材52は、振動子12も覆っている。そして振動子12を構成する蓋体18の上面は、樹脂で覆われてなくてもよく、覆われていてもよい。蓋体18の上面を樹脂で覆わない場合は、発振器10を低背化できる。なお樹脂モールド材52は、振動子12とICチップ36を搭載した配線基板40を金型内に入れ、この内部に射出成型されることにより、配線基板40の一方の面40aに設けてもよい。また樹脂モールド材52は、振動子12とICチップ36を搭載した配線基板40の上にポッティングすることにより、配線基板40の一方の面40aに設けてもよい。
このような構成の発振器10は、電子機器に搭載される実装基板56に実装される。そして図4に示すように実装基板56が反った場合でも、実装端子48同士の間隔は、従来技術のように基板の全面に実装端子を設けた場合に比べて狭くなっているので、発振器10が反り難くなる。すなわち発振器10に応力が伝わり難くなる。そして実装端子48は、配線基板40の他方の面40bにおける振動子12に対向する位置に設けられていないので、配線基板40のICチップ36を設けた部分に応力が伝わる。したがって配線基板40の振動子12を設けた部分は反ることがなく、振動子12に直接に応力が伝わらなくなる。よって振動子12に加わる応力を低減できるので、振動子パッケージ14の破壊や外部端子24の切断が発生するのを防止できる。また振動子12の発振周波数にずれが生じるのを防止できる。そして発振器10は振動子12に伝わる応力を低減できるから、低背化できる。
また発振器10は、振動子12とICチップ36とを1つに組み合わせてユーザに提供される。このためユーザは、振動子12とICチップ36を別々に実装基板56に搭載する必要がなくなる。そして振動子やICチップについてはそれぞれにバラツキを有しているので、振動子とICチップを別々に実装基板に搭載した場合は、周波数精度等が合わない等の不具合が発生する。しかしながら本実施形態では、このような不具合が発生するのを防止でき、高精度の発振器10が得られる。
なお発振器10は、平面視して矩形の配線基板40を用いた形態である。しかしながら配線基板40には、図5に示すように、振動子12とICチップ36との間に切り欠き部62を設けて、ICチップ36を搭載する部分と振動子12を搭載する部分との間の幅を狭くしてもよい。なお図5では樹脂モールド材52の記載を省略しているが、切り欠き部62を樹脂モールド材52で満たしてもよく、または樹脂モールド材52で満たさなくてもよい。さらに変形例によっては、樹脂モールド材52にも切り欠き部62を設けていてもよい。そして、この場合、実装端子48(図5には不図示)は、ICチップ36を搭載する部分に設け、振動子12を搭載する部分に設けない構成とすればよい。このような第1変形例に係る発振器60は、切り欠き部62によって、ICチップ36の搭載部分から振動子12の搭載部分へ伝わる応力を低減できる。
また樹脂モールド材52には、図6に示すように、振動子12とICチップ36との間の上面に溝68を設けていてもよい。またこの溝68の深さは、図7に示すように、配線基板40の一方の面40aにまで到達していてもよい。このような第2変形例に係る発振器66は、溝68によって樹脂モールド材52の断面積が狭くなり、または振動子12側とICチップ36側とで分離されるので、ICチップ36の搭載部分から振動子12の搭載部分へ伝わる応力を低減できる。
さらに第3変形例に係る発振器(不図示)は、少なくとも配線基板40に切り欠き部62を設けるとともに、樹脂モールド材52に溝68を設けた構成であってもよい。すなわち、この発振器は、第1変形例に係る発振器60と、第2変形例に係る発振器66とを組み合わせた構成であってもよい。
さらにまた第4変形例に係る発振器70は、第1〜3変形例で説明した配線基板40や樹脂モールド材52の形状になっている場合には、実装端子48を配線基板40の全面に設けた形態であってもよい。このような第4変形例に係る発振器70は、電子機器に搭載される実装基板56に実装され、図8に示すように実装基板56が反った場合でも、切り欠き部62や溝68の周囲に応力を集中でき、振動子12やICチップ36に伝わる応力を緩和できる。よって振動子12に加わる応力を低減できるので、振動子パッケージ14の破壊や外部端子24の切断が発生するのを防止できる。また振動子12の発振周波数にずれが生じるのを防止できる。
そして前述した発振器10,60,66,70(以下「発振器10」と略す。)は、電子機器に搭載される実装基板56に反りが生じやすいものに実装することができる。また他の例として、発振器10は、ディジタル式携帯電話やパーソナルコンピュータ、ワークステーション、携帯情報端末等の、制御用のクロック信号を必要とする電子機器等に搭載される実装基板56に実装することもできる。ここで発振器10がディジタル式携帯電話に搭載された場合、発振器10は、例えば送受信信号の送信部および受信部を制御する中央演算装置(CPU)に接続される。そして発振器10の出力周波数を前記CPUに内蔵された所定の分周回路等により、制御内容に適合したクロック信号として利用するようになっている。また発振器10に温度補償回路を搭載して温度補償型発振器とした場合、温度補償型発振器は、例えば前記CPUの出力側に接続されるとともに、前記送信部および前記受信部に接続される。そして環境温度が変化して前記CPUからの基本クロックが変動しても、温度補償型発振器により修正されて、前記送信部および前記受信部に与えられるようになっている。
発振器の説明図である。 配線基板の説明図である。 振動子と実装端子の位置関係を説明する図である。 実装基板が曲がった状態の説明図である。 第1変形例に係る発振器の説明図である。 第2の変形例に係り、樹脂モールド材に溝を設けた発振器の説明図である。 第2の変形例に係り、溝の底部が配線基板にまで到達した発振器の説明図である。 第4変形例に係る発振器を実装した実装基板が曲がった状態の説明図である。
符号の説明
10………発振器、12………振動子、14………振動子パッケージ、24………外部端子、36………ICチップ、40………配線基板、48………実装端子、52………樹脂モールド材、56………実装基板、60………発振器、62………切り欠き部、66………発振器、68………溝、70………発振器。

Claims (8)

  1. 振動子を備え、
    前記振動子の外面に設けた外部端子を用いて配線基板の一方の面に前記振動子を配設し、
    前記振動子に接続する回路部品を前記振動子と平面方向に並べて前記配線基板の前記一方の面に配設し、
    前記回路部品を覆う樹脂モールド材を前記配線基板の前記一方の面上に設け、
    前記回路部品と導通した実装端子を前記配線基板の他方の面に設け、前記実装端子を複数の前記外部端子で囲まれる領域よりも外側における前記回路部品側に配置した
    ことを特徴とする発振器。
  2. 前記実装端子は、平面視して前記振動子の外形よりも外側に配置したことを特徴とする請求項1に記載の発振器。
  3. 前記配線基板には、前記振動子と前記回路部品との間に切り欠き部を設けて、前記回路部品を搭載する部分の配線基板と前記振動子を搭載する部分の配線基板との間の幅を狭くし、
    前記回路部品を搭載する部分の配線基板の前記他方の面に前記実装端子を配置し、前記一方の面に前記樹脂モールド材を設けた
    ことを特徴とする請求項1に記載の発振器。
  4. 前記振動子を搭載する部分の配線基板の前記一方の面には、少なくとも前記振動子の側面を覆う樹脂モールド材をさらに設けたことを特徴とする請求項3に記載の発振器。
  5. 少なくとも前記振動子の側面を覆う樹脂モールド材をさらに設け、
    前記回路部品を覆う樹脂モールド材と少なくとも前記振動子の側面を覆う樹脂モールド材との間におけるこれらの樹脂モールド材の上面に溝を設けた
    ことを特徴とする請求項1ないし4のいずれかに記載の発振器。
  6. 前記溝の底部は前記配線基板の前記一方の面に到達したことを特徴とする請求項5に記載の発振器。
  7. 一定の周波数で発振する振動子とこの振動子に接続して発振させる回路部品とを平面方向に並べて配線基板の一方の面に配設し、
    前記回路部品と少なくとも前記振動子の側面とを覆う樹脂モールド材を前記配線基板の前記一方の面上に設け、
    前記回路部品と前記振動子との間の前記配線基板に切り欠き部と、前記回路部品と前記振動子との間の前記樹脂モールド材の上面に溝との少なくともいずれか一方を設けた
    ことを特徴とする発振器。
  8. 請求項1ないし7のいずれかに記載の発振器の前記実装端子を用いて、前記発振器を実装した実装基板を備えたことを特徴とする電子機器。
JP2008056509A 2008-03-06 2008-03-06 発振器および電子機器 Withdrawn JP2009213061A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008056509A JP2009213061A (ja) 2008-03-06 2008-03-06 発振器および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008056509A JP2009213061A (ja) 2008-03-06 2008-03-06 発振器および電子機器

Publications (2)

Publication Number Publication Date
JP2009213061A true JP2009213061A (ja) 2009-09-17
JP2009213061A5 JP2009213061A5 (ja) 2011-04-21

Family

ID=41185736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008056509A Withdrawn JP2009213061A (ja) 2008-03-06 2008-03-06 発振器および電子機器

Country Status (1)

Country Link
JP (1) JP2009213061A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235203A (ja) * 2011-04-28 2012-11-29 Seiko Npc Corp 水晶発振器及びその組立方法
CN103441745A (zh) * 2013-08-28 2013-12-11 广东合微集成电路技术有限公司 晶体振荡器的封装结构及封装方法
JP2014033389A (ja) * 2012-08-06 2014-02-20 Seiko Epson Corp 振動デバイス、電子デバイス、電子機器、および移動体
US8921987B2 (en) 2012-04-27 2014-12-30 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device having an oscillator
JP2015195593A (ja) * 2015-06-22 2015-11-05 セイコーNpc株式会社 水晶発振器
US9230890B2 (en) 2012-04-27 2016-01-05 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US9252779B2 (en) 2012-09-14 2016-02-02 Lapis Semiconductor Co., Ltd. Semiconductor device and metering apparatus
JP2016086325A (ja) * 2014-10-28 2016-05-19 京セラクリスタルデバイス株式会社 圧電デバイス
JP2017538299A (ja) * 2014-10-22 2017-12-21 応達利電子股▲ふん▼有限公司Interquip Electronics (Shenzhen) Co., Ltd 圧電石英結晶共振器及びその作製方法
JP2021015981A (ja) * 2020-09-30 2021-02-12 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP7375579B2 (ja) 2020-01-28 2023-11-08 セイコーエプソン株式会社 電子時計

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235203A (ja) * 2011-04-28 2012-11-29 Seiko Npc Corp 水晶発振器及びその組立方法
US11854952B2 (en) 2012-04-27 2023-12-26 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US8921987B2 (en) 2012-04-27 2014-12-30 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device having an oscillator
US11309234B2 (en) 2012-04-27 2022-04-19 Lapis Semiconductor Co., Ltd. Semiconductor device having an oscillator and an associated integrated circuit
US9230890B2 (en) 2012-04-27 2016-01-05 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US20200235046A1 (en) * 2012-04-27 2020-07-23 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US9257377B2 (en) 2012-04-27 2016-02-09 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device having an oscillator
US10622944B2 (en) 2012-04-27 2020-04-14 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US10615108B2 (en) 2012-04-27 2020-04-07 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US9787250B2 (en) 2012-04-27 2017-10-10 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US10243515B2 (en) 2012-04-27 2019-03-26 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
JP2014033389A (ja) * 2012-08-06 2014-02-20 Seiko Epson Corp 振動デバイス、電子デバイス、電子機器、および移動体
US9881855B2 (en) 2012-09-14 2018-01-30 Lapis Semiconductor Co., Ltd. Semiconductor device and metering apparatus
US10242939B2 (en) 2012-09-14 2019-03-26 Lapis Semiconductor Co., Ltd. Semiconductor device and metering apparatus
US9543964B2 (en) 2012-09-14 2017-01-10 Lapis Semiconductor Co., Ltd. Semiconductor device and metering apparatus
US9252779B2 (en) 2012-09-14 2016-02-02 Lapis Semiconductor Co., Ltd. Semiconductor device and metering apparatus
CN103441745A (zh) * 2013-08-28 2013-12-11 广东合微集成电路技术有限公司 晶体振荡器的封装结构及封装方法
JP2017538299A (ja) * 2014-10-22 2017-12-21 応達利電子股▲ふん▼有限公司Interquip Electronics (Shenzhen) Co., Ltd 圧電石英結晶共振器及びその作製方法
JP2016086325A (ja) * 2014-10-28 2016-05-19 京セラクリスタルデバイス株式会社 圧電デバイス
JP2015195593A (ja) * 2015-06-22 2015-11-05 セイコーNpc株式会社 水晶発振器
JP7375579B2 (ja) 2020-01-28 2023-11-08 セイコーエプソン株式会社 電子時計
JP2021015981A (ja) * 2020-09-30 2021-02-12 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP7028938B2 (ja) 2020-09-30 2022-03-02 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP2022068291A (ja) * 2020-09-30 2022-05-09 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP7346627B2 (ja) 2020-09-30 2023-09-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2009213061A (ja) 発振器および電子機器
JP5115258B2 (ja) 圧電デバイスおよび電子機器
JP4741385B2 (ja) 構造体
EP2355341A2 (en) Piezoelectric vibrator and oscillator using the same
EP2355342A2 (en) Piezoelectric vibrator and oscillator using the same
JP2008219206A (ja) 圧電発振器
JP4204873B2 (ja) 圧電発振器の製造方法
EP2355344A2 (en) Piezoelectric vibrator and oscillator using the same
JP2007150759A (ja) 圧電振動子収納用パッケージおよび圧電振動装置
JP2006080180A (ja) 電子部品、圧電発振器および電子機器
JP5157315B2 (ja) 圧電デバイスの製造方法、圧電デバイスおよび電子機器
JP2007043462A (ja) 圧電発振器および電子機器
JP2007324933A (ja) 圧電発振器とその製造方法
JP2013143607A (ja) 表面実装用水晶発振器
JP4587727B2 (ja) 圧電振動子収納用パッケージおよび圧電装置
JP2007235791A (ja) 圧電デバイス
JP2008035175A (ja) 圧電発振器
JP2013172356A (ja) 表面実装型水晶発振器
JP4986529B2 (ja) 水晶発振器
JP2007013721A (ja) 圧電発振器
JP2008141417A (ja) 圧電発振器
JP2008109181A (ja) 圧電デバイスおよび電子機器
JP2009239576A (ja) 圧電発振器
JP2011055145A (ja) 電子デバイス
JP2006041926A (ja) 圧電振動子収納用パッケージおよび圧電装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110304

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110304

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110729

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110915

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111219