JP6017901B2 - 半導体装置および計測装置 - Google Patents

半導体装置および計測装置 Download PDF

Info

Publication number
JP6017901B2
JP6017901B2 JP2012203060A JP2012203060A JP6017901B2 JP 6017901 B2 JP6017901 B2 JP 6017901B2 JP 2012203060 A JP2012203060 A JP 2012203060A JP 2012203060 A JP2012203060 A JP 2012203060A JP 6017901 B2 JP6017901 B2 JP 6017901B2
Authority
JP
Japan
Prior art keywords
temperature
frequency
oscillator
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012203060A
Other languages
English (en)
Other versions
JP2014059167A (ja
Inventor
洋助 岩佐
洋助 岩佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2012203060A priority Critical patent/JP6017901B2/ja
Priority to US14/025,721 priority patent/US9252779B2/en
Priority to CN201310415080.2A priority patent/CN103684260B/zh
Publication of JP2014059167A publication Critical patent/JP2014059167A/ja
Priority to US14/928,183 priority patent/US9543964B2/en
Application granted granted Critical
Publication of JP6017901B2 publication Critical patent/JP6017901B2/ja
Priority to US15/365,221 priority patent/US9881855B2/en
Priority to US15/871,866 priority patent/US10242939B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Electric Clocks (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、半導体装置および計測装置に関し、特に発振子を含む発振回路を有する半導体装置および該半導体装置を含む計測装置に関する。
近年、電気やガス、水道などのメータに高度な通信機能を付加して、自動検針や各種サービスを実現する「スマートメーター」に関心が集まりつつある。スマートメーターでは、消費者の電気やガス、水道などの利用履歴をリアルタイムで把握しながら、様々な管理および制御を行う。このため、メータの設置環境を問わず正確な時刻を刻む時間計測機能を有する半導体装置を組み込んだメータの開発が進められている。時間計測機能を有する半導体装置は、一般的に、発振子と、当該発振子に接続された発振回路と、発振回路の出力信号から所定の周波数の計時信号を生成する計時回路とを含んで構成される。発振回路および計時回路は、半導体集積回路内に形成される。
発振子と、当該発振子に接続された発振回路とを有する半導体チップとを同一パッケージ内に組み込んだ半導体装置として、特許文献１には、振動子の外面に設けた外部端子を用いて配線基板の一方の面に振動子を配設すると共に、振動子に接続して発振させる半導体チップを配線基板の上記一方の面に振動子と並べて配置し、半導体チップを覆う樹脂モールド材を配線基板の上記一方の面上に設けたものが開示されている。
また、特許文献２には、発振子と、当該発振子と電気的に接続することによって発振回路を構成する回路部を有するＩＣチップとを備えた回路装置が開示されている。この回路装置において、発振子は複数の電極を有し、ＩＣチップは発振子の複数の電極に対応する複数の発振子パッドを有し、発振子は、自身の複数の電極がＩＣチップ上の複数の発振子パッドにＡＣＦ（Anisotropic Conductive Film）を介して対向しつつ電気的に接続されている。
特開２００９−２１３０６１号公報 特開２０１０−３４０９４号公報
通常、電力メータやガスメータなどの屋外に設置される計測装置は、外界温度の影響を受け易い。時間計測回路に広く用いられる水晶発振子の共振周波数は周囲温度に応じて変化する。従って発振子を含む発振回路の発振周波数は、周囲温度の変化に伴って変動する。発振回路の発振周波数が変動すると正確な時間計測を行うことができなくなる。特に、電力メータなどの計測機器においては常に高い精度で時間計測を行う必要がある。そこで、電力メータなどの計測機器に内蔵される時間計測機能を有する半導体装置では、感温素子（温度センサ）を用いて発振子の温度を測定して発振周波数の変動分を補正することが行われている。この場合、周波数補正を適切に行うために感温素子によって発振子の温度を正確に測定することが重要となる。
例えば、感温素子をＩＣチップに内蔵した構成では、感温素子は、半導体チップの発熱の影響を受けるので、発振子の温度を正確に測定することが困難となる。また、半導体チップ内に内蔵された感温素子としては、ｐｎ接合における順方向電圧ＶＦの温度特性を利用したものなどが想定されるが、このような感温素子では温度に対する出力信号の変化が小さいことやばらつきが大きいことのために、温度測定を高精度に行うことが困難である。このように、半導体チップに内蔵された感温素子では、温度変化に伴う発振周波数の変動分の補正を高精度で行うことが困難である。
一方、水晶発振子などの発振子を用いた発振回路では、共振回路を形成するためのキャパシタが発振子に接続される。このキャパシタを半導体チップに内蔵することで、部品点数を削減することが可能である。しかしながら、半導体で構成されるキャパシタは、半導体チップ内において比較的大きな面積を必要とし、チップサイズの拡大を伴う。従って、キャパシタを半導体チップに内蔵することがかえって高コストとなる場合ある。また、半導体で構成されるキャパシタは、セラミックコンデンサ等のディスクリート品と比較して、容量値のばらつきや温度変化に対する容量値変動も大きく、発振周波数の高精度化が困難である。
このように、感温素子やキャパシタを半導体チップ内に作り込むことで、部品点数の削減を図ることは可能となるものの発振回路の発振周波数を使用温度範囲に亘り高精度化することは困難であり、正確な時間計測を行うことが困難である。
本発明はかかる点に鑑みてなされたものであり、より正確な時間計測を行うことができる時間計測機能を有する半導体装置および該半導体装置を有する計測装置を提供することを目的とする。
上記の目的を達成するために、本発明に係る半導体装置は、発振子と、前記発振子に接続された発振回路、前記発振回路の発振周波数に応じた周波数の計時信号を生成する計時回路、温度情報に基づいて前記計時信号の周波数を補正する周波数補正部を有する半導体チップと、周囲温度を検出し検出した温度を前記温度情報として前記周波数補正部に供給する前記半導体チップとは別体の感温素子および前記発振回路と前記発振回路との双方に接続された前記半導体チップとは別体のキャパシタの少なくとも一方を含むディスクリート素子と、を単一のパッケージ内に含み、前記発振子、前記半導体チップおよび前記ディスクリート素子がリードフレームに設けられ、前記発振子および前記ディスクリート素子が、それぞれボンディングワイヤを介して前記半導体チップに電気的に接続されている。
また、上記の目的を達成するために、本発明に係る計測装置は、発振子と、前記発振子に接続された発振回路、前記発振回路の発振周波数に応じた周波数の計時信号を生成する計時回路、温度情報に基づいて前記計時信号の周波数を補正する周波数補正部を有する半導体チップと、周囲温度を検出し検出した温度を前記温度情報として前記周波数補正部に供給する前記半導体チップとは別体の感温素子および前記発振子と前記発振回路との双方に接続された前記半導体チップとは別体のキャパシタの少なくとも一方を含むディスクリート素子と、を単一のパッケージ内に含む半導体装置と、前記計時信号に基づいて生成した時刻情報に対応付けて計測対象の計測を行う計測部と、を含む。
本発明に係る半導体装置および計測装置によれば、より正確な時間計測を行うことができる時間計測機能を有する半導体装置および該半導体装置を有する計測装置を提供することができる。
本発明の第１の実施形態に係る積算電力計の構成を示す斜視図である。 本発明の第１の実施形態に係る半導体装置の構成を示す平面図である。 図２における３−３線に沿った断面図である。 本発明の第１の実施形態に係る発振子の構成を示す斜視図である。 本発明の第１の実施形態に係る感温素子の構成を示す斜視図である。 本発明の第１の実施形態に係る半導体装置の機能ブロック図である。 本発明の第１の実施形態に係るデータ格納処理の流れを示すフローチャートである。 本発明の第１の実施形態に係る周波数誤差導出処理の流れを示すフローチャートである。 本発明の実施形態に係る周波数誤差導出処理における測定カウンタおよび基準カウンタの動作を示すタイミングチャートである。 本発明の第１の実施形態に係る周波数補正処理の流れを示すフローチャートである。 発振回路における温度と周波数偏差との関係を示す図である。 図１２（ａ）は本発明の第２の実施形態に係る半導体装置の構成を示す平面図、図１２（ｂ）は図１２（ａ）における１２ｂ−１２ｂ線に沿った断面図である。 本発明の第２の実施形態に係る半導体装置の機能ブロック図である。 本発明の第２の実施形態に係るキャパシタの構成を示す斜視図である。 本発明の第２の実施形態に係るキャパシタの温度特性を示す図である。 半発明の第２の実施形態に係る半導体装置の部分的な構成を示す斜視図である。 図１７（ａ）は本発明の第３の実施形態に係る半導体装置の構成を示す平面図、図１７（ｂ）は図１７（ａ）における１７ｂ−１７ｂ線に沿った断面図である。 本発明の第３の実施形態に係る半導体装置の機能ブロック図である。 本発明の第４の実施形態に係る半導体装置の機能ブロック図である。 本発明の第４の実施形態に係る周波数補正処理の流れを示すフローチャートである。 本発明の第５の実施形態に係る半導体装置の機能ブロック図である。 本発明の第５の実施形態に係る周波数補正処理の流れを示すフローチャートである。 本発明の第５の実施形態に係る他の周波数補正処理の流れを示すフローチャートである。 本発明の第６の実施形態に係る半導体装置の機能ブロック図である。 本発明の実施形態に係る半導体モジュールの構成を示す斜視図である。
以下、本発明の実施形態について図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素、部分には同一の参照符を付与している。
[第１の実施形態]
＜積算電力計の構成＞
図１は、本発明の第１の実施形態に係る半導体装置１を備えた積算電力計１０の斜視図である。積算電力量計１０は、住宅などの外壁１００に固定された固定板１０２に取付けられており、主として、本体部１２と、本体部１２を覆う透明のカバー１４と、本体部１２の下部に設けられた接続部１６とで構成されている。
接続部１６の下方からは、電源側配線１８と負荷側配線２０とが接続されており、積算電力量計１０へ電流を供給している。本体部１２は、平面視にて矩形状の箱体であり、本体部１２の内部には、半導体装置１および電力量計測回路２２が基板（図示せず）上に実装されている。電力量計測回路２２は、半導体装置１から出力される計時信号に基づいて時刻情報を生成し、この時刻情報に対応付けて使用電力量を計測する。すなわち、電力量計測回路２２は、単位時間当たりの使用電力量や時間帯別の積算電力量などを計測する。本体部１２の正面には、横長の液晶ディスプレイ１５が設けられている。液晶ディスプレイ１５には、電力量計測回路２２が計測した単位時間当たりの使用電力量や、時間帯別に使用した積算電力量などが表示される。なお、本実施形態に係る積算電力量計１０は、計測手段として電力量計測回路２２を用いた電子式の電力量計であるが、これに限らず、例えば、円盤を回転させて電力量を計測する誘導型の電力量計でもよい。また、本実施形態では、計測装置として使用電力量の計測を行う積算電力計１０を例示しているが、電力以外の他の計測対象、例えば水道やガスなどの使用量を時刻情報に対応付けて計測するものであってもよい。
＜半導体装置の構造＞
図２は、本発明の第１の実施形態に係る半導体装置１の構成を示す平面図、図３は図２における３−３線に沿った断面図である。なお、図２における左右方向をＸ方向と定め、上下方向を矢印Ｙ方向と定め、Ｘ−Ｙ平面と直交する方向をＺ方向と定める。半導体装置１の外形形状は、平面視にて矩形状であり、骨格となるリードフレーム２６と、リードフレーム２６を構成するダイパッド２６Ａの第１の主面２５Ａ上に搭載された感温素子（温度センサ）２７および発振子２８と、ダイパッド２６Ａの第１の主面２５Ａとは反対側の第２の主面２５Ｂ上に搭載された半導体チップ３０と、ダイパッド２６Ａ上に搭載されたこれらの部材を封止するモールド樹脂３２と、を含んで構成されている。
リードフレーム２６は、銅（Ｃｕ）や鉄（Ｆｅ）とニッケル（Ｎｉ）の合金などの金属からなる平板をプレス機で打ち抜いて形成された板材であり、中央部に設けられたダイパッド２６Ａと、ダイパッド２６Ａからその対角線上に外側へ延びる吊りリード２６Ｂと、隣り合う吊りリード２６Ｂの間に設けられた複数のリード（端子）３８とを含んで構成されている。
リード３８は、ダイパッド２６Ａの中央部へ向かって延びる細長の部材であり、ダイパッド２６Ａの周囲に所定の間隔で複数形成されている。本実施形態では、隣り合う吊りリード２６Ｂの間にそれぞれ１６本のリード３８が形成されている。また、リード３８は、ダイパッド２６Ａ側に位置してモールド樹脂３２内に埋設されるインナーリード３８Ａと、半導体装置１の外周端部側に位置して、モールド樹脂３２から露出しているアウターリード３８Ｂと、で構成されている。インナーリード３８Ａは、ダイパッド２６Ａより下方となるように、プレス機で押し下げられ、ダイパッド２６Ａと平行に延びている（図３参照）。また、インナーリード３８Ａの先端部は、めっき膜４０で被覆されている。本実施形態では一例として、めっき膜４０を銀（Ａｇ）で形成しているが、これに限らず、例えば、金（Ａｕ）などの金属でめっき膜を形成してもよい。
アウターリード３８Ｂは、モールド樹脂３２から露出して下方へ屈曲され、先端部がインナーリード３８Ａと平行になっている。すなわち、ガルウィングリードとなっている。また、アウターリード３８Ｂは、半田めっき膜により被覆されている。半田めっき膜の材質としては、錫（Ｓｎ）、錫（Ｓｎ）と鉛（Ｐｂ）の合金、又は錫（Ｓｎ）と銅（Ｃｕ）の合金などが用いられる。
ダイパッド２６Ａは、平面視にて矩形状に形成された平板状の部材である。ダイパッド２６Ａには、ダイパッド２６Ａの第１の主面２５Ａから第２の主面２５Ｂに達する貫通孔２６Ｃ、２６Ｄ、２６Ｅ、２６Ｆが形成されている。これらの貫通孔２６Ｃ〜２６Ｆは、それぞれ矩形形状を有している。なお、本実施形態では、貫通孔２６Ｃ〜２６Ｆとして４辺がリードフレーム２６によって囲まれた形態を例示したが、貫通孔２６Ｃ〜２６Ｆは、１辺を開放したコの字型の切り欠き状の形態であってもよい。
貫通孔２６Ｃおよび２６ＤはＹ方向に並置されており、これらの貫通孔２６Ｃおよび２６Ｄの間の領域は、感温素子２７を搭載するための感温素子搭載領域としての感温素子搭載梁４１となっている。同様に、貫通孔２６Ｅおよび２６ＦはＹ方向に並置されており、これらの貫通孔２６Ｅおよび２６Ｆの間の領域は、発振子２８を搭載するための発振子搭載領域としての発振子搭載梁４２が形成されている。
発振子２８は、ダイパッド２６Ａの第１の主面２５Ａ側において発振子搭載梁４２に接合されている。本実施形態では発振子２８として、一般的な電子機器に搭載される発振周波数が３２．７６８ｋＨｚの面実装タイプの発振子を用いている。
図４は、発振子２８の構成を示す斜視図である。なお図４には、ダイパッド２６Ａに形成された貫通孔２６Ｅ、２６Ｆおよび発振子搭載梁４２が発振子２８とともに示されている。発振子２８は、振動片２８１と、振動片２８１を収容する直方体のパッケージ本体２８２と、蓋体２８３と、を含んで構成されている。振動片２８１は、人工水晶で形成された音叉型の水晶片の表面に励起電極２８１Ａを成膜した水晶振動片であり、励起電極２８１Ａに電流を流すと、圧電効果により振動片２８１が発振する。ここで、振動片２８１としては、音叉型に限らず、ＡＴカットの水晶片を用いてもよい。また、水晶の他に、タンタル酸リチウム（ＬｉＴａＯ３）やニオブ酸リチウム（ＬｉＮｂＯ３）で形成した振動片を用いてもよい。さらに、シリコンで形成されたＭＥＭＳ振動片を用いてもよい。
パッケージ本体２８２は、上部が開口した箱体であり、長手方向一端側の底部には、振動片２８１が固定される台座２８４が形成されている。この台座２８４に振動片２８１の基部を固定して、振動可能とし、真空状態でパッケージ本体２８２と蓋体２８３とを接合することで、振動片２８１が気密封止される。また、パッケージ本体２８２の下面の両端には、励起電極２８１Ａと電気的に接続された外部端子２８５が所定の距離Ｌ１を離して形成されている。また、外部端子２８５間の距離Ｌ１は、発振子搭載用梁４２の幅Ｌ２よりも大きいものとされている。
外部端子２８５は、パッケージ本体２８２の幅と同じ幅に形成されており、図２に示すように、外部端子２８５の大きさは、後述する半導体チップ３０に形成された電極パッド５０、及び発振子用電極パッド５１ａより大きくなっている。また、外部端子２８５は、ダイパッド２６Ａの貫通孔２６Ｅおよび２６Ｆよりも小さく形成されている。発振子２８は、発振子搭載梁４２を跨ぐようにダイパッド２６Ａの第１の主面２５Ａに接合される。これにより、発振子２８の両端に形成された２つの外部端子２８５は、それぞれ貫通孔２６Ｅおよび２６Ｆを介してダイパッド２６Ａの第２の主面２５Ｂ側に露出する。
感温素子２７は、ダイパッド２６Ａの第１の主面２５Ａ側において貫通孔２６Ｃと２６Ｄの間に形成された発振子搭載梁４１に接合されている。本実施形態では、感温素子２７は、温度変化に応じて抵抗値が変化する面実装タイプのサーミスタである。感温素子２７は、例えばＭｎ、Ｃｏ、Ｎｉを主体とする遷移金属酸化物を主原料とするセラミック半導体により構成され、温度上昇とともに抵抗値が小さくなる。なお、感温素子２７は、チタン酸バリウムを主成分とし、微量の希土類元素を添加して導電性を持たせたチタン酸バリウム系酸化物半導体により構成されていてもよい。この場合、温度上昇とともに抵抗値が大きくなる。
図５は、感温素子２７の構成を示す斜視図である。なお図５には、ダイパッド２６Ａに形成された貫通孔２６Ｃ、２６Ｄおよび感温素子搭載梁４１が感温素子２７とともに示されている。感温素子２７は、セラミック半導体やチタン酸バリウム系酸化物半導体などからなる抵抗体２７１と、抵抗体２７１の両端に設けられた外部端子２７２とを含んで構成されている。外部端子２７２間の距離Ｌ３は、感温素子搭載梁４１の幅Ｌ４よりも大きいものとされている。図２に示すように、外部端子２７２の大きさは、後述する半導体チップ３０に形成された電極パッド５０、及び感温素子用電極パッド５１ｂより大きくなっている。また、外部端子２７２よりダイパッド２６Ａの貫通孔２６Ｃおよび２６Ｄの方が大きく形成されている。感温素子２７は、感温素子搭載梁４１を跨ぐようにダイパッド２６Ａの第１の主面２５Ａに接合されている。これにより、感温素子２７の両端に形成された２つの外部端子２７２は、それぞれ貫通孔２６Ｃおよび２６Ｄを介してダイパッド２６Ａの第２の主面２５Ｂ側に露出している。
図２及び図３に示すように、半導体チップ３０は、ダイパッド２６Ａの第２の主面２５Ｂ上におけるダイパッド２６Ａの中央部に搭載されている。半導体チップ３０は、ダイパッド２６Ａに形成された貫通孔２６Ｃ〜２６Ｆを部分的に塞ぐように配置され、第１および第２の主面２５Ａ、２５Ｂと平行な方向（Ｘ−Ｙ平面の方向）において感温素子２７および発振子２８の双方と部分的に重なるように配置されている。貫通孔２６Ｃ〜２６Ｆが半導体チップ３０によって塞がれていない部分において、感温素子２７の外部端子２７２および発振子２８の外部端子２８５が、半導体チップ３０が搭載されている第２の主面２５Ｂ側に露出している。すなわち、図２に示すように、半導体チップ３０の左側エッジの外側に、貫通孔２６Ｃおよび２６Ｄを介して第２の主面側２５Ｂ側に露出した感温素子２７の外部端子２７２が延在しており、半導体チップ３０の右側エッジの外側に、貫通孔２６Ｅおよび２６Ｆを介して第２の主面側２５Ｂ側に露出した発振子２８の外部端子２８５が延在している。
矩形形状をなす半導体チップ３０の各辺に沿った外周部には、複数の電極パッド５０が設けられている。電極パッド５０はそれぞれ、ボンディングワイヤ５２を介してインナーリード３８Ａと電気的に接続されている。なお、本実施形態では、電極パッド５０の数は、リード３８の数と一致するように半導体チップ３０の各辺に１６個ずつ設けられているが、これに限らず、リード３８の数より多く設けて他の用途に使用してもよい。
半導体チップ３０の発振子２８側のエッジには、電極パッド５０とは別に発振子２８に接続される発振子用電極パッド５１ａが設けられている。発振子用電極パッド５１ａは、半導体チップ３０のＹ方向の中央部である発振子搭載梁４２の上方に２個設けられている。発振子用電極パッド５１ａは、それぞれ、貫通孔２６Ｅおよび２６Ｆを介してダイパッド２６Ａの第２の主面２５Ｂ側に露出している発振子２８の外部端子２８５とボンディングワイヤ５３ａを介して電気的に接続されている。なお、ボンディングワイヤ５２および５３ａは、金（Ａｕ）またはアルミニウム（Ａｌ）、銅（Ｃｕ）等の金属からなる線状の導電部材である。発振子２８に接続される発振子用電極パッド５１ａは、半導体チップ３０の同じ辺に設けられた電極パッド５０から離間して設けられている。換言すると、発振子用電極パッド５１ａと電極パッド５０との間の距離は、電極パッド５０間の距離よりも長くなっている。
発振子用電極パッド５１ａと発振子２８の外部端子２８５とを接続しているボンディングワイヤ５３ａと、電極パッド５０とインナーリード３８Ａとを接続しているボンディングワイヤ５２は、立体交差している。すなわち、図３に示すように、ボンディングワイヤ５２は、ボンディングワイヤ５３ａを跨ぐようにして形成されている。ボンディングワイヤ５２と５３ａとの間で短絡が生じないように、ボンディングワイヤ５３ａの頂点は、ボンディングワイヤ５２の頂点より低くなるようにループ形成されている。なお、全てのボンディングワイヤ５２の頂点の高さが、ボンディングワイヤ５３ａの頂点の高さよりも高くてもよいが、少なくともボンディングワイヤ５３ａと立体交差するボンディングワイヤ５２の頂点の高さがボンディングワイヤ５３ａの頂点の高さよりも高ければよい。
また、半導体チップ３０の中心と発振子２８の中心ＣＰとがＸ軸上で略一致するように平行に配置されている。すなわち、発振子２８の中心ＣＰのＸ軸からのＹ軸方向へのずれ幅は、中央部のＹ軸方向の幅よりもせまい。そのような配置状態において、半導体チップ３０の任意の一辺の中央付近に設けられた発振子用電極パッド５１ａと、発振子２８の長手方向の両端に互いに離間して配置された外部端子２８５とをボンディングワイヤ５３ａで接続している。それと共に、発振子用電極パッド５１ａを挟むように並べて配置された電極パッド５０と、電極パッド５０とＹ軸方向に平行に並んでいるインナーリード３８Ａとをボンディングワイヤ５２で接続している。
さらに、発振子用電極パッド５１ａが電極パッド５０から離間して設けられているため、ボンディングワイヤ５２は、ボンディングワイヤ５３ａの半導体チップ３０より低くなった部分を通過することとなる。すなわち、ボンディングワイヤ５２は、ボンディングワイヤ５３ａの頂点付近を通過して交差することを回避でき効率的に立体交差させることができる。さらに、ボンディングワイヤ５２の頂点の高さを低く抑えることができるため、パッケージの高さを低くすることも可能である。
また、発振子２８の外部端子２８５におけるボンディングワイヤ５３ａの接続位置は、Ｘ方向において、発振子２８の中心位置よりインナーリード３８Ａ側にずれている。このように接続することで、ボンディングワイヤ５３ａが半導体チップ３０のエッジに接触することを低減することができる。一方Ｙ方向においては、発振子２８の外部端子２８５の中心より発振子２８の中心方向にずれている。このように接続することで、ボンディングワイヤ５２との交差回数を減らすことが可能である。
半導体チップ３０の感温素子２７側のエッジには、電極パッド５０とは別に感温素子２７に接続される感温素子用電極パッド５１ｂが設けられている。感温素子用電極パッド５１ｂは、半導体チップ３０のＹ方向の中央部である感温素子搭載梁４１の上方に２個設けられている。感温素子用電極パッド５１ｂは、それぞれ、貫通孔２６Ｃおよび２６Ｄを介してダイパッド２６Ａの第２の主面２５Ｂ側に露出している感温素子２７の外部端子２７２とボンディングワイヤ５３ｂを介して電気的に接続されている。
感温素子用電極パッド５１ｂと電極パッド５０の配置関係は、上記した発振子用電極パッド５１ａと電極パッド５０の配置関係と同様であり、従って、ボンディングワイヤ５３ｂとボンディングワイヤ５０との配置関係も発振子２８側のボンディングワイヤ５３ａとボンディングワイヤ５０との配置関係と同様である。すなわち、感温素子２７に接続される感温素子用電極パッド５１ｂは、半導体チップ３０の同じ辺に設けられた電極パッド５０から離間して設けられている。換言すると、感温素子用電極パッド５１ｂと電極パッド５０との間の距離は、電極パッド５０間の距離よりも長くなっている。
感温素子用電極パッド５１ｂと感温素子２７の外部端子２８５とを接続しているボンディングワイヤ５３ｂと、電極パッド５０とインナーリード３８Ａとを接続しているボンディングワイヤ５２は、立体交差している。すなわち、図３に示すように、ボンディングワイヤ５２は、ボンディングワイヤ５３ｂを跨ぐようにして形成されている。ボンディングワイヤ５２と５３ｂとの間で短絡が生じないように、ボンディングワイヤ５３ｂの頂点は、ボンディングワイヤ５２の頂点より低くなるようにループ形成されている。
また、半導体チップ３０の中心と感温素子２７の中心とがＸ軸上で略一致するように平行に配置されている。すなわち、感温素子２７の中心のＸ軸からのＹ軸方向へのずれ幅は、中央部のＹ軸方向の幅よりもせまい。そのような配置状態において、感温素子用電極パッド５１ｂと、感温素子２７の長手方向の両端に互いに離間して配置された外部端子２７２とをボンディングワイヤ５３ｂで接続している。それと共に、感温素子用電極パッド５１ｂを挟むように並べて配置された電極パッド５０と、電極パッド５０とＹ軸方向に平行に並んでいるインナーリード３８Ａとをボンディングワイヤ５２で接続している。
さらに、感温素子用電極パッド５１ｂが電極パッド５０から離間して設けられているため、ボンディングワイヤ５２は、ボンディングワイヤ５３ｂの半導体チップ３０より低くなった部分を通過することとなる。すなわち、ボンディングワイヤ５２は、ボンディングワイヤ５３ｂの頂点付近を通過して交差することを回避でき効率的に立体交差させることができる。さらに、ボンディングワイヤ５２の頂点の高さを低く抑えることができるため、パッケージの高さを低くすることも可能である。
また、感温素子２７の外部端子２７２におけるボンディングワイヤ５３ｂの接続位置は、Ｘ方向において、感温素子２７の中心位置よりインナーリード３８Ａ側にずれている。このように接続することで、ボンディングワイヤ５３ｂが半導体チップ３０のエッジに接触することを低減することができる。一方Ｙ方向においては、感温素子２７の外部端子２７２の中心より感温素子２７の中心方向にずれている。このように接続することで、ボンディングワイヤ５２との交差回数を減らすことが可能である。
感温素子２７、発振子２８、半導体チップ３０、及びリードフレーム２６は、モールド樹脂３２により封止されている。モールド樹脂３２は、内部に空隙を設けないように充填されている。モールド樹脂３２の感温素子２７および発振子２８が搭載されている側の表面からインナーリード３８の中心までの距離Ｈ１は、モールド樹脂３２の半導体チップ３０が搭載されている側の表面からインナーリード３８の中心までの距離Ｈ２よりも大きい。本実施形態では、距離Ｈ１は、距離Ｈ２の２倍以上となっている。また、モールド樹脂３２の半導体チップ３０が搭載されている側の表面からダイパッド２６の中心までの距離Ｈ３は、モールド樹脂３２の半導体チップ３０が搭載されている側の表面からインナーリード３８の中心までの距離Ｈ２よりも大きい。なお、本実施形態では、モールド樹脂３２として、シリカ系の充填材を含有した熱硬化性のエポキシ樹脂を用いているが、これに限らず、例えば、熱可塑性の樹脂を用いてもよい。
次に、本実施形態に係る半導体装置１の機能的な構成について説明する。図６は、本発明の第１の実施形態に係る半導体装置１の機能ブロック図である。図６に示すように、半導体チップ３０には、発振回路６１、分周回路６２、計時回路６３、制御回路６０、レジスタ部７０、測定カウンタ８１および基準カウンタ８２が内蔵されている。
発振回路６１は、発振子２８とボンディングワイヤ５３ａを介して電気的に接続されており、発振子２８とともに共振回路を構成するキャパシタや発振を持続させるためのアンプ（図示せず）等を含み、周波数３２．７６８ｋＨｚの出力信号を生成する。分周回路６２は、発振回路６１から出力された信号を例えば１５分周することにより１Ｈｚの出力信号を生成する。計時回路６３は、制御回路６０から供給される周波数補正量に基づいて分周回路６２の出力信号の温度変化に伴う周波数ずれを補正して、これを計時信号として出力する。すなわち計時信号は高精度化された１Ｈｚの信号である。
感温素子２７は、上記したように周囲温度に応じて抵抗値が変化するサーミスタである。制御回路６０は、ボンディングワイヤ５３ｂを介して感温素子２７に接続されており、感温素子２７の抵抗値を測定することにより周囲温度を検知する。感温素子２７は、ダイパッド２６Ａの第１の主面２５Ａ上に発振子２８と並置するように搭載されているので、発振子２８と略同一の温度環境に置かれている。従って、感温素子２７によって検知される温度は、発振子２８の温度と略一致している。
レジスタ部７０は、温度変化に伴う発振回路６１および分周回路６２の出力信号の周波数変化を補正するための各種データを格納するための複数のレジスタ７１〜７５を含んでいる。すなわち、レジスタ部７０は、温度計測値レジスタ７１、低温レジスタ７２、常温レジスタ７３、高温レジスタ７４および周波数補正レジスタ７５により構成される。温度計測値レジスタ７１は、感温素子２７により測定された温度を示すデータを格納するレジスタである。低温レジスタ７２は、低温環境下において、感温素子２７により測定された温度を示すデータおよび制御回路６０によって導出された発振回路６１の出力信号の周波数誤差を格納するレジスタである。常温レジスタ７３は、常温環境下において、感温素子２７により測定された温度を示すデータおよび制御回路６０によって導出された発振回路６１の出力信号の周波数誤差を格納するレジスタである。高温レジスタ７４は、高温環境下において、感温素子２７により測定された温度を示すデータおよび制御回路６０によって導出された発振回路６１の出力信号の周波数誤差を格納するレジスタである。周波数補正レジスタ７５は、制御回路６０により導出された周波数補正量を格納するためのレジスタである。これらの各レジスタ７１〜７５は、データバス７６を介して制御回路６０に接続されている。制御回路６０は、データバス７６を介して各レジスタ７１〜７５に対してデータの書き込みおよび読み出しを行う。
測定カウンタ８１は、制御回路６０による制御に基づいて発振回路６１の出力信号（３２．７６８ｋＨｚ）のパルス数をカウントするカウンタである。基準カウンタ８２は、制御回路６０による制御に基づいて外部から供給される基準クロック信号のパルス数をカウントするカウンタである。基準クロック信号は、リード３８を介して外部から供給される周波数精度の高い例えば１０ＭＨｚのパルス信号である。なお、基準クロック信号の周波数は任意であるが、発振回路６１の発振周波数（３２．７６８ｋＨｚ）よりも高いことが好ましい。測定カウンタ８１および基準カウンタ８２のカウント値は、制御回路６０に供給される。制御回路６０は、測定カウンタ８１および基準カウンタ８２からそれぞれ供給されるカウント値に基づいて発振回路６１の出力信号の周波数誤差を導出する。
制御回路６０は、後述するデータ格納処理プログラム（図７参照）、周波数誤差導出プログラム（図８参照）、周波数補正処理プログラム（図１０参照）を格納したＲＯＭと、これらのプログラムを実行するためのＣＰＵと、ＣＰＵにおける処理内容を一時的に記憶しておくためのＲＡＭ等を備えたコンピュータで構成されている。制御回路６０は、これらの各種プログラムの実行時において、導出した周波数誤差のレジスタ部７０への書き込みおよび読み出し処理、測定カウンタ８１および基準カウンタ８２の動作制御などを行い、また、レジスタ部７０に格納されたデータに基づいて、周波数補正量を導出し、これを計時回路６３に供給する。
＜データ格納処理＞
以下に、半導体装置１の制御回路６０が、周波数補正量を導出するための各種データをレジスタ部７０に格納するデータ格納処理について説明する。このデータ格納処理は、例えば半導体装置１の出荷前に実施される出荷検査時に行われる。
半導体装置１は、出荷検査時に所定温度に設定された恒温槽の内部に投入される。制御回路６０は、データ格納処理を実行すべき制御信号が外部からリード３８を介して供給されるとデータ格納処理プログラムを実行する。なお、当該制御信号には、恒温槽に設定された温度が常温、高温、または低温の何れであるかを示す情報が含まれている。図７は、制御回路６０において実行されるデータ格納処理プログラムの処理の流れを示すフローチャートである。このプログラムは、制御回路６０が有する記憶手段（ＲＯＭ）に予め記憶されている。
ステップＳ１０１において、制御回路６０は、データ格納処理を実行すべき制御信号を受信してから所定時間（例えば、数時間）が経過したか否かを判定する。上記所定時間は、半導体装置１の内部温度が定常状態となるために必要な時間が確保されていることが好ましい。
制御回路６０は、ステップＳ１０１において所定時間が経過したと判定すると、ステップＳ１０３において、感温素子２７によって温度計測値を取得し、取得した計測値を温度計測値レジスタ７１に格納する。感温素子２７は、ダイパッド２６Ａの第１の主面２５Ａ上に発振子２８と並置するように搭載されているので、発振子２８と略同一の温度環境に置かれている。従って、感温素子２７によって検知される温度は、発振子２８の温度と略一致している。
ステップＳ１０５において、制御回路６０は、発振回路６１の出力信号の周波数誤差を導出する周波数誤差導出処理を行う。発振回路６１の出力信号の周波数誤差とは、目標周波数である３２．７６８ｋＨｚからのずれ量をいう。図８は、ステップＳ１０５に対応する本実施形態に係る周波数誤差導出処理の流れを示すフローチャートである。図９は、周波数誤差導出処理における測定カウンタ８１および基準カウンタ８２の動作を示すタイミングチャートであり、図９（ａ）はカウント開始時を示し、図９（ｂ）は、カウント停止時を示している。
ステップＳ２０１において、制御回路６０は、測定カウンタ８１に対してカウント動作を開始すべき制御信号を供給する。かかる制御信号を受信した測定カウンタ８１は、発振回路６１の出力信号におけるパルス数のカウントを開始するとともに、カウント動作を開始したことを示す測定カウンタ動作信号を基準カウンタ８２に供給する。基準カウンタ８２は、この測定カウンタ動作信号を受信すると、外部からリード３８を介して供給される基準クロック信号のパルス数のカウントを開始する。すなわち、測定カウンタ８１と基準カウンタ８２は略同時にカウント動作を開始する。本実施形態において、基準クロック信号は、周波数精度の高い１０ＭＨｚの信号であり、図示しない信号発生装置によって生成されて半導体装置１に供給される。測定カウンタ８１および基準カウンタ８２のカウント値は、制御回路６０に供給される。
ステップＳ２０３において、制御回路６０は、測定カウンタ８１のカウント値が予め定められた所定値（本実施形態では、１秒に相当する３２７６８）に達したか否かを判定する。制御回路６０は、測定カウンタ８１のカウント値が所定値未満と判定した場合には、測定カウンタ８１および基準カウンタ８２にカウント動作を継続させる。一方、制御回路６０は、測定カウンタ８１のカウント値が所定値に達したと判定すると、ステップＳ２０５において、カウント動作を停止すべき制御信号を測定カウンタ８１に供給する。かかる制御信号を受信した測定カウンタ８１は、発振回路６１の出力信号におけるパルス数のカウントを停止するとともに、カウント動作を停止したことを示す測定カウンタ動作信号を基準カウンタ８２に供給する。基準カウンタ８２は、この測定カウンタ動作信号を受信すると、基準クロック信号のパルス数のカウントを停止する。すなわち、測定カウンタ８１と基準カウンタ８２は略同時にカウント動作を停止させる。測定カウンタ８１および基準カウンタ８２のカウント値は、制御回路６０に供給される。
ステップＳ２０７において、制御回路６０は、測定カウンタ８１のカウント値および基準カウンタ８２のカウント値に基づいて発振回路６１の出力信号の周波数誤差を導出する。すなわち、制御回路６０は、発振回路６１の出力信号におけるパルス数のカウント値（すなわち、３２７６８）を、同一時間内に得られた基準クロック信号のカウント値と比較することにより発振回路６１の出力信号の周波数誤差を導出する。本実施形態では、基準クロック信号の周波数が１０ＭＨｚとされているので、基準カウンタ８２のカウント値が１０００００００(十進数）であれば、発振回路６１の出力信号により正確に１秒を計時できていると推定できる。従って、この場合、発振回路６１の周波数誤差は０であり周波数補正量は０でとなる。一方、例えば、基準カウンタ８２のカウント値が１００００００２（十進数）であれば、発振回路６１の出力信号の周波数が０．２ｐｐｍだけ低下しているものと推定できる。従って、この場合、発振回路６１の出力信号の周波数をその誤差の分、すなわち０．２ｐｐｍだけ高くなるように補正する必要がある。つまり、周波数補正量は＋０．２ｐｐｍとなる。また、例えば、基準カウンタ８２のカウント値が”９９９９９９０（十進数）”であれば、発振回路６１の出力信号の周波数が１．０ｐｐｍだけ高くなっているものと推定できる。従って、この場合、発振回路６１の出力信号の周波数をその誤差の分、すなわち１．０ｐｐｍだけ低くなるように補正する必要がある。つまり、周波数補正量は−１．０ｐｐｍとなる。以上の各処理を経て周波数誤差導出処理が完了する。
周波数誤差導出処理が完了すると、制御回路６０はステップＳ１０７において（図７参照）、ステップＳ１０３において取得した温度計測値と、ステップＳ２０７において導出した周波数誤差とを対応付けてこれらを、恒温槽に設定された温度が常温である場合には常温レジスタ７３に格納し、恒温槽に設定された温度が高温である場合には高温レジスタ７４に格納し、恒温槽に設定された温度が低温である場合には低温レジスタ７２に格納して本プログラムを終了する。
半導体装置１は、槽内の温度が低温、常温、高温の各温度に設定された恒温槽内に順次投入され、上記したデータ格納処理プログラムを繰り返し実行する。これにより、低温レジスタ７２、常温レジスタ７３、高温レジスタ７４にそれぞれ、各温度環境下における温度計測値および発振回路６１における周波数誤差が格納される。
＜周波数補正処理＞
次に、上記したデータ格納処理が完了した半導体装置１における周波数補正処理について説明する。周波数補正処理とは、発振子２８の周波数温度特性に起因して発振回路６１および分周回路６２の出力信号に生ずる周波数誤差を補正する処理をいう。
制御回路６０は、積算電力計１０（図１参照）に組み込まれた状態において、所定期間毎に、あるいはシステムリセット時やリード３８を介した制御信号の入力に応じて周波数補正処理プログラムを実行する。図１０は、制御回路６０において実行される周波数補正処理プログラムの処理の流れを示すフローチャートである。このプログラムは、制御回路６０が有する記憶手段に予め記憶されている。
ステップＳ３０１において制御回路６０は、低温レジスタ７２、常温レジスタ７３および高温レジスタ７４に格納されている温度計測値および周波数誤差を読み出す。
ステップ３０３において制御回路６０は、ステップＳ３０１において読み出した温度計測値および周波数誤差に基づいて発振回路６１における温度と周波数偏差との関係を示す関係式（周波数温度特性）を導出する。ここで、図１１は、一般的な音叉型水晶発振子を含む発振回路における温度と周波数偏差との関係（すなわち周波数温度特性）を示す図である。図１１に示されるグラフは、下記の（１）式で表される。なお、（１）式において、ｆは周波数偏差、ａは二次温度係数、Ｔは測定された温度、Ｔ０は頂点温度、ｂは頂点誤差である。
ｆ＝ａ×（Ｔ−Ｔ０）２＋ｂ ・・・（１）
（１）式においてａ、Ｔ０、ｂは、使用する発振子に応じて定まる定数であり、これらの値は発振子の固体ばらつきによって増減する。従って、実測値に基づいてａ、Ｔ０、ｂを求めることにより発振回路６１の周波数温度特性を正確に求めることが可能となる。制御回路６０は、各レジスタ７２〜７４から読み出した周波数誤差および温度計測値を（１）式におけるｆおよびＴにそれぞれ代入することにより、ａ、Ｔ０およびｂの値を導出し、これによって発振回路６１の温度と周波数偏差の関係式（周波数温度特性）を導出する。
ステップＳ３０５において制御回路６０は、感温素子２７によって温度計測値を取得し、取得した温度計測値を温度計測値レジスタ７１に格納する。
ステップＳ３０７において制御回路６０は、温度計測値レジスタ７１に格納された温度計測値をステップＳ３０３において導出した関係式に代入することにより、当該温度における周波数偏差を周波数補正量として導出し、これを周波数補正レジスタ７５に格納する。
ステップＳ３０９において制御回路６０は、周波数補正レジスタ７５に格納された周波数補正量を示す補正データを計時回路６３に供給して本ルーチンが終了する。計時回路６３は、分周回路６２の出力信号の周波数を制御回路６０から供給される補正データに基づいて補正して計時信号を生成し、これを後段の電力量計測回路２２（図１参照）に供給する。
このように本実施形態に係る半導体装置１では、製品出荷時に常温、低温、高温の各温度環境下における発振回路６１の周波数誤差を実測により求め、これを温度計測値とともにレジスタ部７０に格納しておく。そして、製品出荷後においてレジスタ部７０に格納されたデータに基づいて導出された発振回路６１の温度と周波数偏差の関係式から周波数補正量を導出し、温度変化による発振回路６１の周波数変動分を、導出した周波数補正量に応じて補正して高精度な計時信号を生成する。
以上の説明から明らかなように、本発明の第１の実施形態に係る半導体装置１において、感温素子２７、発振子２８および半導体チップ３０がモールド樹脂３２で封止されて一体となっており、半導体チップ３０は、発振回路６１、分周回路６２、及び計時回路６３を内蔵している。従って、図１に示す積算電力量計１０の内部の基板に半導体装置１を実装するだけで時間を計測することができる。すなわち、発振子２８や分周回路６２などを別々に基板へ実装する必要がない。そのため、発振子と半導体装置との接続調整などの手間も不要となる。
また、感温素子２７は、半導体チップ３０とは別体のディスクリート品であるので、感温素子を半導体チップ３０に内蔵した場合と比較して、温度計測値に及ぶ半導体チップ３０の発熱の影響を低減することができる。また、感温素子２７を半導体チップ３０とは別体とすることで、所望の特性を有する感温素子を選択することが可能となる。例えば、感温素子２７としてサーミスタを使用することも可能となる。サーミスタは、温度変化に対する抵抗値変化が大きく且つばらつきも小さいものもあるので、感温素子を半導体チップ３０に内蔵した場合と比較して温度検出精度を向上させることができる。
また、ダイパッド２６Ａの第１の主面２５ａ上において感温素子２７と発振子２８とが並置されているので、感温素子２７と発振子２８の温度環境を一致させることができる。これにより、感温素子２７によって発振子２８の温度を正確に計測すること可能となり、発振子２８の温度特性に起因する発振回路６１の周波数誤差をより正確に補正することが可能となる。また、上記の実施形態では感温素子２７を構成する抵抗体２７１を直接ダイパッド２６Ａに接続する構成としたが、発振子２８と同様の構成となるように、抵抗体２７１を外部端子を有する真空容器（図示せず）内に真空封止し、この真空容器をダイパッド２６Ａに接続することとしてもよい。これにより、抵抗体２７１の温度環境を水晶振動片２８１の温度環境に更に近づけることができ、周波数補正をより正確に行うことができる。
また、感温素子２７および発振子２８は、ダイパッド２６Ａの反対側に搭載された半導体チップ３０と、第１および第２の主面と平行な方向において部分的にオーバラップするように配置されているので、これらの部材をダイパッド２６Ａの同一面に並置した場合と比較してパッケージサイズを小さくすることができる。
また、感温素子２７の外部端子２７２および発振子２８の外部端子２８５は、貫通孔２６Ｃ〜２６Ｆを介して半導体チップ３０が搭載されたダイパッド２６Ａの第２の主面２５Ｂ側に露出しているので、リードフレーム２６の両面に部品が搭載されているにもかかわらず、リードフレーム２６を反転させることなく半導体チップ３０と感温素子２７および発振子２８とをボンディングワイヤ５３ａ、５３ｂを介して接続することが可能となる。また、このような構成によれば、半導体チップ３０と感温素子２７および発振子２８とを接続するボンディングワイヤ５３ａ、５３ｂの長さを最短とすることができる。これにより、配線抵抗を低減することができ、更に、ノイズの影響を受けにくくすることができる。また、互いに平行に伸長するボンディングワイヤ５２間では、ノイズが発生し易いが、発振子２８と半導体チップ３０とを接続するボンディングワイヤ５３ａおよび感温素子２７と半導体チップ３０とを接続するボンディングワイヤ５３ｂは、半導体チップ３０とリード３８とを接続するボンディングワイヤ５２と立体交差しているので、ノイズの影響を低減することができる。また、感温素子２７および発振子２８は、ダイパッド２６Ａの第１の主面２５Ａに密着しているので、ワイヤーボンディング時においてキャピラリが貫通孔２６Ｃ〜２６Ｆのエッジ部に接触することを防止することができる。
また、本発明の第１の実施形態に係る半導体装置１によれば、制御回路６０は、低温、常温、高温といった複数の温度環境下において実測された発振回路６１の周波数誤差を各レジスタ７２〜７４に記憶し、記憶した周波数誤差に基づいて発振回路６１の周波数温度特性を導出する。このように、制御回路６０は、発振子毎に異なる周波数温度特性を実測により導出するので、より正確な周波数温度特性を取得することができる。また、制御回路６０は、導出した周波数温度特性に基づいて周波数補正量を導出し、計時回路６３は、この周波数補正量に基づいて分周回路６２の出力信号における周波数を補正して計時信号を生成するので、より正確な時間計測を行うことが可能となる。
なお、上記の実施形態では、発振回路６１における温度と周波数偏差の関係式の導出を周波数補正処理の中で行う場合を例示したが（図１０参照）、関係式の導出を製品出荷前のデータ格納処理の中で行い、導出した関係式あるいは定数ａ、Ｔ０、ｂをレジスタに格納しておくようにしてもよい。
［第２の実施形態］
以下に本発明の第２の実施形態に係る半導体装置について説明する。図１２（ａ）は、本発明の第２の実施形態に係る半導体装置２の構成を示す平面図、図１２（ｂ）は、図１２（ａ）における１２ｂ−１２ｂ線に沿った断面図である。なお、図１２においては、ダイパッド２６Ａ上の構成のみが抽出されて示されており、図２および図３において示されているリード３８、電極パッド５０、リード３８と電極パッド５０とを接続するボンディングワイヤ５２およびモールド樹脂３２などが省略されている。図１３は、本実施形態に係る半導体装置２の機能的な構成を示すブロック図である。
本実施形態に係る半導体装置２は、ダイパッド２６Ａの第１の主面２５Ａ上に搭載された半導体チップ３０および発振子２８と、第２の主面２５Ｂ上に搭載されたキャパシタＣＧＬおよびＣＤＬとを含んでいる。すなわち、第１の実施形態において半導体チップ３０内の発振回路６１に内蔵されていたキャパシタＣＧＬおよびＣＤＬは、本実施形態では、半導体チップ３０から分離されてダイパッド２６Ａの第２の主面２５Ｂ上に搭載されている。キャパシタＣＧＬおよびＣＤＬは、発振子２８とともに共振回路を構成するものである。なお、本実施形態において感温素子（温度センサ）は、半導体チップ３０に内蔵されている。
ダイパッド２６Ａには、第１の主面２５Ａから第２の主面２５Ｂに達する貫通孔２６Ｇ、２６Ｈ、２６Ｉが形成されている。これらの貫通孔２６Ｇ〜２６Ｉは、それぞれ矩形形状を有しており、Ｙ方向に沿って配列されている。半導体チップ３０および発振子２８は、ダイパッド２６Ａの第１の主面２５Ａ上において貫通孔２６Ｇ〜２６Ｉを間に挟んだ状態でＸ方向に並置されている。
ダイパッド２６Ａの第２の主面２５Ｂ上における貫通孔２６Ｇおよび２６Ｈの間の領域は、キャパシタＣＧＬを搭載するための第１のキャパシタ搭載領域としての第１のキャパシタ搭載梁４３ａとなっている。同様に、貫通孔２６Ｈおよび２６Ｉの間の領域は、キャパシタＣＤＬを搭載するための第２のキャパシタ搭載領域としての第２のキャパシタ搭載梁４３ｂとなっている。キャパシタＣＧＬは、ダイパッド２６Ａの第２の主面２５Ｂ側において貫通孔２６Ｇと２５Ｈの間に形成された第１のキャパシタ搭載梁４３ａに接合されている。キャパシタＣＤＬは、ダイパッド２６Ａの第２の主面２５Ｂ側において貫通孔２６Ｈと２６Ｉの間に形成された第２のキャパシタ搭載梁４３ｂに接合されている。
図１４は、キャパシタＣＧＬおよびＣＤＬの構成を示す斜視図である。なお、図１４には、ダイパッド２６Ａに形成された貫通孔２６Ｇ、２６Ｈ、２６Ｉおよびキャパシタ搭載梁４３ａ、４３ｂがキャパシタＣＧＬおよびＣＤＬとともに示されている。キャパシタＣＧＬおよびＣＤＬは、面実装タイプの積層セラミックチップコンデンサであり、それぞれ、セラミック誘電体２９１ａ、２９１ｂと、セラミック誘電体の両端に設けられた外部端子２９２ａ、２９２ｂとを含んで構成されている。
キャパシタＣＧＬは、第１のキャパシタ素子搭載梁４３ａを跨ぐようにダイパッド２６Ａの第２の主面２５Ｂに接合されている。これにより、セラミック誘電体２９１ａの両端に形成された２つの外部端子２９２ａは、それぞれ貫通孔２６Ｇおよび２６Ｈを介してダイパッド２６Ａの第１の主面２５Ａ側に露出している。同様に、キャパシタＣＤＬは、第２のキャパシタ素子搭載梁４３ｂを跨ぐようにダイパッド２６Ａの第２の主面２５Ｂに接合されている。これにより、セラミック誘電体２９１ｂの両端に形成された２つの外部端子２９２ｂは、それぞれ貫通孔２６Ｈおよび２６Ｉを介してダイパッド２６Ａの第１の主面２５Ａ側に露出している。
発振子２８は、外部端子２８５が上方を向くようにダイパッド２６Ａの第１の主面２５Ａ上に搭載されている。貫通孔２６Ｇを介して第１の主面２５Ａ側に露出しているキャパシタＣＧＬの一方の外部端子２９２ａは、ボンディングワイヤ５４を介して発振子２８の一方の外部端子２８５に接続されると共に、ボンディングワイヤ５５を介して半導体チップ３０の電極パッド５１ｃに接続される。すなわち、貫通孔２６Ｇを介して第１の主面２５Ａ側に露出しているキャパシタＣＧＬの一方の外部端子２９２ａを介して発振子２８と半導体チップ３０が電気的に接続される。同様に、貫通孔２６Ｉを介して第１の主面２５Ａ側に露出しているキャパシタＣＤＬの一方の外部端子２９２ｂは、ボンディングワイヤ５４を介して発振子２８の他方の外部端子２８５に接続されると共に、ボンディングワイヤ５５を介して半導体チップ３０の電極パッド５１ｃに接続される。すなわち、貫通孔２６Ｉを介して第１の主面２５Ａ側に露出しているキャパシタＣＤＬの一方の外部端子２９２ｂを介して発振子２８と半導体チップ３０が電気的に接続される。中央の貫通孔Ｈを介して第１の主面２５Ａ側に露出しているキャパシタＣＧＬ、ＣＤＬの他方の外部端子２９２ａ、２９２ｂは、ボンディングワイヤ５６を介して半導体チップの電極パッド５１ｄに接続される。電極パッド５１ｄの電位はグランドレベルに固定されている。従って、キャパシタＣＧＬ、ＣＤＬの他方の外部端子２９２ａ、２９２ｂにはグランド電位が印加される。なお、本実施形態に係る半導体装置２は、上記した第１の実施形態に係る半導体装置１と同様、データ格納処理および周波数補正処理を実行し、半導体チップ３０内の計時回路６３から出力される計時信号の周波数精度を確保する。
本実施形態においてキャパシタＣＧＬおよびＣＤＬは、半導体チップ３０とは別体のディスクリート品であるので、これらのキャパシタＣＧＬおよびＣＤＬを半導体チップ３０に内蔵した場合と比較して、半導体チップ３０の面積を小さくすることが可能であり、製造コストを抑えることが可能となる。また、キャパシタＣＧＬおよびＣＤＬを半導体チップ３０とは別体とすることで、所望の特性を有するキャパシタを選択することが可能となる。
ここで、音叉型の水晶発振子では、図１１に示すように、低温領域および高温領域における発振周波数が常温領域における発振周波数よりも低くなる周波数温度特性を示す。一方、一般的に発振回路の発振周波数は負荷容量が小さくなると発振周波数が高くなることが知られている。例えば、図１５に示すような低温領域および高温領域における容量値が常温領域における容量値よりも小さくなるような温度特性を有するキャパシタを発振回路に組み入れることにより、発振子の温度特性に起因する低温領域および高温領域における発振周波数の低下分がキャパシタの温度特性によって相殺され、発振回路６１における周波数温度特性をフラットにすることが可能となる。例えば、高温領域および低温領域で容量値が２０％程度低下する１０ｐＦ程度のキャパシタを用いた場合、高温領域および低温領域において１０ｐｐｍ〜６０ｐｐｍ程度の温度特性の相殺効果が見込まれる。発振回路６１の周波数温度特性がフラットであることは、周波数誤差補正処理において重要である。すなわち、本実施形態に係る半導体装置２では、第１の実施形態の場合と同様、常温、低温、高温の各温度環境下において温度および発振回路６１の周波数誤差を測定する。その際、温度変化に対する周波数変化が大きい場合には、温度測定のわずかな誤差により生じる周波数誤差が無視できなくなる。発振回路６１の周波数温度特性をフラットにすることで周波数補正の精度をより高めることが可能となる。図１５に示すような温度特性を有するキャパシタとしては、例えばチタン酸バリウムを誘電体として使用したＸ５Ｓ特性の積層セラミックコンデンサを使用することができる。
また、キャパシタＣＧＬの外部端子２９２ａおよびキャパシタＣＤＬの外部端子２９２ｂは、貫通孔２６Ｇ〜２６Ｉを介して半導体チップ３０および発振子２８が搭載されたダイパッド２６Ａの第１の主面２５Ａ側に露出しているので、リードフレームを反転させることなくキャパシタＣＧＬ、ＣＤＬと発振子２８および半導体チップ３０とをボンディングワイヤ５４、５５、５６を介して接続することが可能となる。また、貫通孔２６Ｇ〜２６Ｉを間に挟むように発振子２８および半導体チップ３０を配置することにより、各ボンディングワイヤ５４、５５、５６の長さを最短とすることができる。これにより、配線抵抗を低減でき、ノイズの影響を受けにくくすることができる。また、キャパシタＣＧＬおよびＣＤＬは、ダイパッド２６Ａの第２の主面２５Ｂに密着しているので、ワイヤーボンディング時においてキャピラリが貫通孔２６Ｇ〜２６Ｉのエッジ部に接触することを防止することができる。
また、発振子２８と半導体チップ３０は、貫通孔２６Ｇおよび２６Ｉを介して露出したキャパシタＣＧＬおよびＣＤＬの外部端子２９２ａ、２９２ｂをワイヤーボンディングの中継点として利用しているので、ダイパッド２６Ａの同一面に搭載された発振子２８と半導体チップ３０とを直接ボンディングワイヤで接続する場合と比較して、ボンディングワイヤ５３、５５の頂点の高さ位置を低くすることができる。これにより、半導体装置２のパッケージの厚みを小さくすることができる。
また、本実施形態では、中央の貫通孔２６Ｈを介してダイパッド２６Ａの第１の主面２５Ａ側に露出しているキャパシタＣＧＬおよびＣＤＬの外部端子２９２ａ、２９２ｂを、グランド電位に固定された半導体チップ３０の電極パッド５１ｄにボンディングワイヤ５６を介して接続することとした。かかる構成に代えて、図１６に示すように、中央の貫通孔Ｈを廃止し、キャパシタＣＧＬおよびＣＤＬの一方の外部端子２９２ａ、２９２ｂをダイパッド２６Ａにはんだ等の導電性接合材（図示せず）を用いて接合し、ダイパッド２６Ａをグランド電位に固定することとしてもよい。このような構成によれば、ボンディングワイヤの本数を減らすことができるので、ワイヤ間での接触の可能性を低減することができる。
［第３の実施形態］
以下に本発明の第３の実施形態に係る半導体装置について説明する。図１７（ａ）は、本発明の第３の実施形態に係る半導体装置３の構成を示す平面図、図１７（ｂ）は、図１７（ａ）における１７ｂ−１７ｂ線に沿った断面図である。なお、図１７においては、ダイパッド２６Ａ上の構成のみが抽出されて示されており、図２および図３において示されているリード３８、電極パッド５０、リード３８と電極パッド５０とを接続するボンディングワイヤ５２およびモールド樹脂３２などが省略されている。図１８は、半導体装置３の機能的な構成を示すブロック図である。
第３の実施形態に係る半導体装置３は、キャパシタＣＧＬ、ＣＤＬに加え、半導体チップ３０とは別体のディスクリートの感温素子２７がダイパッド２６Ａの第２の主面２５Ｂ上に搭載されている点が上記した第２の実施形態に係る半導体装置２と異なる。以下に、本実施形態に係る半導体装置３が第２の実施形態に係る半導体装置２と相違する部分について説明する。
ダイパッド２６Ａには、第１の主面２５Ａから第２の主面２５Ｂに達する貫通孔２６Ｊおよび２６Ｋが形成されている。これらの貫通孔２６Ｊおよび２６ＫはＹ方向に配列されている。貫通孔２６Ｊおよび２６Ｋは半導体チップ３０の貫通孔２６Ｇ〜２６Ｉが設けられている側の辺と対向する辺に隣接して設けられている。すなわち、貫通孔２６Ｇ〜２６Ｉと、貫通孔２６Ｊ、２６Ｋとの間に半導体チップ３０が設けられている。
ダイパッド２６Ａの第２の主面２５Ｂ上における貫通孔２６Ｊおよび２６Ｋの間の領域は、感温素子２７を搭載するための感温素子搭載領域としての感温素子搭載梁４４となっている。感温素子２７は、面実装タイプのサーミスタであり、抵抗体と、抵抗体の両端に設けられた外部端子２７２とを含んで構成されている。感温素子２７は、感温素子搭載梁４４を跨ぐようにダイパッド２６Ａの第２の主面２５Ｂに接合されている。これにより、感温素子２７の両端に形成された２つの外部端子２７２は、それぞれ貫通孔２６Ｊおよび２６Ｋを介してダイパッド２６Ａの第１の主面２５Ａ側に露出している。
貫通孔２６Ｊおよび２６Ｋを介して第１の主面２５Ａ側に露出している感温素子２７の外部端子２７２は、ボンディングワイヤ５７を介して半導体チップ３０の感温素子用電極パッド５１ｂに接続される。なお、本実施形態に係る半導体装置３は、上記した第１の実施形態に係る半導体装置１と同様、データ格納処理および周波数補正処理を実行し、半導体チップ３０内の計時回路から出力される計時信号の周波数精度を確保する。
このように、本実施形態に係る半導体装置３では、ダイパッド２６Ａの第１の主面２５Ａ上に半導体チップ３０および発振子２８がＸ方向に並置され、ダイパッド２６Ａの第２の主面２５Ｂ上にキャパシタＣＧＬ、ＣＤＬおよび感温素子２７が半導体チップ３０を間に挟むようにＸ方向に並置されている。キャパシタＣＧＬ、ＣＤＬおよび感温素子２７の双方が半導体チップ３０とは別体のディスクリート品で構成されることにより、より好ましい特性を有する部品を選択することができるので、時間計測精度をより高めることが可能となる。また、本実施形態に係る半導体装置３によれば、上記した第１および第２の実施形態と同様、リードフレームを反転させることなくワイヤーボンディングを行うことが可能である。また、本実施形態では、発振子２８と感温素子２７との間の距離が比較的長くなるように各部品の配置を定めている。換言すれば、発振子２８と感温素子２７との間の距離が発振子２８と半導体チップ３０との距離よりも長くなるように各部品の配置を定めている。これにより、発振子２８から発せられるノイズが感温素子２７に及ぼす影響を小さくすることが可能となる。また、発振子２８から発せられるノイズがリードフレームを介して感温素子２７に伝わることを防止するために、ダイパッド２６Ａをグランド電位に固定することが好ましい。また、ダイパッド２６Ａの第１の主面２５Ａ上に搭載された半導体チップ３０と、ダイパッド２６Ａの第２の主面２５Ｂ上に搭載されたキャパシタＣＧＬ、ＣＤＬおよび感温素子２７とが第１および第２の主面と平行な方向において部分的に重なるように配置してもよい。これによりパッケージサイズの縮小を図ることが可能となる。
［第４の実施形態］
以下に本発明の第４の実施形態に係る半導体装置について説明する。上記の第１〜第３の実施形態に係る半導体装置では、所定期間毎に周波数補正処理が実行され、各周波数補正処理において周囲温度に応じた周波数補正量の導出が行われていた。これに対し、本実施形態に係る半導体装置は、前回の周波数補正処理の実行時において測定した温度からの変動量が所定値以上である場合にのみ新たな周波数補正量を導出し、前回の周波数補正処理の実行時において測定した温度からの変動量が所定値未満の場合には前回の周波数補正処理の際に導出した周波数補正量を用いて周波数補正処理を行うことにより処理を簡略化している。
図１９は、本発明の第４の実施形態に係る半導体装置４の機能ブロック図である。半導体装置４は、レジスタ部７０において、第２の温度計測値レジスタ７７を更に含む点が上記した第１の実施形態に係る半導体装置１と異なる（図６参照）。第２の温度計測値レジスタ７７は、周波数補正処理において、前回の周波数補正処理において取得した温度計測値を保管しておくためのレジスタである。第２の温度計測値レジスタ７７以外の他の構成要素は、上記した第１の実施形態に係る半導体装置１と同様であるので、それらの説明については省略する。本実施形態に係る半導体装置４は、今回の周波数補正処理において取得した温度計測値と、前回の周波数補正処理において取得した温度計測値との差分が所定値未満の場合には、新たに周波数補正量を導出することはせずに、前回の周波数補正処理において導出した周波数補正量をそのまま適用して周波数補正を行うものである。
以下に、本実施形態に係る半導体装置４における周波数補正処理について説明する。なお、この周波数補正処理に先立って、上記した第１の実施形態の場合と同様のデータ格納処理（図７参照）が実行され、低温レジスタ７２、常温レジスタ７３、高温レジスタ７４には、各温度環境下において取得された温度計測値および発振回路６１の周波数誤差が格納されているものとする。
制御回路６０は、積算電力計１０（図１参照）に組み込まれた状態において、所定期間毎に、あるいはシステムリセット時やリード３８を介した制御信号の入力に応じて周波数補正処理プログラムを実行する。図２０は、制御回路６０において実行される本実施形態に係る周波数補正処理プログラムの処理の流れを示すフローチャートである。このプログラムは、制御回路６０が有する記憶手段（ＲＯＭ）に予め記憶されている。また、第２の温度計測値レジスタ７７には、前回の周波数補正処理において取得された温度計測値が格納されているものとする。
ステップＳ４０１において制御回路６０は、感温素子２７によって温度計測値を取得し、取得した計測値を温度計測値レジスタ（第１の温度計測値レジスタ）７１に格納する。
ステップ４０２において制御回路６０は、温度計測値レジスタ７１に格納されている今回の温度計測値と、第２の温度計測値レジスタに格納されている前回の温度計測値を読み出す。
ステップＳ４０３において制御回路６０は、温度計測値レジスタ７１から読み出した今回の温度計測値と、第２の温度計測値レジスタ７７から読み出した前回の温度計測値とを比較し、これらの差分が所定値（例えば±１℃）以上であるか否かを判断する。すなわち、制御回路６０は、前回の周波数補正処理時からの温度変化量が所定値以上であるか否かを判断する。制御回路６０は、前回の温度計測値と今回の温度計測値の差分が所定値未満であると判断すると、処理をステップＳ４０８に移行させる。一方、制御回路６０は、前回の温度計測値と今回の温度計測値の差分が所定値以上であると判断すると、処理をステップＳ４０４に移行させる。
ステップＳ４０４において制御回路６０は、低温レジスタ７２、常温レジスタ７３および高温レジスタ７４に格納されている温度計測値および周波数誤差を読み出す。
ステップ４０５において制御回路６０は、ステップＳ４０４において読み出した温度計測値および周波数誤差に基づいて発振回路６１における温度と周波数偏差との関係を示す関係式（周波数温度特性）を導出する。すなわち、制御回路６０は、各レジスタ７２〜７４から読み出した周波数誤差および温度計測値を（１）式におけるｆおよびＴにそれぞれ代入することにより、ａ、Ｔ０およびｂの値を導出し、これによって温度と周波数偏差との関係式（周波数温度特性）を導出する。
ステップＳ４０６において制御回路６０は、温度計測値レジスタ７１に格納された今回の温度計測値をステップＳ４０５において導出した関係式に代入することにより、当該温度における周波数偏差を周波数補正量として導出し、これを周波数補正レジスタ７５に格納する。
ステップＳ４０７において制御回路６０は、温度計測値レジスタ７１に格納されている今回の温度計測値を第２の温度計測値レジスタに格納する。すなわち、第２の温度計測値レジスタ７７の値を今回の温度計測値に書き換える。
ステップＳ４０８において制御回路６０は、周波数補正レジスタ７５に格納されている周波数補正量を読み出し、これを計時回路６３に供給して本ルーチンが終了する。計時回路６３は、分周回路６２の出力信号の周波数を制御回路６０から供給される周波数補正量に基づいて補正して計時信号を生成し、これを後段の電力量計測回路２２（図１参照）に供給する。
以上の説明から明らかなように、本実施形態に係る半導体装置４においては、今回の周波数補正処理の実行時に取得した温度計測値と前回の周波数補正処理の実行時に取得した温度計測値との差分が所定値未満であった場合には、制御回路６０は、ステップＳ４０４〜Ｓ４０７の処理をスキップし（すなわち新たな周波数補正量を導出せずに）、既に周波数補正レジスタ７５に格納されている周波数補正量を計時回路６３に供給する。このように、前回の周波数補正処理時からの温度変化が小さい場合には周波数補正量の導出に係る処理を省略することで高精度な時間計測を行いつつも消費電力の削減を図ることができる。このように、本実施形態に係る半導体装置４では周波数補正量の導出間隔が一定とはならない。このように周囲温度変化に応じた不定期な処理を実現しようとする場合には、例えば、複数の分周回路を設ける構成が考えられるが、様々な温度環境に随時対応させようとした場合には、分周回路の規模が大きくなってしまう。本実施形態に係る半導体装置４によれば複数の分周回路を設けることなく、様々な温度環境下において最適な周波数補正を行うことが可能となる。
なお、上記の実施形態では前回の周波数補正処理の実行時に取得した温度計測値との差分が１℃未満の場合には新たな周波数補正量の導出を行わないこととしたが、周波数補正量の導出を行うか否かの判定基準となる温度設定値は適宜変更することが可能である。また、本実施形態に係る周波数補正処理は、上記した第１乃至第３の実施形態に係る半導体装置１〜３のいずれの構造においても実現することが可能である。
［第５の実施形態］
以下に本発明の第５の実施形態に係る半導体装置について説明する。水晶発振子を用いた発振回路では、水晶発振子の経年劣化に起因して発振周波数が変化することが知られている。このため、発振回路の発振周波数を定期的に校正することが好ましい。発振回路の発振周波数の校正には正確なクロックが必要となるが、半導体装置の出荷後または半導体装置の計測装置等への設置後において正確なクロックを用いた発振周波数の校正は困難なものとなっていた。そこで、本実施形態に係る半導体装置では、温度変化に起因する周波数変化のみならず、発振子の劣化に起因する周波数変化を正確なクロックを用いることなく補正することを可能とする。
図２１は、本発明の第５の実施形態に係る半導体装置５の機能ブロック図である。半導体装置５は、計時カウンタ８３およびレジスタ部７０において周波数シフト量レジスタ７８を更に含む点が上記した第１の実施形態に係る半導体装置１と異なる（図６参照）。
計時カウンタ８３は、分周回路６２に接続され、分周回路６２の出力信号に基づいて時間計測を行うカウンタである。計時カウンタ８３は、例えば最初の電源投入時点あるいはリセット入力時間からの累積時間を示す累積時間情報を制御回路６０に供給する。
周波数シフト量レジスタ７８は、発振子２８の経年劣化に伴う発振回路６１の発振周波数の経年変化を補正するための周波数シフト量情報を記憶した読み出し専用の不揮発性の記憶媒体（ＲＯＭ）である。周波数シフト量レジスタ７８は、データバス７６に接続されており、制御回路６０は周波数シフト量レジスタ７８に記憶された周波数シフト量情報を読み出すことが可能となっている。
ここで周波数シフト量レジスタ７８に記憶される周波数シフト量情報について説明する。上記したように、発振回路６１の発振周波数は、発振子２８の経年劣化に伴って高周波側または低周波側にシフトする。発振子２８の経年劣化の要因の１つとして、パッケージ等から微量に放出される不純物の水晶振動片への付着等が挙げられる。発振子２８の経年劣化に伴って発振回路６１の発振周波数がシフトするということは、図１１に示した周波数温度特性を示す２次曲線が全体的に上下方向にシフトすることを意味する。発振周波数のシフト方向やシフト量等の変化態様は、発振子の種類や発振子の製造方法などに依存し、発振子の種類や製造方法が同一である限り発振周波数の変化態様が個体間で大きくばらつくことはない。周波数シフト量レジスタ７８には発振回路６１の所定期間毎（例えば１年毎）の周波数シフト量の推定値が周波数シフト量情報として格納されている。発振回路６１の所定期間における周波数シフト量は、例えば高温放置試験等の加速試験を実施することにより知ることができる。本実施形態では、加速試験により発振回路６１の発振周波数が１年ごとに０．６ｐｐｍ±０．４ｐｐｍシフトすることが確認されており、周波数シフト量レジスタ７８には、周波数シフト量情報として０．６ｐｐｍが格納されているものとする。周波数補正処理の実行時において、制御回路６０は周波数シフト量レジスタ７８に格納された周波数シフト量情報を読み出し、発振回路６１の発振周波数の経年変化分をも補正するべく周波数補正量を導出する。計時カウンタ８３および周波数シフト量レジスタ７８以外の他の構成要素は、上記した第１の実施形態に係る半導体装置１と同様であるので、それらの説明については省略する。
以下に、本実施形態に係る半導体装置５における周波数補正処理について説明する。なお、この周波数補正処理に先立って、上記した第１の実施形態の場合と同様のデータ格納処理（図７参照）が実行され、低温レジスタ７２、常温レジスタ７３、高温レジスタ７４には、各温度環境下において取得された温度計測値および発振回路６１の周波数誤差が格納されているものとする。また、周波数シフト量レジスタ７８には、周波数シフト量情報として１年毎の周波数シフト量０．６ｐｐｍが格納されているものとする。
制御回路６０は、積算電力計１０（図１参照）に組み込まれた状態において、所定期間毎に、あるいはシステムリセット時やリード３８を介した制御信号の入力に応じて周波数補正処理プログラムを実行する。図２２は、制御回路６０において実行される本実施形態に係る周波数補正処理プログラムの処理の流れを示すフローチャートである。このプログラムは、制御回路６０が有する記憶手段（ＲＯＭ）に予め記憶されている。
ステップＳ５０１において制御回路６０は、低温レジスタ７２、常温レジスタ７３および高温レジスタ７４に格納されている温度計測値および周波数誤差を読み出す。
ステップ５０２において制御回路６０は、ステップＳ５０１において読み出した温度計測値および周波数誤差に基づいて発振回路６１における温度と周波数偏差との関係式（周波数温度特性）を導出する。すなわち、制御回路６０は、各レジスタ７２〜７４から読み出した周波数誤差および温度計測値を（１）式におけるｆおよびＴにそれぞれ代入することにより、ａ、Ｔ０およびｂの値を導出し、これによって発振回路６１における温度と周波数偏差との関係式（周波数温度特性）を導出する。
ステップＳ５０３において制御回路６０は、感温素子２７によって温度計測値を取得し、取得した計測値を温度計測値レジスタ７１に格納する。
ステップＳ５０４において制御回路６０は、温度計測値レジスタ７１に格納された温度計測値をステップＳ５０２において導出した関係式に代入することにより、当該温度における周波数偏差を暫定的な周波数補正量（第１の周波数補正量）として導出し、これを周波数補正レジスタ７５に一旦格納する。
ステップＳ５０５において制御回路６０は、周波数シフト量レジスタ７８に格納されている周波数シフト量（０．６ｐｐｍ）に、計時カウンタ８３から通知された累積時間に応じた値を乗じて得た値を経年変化に対応する周波数補正量（第２の周波数補正量）として導出する。例えば制御回路６０は、計時カウンタ８３から通知された累積時間が１年未満である場合には、周波数シフト量レジスタ７８に格納されている周波数シフト量（０．６ｐｐｍ）に０を乗じて経年変化に対応する周波数補正量として０を導出する。一方、制御回路６０は、計時カウンタ８３から通知された累積時間が１年以上２年未満である場合には、周波数シフト量レジスタ７８に格納されている周波数シフト量（０．６ｐｐｍ）に１を乗じて経年変化に対応する周波数補正量（０．６ｐｐｍ）を導出する。また、制御回路６０は、計時カウンタ８３から通知された累積時間が２年以上３年未満である場合には、周波数シフト量レジスタ７８に格納されている周波数シフト量（０．６ｐｐｍ）に２を乗じて経年変化に対応する周波数補正量（１．２ｐｐｍ）を導出する。
ステップＳ５０６において制御回路６０は、周波数補正レジスタ７５に格納された暫定的な周波数補正量（第１の周波数補正量）に上記のステップＳ５０５において導出した経年変化に対応する周波数補正量（第２の周波数補正量）を加算することにより最終的な周波数補正量を導出し、これを周波数補正レジスタ７５に格納する。
ステップＳ５０７において制御回路６０は、周波数補正レジスタ７５に格納された最終的な周波数補正量を計時回路６３に供給して本ルーチンが終了する。計時回路６３は、分周回路６２の出力信号の周波数を制御回路６０から供給される周波数補正量に基づいて補正して計時信号を生成し、これを後段の電力量計測回路２２（図１参照）に供給する。
このように、本実施形態に係る半導体装置５によれば、正確なクロックを用いることなく発振回路６１の発振周波数の経年変化分も補正されるので、製品出荷後や計測装置への搭載後においても長期間に亘り高精度な時間計測を行うことが可能となる。
なお、上記の実施形態では、周波数シフト量レジスタ７８に記憶された周波数シフト量を、年次が増すごとに１倍（０．６ｐｐｍ）、２倍（１．２ｐｐｍ）、３倍（１．８ｐｐｍ）、・・・として経年変化に対応する周波数補正量を導出する場合を例示したが、これに限定されるものではない。水晶発振子を含む発振回路の発振周波数の経年変化は、飽和特性を示すことが知られている。従って、かかる飽和特性に整合するように周波数シフト量レジスタ７８に、各年毎の周波数シフト量を予め記憶しておくこととしてもよい。例えば、周波数シフト量レジスタ７８には、１年経過後２年未満における周波数シフト量として０．６ｐｐｍが記憶され、２年経過後３未満の周波数シフト量として０．４ｐｐｍが記憶され、３年経過後４年未満の周波数シフト量として０．２ｐｐｍが記憶され、４年経過以降の周波数シフト量として０ｐｐｍが記憶される。この場合、制御回路６０は、１年経過後２年未満における経年変化に対応する周波数補正量として０．６ｐｐｍを導出し、２年経過後３未満における経年変化に対応する周波数補正量として１．０ｐｐｍを導出し、３年経過した後は経年変化に対応する周波数補正量として１．２ｐｐｍを導出する。また、上記した実施形態では、経年変化に対応する周波数補正量を１年経過する毎に変化させる場合を例示したが、１年よりも長いまたは短い間隔で経年変化に対応する周波数補正量を変化させてもよい。
また、上記した実施形態では、ステップＳ５０６において、周波数補正レジスタ７５に格納された暫定周波数補正量にステップＳ５０５において導出した経年変化に対応する周波数補正量を加算することにより最終的な周波数補正量を導出することとしたが、これ限定されるものではない。図２３は、本実施形態に係る周波数補正処理の他の態様を示すフローチャートである。
ステップＳ６０１において制御回路６０は、低温レジスタ７２、常温レジスタ７３および高温レジスタ７４に格納されている温度計測値および周波数誤差を読み出す。
ステップ６０２において制御回路６０は、ステップＳ６０１において読み出した温度計測値および周波数誤差に基づいて発振回路６１における温度と周波数偏差との関係を示す関係式（周波数温度特性）を導出する。すなわち、制御回路６０は、各レジスタ７２〜７４から読み出した周波数誤差および温度計測値を（１）式におけるｆおよびＴにそれぞれ代入することにより、ａ、Ｔ０およびｂの値を導出し、これによって温度と周波数偏差との関係式（周波数温度特性）を導出する。
ステップＳ６０３において制御回路６０は、周波数シフト量レジスタ７８に格納されている周波数シフト量に、計時カウンタ８３から通知された累積時間に応じた値を乗じて得た値を経年変化に対応する周波数シフト量として導出する。例えば制御回路６０は、計時カウンタ８３から通知された累積時間が１年未満である場合には、周波数シフト量レジスタ７８に格納されている周波数シフト量（０．６ｐｐｍ）に０を乗じて経年変化に対応する周波数シフト量として０を導出する。一方、制御回路６０は、計時カウンタ８３から通知された累積時間が１年以上２年未満である場合には、周波数シフト量レジスタ７８に格納されている周波数シフト量（０．６ｐｐｍ）に１を乗じて、経年変化に対応する周波数シフト量（０．６ｐｐｍ）を導出する。また、制御回路６０は、計時カウンタ８３から通知された累積時間が２年以上３年未満である場合には、周波数シフト量レジスタ７８に格納されている周波数シフト量（０．６ｐｐｍ）に２を乗じて、経年変化に対応する周波数シフト量（１．２ｐｐｍ）を導出する。
ステップＳ６０４において制御回路６０は、ステップＳ６０２において導出した関係式をステップＳ６０３において導出した経年変化に対応する周波数シフト量を用いて修正する。すなわち、ステップＳ６０２において導出した温度と周波数偏差との関係式は、経年変化分が加味されていないので、制御回路６０は、ステップＳ６０２において導出した関係式の頂点誤差ｂにステップＳ６０３において導出した経年変化に対応する周波数シフト量を加算することにより周波数温度特性の２次曲線を全体的にシフトさせ、経年変化分を反映させる。
ステップＳ６０５において制御回路６０は、感温素子２７によって温度計測値を取得し、取得した計測値を温度計測値レジスタ７１に格納する。
ステップＳ６０６において制御回路６０は、温度計測値レジスタ７１に格納された温度計測値をステップＳ６０４において修正した関係式に代入することにより、当該温度における周波数偏差を周波数補正量として導出し、これを周波数補正レジスタ７５に格納する。
ステップＳ６０７において制御回路６０は、周波数補正レジスタ７５に格納された周波数補正量を示す補正データを計時回路６３に供給して本ルーチンが終了する。計時回路６３は、分周回路６２の出力信号の周波数を制御回路６０から供給される補正データに基づいて補正して計時信号を生成し、これを後段の電力量計測回路２２（図１参照）に供給する。
なお、本実施形態に係る周波数補正処理は、上記した第１乃至第３の実施形態に係る半導体装置１〜３のいずれの構造においても実現することが可能である。
［第６の実施形態］
図２４は、本発明の第６の実施形態に係る半導体装置６の構成を示す機能ブロック図である。半導体装置６は、半導体チップ３０が発振回路６１の出力端子に接続された電極パッド５８を有し且つ測定カウンタおよび基準カウンタを備えていない点が上記した第１の実施形態に係る半導体装置１と異なる。電極パッド５８は、ボンディングワイヤを介してリード３８に接続されており、発振回路６１の出力信号を外部に取り出すことが可能となっている。本実施形態では、低温、常温、高温の各温度環境において外部に取り出された発振回路６１の出力信号を観測することにより各温度環境における発振回路６１の周波数誤差が取得される。すなわち、各温度環境における発振回路６１の周波数誤差は半導体装置６の外部で取得される。低温レジスタ７２、常温レジスタ７３および高温レジスタ７５には、外部から供給される発振回路６１の周波数誤差が温度計測値とともに格納される。このように本実施形態に係る半導体装置６によれば、周波数誤差の導出処理は外部で行われるので、上記した第１の実施形態における測定カウンタ８１および基準カウンタ８２が不要となり、半導体チップ３０のサイズを小さくすることが可能となる。
[変形例]
図２５は、本発明の変形例に係る半導体モジュール７の構成を示す斜視図である。半導体モジュール７は、リファレンスボード５００と、リファレンスボード５００上に搭載された半導体装置２ａと、リファレンスボード５００上に搭載され且つ半導体装置２ａに接続されたキャパシタＣＧＬおよびＣＤＬと、を含んで構成されている。半導体装置２ａは、上記した第２の実施形態に係る半導体装置２におけるキャパシタＣＧＬおよびＣＤＬを削除したものである。つまり、半導体モジュール７は、上記した第２の実施形態に係る半導体装置２に含まれていたキャパシタＣＧＬおよびＣＤＬを取り出してリファレンスボード５００上で半導体装置２ａに接続したものである。この構成をとる場合、半導体装置２ａ単体で周波数補正処理を実施することはできないが、半導体モジュール７として周波数補正を行うことが可能である。
１、２、３、４、５、６ 半導体装置
１０ 積算電力計
２５Ａ 第１の主面
２５Ｂ 第２の主面
２６ リードフレーム
２６Ａ ダイパッド
２６Ｃ、２６Ｄ、２６Ｅ、２６Ｆ、２６Ｇ、２６Ｈ、２６Ｉ、２６Ｊ、２６Ｋ 貫通孔
２７ 感温素子
２８ 発振子
３０ 半導体チップ
５２、５３ａ、５３ｂ、５４、５５、５６、５７ ボンディングワイヤ
６０ 制御回路
６１ 発振回路
６２ 分周回路
８１ 測定カウンタ
８２ 基準カウンタ
ＣＧＬ、ＣＤＬ キャパシタ

Claims (20)

  1. 発振子と、
    前記発振子に接続された発振回路、前記発振回路の発振周波数に応じた周波数の計時信号を生成する計時回路、温度情報に基づいて前記計時信号の周波数を補正する周波数補正部を有する半導体チップと、
    周囲温度を検出し検出した温度を前記温度情報として前記周波数補正部に供給する前記半導体チップとは別体の感温素子および前記発振子と前記発振回路との双方に電気的に接続された前記半導体チップとは別体のキャパシタの少なくとも一方を含むディスクリート素子と、
    を単一のパッケージ内に含み、
    前記発振子、前記半導体チップおよび前記ディスクリート素子がリードフレームに設けられ、
    前記発振子および前記ディスクリート素子が、それぞれボンディングワイヤを介して前記半導体チップに電気的に接続されている
    半導体装置。
  2. 前記ディスクリート素子が前記感温素子を含む
    請求項１に記載の半導体装置。
  3. 前記発振子および前記感温素子が前記リードフレームの第１の主面上に搭載され、
    前記半導体チップが前記リードフレームの前記第１の主面とは反対側の第２の主面上に搭載されている請求項２に記載の半導体装置。
  4. 前記リードフレームは、前記発振子および前記感温素子の端子部を前記第２の主面側に露出させる貫通孔を有し、
    前記貫通孔を介して前記第２の主面側に露出した前記発振子および前記感温素子の各端子部に前記ボンディングワイヤが接続されている請求項３に記載の半導体装置。
  5. 前記発振子および前記感温素子は、それぞれ、２つの貫通孔の間の梁部の上に搭載されている請求項４に記載の半導体装置。
  6. 前記発振子および前記感温素子は、前記半導体チップと前記第１および第２の主面と平行な方向において重なる位置に設けられている請求項３乃至５のいずれか１項に記載の半導体装置。
  7. 前記感温素子は、温度変化に応じて抵抗値が変化するサーミスタである請求項２乃至６のいずれか１項に記載の半導体装置。
  8. 前記感温素子は、温度変化に応じて抵抗値が変化する抵抗体と、前記抵抗体を封止する封止部とを含み、
    前記発振子は、振動片と、前記振動片を真空封止する封止部と、を含む請求項２乃至７のいずれか１項に記載の半導体装置。
  9. 前記発振子と前記感温素子との間の距離は、前記発振子と前記半導体チップとの距離よりも長い請求項２乃至８のいずれか１項に記載の半導体装置。
  10. 前記ディスクリート素子は前記キャパシタを含み、
    前記発振子、前記半導体チップおよび前記キャパシタがリードフレーム上に設けられ、
    前記発振子と前記キャパシタとがボンディングワイヤを介して電気的に接続され、
    前記キャパシタと前記半導体チップとがボンディングワイヤを介して電気的に接続されている請求項１に記載の半導体装置。
  11. 前記発振子および前記半導体チップが前記リードフレームの第１の主面上に搭載され、
    前記キャパシタが前記リードフレームの前記第１の主面とは反対側の第２の主面上に搭載されている請求項１０に記載の半導体装置。
  12. 前記リードフレームは、前記キャパシタの端子部を前記第１の主面側に露出させる貫通孔を有し、
    前記貫通孔を介して前記第１の主面側に露出した前記キャパシタの端子部に対して前記ボンディングワイヤが接続されている請求項１１に記載の半導体装置。
  13. 前記キャパシタは、前記発振子と前記半導体チップの間に配置されている請求項１０乃至１２のいずれか１項に記載の半導体装置。
  14. 前記キャパシタは、前記発振回路の周波数温度特性を相殺するように作用する温度特性を有する請求項１０乃至１３のいずれか１項に記載の半導体装置。
  15. 前記リードフレームは、接地電位が印加されている請求項２乃至１４のいずれか１項に記載の半導体装置。
  16. 前記キャパシタは、一方の端子部が導電性接合材を用いて前記リードフレームに接合され、他方の端子部がボンディングワイヤを用いて接続されている請求項１５に記載の半導体装置。
  17. 前記周波数補正部は、前記温度情報を格納する第１のレジスタと、前記温度情報に基づいて導出した前記計時信号の周波数補正量を格納する第２のレジスタと、を含み、前記第１のレジスタに格納された前回の周波数補正時の温度情報によって示される温度と前記感温素子から供給された今回の周波数補正時の温度情報によって示される温度との差分が所定値以上であった場合には前記感温素子から供給された今回の周波数補正時の温度情報に基づいて前記計時信号の周波数補正量を導出して導出した周波数補正量に基づいて前記計時信号の周波数補正を行い、前記差分が所定値未満であった場合には前記第２のレジスタに格納されている前回の周波数補正時の温度情報に対応する周波数補正量に基づいて前記計時信号の周波数補正を行う請求項１乃至１６のいずれか１項に記載の半導体装置。
  18. 前記周波数補正部は、温度変化に起因する前記計時信号の周波数変化を補正するための第１の周波数補正量と、前記発振子の経年劣化に起因する前記計時信号の周波数変化を補正するための第２の周波数補正量とを導出し、導出した前記第１および第２の周波数補正量に基づいて前記計時信号の周波数を補正する請求項１乃至１７のいずれか１項に記載の半導体装置。
  19. 前記周波数補正部は、前記発振子の経年変化に起因する前記計時信号の周波数変化量を記憶した記憶部と、累積時間をカウントする計時カウンタと、を有し、前記計時カウンタのカウント値が所定値となったときに前記記憶部に記憶された周波数変化量に基づいて前記第２の周波数補正量を導出する請求項１８に記載の半導体装置。
  20. 発振子と、前記発振子に接続された発振回路、前記発振回路の発振周波数に応じた周波数の計時信号を生成する計時回路、温度情報に基づいて前記計時信号の周波数を補正する周波数補正部を有する半導体チップと、周囲温度を検出し検出した温度を前記温度情報として前記周波数補正部に供給する前記半導体チップとは別体の感温素子および前記発振子と前記発振回路との双方に接続された前記半導体チップとは別体のキャパシタの少なくとも一方を含むディスクリート素子と、を単一のパッケージ内に含む半導体装置と、
    前記計時信号に基づいて生成した時刻情報に対応付けて計測対象の計測を行う計測部と、
    を含む計測装置。
JP2012203060A 2012-09-14 2012-09-14 半導体装置および計測装置 Active JP6017901B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012203060A JP6017901B2 (ja) 2012-09-14 2012-09-14 半導体装置および計測装置
US14/025,721 US9252779B2 (en) 2012-09-14 2013-09-12 Semiconductor device and metering apparatus
CN201310415080.2A CN103684260B (zh) 2012-09-14 2013-09-12 半导体装置以及测量装置
US14/928,183 US9543964B2 (en) 2012-09-14 2015-10-30 Semiconductor device and metering apparatus
US15/365,221 US9881855B2 (en) 2012-09-14 2016-11-30 Semiconductor device and metering apparatus
US15/871,866 US10242939B2 (en) 2012-09-14 2018-01-15 Semiconductor device and metering apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012203060A JP6017901B2 (ja) 2012-09-14 2012-09-14 半導体装置および計測装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016191558A Division JP6463317B2 (ja) 2016-09-29 2016-09-29 半導体装置および計測装置

Publications (2)

Publication Number Publication Date
JP2014059167A JP2014059167A (ja) 2014-04-03
JP6017901B2 true JP6017901B2 (ja) 2016-11-02

Family

ID=50273863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012203060A Active JP6017901B2 (ja) 2012-09-14 2012-09-14 半導体装置および計測装置

Country Status (3)

Country Link
US (4) US9252779B2 (ja)
JP (1) JP6017901B2 (ja)
CN (1) CN103684260B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230890B2 (en) 2012-04-27 2016-01-05 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
JP6017901B2 (ja) 2012-09-14 2016-11-02 ラピスセミコンダクタ株式会社 半導体装置および計測装置
GB2521635A (en) * 2013-12-24 2015-07-01 Nordic Semiconductor Asa Improved low-power oscillator
CN103955721B (zh) * 2014-04-11 2017-07-28 深圳市远望谷信息技术股份有限公司 使用电子标签测量环境温度的方法及装置
JP6481276B2 (ja) * 2014-07-18 2019-03-13 セイコーエプソン株式会社 無線通信装置、電子機器及び移動体
JP6089011B2 (ja) * 2014-08-20 2017-03-01 日本電波工業株式会社 発振装置及び発振装置の製造方法
CN104283524B (zh) * 2014-10-22 2017-07-14 应达利电子股份有限公司 一种压电石英晶体谐振器及其制作方法
US10228290B2 (en) 2016-04-13 2019-03-12 Board Of Regents, The University Of Texas System Systems and methods for wireless temperature sensing
CN107992968B (zh) * 2017-11-29 2021-12-24 成都思晗科技股份有限公司 基于集成时间序列分析技术的电能表计量误差预测方法
JP7388015B2 (ja) * 2019-07-02 2023-11-29 セイコーエプソン株式会社 集積回路装置、発振器、電子機器及び移動体
US11536745B2 (en) * 2020-03-18 2022-12-27 Landis+Gyr Innovations, Inc. Electric meter installation issue detection based on orientation change
JP7472663B2 (ja) * 2020-06-05 2024-04-23 富士電機株式会社 電力変換装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932005B2 (ja) 1977-07-07 1984-08-06 株式会社精工舎 水晶発振器
CN2042597U (zh) * 1988-05-11 1989-08-09 中国测试技术研究院 分时电度表
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5500628A (en) * 1995-01-24 1996-03-19 Motorola, Inc. Double-sided oscillator package and method of coupling components thereto
JP2003115720A (ja) * 2001-10-09 2003-04-18 Nippon Precision Circuits Inc 温度補償型発振器とその調整方法及び温度補償型発振用集積回路
JP2003224425A (ja) * 2002-01-31 2003-08-08 Kinseki Ltd 温度補償型圧電発振器
JP3783235B2 (ja) * 2003-06-16 2006-06-07 セイコーエプソン株式会社 圧電発振器とその製造方法ならびに圧電発振器を利用した携帯電話装置および圧電発振器を利用した電子機器
JP2007287809A (ja) 2006-04-14 2007-11-01 Sharp Corp 積層型半導体装置及び積層型半導体装置の製造方法
US7791418B2 (en) * 2007-12-20 2010-09-07 Pentad Design, Llc Systems and methods for compensating for variations of the output of a real-time clock
JP2009213061A (ja) 2008-03-06 2009-09-17 Epson Toyocom Corp 発振器および電子機器
JP2010034094A (ja) 2008-07-24 2010-02-12 Denso Corp 回路装置
JP4629760B2 (ja) * 2008-09-02 2011-02-09 日本電波工業株式会社 恒温型の水晶発振器
US9344095B2 (en) * 2010-01-31 2016-05-17 Intel Mobile Communications GmbH Temperature compensation for an oscillator crystal
JP5020340B2 (ja) * 2010-02-05 2012-09-05 日本電波工業株式会社 表面実装用とした恒温型の水晶発振器
JP5582040B2 (ja) 2011-01-12 2014-09-03 富士電機株式会社 半導体装置の製造方法、半導体装置およびイグナイタ装置
JP5747574B2 (ja) * 2011-03-11 2015-07-15 セイコーエプソン株式会社 圧電デバイス及び電子機器
JP6017901B2 (ja) * 2012-09-14 2016-11-02 ラピスセミコンダクタ株式会社 半導体装置および計測装置

Also Published As

Publication number Publication date
US9881855B2 (en) 2018-01-30
CN103684260B (zh) 2018-09-04
US20160049943A1 (en) 2016-02-18
US9543964B2 (en) 2017-01-10
US20140077888A1 (en) 2014-03-20
US20170084522A1 (en) 2017-03-23
JP2014059167A (ja) 2014-04-03
US10242939B2 (en) 2019-03-26
US9252779B2 (en) 2016-02-02
CN103684260A (zh) 2014-03-26
US20180158763A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
JP6017901B2 (ja) 半導体装置および計測装置
JP5306512B1 (ja) 半導体装置、計測機器、及び補正方法
JP5952074B2 (ja) 半導体装置及び計測機器
JP6463317B2 (ja) 半導体装置および計測装置
JP5281175B1 (ja) 半導体装置及び計測機器
JP6276338B2 (ja) 半導体装置及び計測機器
JP7028938B2 (ja) 半導体装置の製造方法
JP2019021944A (ja) 半導体装置および計測装置
JP5985877B2 (ja) 半導体装置及び計測機器
JP6177018B2 (ja) 半導体装置、計測機器、及び半導体装置の製造方法
JP6363273B2 (ja) 半導体装置、計測機器、及び半導体装置の製造方法
JP7425131B2 (ja) 半導体装置
JP6772321B2 (ja) 半導体装置の製造方法
JP6493995B2 (ja) 半導体装置及び計測機器
JP6646077B2 (ja) 半導体装置及び計測機器
JP6346227B2 (ja) 半導体装置及び計測機器
JP6151826B2 (ja) 半導体装置及び計測機器
JP5467160B2 (ja) 半導体装置及び計測機器
JP5980632B2 (ja) 半導体装置及び計測機器
JP6085421B2 (ja) 半導体装置の製造方法
JP2018129553A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160929

R150 Certificate of patent or registration of utility model

Ref document number: 6017901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150