以下、本発明の実施形態について図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素、部分には同一の参照符を付与している。
[第1の実施形態]
<積算電力計の構成>
図1は、本発明の第1の実施形態に係る半導体装置1を備えた積算電力計10の斜視図である。積算電力量計10は、住宅などの外壁100に固定された固定板102に取付けられており、主として、本体部12と、本体部12を覆う透明のカバー14と、本体部12の下部に設けられた接続部16とで構成されている。
接続部16の下方からは、電源側配線18と負荷側配線20とが接続されており、積算電力量計10へ電流を供給している。本体部12は、平面視にて矩形状の箱体であり、本体部12の内部には、半導体装置1および電力量計測回路22が基板(図示せず)上に実装されている。電力量計測回路22は、半導体装置1から出力される計時信号に基づいて時刻情報を生成し、この時刻情報に対応付けて使用電力量を計測する。すなわち、電力量計測回路22は、単位時間当たりの使用電力量や時間帯別の積算電力量などを計測する。本体部12の正面には、横長の液晶ディスプレイ15が設けられている。液晶ディスプレイ15には、電力量計測回路22が計測した単位時間当たりの使用電力量や、時間帯別に使用した積算電力量などが表示される。なお、本実施形態に係る積算電力量計10は、計測手段として電力量計測回路22を用いた電子式の電力量計であるが、これに限らず、例えば、円盤を回転させて電力量を計測する誘導型の電力量計でもよい。また、本実施形態では、計測装置として使用電力量の計測を行う積算電力計10を例示しているが、電力以外の他の計測対象、例えば水道やガスなどの使用量を時刻情報に対応付けて計測するものであってもよい。
<半導体装置の構造>
図2は、本発明の第1の実施形態に係る半導体装置1の構成を示す平面図、図3は図2における3−3線に沿った断面図である。なお、図2における左右方向をX方向と定め、上下方向を矢印Y方向と定め、X−Y平面と直交する方向をZ方向と定める。半導体装置1の外形形状は、平面視にて矩形状であり、骨格となるリードフレーム26と、リードフレーム26を構成するダイパッド26Aの第1の主面25A上に搭載された感温素子(温度センサ)27および発振子28と、ダイパッド26Aの第1の主面25Aとは反対側の第2の主面25B上に搭載された半導体チップ30と、ダイパッド26A上に搭載されたこれらの部材を封止するモールド樹脂32と、を含んで構成されている。
リードフレーム26は、銅(Cu)や鉄(Fe)とニッケル(Ni)の合金などの金属からなる平板をプレス機で打ち抜いて形成された板材であり、中央部に設けられたダイパッド26Aと、ダイパッド26Aからその対角線上に外側へ延びる吊りリード26Bと、隣り合う吊りリード26Bの間に設けられた複数のリード(端子)38とを含んで構成されている。
リード38は、ダイパッド26Aの中央部へ向かって延びる細長の部材であり、ダイパッド26Aの周囲に所定の間隔で複数形成されている。本実施形態では、隣り合う吊りリード26Bの間にそれぞれ16本のリード38が形成されている。また、リード38は、ダイパッド26A側に位置してモールド樹脂32内に埋設されるインナーリード38Aと、半導体装置1の外周端部側に位置して、モールド樹脂32から露出しているアウターリード38Bと、で構成されている。インナーリード38Aは、ダイパッド26Aより下方となるように、プレス機で押し下げられ、ダイパッド26Aと平行に延びている(図3参照)。また、インナーリード38Aの先端部は、めっき膜40で被覆されている。本実施形態では一例として、めっき膜40を銀(Ag)で形成しているが、これに限らず、例えば、金(Au)などの金属でめっき膜を形成してもよい。
アウターリード38Bは、モールド樹脂32から露出して下方へ屈曲され、先端部がインナーリード38Aと平行になっている。すなわち、ガルウィングリードとなっている。また、アウターリード38Bは、半田めっき膜により被覆されている。半田めっき膜の材質としては、錫(Sn)、錫(Sn)と鉛(Pb)の合金、又は錫(Sn)と銅(Cu)の合金などが用いられる。
ダイパッド26Aは、平面視にて矩形状に形成された平板状の部材である。ダイパッド26Aには、ダイパッド26Aの第1の主面25Aから第2の主面25Bに達する貫通孔26C、26D、26E、26Fが形成されている。これらの貫通孔26C〜26Fは、それぞれ矩形形状を有している。なお、本実施形態では、貫通孔26C〜26Fとして4辺がリードフレーム26によって囲まれた形態を例示したが、貫通孔26C〜26Fは、1辺を開放したコの字型の切り欠き状の形態であってもよい。
貫通孔26Cおよび26DはY方向に並置されており、これらの貫通孔26Cおよび26Dの間の領域は、感温素子27を搭載するための感温素子搭載領域としての感温素子搭載梁41となっている。同様に、貫通孔26Eおよび26FはY方向に並置されており、これらの貫通孔26Eおよび26Fの間の領域は、発振子28を搭載するための発振子搭載領域としての発振子搭載梁42が形成されている。
発振子28は、ダイパッド26Aの第1の主面25A側において発振子搭載梁42に接合されている。本実施形態では発振子28として、一般的な電子機器に搭載される発振周波数が32.768kHzの面実装タイプの発振子を用いている。
図4は、発振子28の構成を示す斜視図である。なお図4には、ダイパッド26Aに形成された貫通孔26E、26Fおよび発振子搭載梁42が発振子28とともに示されている。発振子28は、振動片281と、振動片281を収容する直方体のパッケージ本体282と、蓋体283と、を含んで構成されている。振動片281は、人工水晶で形成された音叉型の水晶片の表面に励起電極281Aを成膜した水晶振動片であり、励起電極281Aに電流を流すと、圧電効果により振動片281が発振する。ここで、振動片281としては、音叉型に限らず、ATカットの水晶片を用いてもよい。また、水晶の他に、タンタル酸リチウム(LiTaO3)やニオブ酸リチウム(LiNbO3)で形成した振動片を用いてもよい。さらに、シリコンで形成されたMEMS振動片を用いてもよい。
パッケージ本体282は、上部が開口した箱体であり、長手方向一端側の底部には、振動片281が固定される台座284が形成されている。この台座284に振動片281の基部を固定して、振動可能とし、真空状態でパッケージ本体282と蓋体283とを接合することで、振動片281が気密封止される。また、パッケージ本体282の下面の両端には、励起電極281Aと電気的に接続された外部端子285が所定の距離L1を離して形成されている。また、外部端子285間の距離L1は、発振子搭載用梁42の幅L2よりも大きいものとされている。
外部端子285は、パッケージ本体282の幅と同じ幅に形成されており、図2に示すように、外部端子285の大きさは、後述する半導体チップ30に形成された電極パッド50、及び発振子用電極パッド51aより大きくなっている。また、外部端子285は、ダイパッド26Aの貫通孔26Eおよび26Fよりも小さく形成されている。発振子28は、発振子搭載梁42を跨ぐようにダイパッド26Aの第1の主面25Aに接合される。これにより、発振子28の両端に形成された2つの外部端子285は、それぞれ貫通孔26Eおよび26Fを介してダイパッド26Aの第2の主面25B側に露出する。
感温素子27は、ダイパッド26Aの第1の主面25A側において貫通孔26Cと26Dの間に形成された発振子搭載梁41に接合されている。本実施形態では、感温素子27は、温度変化に応じて抵抗値が変化する面実装タイプのサーミスタである。感温素子27は、例えばMn、Co、Niを主体とする遷移金属酸化物を主原料とするセラミック半導体により構成され、温度上昇とともに抵抗値が小さくなる。なお、感温素子27は、チタン酸バリウムを主成分とし、微量の希土類元素を添加して導電性を持たせたチタン酸バリウム系酸化物半導体により構成されていてもよい。この場合、温度上昇とともに抵抗値が大きくなる。
図5は、感温素子27の構成を示す斜視図である。なお図5には、ダイパッド26Aに形成された貫通孔26C、26Dおよび感温素子搭載梁41が感温素子27とともに示されている。感温素子27は、セラミック半導体やチタン酸バリウム系酸化物半導体などからなる抵抗体271と、抵抗体271の両端に設けられた外部端子272とを含んで構成されている。外部端子272間の距離L3は、感温素子搭載梁41の幅L4よりも大きいものとされている。図2に示すように、外部端子272の大きさは、後述する半導体チップ30に形成された電極パッド50、及び感温素子用電極パッド51bより大きくなっている。また、外部端子272よりダイパッド26Aの貫通孔26Cおよび26Dの方が大きく形成されている。感温素子27は、感温素子搭載梁41を跨ぐようにダイパッド26Aの第1の主面25Aに接合されている。これにより、感温素子27の両端に形成された2つの外部端子272は、それぞれ貫通孔26Cおよび26Dを介してダイパッド26Aの第2の主面25B側に露出している。
図2及び図3に示すように、半導体チップ30は、ダイパッド26Aの第2の主面25B上におけるダイパッド26Aの中央部に搭載されている。半導体チップ30は、ダイパッド26Aに形成された貫通孔26C〜26Fを部分的に塞ぐように配置され、第1および第2の主面25A、25Bと平行な方向(X−Y平面の方向)において感温素子27および発振子28の双方と部分的に重なるように配置されている。貫通孔26C〜26Fが半導体チップ30によって塞がれていない部分において、感温素子27の外部端子272および発振子28の外部端子285が、半導体チップ30が搭載されている第2の主面25B側に露出している。すなわち、図2に示すように、半導体チップ30の左側エッジの外側に、貫通孔26Cおよび26Dを介して第2の主面側25B側に露出した感温素子27の外部端子272が延在しており、半導体チップ30の右側エッジの外側に、貫通孔26Eおよび26Fを介して第2の主面側25B側に露出した発振子28の外部端子285が延在している。
矩形形状をなす半導体チップ30の各辺に沿った外周部には、複数の電極パッド50が設けられている。電極パッド50はそれぞれ、ボンディングワイヤ52を介してインナーリード38Aと電気的に接続されている。なお、本実施形態では、電極パッド50の数は、リード38の数と一致するように半導体チップ30の各辺に16個ずつ設けられているが、これに限らず、リード38の数より多く設けて他の用途に使用してもよい。
半導体チップ30の発振子28側のエッジには、電極パッド50とは別に発振子28に接続される発振子用電極パッド51aが設けられている。発振子用電極パッド51aは、半導体チップ30のY方向の中央部である発振子搭載梁42の上方に2個設けられている。発振子用電極パッド51aは、それぞれ、貫通孔26Eおよび26Fを介してダイパッド26Aの第2の主面25B側に露出している発振子28の外部端子285とボンディングワイヤ53aを介して電気的に接続されている。なお、ボンディングワイヤ52および53aは、金(Au)またはアルミニウム(Al)、銅(Cu)等の金属からなる線状の導電部材である。発振子28に接続される発振子用電極パッド51aは、半導体チップ30の同じ辺に設けられた電極パッド50から離間して設けられている。換言すると、発振子用電極パッド51aと電極パッド50との間の距離は、電極パッド50間の距離よりも長くなっている。
発振子用電極パッド51aと発振子28の外部端子285とを接続しているボンディングワイヤ53aと、電極パッド50とインナーリード38Aとを接続しているボンディングワイヤ52は、立体交差している。すなわち、図3に示すように、ボンディングワイヤ52は、ボンディングワイヤ53aを跨ぐようにして形成されている。ボンディングワイヤ52と53aとの間で短絡が生じないように、ボンディングワイヤ53aの頂点は、ボンディングワイヤ52の頂点より低くなるようにループ形成されている。なお、全てのボンディングワイヤ52の頂点の高さが、ボンディングワイヤ53aの頂点の高さよりも高くてもよいが、少なくともボンディングワイヤ53aと立体交差するボンディングワイヤ52の頂点の高さがボンディングワイヤ53aの頂点の高さよりも高ければよい。
また、半導体チップ30の中心と発振子28の中心CPとがX軸上で略一致するように平行に配置されている。すなわち、発振子28の中心CPのX軸からのY軸方向へのずれ幅は、中央部のY軸方向の幅よりもせまい。そのような配置状態において、半導体チップ30の任意の一辺の中央付近に設けられた発振子用電極パッド51aと、発振子28の長手方向の両端に互いに離間して配置された外部端子285とをボンディングワイヤ53aで接続している。それと共に、発振子用電極パッド51aを挟むように並べて配置された電極パッド50と、電極パッド50とY軸方向に平行に並んでいるインナーリード38Aとをボンディングワイヤ52で接続している。
さらに、発振子用電極パッド51aが電極パッド50から離間して設けられているため、ボンディングワイヤ52は、ボンディングワイヤ53aの半導体チップ30より低くなった部分を通過することとなる。すなわち、ボンディングワイヤ52は、ボンディングワイヤ53aの頂点付近を通過して交差することを回避でき効率的に立体交差させることができる。さらに、ボンディングワイヤ52の頂点の高さを低く抑えることができるため、パッケージの高さを低くすることも可能である。
また、発振子28の外部端子285におけるボンディングワイヤ53aの接続位置は、X方向において、発振子28の中心位置よりインナーリード38A側にずれている。このように接続することで、ボンディングワイヤ53aが半導体チップ30のエッジに接触することを低減することができる。一方Y方向においては、発振子28の外部端子285の中心より発振子28の中心方向にずれている。このように接続することで、ボンディングワイヤ52との交差回数を減らすことが可能である。
半導体チップ30の感温素子27側のエッジには、電極パッド50とは別に感温素子27に接続される感温素子用電極パッド51bが設けられている。感温素子用電極パッド51bは、半導体チップ30のY方向の中央部である感温素子搭載梁41の上方に2個設けられている。感温素子用電極パッド51bは、それぞれ、貫通孔26Cおよび26Dを介してダイパッド26Aの第2の主面25B側に露出している感温素子27の外部端子272とボンディングワイヤ53bを介して電気的に接続されている。
感温素子用電極パッド51bと電極パッド50の配置関係は、上記した発振子用電極パッド51aと電極パッド50の配置関係と同様であり、従って、ボンディングワイヤ53bとボンディングワイヤ50との配置関係も発振子28側のボンディングワイヤ53aとボンディングワイヤ50との配置関係と同様である。すなわち、感温素子27に接続される感温素子用電極パッド51bは、半導体チップ30の同じ辺に設けられた電極パッド50から離間して設けられている。換言すると、感温素子用電極パッド51bと電極パッド50との間の距離は、電極パッド50間の距離よりも長くなっている。
感温素子用電極パッド51bと感温素子27の外部端子285とを接続しているボンディングワイヤ53bと、電極パッド50とインナーリード38Aとを接続しているボンディングワイヤ52は、立体交差している。すなわち、図3に示すように、ボンディングワイヤ52は、ボンディングワイヤ53bを跨ぐようにして形成されている。ボンディングワイヤ52と53bとの間で短絡が生じないように、ボンディングワイヤ53bの頂点は、ボンディングワイヤ52の頂点より低くなるようにループ形成されている。
また、半導体チップ30の中心と感温素子27の中心とがX軸上で略一致するように平行に配置されている。すなわち、感温素子27の中心のX軸からのY軸方向へのずれ幅は、中央部のY軸方向の幅よりもせまい。そのような配置状態において、感温素子用電極パッド51bと、感温素子27の長手方向の両端に互いに離間して配置された外部端子272とをボンディングワイヤ53bで接続している。それと共に、感温素子用電極パッド51bを挟むように並べて配置された電極パッド50と、電極パッド50とY軸方向に平行に並んでいるインナーリード38Aとをボンディングワイヤ52で接続している。
さらに、感温素子用電極パッド51bが電極パッド50から離間して設けられているため、ボンディングワイヤ52は、ボンディングワイヤ53bの半導体チップ30より低くなった部分を通過することとなる。すなわち、ボンディングワイヤ52は、ボンディングワイヤ53bの頂点付近を通過して交差することを回避でき効率的に立体交差させることができる。さらに、ボンディングワイヤ52の頂点の高さを低く抑えることができるため、パッケージの高さを低くすることも可能である。
また、感温素子27の外部端子272におけるボンディングワイヤ53bの接続位置は、X方向において、感温素子27の中心位置よりインナーリード38A側にずれている。このように接続することで、ボンディングワイヤ53bが半導体チップ30のエッジに接触することを低減することができる。一方Y方向においては、感温素子27の外部端子272の中心より感温素子27の中心方向にずれている。このように接続することで、ボンディングワイヤ52との交差回数を減らすことが可能である。
感温素子27、発振子28、半導体チップ30、及びリードフレーム26は、モールド樹脂32により封止されている。モールド樹脂32は、内部に空隙を設けないように充填されている。モールド樹脂32の感温素子27および発振子28が搭載されている側の表面からインナーリード38の中心までの距離H1は、モールド樹脂32の半導体チップ30が搭載されている側の表面からインナーリード38の中心までの距離H2よりも大きい。本実施形態では、距離H1は、距離H2の2倍以上となっている。また、モールド樹脂32の半導体チップ30が搭載されている側の表面からダイパッド26の中心までの距離H3は、モールド樹脂32の半導体チップ30が搭載されている側の表面からインナーリード38の中心までの距離H2よりも大きい。なお、本実施形態では、モールド樹脂32として、シリカ系の充填材を含有した熱硬化性のエポキシ樹脂を用いているが、これに限らず、例えば、熱可塑性の樹脂を用いてもよい。
次に、本実施形態に係る半導体装置1の機能的な構成について説明する。図6は、本発明の第1の実施形態に係る半導体装置1の機能ブロック図である。図6に示すように、半導体チップ30には、発振回路61、分周回路62、計時回路63、制御回路60、レジスタ部70、測定カウンタ81および基準カウンタ82が内蔵されている。
発振回路61は、発振子28とボンディングワイヤ53aを介して電気的に接続されており、発振子28とともに共振回路を構成するキャパシタや発振を持続させるためのアンプ(図示せず)等を含み、周波数32.768kHzの出力信号を生成する。分周回路62は、発振回路61から出力された信号を例えば15分周することにより1Hzの出力信号を生成する。計時回路63は、制御回路60から供給される周波数補正量に基づいて分周回路62の出力信号の温度変化に伴う周波数ずれを補正して、これを計時信号として出力する。すなわち計時信号は高精度化された1Hzの信号である。
感温素子27は、上記したように周囲温度に応じて抵抗値が変化するサーミスタである。制御回路60は、ボンディングワイヤ53bを介して感温素子27に接続されており、感温素子27の抵抗値を測定することにより周囲温度を検知する。感温素子27は、ダイパッド26Aの第1の主面25A上に発振子28と並置するように搭載されているので、発振子28と略同一の温度環境に置かれている。従って、感温素子27によって検知される温度は、発振子28の温度と略一致している。
レジスタ部70は、温度変化に伴う発振回路61および分周回路62の出力信号の周波数変化を補正するための各種データを格納するための複数のレジスタ71〜75を含んでいる。すなわち、レジスタ部70は、温度計測値レジスタ71、低温レジスタ72、常温レジスタ73、高温レジスタ74および周波数補正レジスタ75により構成される。温度計測値レジスタ71は、感温素子27により測定された温度を示すデータを格納するレジスタである。低温レジスタ72は、低温環境下において、感温素子27により測定された温度を示すデータおよび制御回路60によって導出された発振回路61の出力信号の周波数誤差を格納するレジスタである。常温レジスタ73は、常温環境下において、感温素子27により測定された温度を示すデータおよび制御回路60によって導出された発振回路61の出力信号の周波数誤差を格納するレジスタである。高温レジスタ74は、高温環境下において、感温素子27により測定された温度を示すデータおよび制御回路60によって導出された発振回路61の出力信号の周波数誤差を格納するレジスタである。周波数補正レジスタ75は、制御回路60により導出された周波数補正量を格納するためのレジスタである。これらの各レジスタ71〜75は、データバス76を介して制御回路60に接続されている。制御回路60は、データバス76を介して各レジスタ71〜75に対してデータの書き込みおよび読み出しを行う。
測定カウンタ81は、制御回路60による制御に基づいて発振回路61の出力信号(32.768kHz)のパルス数をカウントするカウンタである。基準カウンタ82は、制御回路60による制御に基づいて外部から供給される基準クロック信号のパルス数をカウントするカウンタである。基準クロック信号は、リード38を介して外部から供給される周波数精度の高い例えば10MHzのパルス信号である。なお、基準クロック信号の周波数は任意であるが、発振回路61の発振周波数(32.768kHz)よりも高いことが好ましい。測定カウンタ81および基準カウンタ82のカウント値は、制御回路60に供給される。制御回路60は、測定カウンタ81および基準カウンタ82からそれぞれ供給されるカウント値に基づいて発振回路61の出力信号の周波数誤差を導出する。
制御回路60は、後述するデータ格納処理プログラム(図7参照)、周波数誤差導出プログラム(図8参照)、周波数補正処理プログラム(図10参照)を格納したROMと、これらのプログラムを実行するためのCPUと、CPUにおける処理内容を一時的に記憶しておくためのRAM等を備えたコンピュータで構成されている。制御回路60は、これらの各種プログラムの実行時において、導出した周波数誤差のレジスタ部70への書き込みおよび読み出し処理、測定カウンタ81および基準カウンタ82の動作制御などを行い、また、レジスタ部70に格納されたデータに基づいて、周波数補正量を導出し、これを計時回路63に供給する。
<データ格納処理>
以下に、半導体装置1の制御回路60が、周波数補正量を導出するための各種データをレジスタ部70に格納するデータ格納処理について説明する。このデータ格納処理は、例えば半導体装置1の出荷前に実施される出荷検査時に行われる。
半導体装置1は、出荷検査時に所定温度に設定された恒温槽の内部に投入される。制御回路60は、データ格納処理を実行すべき制御信号が外部からリード38を介して供給されるとデータ格納処理プログラムを実行する。なお、当該制御信号には、恒温槽に設定された温度が常温、高温、または低温の何れであるかを示す情報が含まれている。図7は、制御回路60において実行されるデータ格納処理プログラムの処理の流れを示すフローチャートである。このプログラムは、制御回路60が有する記憶手段(ROM)に予め記憶されている。
ステップS101において、制御回路60は、データ格納処理を実行すべき制御信号を受信してから所定時間(例えば、数時間)が経過したか否かを判定する。上記所定時間は、半導体装置1の内部温度が定常状態となるために必要な時間が確保されていることが好ましい。
制御回路60は、ステップS101において所定時間が経過したと判定すると、ステップS103において、感温素子27によって温度計測値を取得し、取得した計測値を温度計測値レジスタ71に格納する。感温素子27は、ダイパッド26Aの第1の主面25A上に発振子28と並置するように搭載されているので、発振子28と略同一の温度環境に置かれている。従って、感温素子27によって検知される温度は、発振子28の温度と略一致している。
ステップS105において、制御回路60は、発振回路61の出力信号の周波数誤差を導出する周波数誤差導出処理を行う。発振回路61の出力信号の周波数誤差とは、目標周波数である32.768kHzからのずれ量をいう。図8は、ステップS105に対応する本実施形態に係る周波数誤差導出処理の流れを示すフローチャートである。図9は、周波数誤差導出処理における測定カウンタ81および基準カウンタ82の動作を示すタイミングチャートであり、図9(a)はカウント開始時を示し、図9(b)は、カウント停止時を示している。
ステップS201において、制御回路60は、測定カウンタ81に対してカウント動作を開始すべき制御信号を供給する。かかる制御信号を受信した測定カウンタ81は、発振回路61の出力信号におけるパルス数のカウントを開始するとともに、カウント動作を開始したことを示す測定カウンタ動作信号を基準カウンタ82に供給する。基準カウンタ82は、この測定カウンタ動作信号を受信すると、外部からリード38を介して供給される基準クロック信号のパルス数のカウントを開始する。すなわち、測定カウンタ81と基準カウンタ82は略同時にカウント動作を開始する。本実施形態において、基準クロック信号は、周波数精度の高い10MHzの信号であり、図示しない信号発生装置によって生成されて半導体装置1に供給される。測定カウンタ81および基準カウンタ82のカウント値は、制御回路60に供給される。
ステップS203において、制御回路60は、測定カウンタ81のカウント値が予め定められた所定値(本実施形態では、1秒に相当する32768)に達したか否かを判定する。制御回路60は、測定カウンタ81のカウント値が所定値未満と判定した場合には、測定カウンタ81および基準カウンタ82にカウント動作を継続させる。一方、制御回路60は、測定カウンタ81のカウント値が所定値に達したと判定すると、ステップS205において、カウント動作を停止すべき制御信号を測定カウンタ81に供給する。かかる制御信号を受信した測定カウンタ81は、発振回路61の出力信号におけるパルス数のカウントを停止するとともに、カウント動作を停止したことを示す測定カウンタ動作信号を基準カウンタ82に供給する。基準カウンタ82は、この測定カウンタ動作信号を受信すると、基準クロック信号のパルス数のカウントを停止する。すなわち、測定カウンタ81と基準カウンタ82は略同時にカウント動作を停止させる。測定カウンタ81および基準カウンタ82のカウント値は、制御回路60に供給される。
ステップS207において、制御回路60は、測定カウンタ81のカウント値および基準カウンタ82のカウント値に基づいて発振回路61の出力信号の周波数誤差を導出する。すなわち、制御回路60は、発振回路61の出力信号におけるパルス数のカウント値(すなわち、32768)を、同一時間内に得られた基準クロック信号のカウント値と比較することにより発振回路61の出力信号の周波数誤差を導出する。本実施形態では、基準クロック信号の周波数が10MHzとされているので、基準カウンタ82のカウント値が10000000(十進数)であれば、発振回路61の出力信号により正確に1秒を計時できていると推定できる。従って、この場合、発振回路61の周波数誤差は0であり周波数補正量は0でとなる。一方、例えば、基準カウンタ82のカウント値が10000002(十進数)であれば、発振回路61の出力信号の周波数が0.2ppmだけ低下しているものと推定できる。従って、この場合、発振回路61の出力信号の周波数をその誤差の分、すなわち0.2ppmだけ高くなるように補正する必要がある。つまり、周波数補正量は+0.2ppmとなる。また、例えば、基準カウンタ82のカウント値が”9999990(十進数)”であれば、発振回路61の出力信号の周波数が1.0ppmだけ高くなっているものと推定できる。従って、この場合、発振回路61の出力信号の周波数をその誤差の分、すなわち1.0ppmだけ低くなるように補正する必要がある。つまり、周波数補正量は−1.0ppmとなる。以上の各処理を経て周波数誤差導出処理が完了する。
周波数誤差導出処理が完了すると、制御回路60はステップS107において(図7参照)、ステップS103において取得した温度計測値と、ステップS207において導出した周波数誤差とを対応付けてこれらを、恒温槽に設定された温度が常温である場合には常温レジスタ73に格納し、恒温槽に設定された温度が高温である場合には高温レジスタ74に格納し、恒温槽に設定された温度が低温である場合には低温レジスタ72に格納して本プログラムを終了する。
半導体装置1は、槽内の温度が低温、常温、高温の各温度に設定された恒温槽内に順次投入され、上記したデータ格納処理プログラムを繰り返し実行する。これにより、低温レジスタ72、常温レジスタ73、高温レジスタ74にそれぞれ、各温度環境下における温度計測値および発振回路61における周波数誤差が格納される。
<周波数補正処理>
次に、上記したデータ格納処理が完了した半導体装置1における周波数補正処理について説明する。周波数補正処理とは、発振子28の周波数温度特性に起因して発振回路61および分周回路62の出力信号に生ずる周波数誤差を補正する処理をいう。
制御回路60は、積算電力計10(図1参照)に組み込まれた状態において、所定期間毎に、あるいはシステムリセット時やリード38を介した制御信号の入力に応じて周波数補正処理プログラムを実行する。図10は、制御回路60において実行される周波数補正処理プログラムの処理の流れを示すフローチャートである。このプログラムは、制御回路60が有する記憶手段に予め記憶されている。
ステップS301において制御回路60は、低温レジスタ72、常温レジスタ73および高温レジスタ74に格納されている温度計測値および周波数誤差を読み出す。
ステップ303において制御回路60は、ステップS301において読み出した温度計測値および周波数誤差に基づいて発振回路61における温度と周波数偏差との関係を示す関係式(周波数温度特性)を導出する。ここで、図11は、一般的な音叉型水晶発振子を含む発振回路における温度と周波数偏差との関係(すなわち周波数温度特性)を示す図である。図11に示されるグラフは、下記の(1)式で表される。なお、(1)式において、fは周波数偏差、aは二次温度係数、Tは測定された温度、T0は頂点温度、bは頂点誤差である。
f=a×(T−T0)2+b ・・・(1)
(1)式においてa、T0、bは、使用する発振子に応じて定まる定数であり、これらの値は発振子の固体ばらつきによって増減する。従って、実測値に基づいてa、T0、bを求めることにより発振回路61の周波数温度特性を正確に求めることが可能となる。制御回路60は、各レジスタ72〜74から読み出した周波数誤差および温度計測値を(1)式におけるfおよびTにそれぞれ代入することにより、a、T0およびbの値を導出し、これによって発振回路61の温度と周波数偏差の関係式(周波数温度特性)を導出する。
ステップS305において制御回路60は、感温素子27によって温度計測値を取得し、取得した温度計測値を温度計測値レジスタ71に格納する。
ステップS307において制御回路60は、温度計測値レジスタ71に格納された温度計測値をステップS303において導出した関係式に代入することにより、当該温度における周波数偏差を周波数補正量として導出し、これを周波数補正レジスタ75に格納する。
ステップS309において制御回路60は、周波数補正レジスタ75に格納された周波数補正量を示す補正データを計時回路63に供給して本ルーチンが終了する。計時回路63は、分周回路62の出力信号の周波数を制御回路60から供給される補正データに基づいて補正して計時信号を生成し、これを後段の電力量計測回路22(図1参照)に供給する。
このように本実施形態に係る半導体装置1では、製品出荷時に常温、低温、高温の各温度環境下における発振回路61の周波数誤差を実測により求め、これを温度計測値とともにレジスタ部70に格納しておく。そして、製品出荷後においてレジスタ部70に格納されたデータに基づいて導出された発振回路61の温度と周波数偏差の関係式から周波数補正量を導出し、温度変化による発振回路61の周波数変動分を、導出した周波数補正量に応じて補正して高精度な計時信号を生成する。
以上の説明から明らかなように、本発明の第1の実施形態に係る半導体装置1において、感温素子27、発振子28および半導体チップ30がモールド樹脂32で封止されて一体となっており、半導体チップ30は、発振回路61、分周回路62、及び計時回路63を内蔵している。従って、図1に示す積算電力量計10の内部の基板に半導体装置1を実装するだけで時間を計測することができる。すなわち、発振子28や分周回路62などを別々に基板へ実装する必要がない。そのため、発振子と半導体装置との接続調整などの手間も不要となる。
また、感温素子27は、半導体チップ30とは別体のディスクリート品であるので、感温素子を半導体チップ30に内蔵した場合と比較して、温度計測値に及ぶ半導体チップ30の発熱の影響を低減することができる。また、感温素子27を半導体チップ30とは別体とすることで、所望の特性を有する感温素子を選択することが可能となる。例えば、感温素子27としてサーミスタを使用することも可能となる。サーミスタは、温度変化に対する抵抗値変化が大きく且つばらつきも小さいものもあるので、感温素子を半導体チップ30に内蔵した場合と比較して温度検出精度を向上させることができる。
また、ダイパッド26Aの第1の主面25a上において感温素子27と発振子28とが並置されているので、感温素子27と発振子28の温度環境を一致させることができる。これにより、感温素子27によって発振子28の温度を正確に計測すること可能となり、発振子28の温度特性に起因する発振回路61の周波数誤差をより正確に補正することが可能となる。また、上記の実施形態では感温素子27を構成する抵抗体271を直接ダイパッド26Aに接続する構成としたが、発振子28と同様の構成となるように、抵抗体271を外部端子を有する真空容器(図示せず)内に真空封止し、この真空容器をダイパッド26Aに接続することとしてもよい。これにより、抵抗体271の温度環境を水晶振動片281の温度環境に更に近づけることができ、周波数補正をより正確に行うことができる。
また、感温素子27および発振子28は、ダイパッド26Aの反対側に搭載された半導体チップ30と、第1および第2の主面と平行な方向において部分的にオーバラップするように配置されているので、これらの部材をダイパッド26Aの同一面に並置した場合と比較してパッケージサイズを小さくすることができる。
また、感温素子27の外部端子272および発振子28の外部端子285は、貫通孔26C〜26Fを介して半導体チップ30が搭載されたダイパッド26Aの第2の主面25B側に露出しているので、リードフレーム26の両面に部品が搭載されているにもかかわらず、リードフレーム26を反転させることなく半導体チップ30と感温素子27および発振子28とをボンディングワイヤ53a、53bを介して接続することが可能となる。また、このような構成によれば、半導体チップ30と感温素子27および発振子28とを接続するボンディングワイヤ53a、53bの長さを最短とすることができる。これにより、配線抵抗を低減することができ、更に、ノイズの影響を受けにくくすることができる。また、互いに平行に伸長するボンディングワイヤ52間では、ノイズが発生し易いが、発振子28と半導体チップ30とを接続するボンディングワイヤ53aおよび感温素子27と半導体チップ30とを接続するボンディングワイヤ53bは、半導体チップ30とリード38とを接続するボンディングワイヤ52と立体交差しているので、ノイズの影響を低減することができる。また、感温素子27および発振子28は、ダイパッド26Aの第1の主面25Aに密着しているので、ワイヤーボンディング時においてキャピラリが貫通孔26C〜26Fのエッジ部に接触することを防止することができる。
また、本発明の第1の実施形態に係る半導体装置1によれば、制御回路60は、低温、常温、高温といった複数の温度環境下において実測された発振回路61の周波数誤差を各レジスタ72〜74に記憶し、記憶した周波数誤差に基づいて発振回路61の周波数温度特性を導出する。このように、制御回路60は、発振子毎に異なる周波数温度特性を実測により導出するので、より正確な周波数温度特性を取得することができる。また、制御回路60は、導出した周波数温度特性に基づいて周波数補正量を導出し、計時回路63は、この周波数補正量に基づいて分周回路62の出力信号における周波数を補正して計時信号を生成するので、より正確な時間計測を行うことが可能となる。
なお、上記の実施形態では、発振回路61における温度と周波数偏差の関係式の導出を周波数補正処理の中で行う場合を例示したが(図10参照)、関係式の導出を製品出荷前のデータ格納処理の中で行い、導出した関係式あるいは定数a、T0、bをレジスタに格納しておくようにしてもよい。
[第2の実施形態]
以下に本発明の第2の実施形態に係る半導体装置について説明する。図12(a)は、本発明の第2の実施形態に係る半導体装置2の構成を示す平面図、図12(b)は、図12(a)における12b−12b線に沿った断面図である。なお、図12においては、ダイパッド26A上の構成のみが抽出されて示されており、図2および図3において示されているリード38、電極パッド50、リード38と電極パッド50とを接続するボンディングワイヤ52およびモールド樹脂32などが省略されている。図13は、本実施形態に係る半導体装置2の機能的な構成を示すブロック図である。
本実施形態に係る半導体装置2は、ダイパッド26Aの第1の主面25A上に搭載された半導体チップ30および発振子28と、第2の主面25B上に搭載されたキャパシタCGLおよびCDLとを含んでいる。すなわち、第1の実施形態において半導体チップ30内の発振回路61に内蔵されていたキャパシタCGLおよびCDLは、本実施形態では、半導体チップ30から分離されてダイパッド26Aの第2の主面25B上に搭載されている。キャパシタCGLおよびCDLは、発振子28とともに共振回路を構成するものである。なお、本実施形態において感温素子(温度センサ)は、半導体チップ30に内蔵されている。
ダイパッド26Aには、第1の主面25Aから第2の主面25Bに達する貫通孔26G、26H、26Iが形成されている。これらの貫通孔26G〜26Iは、それぞれ矩形形状を有しており、Y方向に沿って配列されている。半導体チップ30および発振子28は、ダイパッド26Aの第1の主面25A上において貫通孔26G〜26Iを間に挟んだ状態でX方向に並置されている。
ダイパッド26Aの第2の主面25B上における貫通孔26Gおよび26Hの間の領域は、キャパシタCGLを搭載するための第1のキャパシタ搭載領域としての第1のキャパシタ搭載梁43aとなっている。同様に、貫通孔26Hおよび26Iの間の領域は、キャパシタCDLを搭載するための第2のキャパシタ搭載領域としての第2のキャパシタ搭載梁43bとなっている。キャパシタCGLは、ダイパッド26Aの第2の主面25B側において貫通孔26Gと25Hの間に形成された第1のキャパシタ搭載梁43aに接合されている。キャパシタCDLは、ダイパッド26Aの第2の主面25B側において貫通孔26Hと26Iの間に形成された第2のキャパシタ搭載梁43bに接合されている。
図14は、キャパシタCGLおよびCDLの構成を示す斜視図である。なお、図14には、ダイパッド26Aに形成された貫通孔26G、26H、26Iおよびキャパシタ搭載梁43a、43bがキャパシタCGLおよびCDLとともに示されている。キャパシタCGLおよびCDLは、面実装タイプの積層セラミックチップコンデンサであり、それぞれ、セラミック誘電体291a、291bと、セラミック誘電体の両端に設けられた外部端子292a、292bとを含んで構成されている。
キャパシタCGLは、第1のキャパシタ素子搭載梁43aを跨ぐようにダイパッド26Aの第2の主面25Bに接合されている。これにより、セラミック誘電体291aの両端に形成された2つの外部端子292aは、それぞれ貫通孔26Gおよび26Hを介してダイパッド26Aの第1の主面25A側に露出している。同様に、キャパシタCDLは、第2のキャパシタ素子搭載梁43bを跨ぐようにダイパッド26Aの第2の主面25Bに接合されている。これにより、セラミック誘電体291bの両端に形成された2つの外部端子292bは、それぞれ貫通孔26Hおよび26Iを介してダイパッド26Aの第1の主面25A側に露出している。
発振子28は、外部端子285が上方を向くようにダイパッド26Aの第1の主面25A上に搭載されている。貫通孔26Gを介して第1の主面25A側に露出しているキャパシタCGLの一方の外部端子292aは、ボンディングワイヤ54を介して発振子28の一方の外部端子285に接続されると共に、ボンディングワイヤ55を介して半導体チップ30の電極パッド51cに接続される。すなわち、貫通孔26Gを介して第1の主面25A側に露出しているキャパシタCGLの一方の外部端子292aを介して発振子28と半導体チップ30が電気的に接続される。同様に、貫通孔26Iを介して第1の主面25A側に露出しているキャパシタCDLの一方の外部端子292bは、ボンディングワイヤ54を介して発振子28の他方の外部端子285に接続されると共に、ボンディングワイヤ55を介して半導体チップ30の電極パッド51cに接続される。すなわち、貫通孔26Iを介して第1の主面25A側に露出しているキャパシタCDLの一方の外部端子292bを介して発振子28と半導体チップ30が電気的に接続される。中央の貫通孔Hを介して第1の主面25A側に露出しているキャパシタCGL、CDLの他方の外部端子292a、292bは、ボンディングワイヤ56を介して半導体チップの電極パッド51dに接続される。電極パッド51dの電位はグランドレベルに固定されている。従って、キャパシタCGL、CDLの他方の外部端子292a、292bにはグランド電位が印加される。なお、本実施形態に係る半導体装置2は、上記した第1の実施形態に係る半導体装置1と同様、データ格納処理および周波数補正処理を実行し、半導体チップ30内の計時回路63から出力される計時信号の周波数精度を確保する。
本実施形態においてキャパシタCGLおよびCDLは、半導体チップ30とは別体のディスクリート品であるので、これらのキャパシタCGLおよびCDLを半導体チップ30に内蔵した場合と比較して、半導体チップ30の面積を小さくすることが可能であり、製造コストを抑えることが可能となる。また、キャパシタCGLおよびCDLを半導体チップ30とは別体とすることで、所望の特性を有するキャパシタを選択することが可能となる。
ここで、音叉型の水晶発振子では、図11に示すように、低温領域および高温領域における発振周波数が常温領域における発振周波数よりも低くなる周波数温度特性を示す。一方、一般的に発振回路の発振周波数は負荷容量が小さくなると発振周波数が高くなることが知られている。例えば、図15に示すような低温領域および高温領域における容量値が常温領域における容量値よりも小さくなるような温度特性を有するキャパシタを発振回路に組み入れることにより、発振子の温度特性に起因する低温領域および高温領域における発振周波数の低下分がキャパシタの温度特性によって相殺され、発振回路61における周波数温度特性をフラットにすることが可能となる。例えば、高温領域および低温領域で容量値が20%程度低下する10pF程度のキャパシタを用いた場合、高温領域および低温領域において10ppm〜60ppm程度の温度特性の相殺効果が見込まれる。発振回路61の周波数温度特性がフラットであることは、周波数誤差補正処理において重要である。すなわち、本実施形態に係る半導体装置2では、第1の実施形態の場合と同様、常温、低温、高温の各温度環境下において温度および発振回路61の周波数誤差を測定する。その際、温度変化に対する周波数変化が大きい場合には、温度測定のわずかな誤差により生じる周波数誤差が無視できなくなる。発振回路61の周波数温度特性をフラットにすることで周波数補正の精度をより高めることが可能となる。図15に示すような温度特性を有するキャパシタとしては、例えばチタン酸バリウムを誘電体として使用したX5S特性の積層セラミックコンデンサを使用することができる。
また、キャパシタCGLの外部端子292aおよびキャパシタCDLの外部端子292bは、貫通孔26G〜26Iを介して半導体チップ30および発振子28が搭載されたダイパッド26Aの第1の主面25A側に露出しているので、リードフレームを反転させることなくキャパシタCGL、CDLと発振子28および半導体チップ30とをボンディングワイヤ54、55、56を介して接続することが可能となる。また、貫通孔26G〜26Iを間に挟むように発振子28および半導体チップ30を配置することにより、各ボンディングワイヤ54、55、56の長さを最短とすることができる。これにより、配線抵抗を低減でき、ノイズの影響を受けにくくすることができる。また、キャパシタCGLおよびCDLは、ダイパッド26Aの第2の主面25Bに密着しているので、ワイヤーボンディング時においてキャピラリが貫通孔26G〜26Iのエッジ部に接触することを防止することができる。
また、発振子28と半導体チップ30は、貫通孔26Gおよび26Iを介して露出したキャパシタCGLおよびCDLの外部端子292a、292bをワイヤーボンディングの中継点として利用しているので、ダイパッド26Aの同一面に搭載された発振子28と半導体チップ30とを直接ボンディングワイヤで接続する場合と比較して、ボンディングワイヤ53、55の頂点の高さ位置を低くすることができる。これにより、半導体装置2のパッケージの厚みを小さくすることができる。
また、本実施形態では、中央の貫通孔26Hを介してダイパッド26Aの第1の主面25A側に露出しているキャパシタCGLおよびCDLの外部端子292a、292bを、グランド電位に固定された半導体チップ30の電極パッド51dにボンディングワイヤ56を介して接続することとした。かかる構成に代えて、図16に示すように、中央の貫通孔Hを廃止し、キャパシタCGLおよびCDLの一方の外部端子292a、292bをダイパッド26Aにはんだ等の導電性接合材(図示せず)を用いて接合し、ダイパッド26Aをグランド電位に固定することとしてもよい。このような構成によれば、ボンディングワイヤの本数を減らすことができるので、ワイヤ間での接触の可能性を低減することができる。
[第3の実施形態]
以下に本発明の第3の実施形態に係る半導体装置について説明する。図17(a)は、本発明の第3の実施形態に係る半導体装置3の構成を示す平面図、図17(b)は、図17(a)における17b−17b線に沿った断面図である。なお、図17においては、ダイパッド26A上の構成のみが抽出されて示されており、図2および図3において示されているリード38、電極パッド50、リード38と電極パッド50とを接続するボンディングワイヤ52およびモールド樹脂32などが省略されている。図18は、半導体装置3の機能的な構成を示すブロック図である。
第3の実施形態に係る半導体装置3は、キャパシタCGL、CDLに加え、半導体チップ30とは別体のディスクリートの感温素子27がダイパッド26Aの第2の主面25B上に搭載されている点が上記した第2の実施形態に係る半導体装置2と異なる。以下に、本実施形態に係る半導体装置3が第2の実施形態に係る半導体装置2と相違する部分について説明する。
ダイパッド26Aには、第1の主面25Aから第2の主面25Bに達する貫通孔26Jおよび26Kが形成されている。これらの貫通孔26Jおよび26KはY方向に配列されている。貫通孔26Jおよび26Kは半導体チップ30の貫通孔26G〜26Iが設けられている側の辺と対向する辺に隣接して設けられている。すなわち、貫通孔26G〜26Iと、貫通孔26J、26Kとの間に半導体チップ30が設けられている。
ダイパッド26Aの第2の主面25B上における貫通孔26Jおよび26Kの間の領域は、感温素子27を搭載するための感温素子搭載領域としての感温素子搭載梁44となっている。感温素子27は、面実装タイプのサーミスタであり、抵抗体と、抵抗体の両端に設けられた外部端子272とを含んで構成されている。感温素子27は、感温素子搭載梁44を跨ぐようにダイパッド26Aの第2の主面25Bに接合されている。これにより、感温素子27の両端に形成された2つの外部端子272は、それぞれ貫通孔26Jおよび26Kを介してダイパッド26Aの第1の主面25A側に露出している。
貫通孔26Jおよび26Kを介して第1の主面25A側に露出している感温素子27の外部端子272は、ボンディングワイヤ57を介して半導体チップ30の感温素子用電極パッド51bに接続される。なお、本実施形態に係る半導体装置3は、上記した第1の実施形態に係る半導体装置1と同様、データ格納処理および周波数補正処理を実行し、半導体チップ30内の計時回路から出力される計時信号の周波数精度を確保する。
このように、本実施形態に係る半導体装置3では、ダイパッド26Aの第1の主面25A上に半導体チップ30および発振子28がX方向に並置され、ダイパッド26Aの第2の主面25B上にキャパシタCGL、CDLおよび感温素子27が半導体チップ30を間に挟むようにX方向に並置されている。キャパシタCGL、CDLおよび感温素子27の双方が半導体チップ30とは別体のディスクリート品で構成されることにより、より好ましい特性を有する部品を選択することができるので、時間計測精度をより高めることが可能となる。また、本実施形態に係る半導体装置3によれば、上記した第1および第2の実施形態と同様、リードフレームを反転させることなくワイヤーボンディングを行うことが可能である。また、本実施形態では、発振子28と感温素子27との間の距離が比較的長くなるように各部品の配置を定めている。換言すれば、発振子28と感温素子27との間の距離が発振子28と半導体チップ30との距離よりも長くなるように各部品の配置を定めている。これにより、発振子28から発せられるノイズが感温素子27に及ぼす影響を小さくすることが可能となる。また、発振子28から発せられるノイズがリードフレームを介して感温素子27に伝わることを防止するために、ダイパッド26Aをグランド電位に固定することが好ましい。また、ダイパッド26Aの第1の主面25A上に搭載された半導体チップ30と、ダイパッド26Aの第2の主面25B上に搭載されたキャパシタCGL、CDLおよび感温素子27とが第1および第2の主面と平行な方向において部分的に重なるように配置してもよい。これによりパッケージサイズの縮小を図ることが可能となる。
[第4の実施形態]
以下に本発明の第4の実施形態に係る半導体装置について説明する。上記の第1〜第3の実施形態に係る半導体装置では、所定期間毎に周波数補正処理が実行され、各周波数補正処理において周囲温度に応じた周波数補正量の導出が行われていた。これに対し、本実施形態に係る半導体装置は、前回の周波数補正処理の実行時において測定した温度からの変動量が所定値以上である場合にのみ新たな周波数補正量を導出し、前回の周波数補正処理の実行時において測定した温度からの変動量が所定値未満の場合には前回の周波数補正処理の際に導出した周波数補正量を用いて周波数補正処理を行うことにより処理を簡略化している。
図19は、本発明の第4の実施形態に係る半導体装置4の機能ブロック図である。半導体装置4は、レジスタ部70において、第2の温度計測値レジスタ77を更に含む点が上記した第1の実施形態に係る半導体装置1と異なる(図6参照)。第2の温度計測値レジスタ77は、周波数補正処理において、前回の周波数補正処理において取得した温度計測値を保管しておくためのレジスタである。第2の温度計測値レジスタ77以外の他の構成要素は、上記した第1の実施形態に係る半導体装置1と同様であるので、それらの説明については省略する。本実施形態に係る半導体装置4は、今回の周波数補正処理において取得した温度計測値と、前回の周波数補正処理において取得した温度計測値との差分が所定値未満の場合には、新たに周波数補正量を導出することはせずに、前回の周波数補正処理において導出した周波数補正量をそのまま適用して周波数補正を行うものである。
以下に、本実施形態に係る半導体装置4における周波数補正処理について説明する。なお、この周波数補正処理に先立って、上記した第1の実施形態の場合と同様のデータ格納処理(図7参照)が実行され、低温レジスタ72、常温レジスタ73、高温レジスタ74には、各温度環境下において取得された温度計測値および発振回路61の周波数誤差が格納されているものとする。
制御回路60は、積算電力計10(図1参照)に組み込まれた状態において、所定期間毎に、あるいはシステムリセット時やリード38を介した制御信号の入力に応じて周波数補正処理プログラムを実行する。図20は、制御回路60において実行される本実施形態に係る周波数補正処理プログラムの処理の流れを示すフローチャートである。このプログラムは、制御回路60が有する記憶手段(ROM)に予め記憶されている。また、第2の温度計測値レジスタ77には、前回の周波数補正処理において取得された温度計測値が格納されているものとする。
ステップS401において制御回路60は、感温素子27によって温度計測値を取得し、取得した計測値を温度計測値レジスタ(第1の温度計測値レジスタ)71に格納する。
ステップ402において制御回路60は、温度計測値レジスタ71に格納されている今回の温度計測値と、第2の温度計測値レジスタに格納されている前回の温度計測値を読み出す。
ステップS403において制御回路60は、温度計測値レジスタ71から読み出した今回の温度計測値と、第2の温度計測値レジスタ77から読み出した前回の温度計測値とを比較し、これらの差分が所定値(例えば±1℃)以上であるか否かを判断する。すなわち、制御回路60は、前回の周波数補正処理時からの温度変化量が所定値以上であるか否かを判断する。制御回路60は、前回の温度計測値と今回の温度計測値の差分が所定値未満であると判断すると、処理をステップS408に移行させる。一方、制御回路60は、前回の温度計測値と今回の温度計測値の差分が所定値以上であると判断すると、処理をステップS404に移行させる。
ステップS404において制御回路60は、低温レジスタ72、常温レジスタ73および高温レジスタ74に格納されている温度計測値および周波数誤差を読み出す。
ステップ405において制御回路60は、ステップS404において読み出した温度計測値および周波数誤差に基づいて発振回路61における温度と周波数偏差との関係を示す関係式(周波数温度特性)を導出する。すなわち、制御回路60は、各レジスタ72〜74から読み出した周波数誤差および温度計測値を(1)式におけるfおよびTにそれぞれ代入することにより、a、T0およびbの値を導出し、これによって温度と周波数偏差との関係式(周波数温度特性)を導出する。
ステップS406において制御回路60は、温度計測値レジスタ71に格納された今回の温度計測値をステップS405において導出した関係式に代入することにより、当該温度における周波数偏差を周波数補正量として導出し、これを周波数補正レジスタ75に格納する。
ステップS407において制御回路60は、温度計測値レジスタ71に格納されている今回の温度計測値を第2の温度計測値レジスタに格納する。すなわち、第2の温度計測値レジスタ77の値を今回の温度計測値に書き換える。
ステップS408において制御回路60は、周波数補正レジスタ75に格納されている周波数補正量を読み出し、これを計時回路63に供給して本ルーチンが終了する。計時回路63は、分周回路62の出力信号の周波数を制御回路60から供給される周波数補正量に基づいて補正して計時信号を生成し、これを後段の電力量計測回路22(図1参照)に供給する。
以上の説明から明らかなように、本実施形態に係る半導体装置4においては、今回の周波数補正処理の実行時に取得した温度計測値と前回の周波数補正処理の実行時に取得した温度計測値との差分が所定値未満であった場合には、制御回路60は、ステップS404〜S407の処理をスキップし(すなわち新たな周波数補正量を導出せずに)、既に周波数補正レジスタ75に格納されている周波数補正量を計時回路63に供給する。このように、前回の周波数補正処理時からの温度変化が小さい場合には周波数補正量の導出に係る処理を省略することで高精度な時間計測を行いつつも消費電力の削減を図ることができる。このように、本実施形態に係る半導体装置4では周波数補正量の導出間隔が一定とはならない。このように周囲温度変化に応じた不定期な処理を実現しようとする場合には、例えば、複数の分周回路を設ける構成が考えられるが、様々な温度環境に随時対応させようとした場合には、分周回路の規模が大きくなってしまう。本実施形態に係る半導体装置4によれば複数の分周回路を設けることなく、様々な温度環境下において最適な周波数補正を行うことが可能となる。
なお、上記の実施形態では前回の周波数補正処理の実行時に取得した温度計測値との差分が1℃未満の場合には新たな周波数補正量の導出を行わないこととしたが、周波数補正量の導出を行うか否かの判定基準となる温度設定値は適宜変更することが可能である。また、本実施形態に係る周波数補正処理は、上記した第1乃至第3の実施形態に係る半導体装置1〜3のいずれの構造においても実現することが可能である。
[第5の実施形態]
以下に本発明の第5の実施形態に係る半導体装置について説明する。水晶発振子を用いた発振回路では、水晶発振子の経年劣化に起因して発振周波数が変化することが知られている。このため、発振回路の発振周波数を定期的に校正することが好ましい。発振回路の発振周波数の校正には正確なクロックが必要となるが、半導体装置の出荷後または半導体装置の計測装置等への設置後において正確なクロックを用いた発振周波数の校正は困難なものとなっていた。そこで、本実施形態に係る半導体装置では、温度変化に起因する周波数変化のみならず、発振子の劣化に起因する周波数変化を正確なクロックを用いることなく補正することを可能とする。
図21は、本発明の第5の実施形態に係る半導体装置5の機能ブロック図である。半導体装置5は、計時カウンタ83およびレジスタ部70において周波数シフト量レジスタ78を更に含む点が上記した第1の実施形態に係る半導体装置1と異なる(図6参照)。
計時カウンタ83は、分周回路62に接続され、分周回路62の出力信号に基づいて時間計測を行うカウンタである。計時カウンタ83は、例えば最初の電源投入時点あるいはリセット入力時間からの累積時間を示す累積時間情報を制御回路60に供給する。
周波数シフト量レジスタ78は、発振子28の経年劣化に伴う発振回路61の発振周波数の経年変化を補正するための周波数シフト量情報を記憶した読み出し専用の不揮発性の記憶媒体(ROM)である。周波数シフト量レジスタ78は、データバス76に接続されており、制御回路60は周波数シフト量レジスタ78に記憶された周波数シフト量情報を読み出すことが可能となっている。
ここで周波数シフト量レジスタ78に記憶される周波数シフト量情報について説明する。上記したように、発振回路61の発振周波数は、発振子28の経年劣化に伴って高周波側または低周波側にシフトする。発振子28の経年劣化の要因の1つとして、パッケージ等から微量に放出される不純物の水晶振動片への付着等が挙げられる。発振子28の経年劣化に伴って発振回路61の発振周波数がシフトするということは、図11に示した周波数温度特性を示す2次曲線が全体的に上下方向にシフトすることを意味する。発振周波数のシフト方向やシフト量等の変化態様は、発振子の種類や発振子の製造方法などに依存し、発振子の種類や製造方法が同一である限り発振周波数の変化態様が個体間で大きくばらつくことはない。周波数シフト量レジスタ78には発振回路61の所定期間毎(例えば1年毎)の周波数シフト量の推定値が周波数シフト量情報として格納されている。発振回路61の所定期間における周波数シフト量は、例えば高温放置試験等の加速試験を実施することにより知ることができる。本実施形態では、加速試験により発振回路61の発振周波数が1年ごとに0.6ppm±0.4ppmシフトすることが確認されており、周波数シフト量レジスタ78には、周波数シフト量情報として0.6ppmが格納されているものとする。周波数補正処理の実行時において、制御回路60は周波数シフト量レジスタ78に格納された周波数シフト量情報を読み出し、発振回路61の発振周波数の経年変化分をも補正するべく周波数補正量を導出する。計時カウンタ83および周波数シフト量レジスタ78以外の他の構成要素は、上記した第1の実施形態に係る半導体装置1と同様であるので、それらの説明については省略する。
以下に、本実施形態に係る半導体装置5における周波数補正処理について説明する。なお、この周波数補正処理に先立って、上記した第1の実施形態の場合と同様のデータ格納処理(図7参照)が実行され、低温レジスタ72、常温レジスタ73、高温レジスタ74には、各温度環境下において取得された温度計測値および発振回路61の周波数誤差が格納されているものとする。また、周波数シフト量レジスタ78には、周波数シフト量情報として1年毎の周波数シフト量0.6ppmが格納されているものとする。
制御回路60は、積算電力計10(図1参照)に組み込まれた状態において、所定期間毎に、あるいはシステムリセット時やリード38を介した制御信号の入力に応じて周波数補正処理プログラムを実行する。図22は、制御回路60において実行される本実施形態に係る周波数補正処理プログラムの処理の流れを示すフローチャートである。このプログラムは、制御回路60が有する記憶手段(ROM)に予め記憶されている。
ステップS501において制御回路60は、低温レジスタ72、常温レジスタ73および高温レジスタ74に格納されている温度計測値および周波数誤差を読み出す。
ステップ502において制御回路60は、ステップS501において読み出した温度計測値および周波数誤差に基づいて発振回路61における温度と周波数偏差との関係式(周波数温度特性)を導出する。すなわち、制御回路60は、各レジスタ72〜74から読み出した周波数誤差および温度計測値を(1)式におけるfおよびTにそれぞれ代入することにより、a、T0およびbの値を導出し、これによって発振回路61における温度と周波数偏差との関係式(周波数温度特性)を導出する。
ステップS503において制御回路60は、感温素子27によって温度計測値を取得し、取得した計測値を温度計測値レジスタ71に格納する。
ステップS504において制御回路60は、温度計測値レジスタ71に格納された温度計測値をステップS502において導出した関係式に代入することにより、当該温度における周波数偏差を暫定的な周波数補正量(第1の周波数補正量)として導出し、これを周波数補正レジスタ75に一旦格納する。
ステップS505において制御回路60は、周波数シフト量レジスタ78に格納されている周波数シフト量(0.6ppm)に、計時カウンタ83から通知された累積時間に応じた値を乗じて得た値を経年変化に対応する周波数補正量(第2の周波数補正量)として導出する。例えば制御回路60は、計時カウンタ83から通知された累積時間が1年未満である場合には、周波数シフト量レジスタ78に格納されている周波数シフト量(0.6ppm)に0を乗じて経年変化に対応する周波数補正量として0を導出する。一方、制御回路60は、計時カウンタ83から通知された累積時間が1年以上2年未満である場合には、周波数シフト量レジスタ78に格納されている周波数シフト量(0.6ppm)に1を乗じて経年変化に対応する周波数補正量(0.6ppm)を導出する。また、制御回路60は、計時カウンタ83から通知された累積時間が2年以上3年未満である場合には、周波数シフト量レジスタ78に格納されている周波数シフト量(0.6ppm)に2を乗じて経年変化に対応する周波数補正量(1.2ppm)を導出する。
ステップS506において制御回路60は、周波数補正レジスタ75に格納された暫定的な周波数補正量(第1の周波数補正量)に上記のステップS505において導出した経年変化に対応する周波数補正量(第2の周波数補正量)を加算することにより最終的な周波数補正量を導出し、これを周波数補正レジスタ75に格納する。
ステップS507において制御回路60は、周波数補正レジスタ75に格納された最終的な周波数補正量を計時回路63に供給して本ルーチンが終了する。計時回路63は、分周回路62の出力信号の周波数を制御回路60から供給される周波数補正量に基づいて補正して計時信号を生成し、これを後段の電力量計測回路22(図1参照)に供給する。
このように、本実施形態に係る半導体装置5によれば、正確なクロックを用いることなく発振回路61の発振周波数の経年変化分も補正されるので、製品出荷後や計測装置への搭載後においても長期間に亘り高精度な時間計測を行うことが可能となる。
なお、上記の実施形態では、周波数シフト量レジスタ78に記憶された周波数シフト量を、年次が増すごとに1倍(0.6ppm)、2倍(1.2ppm)、3倍(1.8ppm)、・・・として経年変化に対応する周波数補正量を導出する場合を例示したが、これに限定されるものではない。水晶発振子を含む発振回路の発振周波数の経年変化は、飽和特性を示すことが知られている。従って、かかる飽和特性に整合するように周波数シフト量レジスタ78に、各年毎の周波数シフト量を予め記憶しておくこととしてもよい。例えば、周波数シフト量レジスタ78には、1年経過後2年未満における周波数シフト量として0.6ppmが記憶され、2年経過後3未満の周波数シフト量として0.4ppmが記憶され、3年経過後4年未満の周波数シフト量として0.2ppmが記憶され、4年経過以降の周波数シフト量として0ppmが記憶される。この場合、制御回路60は、1年経過後2年未満における経年変化に対応する周波数補正量として0.6ppmを導出し、2年経過後3未満における経年変化に対応する周波数補正量として1.0ppmを導出し、3年経過した後は経年変化に対応する周波数補正量として1.2ppmを導出する。また、上記した実施形態では、経年変化に対応する周波数補正量を1年経過する毎に変化させる場合を例示したが、1年よりも長いまたは短い間隔で経年変化に対応する周波数補正量を変化させてもよい。
また、上記した実施形態では、ステップS506において、周波数補正レジスタ75に格納された暫定周波数補正量にステップS505において導出した経年変化に対応する周波数補正量を加算することにより最終的な周波数補正量を導出することとしたが、これ限定されるものではない。図23は、本実施形態に係る周波数補正処理の他の態様を示すフローチャートである。
ステップS601において制御回路60は、低温レジスタ72、常温レジスタ73および高温レジスタ74に格納されている温度計測値および周波数誤差を読み出す。
ステップ602において制御回路60は、ステップS601において読み出した温度計測値および周波数誤差に基づいて発振回路61における温度と周波数偏差との関係を示す関係式(周波数温度特性)を導出する。すなわち、制御回路60は、各レジスタ72〜74から読み出した周波数誤差および温度計測値を(1)式におけるfおよびTにそれぞれ代入することにより、a、T0およびbの値を導出し、これによって温度と周波数偏差との関係式(周波数温度特性)を導出する。
ステップS603において制御回路60は、周波数シフト量レジスタ78に格納されている周波数シフト量に、計時カウンタ83から通知された累積時間に応じた値を乗じて得た値を経年変化に対応する周波数シフト量として導出する。例えば制御回路60は、計時カウンタ83から通知された累積時間が1年未満である場合には、周波数シフト量レジスタ78に格納されている周波数シフト量(0.6ppm)に0を乗じて経年変化に対応する周波数シフト量として0を導出する。一方、制御回路60は、計時カウンタ83から通知された累積時間が1年以上2年未満である場合には、周波数シフト量レジスタ78に格納されている周波数シフト量(0.6ppm)に1を乗じて、経年変化に対応する周波数シフト量(0.6ppm)を導出する。また、制御回路60は、計時カウンタ83から通知された累積時間が2年以上3年未満である場合には、周波数シフト量レジスタ78に格納されている周波数シフト量(0.6ppm)に2を乗じて、経年変化に対応する周波数シフト量(1.2ppm)を導出する。
ステップS604において制御回路60は、ステップS602において導出した関係式をステップS603において導出した経年変化に対応する周波数シフト量を用いて修正する。すなわち、ステップS602において導出した温度と周波数偏差との関係式は、経年変化分が加味されていないので、制御回路60は、ステップS602において導出した関係式の頂点誤差bにステップS603において導出した経年変化に対応する周波数シフト量を加算することにより周波数温度特性の2次曲線を全体的にシフトさせ、経年変化分を反映させる。
ステップS605において制御回路60は、感温素子27によって温度計測値を取得し、取得した計測値を温度計測値レジスタ71に格納する。
ステップS606において制御回路60は、温度計測値レジスタ71に格納された温度計測値をステップS604において修正した関係式に代入することにより、当該温度における周波数偏差を周波数補正量として導出し、これを周波数補正レジスタ75に格納する。
ステップS607において制御回路60は、周波数補正レジスタ75に格納された周波数補正量を示す補正データを計時回路63に供給して本ルーチンが終了する。計時回路63は、分周回路62の出力信号の周波数を制御回路60から供給される補正データに基づいて補正して計時信号を生成し、これを後段の電力量計測回路22(図1参照)に供給する。
なお、本実施形態に係る周波数補正処理は、上記した第1乃至第3の実施形態に係る半導体装置1〜3のいずれの構造においても実現することが可能である。
[第6の実施形態]
図24は、本発明の第6の実施形態に係る半導体装置6の構成を示す機能ブロック図である。半導体装置6は、半導体チップ30が発振回路61の出力端子に接続された電極パッド58を有し且つ測定カウンタおよび基準カウンタを備えていない点が上記した第1の実施形態に係る半導体装置1と異なる。電極パッド58は、ボンディングワイヤを介してリード38に接続されており、発振回路61の出力信号を外部に取り出すことが可能となっている。本実施形態では、低温、常温、高温の各温度環境において外部に取り出された発振回路61の出力信号を観測することにより各温度環境における発振回路61の周波数誤差が取得される。すなわち、各温度環境における発振回路61の周波数誤差は半導体装置6の外部で取得される。低温レジスタ72、常温レジスタ73および高温レジスタ75には、外部から供給される発振回路61の周波数誤差が温度計測値とともに格納される。このように本実施形態に係る半導体装置6によれば、周波数誤差の導出処理は外部で行われるので、上記した第1の実施形態における測定カウンタ81および基準カウンタ82が不要となり、半導体チップ30のサイズを小さくすることが可能となる。
[変形例]
図25は、本発明の変形例に係る半導体モジュール7の構成を示す斜視図である。半導体モジュール7は、リファレンスボード500と、リファレンスボード500上に搭載された半導体装置2aと、リファレンスボード500上に搭載され且つ半導体装置2aに接続されたキャパシタCGLおよびCDLと、を含んで構成されている。半導体装置2aは、上記した第2の実施形態に係る半導体装置2におけるキャパシタCGLおよびCDLを削除したものである。つまり、半導体モジュール7は、上記した第2の実施形態に係る半導体装置2に含まれていたキャパシタCGLおよびCDLを取り出してリファレンスボード500上で半導体装置2aに接続したものである。この構成をとる場合、半導体装置2a単体で周波数補正処理を実施することはできないが、半導体モジュール7として周波数補正を行うことが可能である。