JP6285488B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6285488B2
JP6285488B2 JP2016083376A JP2016083376A JP6285488B2 JP 6285488 B2 JP6285488 B2 JP 6285488B2 JP 2016083376 A JP2016083376 A JP 2016083376A JP 2016083376 A JP2016083376 A JP 2016083376A JP 6285488 B2 JP6285488 B2 JP 6285488B2
Authority
JP
Japan
Prior art keywords
transistor
film
electrode
pixel
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016083376A
Other languages
English (en)
Other versions
JP2016149569A (ja
Inventor
敦司 梅崎
敦司 梅崎
秋葉　麻衣
麻衣 秋葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016149569A publication Critical patent/JP2016149569A/ja
Application granted granted Critical
Publication of JP6285488B2 publication Critical patent/JP6285488B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Description

本発明は、薄膜トランジスタを用いたアクティブマトリクス型の半導体表示装置及びその
駆動方法に関する。
絶縁表面上に形成される半導体膜を用いた薄膜トランジスタは、アクティブマトリクス型
の半導体表示装置が有する駆動回路または画素部にとって、必要不可欠な半導体素子であ
る。薄膜トランジスタの製造には基板の耐熱温度という制約があるため、比較的低温での
成膜が可能なアモルファスシリコン、レーザ光または触媒元素を用いた結晶化により得ら
れるポリシリコンなどを活性層に有する薄膜トランジスタが、半導体表示装置に用いられ
るトランジスタの主流となっている。
近年では、ポリシリコンによって得られる高い移動度と、アモルファスシリコンによって
得られる均一な素子特性とを兼ね備えた新たな半導体材料として、酸化物半導体と呼ばれ
る、半導体特性を示す金属酸化物に注目が集まっている。金属酸化物は様々な用途に用い
られており、例えば、よく知られた金属酸化物である酸化インジウムは、液晶表示装置な
どで透明電極材料として用いられている。半導体特性を示す金属酸化物としては、例えば
、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体
特性を示す金属酸化物をチャネル形成領域に用いる薄膜トランジスタが、既に知られてい
る（特許文献１乃至４、非特許文献１）。
金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、ホモロガス
相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は、Ｉｎ、Ｇａ及びＺｎを有する多
元系酸化物半導体として知られている（非特許文献２乃至４）。そして、上記のようなＩ
ｎ−Ｇａ−Ｚｎ系酸化物で構成される酸化物半導体は、薄膜トランジスタのチャネル層に
適用可能であることが確認されている（特許文献５、非特許文献５及び６）。
特開昭６０−１９８８６１号公報 特開平８−２６４７９４号公報 特表平１１−５０５３７７号公報 特開２０００−１５０９００号公報 特開２００４−１０３９５７号公報
Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ−Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０−１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８−４９２
ところで、アクティブマトリクス型の半導体表示装置は、より高精細、高解像度の画像を
表示するために、画素数が増える傾向にある。そのため、走査線駆動回路と信号線駆動回
路には、高速での駆動が要求されており、駆動周波数の高さに起因する高消費電力化の問
題が浮上している。また、半導体表示装置は、長時間に渡る連続使用に耐えうるように、
信頼性の高さも要求されている。例えば、半導体表示装置に表示する映像を固定させると
、特定の画素において半導体素子または表示素子の劣化が進む、焼き付きという現象が生
じる。焼き付きは半導体表示装置全般に見られる現象であるが、液晶表示装置、有機発光
素子を用いた発光装置、表面伝導型電子放出素子ディスプレイ（ＳＥＤ）などの半導体表
示装置において、特に顕著に起こりやすい。
これら半導体表示装置に要求されている高い信頼性と、低消費電力駆動を実現するために
は、半導体素子または表示素子の特性の向上を図るだけではなく、駆動方法にも工夫を凝
らすことが必要である。半導体表示装置の長時間に渡る連続使用により、半導体素子また
は表示素子が劣化するのを防ぎ、さらに、消費電力が嵩むのを防ぐための駆動方法の一つ
として、パーシャル駆動が挙げられる。パーシャル駆動とは、画面に表示される画像に一
定時間変化がない場合などに、画素部の一部エリアのみに限定して画像の表示を行い、そ
の他のエリアにおいて画像の表示を停止する駆動方法である。
しかし、パーシャル駆動を用いる場合においても駆動回路は動作を続けており、その消費
電力は、通常動作時に比べてさほど低減されているとは言えなかった。
上述した課題に鑑み、信頼性が高い半導体表示装置の提供を課題の一とする。或いは、消
費電力を抑えることができる半導体表示装置の提供を課題の一とする。
或いは、信頼性を高めることができる半導体表示装置の駆動方法の提供を課題の一とする
。或いは、消費電力を抑えることができる半導体表示装置の駆動方法の提供を課題の一と
する。
上記課題を解決するために、表示を行うラインの画素のみを順に選択する走査線駆動回路
を、半導体表示装置に設ける。具体的には、走査線駆動回路にデコーダを設けて、走査線
駆動回路に入力される信号に従って、表示を行うラインの画素が有する走査線にのみ順に
パルスを入力し、それ以外の表示を行わないラインの画素が有する走査線にはパルスの入
力を行わないように動作させる。そして、パルスにより選択されたライン全ての画素、ま
たは選択されたラインの一部の画素に、信号線駆動回路からビデオ信号を供給することで
、画素部の特定のエリアに配置されている画素においてのみ画像の表示を行う。
なお、画素部全体での画像の表示と、画素部の一部エリアにおける画像の表示とは、デコ
ーダに入力する信号により制御することができる。画素部の一部エリアにおいて画像を表
示する際は、デコーダに入力する信号により、画素部が有する複数の画素のうち、特定の
ラインの画素が有する走査線にのみパルスを順に入力すれば良い。また、画素部全体で画
像を表示する際は、デコーダに入力する信号により、全てのラインの画素が有する走査線
にパルスを順に入力すれば良い。
また、画素は、走査線に入力される信号のパルスに従ってスイッチングが制御される、少
なくとも一つの薄膜トランジスタと、該薄膜トランジスタがオンになると信号線駆動回路
から与えられるビデオ信号に従ってその動作が制御される表示素子とを有する。そして、
上記薄膜トランジスタは、酸化物半導体をチャネル形成領域に用いる。さらに、走査線駆
動回路、信号線駆動回路の一部、またはその全てにおいて、酸化物半導体を用いている半
導体素子、例えばチャネル形成領域に酸化物半導体が用いられている薄膜トランジスタが
、設けられていても良い。
なお、酸化物半導体は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半
導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚ
ｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半
導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化
物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ
−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や
、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用
いることができる。なお、本明細書においては、例えば、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体とは、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）
を有する金属酸化物、という意味であり、その化学量論組成比は特に問わない。また、上
記酸化物半導体は、珪素を含んでいてもよい。
或いは、酸化物半導体は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記することがで
きる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素
を示す。
なお、酸化物半導体膜を形成した後、減圧雰囲気下または不活性ガス雰囲気下において加
熱処理を行うことで、酸化物半導体膜の表面や内部に吸着されている水分、ヒドロキシ基
、または水素などを取り除く。加熱処理の温度範囲は、４００℃以上７００℃以下、好ま
しくは４５０℃以上６５０℃以下とする。上記加熱処理を行うことで、酸化物半導体膜内
、ゲート絶縁膜内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に存在する水
分、ヒドロキシ基、または水素などの不純物が除去される。よって、上記不純物がトラン
ジスタの特性の劣化に繋がるのを防ぐことができる。
また、薄膜トランジスタは、ボトムゲート型であっても良いし、トップゲート型であって
も良いし、ボトムコンタクト型であっても良い。ボトムゲート型トランジスタは、絶縁表
面上のゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート絶縁膜上においてゲート電
極と重なる酸化物半導体膜と、酸化物半導体膜上のソース電極、ドレイン電極と、酸化物
半導体膜、ソース電極、ドレイン電極上の酸化物絶縁膜と、酸化物絶縁膜上において酸化
物半導体膜と重なる導電膜とを有する。トップゲート型トランジスタは、絶縁表面上の酸
化物半導体膜と、酸化物半導体膜上の酸化物絶縁膜であるゲート絶縁膜と、ゲート絶縁膜
上において酸化物半導体膜と重なり、なおかつ導電膜として機能するゲート電極とを有す
る。ボトムコンタクト型トランジスタは、絶縁表面上のゲート電極と、ゲート電極上のゲ
ート絶縁膜と、ゲート絶縁膜上のソース電極、ドレイン電極と、ソース電極、ドレイン電
極上にあり、なおかつゲート絶縁膜上においてゲート電極と重なる酸化物半導体膜と、酸
化物半導体膜上の酸化物絶縁膜と、酸化物絶縁膜上において酸化物半導体膜と重なる導電
膜とを有する。
指定されたラインの画素にのみパルスの入力を行うよう走査線駆動回路を動作させるので
、指定されたライン以外の走査線において電力が消費されるのを防ぐことができ、酸化物
半導体を用いた半導体表示装置の消費電力を低減することができる。また、指定されたラ
インの画素にのみパルスの入力を行うよう走査線駆動回路を動作させることで、半導体表
示装置の長時間に渡る連続使用を防ぎ、酸化物半導体を用いた半導体素子または表示素子
が劣化するのを防ぐことができる。
半導体表示装置のブロック図と、画素部の構成を示す図。 画素部のタイミングチャート。 画素部のタイミングチャート。 画素部における、画像の表示を行うエリアの配置を示す図。 デコーダの構成を示す図。 トランジスタの断面図及び上面図。 トランジスタの断面図及び上面図。 トランジスタの断面図及び上面図。 ＮＯＲ回路の構成を示す回路図。 ＮＯＲ回路の構成を示す回路図。 半導体表示装置のブロック図。 画素部の回路図。 画素部の回路図。 電子ペーパーの上面図及び断面図。 一部のエリアにおいて表示される画像の一例を示す図。 初期化期間、書込期間、保持期間の順序を示す模式図。 画素電極に印加される電圧と、各走査線に入力される選択信号の電圧の、タイミングチャート。 信号線駆動回路の構成を説明する図。 シフトレジスタの構成を示す回路図。 パルス出力回路の構成と、シフトレジスタの動作を説明するタイミングチャート。 半導体装置の作製方法を示す図。 半導体装置の作製方法を示す図。 半導体装置の作製方法を示す図。 半導体装置の作製方法を示す図。 半導体装置の作製方法を示す図。 半導体装置の作製方法を示す図。 液晶表示装置の断面図。 発光装置の断面図。 液晶表示装置のモジュールの構成を示す図。 半導体表示装置を用いた電子機器の図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお本発明の半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表され
る発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃ
ｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅ
ｌ）、ＳＥＤ（Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔ
ｅｒ Ｄｉｓｐｌａｙ）などのＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ
）等や、半導体膜を用いた回路素子を駆動回路に有しているその他の半導体表示装置が、
その範疇に含まれる。
（実施の形態１）
図１（Ａ）に、本発明の一態様に係る半導体表示装置のブロック図を、一例として示す。
図１（Ａ）に示す半導体表示装置は、表示素子及び薄膜トランジスタを備えた画素を複数
有する画素部１００と、各画素をラインごとに選択する走査線駆動回路１０１と、選択さ
れたラインの画素へのビデオ信号の入力を制御する信号線駆動回路１０２とを有する。ま
た、図１（Ｂ）に示すように、画素部１００には、走査線駆動回路１０１から引き延ばさ
れた複数の走査線Ｇ１〜Ｇｙと、信号線駆動回路１０２から引き延ばされた複数の信号線
Ｓ１〜Ｓｘとが、交差するように設けられている。各画素１０５には、複数の走査線の少
なくとも１つと、複数の信号線の少なくとも１つが設けられており、走査線に入力される
信号と、信号線に入力される信号とにより、各画素１０５の表示素子及び薄膜トランジス
タの動作が制御される。
走査線駆動回路１０１はデコーダ１０３を有しており、走査線駆動回路１０１に入力され
るｎビットの制御信号Ｄ１〜Ｄｎにより、その動作が制御されている。具体的には、制御
信号Ｄ１〜Ｄｎの、各ビットの値の組み合わせによって、デコーダ１０３から走査線Ｇ１
〜Ｇｙに、パルスを有する選択信号を順に入力することができる。また、制御信号Ｄ１〜
Ｄｎの、各ビットの値の組み合わせによって、表示を行うラインの画素が有する走査線に
のみ順にパルスを入力し、それ以外の表示を行わないラインの画素が有する走査線にはパ
ルスの入力を行わないように、走査線駆動回路１０１を動作させることができる。
例えば、図１（Ｂ）に示す画素部１００のうち、エリア１０４においてのみ、画像の表示
を行うものとする。この場合、エリア１０４内の画素が有する走査線Ｇ１〜Ｇｔ−１にの
み順にパルスを入力し、それ以外の表示を行わないラインの画素が有する走査線Ｇｔ〜Ｇ
ｙにはパルスの入力を行わないように、制御信号Ｄ１〜Ｄｎの、各ビットの値の組み合わ
せによって、走査線駆動回路１０１を動作させる。
そして、信号線駆動回路１０２にはビデオ信号と、信号線駆動回路１０２の駆動を制御す
る駆動用信号が入力されている。パルスにより選択されたライン全ての画素、または選択
されたラインの一部の画素に、信号線駆動回路１０２からビデオ信号が供給されることで
、画素部１００の特定のエリア１０４に配置されている画素においてのみ、画像の表示を
行うことができる。具体的に、図１（Ｂ）では、信号線駆動回路１０２から、信号線Ｓ１
〜Ｓｑ−１（ｑは２より大きくｘより小さい自然数）にのみ画像情報を有するビデオ信号
を入力し、信号線Ｓｑ〜Ｓｘには、画像の表示に寄与しないビデオ信号を入力することで
、エリア１０４に配置されている画素においてのみ、画像の表示を行う。
なお、画像の表示に寄与しないビデオ信号とは、画素の有する表示素子への、電流又は電
圧の供与を妨げるビデオ信号である。画像の表示に寄与しないビデオ信号が画素に入力さ
れると、画素内の表示素子への電流または電圧の供与が妨げられる、または連続する複数
のフレーム期間に渡って表示素子により表示される階調が保持されるため、当該画素にお
いて画像の表示は行われない。
また、信号線駆動回路１０２から画像情報を有するビデオ信号が、選択されているライン
の一部の画素にのみ入力されている場合、具体的に該ビデオ信号は、特定のエリア１０４
内の画素が有する信号線Ｓ１〜Ｓｑ−１にのみ、供与される。フレーム周波数が一定であ
るならば、選択されているラインの全ての画素に画像情報を有するビデオ信号を入力する
場合よりも、選択されているラインの一部の画素に画像情報を有するビデオ信号を入力す
る場合の方が、信号線駆動回路１０２の駆動周波数を低く抑えることができるので、消費
電力を抑えることができる。
なお、図１（Ｂ）では、画像の表示を行う一部のエリア１０４が、信号線Ｓ１〜Ｓｑ−１
と、走査線Ｇ１〜Ｇｔ−１を有する画素群であり、画素部１００の左上に位置している場
合を例示している。しかし、本発明はこの構成に限定されず、例えば図４（Ａ）に示すよ
うに、画像の表示を行う一部のエリア１０４が、画素部１００の右上に位置していても良
いし、図４（Ｂ）に示すように画素部１００の中央に位置していても良いし、図４（Ｃ）
に示すように、画素部１００の左下に位置していても良い。画像の表示を行う一部のエリ
ア１０４の位置及びその範囲は、走査線駆動回路１０１により選択されるラインの位置と
、信号線駆動回路１０２から画像情報を有するビデオ信号が入力される信号線の位置によ
って、適宜決めることが出来る。
次に、デコーダ１０３の具体的な構成の一例を、図５に回路図で示す。図５に示すデコー
ダは、複数のＮＯＲ回路１０６−１〜１０６−２ｎを有しており、各ＮＯＲ回路にはｎビ
ットの制御信号が入力されている。なお、図５に示すＮＯＲ回路の数は単なる一例であり
、必ずしも２ｎである必要はなく、ＮＯＲ回路の数は制御信号のビット数に拘束されない
。
ｎビットの制御信号は、制御信号Ｄ１〜Ｄｎ、または制御信号Ｄ１〜Ｄｎの極性を反転さ
せることで得られる制御信号Ｄｂ１〜Ｄｂｎから選ばれており、ＮＯＲ回路１０６−１〜
１０６−２ｎどうしは互いに入力される制御信号が異なる。例えば、ＮＯＲ回路１０６−
１は、制御信号Ｄ１〜Ｄｎが入力されている。ＮＯＲ回路１０６−２は、制御信号Ｄ２〜
Ｄｎ、制御信号Ｄｂ１が入力されている。ＮＯＲ回路１０６−３は、制御信号Ｄ１、Ｄ３
〜Ｄｎ、制御信号Ｄｂ２が入力されている。このように、ＮＯＲ回路１０６−１〜１０６
−２ｎどうし互いに入力される制御信号が異なることで、ＮＯＲ回路１０６−１〜１０６
−２ｎのいずれか一つから出力される信号のみを、他から出力される信号とは異なる高さ
の電圧にすることが出来る。具体的には、ＮＯＲ回路１０６−１〜１０６−２ｎのいずれ
か一つから出力される信号のみ、高いレベル（Ｈｉ）の電圧でそれ以外は低いレベル（Ｌ
ｏ）の電圧とすることができる。そして、制御信号Ｄ１〜Ｄｎと制御信号Ｄｂ１〜Ｄｂｎ
の値を所定の時間ごとに変えていくことで、ＮＯＲ回路１０６−１〜１０６−２ｎから高
いレベルの電圧のパルスがシフトする信号を出力することが出来る。
ＮＯＲ回路１０６−１〜１０６−２ｎから出力された信号は、選択信号として走査線Ｇ１
〜Ｇｙに入力される。走査線Ｇ１〜Ｇｙのうち、選択信号のパルスにあたる電圧が入力さ
れている走査線が、いわゆる選択された走査線に相当する。
なお、制御信号Ｄｂ１〜Ｄｂｎは、走査線駆動回路１０１の内部で、インバータなどによ
り制御信号Ｄ１〜Ｄｎの極性を反転させることで生成されていても良いし、走査線駆動回
路１０１の外部、例えばコントローラなどから制御信号Ｄ１〜Ｄｎと共に、走査線駆動回
路１０１に入力されていても良い。
画素部１００の全てにおいて画像の表示を行う場合は、走査線Ｇ１〜Ｇｙに順に選択信号
のパルスが入力されるように、制御信号Ｄ１〜Ｄｎと制御信号Ｄｂ１〜Ｄｂｎの値を定め
る。エリア１０４においてのみ画像の表示を行う場合は、走査線Ｇ１〜Ｇｔ−１に順に選
択信号のパルスが入力され、走査線Ｇｔ〜Ｇｙにはパルスが入力されないように、制御信
号Ｄ１〜Ｄｎと制御信号Ｄｂ１〜Ｄｂｎの値を定める。
なお、図５に示すデコーダは、ｎビットの制御信号を入力することで、少なくともいずれ
か１つのＮＯＲ回路から、パルスを有する選択信号が出力される。全ての走査線にパルス
を有さない選択信号を入力する必要がある場合は、走査線の総数がＮＯＲ回路の総数より
も少なくなるように設計する。もしくは、ｎビットの制御信号に対し、ＮＯＲ回路の総数
を２ｎ−ａとし、なおかつＮＯＲ回路の総数２ｎ−ａを走査線の総数ｙ同じかそれ以上と
する。もしくは、ｎビットの制御信号に加えて、高いレベル（Ｈｉ）の電圧を全てのＮＯ
Ｒ回路に一斉に与えられる構成とし、全てのＮＯＲ回路からの出力を強制的に低いレベル
（Ｌｏ）の電圧となるようにしても良い。
図２に、画素部１００の全てにおいて画像の表示を行う場合の、走査線Ｇ１〜Ｇｙに入力
される選択信号と、信号線Ｓ１〜Ｓｘに入力されるビデオ信号のタイミングチャートを示
す。図２に示すように、画素部１００の全てにおいて画像の表示を行う場合、１フレーム
期間において、走査線Ｇ１〜Ｇｙには順に電圧のパルスがシフトしている選択信号が入力
される。よって、全てのラインの画素は、表示を行う表示ラインとなる。そして、各走査
線に入力されている選択信号にパルスが出現している１ライン期間内において、信号線Ｓ
１〜Ｓｘに画像情報を有するビデオ信号が入力される。
また、図３に、画素部１００の一部のエリア１０４においてのみ画像の表示を行う場合の
、走査線Ｇ１〜Ｇｙに入力される選択信号と、信号線Ｓ１〜Ｓｘに入力されるビデオ信号
のタイミングチャートを示す。図３に示すように、エリア１０４においてのみ画像の表示
を行う場合、１フレーム期間において、走査線Ｇ１〜Ｇｔ−１には順に電圧のパルスがシ
フトしている選択信号が入力され、走査線Ｇｔ〜Ｇｙにはパルスを有さない、すなわち、
フラットな高さの電圧を有する選択信号が入力される。よって、走査線Ｇ１〜Ｇｔ−１を
有するラインの画素は表示を行う表示ラインとなり、走査線Ｇｔ〜Ｇｙを有するラインの
画素は表示を行わない非表示ラインとなる。そして、選択信号にパルスが出現している１
ライン期間内において、信号線Ｓ１〜Ｓｘにビデオ信号が入力されることで、走査線Ｇ１
〜Ｇｔ−１を有する表示ラインの画素にのみ、ビデオ信号が入力される。また、エリア１
０４の画素が有する信号線Ｓ１〜Ｓｑ−１に入力されるビデオ信号は画像情報を有し、信
号線Ｓｑ〜Ｓｘに入力されるビデオ信号は画像の表示に寄与しない。従って、図３に示す
駆動方法により、エリア１０４の画素においてのみ、画像の表示を行うことが出来る。
なお、走査線Ｇｔ−１までの走査が終了した後、信号線Ｓ１〜Ｓｑ−１に入力されるビデ
オ信号を画像の表示に寄与しない一定の電圧とする、もしくはビデオ信号の入力を行わず
に信号線Ｓ１〜Ｓｑ−１を浮遊状態とすることもできる。上記構成により、走査線Ｇｔ−
１までの走査が終了した後は、信号線Ｓ１〜Ｓｑ−１の充放電がなくなるので、信号線駆
動回路の消費電力の削減を図ることができる。
なお、信号線Ｓ１〜Ｓｑ−１にのみビデオ信号の入力を行うように、信号線駆動回路１０
２を動作させても良い。この場合、画素部１００の全てにおいて画像の表示を行う場合よ
りも、信号線駆動回路１０２の駆動周波数を低くし、消費電力を抑えることが出来る。
なお、図２と図３では、信号線Ｓ１〜Ｓｘに入力されるビデオ信号をパルスで表示してい
るが、ビデオ信号の有する画像情報によってはパルスが出現しない場合も当然あり得る。
また、図２と図３では、信号線駆動回路１０２から各信号線に順にビデオ信号を入力する
点順次駆動の場合のタイミングチャートを例示している。しかし、本発明はこの構成に限
定されず、信号線駆動回路１０２から全ての信号線に並行してビデオ信号を入力する線順
次駆動であっても良い。
また、一部のエリア１０４のみで画像の表示を行う場合、画素部１００全体で画像の表示
を行う場合よりも敢えてフレーム周波数を低くし、一定期間内に走査線駆動回路１０１に
よって走査線が順に選択される走査回数を少なくすることで、走査線駆動回路の消費電力
を低くするようにしても良い。
また、時間階調駆動の場合は、フレーム周波数を低くすることで走査回数を少なくするよ
うにしても良いし、あるいは、階調数を低くすることで、走査回数を少なくし、走査線駆
動回路の消費電力を低くするようにしても良い。なお時間階調駆動とは、１フレーム期間
中において画素が白を表示する時間を制御することで、階調を表示する駆動方法である。
本発明の一態様に係る半導体表示装置は、指定されたラインの画素にのみパルスの入力を
行うよう走査線駆動回路を動作させるので、指定されたライン以外の走査線において電力
が消費されるのを防ぐことができ、半導体表示装置の消費電力を低減することができる。
また、指定されたラインの画素にのみパルスの入力を行うよう走査線駆動回路を動作させ
ることで、画素部１００のうち、一部のエリア１０４以外の領域において、長時間に渡る
連続使用を防ぎ、薄膜トランジスタなどの半導体素子または表示素子が劣化するのを防ぐ
ことができる。
なお、図１（Ａ）に示す半導体表示装置は、画素部１００、走査線駆動回路１０１または
信号線駆動回路１０２を一基板上に形成するシステムオンパネルであっても良い。システ
ムオンパネルとすることで、走査線駆動回路１０１または信号線駆動回路１０２などの駆
動回路と、画素部１００とを接続するためのピン数を削減し、駆動回路と画素部の接続不
良に起因する歩留まり低下、ピンを用いた接続箇所における機械的強度の低さなどを、回
避することが可能となる。さらに、表示装置の小型化のみならず、組立工程や検査工程の
削減によるコストダウンも、システムオンパネルの実現により可能になる。システムオン
パネルの場合、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続
部を介して、コントローラから制御信号、ビデオ信号、駆動用信号などの各種信号と、電
源電圧とが、画素部１００、走査線駆動回路１０１または信号線駆動回路１０２に供給さ
れる。
また、本発明の半導体表示装置は、システムオンパネルに限定されない。駆動周波数の低
い回路、例えば、走査線駆動回路１０１や、信号線駆動回路１０２の出力部に用いられて
いるアナログスイッチなどを、画素部１００と共に一基板上に形成し、残りの、駆動周波
数が比較的高い回路を別の基板上に形成するようにしても良い。この場合、駆動周波数が
高い回路を、単結晶半導体を用いた半導体素子で形成し、画素部１００及び駆動周波数の
低い回路を、酸化物半導体を用いた半導体素子で形成することができる。このように、部
分的にシステムオンパネルを採用することで、上述した接続不良に起因する歩留まり低下
、ピンを用いた接続箇所における機械的強度の低さなどを回避する、あるいは、組立工程
や検査工程の削減によるコストダウン、といったシステムオンパネルのメリットをある程
度享受できる。さらに、画素部１００、走査線駆動回路１０１及び信号線駆動回路１０２
を全て一基板上に形成するシステムオンパネルに比べて、駆動周波数が高い回路の性能を
より高めることができ、なおかつ、単結晶半導体を用いた場合は実現することが難しい、
面積の広い画素部を形成することができる。
（実施の形態２）
本実施の形態では、半導体表示装置の画素または駆動回路に用いられる、酸化物半導体膜
をチャネル形成領域に有する薄膜トランジスタの構成について、チャネルエッチ構造のボ
トムゲート型を例に挙げて説明する。
図６（Ａ）に薄膜トランジスタ２０１の断面図を、図６（Ｂ）に、図６（Ａ）に示す薄膜
トランジスタ２０１の上面図を、それぞれ示す。なお、図６（Ｂ）の破線Ａ１−Ａ２にお
ける断面図が、図６（Ａ）に相当する。
薄膜トランジスタ２０１は、基板２０２上に形成されたゲート電極２０３と、ゲート電極
２０３上に形成されたゲート絶縁膜２０４と、ゲート電極２０３と重なる位置においてゲ
ート絶縁膜２０４上に形成された島状の酸化物半導体膜２０５と、島状の酸化物半導体膜
２０５上に形成されたソース電極２０６及びドレイン電極２０７と、酸化物半導体膜２０
５、ソース電極２０６及びドレイン電極２０７上に形成された酸化物絶縁膜２０８とを有
している。
ゲート電極２０３と基板２０２の間には、下地膜となる絶縁膜が設けられていても良い。
下地膜は、基板２０２からの不純物元素の拡散を防止する絶縁膜、具体的には、窒化珪素
膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜のうちの一を単層で用いるか、又
は選択した複数の膜を積層させて用いることができる。ゲート電極２０３の材料は、モリ
ブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材
料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物
を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の
温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることも出来る
。
例えば、ゲート電極２０３の二層の積層構造としては、窒化チタン膜とモリブデン膜とを
積層した二層構造とすることが好ましい。三層の積層構造としては、タングステン膜また
は窒化タングステン膜と、アルミニウムと珪素の合金膜またはアルミニウムとチタンの合
金膜と、窒化チタン膜またはチタン膜とを積層した三層構造とすることが好ましい。
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多
い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い
物質をいう。
ゲート電極２０３の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍ
とする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎ
ｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工
（パターニング）することで、ゲート電極２０３を形成する。
ゲート絶縁膜２０４は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素膜
、窒化珪素膜、酸化窒化珪素膜又は窒化酸化珪素膜を単層で又は積層させて形成すること
ができる。例えば、成膜ガスとして、シラン（例えばモノシラン）、酸素及び窒素を用い
てプラズマＣＶＤ法により酸化窒化珪素膜を形成すれば良い。本実施の形態では、プラズ
マＣＶＤ法により形成される膜厚２００ｎｍの絶縁膜を、ゲート絶縁膜２０４として用い
る。成膜条件は、シランガスの流量４ｓｃｃｍとし、一酸化二窒素（Ｎ２Ｏ）の流量８０
０ｓｃｃｍとし、基板温度４００℃とする。
島状の酸化物半導体膜２０５は、酸化物半導体をターゲットとして用い、スパッタ法によ
り酸化物半導体膜を形成した後、エッチングなどで該膜を所望の形状に加工することで、
形成される。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気
下、又は希ガスと酸素の混合雰囲気下においてスパッタ法により形成することができる。
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁膜２０４の表面に付着しているゴミを除去
することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲
気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改
質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。
また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、ア
ルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
チャネル形成領域を形成するための酸化物半導体膜には、上述したような半導体特性を有
する酸化物材料を用いればよい。
本実施の形態では、酸化物半導体膜としてＩｎ（インジウム）、Ｇａ（ガリウム）、及び
Ｚｎ（亜鉛）を含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１
：１）を用いたスパッタ法により得られる、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる
。本実施の形態では、ＤＣスパッタ法を用い、アルゴンの流量３０ｓｃｃｍとし、酸素の
流量１５ｓｃｃｍとし、基板温度は室温とする。
ゲート絶縁膜２０４及び酸化物半導体膜を大気に触れさせることなく連続的に形成しても
よい。大気に触れさせることなく連続成膜することで、界面が、水やハイドロカーボンな
どの、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形成す
ることができるので、薄膜トランジスタ特性のばらつきを低減することができる。
また、酸化物半導体膜２０５に含まれる水分、水素、ヒドロキシ基を脱離させるように、
減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾
燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定
した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、
好ましくは１０ｐｐｂ以下の空気）雰囲気下において、４００℃以上７００℃以下、好ま
しくは４５０℃以上６５０℃以下の温度範囲で、島状の酸化物半導体膜２０５に加熱処理
を施し、その後、不活性雰囲気下で室温以上１００℃未満の範囲まで徐冷を行うことが望
ましい。酸化物半導体膜２０５を上記雰囲気下で加熱処理することにより、酸化物半導体
膜２０５は、膜内に含まれる水分、水素、ヒドロキシ基が脱離する。
加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ（Ｇａｓ Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはランプ光を用いるＬＲＴＡ（Ｌａｍｐ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬間加熱方法などを用いることが
できる。例えば、電気炉を用いて加熱処理を行う場合、昇温特性を０．１℃／ｍｉｎ以上
２０℃／ｍｉｎ以下、降温特性を０．１℃／ｍｉｎ以上１５℃／ｍｉｎ以下とすることが
好ましい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
分、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、また
はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好
ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましく
は０．１ｐｐｍ以下）とすることが好ましい。
加熱処理後の、島状の酸化物半導体膜２０５は、一部あるいは全部が結晶化していても良
い。
なお、酸化物半導体膜２０５に加熱処理を行った後に、酸素雰囲気下で該酸化物半導体膜
２０５に加熱処理を施してもよい。上記加熱処理により、酸化物半導体膜２０５に含まれ
る水分などの不純物を除去することができる。そして、酸素雰囲気下での加熱処理により
、酸化物半導体膜２０５を酸素が過剰な状態とすることで、高抵抗化できる。酸素雰囲気
下での加熱処理の温度は、酸化物半導体を構成しているＺｎなどの融点の低い金属が気化
しにくい温度、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満
で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水分、水素などが含ま
れないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９
．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純
物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、ソース電極２０６、ドレイン電極２０７は、島状の酸化物半導体膜２０５上に、ソ
ース電極ドレイン電極用の導電膜を形成した後、エッチング等によりパターニングするこ
とで形成される。上記パターニングにより、ソース電極２０６とドレイン電極２０７を形
成する際に、島状の酸化物半導体膜２０５の露出した部分が一部エッチングされる。
ソース電極ドレイン電極用の導電膜として、例えば、アルミニウム、クロム、タンタル、
チタン、マンガン、マグネシウム、モリブデン、タングステン、ジルコニウム、ベリリウ
ム、イットリウムから選ばれた元素、または上記元素を１つまたは複数成分として含む合
金等を用いることが出来る。なお、導電膜の形成後に加熱処理を行う場合には、この加熱
処理に対する耐熱性を導電膜に持たせることが好ましい。アルミニウム単体では耐熱性が
劣り、また腐蝕しやすい等の問題点があるので、導電膜の形成後に加熱処理を行う場合は
、耐熱性導電性材料と組み合わせて導電膜を形成する。アルミニウムと組み合わせる耐熱
性導電性材料としては、チタン、タンタル、タングステン、モリブデン、クロム、ネオジ
ム、スカンジウムから選ばれた元素、または上記元素を１つまたは複数成分として含む合
金、または上記元素を成分として含む窒化物などが好ましい。
ソース電極２０６、ドレイン電極２０７の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１
００ｎｍ〜２００ｎｍとする。本実施の形態では、モリブデンターゲットを用いたスパッ
タ法によりソース電極ドレイン電極用の導電膜を形成した後、該導電膜をエッチングによ
り所望の形状に加工（パターニング）することで、ソース電極２０６、ドレイン電極２０
７を形成する。
また、酸化物絶縁膜２０８は、島状の酸化物半導体膜２０５、ソース電極２０６及びドレ
イン電極２０７に接するように、スパッタ法で形成される。低抵抗化した島状の酸化物半
導体膜２０５に接して形成する酸化物絶縁膜２０８は、水分や、水素、酸素、ヒドロキシ
基などの不純物を極力含まず、これらが外部から侵入することをブロックする、酸化珪素
膜、窒化酸化珪素膜などの無機絶縁膜を用いる。
本実施の形態では、酸化物絶縁膜２０８として膜厚３００ｎｍの酸化珪素膜を成膜する。
成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃と
する。酸化珪素膜のスパッタ法による成膜は、希ガス（例えばアルゴン）雰囲気下、酸素
雰囲気下、又は希ガス（例えばアルゴン）及び酸素雰囲気下において行うことができる。
また、ターゲットとして酸化珪素ターゲットを用いても珪素ターゲットを用いてもよい。
例えば珪素ターゲットを用いて、酸素雰囲気下でスパッタ法により酸化珪素を形成するこ
とができる。
低抵抗化した酸化物半導体膜２０５に接してスパッタ法またはＰＣＶＤ法などにより酸化
物絶縁膜２０８を形成すると、低抵抗化した酸化物半導体膜２０５において少なくとも酸
化物絶縁膜２０８と接する領域が、キャリア濃度が好ましくは１×１０１８／ｃｍ３未満
まで低くなることにより高抵抗化し、高抵抗化酸化物半導体領域となる。酸化物絶縁膜２
０８の形成により、酸化物半導体膜２０５は、酸化物絶縁膜２０８との界面近傍に高抵抗
化酸化物半導体領域を有する。
なお、ソース電極２０６、ドレイン電極２０７を形成した後、酸化物絶縁膜２０８を形成
する前または形成した後に、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸
素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法
）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下
、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下において、酸化
物半導体膜２０５に再び加熱処理を施し、酸化物半導体膜２０５に含まれる水分、水素、
ヒドロキシ基を脱離させるようにしても良い。ソース電極２０６、ドレイン電極２０７を
形成した後の加熱処理は、ソース電極２０６、ドレイン電極２０７の耐熱性を考慮し、ソ
ース電極２０６、ドレイン電極２０７を形成する前に行う加熱処理よりも低い温度で行う
ことが望ましい。具体的には、３５０℃以上６５０℃以下、好ましくは４００℃以上６０
０℃以下の温度範囲で行うと良い。
なお、図６（Ｃ）に示すように、薄膜トランジスタ２０１は、酸化物絶縁膜２０８上に、
さらに導電膜２０９を有していても良い。導電膜２０９は、ソース電極２０６またはドレ
イン電極２０７と同様の材料または同様の積層構造を用いることが出来る。導電膜２０９
の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。そして、
フォトリソグラフィ法によりレジストマスクを形成し、所望の形状に加工（パターニング
）する。導電膜２０９を、酸化物半導体膜２０５のチャネル形成領域と重なるように形成
する。導電膜２０９は、電気的に絶縁しているフローティングの状態であっても良いし、
電位が与えられる状態であっても良い。後者の場合、導電膜２０９には、ゲート電極２０
３と同じ高さの電位が与えられていても良いし、グラウンドなどの固定電位が与えられて
いても良い。導電膜２０９に与える電位の高さを制御することで、薄膜トランジスタ２０
１の閾値電圧を制御することができる。
そして、上記導電膜２０９を形成する場合、導電膜２０９を覆うように絶縁膜２１０を形
成するとよい。絶縁膜２１０は、水分や、水素、酸素、ヒドロキシ基などの不純物を極力
含まず、これらが外部から侵入することをブロックする、酸化珪素膜、窒化酸化珪素膜な
どの無機絶縁膜を用いるとよい。
酸化物半導体を用いた薄膜トランジスタは、アモルファスシリコンを用いた薄膜トランジ
スタよりも高い移動度を有し、なおかつアモルファスシリコンを用いた薄膜トランジスタ
と同様に均一な素子特性を有している。よって、画素部のみならず、画素部よりも駆動周
波数の高い駆動回路を構成する半導体素子に、酸化物半導体を用いることができ、レーザ
ー結晶化などのプロセスを用いずともシステムオンパネルを実現することができる。
また、加熱処理の温度に耐えうるように、ゲート電極、ソース電極、ドレイン電極、また
は酸化物絶縁膜上の導電膜として、抵抗の高い金属材料を用いた場合でも、表示を行うラ
インの画素が有する走査線にのみ順にパルスを入力し、画素部の特定のエリアにおいての
み画像の表示を行うことで、半導体表示装置全体の消費電力を抑えることができ、信頼性
を高めることができる。
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、実施の形態２で示した薄膜トランジスタ２０１とは構造が異なるボト
ムコンタクト型の薄膜トランジスタの構成について説明する。なお、実施の形態２と同一
部分又は同様な機能を有する部分、及び工程は、実施の形態２と同様に行うことができる
ため、繰り返しの説明は省略する。
図７（Ａ）に薄膜トランジスタ２１１の断面図を、図７（Ｂ）に、図７（Ａ）に示す薄膜
トランジスタ２１１の上面図を、それぞれ示す。なお、図７（Ｂ）の破線Ｂ１−Ｂ２にお
ける断面図が、図７（Ａ）に相当する。
薄膜トランジスタ２１１は、基板２１２上に形成されたゲート電極２１３と、ゲート電極
２１３上に形成されたゲート絶縁膜２１４と、ゲート絶縁膜２１４上に形成されたソース
電極２１６及びドレイン電極２１７と、ゲート電極２１３と重なる位置においてゲート絶
縁膜２１４と接するようにソース電極２１６及びドレイン電極２１７上に形成された島状
の酸化物半導体膜２１５と、酸化物半導体膜２１５上に形成された酸化物絶縁膜２１８と
を有している。
ゲート電極２１３と基板２１２の間には、下地膜となる絶縁膜が設けられていても良い。
下地膜は、実施の形態２と同様の材料及び積層構造を採用することができる。また、ゲー
ト電極２１３の材料は、実施の形態２と同様の材料及び積層構造を採用することができる
。
ゲート電極２１３の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍ
とする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎ
ｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工
（パターニング）することで、ゲート電極２１３を形成する。
ゲート絶縁膜２１４は、実施の形態２と同様の材料及び積層構造を採用し、実施の形態２
に示した作製方法を用いて形成することができる。本実施の形態では、プラズマＣＶＤ法
により形成される膜厚２００ｎｍの絶縁膜を、ゲート絶縁膜２１４として用いる。成膜条
件は、シランガスの流量４ｓｃｃｍとし、一酸化二窒素（Ｎ２Ｏ）の流量８００ｓｃｃｍ
とし、基板温度４００℃とする。
また、ソース電極２１６、ドレイン電極２１７は、ゲート絶縁膜２１４上に、ソース電極
ドレイン電極用の導電膜を形成した後、エッチング等によりパターニングすることで形成
される。ソース電極ドレイン電極用の導電膜として、実施の形態２と同様の材料及び積層
構造を採用することができる。
なお、ボトムコンタクト型の場合、ソース電極２１６、ドレイン電極２１７の膜厚は、後
に形成される酸化物半導体膜２１５が段切れを起こすのを防ぐために、実施の形態２で示
したボトムゲート型に比べて薄くするのが望ましい。具体的には、１０ｎｍ〜２００ｎｍ
、好ましくは５０ｎｍ〜７５ｎｍとする。本実施の形態では、モリブデンターゲットを用
いたスパッタ法によりソース電極ドレイン電極用の導電膜を形成した後、該導電膜をエッ
チングにより所望の形状に加工（パターニング）することで、ソース電極２１６、ドレイ
ン電極２１７を形成する。
島状の酸化物半導体膜２１５は、実施の形態２と同様の材料及び積層構造を採用し、実施
の形態２に示した作製方法を用いて、ゲート電極２１３と重なる位置においてゲート絶縁
膜２１４と接するようにソース電極２１６及びドレイン電極２１７上に形成することがで
きる。
本実施の形態では、酸化物半導体膜としてＩｎ（インジウム）、Ｇａ（ガリウム）、及び
Ｚｎ（亜鉛）を含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１
：１）を用いたスパッタ法により得られる、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる
。本実施の形態では、ＤＣスパッタ法を用い、アルゴンの流量３０ｓｃｃｍとし、酸素の
流量１５ｓｃｃｍとし、基板温度は室温とする。
また、酸化物半導体膜２１５に含まれる水分、水素、ヒドロキシ基を脱離させるように、
不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下において、加熱処理
を施しておく。加熱処理の条件については、実施の形態２を参照することができる。酸化
物半導体膜２１５を加熱処理することにより、酸化物半導体膜２１５は、膜内に含まれる
水分、水素、ヒドロキシ基が脱離する。
また、酸化物絶縁膜２１８は、島状の酸化物半導体膜２１５に接するように、スパッタ法
で形成される。酸化物絶縁膜２１８は、実施の形態２と同様の材料及び積層構造を採用し
、実施の形態２に示した作製方法を用いて形成することができる。
なお、酸化物絶縁膜２１８を形成した後に、減圧雰囲気下、窒素や希ガスなどの不活性ガ
ス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウン
レーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で
−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下
において、酸化物半導体膜２１５に再び加熱処理を施し、酸化物半導体膜２１５に含まれ
る水分、水素、ヒドロキシ基を脱離させるようにしても良い。加熱処理の条件については
、実施の形態２を参照することができる。
なお、図７（Ｃ）に示すように、薄膜トランジスタ２１１は、酸化物絶縁膜２１８上に、
さらに導電膜２１９を有していても良い。該導電膜２１９は、ソース電極２１６またはド
レイン電極２１７と同様の材料または同様の積層構造を用いることが出来る。導電膜２１
９の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。そして
、フォトリソグラフィ法によりレジストマスクを形成し、所望の形状に加工（パターニン
グ）することで、導電膜２１９を、酸化物半導体膜２１５のチャネル形成領域と重なるよ
うに形成する。上記導電膜２１９は、電気的に絶縁しているフローティングの状態であっ
ても良いし、電位が与えられる状態であっても良い。後者の場合、導電膜２１９には、ゲ
ート電極２１３と同じ高さの電位が与えられていても良いし、グラウンドなどの固定電位
が与えられていても良い。導電膜２１９に与える電位の高さを制御することで、薄膜トラ
ンジスタ２１１の閾値電圧を制御することができる。
そして、導電膜２１９を形成する場合、導電膜２１９を覆うように絶縁膜２２０を形成す
る。絶縁膜２２０は、水分や、水素、酸素、ヒドロキシ基などの不純物を極力含まず、こ
れらが外部から侵入することをブロックする、酸化珪素膜、窒化酸化珪素膜などの無機絶
縁膜を用いる。
酸化物半導体を用いた薄膜トランジスタは、アモルファスシリコンを用いた薄膜トランジ
スタよりも高い移動度を有し、なおかつアモルファスシリコンを用いた薄膜トランジスタ
と同様に均一な素子特性を有している。よって、画素部のみならず、画素部よりも駆動周
波数の高い駆動回路を構成する半導体素子に、酸化物半導体を用いることができ、レーザ
結晶化などのプロセスを用いずともシステムオンパネルを実現することができる。
また、加熱処理の温度に耐えうるように、ゲート電極、ソース電極、ドレイン電極、また
は酸化物絶縁膜上の導電膜として、抵抗の高い金属材料を用いた場合でも、実施の形態１
で説明したように、表示を行うラインの画素が有する走査線にのみ順にパルスを入力し、
画素部の特定のエリアにおいてのみ画像の表示を行うことで、半導体表示装置全体の消費
電力を抑えることができ、信頼性を高めることができる。
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、実施の形態２で示した薄膜トランジスタ２０１または実施の形態３で
示した薄膜トランジスタ２２１とは構造が異なる、チャネル保護構造のボトムゲート型の
薄膜トランジスタの構成について説明する。なお、実施の形態２と同一部分又は同様な機
能を有する部分、及び工程は、実施の形態２と同様に行うことができるため、繰り返しの
説明は省略する。
図８（Ａ）に薄膜トランジスタ２２１の断面図を、図８（Ｂ）に、図８（Ａ）に示す薄膜
トランジスタ２２１の上面図を、それぞれ示す。なお、図８（Ｂ）の破線Ｃ１−Ｃ２にお
ける断面図が、図８（Ａ）に相当する。
薄膜トランジスタ２２１は、基板２２２上に形成されたゲート電極２２３と、ゲート電極
２２３上に形成されたゲート絶縁膜２２４と、ゲート電極２２３と重なる位置においてゲ
ート絶縁膜２２４上に形成された島状の酸化物半導体膜２２５と、島状の酸化物半導体膜
２２５のうち、チャネル形成領域となる部分と重なるように、島状の酸化物半導体膜２２
５上に形成されたチャネル保護膜２３１と、島状の酸化物半導体膜２２５上に形成された
ソース電極２２６及びドレイン電極２２７と、チャネル保護膜２３１、ソース電極２２６
及びドレイン電極２２７上に形成された酸化物絶縁膜２２８と、を有している。
ゲート電極２２３と基板２２２の間には、下地膜となる絶縁膜が設けられていても良い。
下地膜は、実施の形態２と同様の材料及び積層構造を採用することができる。また、ゲー
ト電極２２３の材料は、実施の形態２と同様の材料及び積層構造を採用することができる
。
ゲート電極２２３の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍ
とする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎ
ｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工
（パターニング）することで、ゲート電極２２３を形成する。
ゲート絶縁膜２２４は、実施の形態２と同様の材料及び積層構造を採用し、実施の形態２
に示した作製方法を用いて形成することができる。本実施の形態では、プラズマＣＶＤ法
により形成される膜厚２００ｎｍの絶縁膜を、ゲート絶縁膜２２４として用いる。成膜条
件は、シランガスの流量４ｓｃｃｍとし、一酸化二窒素（Ｎ２Ｏ）の流量８００ｓｃｃｍ
とし、基板温度４００℃とする。
島状の酸化物半導体膜２２５は、実施の形態２と同様の材料及び積層構造を採用し、実施
の形態２に示した作製方法を用いて、ゲート電極２２３と重なる位置においてゲート絶縁
膜２２４上に形成することができる。
本実施の形態では、酸化物半導体膜としてＩｎ（インジウム）、Ｇａ（ガリウム）、及び
Ｚｎ（亜鉛）を含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１
：１）を用いたスパッタ法により得られる、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる
。本実施の形態では、ＤＣスパッタ法を用い、アルゴンの流量３０ｓｃｃｍとし、酸素の
流量１５ｓｃｃｍとし、基板温度は室温とする。
また、酸化物半導体膜２２５に含まれる水分、水素、ヒドロキシ基を脱離させるように、
減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾
燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定
した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、
好ましくは１０ｐｐｂ以下の空気）雰囲気下において、加熱処理を施しておく。加熱処理
の条件については、実施の形態２を参照することができる。酸化物半導体膜２２５を加熱
処理することにより、酸化物半導体膜２２５は、膜内に含まれる水分、水素、ヒドロキシ
基が脱離する。
チャネル保護膜２３１は、島状の酸化物半導体膜２２５のうち、後にチャネル形成領域と
なる部分と重なるように、島状の酸化物半導体膜２２５上に形成する。チャネル保護膜２
３１を設けることによって、酸化物半導体膜２２５のチャネル形成領域となる部分に対す
る、後の工程時におけるダメージ（エッチング時のプラズマやエッチング剤による膜減り
など）を防ぐことができる。従って薄膜トランジスタの信頼性を向上させることができる
。
チャネル保護膜２３１には、酸素を含む無機材料（酸化珪素、酸化窒化珪素、窒化酸化珪
素など）を用いることができる。チャネル保護膜２３１は、プラズマＣＶＤ法や熱ＣＶＤ
法などの気相成長法やスパッタリング法を用いて形成することができる。チャネル保護膜
２３１は成膜後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化珪
素膜を形成し、フォトリソグラフィによるマスクを用いてエッチング加工することでチャ
ネル保護膜２３１を形成する。
また、島状の酸化物半導体膜２２５に接してスパッタ法またはＰＣＶＤ法などにより酸化
物絶縁膜であるチャネル保護膜２３１を形成すると、チャネル保護膜２３１より酸素が供
給され、島状の酸化物半導体膜２２５において少なくともチャネル保護膜２３１と接する
領域が、キャリア濃度が好ましくは１×１０１８／ｃｍ３未満、さらに好ましくは１×１
０１４／ｃｍ３以下まで低くなることにより高抵抗化し、高抵抗化酸化物半導体領域とな
る。チャネル保護膜２３１の形成により、酸化物半導体膜２２５は、チャネル保護膜２３
１との界面近傍に高抵抗化酸化物半導体領域を有することができる。
また、ソース電極２２６、ドレイン電極２２７は、島状の酸化物半導体膜２２５及びチャ
ネル保護膜２３１上に、ソース電極ドレイン電極用の導電膜を形成した後、エッチング等
によりパターニングすることで形成される。ソース電極ドレイン電極用の導電膜として、
実施の形態２と同様の材料、積層構造及び膜厚を採用することができる。
本実施の形態では、モリブデンターゲットを用いたスパッタ法によりソース電極ドレイン
電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工（パターニ
ング）することで、島状の酸化物半導体膜２２５上にソース電極２２６、ドレイン電極２
２７を形成する。
また、酸化物絶縁膜２２８は、島状の酸化物半導体膜２２５、ソース電極２２６、ドレイ
ン電極２２７に接するように、スパッタ法で形成される。酸化物絶縁膜２２８は、実施の
形態２と同様の材料及び積層構造を採用し、実施の形態２に示した作製方法を用いて形成
することができる。なお、チャネル保護膜２３１を形成した場合、必ずしも酸化物絶縁膜
２２８を形成する必要はない。
なお、ソース電極２２６、ドレイン電極２２７を形成した後、酸化物絶縁膜２２８を形成
する前または形成した後に、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸
素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法
）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下
、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下において、酸化
物半導体膜２２５に再び加熱処理を施し、酸化物半導体膜２２５に含まれる水分、水素、
ヒドロキシ基を脱離させるようにしても良い。加熱処理の条件については、実施の形態２
を参照することができる。
なお、図８（Ｃ）に示すように、薄膜トランジスタ２２１は、酸化物絶縁膜２２８上に、
さらに導電膜２２９を有していても良い。該導電膜２２９は、ソース電極２２６またはド
レイン電極２２７と同様の材料または同様の積層構造を用いることが出来る。導電膜２２
９の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。そして
、フォトリソグラフィ法によりレジストマスクを形成し、所望の形状に加工（パターニン
グ）することで、導電膜２２９を、酸化物半導体膜２２５のチャネル形成領域と重なるよ
うに形成する。上記導電膜２２９は、電気的に絶縁しているフローティングの状態であっ
ても良いし、電位が与えられる状態であっても良い。後者の場合、導電膜２２９には、ゲ
ート電極２２３と同じ高さの電位が与えられていても良いし、グラウンドなどの固定電位
が与えられていても良い。導電膜２２９に与える電位の高さを制御することで、薄膜トラ
ンジスタ２２１の閾値電圧を制御することができる。
そして、導電膜２２９を形成する場合、導電膜２２９を覆うように絶縁膜２３０を形成す
る。絶縁膜２３０は、水分や、水素、ヒドロキシ基などの不純物を極力含まず、これらが
外部から侵入することをブロックする、酸化珪素膜、窒化酸化珪素膜などの無機絶縁膜を
用いる。
酸化物半導体を用いた薄膜トランジスタは、アモルファスシリコンを用いた薄膜トランジ
スタよりも高い移動度を有し、なおかつアモルファスシリコンを用いた薄膜トランジスタ
と同様に均一な素子特性を有している。よって、画素部のみならず、画素部よりも駆動周
波数の高い駆動回路を構成する半導体素子に、酸化物半導体を用いることができ、レーザ
結晶化などのプロセスを用いずともシステムオンパネルを実現することができる。
また、加熱処理の温度に耐えうるように、ゲート電極、ソース電極、ドレイン電極、また
は酸化物絶縁膜上の導電膜として、抵抗の高い金属材料を用いた場合でも、表示を行うラ
インの画素が有する走査線にのみ順にパルスを入力し、画素部の特定のエリアにおいての
み画像の表示を行うことで、半導体表示装置全体の消費電力を抑えることができ、信頼性
を高めることができる。
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、デコーダに用いられているＮＯＲ回路の、具体的な構成の一例につい
て説明する。
図９に、ＮＯＲ回路の回路図の一例を示す。図９に示すＮＯＲ回路は、全てｎチャネル型
の薄膜トランジスタを用いて形成されている。
また、図９に示すＮＯＲ回路は、そのソース電極とドレイン電極が互いに接続されたｎ個
のトランジスタ９１１−１〜９１１−ｎと、トランジスタ９１２とを有している。なお、
本明細書において接続とは、２つの電極間において電気信号が伝達される状態の接続を意
味し、電極間に配線などの別の導体が存在していても良い。
ｎ個のトランジスタ９１１−１〜９１１−ｎのソース電極には、低レベルの電源電圧ＶＳ
Ｓが与えられている。またｎ個のトランジスタ９１１−１〜９１１−ｎのドレイン電極は
、トランジスタ９１２のソース電極に接続されており、該ソース電極の電圧が走査線に電
圧Ｖｏｕｔとして与えられる。トランジスタ９１２のドレイン電極及びゲート電極には、
高レベルの電源電圧ＶＤＤが与えられている。
ＮＯＲ回路には、制御信号Ｄ１〜Ｄｎ、制御信号Ｄｂ１〜Ｄｂｎから選ばれたｎビットの
制御信号が入力されている。ＮＯＲ回路に入力される制御信号の少なくとも１つが、高い
レベル（Ｈｉ）の電圧のとき、トランジスタ９１１−１〜９１１−ｎの一つがオンになり
、低レベルの電源電圧ＶＳＳが、電圧Ｖｏｕｔとして走査線に与えられる。
次に、ＮＯＲ回路に入力される制御信号が全て低レベル（Ｌｏ）の電圧になると、トラン
ジスタ９１１−１〜９１１−ｎは全てオフになる。また、トランジスタ９１２はオンであ
るため、高レベルの電源電圧ＶＤＤが、電圧Ｖｏｕｔとして走査線に与えられる。
次に、図１０に、ＮＯＲ回路の回路図の別の一例を示す。図１０に示すＮＯＲ回路は、全
てｎチャネル型の薄膜トランジスタを用いて形成されている。
また、図１０に示すＮＯＲ回路は、そのソース電極とドレイン電極が互いに接続されたｎ
個のトランジスタ９０１−１〜９０１−ｎと、ソース電極とドレイン電極が互いに接続さ
れたｎ個のトランジスタ９０２−１〜９０２−ｎと、トランジスタ９０３と、トランジス
タ９０４とを有している。
トランジスタ９０１−１〜９０１−ｎと、トランジスタ９０２−１〜９０２−ｎとは、１
つずつ、ゲート電極が互いに接続されている。言い換えると、ｉが１乃至ｎから選ばれた
任意の数と定義すると、トランジスタ９０１−ｉとトランジスタ９０２−ｉのゲート電極
が接続されている。また、ｎ個のトランジスタ９０１−１〜９０１−ｎのソース電極と、
ｎ個のトランジスタ９０２−１〜９０２−ｎのソース電極には、低レベルの電源電圧ＶＳ
Ｓが与えられている。またｎ個のトランジスタ９０１−１〜９０１−ｎのドレイン電極は
、トランジスタ９０３のソース電極及びトランジスタ９０４のゲート電極に接続されてい
る。トランジスタ９０３のドレイン電極及びゲート電極と、トランジスタ９０４のドレイ
ン電極には、高レベルの電源電圧ＶＤＤが与えられている。トランジスタ９０４のソース
電極と、ｎ個のトランジスタ９０２−１〜９０２−ｎのドレイン電極とは接続されており
、これらの電極の電圧が、走査線に電圧Ｖｏｕｔとして与えられる。
ＮＯＲ回路には、制御信号Ｄ１〜Ｄｎ、制御信号Ｄｂ１〜Ｄｂｎから選ばれたｎビットの
制御信号が入力されている。ＮＯＲ回路に入力される制御信号の少なくとも１つが、高い
レベル（Ｈｉ）の電圧のとき、トランジスタ９０１−１〜９０１−ｎの一つ、及びトラン
ジスタ９０２−１〜９０２−ｎの一つがオンになる。よって、オンのトランジスタを介し
て、低レベルの電圧ＶＳＳが、電圧Ｖｏｕｔとして走査線に与えられる。また、オンのト
ランジスタを介して、トランジスタ９０３のソース電極及びトランジスタ９０４のゲート
電極にも、低レベルの電圧ＶＳＳが与えられる。
次に、ＮＯＲ回路に入力される制御信号が全て低レベル（Ｌｏ）の電圧になると、トラン
ジスタ９０１−１〜９０１−ｎ及びトランジスタ９０２−１〜９０２−ｎが全てオフにな
る。また、トランジスタ９０３はオンであるため、電源電圧ＶＤＤからトランジスタ９０
３に電流が流れはじめ、トランジスタ９０３のソース電極及びトランジスタ９０４のゲー
ト電極の電圧が上昇を始める。
そして、トランジスタ９０４のゲート電極とソース電極間の電圧、すなわちゲート電圧が
、電源電圧ＶＳＳ＋トランジスタ９０４の閾値電圧Ｖｔｈを超えると、トランジスタ９０
４がオンになる。トランジスタ９０４がオンになると、電源電圧ＶＤＤからトランジスタ
９０４を介して電流が流れはじめ、トランジスタ９０４のソース電極の電圧である電圧Ｖ
ｏｕｔも、トランジスタ９０３のソース電極及びトランジスタ９０４のゲート電極の電圧
に追随するように、上昇を始める。
次いで、トランジスタ９０３のソース電極が、電源電圧ＶＤＤ−トランジスタ９０３の閾
値電圧Ｖｔｈに時間の経過と共に近づくと、トランジスタ９０３は自動的にオフになる。
また、トランジスタ９０２−１〜９０２−ｎも全てオフであるため、トランジスタ９０４
のゲート電極は浮遊状態となる。よって、トランジスタ９０４のゲート電極とソース電極
間の電圧差は、トランジスタ９０４のゲート容量により保持される。
一方、トランジスタ９０３がオフした後もトランジスタ９０４はオンの状態を維持してい
るため、トランジスタ９０４のソース電極の電圧である電圧Ｖｏｕｔは、上昇を続ける。
そのため、トランジスタ９０４のゲート電極の電圧は、電圧Ｖｏｕｔが上昇すると共に、
ゲート電極とソース電極間の電圧差を保持しながら上昇を続ける。そして、トランジスタ
９０４のソース電極及び電圧Ｖｏｕｔが電源電圧ＶＤＤに近づくと、電圧Ｖｏｕｔの上昇
は停止し、電圧ＶＤＤに保たれる。
このように、図１０に示すＮＯＲ回路のように、トランジスタ９０４のゲート電極を浮遊
状態とすることで、ブートストラップ動作を行うと、トランジスタ９０３及びトランジス
タ９０４の閾値電圧に係わらず、電圧Ｖｏｕｔを電圧ＶＤＤに等しくすることができる。
なお、図１０に示すＮＯＲ回路はブートストラップ動作を行うため、上述したようにトラ
ンジスタ９０４のゲート電極を浮遊状態にする必要がある。そして、トランジスタ９０４
のゲート電極を浮遊状態にする際に、トランジスタ９０４のゲート電極からリークする電
荷の量が大きいほど、ブートストラップ動作による上記ゲート電極における電位の上昇が
抑えられ、上記ゲート電極の電位は低くなってしまう。特に、図１０に示すＮＯＲ回路で
は、トランジスタ９０４のゲート電極にトランジスタ９０１−１〜９０１−ｎが接続され
ており、トランジスタ９０４のゲート電極に接続されているトランジスタの数が多い。そ
のため、上記トランジスタからの電荷の漏れにより、トランジスタ９０４のゲート電極の
電位が低くなりやすい。
そこで、図１０に示すＮＯＲ回路を構成するトランジスタとして、酸化物半導体をチャネ
ル形成領域に有するトランジスタを用いる。酸化物半導体をチャネル形成領域に有するト
ランジスタはオフ電流が低いため、トランジスタ９０４のゲート電極から漏れる電荷の量
を小さく抑えることができる。その結果、ブートストラップ動作を行った際に、トランジ
スタ９０４のゲート電極の電位を高くすることができる。したがって、トランジスタ９０
４のゲート電圧を大きくすることができるので、電圧Ｖｏｕｔの立ち上がり時間を短くす
ることができる。また、制御信号Ｄ１〜Ｄｎ、制御信号Ｄｂ１〜Ｄｂｎの電位の振幅を小
さくすることができるので、ＮＯＲ回路の消費電力を低減させることができる。
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、本発明の半導体表示装置の全体的な構成の一例について説明する。図
１１に、本発明の半導体表示装置のブロック図を示す。
図１１（Ａ）に示す半導体表示装置は、表示素子及び薄膜トランジスタを備えた画素を複
数有する画素部３００と、各画素をラインごとに選択する走査線駆動回路３０１と、選択
されたラインの画素へのビデオ信号の入力を制御する信号線駆動回路３０２とを有する。
図１１（Ａ）において、走査線駆動回路３０１はデコーダ３０３を有しており、走査線駆
動回路３０１に入力されるｎビットの制御信号Ｄ１〜Ｄｎにより、その動作が制御されて
いる。具体的には、制御信号Ｄ１〜Ｄｎの、各ビットの値の組み合わせによって、デコー
ダ３０３から走査線を介して、画素部３００にパルスを有する選択信号を順に入力するこ
とができる。また、制御信号Ｄ１〜Ｄｎの、各ビットの値の組み合わせによって、表示を
行うラインの画素にのみ順にパルスを入力し、それ以外の表示を行わないラインの画素に
はパルスの入力を行わないように、走査線駆動回路３０１を動作させることができる。
また、信号線駆動回路３０２は、シフトレジスタ３０４と、サンプリング回路３０５とを
少なくとも有する。シフトレジスタ３０４に、シフトレジスタ３０４の動作を制御する駆
動用信号、具体的には、クロック信号Ｓ−ＣＬＫと、スタートパルス信号Ｓ−ＳＰが入力
されると、これらの駆動用信号に従って、パルスが順次シフトするタイミング信号を生成
し、サンプリング回路３０５に入力する。サンプリング回路３０５では、入力されたタイ
ミング信号に従って、信号線駆動回路３０２に入力された１ライン期間分のビデオ信号が
サンプリングされ、そして、サンプリングされたビデオ信号は信号線を介して画素部３０
０に順次入力される。
一方、走査線駆動回路３０１は、入力される制御信号Ｄ１〜Ｄｎに従って、デコーダ３０
３においてパルスを有する選択信号を生成し、各走査線に入力する。パルスにより選択さ
れた走査線を有する画素では、信号線を介してビデオ信号が入力される。
なお、全ての信号線へのビデオ信号の書き込みが一通り終了するまでの時間を、ライン期
間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含
むことがある。
なお、ビデオ信号のサンプリングは対応する画素毎に順に行っても良いし、１ライン内の
画素をいくつかのグループに分け、各グループに対応する画素ごとに並行して行っても良
い。
なお、図１１（Ａ）では、サンプリング回路３０５の後段に直接画素部３００が接続され
ているが、本発明はこの構成に限定されない。画素部３００の前段に、サンプリング回路
３０５から出力されたビデオ信号に信号処理を施す回路を設けることができる。信号処理
を施す回路の一例として、例えば波形を整形することができるバッファなどが挙げられる
。
また、図１１（Ａ）では、ビデオ信号をサンプリングするためのタイミング信号を、シフ
トレジスタ３０４を用いて生成しているが、本発明はこの構成に限定されない。例えば、
図１１（Ｂ）に示すように、シフトレジスタ３０４の代わりにデコーダ３０６を用いて、
タイミング信号を生成するようにしても良い。この場合、デコーダ３０６の動作を制御す
るための制御信号ＤＳ１〜ＤＳｍを、駆動用信号として信号線駆動回路３０２に入力する
。
デコーダ３０６を用いることで、信号線駆動回路３０２からビデオ信号を、一部エリアの
画素が有する信号線にのみ、サンプリングして入力することができる。フレーム周波数が
一定であるならば、選択されているラインの全ての画素にビデオ信号を入力するよりも、
選択されているラインの一部の画素にビデオ信号を入力する方が、信号線駆動回路３０２
の駆動周波数を低く抑えることができるので、消費電力を抑えることができる。
なお、図１１に示す半導体表示装置は、画素部３００、走査線駆動回路３０１または信号
線駆動回路３０２を一基板上に形成するシステムオンパネルであっても良い。システムオ
ンパネルとすることで、走査線駆動回路３０１または信号線駆動回路３０２などの駆動回
路と、画素部３００とを接続するためのピン数を削減し、駆動回路と画素部の接続不良に
起因する歩留まり低下、ピンを用いた接続箇所における機械的強度の低さなどを、回避す
ることが可能となる。さらに、表示装置の小型化のみならず、組立工程や検査工程の削減
によるコストダウンも、システムオンパネルの実現により可能になる。システムオンパネ
ルの場合、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を
介して、コントローラから制御信号、ビデオ信号、駆動用信号などの各種信号と、電源電
圧とが、画素部３００、走査線駆動回路３０１または信号線駆動回路３０２に供給される
。
また、図１１に示す半導体表示装置は、システムオンパネルに限定されない。駆動周波数
の低い回路、例えば、走査線駆動回路３０１や、信号線駆動回路３０２のサンプリング回
路３０５に用いられているアナログスイッチなどを、画素部３００と共に一基板上に形成
し、残りの、駆動周波数が比較的高いシフトレジスタ３０４やデコーダ３０６を、別の基
板上に形成する用にしても良い。この場合、駆動周波数が高い回路を、単結晶半導体を用
いた半導体素子で形成し、画素部３００及び駆動周波数の低い回路を、酸化物半導体を用
いた半導体素子で形成することができる。このように、部分的にシステムオンパネルを採
用することで、上述した接続不良に起因する歩留まり低下、ピンを用いた接続箇所におけ
る機械的強度の低さなどを回避する、組立工程や検査工程の削減によるコストダウン、と
いったシステムオンパネルのメリットをある程度享受できる。さらに、画素部３００、走
査線駆動回路３０１及び信号線駆動回路３０２を全て一基板上に形成するシステムオンパ
ネルに比べて、駆動周波数が高い回路の性能をより高めることができ、なおかつ、単結晶
半導体を用いた場合は実現することが難しい、面積の広い画素部を形成することができる
。
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、本発明の一態様に係る半導体表示装置が有する、画素部の具体的な構
成の一例について説明する。
図１２は、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置の
、画素部の回路図である。図１２に示す画素部は、複数の信号線Ｓ１〜Ｓｘ、複数の電源
線Ｖ１〜Ｖｘ、複数の走査線Ｇ１〜Ｇｙを有している。複数の各画素３１０は、信号線Ｓ
１〜Ｓｘの一つと、電源線Ｖ１〜Ｖｘの一つと、走査線Ｇ１〜Ｇｙの一つとを、少なくと
も有している。
各画素３１０は、発光素子３１３と、画素３１０へのビデオ信号の入力を制御するスイッ
チング用トランジスタ３１１と、発光素子３１３に供給する電流値を制御する駆動用トラ
ンジスタ３１２とを有している。スイッチング用トランジスタ３１１のゲート電極は、走
査線Ｇ１〜走査線Ｇｙの１つと接続されており、スイッチング用トランジスタ３１１のソ
ース電極とドレイン電極は、一方が信号線Ｓ１〜信号線Ｓｘの１つに接続され、他方が駆
動用トランジスタ３１２のゲート電極に接続されている。駆動用トランジスタ３１２のソ
ース電極とドレイン電極は、一方が電源線Ｖ１〜電源線Ｖｘの１つに接続され、他方が発
光素子３１３の画素電極に接続されている。また、画素３１０は保持容量３１４を有して
おり、該保持容量３１４は、一方の電極が電源線Ｖ１〜電源線Ｖｘの１つに接続され、他
方の電極が駆動用トランジスタ３１２のゲート電極に接続されている。
発光素子３１３は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有してい
る。陽極と陰極は、いずれか一方を画素電極、他方を対向電極として用いる。陽極が駆動
用トランジスタ３１２のソース電極またはドレイン電極と接続している場合、陽極が画素
電極、陰極が対向電極となる。逆に陰極が駆動用トランジスタ３１２のソース電極または
ドレイン電極と接続している場合、陰極が画素電極、陽極が対向電極となる。
発光素子３１３の対向電極と、電源線には、それぞれ電源から電圧が与えられている。そ
して対向電極と電源線の電圧差は、駆動用トランジスタ３１２がオンになったときに発光
素子に順方向バイアスの電圧が印加されるような値に保たれている。
走査線に入力される選択信号のパルスにより、スイッチング用トランジスタ３１１がオン
になると、信号線に入力されたビデオ信号の電圧が、駆動用トランジスタ３１２のゲート
電極に与えられる。この入力されたビデオ信号の電圧に従って、駆動用トランジスタ３１
２のゲート電圧（ゲート電極とソース電極間の電圧差）が定まる。そして、該ゲート電圧
に従って流れる駆動用トランジスタ３１２のドレイン電流が発光素子３１３に供給される
ことで、発光素子３１３は発光する。
特定のエリアにおいて画像を表示する場合、該エリアの画素が有する走査線にのみ、パル
スを有する選択信号を順次入力する。そして、該エリアの画素が有する信号線にのみ、画
像情報を有するビデオ信号を入力することで、特定のエリアにおいてのみ、画像を表示す
ることができる。
なお、発光装置は、１フレーム期間中において画素が白を表示する時間を制御することで
階調を表示する時間階調駆動であっても良いし、アナログの画像情報を有するビデオ信号
を用いたアナログ階調駆動であっても良い。
図１２に示す画素３１０の構成は、本発明の半導体表示装置が有する画素のほんの一例で
あり、本発明は図１２に示す画素の構成に限定されない。
図１３は、液晶素子を各画素に備えた液晶表示装置の、画素部の回路図である。図１３に
示す画素部は、複数の信号線Ｓ１〜Ｓｘ、複数の走査線Ｇ１〜Ｇｙを有している。複数の
各画素３２０は、信号線Ｓ１〜Ｓｘの一つと、走査線Ｇ１〜Ｇｙの一つとを、少なくとも
有している。
画素３２０は、スイッチング素子として機能するトランジスタ３２１と、液晶素子３２２
と、保持容量３２３とを有している。トランジスタ３２１のゲート電極は、走査線Ｇ１〜
走査線Ｇｙの１つと接続されており、トランジスタ３２１のソース電極とドレイン電極は
、一方が信号線Ｓ１〜信号線Ｓｘの１つに接続され、他方が液晶素子３２２の画素電極に
接続されている。液晶素子３２２は、画素電極と、対向電極と、画素電極と対向電極の間
に挟まれた液晶とを有している。保持容量３２３は、液晶素子３２２の画素電極と対向電
極の間に印加された電圧を保持するために設けられている。具体的に保持容量３２３が有
する一対の電極のうち、一方は液晶素子３２２の画素電極に接続され、他方には一定の電
圧が与えられている。
走査線Ｇ１〜Ｇｙが順に選択されると、選択された走査線を有する画素３２０において、
トランジスタ３２１がオンになる。そして、信号線Ｓ１〜Ｓｘに入力されたビデオ信号の
電圧が、オンのトランジスタ３２１を介して、液晶素子３２２の画素電極に与えられる。
液晶素子３２２では、電圧が印加されると液晶分子の配向が変化し、それに伴い液晶の屈
折率が変化する。よって、ビデオ信号の電圧に応じてその透過率が変化するため、液晶素
子３２２において階調を表現することができる。
特定のエリアにおいて画像を表示する場合、該エリアの画素が有する走査線にのみ、パル
スを有する選択信号を順次入力する。そして、該エリアの画素が有する信号線にのみ、画
像情報を有するビデオ信号を入力することで、特定のエリアにおいてのみ、画像を表示す
ることができる。
図１３に示す画素３２０の構成は、本発明の半導体表示装置が有する画素のほんの一例で
あり、本発明は図１３に示す画素の構成に限定されない。
（実施の形態８）
本実施の形態では、本発明の半導体表示装置の一つである、電子ペーパー或いはデジタル
ペーパーと呼ばれる半導体表示装置について説明する。
電子ペーパーは、電圧の印加により階調を制御することができ、なおかつメモリ性を有す
る表示素子を用いる。具体的に、電子ペーパーに用いられる表示素子には、非水系電気泳
動型の表示素子、２つの電極間の高分子材料中に液晶のドロップレットを分散させたＰＤ
ＬＣ（ｐｏｌｙｍｅｒ ｄｉｓｐｅｒｓｅｄ ｌｉｑｕｉｄ ｃｒｙｓｔａｌ）方式の表
示素子、２つの電極間にカイラルネマチック液晶またはコレステリック液晶を有する表示
素子、２つの電極間に帯電した微粒子を有し、該微粒子を電界により粉体中で移動させる
粉体移動方式の表示素子などを用いることができる。また非水系電気泳動型の表示素子に
は、２つの電極間に帯電した微粒子を分散させた分散液を挟み込んだ表示素子、帯電した
微粒子を分散させた分散液を、絶縁膜を間に挟んだ２つの電極上に有する表示素子、それ
ぞれ異なる電荷に帯電する二色の半球を有するツイスティングボールを、２つの電極間に
おいて溶媒中に分散させた表示素子、溶液中に帯電した微粒子が複数分散されているマイ
クロカプセルを２つの電極間に有する表示素子などが含まれる。
図１４（Ａ）に、電子ペーパーの画素部７００と、信号線駆動回路７０１と、走査線駆動
回路７０２の上面図を示す。
画素部７００は複数の画素７０３を有している。また、信号線駆動回路７０１から複数の
信号線７０７が、画素部７００内まで引き回されている。走査線駆動回路７０２から複数
の走査線７０８が、画素部７００内まで引き回されている。
各画素７０３はトランジスタ７０４と、表示素子７０５と、保持容量７０６とを有してい
る。トランジスタ７０４のゲート電極は、走査線７０８の一つに接続されている。またト
ランジスタ７０４のソース電極とドレイン電極は、一方が信号線７０７の一つに、他方が
表示素子７０５の画素電極に接続されている。
なお図１４（Ａ）では、表示素子７０５の画素電極と対向電極の間に印加された電圧を保
持するために、表示素子７０５と並列に保持容量７０６が接続されているが、表示素子７
０５のメモリ性の高さが表示を維持するのに十分な程度に高いのであれば、保持容量７０
６を必ずしも設ける必要はない。
なお、図１４（Ａ）では、各画素にスイッチング素子として機能するトランジスタを一つ
設けたアクティブマトリクス型の画素部の構成について説明したが、本発明の一態様に係
る電子ペーパーは、この構成に限定されない。画素に設けるトランジスタの数は複数であ
っても良いし、トランジスタと容量以外に、抵抗、コイルなどの素子が接続されていても
良い。
図１４（Ｂ）に、マイクロカプセルを有する電気泳動型の電子ペーパーを例に挙げ、各画
素７０３に設けられた表示素子７０５の断面図を示す。
表示素子７０５は、画素電極７１０と、対向電極７１１と、画素電極７１０及び対向電極
７１１によって電圧が印加されるマイクロカプセル７１２とを有する。トランジスタ７０
４のソース電極またはドレイン電極７１３の一方は、画素電極７１０に接続されている。
マイクロカプセル７１２内には、酸化チタンなどのプラスに帯電した白色顔料と、カーボ
ンブラックなどのマイナスに帯電した黒色顔料とが、オイルなどの分散媒と共に封入され
ている。画素電極７１０に印加されるビデオ信号の電圧に従って、画素電極と対向電極の
間に電圧を印加し、正の電極側に黒色顔料を、負の電極側に白色顔料を引き寄せることで
、階調の表示を行うことができる。
また、図１４（Ｂ）では、マイクロカプセル７１２が、画素電極７１０と対向電極７１１
の間において透光性を有する樹脂７１４により固定されている。しかし、本発明はこの構
成に限定されず、マイクロカプセル７１２、画素電極７１０、対向電極７１１によって形
成される空間には、空気、不活性ガスなどの気体が充填されていても良い。ただし、この
場合、マイクロカプセル７１２は、接着剤などにより画素電極７１０と対向電極７１１の
両方、或いはいずれか一方に、固定しておくことが望ましい。
また、表示素子７０５が有するマイクロカプセル７１２の数は、図１４（Ｂ）に示すよう
に複数であるとは限らない。１つの表示素子７０５が複数のマイクロカプセル７１２を有
していても良いし、複数の表示素子７０５が１つのマイクロカプセル７１２を有していて
も良い。例えば２つの表示素子７０５が１つのマイクロカプセル７１２を共有し、一方の
表示素子７０５が有する画素電極７１０にプラスの電圧が、他方の表示素子７０５が有す
る画素電極７１０にマイナスの電圧が印加されていたとする。この場合、プラスの電圧が
印加された画素電極７１０と重なる領域において、マイクロカプセル７１２内では黒色顔
料が画素電極７１０側に引き寄せられ、白色顔料が対向電極７１１側に引き寄せられる。
逆に、マイナスの電圧が印加された画素電極７１０と重なる領域において、マイクロカプ
セル７１２内では白色顔料が画素電極７１０側に引き寄せられ、黒色顔料が対向電極７１
１側に引き寄せられる。
次に、電子ペーパーの具体的な駆動方法について、上述した電気泳動型の電子ペーパーを
例に挙げて説明する。
電子ペーパーの動作は、初期化期間と、書込期間と、保持期間とに分けて説明することが
出来る。
表示する画像を切り替える前に、まず初期化期間において画素部内の各画素の階調を一旦
統一することで、表示素子を初期化する。表示素子を初期化することで、残像が残るのを
防ぐことが出来る。具体的に、電気泳動型では、各画素の表示が白または黒となるように
、表示素子７０５が有するマイクロカプセル７１２によって表示される階調を調整する。
本実施の形態では、黒を表示するような初期化用ビデオ信号を画素に入力した後、白を表
示するような初期化用ビデオ信号を画素に入力する場合の、初期化の動作について説明す
る。例えば、画像の表示を対向電極７１１側に向かって行う電気泳動型の電子ペーパーの
場合、まず、マイクロカプセル７１２内の黒色顔料が対向電極７１１側に、白色顔料が画
素電極７１０側に向くように、表示素子７０５に電圧を印加する。次いで、マイクロカプ
セル７１２内の白色顔料が対向電極７１１側に、黒色顔料が画素電極７１０側に向くよう
に、表示素子７０５に電圧を印加する。
また、画素への初期化用ビデオ信号の入力が１回のみだと、初期化期間の前に表示されて
いた階調によっては、マイクロカプセル７１２内の白色顔料と黒色顔料の移動が中途半端
に終わってしまい、初期化期間が終了した後においても画素間において表示される階調に
差が生じてしまう可能性もある。そのため、共通電圧Ｖｃｏｍに対してマイナスの電圧−
Ｖｐを、複数回、画素電極７１０に印加することで黒を表示し、共通電圧Ｖｃｏｍに対し
てプラスの電圧Ｖｐを、複数回、画素電極７１０に印加することで白を表示することが望
ましい。
なお、初期化期間前に各画素の表示素子によって表示されていた階調が異なると、初期化
用ビデオ信号を入力する必要最低限の回数も異なってくる。よって、初期化期間前に表示
されていた階調に合わせて、画素間で、初期化用ビデオ信号を入力する回数を変えるよう
にしても良い。この場合、初期化用ビデオ信号を入力する必要がなくなった画素には、共
通電圧Ｖｃｏｍを入力しておくと良い。
なお、画素電極７１０に初期化用ビデオ信号の電圧Ｖｐまたは電圧−Ｖｐを複数回印加す
るためには、選択信号のパルスが各走査線に与えられている期間において、当該走査線を
有するラインの画素に、初期化用ビデオ信号を入力するという一連の動作を、複数回行う
。初期化用ビデオ信号の電圧Ｖｐまたは電圧−Ｖｐを画素電極７１０に複数回印加するこ
とで、マイクロカプセル７１２内における白色顔料と黒色顔料の移動を収束させて画素間
に階調の差が生じるのを防ぎ、画素部の画素を初期化することができる。
なお、初期化期間では、各画素において黒を表示した後に白を表示するのではなく、白を
表示した後に黒を表示するようにしても良い。或いは、初期化期間では、各画素において
白を表示した後に黒を表示し、更にその後、白を表示しするようにしても良い。
また、初期化期間の開始されるタイミングは、画素部内の全ての画素において同じである
必要はない。例えば、画素ごと、或いは同じラインに属する画素ごと、といったように、
初期化期間の開始されるタイミングを異ならせるようにしても良い。
次に、書込期間では、画素に画像情報を有するビデオ信号を入力する。
画素部全体で画像の表示を行う場合は、１フレーム期間において、全ての走査線に順に電
圧のパルスがシフトしている選択信号が入力される。そして、選択信号にパルスが出現し
ている１ライン期間内において、全ての信号線に画像情報を有するビデオ信号が入力され
る。
画素電極７１０に印加されるビデオ信号の電圧に従って、マイクロカプセル７１２内の白
色顔料と黒色顔料が画素電極７１０側または対向電極７１１側に移動することで、表示素
子７０５は階調を表示する。
なお、書込期間でも、初期化期間と同様に、画素電極７１０にビデオ信号の電圧を複数回
印加することが望ましい。よって、選択信号のパルスが各走査線に与えられている期間に
おいて、当該走査線を有するラインの画素にビデオ信号を入力するという一連の動作を、
複数回行う。
次に、保持期間では、全ての画素に信号線を介して共通電圧Ｖｃｏｍを入力した後、走査
線への選択信号の入力または信号線へのビデオ信号の入力は行わない。よって、表示素子
７０５が有するマイクロカプセル７１２内の白色顔料と黒色顔料は、画素電極７１０と対
向電極７１１の間にプラスまたはマイナスの電圧が印加されない限りその配置は保持され
るので、表示素子７０５の表示する階調は保たれる。よって、書込期間において書き込ま
れた画像は、保持期間においても表示が維持される。
なお、一部エリアにおいてのみ画像の表示を行う場合は、上述した初期化期間と、書込期
間と、保持期間のうち、初期化期間を省略するようにしても良い。図１６（Ａ）に、１フ
レーム期間における、黒表示の初期化期間Ｔａと、白表示の初期化期間Ｔｂと、書込期間
Ｔｃと、保持期間Ｔｄの出現する順序を模式的に示す。初期化期間Ｔａと初期化期間Ｔｂ
の順序は、逆であっても良い。また、図１６（Ｂ）に、一部エリアにおいてのみ画像の表
示を行う際に、初期化期間を省略した場合の、書込期間Ｔｃと、保持期間Ｔｄの出現する
順序を模式的に示す。初期化期間を省略する、或いは初期化の回数を減らすことで、走査
回数を削減し、走査線駆動回路の消費電力を抑えることが出来る。
一部のエリアの画素においてのみ画像の表示を行う場合は、書込期間において、当該エリ
アの画素が有する走査線にのみ順に電圧のパルスがシフトしている選択信号を入力し、そ
の他の走査線にはパルスを有さない、すなわちフラットな高さの電圧を有する選択信号が
入力する。そして、選択信号にパルスが出現している１ライン期間内において、当該エリ
アの画素が有する信号線にのみ画像情報を有するビデオ信号を入力し、その他の信号線に
は画像の表示に寄与しないビデオ信号を入力する。
なお、一部エリアにおいて画像を表示する場合でも、書込期間において、画素電極７１０
にビデオ信号の電圧を複数回印加することが望ましい。よって、選択信号のパルスが各走
査線に与えられている期間において、当該走査線を有するラインの画素にビデオ信号を入
力するという一連の動作を、複数回行う。
また、電子ペーパーに用いられる表示素子７０５はメモリ性が高いため、初期化を行わな
い場合、連続するフレーム期間に渡って階調に変化がない画素では、表示素子に電圧を印
加せずに済ますことも可能である。例えば、図１５（Ａ）に示すように、白地の中に黒丸
が描かれた画像を表示させた後、図１５（Ｂ）に示すように、黒丸の位置が図１５（Ａ）
に示す画像と異なる画像を表示する場合、表示素子７０５が表示する階調は、領域Ａでは
白から白のまま、領域Ｂでは黒から白、領域Ｃでは黒から黒のまま、領域Ｄでは白から黒
となる。図１７に、領域Ａ〜領域Ｄの画素において、画素電極７１０に印加される電圧と
、各走査線に入力される選択信号の電圧の、タイミングチャートを示す。
領域Ａでは、画像が切り替わっても階調に変化がないため、画素電極７１０に共通電圧Ｖ
ｃｏｍが印加される。共通電圧Ｖｃｏｍは対向電極７１１にも印加されているため、領域
Ａの表示素子は、階調が変化せず、引き続き白を表示する。領域Ｂでは、画像が切り替わ
る際に黒から白へ階調が変化するため、画素電極７１０に電圧−Ｖｐが印加される。よっ
て、領域Ｂの表示素子は、黒が表示される。領域Ｃでは、画像が切り替わっても階調に変
化がないため、画素電極７１０に共通電圧Ｖｃｏｍが印加される。共通電圧Ｖｃｏｍは対
向電極７１１間にも印加されているため、領域Ｃの表示素子は、階調が変化せず、引き続
き黒を表示する。領域Ｄでは、画像が切り替わる際に白から黒へ階調が変化するため、画
素電極７１０に電圧Ｖｐが印加される。よって、領域Ｄの表示素子は、白が表示される。
このように、連続するフレーム期間に渡って階調に変化がない画素において、表示素子に
電圧を印加しない場合、信号線駆動回路の消費電力を抑えることができる。
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
（実施の形態９）
本実施の形態では、ｎチャネル型トランジスタを用いた信号線駆動回路の構成について説
明する。
図１８（Ａ）に示す信号線駆動回路は、シフトレジスタ５６０１、及びサンプリング回路
５６０２を有する。サンプリング回路５６０２は、複数のスイッチング回路５６０２＿１
〜５６０２＿Ｎ（Ｎは自然数）を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎ
は、各々、複数のｎチャネル型トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）
を有する。
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例に挙げて説明す
る。なお、トランジスタが有するソース電極とドレイン電極のうち、いずれか一方を第１
端子、他方を第２端子として、以下、記述する。
トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１〜５６
０４＿ｋと接続されている。配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号が
入力される。トランジスタ５６０３＿１〜５６０３＿ｋの第２端子は、各々、信号線Ｓ１
〜Ｓｋと接続されている。トランジスタ５６０３＿１〜５６０３＿ｋのゲート電極は、配
線５６０５＿１と接続される。
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番に高いレベルの電圧
（Ｈレベル）を有するタイミング信号を出力し、スイッチング回路５６０２＿１〜５６０
２＿Ｎを順番に選択する機能を有する。
スイッチング回路５６０２＿１は、トランジスタ５６０３＿１〜５６０３＿Ｎのスイッチ
ングにより、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態（第１端
子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電
位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。
次に、図１８（Ａ）の信号線駆動回路の動作について、図１８（Ｂ）のタイミングチャー
トを参照して説明する。図１８（Ｂ）には、シフトレジスタ５６０１から配線５６０５＿
１〜５６０５＿Ｎにそれぞれ入力されるタイミング信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎと、
配線５６０４＿１〜５６０４＿ｋにそれぞれ入力されるビデオ信号Ｖｄａｔａ＿１〜Ｖｄ
ａｔａ＿ｋのタイミングチャートを一例として示す。
なお、信号線駆動回路の１動作期間は、表示装置における１ライン期間に相当する。図１
８（Ｂ）では、１ライン期間を期間Ｔ１〜期間ＴＮに分割する場合を例示している。期間
Ｔ１〜ＴＮは、各々、選択された行に属する一画素に、ビデオ信号を書き込むための期間
である。
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルのタイミング信号を
配線５６０５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフト
レジスタ５６０１は、Ｈレベルの信号を配線５６０５＿１に出力する。すると、スイッチ
ング回路５６０２＿１が有するトランジスタ５６０３＿１〜５６０３＿ｋはオンになるの
で、配線５６０４＿１〜５６０４＿ｋと、信号線Ｓ１〜Ｓｋとが導通状態になる。このと
き、配線５６０４＿１〜５６０４＿ｋには、Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力
される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）は、各々、トランジスタ５６０３＿１〜５
６０３＿ｋを介して、選択される行に属する画素のうち、１列目〜ｋ列目の画素に書き込
まれる。こうして、期間Ｔ１〜ＴＮにおいて、選択された行に属する画素に、ｋ列ずつ順
番にビデオ信号が書き込まれる。
以上のように、ビデオ信号が複数の列ずつ画素に書き込まれることによって、ビデオ信号
の数、又は配線の数を減らすことができる。よって、コントローラなどの外部回路との接
続数を減らすことができる。また、ビデオ信号が複数の列ずつ画素に書き込まれることに
よって、書き込み時間を長くすることができ、ビデオ信号の書き込み不足を防止すること
ができる。
次に、信号線駆動回路に用いるシフトレジスタの一形態について図１９及び図２０を用い
て説明する。
シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（
Ｎ≧３の自然数）を有している（図１９（Ａ）参照）。第１のパルス出力回路１０＿１乃
至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１より第１のクロック信号ＣＫ１、
第２の配線１２より第２のクロック信号ＣＫ２、第３の配線１３より第３のクロック信号
ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が供給される。また第１のパルス
出力回路１０＿１では、第５の配線１５からのスタートパルスＳＰ１（第１のスタートパ
ルス）が入力される。また２段目以降の第ｎのパルス出力回路１０＿ｎ（ｎは、２≦ｎ≦
Ｎの自然数）では、一段前段のパルス出力回路からの信号（前段信号ＯＵＴ（ｎ−１）と
いう）（ｎ≧２の自然数）が入力される。また第１のパルス出力回路１０＿１では、２段
後段の第３のパルス出力回路１０＿３からの信号が入力される。同様に、２段目以降の第
ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ
＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）が入力される。したがって、各段
のパルス出力回路からは、後段及び／または２つ前段のパルス出力回路に入力するための
第１の出力信号（ＯＵＴ（１）（ＳＲ）〜ＯＵＴ（Ｎ））、別の配線等に電気的に接続さ
れる第２の出力信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出力される。なお、図１９（Ａ）
に示すように、シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入
力されないため、一例としては、別途第２のスタートパルスＳＰ２、第３のスタートパル
スＳＰ３をそれぞれ入力する構成とすればよい。
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（低いレベルの電圧）
を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第４のクロック信号（
ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第１のクロック信号（
ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回路の駆動の制御等を
行う。
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜
第４の配線１４のいずれかと電気的に接続されている。例えば、図１９（Ａ）において、
第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続
され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が
第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第
１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配
線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されて
いる。
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１９（Ｂ）参
照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信
号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３
の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタート
パルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力
端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より
第２の出力信号ＯＵＴ（１）が出力されていることとなる。
次に、パルス出力回路の具体的な回路構成の一例を、図２０（Ａ）に示す。
各パルス出力回路は、第１のトランジスタ３１〜第１３のトランジスタ４３を有している
（図２０（Ａ）参照）。また、上述した第１の入力端子２１〜第５の入力端子２５、及び
第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤが供給される
電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位ＶＳＳが供給
される電源線５３から、第１のトランジスタ３１〜第１３のトランジスタ４３に信号、ま
たは電源電位が供給される。ここで図２０（Ａ）の各電源線の電源電位の高さの関係は、
第１の電源電位ＶＤＤ＞第２の電源電位ＶＣＣ＞第３の電源電位ＶＳＳとする。なお、第
１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベル
とＬレベルを繰り返す信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであ
るとする。なお電源線５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることに
より、動作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く
抑えることができ、トランジスタのしきい値電圧のシフトを低減し、劣化を抑制すること
ができる。
図２０（Ａ）において、第１のトランジスタ３１は、第１端子が電源線５１に電気的に接
続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極
が第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子
が電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気
的に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されて
いる。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、
第２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、
第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接
続されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、
第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電
極に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第
６のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２の
トランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続
され、ゲート電極が第５の入力端子２５に電気的に接続されている。第７のトランジスタ
３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８
の第２端子に電気的に接続され、ゲート電極が第３の入力端子２３に電気的に接続されて
いる。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び
第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第２の入力端子
２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジ
スタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端
子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に
電気的に接続され、ゲート電極が電源線５２に電気的に接続されている。第１０のトラン
ジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出
力端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気
的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接
続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトラン
ジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されて
いる。第１２のトランジスタ４２は、第１端子が電源線５３に電気的に接続され、第２端
子が第２の出力端子２７に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲ
ート電極に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５
３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極
が第７のトランジスタ３７のゲート電極に電気的に接続されている。
図２０（Ａ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４
０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。
また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第
５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジ
スタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢ
とする（図２０（Ａ）参照）。
図２０（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミングチャー
トについて、図２０（Ｂ）に示す。
なお、図２０（Ａ）に示すように、ゲート電極に第２の電源電位ＶＣＣが印加される第９
のトランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以
下のような利点がある。
ゲート電極に第２の電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブート
ストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子
であるソース電極の電位が上昇していき、第１の電源電位ＶＤＤより高くなる。そして、
第１のトランジスタ３１のソース電極が第１端子側、即ち電源線５１側に切り替わる。そ
のため、第１のトランジスタ３１においては、ゲート電極とソース電極の間、ゲート電極
とドレイン電極の間ともに、大きなバイアス電圧が印加されるために大きなストレスがか
かり、トランジスタの劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣ
Ｃが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作
によりノードＡの電位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上
昇を生じないようにすることができる。つまり、第９のトランジスタ３９を設けることに
より、第１のトランジスタ３１のゲート電極とソース電極の間に印加される負のバイアス
電圧の値を小さくすることができる。よって、本実施の形態の回路構成とすることにより
、第１のトランジスタ３１のゲート電極とソース電極の間に印加される負のバイアス電圧
も小さくできるため、ストレスによる第１のトランジスタ３１の劣化を抑制することがで
きる。
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲート電極との間に第１端子と第２端子を介して接続さ
れるように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備す
るシフトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のト
ランジスタ３９を省略してもよく、トランジスタ数を削減できるという利点がある。
なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半
導体を用いることにより、トランジスタのオフ電流を低減すると共に、オン電流及び電界
効果移動度を高めることができ、さらに劣化の度合いを低減することが出来るため、回路
内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモル
ファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによ
るトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源
線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電
源線の数を低減することができるため、回路の小型化を図ることが出来る。
なお、第７のトランジスタ３７のゲート電極に第３の入力端子２３によって供給されるク
ロック信号、第８のトランジスタ３８のゲート電極に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタ３７のゲート電極に第２の入力端子２２によっ
て供給されるクロック信号、第８のトランジスタ３８のゲート電極に第３の入力端子２３
によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏
する。このとき、図２０（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７
及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第
８のトランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトラ
ンジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子
２３の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７の
ゲート電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因
して２回生じることとなる。一方、図２０（Ａ）に示すシフトレジスタを図２０（Ｂ）の
期間のように、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態か
ら、第７のトランジスタ３７がオン、第８のトランジスタ３８がオフの状態、次いで、第
７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって
、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じるノードＢの
電位の低下を、第８のトランジスタ３８のゲート電極の電位の低下による一回に低減する
ことができる。そのため、第７のトランジスタ３７のゲート電極に第３の入力端子２３か
らクロック信号が供給され、第８のトランジスタ３８のゲート電極に第２の入力端子２２
からクロック信号が供給される結線関係とすることが好適である。なぜなら、ノードＢの
電位の変動回数が低減され、またノイズを低減することができるからである。
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期
間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
（実施の形態１０）
本実施の形態では、本発明の一態様に係る半導体表示装置の作製方法について、図２１乃
至図２６を用いて説明する。
図２１（Ａ）において、透光性を有する基板４００には、アルミノシリケートガラス、バ
リウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの電子工業用に使われる各種ガ
ラス基板を用いることができる。また、プラスチック等の可撓性を有する合成樹脂からな
る基板は、耐熱温度が一般的に低い傾向にあるが、後の作製工程における処理温度に耐え
得るのであれば、基板４００として用いることが可能である。プラスチック基板として、
ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホ
ン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリ
エーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（
ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイ
ミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポ
リ酢酸ビニル、アクリル樹脂などが挙げられる。
次いで、導電膜を基板４００全面に形成した後、第１のフォトリソグラフィ工程を行い、
レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート
電極４０１を含むゲート配線、容量配線４０８、及び第１の端子４２１）を形成する。こ
のとき少なくともゲート電極４０１の端部にテーパー形状が形成されるようにエッチング
する。
上記導電膜の材料として、モリブデン、チタン、クロム、タンタル、タングステン、ネオ
ジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料、或いはこれ
ら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行わ
れる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用い
ることも出来る。
例えば、二層の積層構造を有する導電膜として、窒化チタン膜とモリブデン膜とを積層し
た二層構造とすることが好ましい。三層の積層構造としては、タングステン膜または窒化
タングステン膜と、アルミニウムと珪素の合金膜またはアルミニウムとチタンの合金膜と
、窒化チタン膜またはチタン膜とを積層した三層構造とすることが好ましい。
次いで、図２１（Ｂ）に示すように、ゲート電極４０１、容量配線４０８、第１の端子４
２１上にゲート絶縁膜４０２を形成する。ゲート絶縁膜４０２はスパッタ法、ＰＣＶＤ法
などを用い、膜厚を５０〜２５０ｎｍとする。
例えば、ゲート絶縁膜４０２としてスパッタ法により酸化珪素膜を用い、１００ｎｍの厚
さで形成する。勿論、ゲート絶縁膜４０２はこのような酸化珪素膜に限定されるものでな
く、酸化窒化珪素膜、窒化珪素膜、酸化アルミニウム、酸化タンタル膜などの他の絶縁膜
を用い、これらの材料から成る単層または積層構造として形成しても良い。
次に、ゲート絶縁膜４０２上に、酸化物半導体膜４０３（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結
晶膜）を成膜する。プラズマ処理後、大気に曝すことなくＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結
晶膜を成膜することは、ゲート絶縁膜４０２と酸化物半導体膜４０３の界面にゴミや水分
を付着させない点で有用である。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む
酸化物半導体ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲット（Ｉｎ２Ｏ３
：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１））を用いて、基板４００とターゲットの間の距離を
１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、
又はアルゴン及び酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、
成膜によって生じるごみが軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ−Ｇａ
−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ〜２００ｎｍとする。本実施の形態では、膜厚
５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する。
チャネル形成領域を形成するための酸化物半導体膜４０３には、上述したような半導体特
性を有する酸化物材料を用いればよい。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
次に、図２１（Ｃ）に示すように、第２のフォトリソグラフィ工程を行い、レジストマス
クを形成し、酸化物半導体膜４０３をエッチングする。例えば燐酸と酢酸と硝酸を混ぜた
溶液を用いたウェットエッチングにより、不要な部分を除去して島状の酸化物半導体膜４
０４をゲート電極４０１と重なるように形成する。なお、ここでのエッチングは、ウェッ
トエッチングに限定されずドライエッチングを用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ
６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ
）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを
添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、Ｉ
ＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
所望の形状に加工できるように、材料に合わせてエッチング条件（エッチング液、エッチ
ング時間、温度等）を適宜調節する。
次に、図２２（Ａ）に示すように、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気
下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー
分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃
）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下において
、酸化物半導体膜４０４に加熱処理を施すことで、酸化物半導体膜４０５が形成される。
具体的には、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下におい
て、４００℃以上７００℃以下、好ましくは４５０℃以上６５０℃以下の温度範囲で、島
状の酸化物半導体膜４０４に加熱処理を施し、その後、不活性雰囲気下で室温以上１００
℃未満の範囲まで徐冷を行う。酸化物半導体膜４０４を上記雰囲気下で加熱処理すること
により、酸化物半導体膜４０４の膜内に含まれる水分、水素、ヒドロキシ基が脱離する。
従って、上記酸化物半導体膜４０５を用いてチャネル形成領域が形成された薄膜トランジ
スタは、高いオン電流が得られる。
加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ（Ｇａｓ Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはランプ光を用いるＬＲＴＡ（Ｌａｍｐ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬間加熱方法などを用いることが
できる。例えば、電気炉を用いて加熱処理を行う場合、昇温特性を０．１℃／ｍｉｎ以上
２０℃／ｍｉｎ以下、降温特性を０．１℃／ｍｉｎ以上１５℃／ｍｉｎ以下とすることが
好ましい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
分、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、また
はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好
ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましく
は０．１ｐｐｍ以下）とすることが好ましい。
加熱処理後の、島状の酸化物半導体膜４０５は、一部あるいは全部が結晶化していても良
い。
なお、酸化物半導体膜４０５に加熱処理を行った後に、酸素雰囲気下で該酸化物半導体膜
４０５に加熱処理を施すことで、酸化物半導体膜４０５に含まれる水分などの不純物を除
去することができる。そして、酸素雰囲気下での加熱処理により、酸化物半導体膜４０５
を酸素が過剰な状態とすることで、高抵抗化できる。酸素雰囲気下での加熱処理の温度は
、酸化物半導体を構成しているＺｎなどの融点の低い金属が気化しにくい温度、例えば１
００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気
下の加熱処理に用いられる酸素ガスには、水分、水素などが含まれないことが好ましい。
または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好
ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下）とすることが好ましい。
なお、図２２（Ａ）の破線Ｃ１−Ｃ２の範囲内の断面図と、破線Ｄ１−Ｄ２の範囲内の断
面図は、図２４に示す平面図の、破線Ｃ１−Ｃ２における断面図と、破線Ｄ１−Ｄ２にお
ける断面図に相当する。
次に、図２２（Ｂ）に示すように、酸化物半導体膜４０５上に金属材料からなる導電膜４
０６をスパッタ法や真空蒸着法で形成する。導電膜４０６の材料としては、アルミニウム
、クロム、タンタル、チタン、マンガン、マグネシウム、モリブデン、タングステン、ジ
ルコニウム、ベリリウム、イットリウムから選ばれた元素、または上記元素を１つまたは
複数成分として含む合金等を用いることが出来る。なお、導電膜４０６の形成後に加熱処
理を行う場合には、この加熱処理に対する耐熱性を導電膜４０６に持たせることが好まし
い。アルミニウム単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので、導電
膜４０６の形成後に加熱処理を行う場合は、耐熱性導電性材料と組み合わせて導電膜４０
６を形成する。アルミニウムと組み合わせる耐熱性導電性材料としては、チタン、タンタ
ル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素、ま
たは上記元素を１つまたは複数成分として含む合金、または上記元素を成分として含む窒
化物などが好ましい。
次に、図２２（Ｃ）に示すように、第３のフォトリソグラフィ工程を行い、レジストマス
クを形成し、エッチングにより不要な部分を除去してソース電極４０７ａ又はドレイン電
極４０７ｂ、及び第２の端子４２０を形成する。この際のエッチング方法としてウェット
エッチングまたはドライエッチングを用いる。例えば導電膜４０６としてアルミニウム膜
、又はアルミニウム合金膜を用いる場合は、燐酸と酢酸と硝酸を混ぜた溶液を用いたウェ
ットエッチングを行うことができる。また、アンモニア過水を用いたウェットエッチング
により、導電膜４０６をエッチングしてソース電極４０７ａ又はドレイン電極４０７ｂを
形成してもよい。
このエッチング工程において、酸化物半導体膜４０５の露出領域も一部エッチングされる
ことがある。この場合、ソース電極４０７ａ又はドレイン電極４０７ｂの間の酸化物半導
体膜４０９は膜厚の薄い領域となる。
この第３のフォトリソグラフィ工程において、ソース電極４０７ａ又はドレイン電極４０
７ｂと同じ材料である第２の端子４２０を端子部に残す。なお、第２の端子４２０はソー
ス配線（ソース電極４０７ａ又はドレイン電極４０７ｂを含むソース配線）と電気的に接
続されている。
また、多階調マスクにより形成した複数（例えば二種類）の厚さの領域を有するレジスト
マスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コス
ト化が図れる。
次に、レジストマスクを除去し、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下
、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分
光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）
以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下において、
酸化物半導体膜４０９に再び加熱処理を施し、酸化物半導体膜４０９に含まれる水分、水
素、ヒドロキシ基を脱離させるようにしても良い。ソース電極４０７ａ又はドレイン電極
４０７ｂを形成した後の加熱処理は、ソース電極４０７ａ又はドレイン電極４０７ｂの耐
熱性を考慮し、ソース電極４０７ａ又はドレイン電極４０７ｂを形成する前に行う加熱処
理よりも低い温度で行うことが望ましい。具体的には、３５０℃以上６５０℃以下、好ま
しくは４００℃以上６００℃以下の温度範囲で行うと良い。
なお、図２２（Ｃ）の破線Ｃ１−Ｃ２の範囲内の断面図と、破線Ｄ１−Ｄ２の範囲内の断
面図は、図２５に示す平面図の、破線Ｃ１−Ｃ２における断面図と、破線Ｄ１−Ｄ２にお
ける断面図に相当する。
次に、図２３（Ａ）に示すように、ゲート絶縁膜４０２、酸化物半導体膜４０９、ソース
電極４０７ａ又はドレイン電極４０７ｂを覆う酸化物絶縁膜４１１を形成する。酸化物絶
縁膜４１１はＰＣＶＤ法により形成する酸化窒化珪素膜を用いる。ソース電極４０７ａ又
はドレイン電極４０７ｂの間に設けられた酸化物半導体膜４０９の露出領域と酸化物絶縁
膜４１１である酸化窒化珪素膜が接して設けられることによって、酸素が供給され、酸化
物絶縁膜４１１と接する酸化物半導体膜４０９の領域が高抵抗化（キャリア濃度が低まる
、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化したチャネル形成領域を有する酸
化物半導体膜４１２を形成することができる。
次いで、酸化物絶縁膜４１１を形成した後、加熱処理を行ってもよい。加熱処理は大気雰
囲気下、又は窒素雰囲気下において、３５０℃以上６５０℃以下、好ましくは４００℃以
上６００℃以下の温度範囲で行うと良い。該加熱処理を行うと、酸化物半導体膜４１２が
酸化物絶縁膜４１１と接した状態で加熱されることになり、さらに酸化物半導体膜４１２
を高抵抗化させてトランジスタの電気特性の向上および、電気特性のばらつきを軽減する
ことができる。この加熱処理は、酸化物絶縁膜４１１の形成後であれば特に限定されず、
他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処
理と兼ねることで、工程数を増やすことなく行うことができる。
以上の工程で薄膜トランジスタ４１３が作製できる。
次に、第４のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物絶縁膜４
１１及びゲート絶縁膜４０２のエッチングによりコンタクトホールを形成し、ドレイン電
極４０７ｂの一部、第１の端子４２１の一部、第２の端子４２０の一部を露出させる。次
いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料としては
、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウムスズ（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯ
と略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエ
ッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生
しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２
Ｏ３―ＺｎＯ）を用いても良い。また、透明導電膜を低抵抗化させるための加熱処理を行
う場合、酸化物半導体膜４１２を高抵抗化させてトランジスタの電気特性の向上および、
電気特性のばらつきを軽減する熱処理と兼ねることができる。
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去してドレイン電極４０７ｂに接続された画素電極４１４と、第１の端
子４２１に接続された透明導電膜４１５と、第２の端子４２０に接続された透明導電膜４
１６とを形成する。
透明導電膜４１５、４１６はＦＰＣとの接続に用いられる電極または配線となる。第１の
端子４２１上に形成された透明導電膜４１５は、ゲート配線の入力端子として機能する接
続用の端子電極となる。第２の端子４２０上に形成された透明導電膜４１６は、ソース配
線の入力端子として機能する接続用の端子電極である。
この第５のフォトリソグラフィ工程において、ゲート絶縁膜４０２及び酸化物絶縁膜４１
１を誘電体として、容量配線４０８と画素電極４１４とで保持容量が形成される。
レジストマスクを除去した段階での断面図を図２３（Ｃ）に示す。なお、図２３（Ｃ）の
破線Ｃ１−Ｃ２の範囲内の断面図と、破線Ｄ１−Ｄ２の範囲内の断面図は、図２６に示す
平面図の、破線Ｃ１−Ｃ２における断面図と、破線Ｄ１−Ｄ２における断面図に相当する
。
こうして５回のフォトリソグラフィ工程により、５枚のフォトマスクを使用して、ボトム
ゲート型のスタガ構造の薄膜トランジスタ４１３、保持容量を完成させることができる。
そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することに
よりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる
。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。
また、容量配線を設けず、画素電極を隣り合う画素のゲート配線と酸化物絶縁膜及びゲー
ト絶縁膜を介して重ねて保持容量を形成してもよい。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
発光表示装置を作製する場合は、各有機発光素子の間に有機樹脂膜を用いた隔壁を設ける
場合がある。その場合には、有機樹脂膜を加熱処理するので、上記有機樹脂膜への加熱処
理と、酸化物半導体膜４１２を高抵抗化させてトランジスタの電気特性の向上および、電
気特性のばらつきを軽減する加熱処理とを兼ねることができる。
酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減するこ
とができる。特に、加熱処理による水分、水素、ＯＨなどの不純物の低減によって酸化物
半導体膜の純度を高めるため、電気特性が良好で信頼性のよい薄膜トランジスタを有する
半導体表示装置を作製することができる。
チャネル形成領域の半導体膜は高抵抗化領域であるので、薄膜トランジスタの電気特性は
安定化し、オフ電流の増加などを防止することができる。よって、電気特性が良好で信頼
性のよい薄膜トランジスタを有する半導体表示装置とすることが可能となる。
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
（実施の形態１１）
本実施の形態では、本発明の一態様に係る液晶表示装置の構成について説明する。
図２７に、本発明の一態様に係る液晶表示装置の断面図を一例として示す。図２７に示す
薄膜トランジスタ１４０１は、絶縁表面上に形成されたゲート電極１４０２と、ゲート電
極１４０２を覆うように形成されたゲート絶縁膜１４０３と、ゲート絶縁膜１４０３を間
に挟んでゲート電極１４０２と重なるように形成された、酸化物半導体膜１４０４と、酸
化物半導体膜１４０４上に形成されたソース領域またはドレイン領域として機能する一対
の半導体膜１４０５と、一対の半導体膜１４０５上に形成されたソース電極またはドレイ
ン電極として機能する、一対の導電膜１４０６と、酸化物絶縁膜１４０７とを有する。酸
化物絶縁膜１４０７は、少なくとも酸化物半導体膜１４０４と接しており、ゲート電極１
４０２と、ゲート絶縁膜１４０３と、酸化物半導体膜１４０４と、一対の半導体膜１４０
５と、一対の導電膜１４０６とを覆うように形成されている。
酸化物絶縁膜１４０７上には絶縁膜１４０８が形成されている。酸化物絶縁膜１４０７、
絶縁膜１４０８の一部には開口部が設けられており、該開口部において導電膜１４０６の
一つと接するように、画素電極１４１０が形成されている。
また、絶縁膜１４０８上には、液晶素子のセルギャップを制御するためのスペーサ１４１
７が形成されている。スペーサ１４１７は絶縁膜を所望の形状にエッチングすることで形
成することが可能であるが、フィラーを絶縁膜１４０８上に分散させることでセルギャッ
プを制御するようにしても良い。
そして、画素電極１４１０上には、配向膜１４１１が形成されている。配向膜１４１１は
、例えば絶縁膜にラビング処理を施すことで、形成することができる。また画素電極１４
１０と対峙する位置には、対向電極１４１３が設けられており、対向電極１４１３の画素
電極１４１０に近い側には配向膜１４１４が形成されている。そして、画素電極１４１０
と、対向電極１４１３の間においてシール材１４１６に囲まれた領域には、液晶１４１５
が設けられている。なおシール材１４１６にはフィラーが混入されていても良い。
画素電極１４１０と対向電極１４１３は、例えば酸化珪素を含む酸化インジウムスズ（Ｉ
ＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（
ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの透明導電材料を用いることがで
きる。なお、本実施の形態では、画素電極１４１０及び対向電極１４１３に光を透過する
導電膜を用い、透過型の液晶素子を作製する例を示すが、本発明はこの構成に限定されな
い。本発明の一態様に係る液晶表示装置は、半透過型または反射型であっても良い。
カラーフィルタや、ディスクリネーションを防ぐための遮蔽膜（ブラックマトリクス）な
どが、図２７に示した液晶表示装置に設けられていても良い。
なお、本実施の形態では、液晶表示装置として、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ
）型を示したが、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型、ＯＣＢ（ｏｐｔｉ
ｃａｌｌｙ ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）型、ＩＰＳ（Ｉｎ
−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）型等の、その他の液晶表示装置にも、本発明の薄膜
トランジスタを用いることができる。
本発明の一態様に係る液晶表示装置は、信頼性が高い。
本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態１２）
本実施の形態では、本発明の一態様に係る薄膜トランジスタを画素に用いた、発光装置の
構成について説明する。本実施の形態では、発光素子を駆動させるためのトランジスタが
ｎ型の場合における、画素の断面構造について、図２８を用いて説明する。なお図２８で
は、第１の電極が陰極、第２の電極が陽極の場合について説明するが、第１の電極が陽極
、第２の電極が陰極であっても良い。
図２８（Ａ）に、トランジスタ６０３１がｎ型で、発光素子６０３３から発せられる光を
第１の電極６０３４側から取り出す場合の、画素の断面図を示す。トランジスタ６０３１
は絶縁膜６０３７で覆われており、絶縁膜６０３７上には開口部を有する隔壁６０３８が
形成されている。隔壁６０３８の開口部において第１の電極６０３４が一部露出しており
、該開口部において第１の電極６０３４、電界発光層６０３５、第２の電極６０３６が順
に積層されている。
第１の電極６０３４は、光を透過する材料または膜厚で形成し、なおかつ仕事関数の小さ
い金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。
具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金
属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化
合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いるこ
とができる。また電子注入層を設ける場合、アルミニウムなどの他の導電層を用いること
も可能である。そして第１の電極６０３４を、光が透過する程度の膜厚（好ましくは、５
ｎｍ〜３０ｎｍ程度）で形成する。さらに、光が透過する程度の膜厚を有する上記導電層
の上または下に接するように、透光性酸化物導電材料を用いて透光性を有する導電層を形
成し、第１の電極６０３４のシート抵抗を抑えるようにしても良い。なお、インジウム錫
酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添
加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いた導電層だけを用い
ることも可能である。また、第１の電極６０３４に、ＩＴＯ及び酸化珪素を含むインジウ
ム錫酸化物（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２
〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。透光性酸化物導電材料を
用いる場合、電界発光層６０３５に電子注入層を設けるのが望ましい。
また第２の電極６０３６は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ
陽極として用いるのに適する材料で形成する。例えば、窒化チタン、窒化ジルコニウム、
チタン、タングステン、ニッケル、白金、クロム、銀、アルミニウム等の１つまたは複数
からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン
膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第２の電極６０３６
に用いることができる。
電界発光層６０３５は、単数または複数の層で構成されている。複数の層で構成されてい
る場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、
電子輸送層、電子注入層などに分類することができる。電界発光層６０３５が発光層の他
に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第
１の電極６０３４から、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層の順
に積層する。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している
材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無
機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分
子系のいずれの材料も用いることが可能である。なお中分子系の材料とは、構造単位の繰
返しの数（重合度）が２から２０程度の低重合体に相当する。正孔注入層と正孔輸送層と
の区別は必ずしも厳密なものではなく、これらは正孔輸送性（正孔移動度）が特に重要な
特性である意味において同じである。便宜上正孔注入層は陽極に接する側の層であり、正
孔注入層に接する層を正孔輸送層と呼んで区別する。電子輸送層、電子注入層についても
同様であり、陰極に接する層を電子注入層と呼び、電子注入層に接する層を電子輸送層と
呼んでいる。発光層は電子輸送層を兼ねる場合もあり、発光性電子輸送層とも呼ばれる。
図２８（Ａ）に示した画素の場合、発光素子６０３３から発せられる光を、白抜きの矢印
で示すように第１の電極６０３４側から取り出すことができる。
次に図２８（Ｂ）に、トランジスタ６０４１がｎ型で、発光素子６０４３から発せられる
光を第２の電極６０４６側から取り出す場合の、画素の断面図を示す。トランジスタ６０
４１は絶縁膜６０４７で覆われており、絶縁膜６０４７上には開口部を有する隔壁６０４
８が形成されている。隔壁６０４８の開口部において第１の電極６０４４が一部露出して
おり、該開口部において第１の電極６０４４、電界発光層６０４５、第２の電極６０４６
が順に積層されている。
第１の電極６０４４は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ仕事
関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成すること
ができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアル
カリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、および
これらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属
を用いることができる。また電子注入層を設ける場合、アルミニウムなどの他の導電層を
用いることも可能である。
また第２の電極６０４６は、光を透過する材料または膜厚で形成し、なおかつ陽極として
用いるのに適する材料で形成する。例えば、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（
ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）など
その他の透光性酸化物導電材料を第２の電極６０４６に用いることが可能である。またＩ
ＴＯ及び酸化珪素を含むインジウム錫酸化物（以下、ＩＴＳＯとする）や、酸化珪素を含
んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを第２の
電極６０４６に用いても良い。また上記透光性酸化物導電材料の他に、例えば窒化チタン
、窒化ジルコニウム、チタン、タングステン、ニッケル、白金、クロム、銀、アルミニウ
ム等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜
との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等
を第２の電極６０４６に用いることもできる。ただし透光性酸化物導電材料以外の材料を
用いる場合、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で第２の電
極６０４６を形成する。
電界発光層６０４５は、図２８（Ａ）の電界発光層６０３５と同様に形成することができ
る。
図２８（Ｂ）に示した画素の場合、発光素子６０４３から発せられる光を、白抜きの矢印
で示すように第２の電極６０４６側から取り出すことができる。
次に図２８（Ｃ）に、トランジスタ６０５１がｎ型で、発光素子６０５３から発せられる
光を第１の電極６０５４側及び第２の電極６０５６側から取り出す場合の、画素の断面図
を示す。トランジスタ６０５１は絶縁膜６０５７で覆われており、絶縁膜６０５７上には
開口部を有する隔壁６０５８が形成されている。隔壁６０５８の開口部において第１の電
極６０５４が一部露出しており、該開口部において第１の電極６０５４、電界発光層６０
５５、第２の電極６０５６が順に積層されている。
第１の電極６０５４は、図２８（Ａ）の第１の電極６０３４と同様に形成することができ
る。また第２の電極６０５６は、図２８（Ｂ）の第２の電極６０４６と同様に形成するこ
とができる。電界発光層６０５５は、図２８（Ａ）の電界発光層６０３５と同様に形成す
ることができる。
図２８（Ｃ）に示した画素の場合、発光素子６０５３から発せられる光を、白抜きの矢印
で示すように第１の電極６０５４側及び第２の電極６０５６側から取り出すことができる
。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが出来る。
（実施の形態１３）
本実施の形態では、本発明の一態様に係る液晶表示装置の構成について説明する。
図２９は、本発明の液晶表示装置の構造を示す斜視図の一例である。図２９に示す液晶表
示装置は、一対の基板間に液晶素子が形成された液晶パネル１６０１と、第１の拡散板１
６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、反
射板１６０６と、光源１６０７と、回路基板１６０８とを有している。
液晶パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡
散板１６０４と、導光板１６０５と、反射板１６０６とは、順に積層されている。光源１
６０７は導光板１６０５の端部に設けられており、導光板１６０５内部に拡散された光源
１６０７からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板
１６０４によって、均一に液晶パネル１６０１に照射される。
なお、本実施の形態では、第１の拡散板１６０２と第２の拡散板１６０４とを用いている
が、拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡
散板は導光板１６０５と液晶パネル１６０１の間に設けられていれば良い。よって、プリ
ズムシート１６０３よりも液晶パネル１６０１に近い側にのみ拡散板が設けられていても
良いし、プリズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられ
ていても良い。
またプリズムシート１６０３は、図２９に示した断面が鋸歯状の形状に限定されず、導光
板１６０５からの光を液晶パネル１６０１側に集光できる形状を有していれば良い。
回路基板１６０８には、液晶パネル１６０１に入力される各種信号を生成する回路、また
はこれら信号に処理を施す回路などが設けられている。そして図２９では、回路基板１６
０８と液晶パネル１６０１とが、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃ
ｕｉｔ）１６０９を介して接続されている。なお、上記回路は、ＣＯＧ（Ｃｈｉｐ Ｏｎ
Ｇｌａｓｓ）法を用いて液晶パネル１６０１に接続されていても良いし、上記回路の一
部がＦＰＣ１６０９にＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用いて接続されていても
良い。
図２９では、光源１６０７の駆動を制御する制御系の回路が回路基板１６０８に設けられ
ており、該制御系の回路と光源１６０７とがＦＰＣ１６１０を介して接続されている例を
示している。ただし、上記制御系の回路は液晶パネル１６０１に形成されていても良く、
この場合は液晶パネル１６０１と光源１６０７とがＦＰＣなどにより接続されるようにす
る。
なお、図２９は、液晶パネル１６０１の端に光源１６０７を配置するエッジライト型の光
源を例示しているが、本発明の液晶表示装置は光源１６０７が液晶パネル１６０１の直下
に配置される直下型であっても良い。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
本発明の一態様に係る半導体表示装置を用いることで、信頼性が高く、低消費電力の電子
機器を提供することが可能である。特に電力の供給を常時受けることが困難な携帯用の電
子機器の場合、本発明の一態様に係る半導体表示装置をその構成要素に追加することによ
り、連続使用時間が長くなるといったメリットも得られる。
また、本発明の半導体表示装置では、作製工程における加熱処理の温度を抑えることがで
きるので、ガラスよりも耐熱性の劣る、プラスチック等の可撓性を有する合成樹脂からな
る基板上においても、特性が優れており、信頼性が高い薄膜トランジスタを作製すること
が可能である。従って、本発明の一態様に係る作製方法を用いることで、信頼性が高く、
低消費電力で、軽量かつフレキシブルな半導体表示装置を提供することが可能である。プ
ラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステ
ル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカー
ボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）
、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレ
ート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニ
ル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
本発明の一態様に係る半導体表示装置は、表示装置、ノート型パーソナルコンピュータ、
記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌ
ｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）
に用いることができる。その他に、本発明の一態様に係る半導体表示装置を用いることが
できる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカ
メラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）
、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイ
ヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払
い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３０に示す
。
図３０（Ａ）は電子書籍であり、筐体７００１、表示部７００２等を有する。本発明の一
態様に係る半導体表示装置は、表示部７００２に用いることができる。表示部７００２に
本発明の一態様に係る半導体表示装置を用いることで、信頼性が高く、低消費電力の電子
書籍を提供することができる。また、可撓性を有する基板を用いることで、表示部７００
２に用いられる半導体表示装置に可撓性を持たせることができるので、信頼性が高く、低
消費電力で、フレキシブルかつ軽くて使い勝手の良い電子書籍を提供することができる。
図３０（Ｂ）は表示装置であり、筐体７０１１、表示部７０１２、支持台７０１３等を有
する。本発明の一態様に係る半導体表示装置は、表示部７０１２に用いることができる。
表示部７０１２に本発明の一態様に係る半導体表示装置を用いることで、信頼性が高く、
低消費電力の表示装置を提供することができる。なお、表示装置には、パーソナルコンピ
ュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図３０（Ｃ）は表示装置であり、筐体７０２１、表示部７０２２等を有する。本発明の一
態様に係る半導体表示装置は、表示部７０２２に用いることができる。表示部７０２２に
本発明の一態様に係る半導体表示装置を用いることで、信頼性が高く、低消費電力の表示
装置を提供することができる。また、可撓性を有する基板を用いることで、表示部７０２
２に用いられる半導体表示装置や、その他の信号処理回路に可撓性を持たせることができ
るので、信頼性が高く、低消費電力で、フレキシブルかつ軽量の表示装置を実現すること
ができる。よって、図３０（Ｃ）に示すように、布地などに固定させて表示装置を使用す
ることができ、半導体表示装置の応用の幅が格段に広がる。
図３０（Ｄ）は携帯型ゲーム機であり、筐体７０３１、筐体７０３２、表示部７０３３、
表示部７０３４、マイクロホン７０３５、スピーカー７０３６、操作キー７０３７、スタ
イラス７０３８等を有する。本発明の一態様に係る半導体表示装置は、表示部７０３３、
表示部７０３４に用いることができる。表示部７０３３、表示部７０３４に本発明の一態
様に係る半導体表示装置を用いることで、信頼性が高く、低消費電力の携帯型ゲーム機を
提供することができる。なお、図３０（Ｄ）に示した携帯型ゲーム機は、２つの表示部７
０３３と表示部７０３４とを有しているが、携帯型ゲーム機が有する表示部の数は、これ
に限定されない。
図３０（Ｅ）は携帯電話であり、筐体７０４１、表示部７０４２、音声入力部７０４３、
音声出力部７０４４、操作キー７０４５、受光部７０４６等を有する。受光部７０４６に
おいて受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本
発明の一態様に係る半導体表示装置は、表示部７０４２に用いることができる。表示部７
０４２に本発明の一態様に係る半導体表示装置を用いることで、信頼性が高く、低消費電
力の携帯電話を提供することができる。
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
１０ パルス出力回路
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
１００ 画素部
１０１ 走査線駆動回路
１０２ 信号線駆動回路
１０３ デコーダ
１０４ エリア
１０５ 各画素
１０６ ＮＯＲ回路
２０１ 薄膜トランジスタ
２０２ 基板
２０３ ゲート電極
２０４ ゲート絶縁膜
２０５ 酸化物半導体膜
２０６ ソース電極
２０７ ドレイン電極
２０８ 酸化物絶縁膜
２０９ 導電膜
２１０ 絶縁膜
２１１ 薄膜トランジスタ
２１２ 基板
２１３ ゲート電極
２１４ ゲート絶縁膜
２１５ 酸化物半導体膜
２１６ ソース電極
２１７ ドレイン電極
２１８ 酸化物絶縁膜
２１９ 導電膜
２２０ 絶縁膜
２２１ 薄膜トランジスタ
２２２ 基板
２２３ ゲート電極
２２４ ゲート絶縁膜
２２５ 酸化物半導体膜
２２６ ソース電極
２２７ ドレイン電極
２２８ 酸化物絶縁膜
２２９ 導電膜
２３０ 絶縁膜
２３１ チャネル保護膜
３００ 画素部
３０１ 走査線駆動回路
３０２ 信号線駆動回路
３０３ デコーダ
３０４ シフトレジスタ
３０５ サンプリング回路
３０６ デコーダ
３１０ 画素
３１１ スイッチング用トランジスタ
３１２ 駆動用トランジスタ
３１３ 発光素子
３１４ 保持容量
３２０ 画素
３２１ トランジスタ
３２２ 液晶素子
３２３ 保持容量
４００ 基板
４０１ ゲート電極
４０２ ゲート絶縁膜
４０３ 酸化物半導体膜
４０４ 酸化物半導体膜
４０５ 酸化物半導体膜
４０６ 導電膜
４０８ 容量配線
４０９ 酸化物半導体膜
４１１ 酸化物絶縁膜
４１２ 酸化物半導体膜
４１３ 薄膜トランジスタ
４１４ 画素電極
４１５ 透明導電膜
４１６ 透明導電膜
４２０ 端子
４２１ 端子
７００ 画素部
７０１ 信号線駆動回路
７０２ 走査線駆動回路
７０２ 査線駆動回路
７０３ 画素
７０４ トランジスタ
７０５ 表示素子
７０６ 保持容量
７０７ 信号線
７０８ 走査線
７１０ 画素電極
７１１ 対向電極
７１２ マイクロカプセル
７１３ ドレイン電極
７１４ 樹脂
９０１ トランジスタ
９０２ トランジスタ
９０３ トランジスタ
９０４ トランジスタ
９１１ トランジスタ
９１２ トランジスタ
１４０１ 薄膜トランジスタ
１４０２ ゲート電極
１４０３ ゲート絶縁膜
１４０４ 酸化物半導体膜
１４０５ 半導体膜
１４０６ 導電膜
１４０７ 酸化物絶縁膜
１４０８ 絶縁膜
１４１０ 画素電極
１４１１ 配向膜
１４１３ 対向電極
１４１４ 配向膜
１４１５ 液晶
１４１６ シール材
１４１７ スペーサ
１６０１ 液晶パネル
１６０２ 拡散板
１６０３ プリズムシート
１６０４ 拡散板
１６０５ 導光板
１６０６ 反射板
１６０７ 光源
１６０８ 回路基板
１６０９ ＦＰＣ
１６１０ ＦＰＣ
４０７ａ ソース電極
４０７ｂ ドレイン電極
５６０１ シフトレジスタ
５６０２ サンプリング回路
５６０２ スイッチング回路
５６０３ ｎチャネル型トランジスタ
５６０３ トランジスタ
５６０４ 配線
５６０５ 配線
６０３１ トランジスタ
６０３３ 発光素子
６０３４ 電極
６０３５ 電界発光層
６０３６ 電極
６０３７ 絶縁膜
６０３８ 隔壁
６０４１ トランジスタ
６０４３ 発光素子
６０４４ 電極
６０４５ 電界発光層
６０４６ 電極
６０４７ 絶縁膜
６０４８ 隔壁
６０５１ トランジスタ
６０５３ 発光素子
６０５４ 電極
６０５５ 電界発光層
６０５６ 電極
６０５７ 絶縁膜
６０５８ 隔壁
７００１ 筐体
７００２ 表示部
７０１１ 筐体
７０１２ 表示部
７０１３ 支持台
７０２１ 筐体
７０２２ 表示部
７０３１ 筐体
７０３２ 筐体
７０３３ 表示部
７０３４ 表示部
７０３５ マイクロホン
７０３６ スピーカー
７０３７ 操作キー
７０３８ スタイラス
７０４１ 筐体
７０４２ 表示部
７０４３ 音声入力部
７０４４ 音声出力部
７０４５ 操作キー
７０４６ 受光部

Claims (1)

  1. 走査線駆動回路と、画素部と、を有し、
    前記走査線駆動回路は、第１乃至第８のトランジスタを有し、
    前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
    前記第２のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
    前記第３のトランジスタのゲートは、前記第６のトランジスタのゲートと電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、前記第７のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第８のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第７のトランジスタのゲートは、前記第８のトランジスタのゲートと電気的に接続され、
    前記画素部は、ゲート電極と、前記ゲート電極上方のゲート絶縁膜と、前記ゲート絶縁膜上方の酸化物半導体膜と、前記酸化物半導体膜上方のソース電極と、前記酸化物半導体膜上方のドレイン電極と、前記酸化物半導体膜上方、前記ソース電極上方及び前記ドレイン電極上方の酸化物絶縁膜と、前記酸化物絶縁膜上方の画素電極と、を有し、
    前記ゲート電極は、前記第１の配線と電気的に接続され、
    前記画素電極は、前記ソース電極又は前記ドレイン電極と電気的に接続され、
    前記酸化物半導体膜は、前記ソース電極又は前記ドレイン電極と接する第１の領域と、前記酸化物絶縁膜と接する第２の領域と、を有し、
    前記第１の領域の膜厚よりも、前記第２の領域の膜厚は小さいことを特徴とする表示装置。
JP2016083376A 2009-09-16 2016-04-19 表示装置 Active JP6285488B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009214096 2009-09-16
JP2009214096 2009-09-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014228773A Division JP5972954B2 (ja) 2009-09-16 2014-11-11 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017218841A Division JP2018061269A (ja) 2009-09-16 2017-11-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2016149569A JP2016149569A (ja) 2016-08-18
JP6285488B2 true JP6285488B2 (ja) 2018-02-28

Family

ID=43730048

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2010205070A Expired - Fee Related JP5649386B2 (ja) 2009-09-16 2010-09-14 表示装置
JP2014228773A Active JP5972954B2 (ja) 2009-09-16 2014-11-11 半導体装置
JP2016083376A Active JP6285488B2 (ja) 2009-09-16 2016-04-19 表示装置
JP2017218841A Withdrawn JP2018061269A (ja) 2009-09-16 2017-11-14 半導体装置
JP2019159346A Withdrawn JP2020077846A (ja) 2009-09-16 2019-09-02 表示装置
JP2021113924A Active JP7110454B2 (ja) 2009-09-16 2021-07-09 半導体装置
JP2022115780A Pending JP2022172068A (ja) 2009-09-16 2022-07-20 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2010205070A Expired - Fee Related JP5649386B2 (ja) 2009-09-16 2010-09-14 表示装置
JP2014228773A Active JP5972954B2 (ja) 2009-09-16 2014-11-11 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2017218841A Withdrawn JP2018061269A (ja) 2009-09-16 2017-11-14 半導体装置
JP2019159346A Withdrawn JP2020077846A (ja) 2009-09-16 2019-09-02 表示装置
JP2021113924A Active JP7110454B2 (ja) 2009-09-16 2021-07-09 半導体装置
JP2022115780A Pending JP2022172068A (ja) 2009-09-16 2022-07-20 半導体装置

Country Status (2)

Country Link
US (4) US9715845B2 (ja)
JP (7) JP5649386B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102157249B1 (ko) * 2009-09-16 2020-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US9715845B2 (en) 2009-09-16 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
KR102462145B1 (ko) 2009-10-16 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
KR20180014255A (ko) * 2009-11-13 2018-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
TW201205537A (en) * 2010-07-23 2012-02-01 Fitipower Integrated Tech Inc Electrophoretic display and screen updating method thereof
KR101871188B1 (ko) * 2011-02-17 2018-06-28 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
WO2012157186A1 (en) * 2011-05-13 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2013044913A (ja) * 2011-08-24 2013-03-04 Sony Corp 表示装置及び表示制御方法
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10014068B2 (en) * 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
DE112012004996T5 (de) * 2011-11-30 2014-09-11 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
US9742378B2 (en) * 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
JP6136422B2 (ja) * 2013-03-22 2017-05-31 セイコーエプソン株式会社 Ｅｌ表示装置及び電子機器
JP6357663B2 (ja) * 2013-09-06 2018-07-18 株式会社Ｊｏｌｅｄ 表示装置
CN105874524B (zh) * 2013-12-02 2019-05-28 株式会社半导体能源研究所 显示装置
US20160078802A1 (en) * 2014-09-15 2016-03-17 Xi'an Novastar Tech Co., Ltd. Led display control method and control card, led display screen system
DE112016001033T5 (de) * 2015-03-03 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
JP2017108397A (ja) 2015-11-30 2017-06-15 株式会社半導体エネルギー研究所 信号処理回路、及び該信号処理回路を有する半導体装置
CN105428371B (zh) * 2015-12-24 2019-06-25 深圳市华星光电技术有限公司 显示面板与薄膜晶体管阵列基板
KR102617041B1 (ko) 2015-12-28 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 장치, 텔레비전 시스템, 및 전자 기기
JP6906940B2 (ja) 2015-12-28 2021-07-21 株式会社半導体エネルギー研究所 半導体装置
JP6995481B2 (ja) * 2016-01-29 2022-02-04 株式会社半導体エネルギー研究所 ソースドライバ
JP2017162852A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
KR102493218B1 (ko) * 2016-04-04 2023-01-30 삼성디스플레이 주식회사 액정 표시 장치
WO2018073690A1 (en) 2016-10-21 2018-04-26 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, display device, display module, and electronic device
JP2018072821A (ja) * 2016-10-26 2018-05-10 株式会社半導体エネルギー研究所 表示装置およびその動作方法
JP6957903B2 (ja) * 2017-03-08 2021-11-02 セイコーエプソン株式会社 表示装置及び電子機器
CN108447436B (zh) * 2018-03-30 2019-08-09 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示装置
JP7027238B2 (ja) * 2018-04-20 2022-03-01 株式会社ジャパンディスプレイ 表示装置
US11164518B2 (en) * 2018-06-19 2021-11-02 Samsung Display Co., Ltd. Display device
CN111093046B (zh) * 2019-04-22 2021-04-30 广东小天才科技有限公司 一种基于图像采集设备的显示屏开启方法及终端设备
TWI723780B (zh) * 2020-02-19 2021-04-01 友達光電股份有限公司 部分顯示驅動方法
WO2023100014A1 (ja) * 2021-11-30 2023-06-08 株式会社半導体エネルギー研究所 表示装置
TWI809895B (zh) 2022-05-25 2023-07-21 虹彩光電股份有限公司 膽固醇液晶顯示器的驅動方法

Family Cites Families (173)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713777A (en) 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US5262350A (en) 1980-06-30 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Forming a non single crystal semiconductor layer by using an electric current
US5859443A (en) 1980-06-30 1999-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS59221894A (ja) 1983-05-30 1984-12-13 Mitsubishi Electric Corp 不揮発性半導体メモリのアドレスデコ−ド回路
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
US4618784A (en) 1985-01-28 1986-10-21 International Business Machines Corporation High-performance, high-density CMOS decoder/driver circuit
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2838318B2 (ja) 1990-11-30 1998-12-16 株式会社半導体エネルギー研究所 感光装置及びその作製方法
KR960001611B1 (ko) 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6943764B1 (en) 1994-04-22 2005-09-13 Semiconductor Energy Laboratory Co., Ltd. Driver circuit for an active matrix display device
TW283230B (ja) 1994-08-16 1996-08-11 Handotai Energy Kenkyusho Kk
JP2894229B2 (ja) 1995-01-13 1999-05-24 株式会社デンソー マトリクス型液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH08306796A (ja) * 1995-04-28 1996-11-22 Nippon Steel Corp 半導体装置
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5982696A (en) * 1996-06-06 1999-11-09 Cirrus Logic, Inc. Memories with programmable address decoding and systems and methods using the same
TW455725B (en) 1996-11-08 2001-09-21 Seiko Epson Corp Driver of liquid crystal panel, liquid crystal device, and electronic equipment
US6081136A (en) * 1997-12-19 2000-06-27 Advanced Micro Devices, Inc. Dynamic NOR gates for NAND decode
KR100265767B1 (ko) 1998-04-20 2000-09-15 윤종용 저전력 구동회로 및 구동방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3846057B2 (ja) 1998-09-03 2006-11-15 セイコーエプソン株式会社 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000268969A (ja) 1999-03-17 2000-09-29 Tdk Corp 有機ｅｌ素子
KR100659416B1 (ko) * 1999-05-12 2006-12-18 교세라 가부시키가이샤 휴대형 전화 장치
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW521256B (en) * 2000-05-18 2003-02-21 Semiconductor Energy Lab Electronic device and method of driving the same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US7053874B2 (en) 2000-09-08 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method thereof
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4869516B2 (ja) 2001-08-10 2012-02-08 株式会社半導体エネルギー研究所 半導体装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7109961B2 (en) 2002-03-13 2006-09-19 Semiconductor Energy Laboratory Co., Ltd. Electric circuit, latch circuit, display apparatus and electronic equipment
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
KR100445433B1 (ko) 2002-03-21 2004-08-21 삼성에스디아이 주식회사 유기 전계발광 표시 장치와 그 구동 방법 및 구동 장치
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7327169B2 (en) * 2002-09-25 2008-02-05 Semiconductor Energy Laboratory Co., Ltd. Clocked inverter, NAND, NOR and shift register
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4646630B2 (ja) * 2002-12-27 2011-03-09 株式会社半導体エネルギー研究所 表示装置
JP4430010B2 (ja) * 2003-01-24 2010-03-10 株式会社半導体エネルギー研究所 発光装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4480968B2 (ja) 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
JP4393812B2 (ja) 2003-07-18 2010-01-06 株式会社半導体エネルギー研究所 表示装置及び電子機器
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7840460B2 (en) * 2004-08-11 2010-11-23 Allan Williams System and method for patent portfolio evaluation
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7091118B1 (en) * 2004-11-16 2006-08-15 Advanced Micro Devices, Inc. Replacement metal gate transistor with metal-rich silicon layer and method for making the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
WO2006098140A1 (ja) * 2005-03-16 2006-09-21 Matsushita Electric Industrial Co., Ltd. 液晶表示装置及び携帯端末装置
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR101267286B1 (ko) * 2005-07-04 2013-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그것의 구동방법
KR20070010868A (ko) 2005-07-20 2007-01-24 삼성전자주식회사 박막트랜지스터 기판의 제조방법
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
KR100666641B1 (ko) * 2005-09-15 2007-01-09 삼성에스디아이 주식회사 데이터 구동장치 및 이를 포함하는 유기전계발광표시장치
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007115807A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
EP1804229B1 (en) * 2005-12-28 2016-08-17 Semiconductor Energy Laboratory Co., Ltd. Display device and method for inspecting the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7435633B2 (en) 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
JP4930704B2 (ja) 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5250944B2 (ja) 2006-04-28 2013-07-31 凸版印刷株式会社 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5386069B2 (ja) 2006-06-02 2014-01-15 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR100748359B1 (ko) * 2006-08-08 2007-08-09 삼성에스디아이 주식회사 논리 게이트 및 이를 이용한 주사 구동부와 유기전계발광표시장치
KR100748358B1 (ko) * 2006-08-08 2007-08-09 삼성에스디아이 주식회사 논리 게이트 및 이를 이용한 주사 구동부와 유기전계발광표시장치
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5079425B2 (ja) * 2006-08-31 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5214125B2 (ja) 2006-09-11 2013-06-19 三星ディスプレイ株式會社 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126729A1 (ja) * 2007-04-06 2008-10-23 Sharp Kabushiki Kaisha 半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイス
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2008282913A (ja) 2007-05-09 2008-11-20 Nippon Shokubai Co Ltd 酸化銅系半導体薄膜の製造方法および酸化銅系半導体薄膜
US8803781B2 (en) 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR101334182B1 (ko) 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
EP2068380B1 (de) 2007-10-15 2011-08-17 Novaled AG Organisches elektrolumineszentes Bauelement
JP4378405B2 (ja) * 2007-10-26 2009-12-09 シャープ株式会社 走査信号線駆動回路および表示装置
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009188749A (ja) * 2008-02-06 2009-08-20 Sony Corp インバータ回路、シフトレジスタ回路、否定論理和回路、否定論理積回路
KR101437870B1 (ko) * 2008-02-15 2014-09-05 삼성디스플레이 주식회사 수직 배향 액정 표시 장치 및 그 제조 방법
TWI386903B (zh) * 2008-05-05 2013-02-21 Novatek Microelectronics Corp 掃描驅動器
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101670695B1 (ko) * 2008-09-19 2016-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US9715845B2 (en) * 2009-09-16 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US8830278B2 (en) * 2010-04-09 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
KR101808213B1 (ko) * 2010-04-21 2018-01-19 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
US20170309212A1 (en) 2017-10-26
US10360831B2 (en) 2019-07-23
JP7110454B2 (ja) 2022-08-01
JP2015092243A (ja) 2015-05-14
JP2021184468A (ja) 2021-12-02
US20110063262A1 (en) 2011-03-17
US10977977B2 (en) 2021-04-13
JP2018061269A (ja) 2018-04-12
JP2022172068A (ja) 2022-11-15
JP2011085918A (ja) 2011-04-28
US20200013325A1 (en) 2020-01-09
US10019924B2 (en) 2018-07-10
JP2020077846A (ja) 2020-05-21
JP2016149569A (ja) 2016-08-18
JP5972954B2 (ja) 2016-08-17
JP5649386B2 (ja) 2015-01-07
US20190043404A1 (en) 2019-02-07
US9715845B2 (en) 2017-07-25

Similar Documents

Publication Publication Date Title
JP7110454B2 (ja) 半導体装置
JP7411701B2 (ja) 半導体装置
JP6143320B2 (ja) 半導体装置
JP6113877B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180201

R150 Certificate of patent or registration of utility model

Ref document number: 6285488

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250