JP6205453B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6205453B2
JP6205453B2 JP2016082256A JP2016082256A JP6205453B2 JP 6205453 B2 JP6205453 B2 JP 6205453B2 JP 2016082256 A JP2016082256 A JP 2016082256A JP 2016082256 A JP2016082256 A JP 2016082256A JP 6205453 B2 JP6205453 B2 JP 6205453B2
Authority
JP
Japan
Prior art keywords
film
tungsten
transistor
atomic
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016082256A
Other languages
English (en)
Other versions
JP2016171327A (ja
Inventor
佑太 遠藤
佑太 遠藤
俊成 佐々木
俊成 佐々木
耕生 野田
耕生 野田
瞳 佐藤
瞳 佐藤
裕平 佐藤
裕平 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016171327A publication Critical patent/JP2016171327A/ja
Application granted granted Critical
Publication of JP6205453B2 publication Critical patent/JP6205453B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

半導体装置およびその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を意味し、半導体表示装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよう
な電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜の材料とし
てシリコン系半導体材料、酸化物半導体材料がある。
例えば、トランジスタの活性層として、非晶質シリコン、微結晶シリコン、多結晶シリコ
ンおよびＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体などが用いられている。
ところで、トランジスタのしきい値電圧（Ｖｔｈ）の制御は、トランジスタのオン、オフ
の観点で重要な意味を持つ。例えば、しきい値電圧を０Ｖに近くできればトランジスタが
オンとなる電圧を小さくすることができ、消費電力の低減に繋がる。
特許文献１は、バックゲート電極と、前記バックゲート電極に、第１のゲート絶縁膜を介
して接して設けられた半導体活性層と、前記半導体活性層に、第２のゲート絶縁膜を介し
て接して設けられたゲート電極と、を有する複数のトランジスタと、前記複数のトランジ
スタのしきい値電圧を制御するしきい値電圧制御回路と、を有し、前記バックゲート電極
には、前記しきい値電圧制御回路によって任意の電圧が印加されることで、しきい値電圧
を制御する技術が開示されている。
例えば、シリコン系半導体材料を活性層に用いたトランジスタの場合、活性層に１３族元
素または１５族元素を添加することによって、しきい値電圧を制御することができるが、
これによる結晶性の低下、不純物散乱などの影響でトランジスタ特性が低下することが知
られている。
また、非特許文献１には、Ｍｏのゲート電極をプラズマ酸化することで、表面に酸化モリ
ブデンを形成してゲート電極の仕事関数を高め、しきい値電圧をプラス側にシフトさせる
技術が開示されている。この技術は、しきい値電圧がプラス側にシフトするものの、得ら
れた酸化モリブデンは後のプラズマプロセスに対する耐性が低く、酸化モリブデン層の後
退が起こるという課題が挙げられている。
特開２００６−２３７６２４
バックゲート電極、しきい値電圧を制御するための回路、および不純物添加法を用いずに
しきい値電圧が制御されたトランジスタを作製する。該トランジスタを用いて、電気特性
が良好で、信頼性が高く、消費電力の小さい半導体装置を作製する。また、該トランジス
タに適用可能なゲート電極材料を作製する。
本発明の一態様は、酸化タングステン膜を有するゲート電極と、酸化タングステン膜と一
部が接するゲート絶縁膜と、ゲート絶縁膜を介してゲート電極と重畳する半導体膜と、半
導体膜と一部が接する一対の導電膜と、を有する半導体装置である。
酸化タングステン膜は、組成の調整することで仕事関数を制御することができる。仕事関
数の制御された酸化タングステン膜をゲート電極の一部に用いることでトランジスタのし
きい値電圧を制御できる。
酸化タングステン膜の組成は、例えば成膜時に調整することができる。
酸化タングステン膜をスパッタリング法で成膜する場合、酸化タングステンターゲット、
窒化タングステンターゲットまたはタングステンターゲットを用いる。ターゲット中の組
成を調整することで、膜の組成を制御することができる。
例えば、ターゲットの作製時にタングステン、二酸化タングステンおよび三酸化タングス
テンの混合比を変えることでターゲットの組成を調整することができ、得られる膜の組成
を調整できる。
または、ターゲットに窒化タングステンを含ませることで膜の組成を調整できる。
仕事関数を制御するために、ターゲットに、Ｍｇ、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、
Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ａｇ、Ｉｎ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ
、ＨｆおよびＴａから選ばれた一種以上の元素を含む材料を混合しても構わない。例えば
、Ｍｏの酸化物である酸化モリブデンは、仕事関数が高いことが知られる。ところが、プ
ラズマおよび薬液に対して反応性が高く、また水に可溶であることから単膜で用いること
は難しい。一方、酸化タングステンおよび酸化モリブデンの混合物はプラズマおよび薬液
に対する反応性が酸化モリブデンよりも低く、比較的安定であり、また仕事関数の制御に
も適している。そのため、プロセス上の制約が少なく好ましい。なお、本明細書において
、酸化タングステン膜と記載する場合、前述の材料を含む酸化タングステン膜に読み替え
ることができる。
前段落で羅列した材料を含む固形物をターゲット上に設置して成膜することでも、膜の組
成を調整できる。
または、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、酸素および窒素から選ばれた一種以
上を成膜ガスに用いて成膜することでも膜の組成を調整できる。酸化タングステン膜中の
酸素濃度または窒素濃度を高めることで、仕事関数を変化させることができる。そのため
、成膜ガスの流量比によって、仕事関数を制御することができる。
なお、酸化タングステン膜に窒素を添加する場合、窒素濃度は０．１原子％以上２０原子
％以下の範囲とすればよい。これは、窒素濃度が０．１原子％未満または２０原子％超過
の酸化タングステン膜では、窒素添加による仕事関数の変化量が小さくなるためである。
もちろん、酸化タングステン膜中の窒素濃度は上記に限定されるものではなく、０．１原
子％未満または２０原子％超過の窒素を含む酸化タングステン膜を用いることは可能であ
る。
また、酸化タングステン膜を窒化タングステン膜に置き換えて本発明の一態様を適用する
ことも可能である。即ち、窒化タングステン膜中の窒素濃度、酸素濃度などを制御するこ
とで仕事関数を制御しても構わない。
また、タングステンを含む金属膜をプラズマ処理または熱酸化処理によって酸化タングス
テン膜を得ることもできる。この場合、プラズマ処理の条件、熱酸化処理の条件または処
理後の熱処理などによって、仕事関数を制御することができる。
以上のように、本発明の一態様によって、バックゲート電極、しきい値電圧を制御する回
路、および不純物添加法を用いずにしきい値電圧が制御されたトランジスタを作製するこ
とができる。トランジスタのしきい値電圧を制御できることで、本発明の一態様を用いた
半導体装置の消費電力を低減することができる。
本発明の一態様は、ゲート電極の工夫によるものであり、トランジスタ作製のための工程
数を増加させない。また、不純物添加による半導体膜の膜質の低下も起こらない。そのた
め、電気特性が良好で、信頼性の高い半導体装置を生産性高く作製することができる。
消費電力が小さく、電気特性が良好かつ信頼性の高い半導体装置を生産性高く作製するこ
とができる。
本発明の一態様であるトランジスタの一例を示す上面図および断面図。 本発明の一態様であるトランジスタの一例を示す上面図および断面図。 本発明の一態様であるトランジスタの一例を示す上面図および断面図。 本発明の一態様であるトランジスタの一例を示す上面図および断面図。 本発明の一態様であるトランジスタの一例を示す上面図および断面図。 本発明の一態様であるトランジスタの一例を示す上面図および断面図。 本発明の一態様であるトランジスタを用いた液晶表示装置の一例を示す回路図。 本発明の一態様であるトランジスタを用いた半導体記憶装置の一例を示す回路図および電気特性を示す図。 本発明の一態様であるトランジスタを用いた半導体記憶装置の一例を示す回路図および電気特性を示す図。 本発明の一態様である電子機器の例を示す図。 酸化タングステン膜のＸＲＤスペクトルを示す図。 酸化タングステン膜のＸＲＤスペクトルを示す図。 酸化タングステン膜の仕事関数を示す図。 酸化タングステン膜の仕事関数を示す図。 酸化タングステン膜をゲート電極の一部に用いたＭＯＳ構造のＣ−Ｖカーブを示す図。 トランジスタのＶｇ−Ｉｄカーブを示す図。 酸化タングステン膜の仕事関数を示す図。 酸化タングステン膜の仕事関数を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す
符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターン
を同じくし、特に符号を付さない場合がある。
以下、本発明の説明を行うが、本明細書で用いる用語について簡単に説明する。まず、ト
ランジスタのソースとドレインについては、本明細書においては、一方をドレインと呼ぶ
とき他方をソースとする。すなわち、電位の高低によって、それらを区別しない。従って
、本明細書において、ソースとされている部分をドレインと読み替えることもできる。
また、電圧とは、ある電位と、基準の電位（例えばグラウンド電位）との電位差のことを
示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換え
ることが可能である。
本明細書においては、「接続する」と表現される場合であっても、現実の回路においては
、物理的な接続部分がなく、配線が延在している場合だけのこともある。例えば、絶縁ゲ
ート型電界効果トランジスタ（ＭＩＳＦＥＴ）の回路では、一本の配線が複数のＭＩＳＦ
ＥＴのゲートを兼ねている場合もある。その場合、回路図では、一本の配線からゲートに
何本もの分岐が生じるように書かれることもある。本明細書では、そのような場合でも、
「配線がゲートに接続する」という表現を用いることがある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順
を示すものではない。また、本明細書において発明を特定するための事項として固有の名
称を示すものではない。
（実施の形態１）
本発明の一形態である組成の調整された酸化タングステン膜の成膜方法について説明する
。
酸化タングステン膜をスパッタリング法で成膜する場合、酸化タングステンターゲット、
窒化タングステンターゲットまたはタングステンターゲットを用いる。ターゲット中の組
成を調整することで膜の組成を制御することができる。
例えば、ターゲットの作製時にタングステン、二酸化タングステン、三酸化タングステン
（またはそのほかの価数を持つ酸化タングステン）の混合比を変えることでターゲットの
組成を調整することができ、得られる膜の組成を調整できる。各々の材料の混合比によっ
て、様々な仕事関数を得ることができ、仕事関数を制御することができる。
または、酸化タングステンターゲットに窒化タングステンを含ませることで膜の組成を調
整できる。
仕事関数を制御するため、ターゲットに、Ｍｇ、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｎ
ｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ａｇ、Ｉｎ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、
ＨｆおよびＴａから選ばれた一種以上の元素を含む材料を混合しても構わない。例えば、
Ｍｏの酸化物である酸化モリブデンは、仕事関数が高いことが知られる。ところが、水に
可溶であることから単膜で用いることは難しい。酸化タングステンおよび酸化モリブデン
の混合物は比較的安定であり、また仕事関数の制御にも適している。酸化モリブデン膜も
、酸化タングステン膜と同様の方法で仕事関数を制御することができる。そのため、仕事
関数の制御された酸化モリブデンおよび、酸化タングステンを混合することでも仕事関数
を制御できる。なお、酸化タングステン膜を、前述の材料を含む酸化タングステン膜と置
き換えてもよい。
前段落で羅列した材料を含むチップをターゲット上に設置して成膜することでも膜の組成
を調整できる。
または、複数のカソードを用いて、共スパッタリング法により膜の組成を調整できる。
または、酸化タングステンターゲットに対し、希ガス、酸素および窒素から選ばれた一種
以上を成膜ガスに用いて成膜することでも膜の組成を調整できる。
または、窒化タングステンターゲットまたはタングステンターゲットに対し、酸素と、希
ガスおよび窒素から選ばれた一種以上と、を成膜ガスに用いて成膜することでも膜の組成
を調整できる。
または、少なくともタングステンを含む金属膜に対し、酸化処理、酸窒化処理または窒化
処理することで一部を酸化金属、酸窒化金属または窒化金属としてもよい。少なくともタ
ングステンを含む金属膜の材料は、タングステンにＭｇ、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、
Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ａｇ、Ｉｎ、Ｓｎ、Ｌａ、Ｃｅ
、Ｎｄ、ＨｆおよびＴａから選ばれた一種以上を混合して用いればよい。
酸化処理、酸窒化処理および窒化処理は、プラズマ酸化処理または熱酸化処理によって行
うことができる。例えば、酸化処理を行う場合は、酸素または酸化窒素（Ｎ２Ｏ、ＮＯ、
ＮＯ２など）などの反応ガスを用い、ＲＦ電源などで電力を供給することでプラズマを発
生させればよい。また、酸窒化処理を行う場合は、酸素または酸化窒素、および窒素など
の反応ガスを用い、ＲＦ電源などで電力を供給することでプラズマを発生させればよい。
また、窒化処理を行う場合は、窒素などの反応ガスを用い、ＲＦ電源などで電力を供給す
ることでプラズマを発生させればよい。プラズマ処理は、ＣＶＤ装置、エッチング装置、
ドーピング装置などを用いてもよい。熱酸化処理は、酸化性雰囲気で１５０℃以上基板の
歪み点未満、好ましくは２５０℃以上５５０℃以下で処理すればよい。
酸化性雰囲気とは酸化性ガスを含む雰囲気である。酸化性ガスとは、酸素、オゾンまたは
亜酸化窒素などであって、水、水素などが含まれないことが好ましい。例えば、熱処理装
置に添加する酸素、オゾン、亜酸化窒素の純度を、８Ｎ（９９．９９９９９９％）以上、
好ましくは９Ｎ（９９．９９９９９９９％）以上（即ち、不純物濃度が１ｐｐｍ以下、好
ましくは０．１ｐｐｍ未満）とする。酸化性雰囲気は、酸化性ガスを不活性ガスと混合し
て用いてもよい。その場合、酸化性ガスが少なくとも１０ｐｐｍ以上含まれるものとする
。
ここで、不活性ガスとは、窒素、希ガスなどをいう。
タングステンを含む金属膜をプラズマ処理することで酸化タングステン膜を形成する場合
、プラズマ処理後に熱処理を行うと好ましい。熱処理を行うことで、酸化タングステン膜
の組成または結晶性などが変化し、さらに仕事関数を高くすることができる。
プラズマ処理は、２５Ｗ以上１５００Ｗ以下の供給電力で行う。好ましくは３００Ｗ以上
８００Ｗ以下で行う。または、被処理膜の形成されている基板と電極間の直流電圧（ＶＤ
Ｃ）が１０Ｖ以上８００Ｖ以下、好ましくは５０Ｖ以上５００Ｖ以下、さらに好ましくは
１００Ｖ以上３００Ｖ以下とすればよい。
また、プラズマ処理に被処理膜を暴露する時間は、１０ｓｅｃ以上６００ｓｅｃ以下とす
る。好ましくは３０ｓｅｃ以上３００ｓｅｃ以下とする。プラズマ処理に被処理膜を暴露
する時間を調整することによって、被処理膜の仕事関数を制御することができる。
スパッタリング法による成膜時に、基板側にもバイアス電力を印加する、バイアススパッ
タリング法を用いても構わない。バイアススパッタリング法を用いて酸化タングステン膜
を成膜することによって、結晶性、組成などが変わり、仕事関数を制御することができる
。
本実施の形態によって、酸化タングステン膜の仕事関数を制御することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態２）
本発明の一形態であるトランジスタについて図１を用いて説明する。
図１は本発明の一態様であるトランジスタの上面図および断面図である。図１（Ａ）に示
した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図１（Ｂ）に示すＡ−Ｂ断面およ
び図１（Ｃ）に示すＣ−Ｄ断面に対応する。
ここでは、図１（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
Ａ−Ｂ断面は、基板１００と、基板１００上のゲート電極１０４と、基板１００およびゲ
ート電極１０４を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２を介してゲート電極１
０４上にある半導体膜１０６と、半導体膜１０６上にあり半導体膜１０６と一部が接する
一対の電極１１６と、ゲート絶縁膜１１２、半導体膜１０６および一対の電極１１６を覆
う層間絶縁膜１１８と、を有するトランジスタの断面である。
ここで、ゲート電極１０４は、実施の形態１に示した組成の調整された酸化タングステン
膜を含む。酸化タングステン膜は、組成によって仕事関数を制御することができる。
ゲート電極１０４は、積層構造としてもよい。例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、
Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷ、それらの窒化物、酸化物ならびに合金から
選ばれた一種以上選択して、酸化タングステン膜と積層して用いる。酸化タングステン膜
の抵抗が高い場合、ゲート電極１０４の抵抗を低減するためにシート抵抗が１０Ω／ｓｑ
以下の低抵抗膜と積層すると好ましい。ただし、酸化タングステン膜がゲート絶縁膜１１
２側になるように選択する。例えば、酸化タングステン膜、タングステン膜およびタング
ステンを含まない金属膜（Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ
、Ｔａなど）の積層構造でも構わない。または、酸化タングステン膜およびタングステン
を含まない金属膜の積層構造でも構わない。ただし、タングステンを含まない金属膜中に
不純物程度（１×１０２０ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃ
ｍ３以下）のタングステンを含んでも構わない。
なお、図１ではゲート電極１０４が半導体膜１０６よりも、上面形状において縦および横
ともに大きい形状にすることで半導体膜１０６の光による劣化、電荷の発生を抑制してい
るが、これに限定されるものではない。半導体膜１０６がゲート電極１０４からはみ出る
形状としても構わない。
基板１００に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有
している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板
などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半
導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（
Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、こ
れらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
また、基板１００として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを設
ける場合、可撓性基板上に直接的にトランジスタを作製してもよいし、他の基板にトラン
ジスタを作製した後、これを剥離し、可撓性基板に転置してもよい。なお、トランジスタ
を剥離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの間に剥離層
を設けるとよい。
半導体膜１０６は、シリコン膜、ゲルマニウム膜、シリコンゲルマニウム膜、炭化シリコ
ン膜もしくは窒化ガリウム膜、または酸化物半導体膜を用いればよい。酸化物半導体膜は
、成膜が容易で、かつレーザービーム照射処理等を行わなくても高い電界効果移動度を有
するため、半導体膜１０６に用いる材料として好ましい。
例えば、半導体膜１０６に用いる酸化物半導体膜としては、四元系金属酸化物であるＩｎ
−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の
材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚ
ｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二
元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−
Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材
料、Ｉｎ−Ｇａ−Ｏ系の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材
料などを用いてもよい。また、上記の材料に酸化シリコンを含ませてもよい。ここで、例
えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜
鉛（Ｚｎ）を有する酸化物、という意味であり、その組成比は特に問わない。また、Ｉｎ
とＧａとＺｎ以外の元素を含んでいてもよい。
また、酸化物半導体膜として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材
料を用いてもよい。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複
数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎまたは
ＧａおよびＣｏなどを用いてもよい。
ゲート絶縁膜１１２および層間絶縁膜１１８は、例えば酸化シリコン、酸化窒化シリコン
、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化イットリ
ウムまたは酸化ジルコニウムなどを用いればよく、積層または単層で設ける。例えば、熱
酸化法、ＣＶＤ法、スパッタリング法などで形成すればよい。ゲート絶縁膜１１２および
層間絶縁膜１１８は、加熱により酸素放出する膜を用いてもよい。加熱により酸素放出す
る膜を用いることで、半導体膜１０６に生じる欠陥を修復することができ、トランジスタ
の電気特性の劣化を抑制できる。
ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いもの
を示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原
子％以下、シリコンが２５原子％以上３５原子％以下、水素が０原子％以上１０原子％以
下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素
よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒
素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が
１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフ
ォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓ
ｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａ
ｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含
有比率は、その合計が１００原子％を超えない値をとる。
ゲート絶縁膜１１２および層間絶縁膜１１８は、一対の電極１１６の材料が半導体膜１０
６に拡散し、トランジスタ特性に悪影響を与えることがある場合、一対の電極１１６の材
料の拡散係数が小さい絶縁膜を用いればよい。層間絶縁膜１１８は、半導体膜１０６の保
護膜として機能する。
「加熱により酸素放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓ
ｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の
放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏ
ｍｓ／ｃｍ３以上であることをいう。
ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下
に説明する。
ＴＤＳ分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、測定
したスペクトルの積分値と標準試料の基準値との比により、気体の放出量を計算すること
ができる。標準試料の基準値は、所定の原子を含む試料の、スペクトルの積分値に対する
原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、及び
絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求める
ことができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全て
が酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在す
る可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１
７の酸素原子及び質量数１８の酸素原子を含む酸素分子についても、自然界における存在
比率が極微量であるため考慮しない。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （数１）
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試
料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、Ｎ
Ｈ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値であ
る。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関
しては、特開平６−２７５６９７公報を参照することができる。なお、上記絶縁膜の酸素
の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い
、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用
いて測定する。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子
の放出量の２倍となる。
上記構成において、加熱により酸素放出する膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ
（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、
シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当
たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値で
ある。
ゲート絶縁膜１１２または層間絶縁膜１１８から酸化物半導体膜である半導体膜１０６に
酸素が供給されることで、半導体膜１０６およびゲート絶縁膜１１２の界面準位、または
半導体膜１０６および層間絶縁膜１１８の界面準位を低減できる。この結果、トランジス
タの動作などに起因して、半導体膜１０６およびゲート絶縁膜１１２の界面、または半導
体膜１０６および層間絶縁膜１１８の界面に電荷が捕獲されることを抑制することができ
、電気特性の劣化の少ないトランジスタを得ることができる。
さらに、酸化物半導体膜の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半
導体膜の酸素欠損は、一部がドナーとなりキャリアである電子を生じる。この結果、トラ
ンジスタのしきい値電圧がマイナス方向にシフトしてしまう。ゲート絶縁膜１１２または
層間絶縁膜１１８から酸化物半導体膜である半導体膜１０６に酸素が十分に放出されるこ
とにより、しきい値電圧がマイナス方向へシフトする要因である、酸化物半導体膜の酸素
欠損を補うことができる。
即ち、ゲート絶縁膜１１２または層間絶縁膜１１８に、加熱により酸素放出する膜を設け
ることで、半導体膜１０６およびゲート絶縁膜１１２の界面準位、または半導体膜１０６
および層間絶縁膜１１８の界面準位、ならびに酸化物半導体膜である半導体膜１０６の酸
素欠損を低減し、酸化物半導体膜である半導体膜１０６、およびゲート絶縁膜１１２また
は層間絶縁膜１１８の界面における電荷捕獲の影響を小さくすることができる。
一対の電極１１６は、ゲート電極１０４に用いる金属、金属窒化物、金属酸化物または合
金などを適宜用いればよい。一対の電極１１６はトランジスタのソース電極およびドレイ
ン電極として機能する。
一対の電極１１６にＣｕを含む膜を用いると、配線の抵抗を低減でき、大型表示装置など
でも配線遅延等の発生を低減することができる。一対の電極１１６にＣｕを用いる場合、
基板１００の材質によっては密着性が悪くなるため、基板１００と密着性のよい膜との積
層構造にすることが好ましい。基板１００と密着性のよい膜として、Ｔｉ、Ｍｏ、Ｍｎ、
ＣｕまたはＡｌなどを含む膜を用いればよい。例えば、Ｃｕ−Ｍｎ−Ａｌ合金を用いても
よい。
以上のように、しきい値電圧の制御されたトランジスタを得ることができる。そのため、
消費電力が小さく、電気特性が良好かつ信頼性の高い半導体装置を生産性高く作製するこ
とができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態２に示したトランジスタとは異なる構造のトランジスタに
ついて説明する。
図２は本発明の一態様であるトランジスタの上面図および断面図である。図２（Ａ）に示
した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図２（Ｂ）に示すＡ−Ｂ断面およ
び図２（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図２（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
Ａ−Ｂ断面は、基板１００と、基板１００上のゲート電極１０４と、基板１００およびゲ
ート電極１０４を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２上の一対の電極１１６
と、一対の電極１１６上にあり一対の電極１１６と一部が接する半導体膜１０６と、ゲー
ト絶縁膜１１２、一対の電極１１６および半導体膜１０６を覆う層間絶縁膜１１８と、を
有するトランジスタの断面である。
本実施の形態においても、ゲート電極１０４は実施の形態２と同様の構成とする。実施の
形態１に示した酸化タングステン膜を有するゲート電極を用いることで、仕事関数が制御
され、トランジスタのしきい値電圧を制御することができる。ゲート電極１０４を積層構
造とする場合は、酸化タングステン膜がゲート絶縁膜１１２側になるように選択する。
図３は本発明の一態様であるトランジスタの上面図および断面図である。図３（Ａ）に示
した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図３（Ｂ）に示すＡ−Ｂ断面およ
び図３（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図３（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
Ａ−Ｂ断面は、基板１００と、基板１００上の下地絶縁膜１０２と、下地絶縁膜１０２上
の半導体膜１０６と、半導体膜１０６上にあり半導体膜１０６と一部が接する一対の電極
１１６と、半導体膜１０６および一対の電極１１６を覆うゲート絶縁膜１１２と、ゲート
絶縁膜１１２を介して半導体膜１０６上にあるゲート電極１０４と、を有するトランジス
タの断面である。
下地絶縁膜１０２は、ゲート絶縁膜１１２および層間絶縁膜１１８と同様の構成とするこ
とができる。
図４は本発明の一態様であるトランジスタの上面図および断面図である。図４（Ａ）に示
した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図４（Ｂ）に示すＡ−Ｂ断面およ
び図４（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図４（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
Ａ−Ｂ断面は、基板１００と、基板１００上の下地絶縁膜１０２と、下地絶縁膜１０２上
の一対の電極１１６と、一対の電極１１６上にあり一対の電極１１６と一部が接する半導
体膜１０６と、半導体膜１０６および一対の電極１１６を覆うゲート絶縁膜１１２と、ゲ
ート絶縁膜１１２を介して半導体膜１０６上にあるゲート電極１０４と、を有するトラン
ジスタの断面である。
なお、図２乃至図４ではゲート電極１０４が半導体膜１０６よりも、上面形状において縦
および横ともに大きい形状にすることで半導体膜１０６の光による劣化、電荷の発生を抑
制しているが、これに限定されるものではない。半導体膜１０６がゲート電極１０４から
はみ出る形状としても構わない。
図５は本発明の一態様であるトランジスタの上面図および断面図である。図５（Ａ）に示
した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図５（Ｂ）に示すＡ−Ｂ断面およ
び図５（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図５（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
Ａ−Ｂ断面は、基板１００と、基板１００上の下地絶縁膜１０２と、下地絶縁膜１０２上
の領域１２６および領域１２１を有する半導体膜と、領域１２１上のゲート絶縁膜１１２
と、ゲート絶縁膜１１２上のゲート電極１０４と、下地絶縁膜１０２、領域１２６、ゲー
ト絶縁膜１１２およびゲート電極１０４を覆う層間絶縁膜１１８と、層間絶縁膜１１８に
設けられた領域１２６を露出する開口部を介して領域１２６と接する一対の電極１１６と
、を有するトランジスタの断面である。
ここで、ゲート絶縁膜１１２およびゲート電極１０４は概略同一の上面形状としてもよい
。この形状は、ゲート電極１０４およびゲート絶縁膜１１２を同一のマスクを用いて加工
することで得られる。なお、ゲート電極１０４およびゲート絶縁膜１１２を形成後、プラ
ズマ処理または薬液処理によってゲート電極１０４の幅を細くしても構わない。
また、図５ではゲート絶縁膜１１２とゲート電極１０４は概略同一の上面形状としている
が、これに限定されるものではない。例えば、ゲート絶縁膜１１２が、領域１２１および
領域１２６を有する半導体膜を覆う形状としても構わない。
領域１２１は、ゲート絶縁膜１１２またはゲート電極１０４と概略同一の上面形状として
もよい。この形状は、ゲート絶縁膜１１２またはゲート電極１０４をマスクに領域１２６
を形成することで得られる。例えば、ゲート絶縁膜１１２またはゲート電極１０４をマス
クに、半導体膜に不純物（ホウ素、リン、水素、希ガス、窒素など）を添加し、低抵抗化
された領域を領域１２６とすることができる。なお、領域１２１は、半導体膜において領
域１２６が形成されていない領域である。
領域１２１は、トランジスタのチャネル領域としての機能を有する。また、領域１２６は
、トランジスタのソース領域およびドレイン領域としての機能を有する。
図６は本発明の一態様であるトランジスタの上面図および断面図である。図６（Ａ）に示
した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図６（Ｂ）に示すＡ−Ｂ断面およ
び図６（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図６（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
Ａ−Ｂ断面は、基板１００と、基板１００上のゲート電極１０４と、ゲート電極１０４上
のゲート絶縁膜１１２と、ゲート絶縁膜１１２を介してゲート電極１０４上にある領域１
２６および領域１２１を有する半導体膜と、該半導体膜およびゲート絶縁膜１１２を覆う
層間絶縁膜１１８と、層間絶縁膜１１８に設けられた領域１２６を露出する開口部を介し
て領域１２６と接する一対の電極１１６と、を有するトランジスタの断面である。
以上のように、しきい値電圧の制御されたトランジスタを得ることができる。そのため、
消費電力が小さく、電気特性が良好かつ信頼性の高い半導体装置を生産性高く作製するこ
とができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態２または実施の形態３に示したトランジスタを用いて作製
した液晶表示装置について説明する。なお、本実施の形態では液晶表示装置に本発明の一
形態を適用した例について説明するが、これに限定されるものではない。例えば、ＥＬ（
Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置に本発明の一形態を適用することも
、当業者であれば容易に想到しうるものである。
図７にアクティブマトリクス駆動方式の液晶表示装置の回路図を示す。液晶表示装置は、
ソース線ＳＬ＿１乃至ＳＬ＿ａ、ゲート線ＧＬ＿１乃至ＧＬ＿ｂおよび複数の画素２００
を有する。画素２００は、トランジスタ２３０と、キャパシタ２２０と、液晶素子２１０
と、を含む。こうした画素２００が複数集まって液晶表示装置の画素部を構成する。なお
、単にソース線またはゲート線を指す場合には、ソース線ＳＬまたはゲート線ＧＬと記載
する。
トランジスタ２３０は、実施の形態２または実施の形態３で示したトランジスタを用いる
。
ゲート線ＧＬはトランジスタ２３０のゲートと接続し、ソース線ＳＬはトランジスタ２３
０のソースと接続し、トランジスタ２３０のドレインは、キャパシタ２２０の一方の容量
電極および液晶素子２１０の一方の画素電極と接続する。キャパシタ２２０の他方の容量
電極および液晶素子２１０の他方の画素電極は、共通電極と接続する。なお、共通電極は
ゲート線ＧＬと同一層かつ同一材料で設けてもよい。
また、ゲート線ＧＬは、ゲート駆動回路と接続される。ゲート駆動回路は、実施の形態２
または実施の形態３に示したトランジスタを含んでもよい。該トランジスタはしきい値電
圧が制御されているため、オフ電流を小さくでき、またオンのための電圧を小さくするこ
とができる。そのため、消費電力を低減することができる。
また、ソース線ＳＬは、ソース駆動回路と接続される。ソース駆動回路は、実施の形態２
または実施の形態３に示したトランジスタを含んでもよい。該トランジスタはしきい値電
圧が制御されているため、オフ電流を小さくでき、またオンのための電圧を小さくするこ
とができる。そのため、消費電力を低減することができる。
なお、ゲート駆動回路およびソース駆動回路のいずれかまたは両方を、別途用意された基
板上に形成し、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ワイヤボンディング、またはＴ
ＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）などの方法を用いて接続しても
よい。
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好
ましい。保護回路は、非線形素子を用いて構成することが好ましい。
ゲート線ＧＬにトランジスタ２３０のしきい値電圧以上になるように電位を印加すると、
ソース線ＳＬから供給された電荷がトランジスタ２３０のドレイン電流となってキャパシ
タ２２０に電荷が蓄積される。１行分の充電後、該行にあるトランジスタ２３０はオフ状
態となり、ソース線ＳＬから電圧が掛からなくなるが、キャパシタ２２０に蓄積された電
荷によって必要な電圧を維持することができる。その後、次の行のキャパシタ２２０の充
電に移る。このようにして、１行〜ｂ行の充電を行う。
なお、トランジスタ２３０はしきい値電圧が制御されたトランジスタであるため、キャパ
シタ２２０に保持された電荷が抜けにくく、キャパシタ２２０の容量を小さくすることが
可能となるため、充電に必要な消費電力を低減することができる。
また、トランジスタ２３０にオフ電流の小さなトランジスタ（酸化物半導体膜を用いたト
ランジスタなど）を用いる場合、電圧を維持する期間を長くすることができる。この効果
によって、動きの少ない画像（静止画を含む。）では、表示の書き換え周波数を低減でき
、さらなる消費電力の低減が可能となる。また、キャパシタ２２０の容量をさらに小さく
することが可能となるため、充電に必要な消費電力を低減することができる。
以上のように、本発明の一態様によって、消費電力の小さい液晶表示装置を得ることがで
きる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、実施の形態２または実施の形態３に示したトランジスタを用いて、半
導体記憶装置を作製する例について説明する。
揮発性半導体記憶装置の代表的な例としては、記憶素子を構成するトランジスタを選択し
てキャパシタに電荷を蓄積することで、情報を記憶するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａ
ｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フリップフロップなどの回路を用いて記憶内
容を保持するＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が
ある。
不揮発性半導体記憶装置の代表例としては、トランジスタのゲート電極とチャネル形成領
域との間にフローティングゲートを有し、当該フローティングゲートに電荷を保持するこ
とで記憶を行うフラッシュメモリがある。
上述した半導体記憶装置に含まれるトランジスタの一部に実施の形態２または実施の形態
３で示したトランジスタを適用することができる。
まずは、実施の形態２または実施の形態３で示したトランジスタを適用した揮発性メモリ
について図８を用いて説明する。
メモリセルは、ビット線ＢＬと、ワード線ＷＬと、センスアンプＳＡｍｐと、トランジス
タＴｒと、キャパシタＣと、を有する（図８（Ａ）参照。）。
キャパシタに保持された電位の時間変化は、トランジスタＴｒのオフ電流によって図８（
Ｂ）に示すように徐々に低減していくことが知られている。当初Ｖ０からＶ１まで充電さ
れた電位は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。こ
の期間を保持期間Ｔ＿１とする。即ち、２値ＤＲＡＭの場合、保持期間Ｔ＿１の間にリフ
レッシュをする必要がある。
ここで、トランジスタＴｒに実施の形態２または実施の形態３で示したトランジスタを適
用すると、しきい値電圧が制御されているため、保持期間Ｔ＿１を長くすることができる
。即ち、リフレッシュ動作の頻度を低くすることが可能となるため、消費電力を低減する
ことができる。
トランジスタＴｒにオフ電流の小さなトランジスタを用いる場合、電圧を維持する期間を
さらに長くすることが可能となるため、さらに消費電力を低減することができる。例えば
、酸化物半導体膜を用いて形成されたオフ電流が１×１０−２１Ａ以下、好ましくは１×
１０−２４Ａ以下となったトランジスタでメモリセルを構成すると、電力を供給せずに数
日間〜数十年間に渡ってデータを保持することが可能となる。
以上のように、本発明の一態様によって、信頼性が高く、消費電力の小さいＤＲＡＭを得
ることができる。
次に、実施の形態２または実施の形態３で示したトランジスタを適用した不揮発性メモリ
について図９を用いて説明する。
図９（Ａ）は、不揮発性メモリの回路図である。メモリセルは、トランジスタＴｒ＿１と
、トランジスタＴｒ＿１のゲートと接続するワード線ＷＬ＿１と、トランジスタＴｒ＿１
のソースと接続するソース配線ＳＬ＿１と、トランジスタＴｒ＿２と、トランジスタＴｒ
＿２のソースと接続するソース配線ＳＬ＿２と、トランジスタＴｒ＿２のドレインと接続
するドレイン配線ＤＬ＿２と、キャパシタＣと、キャパシタＣの一端と接続する容量配線
ＣＬと、キャパシタＣの他端、トランジスタＴｒ＿１のドレインおよびトランジスタＴｒ
＿２のゲートと接続するフローティングゲートＦＧと、を有する。
なお、本実施の形態に示す不揮発性メモリは、フローティングゲートＦＧの電位に応じて
、トランジスタＴｒ＿２のしきい値が変動することを利用したものである。例えば、図９
（Ｂ）は容量配線ＣＬの電位ＶＣＬと、トランジスタＴｒ＿２を流れるドレイン電流ＩＤ
＿２との関係を説明する図である。
ここで、フローティングゲートＦＧは、トランジスタＴｒ＿１を介して、電位を調整する
ことができる。例えば、フローティングゲートＦＧの初期状態をＬＯＷとし、ソース配線
ＳＬ＿１の電位をＶＤＤとする。このとき、ワード線ＷＬ＿１の電位をトランジスタＴｒ
＿１のしきい値電圧にＶＤＤを加えた電位以上とすることで、フローティングゲートＦＧ
の電位をＨＩＧＨにすることができる。また、ワード線ＷＬ＿１の電位をトランジスタＴ
ｒ＿１のしきい値電圧以下とすることで、フローティングゲートＦＧの電位をＬＯＷにす
ることができる。
そのため、図９（Ｂ）に示すように、ＦＧ＝ＬＯＷで示したＶＣＬ−ＩＤ＿２カーブと、
ＦＧ＝ＨＩＧＨで示したＶＣＬ−ＩＤ＿２カーブのいずれかを得ることができる。即ち、
ＦＧ＝ＬＯＷでは、ＶＣＬ＝０ＶにてＩＤ＿２が小さいため、データ０となる。また、Ｆ
Ｇ＝ＨＩＧＨでは、ＶＣＬ＝０ＶにてＩＤ＿２が大きいため、データ１となる。このよう
にして、データを記憶することができる。
ここで、トランジスタＴｒ＿１に実施の形態２または実施の形態３で示したトランジスタ
を適用すると、該トランジスタはオフ電流を極めて小さくすることができるため、フロー
ティングゲートＦＧに蓄積された電荷がトランジスタＴｒ＿１を通して意図せずにリーク
することを抑制できる。そのため、長期間に渡ってデータを保持することができる。また
、本発明の一態様を用いることでトランジスタＴｒ＿１のしきい値電圧が制御されるため
、書き込みに必要な電圧を低減することが可能となり、フラッシュメモリなどと比較して
消費電力を低減することができる。
なお、トランジスタＴｒ＿２に、実施の形態２または実施の形態３で示したトランジスタ
を適用しても構わない。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、実施の形態２乃至実施の形態５のいずれかを適用した電子機器の例に
ついて説明する。
図１０（Ａ）は携帯型情報端末である。筐体３００と、ボタン３０１と、マイクロフォン
３０２と、表示部３０３と、スピーカ３０４と、カメラ３０５と、を具備し、携帯型電話
機としての機能を有する。本発明の一態様は、表示部３０３およびカメラ３０５に適用す
ることができる。また、図示しないが、本体内部にある演算装置、無線回路または記憶回
路に本発明の一態様を適用することもできる。
図１０（Ｂ）は、ディスプレイである。筐体３１０と、表示部３１１と、を具備する。本
発明の一態様は、表示部３１１に適用することができる。本発明の一態様を用いることで
、消費電力の小さいディスプレイとすることができる。
図１０（Ｃ）は、デジタルスチルカメラである。筐体３２０と、ボタン３２１と、マイク
ロフォン３２２と、表示部３２３と、を具備する。本発明の一態様は、表示部３２３に適
用することができる。また、図示しないが、記憶回路またはイメージセンサに本発明の一
態様を適用することもできる。
本発明の一態様を用いることで、電子機器の消費電力を小さくすることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
本実施例では、本発明の一形態により形成した酸化タングステン膜の結晶性、組成、仕事
関数の関係を説明する。
まずは、酸化タングステン膜の結晶性を、Ｘ線回折装置（Ｂｒｕｋｅｒ ＡＸＳ社製 Ｄ
８ ＡＤＶＡＮＣＥ）によって評価した。
サンプルは、ＷＯ３ターゲットを用い、ＤＣスパッタリング法によって成膜した。そのほ
かの成膜条件は、成膜電力を１ｋＷ、成膜圧力を０．４Ｐａ、基板温度を室温、厚さを１
００ｎｍとした。
ここで、各サンプルの成膜ガス流量を表１に示す。
Figure 0006205453
サンプル１乃至サンプル４のｏｕｔ ｏｆ ｐｌａｎｅ法によって得られたＸＲＤスペク
トルをそれぞれ図１１（Ａ）乃至図１１（Ｄ）に示す。なお、図１１には、ａｓ−ｄｅｐ
ｏ、２５０℃熱処理後、３５０℃熱処理後および４５０℃熱処理後におけるＸＲＤスペク
トルを示す。熱処理は、Ｎ２雰囲気で１時間行った。ここで、ａｓ−ｄｅｐｏは、酸化タ
ングステン膜の成膜後、特に熱処理などを行っていないものである。
図１１より、Ａｒ、またはＡｒおよびＯ２を成膜ガスに用いて成膜した酸化タングステン
膜は、３５０℃以下で非晶質であることがわかった。また、４５０℃以上で結晶化するこ
とがわかった。なお、結晶化の温度は、この範囲に限定して解釈されるものではなく、成
膜条件が少しでも変われば結晶化の温度は変化することが予測される。
次に、サンプル５乃至サンプル８のｏｕｔ ｏｆ ｐｌａｎｅ法によって得られたＸＲＤ
スペクトルをそれぞれ図１２（Ａ）乃至図１２（Ｄ）に示す。なお、図１２には、ａｓ−
ｄｅｐｏ、２５０℃熱処理後および４５０℃熱処理後におけるＸＲＤスペクトルを示す。
熱処理は、Ｎ２雰囲気で１時間行った。
図１２より、成膜ガスがＡｒおよびＮ２のサンプルまたはＡｒ、Ｏ２およびＮ２のサンプ
ルは、２５０℃以下で非晶質であることがわかった。また、４５０℃以上で結晶化するこ
とがわかった。なお、結晶化の温度は、この範囲に限定して解釈されるものではなく、成
膜条件が少しでも変われば結晶化の温度は変化する。
次に、サンプル１乃至サンプル８の仕事関数を理研計器株式会社製 大気中光電子分光装
置 ＡＣ−２にて評価した。結果を図１３に示す。図１３（Ａ）はサンプル１乃至サンプ
ル４の仕事関数を示す。また、図１３（Ｂ）はサンプル５乃至サンプル８の仕事関数を示
す。
サンプル１乃至サンプル４の比較から、成膜ガス中のＡｒに対するＯ２割合が増加すると
仕事関数が高くなった。また、サンプル５乃至サンプル８の比較から、成膜ガスがＡｒお
よびＮ２のサンプルよりもＡｒ、Ｏ２およびＮ２のサンプルの方が仕事関数は高くなり、
また、微量ではあるがＮ２の割合が増加すると仕事関数が高くなった。サンプル１乃至サ
ンプル８の比較から、成膜ガスがＡｒおよびＯ２のサンプルよりもＡｒおよびＯ２にＮ２
を混ぜたサンプルの方が、仕事関数が高くなった。
即ち、サンプル１乃至サンプル８の条件によって、仕事関数を４．９ｅＶ〜５．６ｅＶの
範囲で制御できる酸化タングステン膜が得られることがわかった。
次に、ＮＥＣ社製 ３Ｓ−Ｒ１０およびＣＥＡ社製ＲＢＳ−４００を用いてサンプル１乃
至サンプル８の組成を評価した。結果を表２に示す。
Figure 0006205453
なお、参考のために膜中のＯとＷの比率をＯ／Ｗ割合として表記する。サンプル１乃至サ
ンプル４の比較から、成膜ガス中のＡｒに対するＯ２の割合が増加すると、Ｏ／Ｗ割合が
高くなった。この傾向は仕事関数と同様であり、膜中のＯ／Ｗ割合が高いと仕事関数が高
くなった。ただし、サンプル３およびサンプル４は、成膜ガス中のＡｒに対するＯ２の割
合とＯ／Ｗ割合の相関が取れていない。これは、サンプル３およびサンプル４の間の成膜
ガス中のＡｒに対するＯ２の割合で、膜中に取り込まれるＯが飽和している可能性が示唆
される。ただし、膜中に取り込まれるＯの飽和は上記の範囲に限られるものではなく、そ
のほかの成膜条件の影響やＷとＯ以外の元素の影響で変化するものである。
また、サンプル１乃至サンプル８の比較から、成膜ガスがＡｒおよびＯ２のサンプルより
も成膜ガスがＡｒおよびＮ２のサンプルの方がＯ／Ｗ割合が低くなった。ＯがＮに置換さ
れている可能性が示唆される。一方、サンプル５乃至サンプル８の比較から、成膜ガスが
ＡｒおよびＮ２のサンプルよりも、Ａｒ、Ｏ２およびＮ２のサンプルの方がＯ／Ｗ割合が
高くなった。ただし、Ｎの割合が低くなった。サンプル５乃至サンプル８の比較でも、膜
中のＯ／Ｗ割合が高いと仕事関数が高くなった。
本実施例によって、酸化タングステン膜の組成を調整することで、仕事関数を制御できる
ことがわかる。
本実施例では、バイアススパッタリング法によって成膜した酸化タングステン膜について
説明する。バイアススパッタリング法とは、通常ターゲット側にイオンを衝突させてスパ
ッタリングすることに加え、基板側にもイオンを衝突させる技術である。
サンプルは、ＷＯ３ターゲットを用いて成膜した。そのほかの成膜条件は、成膜電力を１
ｋＷ（ＤＣ）、成膜圧力を０．４Ｐａ、基板温度を室温、厚さを１００ｎｍとした。
ここで、各サンプルのバイアス電力および成膜ガス流量を表３に示す。
Figure 0006205453
なお、サンプル９およびサンプル１１は、それぞれ実施例１で示したサンプル１およびサ
ンプル４と同一サンプルである。
図１４より、サンプル９およびサンプル１０の比較から、バイアススパッタリング法を用
いたサンプル１０の方が、仕事関数が高くなった。
ここで、サンプル１２乃至サンプル１４は、仕事関数が測定不可能であった。また、バイ
アススパッタリング法によって仕事関数が高くなる傾向であることから、装置の測定上限
である６．２ｅＶ以上の仕事関数を有する可能性が高い。
本実施例によれば、バイアススパッタリング法によって成膜した酸化タングステン膜は、
仕事関数が６．２ｅＶ以上をとる可能性が高く、実施例１で示した範囲よりもさらに広範
囲で仕事関数が制御できることがわかる。
本実施例では、プラズマ酸化処理によって形成した酸化タングステン膜について説明する
。
図１７は、プラズマ処理なしのタングステン膜、またはタングステン膜をＮ２Ｏプラズマ
処理もしくはＯ２プラズマ処理して得られた酸化タングステン膜の仕事関数を、ａｓ−ｄ
ｅｐｏ、２５０℃熱処理後または４５０℃熱処理後で評価した結果である。熱処理はＮ２
雰囲気で１時間行った。
ここで、タングステン膜は、Ｗターゲットを用いたスパッタリング法によって成膜した。
そのほかの条件は、成膜電力を６ｋＷ、成膜圧力を１．５Ｐａ、成膜ガスをＡｒ（１１０
ｓｃｃｍ）とした。
Ｎ２Ｏプラズマ処理は、ＣＶＤ装置を用い、反応ガスをＮ２Ｏ（５００ｓｃｃｍ）、供給
電力を５００Ｗ、圧力を１３３．３Ｐａ、基板温度を４００℃とし発生させたプラズマに
、１２０ｓｅｃ暴露することで行った。
Ｏ２プラズマ処理は、ＣＶＤ装置を用い、反応ガスをＯ２（５００ｓｃｃｍ）、供給電力
を５００Ｗ、圧力を１３３．３Ｐａ、基板温度を４００℃とし発生させたプラズマに、１
２０ｓｅｃ暴露することで行った。
２５０℃熱処理および４５０℃熱処理は、Ｎ２雰囲気において１時間行った。
図１７より、プラズマ処理なしのタングステン膜と比較して、タングステン膜をＮ２Ｏプ
ラズマ処理またはＯ２プラズマ処理して得られた酸化タングステン膜の仕事関数が高くな
った。また、タングステン膜をＮ２Ｏプラズマ処理またはＯ２プラズマ処理して得られた
ａｓ−ｄｅｐｏの酸化タングステン膜に対し、該酸化タングステン膜を２５０℃または４
５０℃で熱処理した方が仕事関数が高くなった。また、微小な差ではあるがタングステン
膜をＯ２プラズマ処理した酸化タングステン膜の方が、Ｎ２Ｏプラズマ処理した酸化タン
グステン膜よりも仕事関数が高くなった。
次に、図１８にタングステン膜をＯ２プラズマ処理またはＮ２Ｏプラズマ処理する際の供
給電力を３００Ｗ、５００Ｗまたは８００Ｗとして得られた酸化タングステン膜の仕事関
数を示す。
図１８より、いずれの条件でも、ａｓ−ｄｅｐｏより２５０℃または４５０℃で熱処理し
た条件の方が仕事関数が高くなった。また、いずれの条件でも、供給電力を高くするほど
仕事関数が低くなった。
本実施例より、プラズマ処理によって酸化することで形成した酸化タングステン膜は、プ
ラズマの反応ガス種、供給電力および熱処理の条件を組み合わせることで仕事関数が制御
できることがわかる。
本実施例では、ゲート電極の一部に酸化タングステン膜を用いて、ＭＯＳ（Ｍｅｔａｌ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を作製し、Ｃ−Ｖ（Ｃａｐａｃｉｔａｎ
ｃｅ−Ｖｏｌｔａｇｅ）測定を行った例を図１５に示す。
なお、ＭＯＳ構造の作製方法を以下に示す。
まず、ｎ型シリコンウェハに熱酸化膜を５０ｎｍ形成し、熱酸化膜上にゲート電極を形成
する。次に、ｎ型シリコンウェハの裏面の熱酸化膜をフッ化水素酸を用いて除去し、ｎ型
シリコンウェハの裏面に裏面電極としてＡｌ−Ｔｉ合金を形成し、その後、２５０℃、Ｎ
２雰囲気で１時間熱処理し、サンプルを作製した。
なお、ゲート電極は、メタルマスクを用いて直径が１ｍｍの円形状とした。
図１５において、実線１００１はゲート電極に厚さ１０ｎｍの酸化タングステン膜および
厚さ１４０ｎｍのタングステン膜の積層構造を用いたサンプルのＣ−Ｖカーブである。こ
こで、前述の酸化タングステン膜は、ＷＯ３ターゲットを用い、ＤＣスパッタリング法に
よって成膜した。そのほかの成膜条件は、成膜電力を０．２５ｋＷ、成膜圧力を０．４Ｐ
ａ、成膜ガスをＡｒ（３０ｓｃｃｍ）、基板温度を室温とした。
比較として、破線１００２にゲート電極として厚さ１５ｎｍの窒化タンタル膜および厚さ
１３５ｎｍのタングステン膜の積層構造を用いたサンプルのＣ−Ｖカーブを示す。
本実施例で用いた酸化タングステン膜（サンプル１６）および窒化タンタル膜（サンプル
１５）の仕事関数およびフラットバンド電圧（Ｖｆｂ）を表４に示す。
Figure 0006205453
表４より、ＭＯＳ構造のＣ−Ｖ測定から得られたＶｆｂとゲート電極の仕事関数は対応が
取れることがわかる。
本実施例では、ゲート電極の一部に酸化タングステン膜を用いて、トランジスタを作製し
た例を図３および図１６を用いて説明する。
トランジスタは、図３に示す構造であり、下地絶縁膜１０２はスパッタリング法で成膜し
た厚さ３００ｎｍの酸化シリコン膜を、半導体膜１０６はＩｎ−Ｇａ−Ｚｎ−Ｏターゲッ
ト（ｍｏｌ数比、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２）を用い、スパッタリン
グ法で厚さ２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を、一対の電極１１６はスパッタリング法
で成膜した厚さ５０ｎｍのタングステン膜を、ゲート絶縁膜１１２はＣＶＤ法で成膜した
厚さ１５ｎｍの酸窒化シリコン膜を、用い、トランジスタを作製した。図示しないが該ト
ランジスタを、ＣＶＤ法で成膜した厚さ３００ｎｍの酸窒化シリコン膜で覆う構造として
いる。
ここで、ゲート電極に実施例３で示した厚さ１０ｎｍの酸化タングステン膜および厚さ１
４０ｎｍのタングステン膜の積層構造を用いた場合（サンプル１８）と、ゲート電極に厚
さ１５ｎｍの窒化タンタル膜および厚さ１３５ｎｍのタングステン膜の積層構造を用いた
場合（サンプル１７）の、ゲート電圧−ドレイン電流（Ｖｇ−Ｉｄ）測定を行った。なお
、トランジスタのチャネル幅は１０μｍ、チャネル長は３μｍである。結果を図１６に示
す。
図１６（Ａ）はサンプル１８のＶｇ−Ｉｄカーブである。また、図１６（Ｂ）はサンプル
１７のＶｇ−Ｉｄカーブである。
サンプル１７およびサンプル１８のゲート電極に用いた膜の仕事関数と、Ｖｇ−Ｉｄ測定
より得られたしきい値電圧を表５に示す。
Figure 0006205453
表５より、トランジスタＶｇ−Ｉｄ測定から得られたしきい値電圧と仕事関数とは対応が
取れることがわかった。
即ち、酸化タングステン膜の仕事関数を制御することによって、トランジスタのしきい値
電圧を制御できることがわかる。
１００ 基板
１０２ 下地絶縁膜
１０４ ゲート電極
１０６ 半導体膜
１１２ ゲート絶縁膜
１１６ 電極
１１８ 層間絶縁膜
１２１ 領域
１２６ 領域
２００ 画素
２１０ 液晶素子
２２０ キャパシタ
２３０ トランジスタ
３００ 筐体
３０１ ボタン
３０２ マイクロフォン
３０３ 表示部
３０４ スピーカ
３０５ カメラ
３１０ 筐体
３１１ 表示部
３２０ 筐体
３２１ ボタン
３２２ マイクロフォン
３２３ 表示部
１００１ 実線
１００２ 破線

Claims (5)

  1. タングステン膜と、
    前記タングステン膜上の酸化タングステン膜と、
    前記酸化タングステン膜上のゲート絶縁膜と、
    前記ゲート絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜上のソース電極及びドレイン電極と、
    前記ソース電極上及び前記ドレイン電極上の絶縁膜と、を有し、
    前記絶縁膜は、前記酸化物半導体膜と接する領域を有し、
    前記タングステン膜は、前記酸化物半導体膜と重なる領域を有し、
    前記酸化タングステン膜は、前記酸化物半導体膜と重なる領域を有し、
    前記酸化物半導体膜は、インジウムと、亜鉛と、ガリウムと、を有し、
    前記酸化タングステン膜は、２０．４原子％以上２３原子％以下のタングステンと、６１．８原子％以上７８．４原子％以下の酸素と、０原子％以上１５原子％以下の窒素と、０．８原子％以上１．８原子％以下のアルゴンとを有することを特徴とする半導体装置。
  2. タングステン膜と、
    前記タングステン膜上の酸化タングステン膜と、
    前記酸化タングステン膜上のゲート絶縁膜と、
    前記ゲート絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜上のソース電極及びドレイン電極と、
    前記ソース電極上及び前記ドレイン電極上の絶縁膜と、を有し、
    前記絶縁膜は、前記酸化物半導体膜と接する領域を有し、
    前記タングステン膜は、前記酸化物半導体膜と重なる領域を有し、
    前記酸化タングステン膜は、前記酸化物半導体膜と重なる領域を有し、
    前記酸化物半導体膜は、インジウムと、亜鉛と、ガリウムと、を有し、
    前記酸化タングステン膜は、２０．４原子％以上２３原子％以下のタングステンと、７５．２原子％以上７８．４原子％以下の酸素と、１．２原子％以上１．８原子％以下のアルゴンとを有することを特徴とする半導体装置。
  3. タングステン膜と、
    前記タングステン膜上の酸化タングステン膜と、
    前記酸化タングステン膜上のゲート絶縁膜と、
    前記ゲート絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜上のソース電極及びドレイン電極と、
    前記ソース電極上及び前記ドレイン電極上の絶縁膜と、を有し、
    前記絶縁膜は、前記酸化物半導体膜と接する領域を有し、
    前記タングステン膜は、前記酸化物半導体膜と重なる領域を有し、
    前記酸化タングステン膜は、前記酸化物半導体膜と重なる領域を有し、
    前記酸化物半導体膜は、インジウムと、亜鉛と、ガリウムと、を有し、
    前記酸化タングステン膜は、２０．６原子％以上２２．４原子％以下のタングステンと、６１．８原子％以上７３．６原子％以下の酸素と、１５原子％以下（０原子％を除く）の窒素と、０．８原子％以上１．５原子％以下のアルゴンとを有することを特徴とする半導体装置。
  4. タングステン膜と、
    前記タングステン膜上の酸化タングステン膜と、
    前記酸化タングステン膜上のゲート絶縁膜と、
    前記ゲート絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜上のソース電極及びドレイン電極と、
    前記ソース電極上及び前記ドレイン電極上の絶縁膜と、を有し、
    前記絶縁膜は、前記酸化物半導体膜と接する領域を有し、
    前記タングステン膜は、前記酸化物半導体膜と重なる領域を有し、
    前記酸化タングステン膜は、前記酸化物半導体膜と重なる領域を有し、
    前記酸化物半導体膜は、インジウムと、亜鉛と、ガリウムと、を有し、
    前記酸化タングステン膜の仕事関数は、４．９ｅＶ以上５．６ｅＶ以下であることを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記ゲート絶縁膜は、ＴＤＳ分析にて、酸素原子に換算した酸素の放出量が１．０×１０ １８ ａｔｏｍｓ／ｃｍ ３ 以上であることを特徴とする半導体装置。
JP2016082256A 2010-12-17 2016-04-15 半導体装置 Expired - Fee Related JP6205453B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010282166 2010-12-17
JP2010282166 2010-12-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011274836A Division JP5922923B2 (ja) 2010-12-17 2011-12-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2016171327A JP2016171327A (ja) 2016-09-23
JP6205453B2 true JP6205453B2 (ja) 2017-09-27

Family

ID=46233199

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011274836A Active JP5922923B2 (ja) 2010-12-17 2011-12-15 半導体装置
JP2016082256A Expired - Fee Related JP6205453B2 (ja) 2010-12-17 2016-04-15 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011274836A Active JP5922923B2 (ja) 2010-12-17 2011-12-15 半導体装置

Country Status (4)

Country Link
US (2) US9202822B2 (ja)
JP (2) JP5922923B2 (ja)
KR (1) KR102047133B1 (ja)
TW (2) TWI587378B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024719B2 (en) 2019-03-18 2021-06-01 Toshiba Memory Corporation Semiconductor device and production method thereof

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197121A (ja) * 2012-03-15 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
JP6306832B2 (ja) * 2012-07-06 2018-04-04 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
KR101484089B1 (ko) * 2013-07-16 2015-01-19 코닝정밀소재 주식회사 초박형 유기발광소자 제조방법
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
US20160005871A1 (en) * 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2016139560A1 (en) 2015-03-03 2016-09-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device including the oxide semiconductor film, and display device including the semiconductor device
US10516110B2 (en) * 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US10867864B2 (en) * 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11081396B2 (en) * 2019-09-12 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
JP2022015019A (ja) * 2020-07-08 2022-01-21 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の製造方法
JP7162647B2 (ja) * 2020-09-15 2022-10-28 Ｊｘ金属株式会社 Ｃｕ－Ｗ－Ｏスパッタリングターゲット及び酸化物薄膜

Family Cites Families (177)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59214262A (ja) 1983-05-20 1984-12-04 Hitachi Ltd 絶縁ゲ−ト電界効果トランジスタおよびその製造方法
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03132022A (ja) * 1989-10-18 1991-06-05 Hitachi Ltd 半導体装置の製造方法およびその装置
JPH04304677A (ja) 1991-04-01 1992-10-28 Ricoh Co Ltd アモルファスシリコン薄膜半導体装置とその製法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3106014B2 (ja) 1992-09-14 2000-11-06 松下電工株式会社 電子線源を備える光源
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3294041B2 (ja) * 1994-02-21 2002-06-17 株式会社東芝 半導体装置
JP2901493B2 (ja) * 1994-06-27 1999-06-07 日本電気株式会社 半導体記憶装置及びその製造方法
JPH08153804A (ja) * 1994-09-28 1996-06-11 Sony Corp ゲート電極の形成方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2006237624A (ja) 1998-06-12 2006-09-07 Semiconductor Energy Lab Co Ltd 半導体装置及びインバータ回路
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW434704B (en) * 1999-06-11 2001-05-16 Univ Nat Yunlin Sci & Tech Device of amorphous WO3 ion sensitive field effect transistor (ISFET) and method for making the same
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3538084B2 (ja) * 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6791144B1 (en) * 2000-06-27 2004-09-14 International Business Machines Corporation Thin film transistor and multilayer film structure and manufacturing method of same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR100382955B1 (ko) * 2000-10-10 2003-05-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6927435B2 (en) * 2001-01-16 2005-08-09 Renesas Technology Corp. Semiconductor device and its production process
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
TW564550B (en) * 2001-06-05 2003-12-01 Hitachi Ltd Semiconductor device
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6894355B1 (en) * 2002-01-11 2005-05-17 Advanced Micro Devices, Inc. Semiconductor device with silicide source/drain and high-K dielectric
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7045406B2 (en) * 2002-12-03 2006-05-16 Asm International, N.V. Method of forming an electrode with adjusted work function
JP4566578B2 (ja) 2003-02-24 2010-10-20 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7192859B2 (en) * 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
KR100830749B1 (ko) * 2004-02-19 2008-05-20 도쿄엘렉트론가부시키가이샤 기판 처리 장치에 있어서의 처리실의 클리닝 방법, 기억매체, 플라즈마 처리 장치, 기판 처리 방법 및 클리닝의종점 검출 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2381476B1 (en) * 2004-11-11 2017-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for the manufacture of a semiconductor device
KR100586020B1 (ko) * 2004-11-19 2006-06-01 삼성전자주식회사 반도체 장치의 게이트 형성 방법
WO2006064859A1 (en) * 2004-12-14 2006-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
TWI467702B (zh) * 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4607645B2 (ja) * 2005-04-04 2011-01-05 株式会社東芝 半導体装置及びその製造方法
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4993938B2 (ja) 2005-04-28 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7410839B2 (en) * 2005-04-28 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
JP2006352082A (ja) * 2005-05-19 2006-12-28 Renesas Technology Corp 半導体記憶装置及びその製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US8217572B2 (en) * 2005-10-18 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device with prism layer
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US20080011426A1 (en) * 2006-01-30 2008-01-17 Applied Materials, Inc. Plasma reactor with inductively coupled source power applicator and a high temperature heated workpiece support
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US7696562B2 (en) * 2006-04-28 2010-04-13 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
US20080076216A1 (en) * 2006-09-25 2008-03-27 Sangwoo Pae Method to fabricate high-k/metal gate transistors using a double capping layer process
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5309454B2 (ja) * 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5194427B2 (ja) * 2006-10-27 2013-05-08 株式会社ブリヂストン 光触媒酸化タングステン薄膜
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
CN101536188B (zh) * 2006-11-30 2010-09-29 富士通株式会社 电阻存储元件及其制造方法、非易失性半导体存储装置
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8581260B2 (en) * 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8105458B2 (en) * 2007-03-23 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
US7728948B2 (en) * 2007-04-26 2010-06-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
CN101681885B (zh) * 2007-06-25 2013-09-25 株式会社半导体能源研究所 半导体器件
DE102007040726A1 (de) * 2007-08-29 2009-03-05 Robert Bosch Gmbh Gassensor
JP2009094413A (ja) * 2007-10-11 2009-04-30 Sumitomo Chemical Co Ltd 薄膜能動素子、有機発光装置、表示装置、電子デバイスおよび薄膜能動素子の製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR100932935B1 (ko) * 2008-03-18 2009-12-21 삼성모바일디스플레이주식회사 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR100946809B1 (ko) * 2008-05-02 2010-03-12 주식회사 엔씰텍 박막트랜지스터 및 그의 제조방법
JP2009277791A (ja) * 2008-05-13 2009-11-26 Fuji Electric Holdings Co Ltd 有機ｅｌ素子
TWI450399B (zh) 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
US20100062592A1 (en) * 2008-09-09 2010-03-11 Tokyo Electron Limited Method for forming gate spacers for semiconductor devices
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102413263B1 (ko) * 2008-09-19 2022-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009174056A (ja) 2009-03-19 2009-08-06 Canon Anelva Corp 窒化金属膜作製装置、窒化金属膜作製方法及び窒化金属膜
TWI511288B (zh) 2009-03-27 2015-12-01 Semiconductor Energy Lab 半導體裝置
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011010544A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101638978B1 (ko) * 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5642447B2 (ja) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
WO2011048929A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101800854B1 (ko) * 2009-11-20 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
JP5727204B2 (ja) * 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8598586B2 (en) * 2009-12-21 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
JP2011159908A (ja) 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101583516B1 (ko) * 2010-02-25 2016-01-11 삼성전자주식회사 전극 구조체를 구비하는 캐패시터, 이의 제조 방법 및 전극 구조체를 포함하는 반도체 장치
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8513720B2 (en) * 2010-07-14 2013-08-20 Sharp Laboratories Of America, Inc. Metal oxide semiconductor thin film transistors
JP5975635B2 (ja) * 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
TWI541904B (zh) * 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9496138B2 (en) * 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024719B2 (en) 2019-03-18 2021-06-01 Toshiba Memory Corporation Semiconductor device and production method thereof

Also Published As

Publication number Publication date
KR102047133B1 (ko) 2019-11-20
US20120153275A1 (en) 2012-06-21
TWI587378B (zh) 2017-06-11
KR20120068738A (ko) 2012-06-27
TWI557781B (zh) 2016-11-11
US20160064505A1 (en) 2016-03-03
US9812544B2 (en) 2017-11-07
JP5922923B2 (ja) 2016-05-24
JP2012142569A (ja) 2012-07-26
TW201246312A (en) 2012-11-16
TW201643948A (zh) 2016-12-16
US9202822B2 (en) 2015-12-01
JP2016171327A (ja) 2016-09-23

Similar Documents

Publication Publication Date Title
JP6205453B2 (ja) 半導体装置
US11217702B2 (en) Oxide material and semiconductor device
JP6104420B2 (ja) 半導体装置
JP6310042B2 (ja) 液晶表示装置
JP6110593B2 (ja) 半導体装置
JP2012199526A (ja) 半導体装置
JP6013676B2 (ja) 半導体装置及び半導体装置の作製方法
JP5829477B2 (ja) 半導体装置
JP6268248B2 (ja) トランジスタの作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170904

R150 Certificate of patent or registration of utility model

Ref document number: 6205453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees