TW201643948A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201643948A
TW201643948A TW105127488A TW105127488A TW201643948A TW 201643948 A TW201643948 A TW 201643948A TW 105127488 A TW105127488 A TW 105127488A TW 105127488 A TW105127488 A TW 105127488A TW 201643948 A TW201643948 A TW 201643948A
Authority
TW
Taiwan
Prior art keywords
film
transistor
semiconductor
insulating film
gate electrode
Prior art date
Application number
TW105127488A
Other languages
English (en)
Other versions
TWI587378B (zh
Inventor
遠藤佑太
佐佐木俊成
野田耕生
佐藤瞳
佐藤裕平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201643948A publication Critical patent/TW201643948A/zh
Application granted granted Critical
Publication of TWI587378B publication Critical patent/TWI587378B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

為了要製造出其中無需使用背面閘極電極、臨限電壓之控制電路、及雜質引入法而可控制臨限電壓的電晶體，且為了要使用該電晶體而製造出具有有利電性特徵、高可靠度、及低功率消耗的半導體裝置，係使用包含氧化鎢膜的閘極電極，而該氧化鎢膜的組成被加以控制。該組成或其類似者係藉由該氧化鎢膜的膜形成方法所調整，而功函數可藉以控制。藉由使用其中功函數被控制之氧化鎢膜做為閘極電極的一部分，可控制電晶體的臨限電壓。使用其中臨限電壓被控制之電晶體，可製造出具有有利電性特徵、高可靠度、及低功率消耗的半導體裝置。

Description

半導體裝置及其製造方法
本發明有關半導體裝置及該半導體裝置的製造方法。
在此說明書中，半導體裝置意指可藉由使用半導體特徵而作用的任何裝置；半導體顯示裝置，半導體電極，電子裝置均係包含於該半導體裝置的種類之中。
其中電晶體係使用半導體薄膜而形成，且該半導體薄膜係形成於具有絕緣表面的基板上之技術已引起注意。該等電晶體被應用至寬廣範圍的電子裝置，例如，積體電路(IC)或影像顯示裝置(顯示裝置)。做為可應用至該等電晶體之半導體薄膜的材料，具有矽為主之半導體材料和氧化物半導體材料。
例如，非晶矽、微晶矽、多晶矽、In-Ga-Zn-O為主氧化物半導體、及其類似物係使用做為電晶體主動層。
就電晶體之開/關特徵而言，控制該電晶體的臨限電壓(V th)係重要的。例如，當電晶體中之臨限電壓係接近於0V(0伏特)時，則其中使該電晶體導通的電壓可變低，而 導致低的功率消耗。
專利文獻1揭示：半導體裝置，包含複數個電晶體，各自電晶體包括：背面閘極電極；半導體主動層，係設置與該背面閘極電極接觸，而第一閘極絕緣膜介於其間；以及閘極電極，係設置與該半導體主動層接觸，而第二閘極絕緣膜介於其間；臨限電壓控制電路，其控制該複數個電晶體的臨限電壓；以及其中臨限電壓係藉由臨限電壓控制電路而施加任意電壓至背面閘極電極以予以控制之技術。
例如，在使用矽為主之半導體材料以供主動層用的情況中，臨限電壓可藉由引入III族元素或V族元素至主動層內而被控制；然而，已知的是，III族元素或V族元素的引入會降低晶性且會造成雜質散射及其類似情況，而導致電晶體特徵的降級。
非專利文獻1揭示其中氧化鉬係藉由Mo閘極電極的電漿氧化而形成於表面上以增加該閘極電極的功函數，使得臨限電壓偏移至正側之技術。雖然此技術可偏移臨限電壓至正側，但具有氧化鉬對稍後電漿處理之低抗力及氧化鉬層之凹陷的問題。
[參考文件] [專利文獻]
[專利文獻1]日本公開專利申請案第2006-237624號
[非專利文獻]
[非專利文獻1]Eri Fukumoto等人之“用於AM-OLED之電路積集的高遷移率氧化物半導體TFT”，IDW’10，第 631至634頁
本發明之目的在於製造其中臨限電壓係無需使用背面閘極電極，臨限電壓控制電路，及雜質引入法而予以控制之電晶體。且，本發明之目的在於使用該電晶體而製造出具有有利電性特徵、高可靠度、及低功率消耗之半導體裝置。此外，本發明之目的在於形成可應用至該電晶體的閘極電極材料。
本發明之實施例係半導體裝置，其包含：閘極電極，其包含氧化鎢膜；閘極絕緣膜，其一部分係與該氧化鎢膜接觸；半導體膜，其係與該閘極電極重疊，而閘極絕緣膜介於其間；以及一對導電膜，其一部分係與該半導體膜接觸。
氧化鎢膜的功函數可藉由該氧化鎢膜之組成的調整所控制。藉由使用其中功函數被控制之氧化鎢膜做為閘極電極的一部分，則可控制電晶體的臨限電壓。
例如，氧化鎢膜的組成可在膜形成時予以調整。
在其中氧化鎢膜係使用濺鍍法而形成的情況中，係使用氧化鎢靶極、氮化鎢靶極、或鎢靶極。藉由調整靶極的組成，則可控制膜的組成。
例如，靶極的組成可在該靶極的製造中藉由改變鎢、二氧化鎢、及三氧化鎢的混合比例所調整，而可藉以調整所獲得之膜的組成。
該膜的組成亦可藉由混合氮化鎢於該靶極中所調整。
為了要控制功函數，可將包含選自Mg、Al、Ti、V、Cr、Mn、Co、Ni、Cu、Zn、Ga、Y、Zr、Nb、Mo、Ag、In、Sn、La、Ce、Nd、Hf、及Ta之一或更多種元素的材料混合於靶極之中。例如，其係Mo之氧化物的氧化鉬係已知為具有高的功函數。然而，氧化鉬會與電漿及化學溶液高度地反應，且會溶解於水中；因此，不容易使用氧化鉬成為單一的膜。對照地，氧化鎢和氧化鉬的混合物具有與電漿及化學溶液之較佳的反應性、係相對地穩定、且係適合功函數之控制。因此，由於在處理上之較少的限制，所以氧化鎢和氧化鉬的混合物係較佳的。
該膜的組成亦可藉由設定包含上一段落中所列表之任何該等材料的固態體於靶極上所調整。
選擇性地，膜之組成可藉由膜形成所調整，其中所選自稀有氣體(He、Ne、Ar、Kr、或Xe)、氧、或氮之一或更多種氣體係使用做為膜形成氣體。在氧化鎢膜中之氧或氮的濃度之增加可改變功函數。因此，功函數可透過膜形成氣體之流速比而予以控制。
在引入氮至氧化鎢膜之內的情況中，氮之濃度係較佳地高於或等於0.1原子百分比(at%)且低於或等於20原子百分比(at%)。此係因為在其中氮之濃度係低於0.1原子百分比或高於20原子百分比的情況中，由於氮之引入所造成之氧化鎢膜的功函數之變化量會變小的緣故。明顯地，在氧化鎢膜中之氮的濃度並未受限於上述範圍，且包含低 於0.1原子百分比或高於20原子百分比之氮的濃度之氧化鎢膜可予以使用。
進一步地，在本發明之實施例中，氧化鎢膜可由氮化鎢膜所置換。也就是說，功函數可藉由控制氮化鎢膜中之氮的濃度、氧的濃度、或其類似濃度而加以控制。
選擇性地，氧化鎢膜亦可藉由在包含鎢之金屬膜上的電漿處理或熱氧化處理所獲得。在此情況中，功函數可根據電漿處理之情形、熱氧化處理之情形、在該處理之後的熱處理、或其類似情形而予以控制。
在上述方式中，透過本發明之實施例，可製造出其中臨限電壓係無需使用背面閘極電極、臨限電壓控制電路、及雜質引入法而予以控制之電晶體。電晶體之臨限電壓的控制使其中使用本發明實施例之半導體裝置的功率消耗能降低。
本發明之實施例係藉由設計閘極電極而作成，且並不增加電晶體之製造步驟的數目。此外，並不會造成由於雜質引入所導致之半導體膜品質的降級。因此，可以以高生產率而製造出具有有利之電性特徵及高可靠度的半導體裝置。
具有有利電性特徵，高可靠度，及低功率消耗的半導體裝置可被高生產率地製造出。
100‧‧‧基板
102‧‧‧基底絕緣膜
104‧‧‧閘極電極
106‧‧‧半導體膜
112‧‧‧閘極絕緣膜
116‧‧‧一對電極
118‧‧‧層間絕緣膜
121，126‧‧‧區域
200‧‧‧像素
210‧‧‧液晶元件
220‧‧‧電容器
230‧‧‧電晶體
300，310，320‧‧‧外殼
301，321‧‧‧按鈕
302，322‧‧‧微音器
303，311，323‧‧‧顯示部
304‧‧‧揚聲器
305‧‧‧相機
1001‧‧‧實線
1002‧‧‧點線
在附圖中： 第1A圖係依據本發明實施例的電晶體之實例的頂視圖，且第1B及1C圖係其橫剖面視圖；第2A圖係依據本發明實施例的電晶體之實例的頂視圖，且第2B及2C圖係其橫剖面視圖；第3A圖係依據本發明實施例的電晶體之實例的頂視圖，且第3B及3C圖係其橫剖面視圖；第4A圖係依據本發明實施例的電晶體之實例的頂視圖，且第4B及4C圖係其橫剖面視圖；第5A圖係依據本發明實施例的電晶體之實例的頂視圖，且第5B及5C圖係其橫剖面視圖；第6A圖係依據本發明實施例的電晶體之實例的頂視圖，且第6B及6C圖係其橫剖面視圖；第7圖係電路圖，顯示包含依據本發明實施例的電晶體之液晶顯示裝置的實例；第8A圖係電路圖，顯示包含依據本發明實施例的電晶體之半導體記憶體裝置的實例，且第8B圖顯示其電性特徵；第9A圖係電路圖，顯示包含依據本發明實施例的電晶體之半導體記憶體裝置的實例，且第9B圖顯示其電性特徵；第10A至10C圖各自顯示依據本發明實施例之電子裝置的實例；第11A至11D圖顯示氧化鎢膜的XRD光譜；第12A至12D圖顯示氧化鎢膜的XRD光譜； 第13A及13B圖顯示氧化鎢膜的功函數；第14圖顯示氧化鎢膜的功函數；第15圖顯示使用氧化鎢膜做為閘極電極的一部分之MOS結構的C-V曲線；第16A及16B圖各自顯示電晶體的Vg-Id曲線；第17圖顯示氧化鎢膜的功函數；以及第18圖顯示氧化鎢膜的功函數。
在下文中，將參照附圖而詳細敘述本發明之實施例。然而，本發明並未受限於以下的說明，且熟習於本項技藝之該等人士將易於瞭解的是，模式和細節可以以各式各樣的方式來加以修正。因此，本發明不應被解讀成為受限於下文之該等實施例的說明。在參照圖式而敘述本發明之結構中，係共同地使用相同的參考符號以供不同圖式中的相同部分之用。注意的是，相同的影線圖案係施加至相似的部件，且在一些情況中，相似的部件並未藉由參考符號而特別地指示。
在敘述本發明之前，將簡單地解說此說明書中所使用之用語。首先，當在此說明書中之電晶體的源極及汲極之其中一者係稱為汲極時，則另一者將稱為源極。也就是說，其係根據電位位準而不予以區分。因此，在此說明書中稱為源極之部分可被選擇性地稱為汲極。
注意的是，在許多情況中，電壓意指某一電位與參考 電位(例如，接地電位)之間的電位差。因而，可將電壓、電位、及電位差稱為電位、電壓、及電壓差。
即使當在此說明書中所寫的係“將被連接”時，亦具有其中在實際電路中並未作成實體連接且僅係延伸佈線之情況。例如，在包含絕緣閘極場效應電晶體(MISFET)之電路的情況中，在某些情況中，一佈線將作用成為複數個MISFET之閘極。在該情況中，可將其中分支成為閘極之一佈線描繪於電路圖之中。甚至在此情況中，可在此說明書中使用“佈線係連接至閘極”之表達。
注意的是，諸如“第一”及“第二”之順序數係針對便利性而使用，且並非指示步驟的順序或層之堆疊順序。此外，在此說明書中之該等順序數並不表示其中指明本發明的特殊名稱。
(實施例1)
將敘述本發明實施例之其中組成被調整之氧化鎢膜的形成方法。
在藉由濺鍍法而形成氧化鎢膜的情況中，係使用氧化鎢靶極、氮化鎢靶極、或鎢靶極。藉由調整靶極的組成，則可控制膜的組成。
例如，靶極的組成可在該靶極的製造中藉由改變鎢、二氧化鎢、及三氧化鎢(或具有另一原子價之氧化鎢)的混合比例所調整，而可藉以調整將被獲得之膜的組成。材料之混合比例的變化可產生各式各樣的功函數；在此方式 中，可控制功函數。
該膜的組成亦可藉由混合氮化鎢於氧化鎢靶極中所調整。
為了要控制功函數，可將包含選自Mg、Al、Ti、V、Cr、Mn、Co、Ni、Cu、Zn、Ga、Y、Zr、Nb、Mo、Ag、In、Sn、La、Ce、Nd、Hf、及Ta之一或更多種元素的材料混合於靶極之中。例如，其係Mo之氧化物的氧化鉬係已知為具有高的功函數。然而，氧化鉬係可溶解於水中，且因而，難以使用做為單一的膜。氧化鎢和氧化鉬的混合物係相對地穩定、且適合功函數之控制。氧化鉬膜的功函數可以以與氧化鎢膜的功函數相似的方式而予以控制。因此，功函數亦可藉由混合具有受控制之功函數的氧化鉬和氧化鎢所控制。
膜的組成亦可藉由具有芯片之膜形成所調整，而該芯片包含上一段落中所列表之任何該等材料且被設定於靶極上。
膜的組成亦可藉由使用複數個陰極之共濺鍍法所調整。
膜的組成亦可藉由膜形成所調整，其中所選自稀有氣體、氧、或氮以供氧化鎢靶極之用的一或更多種氣體係使用做為膜形成氣體。
膜的組成亦可藉由膜形成所調整，其中所選自氧、稀有氣體、或氮以供氮化鎢靶極或鎢靶極之用的一或更多種氣體係使用做為膜形成氣體。
選擇性地，可執行氧化處理、氮氧化處理、或氮化處理於至少包含鎢的金屬膜上，以部分地形成金屬氧化物、金屬氮氧化物、或金屬氮化物。至少包含鎢的金屬膜可藉由混合選自Mg、Al、Ti、V、Cr、Mn、Co、Ni、Cu、Zn、Ga、Y、Zr、Nb、Mo、Ag、In、Sn、La、Ce、Nd、Hf、及Ta之一或更多種元素至鎢內，而予以使用。
氧化處理可係電漿氧化處理或熱氧化處理。例如，電漿可使用諸如氧或氧化氮(例如，N2O、NO、或NO2)之反應氣體，而藉由具有RF功率源或其類似物之電力的供應所產生。該電漿處理可透過CVD設備，蝕刻設備，摻雜設備，或其類似設備而實行。熱氧化處理可在高於或等於150℃且低於應變點，較佳地，在高於或等於250℃且低於或等於550℃之溫度，被執行於氧化氛圍中。
氧化氛圍係包含氧化氣體之氛圍。該氧化氣體係氧、臭氧、氧化氮、或其類似物，且較佳地，該氧化氣體不包含水，氫，及其類似物。例如，所引入至熱處理設備之內的氧、臭氧、氧化氮之純度係8N(99.999999%)或更高，較佳地，係9N(99.9999999%)或更高(亦即，雜質濃度係1ppm或更低，較佳地，係低於0.1ppm)。做為氧化氛圍，可使用混合有惰性氣體之氧化氣體。在該情況中，該混合物包含至少大於或等於10ppm之濃度的氧化氣體。
在此，惰性氣體表示氮、稀有氣體、或其類似物。
在藉由執行電漿處理於包含鎢的金屬膜上而形成氧化鎢膜的情況中，較佳地，熱處理係在該電漿處理之後執 行。熱處理可改變氧化鎢膜的組成或晶體度，且亦可增加功函數。
在電漿處理中，係供應大於或等於25W且小於或等於1500W的電力。較佳地，係供應大於或等於300W且小於或等於800W的電力。選擇性地，可將電極與其中形成處理膜於上之基板間的直流電壓(VDC)設定為高於或等於10V且低於或等於800V，較佳地，設定為高於或等於50V且低於或等於500V，並更佳地，設定為高於或等於100V且低於或等於300V。
其中使該處理膜暴露至電漿處理的時間係大於或等於10秒且小於或等於600秒，較佳地，係大於或等於30秒且小於或等於300秒。該處理膜的功函數可藉由調整其中使該處理膜暴露至電漿處理的時間，而予以控制。
在藉由濺鍍法的膜形成中，可使用其中亦施加偏壓電力至基板側之偏壓濺鍍法。藉由使用偏壓濺鍍法以供氧化鎢膜的形成之用，將改變晶體度、組成、或其類似物者；從而，可控制功函數。
透過此實施例，可控制氧化鎢膜的功函數。
此實施例可與其他實施例之任一者適當地結合而實施。
(實施例2)
將參照第1A至1C圖而敘述本發明實施例之電晶體。
第1A至1C圖係本發明實施例之電晶體的頂視圖及橫剖面視圖。在第1B圖中之橫剖面A-B及在第1C圖中之橫剖面C-D分別對應至第1A圖中之交變的長短點虛線A-B及C-D。
在此，將詳細敘述第1B圖中之橫剖面A-B。
橫剖面A-B係電晶體的橫剖面，而該電晶體包含：基板100；閘極電極104，在該基板100上；閘極絕緣膜112，其覆蓋基板100及閘極電極104；半導體膜106，定位於閘極電極104之上，而閘極絕緣膜112介於其間；一對電極116，具有與半導體膜106接觸的部分，且係在該半導體膜106之上；以及層間絕緣膜118，其覆蓋閘極絕緣膜112、半導體膜106、及該對電極116。
在此，閘極電極104包含氧化鎢膜，其中組成被調整，且其係描述於實施例1之中。該氧化鎢膜的功函數可藉由該組成所控制。
閘極電極104可具有堆疊層之結構。例如：選自Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、Ta、或W之金屬；該金屬之氮化物；該金屬之氧化物；或該金屬之合金的一或更多個材料係與氧化鎢膜堆疊在一起。在其中氧化鎢之電阻係高的情況中，為了要降低閘極電極104的電阻，較佳地，該氧化鎢膜應與具有10Ω/sq或更低之片電阻的低電阻膜堆疊在一起。注意的是，該氧化鎢膜係配置成為座落於閘極絕緣膜112側。
注意的是，在第1A至1C圖中，為了要防止光造成 半導體膜106的劣化或半導體膜106中之電荷產生，當從上方觀察時，閘極電極104係在長度及寬度中比半導體膜106更大；然而，本發明並未受限於此結構。該半導體膜106的邊緣可延伸越過該閘極電極104的邊緣。
在基板100上並無特殊之限制，只要其具有足以至少耐受稍後所執行之熱處理的熱阻即可。例如，可使用玻璃基板、陶質物基板、石英基板、或藍寶石基板做為基板100。進一步選擇性地，可使用由矽、碳化矽、或其類似物所製成之單晶半導體基板或多晶半導體基板，由矽鍺或其類似物所製成之化合物半導體基板，SOI(矽在絕緣體上)基板，或其類似基板。仍進一步選擇性地，可使用以半導體元素所設置之該等基板的任一者做為基板100。
撓性基板可被選擇性地使用做為基板100。在其中電晶體係設置於撓性基板上的情況中，可將電晶體直接形成於撓性基板上，或可將電晶體形成於不同的基板上且然後自該基板分離並轉移至撓性基板。為了要將電晶體自該基板分離並將其轉移至撓性基板，較佳地，將分離層設置於該不同的基板與該電晶體之間。
半導體膜106可使用矽膜，鍺膜，矽鍺膜，碳化矽膜，氮化鍺膜，或氧化物半導體膜而形成。氧化物半導體膜可易於被形成，且即使無雷射光束照射處理或其類似處理，亦可具有高的場效應遷移率；因此，做為該半導體膜106，氧化物半導體膜係較佳的。
例如，針對氧化物半導體膜之半導體膜106，可使用 諸如In-Sn-Ga-Zn-O為主之材料的四成分金屬氧化物；諸如In-Ga-Zn-O為主之材料，In-Sn-Zn-O為主之材料，In-Al-Zn-O為主之材料，Sn-Ga-Zn-O為主之材料，Al-Ga-Zn-O為主之材料，或Sn-Al-Zn-O為主之材料的三成分金屬氧化物；諸如In-Zn-O為主之材料，Sn-Zn-O為主之材料，Al-Zn-O為主之材料，Zn-Mg-O為主之材料，Sn-Mg-O為主之材料，In-Mg-O為主之材料，或In-Ga-O為主之材料的二成分金屬氧化物；In-O為主之材料；Sn-O為主之材料；Zn-O為主之材料；或其類似物。此外，任何上述之材料可包含氧化矽。在此，例如，In-Ga-Zn-O為主之材料意指包含銦(In)、鎵(Ga)、及鋅(Zn)之氧化物，且在組成比例上並無特殊的限制。進一步地，In-Ga-Zn-O為主之氧化物半導體可包含除了In、Ga、及Zn之外的元素。
進一步地，可將藉由InMO3(ZnO)m(m>0)所表示之材料使用於氧化物半導體膜。在此，M表示選自Ga、Al、Mn、及Co之一或更多個金屬元素。例如，M可係Ga、Ga及Al、Ga及Mn、Ga及Co、或其類似物。
閘極絕緣膜112和層間絕緣膜118可使用例如，氧化矽、氮氧化矽、氧化氧化矽、氮化矽、氧化鋁、氧化鉿、氧化釔、或氧化鋯，而形成為具有堆疊層結構或單層結構。例如，閘極絕緣膜112和層間絕緣膜118可使用熱氧化法、CVD法、濺鍍法、或其類似方法而形成。做為閘極絕緣膜112和層間絕緣膜118，可使用其中氧係藉由加熱而被釋放出的膜。透過使用其中氧係藉由加熱而被釋放 出之該絕緣膜以供閘極絕緣膜112和層間絕緣膜118之用，可修護半導體膜106中所產生之缺陷且可阻止電晶體的電性特徵免於降級。
在此說明書中，氮氧化矽意指包含氧比氮更多的物質，且例如，氮氧化矽分別包含濃度大於或等於50原子百分比且小於或等於70原子百分比、大於或等於0.5原子百分比且小於或等於15原子百分比、大於或等於25原子百分比且小於或等於35原子百分比、以及大於或等於0原子百分比且小於或等於10原子百分比之範圍的氧、氮、矽、及氫。進一步地，氧化氮化矽意指包含氮比氧更多的物質，且例如，氧化氮化矽分別包含濃度大於或等於5原子百分比且小於或等於30原子百分比、大於或等於20原子百分比且小於或等於55原子百分比、大於或等於25原子百分比且小於或等於35原子百分比、以及大於或等於10原子百分比且小於或等於25原子百分比之範圍的氧、氮、矽、及氫。注意的是，氧、氮、矽、及氫之比例係在其中使用拉塞褔(Rutherford)反向散射光譜儀(RBS)或氫順向散射光譜儀(HFS)而執行測量的情況中落在上述範圍之內。此外，該等構成元素的總百分比並不超過100原子百分比。
在其中該對電極116之材料擴散至半導體膜106內而不利地影響電晶體特徵的情況中，可使用其中該對電極116之材料的擴散係數會變低之絕緣膜為閘極絕緣膜112及層間絕緣膜118。該層間絕緣膜118作用為該半導體膜 106的保護膜。
“藉由加熱而釋放出氧”意指的是，在以氧原子為基礎的熱解吸光譜學(TDS)中，所釋放出之氧的數量係大於或等於1.0×1018原子/立方公分，較佳地，係大於或等於3.0×1020原子/立方公分。
在此，將敘述使用TDS分析而以氧原子為基礎之所釋放出的氧數量之測量方法。
在TDS分析中之所釋放出的氣體數量係成比例於光譜的積分值。因此，所釋放出的氣體數量可藉由所測量出之光譜的積分值與標準取樣的參考值之間的比例所計算。該標準取樣的參考值表示取樣中所包含之預定原子的密度對光譜的積分值之比例。
例如，自絕緣膜所釋放出之氧分子的數目(NO2)可依據方程式1，而使用包含預定密度的氫之矽晶圓(其係標準取樣)的TDS分析結果及絕緣膜的TDS分析結果以計算。在此，藉由TDS分析所獲得之具有32的質量數之所有光譜係假定為產生自氧分子。CH3OH可被給定為具有32的質量數之另一氣體，但在其係不可能存在的假定之下，並不予以考慮。進一步地，包含氧原子的同位素之具有17或18的質量數之氧原子的氧分子亦不予以考慮，因為在自然界中之該分子的比例係極少的。
NO2=NH2/SH2/SO2/a (方程式1)
NH2係藉由將標準取樣所釋放出之氫的數目轉換成為密度所獲得的值。SH2係藉由TDS所分析的標準取樣之光譜的積分值。在此，標準取樣的參考值係設定為NH2/SH2。SO2係當絕緣膜係藉由TDS所分析時之光譜的積分值。a係影響TDS分析中之光譜強度的係數。針對方程式1之細節，可參考日本公開專利申請案第H6-275697號。注意的是，自上述絕緣膜所釋放出之氧的數量係使用包含1×1016原子/立方公分之氫原子的矽晶圓做為標準取樣，而透過ESCO Ltd.,EMD-WA1000S/W所生產之熱解吸光譜設備所測量。
進一步地，在TDS分析中，一部分的氧係偵測成為氧原子。氧分子與氧原子之間的比例可藉由氧分子的離子化速率所計算。注意的是，因為上述a包含氧分子的離子化速率，所以所釋放出之氧的數目亦可透過所釋放出之氧分子數目的評估而予以估算。
注意的是，NO2係所釋放出之氧分子的數目。以氧原子為基礎之所釋放出之氧的數量係所釋放出之氧分子數目的兩倍。
在上述結構中，其中氧係藉由加熱而被釋放出之膜可係氧過多之氧化矽(SiOX(X>2))。在氧過多之氧化矽(SiOX(X>2))中，每一單位體積之氧原子數目係大於每一單位體積之矽原子數目的兩倍。每一單位體積之矽原子的數目和氧原子的數目係藉由拉塞褔反向散射光譜儀所測量。
當氧係自閘極絕緣膜112或層間絕緣膜118而供應至氧化物半導體膜之半導體膜106時，則可降低半導體膜106與閘極絕緣膜112之間的介面狀態密度，或半導體膜106與層間絕緣膜118之間的介面狀態密度。因而，可抑制由於電晶體或其類似者的操作所造成之半導體膜106與閘極絕緣膜112間的介面，及半導體膜106與層間絕緣膜118間的介面處之電荷的俘獲。因此，可提供具有較少電性特徵劣化的電晶體。
進一步地，在某些情況中，電荷可由於氧化物半導體膜之中的氧空位而產生。通常，在氧化物半導體膜中之氧空位的一部分用作要產生電子，亦即，載子之施體。因而，電晶體的臨限電壓會以負方向而偏移。自閘極絕緣膜112或層間絕緣膜118至半導體膜106，亦即，氧化物半導體膜之氧的充分釋放可補償氧化物半導體膜中的氧空位，而該氧空位係臨限電壓之負偏移的原因。
換言之，藉由提供其中氧係藉由加熱而被釋放出的膜做為閘極絕緣膜112或層間絕緣膜118，可降低半導體膜106與閘極絕緣膜112之間的介面狀態密度、半導體膜106與層間絕緣膜118之間的介面狀態密度、及氧化物半導體膜之半導體膜106中的氧空位，而可藉以降低閘極絕緣膜112的介面處或層間絕緣膜118的介面處之氧化物半導體膜，亦即，半導體膜106中之電荷俘獲的影響。
針對該對電極116，可適當地使用其中可使用於閘極電極104之任何金屬、金屬氮化物、金屬氧化物、或金屬 合金。該對電極116作用成為電晶體的源極及汲極電極。
當使用包含Cu的膜以供該對電極116之用時，則可降低佈線電阻，且即使在大尺寸的顯示裝置或其類似物中，亦可防止佈線延遲或其類似情況。在使用Cu以供該對電極116之用的情況中，黏著力係根據基板100之材料；在該情況中，使用堆疊層結構而該堆疊層結構利用對於基板100具有有利黏著性質的膜，則係較佳的。做為對於基板100具有有利黏著性質的膜，可使用包含Ti、Mo、Mn、Cu、或Al之膜。例如，可使用Cu-Mn-Al合金。
以上述之方式，可提供其中可控制臨限電壓之電晶體。因此，可高生產率地製造出具有有利電性特徵、高可靠度、及低功率消耗的半導體裝置。
此實施例可與其他實施例之任一者適當地結合而實施。
(實施例3)
在此實施例中，將敘述與實施例2中所述之電晶體結構不同之結構的電晶體。
第2A至2C圖係本發明實施例之電晶體的頂視圖及橫剖面視圖。在第2B圖中之橫剖面A-B及在第2C圖中之橫剖面C-D分別對應至第2A圖中之交變的長短點虛線A-B及C-D。
將詳細敘述第2B圖中之橫剖面A-B於下文。
橫剖面A-B係電晶體的橫剖面，而該電晶體包含：基板100；閘極電極104，在該基板100上；閘極絕緣膜112，其覆蓋基板100及閘極電極104；一對電極116，在閘極絕緣膜112上；半導體膜106，具有與該對電極116接觸的部分，且係在該對電極116之上；以及層間絕緣膜118，其覆蓋閘極絕緣膜112、該對電極、及該半導體膜106。
在此實施例中的閘極電極104具有與實施例2中之閘極電極104的結構相似之結構。藉由使用實施例1中所述之包含氧化鎢膜的閘極電極，可控制功函數；從而，可控制電晶體的臨限電壓。在其中閘極電極104具有堆疊層之結構的情況中，該氧化鎢膜係配置成為座落於閘極絕緣膜112側。
第3A至3C圖係本發明實施例之電晶體的頂視圖及橫剖面視圖。在第3B圖中之橫剖面A-B及在第3C圖中之橫剖面C-D分別對應至第3A圖中之交變的長短點虛線A-B及C-D。
將詳細敘述第3B圖中之橫剖面A-B於下文。
橫剖面A-B係電晶體的橫剖面，而該電晶體包含：基板100；基底絕緣膜102，在該基板100上；半導體膜106，在基底絕緣膜102上；一對電極116，具有與半導體膜106接觸的部分，且係在該半導體膜106之上；閘極絕緣膜112，其覆蓋半導體膜106及該對電極116；以及閘極電極104，係定位於半導體膜106之上，而閘極絕緣 膜112介於其間。
基底絕緣膜102可具有與閘極絕緣膜112及層間絕緣膜118之該等結構相似的結構。
第4A至4C圖係本發明實施例之電晶體的頂視圖及橫剖面視圖。在第4B圖中之橫剖面A-B及在第4C圖中之橫剖面C-D分別對應至第4A圖中之交變的長短點虛線A-B及C-D。
將詳細敘述第4B圖中之橫剖面A-B於下文。
橫剖面A-B係電晶體的橫剖面，而該電晶體包含：基板100；基底絕緣膜102，在該基板100上；一對電極116，在基底絕緣膜102上；半導體膜106，具有與該對電極116接觸的部分，且係在該對電極116之上；閘極絕緣膜112，其覆蓋半導體膜106及該對電極116；以及閘極電極104，係定位於半導體膜106之上，而閘極絕緣膜112介於其間。
注意的是，在第2A至2C圖、第3A至3C圖、及第4A至4C圖中，為了要防止光造成半導體膜106的劣化或半導體膜106中之電荷產生，當從上方觀察時，閘極電極104係在長度及寬度中比半導體膜106更大；然而，本發明並未受限於此結構。該半導體膜106的邊緣可延伸越過該閘極電極104的邊緣。
第5A至5C圖係本發明實施例之電晶體的頂視圖及橫剖面視圖。在第5B圖中之橫剖面A-B及在第5C圖中之橫剖面C-D分別對應至第5A圖中之交變的長短點虛線 A-B及C-D。
將詳細敘述第5B圖中之橫剖面A-B於下文。
橫剖面A-B係電晶體的橫剖面，而該電晶體包含：基板100；基底絕緣膜102，在該基板100上；半導體膜，包含區域126及區域121，在基底絕緣膜102上；閘極絕緣膜112，在區域121上；閘極電極104，在閘極絕緣膜112上；層間絕緣膜118，其覆蓋基底絕緣膜102、區域126、閘極絕緣膜112、及閘極電極104；以及一對電極116，其係在開口處與區域126接觸，而該開口係設置於層間絕緣膜118中且暴露出區域126。
在此，閘極絕緣膜112及閘極電極104可使用相同的遮罩，而被形成為當從上方觀察時，具有實質相同的形狀。注意的是，在閘極電極104及閘極絕緣膜112的形成之後，閘極電極104的寬度可藉由電漿處理或化學處理而予以縮減。
雖然在第5A至5C圖中，當從上方觀察時，閘極絕緣膜112及閘極電極104具有實質相同的形狀，但本發明並未受限於此結構。例如，亦可使用其中閘極絕緣膜112覆蓋包含區域121及區域126之半導體膜的結構。
區域121可在區域126的形成中使用閘極絕緣膜112或閘極電極104做為遮罩而被形成為當從上方觀察時，具有與閘極絕緣膜112或閘極電極104實質相同的形狀。例如，雜質(諸如硼，磷，氫，稀有氣體，或氮)係使用閘極絕緣膜112或閘極電極104做為遮罩而被引入至半導體膜 之內，其中電阻已降低之區域可稱為區域126。注意的是，區域121係半導體膜中之除了區域126之外的區域。
區域121作用成為電晶體的通道區。進一步地，區域126作用成為電晶體的源極區或汲極區。
第6A至6C圖係本發明實施例之電晶體的頂視圖及橫剖面視圖。在第6B圖中之橫剖面A-B及在第6C圖中之橫剖面C-D分別對應至第6A圖中之交變的長短點虛線A-B及C-D。
將詳細敘述第6B圖中之橫剖面A-B於下文。
橫剖面A-B係電晶體的橫剖面，而該電晶體包含：基板100；閘極電極104，在該基板100上；閘極絕緣膜112，在閘極電極104之上；半導體膜，包含區域126及區域121，在閘極電極104之上，而閘極絕緣膜112介於其間；層間絕緣膜118，其覆蓋半導體膜及閘極絕緣膜112；以及一對電極116，其係在開口處與區域126接觸，而該開口係設置於層間絕緣膜118中且暴露出區域126。
以上述之方式，可提供其中可控制臨限電壓之電晶體。因此，可高生產率地製造出具有有利電性特徵、高可靠度、及低功率消耗的半導體裝置。
此實施例可與其他實施例之任一者適當地結合而實施。
(實施例4)
在此實施例中，將敘述使用實施例2或3中所描述之電晶體而製造出的液晶顯示裝置。注意的是，將敘述其中應用本發明之實施例至液晶顯示裝置的實例於此實施例中；然而，本發明並未受限於此實施例。例如，熟習於本項技藝之該等人士可易於構想出應用本發明之實施例至電發光(EL)顯示裝置的想法。
第7圖係主動矩陣液晶顯示裝置的電路圖。該液晶顯示裝置包含源極線SL_1至SL_a，閘極線GL_1至GL-b，以及複數個像素200。該等像素200各自包含電晶體230，電容器220，及液晶元件210。複數個具有該結構之像素200形成液晶顯示裝置的像素部。注意的是，“源極線SL”及“閘極線GL”單純地分別意指源極線及閘極線。
在實施例2或3中所描述之電晶體係使用做為電晶體230。
閘極線GL係連接至電晶體230的閘極，源極線SL係連接至電晶體230的源極，以及電晶體230的汲極係連接至電容器220之一電容器電極及液晶元件210之一像素電極。電容器220的另一電容器電極及液晶元件210的另一像素電極係連接至共同電極。注意的是，共同電極可使用與閘極線GL相同的材料而形成於與閘極線GL相同的層之中。
進一步地，閘極線GL係連接至閘極驅動器電路。該閘極驅動器電路可包含實施例2或3中所敘述之電晶體。因為控制電晶體的臨限電壓，所以可使電晶體的截止狀態 電流變小，且可使電晶體的導通電壓變低。因而，可降低功率消耗。
源極線SL係連接至源極驅動器電路。該源極驅動器電路可包含實施例2或3中所敘述之電晶體。因為控制電晶體的臨限電壓，所以可使電晶體的截止狀態電流變小，且可使電晶體的導通電壓變低。因而，可降低功率消耗。
注意的是，閘極驅動器電路及源極驅動器電路之任一者或二者可形成於分離製備的基板上，且可使用諸如晶片在玻璃上(COG)、打線、或卷帶自動接合(TAB)之方法而予以連接。
因為電晶體易於由於靜電或其類似者而損壞，所以較佳地設置保護電路。該保護電路係較佳地使用非線性元件而形成。
當施加高於電晶體230之臨限電壓的電位至閘極線GL時，由源極線SL所供應之電荷流動成為電晶體230的汲極電流，且累積於電容器220中。在針對一列的充電之後，於該列中之電晶體230關閉且來自源極線SL的電壓施加停止；然而，必要的電壓可由於電容器220中所累積之電荷而保持。然後，下一列中之電容器220的充電起動。以此方式，可針對第一列至第b列實行充電。
因為電晶體230係其中可控制臨限電壓之電晶體，所以在電容器220中所保持的電荷不可能會損失，且因此，電容器220的容量可降低；從而，用於充電所消耗之功率可降低。
在使用具有小的截止狀態電流之電晶體(諸如包含氧化物半導體膜之電晶體)做為電晶體230的情況中，可使其中可保持電壓之週期變長。藉由此功效，可在顯示具有少許移動之影像(包含靜止影像)的情況中，降低顯示重寫入頻率；從而，功率消耗之進一步的降低係可能的。此外，電容器220的容量可進一步降低；因而，用於充電所消耗之功率可降低。
以上述之方式，依據本發明的實施例，可提供其中消耗低的功率之液晶顯示裝置。
此實施例可與其他實施例之任一者適當地結合而實施。
(實施例5)
在此實施例中，將敘述使用實施例2或3中所描述之電晶體而製造出半導體裝置的實例。
做為揮發性半導體記憶體裝置之典型實例，具有動態隨機存取記憶體(DRAM)及靜態隨機存取記憶體(SRAM)，動態隨機存取記憶體(DRAM)係以此方式而儲存資料，亦即，選擇記憶體元件之中所包含的電晶體且累積電荷於電容器中之方式，以及靜態隨機存取記憶體(SRAM)係使用諸如正反器之電路而儲存資料。
做為非揮發性半導體記憶體裝置之典型實例，具有快閃記憶體，其包含浮動閘極於電晶體中的閘極電極與通道形成區之間，且藉由保持電荷於浮動閘極之中而儲存資 料。
在實施例2或3中所敘述之電晶體可應用至上述半導體記憶體裝置中所包含之電晶體的一部分。
首先，將參照第8A及8B圖來敘述其中應用實施例2或3中所敘述之電晶體的揮發性記憶體。
記憶體胞格包含位元線BL，字線WL，感測放大器SAmp，電晶體Tr，及電容器C(請參閱第8A圖)。
已知的是，在電容器中所保持的電位係由於電晶體Tr之截止狀態電流，而如第8B圖中所示地隨著時間逐漸減少。自V0至V1所充電之電位係隨著時間而減少至VA，亦即，用以讀出資料1的界限。此週期稱為保持週期T_1。在二位準之DRAM的情況中，需在保持週期T_1之內執行再新。
因為可控制實施例2或3中所敘述之電晶體的臨限電壓，所以若在此使用實施例2或3中所敘述之電晶體做為電晶體Tr時，可使保持週期T_1變長。也就是說，再新操作的頻率可降低。從而，功率消耗可降低。
在使用具有小的截止狀態電流之電晶體做為電晶體Tr的情況中，可使其中保持電壓之週期進一步地變長，以致可進一步降低功率消耗。例如，在其中記憶體胞格係使用包含氧化物半導體膜的電晶體而形成，且該電晶體具有1×10-21A或更小，較佳地，1×10-24A或更小之截止狀態電流的情況中，可無需供應電力而保持資料數日至數十年。
如上述，當使用本發明之實施例時，可提供具有高的可靠度及低的功率消耗之DRAM。
接著，將參照第9A及9B圖來敘述其中應用實施例2或3中所敘述之電晶體的非揮發性記憶體。
第9A圖係非揮發性記憶體的電路圖。記憶體胞格包含電晶體Tr_1；字線WL_1，係連接至電晶體Tr_1的閘極；源極佈線SL_1，係連接至電晶體Tr_1的源極；電晶體Tr_2；源極佈線SL_2，係連接至電晶體Tr_2的源極；汲極佈線DL_2，係連接至電晶體Tr_2的汲極；電容器C；電容器佈線CL，係連接至電容器C的一端子；以及浮動閘極FG，係連接至電容器C的另一端子、電晶體Tr_1的汲極、及電容器Tr_2的閘極。
在此實施例中所敘述之非揮發性記憶體使用依據浮動閘極FG的電位之電晶體Tr_2臨限的變化。例如，第9B圖顯示電容器佈線CL的電位V CL與流過電晶體Tr_2的汲極電流I D_2之間的關係。
在此，浮動閘極FG的電位可透過電晶體Tr_1而予以調整。例如，浮動閘極FG之電位的最初狀態係設定成LOW(低)，且源極佈線SL_1之電位係設定成VDD。此時，藉由設定字線WL_1之電位成為高於或等於電晶體Tr_1之臨限電壓及VDD的總和之電位，則可將浮動閘極FG之電位設定成HIGH(高)。另一方面，在其中字線WL_1之電位係設定成為等於或低於電晶體Tr_1的臨限電壓之電位的情況中，則浮動閘極FG之電位保持於 LOW(低)。
因此，如第9B圖中所示地，可獲得用於FG=LOW之V CL-I D_2曲線或用於FG=HIGH之V CL-I D_2曲線。也就是說，當FG=LOW時，則I D_2會在0V之V CL處變小；因而，可儲存資料0。進一步地，當FG=HIGH時，則I D_2會在0V之V CL處變大；因而，可儲存資料1。以此方式，可將資料儲存。
因為可使實施例2或3中所敘述之電晶體的截止狀態電流變成極小，所以若在此使用實施例2或3中所敘述之電晶體做為電晶體Tr_1，則可抑制透過電晶體Tr_1而在浮動閘極FG中所累積之電荷的非故意之漏洩。因此，可長週期地保持資料。藉由使用本發明之實施例，可控制電晶體Tr_1的臨限電壓，而使寫入所必要的電壓能降低。因此，當與快閃記憶體或其類似物相較時，可使功率消耗變小。
注意的是，在實施例2或3中所敘述之電晶體亦可應用至電晶體Tr_2。
此實施例可與其他實施例之任一者適當地結合而實施。
(實施例6)
在此實施例中，將敘述其中應用實施例2至5之任一者的電子裝置之實例。
第10A圖描繪攜帶式資訊終端機。該攜帶式資訊終端 機包含外殼300、按鈕301、微音器302、顯示部303、揚聲器304、及相機305，且具有成為行動電話之功能。本發明之實施例可應用至顯示部303及相機305。雖然並未被描繪出，但本發明之實施例亦可應用至主體內部之算術單元、無線電路、或記憶體電路。
第10B圖描繪顯示器。該顯示器包含外殼310及顯示部311。本發明之實施例可應用至顯示部311。當使用本發明之實施例時，可提供具有低功率消耗的顯示器。
第10C圖描繪數位靜像相機。該數位靜像相機包含外殼320，按鈕321、微音器322、及顯示部323。本發明之實施例可應用至顯示部323。雖然並未被描繪出，但本發明之實施例亦可應用至記憶體電路或影像感測器。
當使用本發明之實施例時，可降低電子裝置的功率消耗。
此實施例可與其他實施例之任一者適當地結合而實施。
[實例1]
在此實例中，將敘述使用本發明實施例所形成之氧化鎢膜的晶體度、組成、及功函數之間的關係。
首先，氧化鎢膜的晶體度係以X射線繞射計(由Bruker AXS,D8 ADVANCE)而評估。
取樣係藉由使用WO3靶極之DC濺鍍法所形成。其他條件係使得膜形成電力係1kW，膜形成壓力係0.4Pa，基 板溫度係室溫，以及厚度係100奈米(nm)。
在此，該等取樣之膜形成氣體的流速係顯示於第1表中。
第11A至11D圖分別顯示藉由平面外方法所獲得之取樣1至4的XRD光譜。注意的是，第11A至11D圖各自地顯示剛沈積的取樣、在250℃之熱處理後的取樣、在350℃之熱處理後的取樣、及在450℃之熱處理後的取樣之XRD光譜。該熱處理係在N2氛圍中執行1小時。在此，剛沈積的取樣係其中在沈積氧化鎢膜之後並未特別地接受熱處理或其類似處理的取樣。
從第11A至11D圖所發現到的是，使用Ar之膜形成氣體或Ar及O2之膜形成氣體所沈積的氧化鎢膜係在350℃或更低時成為非晶，且在450℃或更高時晶體化。注意的是，晶體化溫度不應被解讀成受限於此範圍，且甚至應被預期為隨著膜形成情形之些微改變而變化。
其次，第12A至12D圖分別顯示藉由平面外方法所獲得之取樣5至8的XRD光譜。注意的是，第12A至12D圖各自地顯示剛沈積的取樣、在250℃之熱處理後的取樣及在450℃之熱處理後的取樣之XRD光譜。該熱處理係在N2氛圍中執行1小時。
從第12A至12D圖所發現到的是，使用Ar及N2之膜形成氣體或Ar、O2、及N2之膜形成氣體所形成的該等取樣係在250℃或更低時成為非晶，且在450℃或更高時晶體化。注意的是，晶體化溫度不應被解讀成受限於此範圍，且甚至應隨著膜形成情形之些微改變而變化。
接著，取樣1至8的功函數係透過Riken Keiki Co.,Ltd.所製造之使用於空氣中的光電子光譜儀AC-2而予以評估。結果係顯示於第13A及13B圖中。第13A圖顯示取樣1至4的功函數。第13B圖顯示取樣5至8的功函數。
從取樣1至4的比較可觀察到的是，功函數係依據膜形成氣體中之O2對Ar比例的增加而增加。進一步地，從取樣5到8的比較可觀察到的是，使用Ar、O2、及N2之膜形成氣體所形成之取樣的功函數係比使用Ar及N2之膜形成氣體所形成之取樣的該等功函數更高，且除此之外，功函數會由於N2之比例的增加而稍微地增加。從取樣1到8的比較可觀察到的是，使用其中混合N2於內之Ar及O2的膜形成氣體所形成之取樣的功函數會比使用Ar及O2之膜形成氣體所形成之取樣的該等功函數更高。
因而，所發現到的是，其中可將功函數控制於4.9eV至5.6eV之範圍內的氧化鎢膜可在取樣1至8的情形下獲得。
接著，將透過NEC公司所製造之3S-R10及CEA所製造之RBS-400而評估取樣1至8的組成。結果係顯示於第2表中。
在膜中之O對W的比例(稱為O/W比)係表列以供參考之用。從取樣1到4的比較可觀察到的是，O/W比係依據膜形成氣體中之O2對Ar比例的增加而增加。此傾向係與功函數之傾向相似，且當膜中之O/W比增加時，功函數會增加。注意的是，在實例3及實例4中的膜形成氣體中之O2對Ar比例與O/W比之間並無關聯。此示意其中所納入至膜中之O係在取樣3與取樣4之間的膜形成氣體中之O2對Ar比例處飽和之可能性。注意的是，所納入至膜中之O的飽和無需一定要發生於上述範圍中，且可根據 其他的膜形成情形之影響或除了W及O之外的元素之影響而發生。
從取樣1至8的比較可觀察到的是，使用Ar及N2的膜形成氣體所形成之取樣的O/W比係比使用Ar及O2的膜形成氣體所形成之取樣的該等O/W比更低。此示意其中N係取代O之可能性。進一步地，從取樣5到8的比較可觀察到的是，雖然在使用Ar、O2、及N2之膜形成氣體所形成之取樣中的組成物中之N的百分比係比在使用Ar及N2之膜形成氣體所形成之該等取樣中的組成物中之N之百分比更低，但使用Ar、O2、及N2之膜形成氣體所形成之取樣的O/W比會比使用Ar及N2的膜形成氣體所形成之取樣的該等O/W比更高。而且，在取樣5至8之中，當在膜中的O/W比增加時，功函數會增加。
此實例顯示出其中功函數可藉由調整氧化鎢膜的組成而予以控制。
[實例2]
在此實例中，將敘述使用偏壓濺鍍法所形成之氧化鎢膜。該偏壓濺鍍法係其中除了與普通濺鍍法中一樣之離子與靶極側的碰撞之外，離子亦與基板側碰撞的方法。
取樣係使用WO3靶極而形成。其他情況係使得膜形成電力係1kW(DC)，膜形成壓力係0.4Pa，基板溫度係室溫，以及厚度係100奈米(nm)。
在此，取樣之偏壓電力及膜形成氣體的流速係顯示於 第3表中。
注意的是，取樣9及取樣11分別與實例1中所提出之取樣1及取樣4相同。
當取樣9係在第14圖中與取樣10相較時，使用偏壓濺鍍法所形成之取樣10的功函數係比取樣9的功函數更高。
取樣12至14的功函數無法被測量。因為存在有由於偏壓濺鍍法的使用而使用功函數增加之傾向，所以取樣12至14的功函數高於或等於6.2eV，亦即，設備之測量極限，係高度可能的。
依據此實例，可發現到使用偏壓濺鍍法所形成之氧化鎢膜的功函數係高度可能地成為6.2eV或更高，且因此，可以以比實例1中所述之範圍更寬的範圍而控制功函數。
[實例3]
在此實例中，將敘述使用電漿氧化處理所形成之氧化 鎢膜。
第17圖顯示在剛沈積的狀態中，在250℃的熱處理後，及在450℃的熱處理後之未接受電漿處理的鎢膜，藉由使鎢膜接受N2O電漿處理所形成之氧化鎢膜，及藉由使鎢膜接受O2電漿處理所形成的氧化鎢膜之功函數的評估結果。該熱處理係執行於N2氛圍中，1小時。
在此，該鎢膜係藉由使用W靶極之濺鍍法所形成。其他條件係使得膜形成電力係6kW，膜形成壓力係1.5Pa，以及Ar(110sccm)係使用做為膜形成氣體。
N2O電漿處理係以CVD設備而藉由暴露至電漿120秒所執行；該電漿係在500W之電力、133.3Pa之壓力、及400℃之基板溫度，使用N2O(500sccm)做為反應氣體而產生。
O2電漿處理係以CVD設備而藉由暴露至電漿120秒所執行；該電漿係在500W之電力、133.3Pa之壓力、及400℃之基板溫度，使用O2(500sccm)做為反應氣體而產生。
在250℃之熱處理及在450℃之熱處理係執行於N2氛圍中，1小時。
從第17圖可觀察到的是，藉由使鎢膜接受N2O電漿處理或O2電漿處理所形成之氧化鎢膜的功函數係比無電漿處理之鎢膜的功函數更高。而且，可觀察到的是，當與藉由使鎢膜接受N2O電漿處理或O2電漿處理所形成之剛沈積的氧化鎢膜之功函數相較時，在250℃的熱處理或 450℃的熱處理後之氧化鎢膜的功函數會更高。進一步地，藉由使鎢膜接受O2電漿處理所形成之氧化鎢膜的功函數係比藉由使鎢膜接收N2O電漿處理所形成之氧化鎢膜的功函數更高，雖然差異很小。
接著，第18圖顯示在氧化鎢膜上之O2電漿處理或N2O電漿處理的執行中，藉由設定電力於300W、500W、及800W時所獲得之氧化鎢膜的功函數。
第18圖顯示250℃的熱處理或450℃的熱處理後之氧化鎢膜的功函數係在任何情況中比剛沈積之氧化鎢膜的功函數更高。此外，在任何情況中，功函數會在較高電力時減低。
依據此實例，可發現到的是，藉由透過電漿處理的氧化所形成之氧化鎢膜的功函數可以以電漿反應氣體的種類、電力、及熱處理之情況的組合，而予以控制。
[實例4]
在此實例中，係使用氧化鎢膜做為閘極電極的一部分而形成金屬氧化物半導體(MOS)結構，當作實例，且執行電容-電壓(C-V)之測量。結果係顯示於第15圖之中。
注意的是，該MOS結構的形成方法係如下。
首先，將具有50奈米厚度之熱氧化膜設置用於n型矽晶圓，且形成閘極電極於該熱氧化膜之上。然後，以氫氟酸來去除該n型矽晶圓的背面之上的熱氧化膜，且將Al-Ti合金沈積於該n型矽晶圓的背面之上，做為背面電 極。進一步地，在N2氛圍中執行250℃之熱處理，1小時。取樣係以此方式而形成。
注意的是，閘極電極係使用金屬遮罩而形成，以便具有具備1毫米(mm)之直徑的圓形形狀。
在第15圖中，實線1001係具有具備10奈米厚之氧化鎢膜及140奈米厚之鎢膜的堆疊結構之閘極電極的取樣之C-V曲線。在此，氧化鎢膜係藉由使用WO3靶極之DC濺鍍法所形成。其他情形係使得膜形成電力係0.25kW，膜形成壓力係0.4Pa，Ar(30sccm)係使用做為膜形成氣體，以及基板溫度係室溫。
而且，顯示其中由點線1002所指示之具有具備15奈米厚之氮化鉭膜及135奈米厚之鎢膜的堆疊結構之閘極電極的取樣之C-V曲線，以供比較之用。
第4表顯示此實例中所使用之氧化鎢膜(取樣16)及氮化鉭膜(取樣15)的功函數及平坦帶電壓(Vfb)。
可從第4表瞭解的是，藉由MOS結構的C-V測量所獲得之閘極電極的Vfb及功函數彼此互相對應。
[實例5]
在此實例中，將參照第3A至3C圖以及第16A及16B圖來敘述使用氧化鎢膜做為閘極電極的一部分之電晶體的製造實例。
該電晶體具有第3A至3C圖中所描繪之結構，且包含：具有300奈米之厚度的氧化矽膜，係藉由濺鍍法而形成為基底絕緣膜102；具有20奈米之厚度的In-Ga-Zn-O膜，係藉由使用In-Ga-Zn-O靶極(具有In2O3：Ga2O3：ZnO=1：1：2之克分子比)之濺鍍法而形成為半導體膜106；具有50奈米之厚度的鎢膜，係藉由濺鍍法而形成為一對電極116；以及具有15奈米之厚度的氮氧化矽膜，係藉由CVD法而形成為閘極絕緣膜112。雖然並未被顯示，但該電晶體係覆蓋有藉由CVD法所形成之具有300奈米之厚度的氮氧化矽膜。
在此，係執行電晶體(取樣18)及電晶體(取樣17)的閘極電壓-汲極電流(V g-I d)之測量，而電晶體(取樣18)具有具備實例3中所述之10奈米厚度的氧化鎢膜及140奈米厚度的鎢膜之堆疊結構的閘極電極，且電晶體(取樣17)具有具備15奈米厚度的氮化鉭膜及135奈米厚度的鎢膜之堆疊結構的閘極電極。注意的是，該等電晶體的通道寬度係10微米(μm)以及通道長度係3微米(μm)。結果係顯示於第16A及16B圖之中。
第16A圖顯示取樣18的V g-I d曲線，以及第16B圖顯示取樣17的V g-I d曲線。
第5表顯示藉由取樣17及18之V g-I d測量所獲得的 功函數及臨限電壓V th，而該等功函數係其中使用做為閘極電極之該等膜的閘極絕緣膜112側之膜的功函數。
第5表顯示出藉由電晶體之V g-I d測量所獲得的功函數及臨限電壓彼此互相對應。
因而，所發現到的是，電晶體的臨限電壓可藉由控制氧化鎢膜的功函數而加以控制。
此申請案係根據2010年12月17日在日本專利局所申請之日本專利申請案序號2010-282166，該申請案的全部內容係結合於本文以供參考。
100‧‧‧基板
104‧‧‧閘極電極
106‧‧‧半導體膜
112‧‧‧閘極絕緣膜
116‧‧‧一對電極
118‧‧‧層間絕緣膜

Claims (9)

  1. 一種半導體裝置，包含：閘極電極，包括有包含鎢及氧的膜；閘極絕緣膜，與該閘極電極接觸；以及半導體膜，其一部分至少係與該閘極電極重疊，而該閘極絕緣膜介於其間，其中該閘極電極的功函數係高於或等於4.9eV且低於或等於5.6eV。
  2. 如申請專利範圍第1項之半導體裝置，其中該閘極電極係藉由濺鍍法，而使用選自稀有氣體、氧、及氮之一或更多個氣體做為膜形成氣體中所包含的氣體所形成。
  3. 如申請專利範圍第1項之半導體裝置，其中該閘極電極包含高於或等於0.1原子百分比(at%)且低於或等於20原子百分比(at%)的氮。
  4. 如申請專利範圍第1項之半導體裝置，其中該閘極電極係藉由執行氧化處理於包含鵭的膜上所形成。
  5. 如申請專利範圍第1項之半導體裝置，進一步包含一對電極，在該半導體膜與該閘極絕緣膜之間。
  6. 如申請專利範圍第1項之半導體裝置，其中該半導體膜係設置於基底絕緣膜之上，且其中一對電極係包含在該半導體膜與該基底絕緣膜之間。
  7. 如申請專利範圍第1項之半導體裝置，進一步包含： 層間絕緣膜，在該半導體膜之上；以及一對電極，在該半導體膜與該層間絕緣膜之間。
  8. 如申請專利範圍第1項之半導體裝置，其中該半導體膜係氧化物半導體膜。
  9. 如申請專利範圍第1項之半導體裝置，其中該半導體膜包含選自In、Ga、Zn、Sn、及Al之二或更多個元素。
TW105127488A 2010-12-17 2011-12-14 半導體裝置及其製造方法 TWI587378B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010282166 2010-12-17

Publications (2)

Publication Number Publication Date
TW201643948A true TW201643948A (zh) 2016-12-16
TWI587378B TWI587378B (zh) 2017-06-11

Family

ID=46233199

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105127488A TWI587378B (zh) 2010-12-17 2011-12-14 半導體裝置及其製造方法
TW100146237A TWI557781B (zh) 2010-12-17 2011-12-14 半導體裝置及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW100146237A TWI557781B (zh) 2010-12-17 2011-12-14 半導體裝置及其製造方法

Country Status (4)

Country Link
US (2) US9202822B2 (zh)
JP (2) JP5922923B2 (zh)
KR (1) KR102047133B1 (zh)
TW (2) TWI587378B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197121A (ja) * 2012-03-15 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
JP6306832B2 (ja) * 2012-07-06 2018-04-04 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
KR101484089B1 (ko) * 2013-07-16 2015-01-19 코닝정밀소재 주식회사 초박형 유기발광소자 제조방법
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
US20160005871A1 (en) * 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2016139560A1 (en) 2015-03-03 2016-09-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device including the oxide semiconductor film, and display device including the semiconductor device
US10516110B2 (en) * 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US10867864B2 (en) * 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
JP7210344B2 (ja) 2019-03-18 2023-01-23 キオクシア株式会社 半導体装置及びその製造方法
US11081396B2 (en) * 2019-09-12 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
JP7476695B2 (ja) * 2020-07-08 2024-05-01 セイコーエプソン株式会社 電気光学装置及び電子機器
JP7162647B2 (ja) 2020-09-15 2022-10-28 Ｊｘ金属株式会社 Ｃｕ－Ｗ－Ｏスパッタリングターゲット及び酸化物薄膜

Family Cites Families (177)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59214262A (ja) 1983-05-20 1984-12-04 Hitachi Ltd 絶縁ゲ−ト電界効果トランジスタおよびその製造方法
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03132022A (ja) * 1989-10-18 1991-06-05 Hitachi Ltd 半導体装置の製造方法およびその装置
JPH04304677A (ja) 1991-04-01 1992-10-28 Ricoh Co Ltd アモルファスシリコン薄膜半導体装置とその製法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3106014B2 (ja) 1992-09-14 2000-11-06 松下電工株式会社 電子線源を備える光源
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3294041B2 (ja) * 1994-02-21 2002-06-17 株式会社東芝 半導体装置
JP2901493B2 (ja) * 1994-06-27 1999-06-07 日本電気株式会社 半導体記憶装置及びその製造方法
JPH08153804A (ja) * 1994-09-28 1996-06-11 Sony Corp ゲート電極の形成方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP2006237624A (ja) 1998-06-12 2006-09-07 Semiconductor Energy Lab Co Ltd 半導体装置及びインバータ回路
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW434704B (en) * 1999-06-11 2001-05-16 Univ Nat Yunlin Sci & Tech Device of amorphous WO3 ion sensitive field effect transistor (ISFET) and method for making the same
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3538084B2 (ja) * 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6791144B1 (en) * 2000-06-27 2004-09-14 International Business Machines Corporation Thin film transistor and multilayer film structure and manufacturing method of same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR100382955B1 (ko) * 2000-10-10 2003-05-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100493206B1 (ko) * 2001-01-16 2005-06-03 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
TW564550B (en) * 2001-06-05 2003-12-01 Hitachi Ltd Semiconductor device
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US6894355B1 (en) * 2002-01-11 2005-05-17 Advanced Micro Devices, Inc. Semiconductor device with silicide source/drain and high-K dielectric
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7045406B2 (en) * 2002-12-03 2006-05-16 Asm International, N.V. Method of forming an electrode with adjusted work function
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP4566578B2 (ja) 2003-02-24 2010-10-20 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7192859B2 (en) * 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
WO2005081302A1 (ja) * 2004-02-19 2005-09-01 Tokyo Electron Limited 基板処理装置における処理室のクリーニング方法およびクリーニングの終点検出方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
EP2381476B1 (en) * 2004-11-11 2017-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for the manufacture of a semiconductor device
KR100586020B1 (ko) * 2004-11-19 2006-06-01 삼성전자주식회사 반도체 장치의 게이트 형성 방법
WO2006064859A1 (en) * 2004-12-14 2006-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US8030643B2 (en) * 2005-03-28 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4607645B2 (ja) * 2005-04-04 2011-01-05 株式会社東芝 半導体装置及びその製造方法
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7410839B2 (en) * 2005-04-28 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
JP4993938B2 (ja) 2005-04-28 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006352082A (ja) * 2005-05-19 2006-12-28 Renesas Technology Corp 半導体記憶装置及びその製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US8217572B2 (en) * 2005-10-18 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device with prism layer
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577281B (zh) 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US20080011426A1 (en) * 2006-01-30 2008-01-17 Applied Materials, Inc. Plasma reactor with inductively coupled source power applicator and a high temperature heated workpiece support
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7696562B2 (en) * 2006-04-28 2010-04-13 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
US20080076216A1 (en) * 2006-09-25 2008-03-27 Sangwoo Pae Method to fabricate high-k/metal gate transistors using a double capping layer process
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5309454B2 (ja) * 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5194427B2 (ja) * 2006-10-27 2013-05-08 株式会社ブリヂストン 光触媒酸化タングステン薄膜
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
KR101136870B1 (ko) * 2006-11-30 2012-04-20 후지쯔 가부시끼가이샤 저항 기억 소자의 제조 방법
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8581260B2 (en) * 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8105458B2 (en) * 2007-03-23 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
US7728948B2 (en) * 2007-04-26 2010-06-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
KR101520284B1 (ko) * 2007-06-25 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
DE102007040726A1 (de) * 2007-08-29 2009-03-05 Robert Bosch Gmbh Gassensor
JP2009094413A (ja) * 2007-10-11 2009-04-30 Sumitomo Chemical Co Ltd 薄膜能動素子、有機発光装置、表示装置、電子デバイスおよび薄膜能動素子の製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR100932935B1 (ko) * 2008-03-18 2009-12-21 삼성모바일디스플레이주식회사 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR100946809B1 (ko) * 2008-05-02 2010-03-12 주식회사 엔씰텍 박막트랜지스터 및 그의 제조방법
JP2009277791A (ja) * 2008-05-13 2009-11-26 Fuji Electric Holdings Co Ltd 有機ｅｌ素子
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
US20100062592A1 (en) * 2008-09-09 2010-03-11 Tokyo Electron Limited Method for forming gate spacers for semiconductor devices
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101563527B1 (ko) * 2008-09-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009174056A (ja) 2009-03-19 2009-08-06 Canon Anelva Corp 窒化金属膜作製装置、窒化金属膜作製方法及び窒化金属膜
TWI617029B (zh) 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
CN105070749B (zh) * 2009-07-18 2019-08-09 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
KR101638978B1 (ko) * 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5642447B2 (ja) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
KR101591613B1 (ko) * 2009-10-21 2016-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011062041A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor
JP5727204B2 (ja) * 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8598586B2 (en) * 2009-12-21 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
JP2011159908A (ja) 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101583516B1 (ko) * 2010-02-25 2016-01-11 삼성전자주식회사 전극 구조체를 구비하는 캐패시터, 이의 제조 방법 및 전극 구조체를 포함하는 반도체 장치
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8513720B2 (en) * 2010-07-14 2013-08-20 Sharp Laboratories Of America, Inc. Metal oxide semiconductor thin film transistors
JP5975635B2 (ja) * 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
TWI602249B (zh) * 2011-03-11 2017-10-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9496138B2 (en) * 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
TWI587378B (zh) 2017-06-11
TWI557781B (zh) 2016-11-11
TW201246312A (en) 2012-11-16
US20120153275A1 (en) 2012-06-21
KR20120068738A (ko) 2012-06-27
KR102047133B1 (ko) 2019-11-20
JP2012142569A (ja) 2012-07-26
US9812544B2 (en) 2017-11-07
US9202822B2 (en) 2015-12-01
JP2016171327A (ja) 2016-09-23
JP6205453B2 (ja) 2017-09-27
US20160064505A1 (en) 2016-03-03
JP5922923B2 (ja) 2016-05-24

Similar Documents

Publication Publication Date Title
TWI587378B (zh) 半導體裝置及其製造方法
US9397225B2 (en) Semiconductor device and method for manufacturing the same
US20220302314A1 (en) Semiconductor device and method for manufacturing the same
CN106960866B (zh) 氧化物材料及半导体器件
US9012904B2 (en) Semiconductor device and method for manufacturing the same
TWI536569B (zh) 半導體裝置
JP2017046009A (ja) 半導体装置及び液晶表示装置
JP6013676B2 (ja) 半導体装置及び半導体装置の作製方法
JP5933895B2 (ja) 半導体装置および半導体装置の作製方法
JP5881388B2 (ja) 半導体装置及び半導体装置の作製方法
JP6268248B2 (ja) トランジスタの作製方法
JP7209043B2 (ja) 半導体装置
JP6896020B2 (ja) 半導体装置
JP6542329B2 (ja) 半導体装置
JP6194147B2 (ja) 半導体装置
JP6246260B2 (ja) 半導体装置