JP6181196B2 - トランジスタ、メモリセルおよび半導体構造 - Google Patents

トランジスタ、メモリセルおよび半導体構造 Download PDF

Info

Publication number
JP6181196B2
JP6181196B2 JP2015543051A JP2015543051A JP6181196B2 JP 6181196 B2 JP6181196 B2 JP 6181196B2 JP 2015543051 A JP2015543051 A JP 2015543051A JP 2015543051 A JP2015543051 A JP 2015543051A JP 6181196 B2 JP6181196 B2 JP 6181196B2
Authority
JP
Japan
Prior art keywords
piece
gate
ferroelectric material
region
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015543051A
Other languages
English (en)
Other versions
JP2015535146A (ja
Inventor
ヴィシャーク ニルマル ラマスワミ，ドゥライ
ヴィシャーク ニルマル ラマスワミ，ドゥライ
ディ． プラール，カーク
ディ． プラール，カーク
キニー，ウェイン
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2015535146A publication Critical patent/JP2015535146A/ja
Application granted granted Critical
Publication of JP6181196B2 publication Critical patent/JP6181196B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0027—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a ferroelectric element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)

Description

トランジスタ、メモリセルおよび半導体構造。
メモリは、集積回路の一タイプであって、データを格納するためにコンピュータシステムにおいて使用される。集積メモリは、個々のメモリセルの一つ以上のアレイで通常作製される。メモリセルは、揮発性、半揮発性、不揮発性でありうる。不揮発性メモリセルは、長期間データを格納することができ、幾つかの実施例においては、電源がなくてもデータを格納することができる。揮発性メモリは、データが消失するため、データ格納を維持するためにはリフレッシュ／書き換えられる。
メモリセルは、少なくとも二つの異なる選択可能な状態で情報を保持、または格納するように構成される。２進法においては、状態は、“０”もしくは“１”のいずれかと考えられる。他の記数法においては、少なくとも幾つかの個々のメモリセルは、３つ以上の選択可能な状態の情報を格納するように構成されてもよい。
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）は、メモリの一タイプであって、多数の電子システムで利用されている。ＤＲＡＭセルは、電荷格納デバイス（例えばキャパシタ）と組み合わせるトランジスタを含んでもよい。ＤＲＡＭは、素早い読み出し／書き込みができるという利点を有するが、高い揮発性を有し（毎秒数百回のリフレッシュを必要とするものが多い）、電源がないと消去されるという欠点を有する。
改良型メモリデバイスを開発することが望まれている。
例示的な一実施形態のメモリセルへと組み込まれた例示的な一実施形態のトランジスタを示す半導体構造の一部の断面図である。 二つの異なる例示的メモリ状態における図１のメモリセルを示す。 例示的実施形態のメモリセルに組み込まれた例示的実施形態のトランジスタを示す。 例示的実施形態のメモリセルに組み込まれた例示的実施形態のトランジスタを示す。 例示的実施形態のメモリセルに組み込まれた例示的実施形態のトランジスタを示す。 例示的実施形態のメモリセルに組み込まれた例示的実施形態のトランジスタを示す。 例示的実施形態のメモリセルに組み込まれた例示的実施形態のトランジスタを示す。 図１の例示的実施形態のトランジスタを含む別の実施形態のメモリセルを示す。
幾つかの実施形態は、ゲート誘電体へと組み込まれた強誘電性材料を含むトランジスタを含む。幾つかの実施形態においては、当該トランジスタは、メモリセルに組み込まれてもよい。例示的実施形態は、図１−図８を参照して記述される。
図１を参照すると、例示的な実施形態のメモリセル４０が半導体構造１０の一部として示される。
構造１０はベース１２を含む。ベース１２は、半導体材料を含み、幾つかの実施形態においては、単結晶シリコンを含むか、単結晶シリコンで実質的に構成されるか、単結晶シリコンで構成されてもよい。幾つかの実施形態においては、ベース１２は、半導体基板を含むものと考えられてもよい。“半導体基板”という用語は、半導電性ウェーハ（単独もしくは他の材料を含むアセンブリのいずれか）および半導電性材料層（単独もしくは他の材料を含むアセンブリのいずれか）などのバルク半導電性材料を含むがそれに限定はされない半導電性材料を含む任意の構造を意味する。“基板”という用語は、上述された半導体基板を含むがそれに限定はされない任意の支持構造のことを称する。幾つかの実施形態においては、ベース１２は、集積回路作製に関連付けられる一つ以上の材料を含む半導体基板に対応することがある。材料のうちのいくつかは、ベース１２の示された領域の下にある、および／もしくはベース１２の示された領域に横方向に隣接することがあり、例えば、耐火金属材料、バリア材料、拡散材料、絶縁体材料などのうちの一つ以上に対応してもよい。
トランジスタゲート１４は、ベース１２へと伸びる。トランジスタゲートは、ゲート材料１６を含む。当該ゲート材料は、任意の適切な組成物もしくは組成物の組み合わせであってもよく、幾つかの実施形態においては、種々の金属（例えば、タングステン、チタンなど）、金蔵含有化合物（例えば、金属窒化物、金属炭化物、金属ケイ化物など）および導電性を有するようにドープされた半導体材料（例えば、導電性を有するようにドープされたシリコン、導電性を有するようにドープされたゲルマニウムなど）のうちの一つ以上を含むか、実質的にそれらで構成されるか、それらで構成されてもよい。幾つかの例示的実施形態においては、ゲート材料１６は、窒化チタン、窒化チタンアルミニウム、窒化タングステン、銅および窒化タンタルのうちの一つ以上を含むか、それらで実質的に構成されるか、それらで構成されてもよい。
ゲート誘電体１８は、ゲート材料１４とベース１２との間にある。ゲート誘電体は、図１の断面に沿って、上方に開放する容器２４として構成され、ゲート１４は、当該容器内にある。ゲート誘電体は、図１の実施形態において二つの別々の材料２０、２２を含み、この二つの材料は、其々、第一の材料および第二の材料と称されることがある。第一の材料２０は、容器２４の外側の境界を形成し、半導体ベース１２に直接接する。第二の材料２２は、第一の材料２０およびゲート１４の間にある。幾つかの実施形態においては、第一の材料２０は、非強誘電性材料であって、第二の材料は強誘電性材料である。当該実施形態においては、第一の材料２０は、二酸化シリコンおよび窒化シリコンのうちの一方もしくは双方を含むか、それらで本質的に構成されるか、それらで構成されてもよい。第二の材料２２は、イットリウムをドープした酸化ジルコニウム、イットリウムをドープした酸化ハフニウム、マグネシウムをドープした酸化ジルコニウム、マグネシウムをドープした酸化ハフニウム、シリコンをドープした酸化ハフニウム、シリコンをドープした酸化ジルコニウム、バリウムをドープした酸化チタンのうちの一つ以上を含むか、それらで本質的に構成されるか、それらで構成されてもよい。このように、幾つかの実施形態においては、第一の材料２０は、シリコン、窒素および酸素のうちの一つ以上を含み、第二の材料２２は、Ｈｆ、Ｚｒ、Ｓｉ、Ｏ、Ｙ、Ｂａ、ＭｇおよびＴｉのうちの一つ以上を含んでもよい。
幾つかの実施形態においては、強誘電性材料２２は、約１０オングストロームから約２００オングストロームの範囲内の厚さを有し、非強誘電性材料２０は、約１０オングストロームから約２０オングストロームの範囲内の厚さを有してもよい。
構造１０は、ベース１２へと伸びる導電性を有するようにドープされたソース領域２６と、ベースへと伸びる導電性を有するようにドープされたドレイン領域２８とを含む。ソース領域およびドレイン領域の下側の境界は、破線で図示されている。ソース領域およびドレイン領域は、双方ともゲート１４に隣接し、ゲート誘電体１８によってゲートから間隔をあけられている。ソース領域およびドレイン領域は、ゲート１４下に伸びるチャネル領域３０によって互いから間隔をあけられている。
幾つかの実施形態においては、ソース領域２６は、ゲート１４に隣接するベースの第一領域と称され、ドレイン領域２８は、ゲートに隣接するベースの第二領域と称されてもよい。当該ベースの第一領域および第二領域は、チャネル領域３０を含むベースの介在領域によって互いから間隔をあけられている。
ゲート誘電体１８は、ソース領域２６およびゲート１４の間の第一断片２３、ドレイン領域２８およびゲート１４の間の第二断片２５、第一断片および第二断片の間の第三断片２７を含むものと考えられてもよい。幾つかの実施形態においては、断片２３は、容器２４の実質的に垂直な第一の脚部に対応すると考えられてもよく、断片２５は、容器の実質的に垂直な第二の脚部に対応すると考えられてもよく、断片２７は、容器の底部を含むと考えられてもよい。
示された実施形態においては、ゲート誘電体１８の第一、第二および第三断片（２３、２５および２７）のうちの全ては、強誘電性材料２２を含む。他の実施形態においては（そのうちのいくつかは図４−図６を参照して以下に議論される）、強誘電性材料２２は、当該断片のうちの一つ以上から省略されてもよい。
幾つかの実施形態においては、非強誘電性材料２０は、強誘電性材料とベースとの間の成分の望ましくない拡散を防ぐため、および／もしくは、強誘電性材料とベースとの間の望ましくない反応もしくは他の相互作用を防ぐために、強誘電性材料２２とベース１２との間にバリアを提供する。当該実施形態においては、非強誘電性材料２０は、半導体ベース１２に対して、（ソース領域２６およびドレイン領域２８は、ベースの一部と考えられる）容器２４の境界を形成するために、（示されるように）ゲート誘電体の外端に全体的に沿って提供されてもよい。幾つかの実施形態においては、拡散および／もしくは他の相互作用は、少なくとも幾つかの非強誘電性材料がない場合でさえも、強誘電性材料２２に対して問題はない。したがって、非強誘電性材料２０のうちの幾らかもしくは全ては、断片２３、２５、２７のうちの一つ以上から省略されてもよい。
示された実施形態においては、非強誘電性材料２０は、容器２４の全体にわたって実質的に均一な厚さである。他の実施形態においては（そのうちの一つは図７を参照して以下に議論される）、非強誘電性材料２０は、容器２４の或る領域に沿って別の領域とは異なる厚さを有してもよい。
示された実施形態においては、ソース領域２６は、回路３２に電気的に結合され、ドレイン領域２８は、回路３４に電気的に結合され、ゲート１４は、回路３６に電気的に結合される。トランジスタ３８は、ソース／ドレイン領域２６および２８と共にゲート１４を含み、当該トランジスタは、回路３２、３４、３６を介して集積回路へと組み込まれる。
図１の実施形態は、メモリセル４０の一部としてトランジスタ３８を利用するが、他の実施形態においては、トランジスタ３８は、他の用途で利用されてもよい。例えば、トランジスタ３８は、従来のトランジスタの代替として論理回路もしくは他の回路で利用されてもよい。
ゲート誘電体１８の強誘電性材料２２は、二つの安定な配向のうちのいずれかへと分極され、この二つの安定な配向は、メモリセル４０の二つの選択可能な状態を可能にすることがある。例示的なメモリ状態は図２に示され、このメモリ状態は、“メモリ状態１”および“メモリ状態２”と標記される。図２に示されたメモリセルは、ｎ型にドープされたソース領域２６およびドレイン領域２８と、ｐ型にドープされたチャネル領域を有する。他の実施形態においては、ソースおよびドレイン領域は、ｐ型にドープされてもよいし、チャネル領域はｎ型にドープされてもよい。
メモリ状態１およびメモリ状態２は、強誘電性材料２２内の電荷の配向に関して、互いに異なる。このような電荷の配向は、図２の図面においては、“＋”および“−”で示される。具体的には、図２のメモリ状態は、強誘電性材料２２内の電荷分極に関して、互いに異なるように示される。両頭矢印４１は、メモリセル４０が示されたメモリ状態の間で可逆的に遷移してもよいことを図示するために、図２内に提供される。
示された実施形態においては、強誘電性材料内の分極変化は、特に、ゲート１４およびソース領域２６の間の領域２３内に生じる（分極変化は、幾つかの実施形態においては、チャネルに隣接するなどの他の領域内に生じてもよいし、または、図２に示されるように領域２３内のみに生じてもよい）。メモリ状態１は、ｎ型にドープされたソース領域２６に沿って分極した強誘電性材料の“＋”成分を含み、メモリ状態２は、ｎ型にドープされたソース領域２６に沿って分極した強誘電性材料の“−”成分を含む。強誘電性材料の“−”成分は、ｎ型にドープされたソース領域２６内の空乏領域４２を誘発するように示される（空乏領域の境界は、破線４３で図示される）。示された実施形態においては、空乏領域４２は、ソース領域２６内で深く、具体的には、チャネル領域３０との界面を形成するソース領域の一部に沿っている。トランジスタ３８は、空乏領域のない類似のトランジスタと比較すると、さらに長い有効なチャネル長を有するが、それによって短チャネル効果が減少し、それによって、より高い集積レベルにするためメモリセルの拡張性を改良する可能性がある。
示された実施形態においては、非強誘電性材器料２０は、強誘電性材料２２とソース領域２６との間にあり、それによって、空乏領域４２は、非強誘電性材料２０の断片によって、強誘電性材料２２から間隔をあけられる。他の実施形態においては、非強誘電性材料２０は省略されてもよく、空乏領域４２は、強誘電性材料２２と直接接触してもよい。
図２のメモリセル４０は、実質的に不揮発性であって、電源がなくても格納された情報を保持するという利点を有する可能性がある。
メモリセル４０は、任意の適切な動作でプログラムされ、幾つかの例示的実施形態においては、約１０ボルト以下のゲート１４およびソース２６間の電圧差を利用してプログラムされ、幾つかの例示的実施形態においては、約５ボルト以下の電圧差を利用して、幾つかの例示的実施形態においては、約０．５ボルトから約５ボルトの間の電圧差を利用してプログラムされうる。
ソース領域２６およびドレイン領域２８内で使用されるドーパント濃度は、任意の適切なドーパント濃度であってもよい。幾つかの実施形態においては、ドレイン領域は、ソース領域の少なくとも一部よりも、より高濃度にドープされてもよい。幾つかの実施形態においては、ドレイン領域の全体は、ソース領域のどの部分よりもより高濃度にドープされてもよい。幾つかの実施形態においては、ドレイン領域の比較的高濃度のドーピングによって、トランジスタ３８のドレイン側の動作に対して、強誘電性分極の影響を軽減するが、ソース領域の少なくともいくらかの比較的低濃度のドーピングによって、ソース領域のより高濃度のドーピングで生じうる影響と比較して、トランジスタのソース側の強誘電性分極の影響をさらに強めることを可能にする。“比較的高濃度のドーピング”および“比較的低濃度のドーピング”という用語は、互いに対するものとして使用されるため、“比較的高濃度のドーピング”という用語は、“比較的低濃度のドーピング”という用語によって示されるドーピングよりもより高濃度のドーピングを意味する。
幾つかの実施形態においては、ドレイン領域２８は、ｎ型にドープされ、ドレイン領域のうちの幾らかもしくはその全ては、例えば、約１×１０１８原子／ｃｍ３から約１×１０２０原子／ｃｍ３の範囲内のドーパント濃度など、少なくとも約１×１０２０原子／ｃｍ３のドーパント濃度を含んでもよい。幾つかの実施形態においては、ソース領域２６は、ｎ型にドープされ、ソース領域のうちの少なくともいくらかは、例えば、約１×１０１６原子／ｃｍ３から約１×１０１９．５原子／ｃｍ３の範囲内のドーパント濃度など、約１×１０２０原子／ｃｍ３に満たないドーパント濃度を含んでもよい。
幾つかの実施形態においては、ソース領域２６は、ドーパント濃度がソース領域のより浅い位置と比較して、ソース領域のより深い位置でより低密度であるような、ドーパント濃度の勾配を含んでもよい。図３は、ソース領域内の深さが深くなるとドーパント濃度が減少する例示的な実施形態のメモリセル４０ａを示す構造１０ａを示す（ドーパント濃度は、［ドーパント］として示される）。図３の構造は、図２のメモリ状態２と類似するメモリ状態のプログラミング中、ソース領域内の空乏領域４２を形成する位置に、より低濃度のドーパントを有利に含んでもよい。
図１に示される例示的実施形態のメモリセル４０は、誘電体材料１８の断片２３、２５および２７の全ての内に強誘電性材料２２と非強誘電性材料２０の双方を含む。図４は、断片２３内のみに強誘電性材料２２を有する別の例示的実施形態のメモリセル４０ｂを示す。
メモリセル４０ｂは、構造１０ｂの一部であって、ゲート誘電体１８ｂを含むトランジスタ３８ｂを含む。ゲート誘電体１８ｂは、強誘電性材料２２とソース領域２６との間に非強誘電性材料２０を含み、断片２５および断片２７（即ち、ドレイン領域２８およびチャネル領域３０に沿った断片）にわたってさらに非強誘電性材料５０を含む。非強誘電性材料５０は、任意の適切な組成もしくは組成の組み合わせを含んでもよい。幾つかの実施形態においては、非強誘電性材料５０は非強誘電性材料２０と同一の組成を含み、他の実施形態においては、非強誘電性材料２０とは異なる組成を含んでもよい。幾つかの実施形態においては、非強誘電性材料５０は、第二の二酸化物および第二の窒化物のうちの一方もしくはその双方を含むか、実質的にそれらで構成されるか、それらで構成されてもよい。
図４のメモリセル４０ｂは、図１の上述された実施形態と同様に、ソース領域２６およびゲート誘電体の界面の全体に沿って、かつ、ドレイン領域２８およびゲート誘電体の界面の全体に沿って、非強誘電性材料を含む。図５は、図４のメモリセルに類似するメモリセルを示しているが、ソース領域とゲート誘電体との界面は強誘電性材料を含む。具体的には、図５は、ゲート誘電体１８ｃを有するトランジスタ３８ｃを有するメモリセル４０ｃを含む構造１０ｃを示す。ゲート誘電体１８ｃは、強誘電性材料２２および非強誘電性材料５０を含む。強誘電性材料２２は、ソース領域２６およびゲート１４の双方と直接接触する。
示された実施形態においては、ソース領域とトランジスタゲートとの間のゲート誘電体の断片の一部（即ち、ゲート誘電体の断片２３の一部）は、強誘電性材料で構成され、ゲート誘電体の残部（即ち、断片２５および断片２７とともに断片２３の残部）は、非強誘電性材料で構成される。示された実施形態においては、ゲート誘電体１８ｃとソース領域２６の間の界面の一部だけは強誘電性材料２２で構成される。他の実施形態においては、ゲート誘電体とソース領域との間の界面の全体は、強誘電性材料で構成されてもよい。
図６は、別の例示的実施形態のメモリセル４０ｄを示す構造１０ｄを示す。メモリセルは、ゲート誘電体１８ｄを有するトランジスタ３８ｄを含む。ゲート誘電体は、ソース領域２６およびゲート１４の間の断片（即ち、断片２３）の全体にわたって、かつ、ドレイン領域２８およびゲート１４の間の断片（即ち、断片２５）の全体にわたって非強誘電性材料５０を含む。ゲート誘電体は、チャネル領域３０に沿った断片（即ち、断片２７）の少なくとも一部の内に強誘電性材料２２をさらに含む。それによって、強誘電性材料およびソース領域および／もしくはドレイン領域との結合を除く、チャネル領域と強誘電性材料の選択的結合を可能とし、それによって特定の用途に対してメモリセルの動作特性を調整することを可能とすることができる。さらに、トランジスタ３８ｄがメモリセルの一部として以外に、集積回路用途における従来のトランジスタの代替として利用される場合には、チャネル領域に対する選択的結合は、特定の用途に対して当該トランジスタの動作態様を調整することを可能にする。
図６の実施形態は、強誘電性材料２２とベース１２との間に提供される非強誘電性材料２０を示す。他の実施形態においては、非強誘電性材料２０は、強誘電性材料２２がベース１２と直接接触するように省略されてもよい。
別の例示的実施形態のメモリセル４０ｅは、ゲート誘電体１８ｅを有するトランジスタ３８ｅを含む構造１０ｅの一部として図７に示される。図７のメモリセル４０ｅは、メモリセル４０ｅがゲート誘電体の全ての断片２３、２５および２７内に非強誘電性材料２０と強誘電性材料２２の双方を含むという点で図１のメモリセル４０に類似している。しかしながら、図１の実施形態とは異なり、図７の実施形態は、断片２３および２５内（即ち、ゲート誘電体によって画定される容器２４の実質的に垂直な脚部に沿って）よりも断片２７内（即ち、ゲート誘電体によって画定される容器２４の底部に沿って）でより厚みのある非強誘電性材料２０を有する。それによって、強誘電性材料２２とチャネル３０の間の結合を軽減するか排除することができ、それは幾つかの実施形態で望まれることがある。幾つかの実施形態においては、非強誘電性材料２０は、断片２３および２５内において約１０オングストロームから約２０オングストロームの範囲内の厚さを有し、容器２４の底部に沿って約２５オングストロームから約５０オングストロームの範囲内の厚さを有してもよい。
幾つかの実施形態においては、上述されたメモリセルは、ＤＲＡＭ型セルを含んでもよい。例えば、回路３４は、電荷格納デバイス（例えば、キャパシタなど）に対応し、回路３２は、アクセス／センス線（例えば、ビット線など）に対応し、回路３６は、図１−図７の断面に対して、ページ内外に伸びるワード線を含んでもよい。図８は、ＤＲＡＭ型メモリセル８０に組み込まれた図１のトランジスタ３８を含む構造１０ｆを示す。
図８のＤＲＡＭ型セルは、ある意味では、揮発性メモリ記憶コンポーネント（キャパシタ７０、当該コンポーネントは、異なるメモリ状態としてキャパシタの異なる電荷状態を利用することによってデータを格納する）および不揮発性メモリ記憶コンポーネント（トラジスタ３８、当該コンポーネントは、図２を参照して上述されたように、異なるメモリ状態として、強誘電性材料２２の異なる分極配向を利用することによってデータを格納する）の双方を含むものと考えられてもよい。
揮発性メモリ記憶コンポーネントは、従来のＤＲＡＭと類似する、迅速な読み出し／書き込み特性を有するが、不揮発性メモリ記憶コンポーネントは、セルに従来のＤＲＡＭを超える性能を持たせることを可能とすることがある。例えば、幾つかの実施形態においては、停電の起きたときにも情報が安定しているように、セルは、不揮発性メモリ記憶コンポーネントが揮発性メモリ記憶コンポーネントからの情報をバックアップするように構成されることがある。別の実施例として、幾つかの実施形態においては、セルは、不揮発性メモリ記憶コンポーネントが揮発性メモリ記憶コンポーネントによって行われる動作とは別の動作に対して、および／もしくは揮発性メモリ記憶コンポーネントの動作に改変を加えるもしくは重複する動作に対して利用されるように構成されることがある。このようにすると、他の場合には従来の集積回路の論理およびメモリ態様の双方を含むこととなる動作を、図８に示されたタイプのメモリセル８０を含むＤＲＡＭアレイが実施することを可能にし、それによって、図８に示されるタイプのメモリセル８０を含むＤＲＡＭアレイを従来のＤＲＡＭ回路で達成されうるよりも高い集積レベルにすることを可能にすることがある。
上述されたデバイスは、電子システムに組み込まれてもよい。当該電子システムは、例えば、メモリモジュール、デバイスドライバ、電源モジュール、通信モデム、プロセッサモジュールおよびアプリケーション特化モジュールで利用されてもよいし、マルチレイヤ、マルチチップモジュールを含んでもよい。電子システムは、例えば、時計、テレビ、携帯電話、パーソナルコンピュータ、乗用車、産業制御システム、航空機などの広範囲のシステムのうちのいずれのシステムであってもよい。
図面における種々の実施形態の特定の方向は、例示する目的のためだけのものであって、実施形態は、幾つかの用途において、示された方向に対して回転されてもよい。本明細書で提供された記述およびそれに続く請求項は、種々の特徴間の記述された関係を有する任意の構造に関し、当該構造が図面の特定の方向にあるか否かや当該方向に対して回転されているか否かは問わない。
添付の図面の断面図は、断面平面内の形体のみを示すが、図面を簡略化するために、断面平面より背後にある材料は示していない。
ある構造が別の構造“上（ｏｎ）”もしくは“接して（ａｇａｉｎｓｔ）”いるものとして上記で称されるとき、この構造は別の構造上に直接存在するか、または、中間構造が存在してもよい。対照的に、ある構造が別の構造の“直接上（ｄｉｒｅｃｔｌｙ ｏｎ）”もしくは“直接、接して（ｄｉｒｅｃｔｌｙ ａｇａｉｎｓｔ）”いるものとして称されるとき、中間構造は存在しない。ある構造が、別の構造に対して“接続される（ｃｏｎｎｅｃｔｅｄ）”もしくは“結合される（ｃｏｕｐｌｅｄ）”ものとして称されるとき、別の構造に対して直接接続されるか結合されるか、または中間構造が存在してもよい。対照的に、ある構造が別の構造に対して、“直接接続される（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ）”か“直接結合される（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ）”ものとして称されるとき、中間構造は存在しない。
幾つかの実施形態においては、半導体構造は、半導体ベースと、ベースへと伸びるゲートと、を含む。ゲートに隣接するベースの第一領域は、導電性を有するようにドープされたソース領域であって、ゲートに隣接し、かつ、第一領域から間隔をあけられたベースの第二領域は、導電性を有するようにドープされたドレイン領域である。ゲート誘電体は、ソース領域およびゲートの間の第一断片と、ドレイン領域およびゲート間の第二断片と、第一断片および第二断片の間の第三断片とを含む。ゲート誘電体の少なくとも一部は、強誘電性材料を含む。
幾つかの実施形態においては、トランジスタはゲート、ソース領域、ドレイン領域、ならびにソースおよびドレイン領域間のチャネル領域を含む。トランジスタは、ゲートとソース、ドレインおよびチャネル領域間にゲート誘電体も含む。ゲート誘電体は、ソース領域およびゲート間に強誘電性材料を含む。
幾つかの実施形態においては、半導体構造は、半導体ゲートと、ベースへと伸びるゲートとを含む。ゲートの一側のベース領域は、導電性を有するようにドープされたソース領域であって、前記一側に対して、ゲートの反対側にあるベース領域は、導電性を有するようにドープされたドレイン領域である。ドレイン領域は、ソース領域よりもより高濃度にドープされる。構造は、ソース領域およびゲートの間の第一断片と、ドレイン領域およびゲート間の第二断片と、第一断片および第二断片の間の第三断片とを含むゲート誘電体を含む。ゲート誘電体は、断面に沿って、その中にゲートを有する、上方に開放する容器として構成される。ゲート誘電体の第一断片は、容器の実質的に垂直な第一の脚部を含む。ゲート誘電体の第二断片は、容器の実質的に垂直な第二の脚部を含む。ゲート誘電体の第三断片は、容器の底部を含む。ゲート誘電体は、強誘電性材料に直接接する非強誘電性材料を含み、非強誘電性材料は、半導体ベースに直接接する容器の境界である。非強誘電性材料は、容器の実質的に垂直な第一断片および第二の脚部に沿うよりも、容器の底部に沿ってより厚い。

Claims (18)

  1. 半導体ベースと、
    前記半導体ベースへと伸びるゲートであって、前記ゲートに隣接する前記ベースの第一領域は、導電性を有するようにドープされたソース領域であり、前記ゲートに隣接し、かつ、前記第一領域から間隔をあけられた前記ベースの第二領域は、導電性を有するようにドープされたドレイン領域である、ゲートと、
    前記ソース領域および前記ゲートの間の第一断片と、前記ドレイン領域および前記ゲートの間の第二断片と、前記第一断片および第二断片の間の第三断片と、を含むゲート誘電体と、
    を含み、
    前記ゲート誘電体の少なくとも一部は強誘電性材料を含み、
    前記強誘電性材料は、前記第一断片内にあり、
    前記ゲート誘電体の前記第二断片および前記第三断片の全体は、非強誘電性材料からなる、
    ことを特徴とする半導体構造。
  2. 前記強誘電性材料は、前記第一断片の全体を構成する、
    ことを特徴とする請求項１に記載の半導体構造。
  3. 前記第一断片は、前記半導体ベースに直接接する非強誘電性材料をさらに含み、前記強誘電性材料は、前記第一断片の前記非強誘電性材料と前記ゲートとの間に配置される、
    ことを特徴とする請求項１に記載の半導体構造。
  4. 前記第一、第二および第三断片の前記非強誘電性材料は、二酸化シリコンもしくは窒化シリコンから成る、
    ことを特徴とする請求項３に記載の半導体構造。
  5. 前記ソース領域は、前記ソース領域内の比較的浅い位置と比較して、前記ソース領域内の比較的深い位置においてドーパント濃度がより低い、ドーパント勾配を含む、
    ことを特徴とする請求項１に記載の半導体構造。
  6. 前記ドレイン領域は、前記ソース領域の少なくとも一部よりも、より高濃度にドープされる、
    ことを特徴とする請求項１に記載の半導体構造。
  7. 前記ドレイン領域の全体は、前記ソース領域のいかなる部分よりも、より高濃度にドープされる、
    ことを特徴とする請求項１に記載の半導体構造。
  8. 前記ドレイン領域に電気的に結合された電荷格納デバイスをさらに含む、
    ことを特徴とする請求項１に記載の半導体構造。
  9. 前記非強誘電性材料は、前記第一の断片に沿うよりも、前記第二および第三断片に沿ってより厚く、前記ドレイン領域は、前記ソース領域よりもより高濃度にドープされる、
    ことを特徴とする請求項３に記載の半導体構造。
  10. ゲートと、
    ソース領域と、
    ドレイン領域と、
    前記ソースおよびドレイン領域の間のチャネル領域と、
    前記ゲートと、前記ソース、ドレインおよびチャネル領域と、の間のゲート誘電体と、を含み、
    前記ゲート誘電体は、前記ソース領域と前記ゲートとの間の第一断片と、前記ドレイン領域と前記ゲートとの間の第二断片と、前記第一断片と前記第二断片との間の第三断片と、を含み、
    前記第二断片および前記第三断片の全体は非強誘電性材料から成り、前記第一断片は少なくとも強誘電性材料を含む、
    ことを特徴とするトランジスタ。
  11. 前記強誘電性材料は、前記第一断片の全体を構成する、
    ことを特徴とする請求項１０に記載のトランジスタ。
  12. 前記第一断片は、半導体ベースに直接接する非強誘電性材料をさらに含み、前記強誘電性材料は、前記第一断片の前記非強誘電性材料と前記ゲートとの間に配置される、
    ことを特徴とする請求項１０に記載のトランジスタ。
  13. 前記第一、第二および第三断片の前記非強誘電性材料は、二酸化シリコンもしくは窒化シリコンから成る、
    ことを特徴とする請求項１２に記載のトランジスタ。
  14. 前記強誘電性材料は、Ｈｆ、Ｚｒ、およびＴｉのうちの一つを含んで構成される酸化物材料である、
    ことを特徴とする請求項１０に記載のトランジスタ。
  15. 前記ゲートおよびゲート誘電体は、半導体材料内に埋め込まれ、
    前記ソースおよびドレイン領域は、前記半導体材料の導電性を有するようにドープされた領域に対応する、
    ことを特徴とする請求項１０に記載のトランジスタ。
  16. ゲートと、
    ソース領域と、
    ドレイン領域と、
    前記ソースおよびドレイン領域の間のチャネル領域と、
    前記ゲートと、前記ソース、ドレインおよびチャネル領域と、の間のゲート誘電体と、
    を含むトランジスタと、
    前記トランジスタの前記ドレイン領域に電気的に結合された電荷格納デバイスと、
    を有するメモリセルであって、
    前記ゲート誘電体は、前記ソース領域と前記ゲートとの間の第一断片と、前記ドレイン領域と前記ゲートとの間の第二断片と、前記第一断片と前記第二断片との間の第三断片と、を含み、前記第二断片および前記第三断片の全体は非強誘電性材料から成り、前記第一断片は少なくとも強誘電性材料を含む、
    ことを特徴とするメモリセル。
  17. 前記第一断片は、半導体ベースに直接接する非強誘電性材料をさらに含み、前記強誘電性材料は、前記第一断片に位置する非強誘電性材料と前記ゲートとの間に配置される、
    ことを特徴とする請求項１６に記載のメモリセル。
  18. 前記電荷格納デバイスはキャパシタである、
    ことを特徴とする請求項１６に記載のメモリセル。
JP2015543051A 2012-11-20 2013-10-15 トランジスタ、メモリセルおよび半導体構造 Active JP6181196B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/682,190 US8796751B2 (en) 2012-11-20 2012-11-20 Transistors, memory cells and semiconductor constructions
US13/682,190 2012-11-20
PCT/US2013/065102 WO2014081518A1 (en) 2012-11-20 2013-10-15 Transistors, memory cells and semiconductor constructions

Publications (2)

Publication Number Publication Date
JP2015535146A JP2015535146A (ja) 2015-12-07
JP6181196B2 true JP6181196B2 (ja) 2017-08-16

Family

ID=50727141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015543051A Active JP6181196B2 (ja) 2012-11-20 2013-10-15 トランジスタ、メモリセルおよび半導体構造

Country Status (7)

Country Link
US (6) US8796751B2 (ja)
EP (2) EP3651198A1 (ja)
JP (1) JP6181196B2 (ja)
KR (1) KR101719083B1 (ja)
CN (2) CN108054213B (ja)
TW (1) TWI512992B (ja)
WO (1) WO2014081518A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796751B2 (en) 2012-11-20 2014-08-05 Micron Technology, Inc. Transistors, memory cells and semiconductor constructions
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) * 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
KR102295641B1 (ko) 2015-03-02 2021-08-27 삼성전자주식회사 반도체 소자 및 그 제조방법
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US9876018B2 (en) 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
KR102616129B1 (ko) * 2016-02-26 2023-12-21 에스케이하이닉스 주식회사 멀티 레벨 강유전체 메모리 장치 및 그 제조방법
KR102616134B1 (ko) * 2016-02-26 2023-12-21 에스케이하이닉스 주식회사 강유전체를 포함하는 비휘발성 메모리 장치 및 그 제조방법
US10720505B2 (en) 2016-04-01 2020-07-21 Intel Corporation Ferroelectric-based field-effect transistor with threshold voltage switching for enhanced on-state and off-state performance
KR102686060B1 (ko) 2016-10-26 2024-07-17 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 기록 방법
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
KR20180106661A (ko) * 2017-03-21 2018-10-01 에스케이하이닉스 주식회사 강유전성 메모리 소자 및 그 제조 방법
US11004868B2 (en) 2017-03-22 2021-05-11 Intel Corporation Memory field-effect transistors and methods of manufacturing the same
US10790366B2 (en) * 2018-01-24 2020-09-29 Globalfoundries Singapore Pte. Ltd. Devices with lower resistance and improved breakdown and method for producing the same
US10748931B2 (en) 2018-05-08 2020-08-18 Micron Technology, Inc. Integrated assemblies having ferroelectric transistors with body regions coupled to carrier reservoirs
KR102494684B1 (ko) * 2018-05-10 2023-02-02 에스케이하이닉스 주식회사 강유전성 반도체 소자 및 이의 제조 방법
US11004867B2 (en) * 2018-06-28 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded ferroelectric memory in high-k first technology
US11469323B2 (en) 2018-09-25 2022-10-11 Intel Corporation Ferroelectric gate stack for band-to-band tunneling reduction
US11348932B2 (en) 2019-03-06 2022-05-31 Micron Technology, Inc. Integrated assemblies having transistor body regions coupled to carrier-sink-structures; and methods of forming integrated assemblies
KR20210002369A (ko) * 2019-06-24 2021-01-08 삼성전자주식회사 반도체 소자
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11171206B2 (en) 2019-07-11 2021-11-09 Micron Technology, Inc. Channel conduction in semiconductor devices
US11211491B2 (en) * 2019-07-24 2021-12-28 Nanya Technology Corporation Semiconductor memory structure having drain stressor, source stressor and buried gate and method of manufacturing the same
KR102681259B1 (ko) * 2019-08-06 2024-07-03 에스케이하이닉스 주식회사 강유전 유도층을 포함하는 강유전 메모리 장치
US12068390B2 (en) 2021-07-28 2024-08-20 Infineon Technologies Ag Power semiconductor device having a gate dielectric stack that includes a ferroelectric insulator
US11929411B2 (en) 2021-08-25 2024-03-12 Micron Technology, Inc. Recessed access devices and methods of forming a recessed access devices
US20230062092A1 (en) * 2021-08-30 2023-03-02 Micron Technology, Inc. Recessed Access Devices And Methods Of Forming A Recessed Access Devices

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4243997A (en) * 1976-03-25 1981-01-06 Tokyo Shibaura Electric Co., Ltd. Semiconductor device
US4724674A (en) 1985-10-30 1988-02-16 Allied Corporation Hydraulic brake booster
JPH0687500B2 (ja) * 1987-03-26 1994-11-02 日本電気株式会社 半導体記憶装置およびその製造方法
US5225363A (en) * 1988-06-28 1993-07-06 Texas Instruments Incorporated Trench capacitor DRAM cell and method of manufacture
TW199237B (ja) * 1990-07-03 1993-02-01 Siemens Ag
JPH0799310B2 (ja) 1990-12-06 1995-10-25 品川白煉瓦株式会社 アンカーレンガの取付方法
EP0566585B1 (de) * 1991-01-09 1995-03-29 Siemens Aktiengesellschaft Speicherzellenanordnung und verfahren zu deren betrieb
JP3130353B2 (ja) 1991-12-20 2001-01-31 ローム株式会社 強誘電体膜を用いた装置の製造方法
JP3098629B2 (ja) * 1992-09-18 2000-10-16 株式会社日立製作所 強誘電体トランジスタ、それを用いた半導体記憶デバイス、半導体応用機器及び人工知能システム
JP2734961B2 (ja) * 1993-05-24 1998-04-02 日本電気株式会社 電界効果型トランジスタとその製造方法
US5589814A (en) 1994-11-14 1996-12-31 Smith, Jr.; John Anti-theft vehicle security system
JPH0955495A (ja) * 1995-08-14 1997-02-25 Sony Corp トランジスタ及びその製造方法
US5757042A (en) 1996-06-14 1998-05-26 Radiant Technologies, Inc. High density ferroelectric memory with increased channel modulation and double word ferroelectric memory cell for constructing the same
JPH10189966A (ja) 1996-12-26 1998-07-21 Toshiba Corp 半導体装置及びその製造方法
JPH10313097A (ja) * 1997-05-13 1998-11-24 Sharp Corp 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子
DE19720193C2 (de) * 1997-05-14 2002-10-17 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
US6054355A (en) * 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
JPH1140683A (ja) * 1997-07-22 1999-02-12 Hitachi Ltd 半導体記憶装置及びその製造方法
JPH1168104A (ja) 1997-08-26 1999-03-09 Oki Electric Ind Co Ltd 電界効果トランジスタ及びその製造方法
JPH1168105A (ja) 1997-08-26 1999-03-09 Mitsubishi Electric Corp 半導体装置
US6069381A (en) 1997-09-15 2000-05-30 International Business Machines Corporation Ferroelectric memory transistor with resistively coupled floating gate
JP3544833B2 (ja) * 1997-09-18 2004-07-21 株式会社東芝 半導体装置及びその製造方法
JP2000012708A (ja) * 1998-06-17 2000-01-14 Toshiba Corp 半導体装置及びその製造方法
US6278165B1 (en) 1998-06-29 2001-08-21 Kabushiki Kaisha Toshiba MIS transistor having a large driving current and method for producing the same
JP3809035B2 (ja) * 1998-06-29 2006-08-16 株式会社東芝 Ｍｉｓ型トランジスタおよびその製造方法
JP3223885B2 (ja) * 1998-08-17 2001-10-29 日本電気株式会社 電界効果型半導体メモリ装置およびその製造方法
JP2000252372A (ja) * 1999-02-26 2000-09-14 Sharp Corp 半導体メモリ装置及びその製造方法
US6323580B1 (en) * 1999-04-28 2001-11-27 The Charles Stark Draper Laboratory, Inc. Ferroic transducer
US7084456B2 (en) * 1999-05-25 2006-08-01 Advanced Analogic Technologies, Inc. Trench MOSFET with recessed clamping diode using graded doping
US6313033B1 (en) * 1999-07-27 2001-11-06 Applied Materials, Inc. Ionized metal plasma Ta, TaNx, W, and WNx liners for gate electrode applications
US6159782A (en) * 1999-08-05 2000-12-12 Advanced Micro Devices, Inc. Fabrication of field effect transistors having dual gates with gate dielectrics of high dielectric constant
JP2001102465A (ja) * 1999-09-30 2001-04-13 Rohm Co Ltd 不揮発性メモリ
US7227210B2 (en) * 1999-12-27 2007-06-05 Hynix Semiconductor, Inc. Ferroelectric memory transistor with highly-oriented film on gate insulator
US6642577B2 (en) * 2000-03-16 2003-11-04 Denso Corporation Semiconductor device including power MOSFET and peripheral device and method for manufacturing the same
JP4938921B2 (ja) * 2000-03-16 2012-05-23 康夫 垂井 トランジスタ型強誘電体不揮発性記憶素子
KR20020015761A (ko) * 2000-08-23 2002-03-02 김지영 질화 처리를 이용한 단일 트랜지스터 구조의 강유전체메모리 소자 및 그 제조 방법
JP2002110932A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
DE10053171C2 (de) 2000-10-26 2003-02-06 Infineon Technologies Ag Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus
US6555872B1 (en) * 2000-11-22 2003-04-29 Thunderbird Technologies, Inc. Trench gate fermi-threshold field effect transistors
JP3808702B2 (ja) * 2000-12-28 2006-08-16 株式会社東芝 半導体装置の製造方法
JP4895430B2 (ja) * 2001-03-22 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US6815297B1 (en) * 2002-02-21 2004-11-09 Advanced Micro Devices, Inc. Ultra-thin fully depleted SOI device and method of fabrication
US6452229B1 (en) * 2002-02-21 2002-09-17 Advanced Micro Devices, Inc. Ultra-thin fully depleted SOI device with T-shaped gate and method of fabrication
JP2003332582A (ja) 2002-05-13 2003-11-21 Toshiba Corp 半導体装置及びその製造方法
JP4678760B2 (ja) * 2002-06-21 2011-04-27 マイクロン テクノロジー， インク． メモリセルのアレイ、メモリアレイ、メモリデバイス及び多重状態セルを有するメモリアレイを形成する方法
US20040041214A1 (en) 2002-08-29 2004-03-04 Prall Kirk D. One F2 memory cell, memory array, related devices and methods
US20030235076A1 (en) * 2002-06-21 2003-12-25 Micron Technology, Inc. Multistate NROM having a storage density much greater than 1 Bit per 1F2
JP4080816B2 (ja) * 2002-08-13 2008-04-23 株式会社東芝 電界効果トランジスタの製造方法
US6714435B1 (en) * 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
DE10306315B4 (de) * 2003-02-14 2007-12-20 Qimonda Ag Halbleitervorrichtung und entsprechendes Herstellungsverfahren
JP2004335918A (ja) * 2003-05-12 2004-11-25 Toshiba Corp 半導体記憶装置およびその製造方法
CN1610076A (zh) 2003-06-30 2005-04-27 松下电器产业株式会社 强电介质膜的形成方法以及半导体装置
US7297602B2 (en) * 2003-09-09 2007-11-20 Sharp Laboratories Of America, Inc. Conductive metal oxide gate ferroelectric memory transistor
KR100505713B1 (ko) * 2003-10-22 2005-08-03 삼성전자주식회사 쉘로우 트렌치 소자 분리막 및 쉘로우 트렌치 소자분리막의 형성 방법
JP2005174977A (ja) * 2003-12-08 2005-06-30 Toshiba Corp 強誘電体記憶装置及びその製造方法
US7050330B2 (en) 2003-12-16 2006-05-23 Micron Technology, Inc. Multi-state NROM device
US7269072B2 (en) 2003-12-16 2007-09-11 Micron Technology, Inc. NROM memory cell, memory array, related devices and methods
JP2006049566A (ja) * 2004-08-04 2006-02-16 Toshiba Corp 半導体記憶装置及びその製造方法
KR100634266B1 (ko) * 2004-09-02 2006-10-13 삼성전자주식회사 불휘발성 메모리 장치, 이를 제조하는 방법 및 이를동작시키는 방법
US7795094B2 (en) * 2004-09-02 2010-09-14 Micron Technology, Inc. Recessed gate dielectric antifuse
KR100621563B1 (ko) * 2004-11-03 2006-09-19 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7241691B2 (en) 2005-03-28 2007-07-10 Freescale Semiconductor, Inc. Conducting metal oxide with additive as p-MOS device electrode
JP4361517B2 (ja) * 2005-06-23 2009-11-11 パナソニック株式会社 半導体装置およびその製造方法
US8338887B2 (en) * 2005-07-06 2012-12-25 Infineon Technologies Ag Buried gate transistor
US7202535B2 (en) * 2005-07-14 2007-04-10 Infineon Technologies Ag Manufacturing method for an integrated semiconductor structure and corresponding integrated semiconductor structure
KR100729231B1 (ko) * 2005-08-03 2007-06-15 삼성전자주식회사 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법
US7867845B2 (en) * 2005-09-01 2011-01-11 Micron Technology, Inc. Transistor gate forming methods and transistor structures
US20070082454A1 (en) 2005-10-12 2007-04-12 Infineon Technologies Ag Microelectronic device and method of manufacturing a microelectronic device
US7696574B2 (en) * 2005-10-26 2010-04-13 International Business Machines Corporation Semiconductor substrate with multiple crystallographic orientations
KR100801729B1 (ko) * 2005-11-25 2008-02-11 주식회사 하이닉스반도체 함몰된 게이트구조를 갖는 트랜지스터 및 그 제조방법
JP4775849B2 (ja) * 2006-01-13 2011-09-21 富士通セミコンダクター株式会社 半導体素子及びそれを用いた半導体記憶装置、及びそのデータ書込み方法、データ読出し方法、及びそれらの製造方法
DE102006004405B4 (de) * 2006-01-31 2015-05-13 Infineon Technologies Austria Ag Leistungshalbleiterbauelemente mit einer Driftstrecke und einer hochdielektrischen Kompensationszone und Verfahren zur Herstellung einer Kompensationszone
JP2007266474A (ja) * 2006-03-29 2007-10-11 Hitachi Ltd 半導体記憶装置
KR100680978B1 (ko) 2006-05-04 2007-02-09 주식회사 하이닉스반도체 강유전성램 소자
JP2008027955A (ja) * 2006-07-18 2008-02-07 Toshiba Corp 半導体装置
KR100783278B1 (ko) * 2006-08-31 2007-12-06 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US8736151B2 (en) * 2006-09-26 2014-05-27 Velos Industries, LLC Electric generator
JP2008085178A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体装置及びその製造方法
US7682891B2 (en) * 2006-12-28 2010-03-23 Intel Corporation Tunable gate electrode work function material for transistor applications
US7898009B2 (en) * 2007-02-22 2011-03-01 American Semiconductor, Inc. Independently-double-gated transistor memory (IDGM)
JP4552973B2 (ja) * 2007-06-08 2010-09-29 セイコーエプソン株式会社 半導体装置の製造方法
KR20090009561A (ko) * 2007-07-20 2009-01-23 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP2009206355A (ja) 2008-02-28 2009-09-10 Toshiba Corp 不揮発性半導体メモリ及び不揮発性半導体メモリの製造方法
KR20090009561U (ko) 2008-03-19 2009-09-23 김우석 산업용 호스
US7875919B2 (en) * 2008-03-31 2011-01-25 International Business Machines Corporation Shallow trench capacitor compatible with high-K / metal gate
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
US7936009B2 (en) * 2008-07-09 2011-05-03 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein
US7911028B2 (en) * 2008-07-31 2011-03-22 Nanya Technology Corp. Semiconductor device and method of manufacturing the same
US8003507B2 (en) * 2008-08-18 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of integrating high-K/metal gate in CMOS process flow
US8105931B2 (en) * 2008-08-27 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating dual high-k metal gates for MOS devices
US20100110753A1 (en) * 2008-10-31 2010-05-06 Qimonda Ag Ferroelectric Memory Cell Arrays and Method of Operating the Same
US8097911B2 (en) 2008-12-31 2012-01-17 Intel Corporation Etch stop structures for floating gate devices
KR101584097B1 (ko) 2009-03-23 2016-01-12 삼성전자주식회사 매립 게이트 전극의 형성방법
JP2011014838A (ja) * 2009-07-06 2011-01-20 Toshiba Corp 不揮発性半導体記憶装置
DE102009038710B4 (de) * 2009-08-25 2020-02-27 Infineon Technologies Austria Ag Halbleiterbauelement
WO2011039800A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 半導体装置
US20120261744A1 (en) * 2009-12-24 2012-10-18 Fudan University Microelectronic device structure and manufacturing method thereof
KR101662282B1 (ko) * 2010-01-14 2016-10-05 삼성전자주식회사 고유전율의 보호막 패턴을 포함하는 매립 게이트 패턴을 갖는 반도체 장치 및 이의 제조 방법
JP2011155071A (ja) * 2010-01-26 2011-08-11 Toshiba Corp 半導体記憶装置
JP2011159756A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、及び電子機器
US8796656B2 (en) 2010-06-04 2014-08-05 Micron Technology, Inc. Oxide based memory
US20120028425A1 (en) * 2010-08-02 2012-02-02 Hamilton Lu Methods for fabricating trench metal oxide semiconductor field effect transistors
KR101087837B1 (ko) 2010-08-05 2011-11-30 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 형성 방법
JP2012060063A (ja) * 2010-09-13 2012-03-22 Toshiba Corp 半導体装置及びその製造方法
JP2012174866A (ja) 2011-02-21 2012-09-10 Elpida Memory Inc 半導体装置およびその製造方法
TWI501601B (zh) 2011-08-15 2015-09-21 Mediatek Inc 裝置搜尋的處理方法
US9177870B2 (en) * 2011-12-16 2015-11-03 Taiwan Semiconductor Manufacturing Company Ltd. Enhanced gate replacement process for high-K metal gate technology
US8987091B2 (en) * 2011-12-23 2015-03-24 Intel Corporation III-N material structure for gate-recessed transistors
US8823059B2 (en) * 2012-09-27 2014-09-02 Intel Corporation Non-planar semiconductor device having group III-V material active region with multi-dielectric gate stack
US8796751B2 (en) 2012-11-20 2014-08-05 Micron Technology, Inc. Transistors, memory cells and semiconductor constructions
KR102686060B1 (ko) * 2016-10-26 2024-07-17 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 기록 방법
KR20180106661A (ko) * 2017-03-21 2018-10-01 에스케이하이닉스 주식회사 강유전성 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20160133717A1 (en) 2016-05-12
US20210175340A1 (en) 2021-06-10
CN104798200A (zh) 2015-07-22
US10943986B2 (en) 2021-03-09
US9263672B2 (en) 2016-02-16
CN108054213A (zh) 2018-05-18
US8796751B2 (en) 2014-08-05
EP2923378B1 (en) 2020-01-22
TW201428971A (zh) 2014-07-16
EP3651198A1 (en) 2020-05-13
TWI512992B (zh) 2015-12-11
CN104798200B (zh) 2018-02-02
US20140332750A1 (en) 2014-11-13
US20170133478A1 (en) 2017-05-11
JP2015535146A (ja) 2015-12-07
EP2923378A1 (en) 2015-09-30
US9590066B2 (en) 2017-03-07
EP2923378A4 (en) 2016-08-24
US9882016B2 (en) 2018-01-30
KR101719083B1 (ko) 2017-03-22
KR20150082629A (ko) 2015-07-15
WO2014081518A1 (en) 2014-05-30
CN108054213B (zh) 2021-07-09
US20180122917A1 (en) 2018-05-03
US11594611B2 (en) 2023-02-28
US20140138753A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
JP6181196B2 (ja) トランジスタ、メモリセルおよび半導体構造
US10784374B2 (en) Recessed transistors containing ferroelectric material
US11955156B2 (en) Memory arrays, ferroelectric transistors, and methods of reading and writing relative to memory cells of memory arrays
US11164889B2 (en) Integrated assemblies having ferroelectric transistors with heterostructure active regions
US11515331B2 (en) Integrated assemblies comprising ferroelectric transistors and non-ferroelectric transistors

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150706

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170719

R150 Certificate of patent or registration of utility model

Ref document number: 6181196

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250