KR100783278B1 - 반도체 소자 및 그 제조방법 - Google Patents
반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100783278B1 KR100783278B1 KR1020060083857A KR20060083857A KR100783278B1 KR 100783278 B1 KR100783278 B1 KR 100783278B1 KR 1020060083857 A KR1020060083857 A KR 1020060083857A KR 20060083857 A KR20060083857 A KR 20060083857A KR 100783278 B1 KR100783278 B1 KR 100783278B1
- Authority
- KR
- South Korea
- Prior art keywords
- type
- region
- conductivity type
- collector
- base
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000012535 impurity Substances 0.000 claims abstract description 56
- 150000002500 ions Chemical class 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000010410 layer Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
- H01L29/1008—Base region of bipolar transistors of lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명에서는 반도체 소자 및 그 제조방법에 관해 개시된다.
본 발명에 따른 반도체 소자의 제조방법은 제1도전형의 반도체 기판에 제2도전형의 불순물 이온을 주입하여 제2도전형의 컬렉터 영역을 형성하는 단계; 상기 제2도전형의 컬렉터 영역에 제1도전형의 불순물 이온과 제2도전형의 불순물 이온을 주입하여 제2도전형의 에미터 영역과 제1도전형의 베이스 영역을 형성하는 단계; 상기 제2도전형의 에미터 영역과 상기 제2도전형의 컬렉터 영역에 고농도의 제2도전형의 불순물 이온을 주입하여 에미터와 컬렉터를 형성하는 단계; 및 상기 제1도전형의 반도체 기판에 고농도의 제1도전형의 불순물 이온을 주입하여 베이스를 형성하는 단계가 포함되어 구성되는 것을 특징으로 한다.
바이폴라 정션 트랜지스터, 베이스 폭
Description
도 1 내지 도 5는 본 발명에 따른 반도체 소자의 제조방법을 설명하는 도면.
본 발명에서는 반도체 소자 및 그 제조방법에 관해 개시된다.
바이폴라 정션 트랜지스터(BJT: Bipolar Junction Transistor)는 모스 트랜지스터(MOS TR: Metal Oxide Semiconductor Transistor)에 비해 전류 성능(current performance), 속도(speed), 그레인(grain) 측면에 있어서 우수하기 때문에 아날로그, 파워, RF IC 설계에 있어서 널리 사용되고 있다.
에미터(emitter), 베이스(base) 및 콜렉터(collector)로 구성되는 바이폴라 트랜지스터는 에미터로부터 방출되는 전하의 이동 방향에 따라 수직 바이폴라 트랜지스터와 수평 바이폴라 트랜지스터로 구분할 수 있다.
수직 바이폴라 트랜지스터에서는 에미터로부터 방출된 전하가 반도체 기판 표면에 수직한 방향으로 이동하여 콜렉터로 흐른다. 수직 바이폴라 트랜지스터는 제1 도전형의 에미터, 에미터을 둘러싸는 제2 도전형의 베이스 및 베이스를 둘러싸 는 제1 도전형의 콜렉터로 구성된다.
여기서, 제1 도전형 및 제2 도전형은 각각 p형 및 n형이거나 이와 반대일 수 있고, 이에 따라 각각 pnp 트랜지스터및 npn 트랜지스터로 결정된다.
종래의 수직 pnp 트랜지스터를 제조하는 공정을 살펴보면, 일반적으로 사용되는 p형 반도체 기판에 수직 pnp 트랜지스터를 형성하기 위하여 반도체 기판 위에 n형 에피택셜층을 형성한다. 그리고, 수직 pnp 트랜지스터를 형성할 영역의 이 에피택셜층만을 노출시키는 포토 마스크를 이용하여, 상기 에피택셜층 내에 p형 불순물 이온을 주입한다. 주입된 p형 불순물 이온을 확산시켜 p형 불순물 의 웰(well)을 형성한다. 이러한 p형 불순물의 웰을 콜렉터영역이라 한다.
다음, 이러한 p형 콜렉터영역의 소정의 부분만 노출시키는 포토 마스크를 이용하여 고농도의 n형 불순물 이온을 주입한다. 주입된 고농도의 n형 불순물 이온을 확산시켜, 수직 pnp 트랜지스터 영역에 형성된 p형 콜렉터영역 내에 고농도의 n형 베이스영역을 형성한다.
다음, 이러한 n형 베이스영역의 소정의부분만 노출시키는 포토 마스크를 이용하여, 고농도의 p형 불순물 이온을 주입한다. 주입된 고농도의 p형 불순물 이온을 확산시켜, 수직 pnp 트랜지스터 영역에 형성된 n형 베이스영역 내에 고농도의 p형 에미터영역을 형성한다.
이후, 소자분리막 및 싱크 영역 형성 공정, 에미터/ 베이스/ 콜렉터 전극 형성 공정 및 콘택 형성 공정을 진행하여 바이폴라 트랜지스터를 제조한다.
한편, 종래의 바이폴라 정션 트랜지스터는 고속(high speed) 특성을 구현하 기 위하여 베이스 폭(base width)을 얇게(narrow) 형성하여야 하는데, 평면(planar) 구조이기 때문에 베이스 폭을 얇게 형성하기가 어렵고, 베이스 저항을 감소시키기 위해 베이스 폴리(base poly) 및 에미터 폴리(emitter poly)를 적층으로 사용하기 때문에 공정이 복잡한 문제점이 있다.
본 발명은 베이스 폭이 얇게 형성된 반도체 소자 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 제조방법은 제1도전형의 반도체 기판에 제2도전형의 불순물 이온을 주입하여 제2도전형의 컬렉터 영역을 형성하는 단계; 상기 제2도전형의 컬렉터 영역에 제1도전형의 불순물 이온과 제2도전형의 불순물 이온을 주입하여 제2도전형의 에미터 영역과 제1도전형의 베이스 영역을 형성하는 단계; 상기 제2도전형의 에미터 영역과 상기 제2도전형의 컬렉터 영역에 고농도의 제2도전형의 불순물 이온을 주입하여 에미터와 컬렉터를 형성하는 단계; 및 상기 제1도전형의 반도체 기판에 고농도의 제1도전형의 불순물 이온을 주입하여 베이스를 형성하는 단계가 포함되어 구성되는 것을 특징으로 한다.
본 발명에 따른 반도체 소자는 제1도전형의 반도체 기판에 형성된 제1도전형의 베이스; 상기 제1도전형의 반도체 기판에 형성된 제2도전형의 컬렉터 영역; 상기 제2도전형의 컬렉터 영역 및 상기 제1도전형의 반도체 기판에 형성되는 제1도전형의 베이스 영역; 상기 제1도전형의 베이스 영역에 형성된 제2도전형의 에미터 영역 및 에미터; 및 상기 제2도전형의 컬렉터 영역에 형성된 컬렉터가 포함되어 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자 및 그 제조방법에 대해 상세히 설명하도록 한다.
도 5는 본 발명에 따른 반도체 소자를 설명하는 도면이다.
도 5를 참조하면, 반도체 소자는 P형의 반도체 기판(10)에 P형의 베이스(20) 및 N형의 컬렉터 영역(11)이 형성된다.
그리고, 상기 N형의 컬렉터 영역(11)에 P형의 불순물 이온이 깊게 주입되고 N형의 불순물 이온이 얕게 주입되어 상기 P형의 반도체 기판(10)까지 확산된 P형의 베이스 영역(14)과 N형의 에미터 영역(16)이 형성된다.
여기서, 상기 에미터 영역(16)과 베이스 영역(14)은 확산 계수의 차이를 이용한 자기 정렬 방식으로 형성되는데, 본 발명에서는 급속 열처리 공정을 통해 900~1100℃의 온도에서 20~60초간 열처리가 이루어지도록 하여 베이스 영역(14)의 폭이 최소화되도록 한다.
그리고, 상기 N형의 컬렉터 영역(11) 및 상기 N형의 에미터 영역(16)에 N형의 불순물이 주입되어 컬렉터(18) 및 에미터(19)가 형성된다.
본 발명에서는 상기 컬렉터(18)와 에미터(19) 사이의 전류의 흐름이 수평방향으로 형성되고, 급속 열처리 공정을 통해 베이스 영역(14)이 형성되기 때문에 베이스 폭이 최소화된다.
이하에서는 본 발명에 따른 반도체 소자의 제조방법에 대해 상세히 설명하도 록 한다.
도 1 내지 도 5는 본 발명에 따른 반도체 소자 및 그 제조방법을 설명하는 도면이다.
이하에서 설명하는 P형 불순물 이온 및 N형 불순물 이온은 서로 반대의 것이 주입될 수 있으며, 이에 따라 각각 PNP 트랜지스터및 NPN 트랜지스터로 결정된다.
도 1을 참조하면, 먼저, 소자 분리막이 형성된 P형 반도체 기판(10)상에 포토 레지스트를 도포한 후 현상 및 노광 공정을 이용하여 포토 리지스트 패턴(12)을 형성하고 N형 불순물 이온을 주입하여 콜렉터 영역(11)을 형성한다.
도 2와 도 3을 참조하면, 상기 반도체 기판(10)상에 포토 레지스트를 도포한 후 현상 및 노광 공정을 이용하여 포토 리지스트 패턴(13)을 형성하여 N형 불순물 이온이 주입된 콜렉터 영역(11)에 P형 불순물 이온 및 N형 불순물 이온을 주입한다.
상기 P형 불순물 이온으로 B(Boron)이 사용될 수 있으며, 상기 N형 불순물 이온으로 P(Phosphorous) 또는 As(Arsenic)가 사용되어 얕은 깊이로 주입될 수 있다.
상기 P형 불순물 이온의 주입에 의해 P-베이스 영역(14)이 형성되고, 상기 N형 불순물 이온의 주입에 의해 N+에미터 영역(16)이 형성된다.
베이스 폭은 N형 불순물과 P형 불순물의 확산계수 차이를 이용하여 자기 정렬(self aligned)시키는 방법을 사용한다. 즉, P형 불순물은 N형 불순물보다 확산계수가 커서 수평방향으로 더 많은 확산을 하게 되므로 이에 따라 자기 정렬된 베 이스 폭을 얻을 수 있게 된다.
한편, P형 불순물 이온 및 N형 불순물 이온을 주입한 후, 급속 열처리 공정(RTP: Rapid Thermal Processing)을 수행하여 베이스 폭(Base width)이 최소화 되도록 한다. 도면에서 베이스 폭은 화살표로 표시하였다.
상기 급속 열처리 공정은 900~1100℃의 온도에서 20~60초간 열처리가 이루어진다. 상기 급속 열처리 공정에 의해 확산 계수가 다른 불순물 이온의 확산 정도가 조절되어 상기 베이스 폭이 최소화될 수 있다.
본 발명에서는 도 3에 도시된 바와 같이, 베이스가 형성되어 에미터와 콜렉터 사이의 전류가 수평 방향으로 흐르게 된다.
도 4를 참조하면, 이후 상기 반도체 기판(10)에 포토 레지스트를 도포한 후 현상 및 노광 공정을 이용하여 포토 레지스트 패턴(17)을 형성하고 상기 N+에미터 영역(16) 및 콜렉터 영역(11)에 고농도의 N형 불순물 이온이 주입되도록 한다.
따라서, 상기 N형 불순물 이온의 주입에 따라 에미터(19)와 컬렉터(18)가 형성된다.
도 5를 참조하면, 상기 P형 반도체 기판(10) 상에 포토 레지스트를 도포한 후 현상 및 노광 공정을 이용하여 포토 레지스트 패턴을 형성하고 고농도의 P형 불순물 이온을 주입하여 베이스(20)를 형성한다.
즉, 본 발명에서는 P형 반도체 기판(10)상에 베이스(20)를 형성하고, 상기 P형 반도체 기판(10)에 N형 불순물 이온을 주입한 영역에 컬렉터(18)를 형성한다. 그리고, 상기 N형 불순물 이온을 주입한 영역에 P형 불순물 이온을 주입하고 P형 불순물 이온이 주입된 영역에 N형 불순물 이온을 주입하여 에미터(19)를 형성한다.
상기 컬렉터(18)와 베이스(20) 사이에는 로코스(LOCOS) 공정에 의한 필드 산화막 또는 STI 공정에 의한 트렌치형 산화막이 형성될 수 있으며, 본 발명에서는 상세한 공정에 대한 설명은 생략하였다.
이후, 상기 에미터(19), 컬렉터(18), 베이스(20)에 콘택홀들이 구비된 층간 절연막을 형성한 후 플러그를 형성할 수 있다.
본 발명은 베이스 폭이 얇게 형성되어 high speed 특성을 가진 반도체 소자를 제공할 수 있는 장점이 있다.
Claims (10)
- 제1도전형의 반도체 기판에 제2도전형의 불순물 이온을 주입하여 제2도전형의 컬렉터 영역을 형성하는 단계;상기 제2도전형의 컬렉터 영역에 제1도전형의 불순물 이온과 제2도전형의 불순물 이온을 주입하여 제2도전형의 에미터 영역과 제1도전형의 베이스 영역을 형성하는 단계;상기 제2도전형의 에미터 영역과 상기 제2도전형의 컬렉터 영역에 고농도의 제2도전형의 불순물 이온을 주입하여 에미터와 컬렉터를 형성하는 단계;상기 제1도전형의 반도체 기판에 고농도의 제1도전형의 불순물 이온을 주입하여 베이스를 형성하는 단계가 포함되어 구성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 제2도전형의 에미터 영역과 제1도전형의 베이스 영역을 형성하는 단계는 급속 열처리 공정을 수행하는 단계가 더 포함되어 구성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 2항에 있어서,상기 급속 열처리 공정은 900~1100℃의 온도에서 20~60초간 열처리가 이루어 지는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 제2도전형의 에미터 영역과 제1도전형의 베이스 영역은 자기 정렬되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 제1도전형의 불순물 이온은 B(Boron)인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 제2도전형의 불순물 이온은 P(Phosphorous) 또는 As(Arsenic)인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1도전형의 반도체 기판에 형성된 제1도전형의 베이스;상기 제1도전형의 반도체 기판에 형성된 제2도전형의 컬렉터 영역;상기 제2도전형의 컬렉터 영역 및 상기 제1도전형의 반도체 기판에 형성되는 제1도전형의 베이스 영역;상기 제1도전형의 베이스 영역에 형성된 제2도전형의 에미터 영역 및 에미터; 및상기 제2도전형의 컬렉터 영역에 형성된 컬렉터가 포함되어 구성되는 것을 특징으로 하는 반도체 소자.
- 제 7항에 있어서,상기 에미터 영역과 컬렉터 영역은 수평 방향으로 형성되고 상기 에미터 영역과 컬렉터 영역 사이에 상기 베이스 영역이 형성되는 것을 특징으로 하는 반도체 소자.
- 제 7항에 있어서,상기 제1도전형의 불순물 이온은 B(Boron)인 것을 특징으로 하는 반도체 소자.
- 제 7항에 있어서,상기 제2도전형의 불순물 이온은 P(Phosphorous) 또는 As(Arsenic)인 것을 특징으로 하는 반도체 소자.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060083857A KR100783278B1 (ko) | 2006-08-31 | 2006-08-31 | 반도체 소자 및 그 제조방법 |
| CNA2007101471806A CN101136335A (zh) | 2006-08-31 | 2007-08-30 | 半导体器件及其制造方法 |
| US11/896,206 US7838378B2 (en) | 2006-08-31 | 2007-08-30 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060083857A KR100783278B1 (ko) | 2006-08-31 | 2006-08-31 | 반도체 소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100783278B1 true KR100783278B1 (ko) | 2007-12-06 |
Family
ID=39140049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060083857A KR100783278B1 (ko) | 2006-08-31 | 2006-08-31 | 반도체 소자 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7838378B2 (ko) |
| KR (1) | KR100783278B1 (ko) |
| CN (1) | CN101136335A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100971212B1 (ko) * | 2007-12-28 | 2010-07-20 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7927955B2 (en) * | 2008-06-19 | 2011-04-19 | Freescale Semiconductor, Inc. | Adjustable bipolar transistors formed using a CMOS process |
| US8648443B2 (en) * | 2010-10-20 | 2014-02-11 | Freescale Semiconductor, Inc. | Bipolar transistor with improved stability |
| US8796751B2 (en) * | 2012-11-20 | 2014-08-05 | Micron Technology, Inc. | Transistors, memory cells and semiconductor constructions |
| US20170373174A1 (en) * | 2016-06-25 | 2017-12-28 | Texas Instruments Incorporated | Radiation enhanced bipolar transistor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217202A (ja) * | 2004-01-29 | 2005-08-11 | Fuji Electric Holdings Co Ltd | トレンチ横型半導体装置およびその製造方法 |
| JP2006173336A (ja) * | 2004-12-15 | 2006-06-29 | Renesas Technology Corp | 横型バイポーラトランジスタ |
| JP2006216922A (ja) * | 2005-02-07 | 2006-08-17 | Sony Corp | 横型バイポーラトランジスタ、およびそれを有する半導体装置、ならびにそれらの製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4180827A (en) * | 1977-08-31 | 1979-12-25 | International Business Machines Corporation | NPN/PNP Fabrication process with improved alignment |
| JPS551158A (en) | 1978-09-29 | 1980-01-07 | Hitachi Ltd | Semiconductor device |
| US5387553A (en) * | 1992-03-24 | 1995-02-07 | International Business Machines Corporation | Method for forming a lateral bipolar transistor with dual collector, circular symmetry and composite structure |
| US6563193B1 (en) * | 1999-09-28 | 2003-05-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
2006
- 2006-08-31 KR KR1020060083857A patent/KR100783278B1/ko not_active IP Right Cessation
-
2007
- 2007-08-30 US US11/896,206 patent/US7838378B2/en not_active Expired - Fee Related
- 2007-08-30 CN CNA2007101471806A patent/CN101136335A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217202A (ja) * | 2004-01-29 | 2005-08-11 | Fuji Electric Holdings Co Ltd | トレンチ横型半導体装置およびその製造方法 |
| JP2006173336A (ja) * | 2004-12-15 | 2006-06-29 | Renesas Technology Corp | 横型バイポーラトランジスタ |
| JP2006216922A (ja) * | 2005-02-07 | 2006-08-17 | Sony Corp | 横型バイポーラトランジスタ、およびそれを有する半導体装置、ならびにそれらの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100971212B1 (ko) * | 2007-12-28 | 2010-07-20 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101136335A (zh) | 2008-03-05 |
| US7838378B2 (en) | 2010-11-23 |
| US20080054407A1 (en) | 2008-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8603873B2 (en) | High-gain bipolar junction transistor compatible with complementary metal-oxide-semiconductor (CMOS) process and method for fabricating the same | |
| US6284581B1 (en) | Integration of bipolar and CMOS devices for sub-0.1 micrometer transistors | |
| US6949424B2 (en) | Single poly-emitter PNP using DWELL diffusion in a BiCMOS technology | |
| US5082796A (en) | Use of polysilicon layer for local interconnect in a CMOS or BiCMOS technology incorporating sidewall spacers | |
| KR20170050652A (ko) | 바이폴라 접합 트랜지스터 및 이의 제조 방법 | |
| KR100783278B1 (ko) | 반도체 소자 및 그 제조방법 | |
| EP0706716A1 (en) | Transistors and methods for fabrication thereof | |
| JP2002314077A (ja) | 高電圧ｍｏｓトランジスタ | |
| JPH04239760A (ja) | 半導体装置の製造法 | |
| JPH0645343A (ja) | ボロシリケイトガラススペーサを有する半導体装置及びその製造方法 | |
| US20120244668A1 (en) | Semiconductor devices with layout controlled channel and associated processes of manufacturing | |
| US20090159984A1 (en) | Semiconductor Device and Method for Manufacturing the Same | |
| JP2865045B2 (ja) | 半導体装置の製造方法 | |
| KR100971212B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2881833B2 (ja) | 半導体装置の製造方法 | |
| KR100505622B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JP5105830B2 (ja) | 半導体装置の製造方法 | |
| KR101024869B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR101097980B1 (ko) | 반도체 소자의 제조방법 | |
| JPH01302860A (ja) | バイポーラトランジスタの製造方法 | |
| US20060252214A1 (en) | Bipolar transistor and fabricating method thereof | |
| WO2011007699A1 (ja) | 半導体装置の製造方法及び半導体集積回路装置 | |
| JPH02181931A (ja) | 半導体装置の製造方法 | |
| JPH0353562A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05304260A (ja) | バイポーラトランジスタとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20121026 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |