JP6145493B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6145493B2
JP6145493B2 JP2015223765A JP2015223765A JP6145493B2 JP 6145493 B2 JP6145493 B2 JP 6145493B2 JP 2015223765 A JP2015223765 A JP 2015223765A JP 2015223765 A JP2015223765 A JP 2015223765A JP 6145493 B2 JP6145493 B2 JP 6145493B2
Authority
JP
Japan
Prior art keywords
wiring
oxide
electrode
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015223765A
Other languages
English (en)
Other versions
JP2016029742A (ja
Inventor
小山　潤
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015223765A priority Critical patent/JP6145493B2/ja
Publication of JP2016029742A publication Critical patent/JP2016029742A/ja
Application granted granted Critical
Publication of JP6145493B2 publication Critical patent/JP6145493B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Description

本発明は、トランジスタ、液晶表示装置、及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、半導体回路、記憶装置、撮像装置、表示装置、電気光学装置及び電子機器な
どは全て半導体装置である。
近年、ガラス基板等の絶縁性表面を有する基板上に形成された、厚さ数ｎｍ乃至数百ｎｍ
程度の半導体薄膜により構成されるトランジスタが注目されている。トランジスタは、Ｉ
Ｃ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）及び電気光学装置を始めとした電子デバイ
スに広く応用されている。トランジスタは、特に液晶表示装置等に代表される、画像表示
装置のスイッチング素子として開発が急がれている。アクティブマトリクス型液晶表示装
置では、選択されたスイッチング素子に接続された画素電極と、該画素電極に対応する対
向電極の間に電圧が印加されることにより、画素電極と対向電極との間に配置された液晶
層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。ここで
、アクティブマトリクス型液晶表示装置とは、マトリクス状に配置された画素電極をスイ
ッチング素子により駆動することによって、画面上に表示パターンが形成される方式を採
用した液晶表示装置をいう。
上記のようなアクティブマトリクス型液晶表示装置の用途は拡大しており、画面サイズの
大面積化、高精細化及び高開口率化の要求が高まっている。また、アクティブマトリクス
型液晶表示装置には高い信頼性が求められ、その生産方法には高い生産性及び生産コスト
の低減が求められる。生産性を高め、生産コストを低減する方法の一つに、工程の簡略化
が挙げられる。
アクティブマトリクス型液晶表示装置では、スイッチング素子として主にトランジスタが
用いられている。トランジスタの作製において、フォトリソグラフィ工程を削減または簡
略化することは、工程全体の簡略化のために重要である。例えばフォトリソグラフィ工程
が１つ増加すると、レジスト塗布、プリベーク、露光、現像、ポストベーク等の工程と、
その前後の工程において、被膜の形成及びエッチング工程、更にはレジスト剥離、洗浄及
び乾燥工程等が必要になる。そのため、作製工程におけるフォトリソグラフィ工程が１つ
増加するだけで、工程数が大幅に増加する。そのため、作製工程におけるフォトリソグラ
フィ工程を削減または簡略化するために、数多くの技術開発がなされている。
トランジスタは、チャネル形成領域がゲート電極より下層に設けられるトップゲート型と
、チャネル形成領域がゲート電極より上層に設けられるボトムゲート型に大別される。こ
れらのトランジスタは、少なくとも５枚のフォトマスクにより作製されることが一般的で
ある。
フォトリソグラフィ工程を簡略化させる従来の技術としては、裏面露光、レジストリフロ
ー又はリフトオフ法といった複雑な技術を用いるものが多く、特殊な装置を必要とするも
のが多い。このような複雑な技術を用いることで、これに起因する様々な問題が生じ、歩
留まりの低下の一因となっている。また、トランジスタの電気的特性を犠牲にせざるを得
ないことも多い。
また、トランジスタの作製工程における、フォトリソグラフィ工程を簡略化するための代
表的な手段として、多階調マスク（ハーフトーンマスク又はグレートーンマスクと呼ばれ
るもの）を用いた技術が広く知られている。多階調マスクを用いて作製工程を低減する技
術として、例えば特許文献１が挙げられる。
特開２００３−１７９０６９号公報
本発明の一態様は、トランジスタの作製に用いるフォトリソグラフィ工程を従来よりも少
なくすることを課題の一とする。
本発明の一態様は、低コストで生産性の良い液晶表示装置を提供することを課題の一とす
る。
本発明の一態様は、トランジスタを有する表示装置の作製に用いるフォトマスクの枚数を
従来よりも少なくすることを課題の一とする。
消費電力が低減された液晶表示装置を提供することを課題の一とする。
信頼性の高い液晶表示装置を提供することを課題の一とする。
島状半導体層を形成するための工程を省略し、ゲート電極を形成する工程（同一層で形成
される配線を含む）、ソース電極及びドレイン電極を形成する工程（同一層で形成される
配線を含む）、コンタクトホールを形成する（コンタクトホール以外の絶縁層等の除去を
含む）工程、画素電極（同一層で形成される配線を含む）を形成する工程の４つのフォト
リソグラフィ工程で半導体装置を作製する。
寄生トランジスタ（寄生チャネル）の形成による影響を避けるため、ゲート電極と電気的
に接続する配線の少なくとも一部に、配線の線幅方向の両端部を越えて配線と重なる領域
を設け、コンタクトホール形成時に、該領域と重なる半導体層を除去する。また、外部か
らの画像信号が供給される配線に沿って容量配線の一部を延伸し、容量配線の電位を、画
素電極に供給される電位よりも低い電位とする。
本発明の一態様は、ゲート電極と、ソース電極と、ドレイン電極と、半導体層と、を有す
るトランジスタと、ゲート電極に電気的に接続する第１の配線と、ソース電極に電気的に
接続する第２の配線と、ドレイン電極に電気的に接続する画素電極と、容量配線と、を有
し、半導体層は、第１の配線と、第２の配線と、画素電極と、容量配線と、に重畳し、容
量配線の一部は、第２の配線が延在する方向と平行な方向において、画素電極の端部を越
えて存在していることを特徴とする。
また、容量配線に、第２の配線に沿って存在する延伸部を形成し、該延伸部を、第２の配
線が延在する方向と平行な方向において、画素電極の端部を越えて設ける構成としてもよ
い。
また、延伸部は、第２の配線と平行に設けられている必要はなく、屈曲部または湾曲部を
有していてもよい。
また、容量配線が有する延伸部は、画素電極の一部と重畳してもよい。容量配線と画素電
極を重畳させることで、重畳部を保持容量として機能させることができる。
また、第１の配線の少なくとも一部に、第１の配線の線幅方向の両端部を越えて第１の配
線と重なる領域を設け、該領域に半導体層が存在しないことを特徴とする。
また、本発明の一態様は、基板上に、第１のフォトリソグラフィ工程によりゲート電極と
、ゲート電極に電気的に接続する第１の配線と、容量配線を形成し、ゲート電極と、第１
の配線と、容量配線上にゲート絶縁層を形成し、ゲート絶縁層上に半導体層を形成し、半
導体層上に、第２のフォトリソグラフィ工程によりソース電極及びドレイン電極を形成し
、ソース電極及びドレイン電極上に絶縁層を形成し、第３のフォトリソグラフィ工程にお
いて、ドレイン電極と重なる絶縁層の一部を選択的に除去して行うコンタクトホールの形
成と、第１の配線上の半導体層の少なくとも一部の除去を行い、絶縁層上に、第４のフォ
トリソグラフィ工程により画素電極を形成することを特徴とする。
また、基板とゲート電極の間に、基板からの不純物元素の拡散を防止する機能を有する絶
縁層を設けても良い。
本発明の一態様は、基板上に第１の絶縁層を形成し、第１の絶縁層上に第１の電極を形成
し、第１の電極上に第２の絶縁層を形成し、第２の絶縁層上に半導体層を形成し、半導体
層上に第３の電極と第４の電極を形成し、第３の電極と第４の電極を覆って第３の絶縁層
を形成し、第３の電極または第４の電極と重なる第３の絶縁層の一部を除去して行うコン
タクトホールの形成と、第３の絶縁層、半導体層、及び第２の絶縁層の一部を除去する工
程を、同一の工程で行うことを特徴とする。
第２の絶縁層はゲート絶縁層として機能し、第３の絶縁層は保護絶縁層として機能する。
また、第１の電極はゲート電極として機能し、第３の電極はソース電極またはドレイン電
極の一方として機能し、第４の電極はソース電極またはドレイン電極の他方として機能す
る。
コンタクトホールの形成と、第３の絶縁層、半導体層、及び第２の絶縁層の一部の除去は
、ドライエッチングまたはウェットエッチング、もしくはドライエッチングとウェットエ
ッチングを組み合わせて行うことができる。
ゲート電極、ソース電極、ドレイン電極、もしくはこれらの電極に接続する配線を、銅ま
たはアルミニウムを含む材料で形成することにより、配線抵抗を低減し、信号の遅延を防
ぐことができる。
また、半導体層に酸化物半導体を用いることで、消費電力が少なく、信頼性の高い液晶表
示装置を実現できる。
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減されて高純度化さ
れた酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）は、その後、酸化物半導体に酸素を供給し
て、酸化物半導体内の酸素欠損を低減することによりｉ型（真性）の酸化物半導体又はｉ
型に限りなく近い（実質的にｉ型化した）酸化物半導体とすることができる。ｉ型化また
は実質的にｉ型化された酸化物半導体を用いたトランジスタは、オフ電流が著しく低いと
いう特性を有する。具体的に、高純度化された酸化物半導体は、二次イオン質量分析法（
ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による
水素濃度の測定値が、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下
、より好ましくは５×１０１７／ｃｍ３以下、さらに好ましくは１×１０１６／ｃｍ３以
下とする。
また、ホール効果測定により測定できるｉ型化または実質的にｉ型化された酸化物半導体
のキャリア密度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、
さらに好ましくは１×１０１１／ｃｍ３未満である。また、酸化物半導体のバンドギャッ
プは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。ｉ型
化または実質的にｉ型化された酸化物半導体を用いることにより、トランジスタのオフ電
流を下げることができる。
ここで、酸化物半導体中の、水素濃度のＳＩＭＳ分析について触れておく。ＳＩＭＳ分析
は、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得
ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分
布をＳＩＭＳで分析する場合、対象となる膜が存在する範囲において、値に極端な変動が
無く、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、
測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ
一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域に
おける、水素濃度の最大値または最小値を、当該膜中の水素濃度として採用する。さらに
、当該膜が存在する領域において、最大値を有する山型のピーク、最小値を有する谷型の
ピークが存在しない場合、変曲点の値を水素濃度として採用する。
本発明の一態様によれば、液晶表示装置の作製工程を削減できるため、低コストで生産性
の良い液晶表示装置を提供することができる。
消費電力が少なく、信頼性の高い液晶表示装置を提供することができる。本発明の一態様
は、少なくとも上記課題の一つを解決する。
本発明の一態様を説明する上面図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する上面図及び断面図。 本発明の一態様を説明する上面図及び断面図。 本発明の一態様を説明する回路図。 本発明の一態様を説明する上面図及び断面図。 本発明の一態様を説明する上面図。 本発明の一態様を説明する上面図及び断面図。 本発明の一態様を説明する上面図及び断面図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する上面図及び断面図。 本発明の一態様を説明する図。 電子機器の使用形態の例を説明する図。 酸化物材料の結晶構造を説明する図。 酸化物材料の結晶構造を説明する図。 酸化物材料の結晶構造を説明する図。 酸化物材料の結晶構造を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
また、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同
を避けるために付すものであり、数的に限定するものではない。
また、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実
際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必
ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御
するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、
ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉ
ｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）
を含む。
また、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを
採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることが
ある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて
用いることができるものとする。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
（実施の形態１）
本実施の形態では、フォトマスク数及びフォトリソグラフィ工程数を削減した液晶表示装
置の画素構成および作製方法の一例について、図１乃至図１１を用いて説明する。
図５（Ａ）に、液晶表示装置に用いる半導体装置１００の構成の一例を説明する。半導体
装置１００は、基板１０１上に画素領域１０２と、ｍ個（ｍは１以上の整数）の端子１０
５及び端子１０７を有する端子部１０３と、ｎ個（ｎは１以上の整数）の端子１０６を有
する端子部１０４を有している。また、半導体装置１００は、端子部１０３に電気的に接
続するｍ本の配線２１２と、端子部１０４に電気的に接続するｎ本の配線２１６と、配線
２０３を有している。また、画素領域１０２は、縦ｍ個（行）×横ｎ個（列）のマトリク
ス状に配置された複数の画素１１０を有している。ｉ行ｊ列の画素１１０（ｉ、ｊ）（ｉ
は１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）は、配線２１２−ｉ、配線２１６−ｊ
にそれぞれ電気的に接続されている。また、各画素は、容量電極または容量配線として機
能する配線２０３と電気的に接続され、配線２０３は端子１０７と電気的に接続されてい
る。また、配線２１２−ｉは端子１０５−ｉと電気的に接続され、配線２１６−ｊは端子
１０６−ｊと電気的に接続されている。
端子部１０３及び端子部１０４は外部入力端子であり、外部に設けられた制御回路とＦＰ
Ｃ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等を用いて接続される。外部
に設けられた制御回路から供給される信号は、端子部１０３及び端子部１０４を介して半
導体装置１００に入力される。図５（Ａ）では、端子部１０３を画素領域１０２の左右外
側に形成し、２カ所から信号を入力する構成を示している。また、端子部１０４を画素領
域１０２の上下外側に形成し、２カ所から信号を入力する構成を示している。２カ所から
信号を入力することにより、信号の供給能力が高まるため、半導体装置１００の高速動作
が容易となる。また、半導体装置１００の大型化や高精細化に伴う配線抵抗の増大による
信号遅延の影響を軽減することができる。また、半導体装置１００に冗長性を持たせるこ
とが可能となるため、半導体装置１００の信頼性を向上させることができる。なお、図５
（Ａ）では端子部１０３及び端子部１０４をそれぞれ２カ所設ける構成としているが、そ
れぞれ１カ所設ける構成としても構わない。
図５（Ｂ）は、画素１１０の回路構成を示している。画素１１０は、トランジスタ１１１
と、液晶素子１１２と、容量素子１１３を有している。トランジスタ１１１のゲート電極
は配線２１２−ｉに電気的に接続され、トランジスタ１１１のソース電極またはドレイン
電極の一方は配線２１６−ｊに電気的に接続されている。また、トランジスタ１１１のソ
ース電極またはドレイン電極の他方は、液晶素子１１２の一方の電極と、容量素子１１３
の一方の電極に電気的に接続されている。液晶素子１１２の他方の電極は、電極１１４に
電気的に接続されている。電極１１４の電位は、０Ｖや、ＧＮＤや、共通電位などの固定
電位としておけばよい。容量素子１１３の他方の電極は、配線２０３に電気的に接続され
ている。
トランジスタ１１１は、液晶素子１１２に配線２１６−ｊから供給される画像信号を入力
させるか否かを選択する機能を有する。配線２１２−ｉにトランジスタ１１１をオン状態
とする信号が供給されると、トランジスタ１１１を介して配線２１６−ｊの画像信号が液
晶素子１１２に供給される。液晶素子１１２は、供給される画像信号（電位）に応じて、
光の透過率が制御される。容量素子１１３は、液晶素子１１２に供給された電位を保持す
るための保持容量（Ｃｓ容量ともいう）としての機能を有する。容量素子１１３は、必ず
しも設ける必要はないが、容量素子１１３を設けることにより、トランジスタ１１１がオ
フ状態の時にソース電極とドレイン電極間に流れる電流（オフ電流）に起因する、液晶素
子１１２に与えられた電位の変動を抑制することができる。
また、本実施の形態で開示する画素１１０は、配線２１６−ｊと配線２１６−ｊ＋１の間
に寄生トランジスタ１１５が生じやすく、寄生トランジスタ１１５により配線２１６−ｊ
と配線２１６−ｊ＋１が電気的に接続されてしまう恐れがある。そこで、配線２１６−ｊ
と配線２１６−ｊ＋１の間に寄生トランジスタ１１６を生じさせ、寄生トランジスタ１１
６を常にオフ状態とすることで、配線２１６−ｊと配線２１６−ｊ＋１が電気的に接続さ
れることを防ぐ。
トランジスタ１１１のチャネルが形成される半導体層には、単結晶半導体、多結晶半導体
、微結晶半導体、非晶質半導体等を用いることができる。半導体材料としては、例えば、
シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等
を挙げることができる。
なお、本実施の形態で説明する表示装置は、画素領域内に半導体層が残る構成であるため
、上記半導体層を用いた表示装置を透過型の表示装置として用いる場合は、半導体層を極
力薄くするなどして、可視光の透過率を高めることが好ましい。
また、トランジスタ１１１のチャネルが形成される半導体層に酸化物半導体を用いること
もできる。酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、可視光に対
する透過率が大きい。また、酸化物半導体を適切な条件で加工して得られたトランジスタ
においては、オフ電流を使用時の温度条件下（例えば、２５℃）において、１００ｚＡ（
１×１０−１９Ａ）以下、もしくは１０ｚＡ（１×１０−２０Ａ）以下、さらには１ｚＡ
（１×１０−２１Ａ）以下とすることができる。このため、容量素子１１３を設けなくて
も液晶素子１１２に印加された電位の保持が可能となる。また、消費電力の小さい液晶表
示装置を実現することができるため、トランジスタ１１１のチャネルが形成される半導体
層に酸化物半導体層を用いることが好ましい。
次に、図５で示した画素１１０の構成例について、図１及び図２を用いて説明する。図１
は、画素１１０の平面構成を示す上面図であり、図２は、画素１１０の積層構成を示す断
面図である。なお、図１におけるＡ１−Ａ２、Ｂ１−Ｂ２、Ｃ１−Ｃ２、Ｄ１−Ｄ２、Ｅ
１−Ｅ２の鎖線は、図２（Ａ）乃至図２（Ｅ）における断面Ａ１−Ａ２、断面Ｂ１−Ｂ２
、断面Ｃ１−Ｃ２、断面Ｄ１−Ｄ２、断面Ｅ１−Ｅ２に相当する。
本実施の形態に示すトランジスタ１１１は、ドレイン電極２０６ｂを、Ｕ字型（Ｃ字型、
コの字型、または馬蹄型）のソース電極２０６ａで囲む形状としている。このような形状
とすることで、トランジスタの面積が少なくても、十分なチャネル幅を確保することが可
能となり、トランジスタの導通時に流れる電流（オン電流ともいう）の量を増やすことが
可能となる。
また、画素電極２１０と電気的に接続するドレイン電極２０６ｂと、ゲート電極２０２の
間に生じる寄生容量が大きいと、フィードスルーの影響を受けやすくなるため、液晶素子
１１２に供給された電位が正確に保持できず、表示品位悪化の要因となる。本実施の形態
に示すように、ソース電極２０６ａをＵ字型としてドレイン電極２０６ｂを囲む形状とす
ることで、十分なチャネル幅を確保しつつ、ドレイン電極２０６ｂとゲート電極２０２間
に生じる寄生容量を小さくすることができるため、液晶表示装置の表示品位を向上させる
ことができる。
配線２０３は、容量電極または容量配線として機能する。また、配線２０３の一部は、配
線２１６−ｊまたは配線２１６−ｊ＋１に沿って存在する延伸部２１３を有し、延伸部２
１３は画素電極２１０の一部と重畳している。また、延伸部２１３は、画素電極２１０の
端部２３１及び端部２３２を越えて設けられている。
開口部２０９は、画素電極２１０のうち、透過型の液晶表示装置においてはバックライト
からの光を透過して画像表示に寄与する領域であり、また、反射型の液晶表示装置におい
ては光源となる入射光を反射して画像表示に寄与する領域である。本実施の形態に示す半
導体装置を透過型の液晶表示装置として用いる場合は、画素電極２１０と、２０９の符号
で示す破線の内側が重畳する領域が、開口部２０９に相当する。
また、配線２１２−ｉ上の一部に、領域２２３が形成されている。領域２２３は、配線２
１２−ｉ上に、配線２１２−ｉの線幅方向の両端部を越えて設けられている。なお、領域
２２３は、配線２１２−ｉ上に複数設けてもよい。
断面Ａ１−Ａ２は、トランジスタ１１１及び容量素子１１３の積層構造を示している。ト
ランジスタ１１１は、ボトムゲート構造のトランジスタである。断面Ｂ１−Ｂ２は、開口
部２０９を含む配線２１６−ｊから配線２１６−ｊ＋１までの積層構造を示している。ま
た、断面Ｄ１−Ｄ２は、配線２１６−ｊと、配線２１２−ｉの交差部における積層構造を
示している。また、断面Ｅ１−Ｅ２は、領域２２３の積層構造を示している。
図２（Ａ）に示す断面Ａ１−Ａ２において、基板２００上に下地層２０１が形成され、下
地層２０１上にゲート電極２０２及び配線２０３が形成されている。また、ゲート電極２
０２及び配線２０３上に、ゲート絶縁層２０４と半導体層２０５が形成されている。また
、半導体層２０５上にソース電極２０６ａ及びドレイン電極２０６ｂが形成されている。
また、半導体層２０５の一部に接し、ソース電極２０６ａ及びドレイン電極２０６ｂ上に
絶縁層２０７が形成されている。絶縁層２０７上には画素電極２１０が形成され、絶縁層
２０７に形成されたコンタクトホール２０８を介してドレイン電極２０６ｂに電気的に接
続されている。
配線２０３とドレイン電極２０６ｂが、ゲート絶縁層２０４と半導体層２０５を間に挟ん
で重なっている部分が容量素子１１３として機能する。ゲート絶縁層２０４と半導体層２
０５は誘電体層として機能する。配線２０３と画素電極２１０の間に形成される誘電体層
を多層構造とすることで、一つの誘電体層にピンホールが生じても、ピンホールは他の誘
電体層で被覆されるため、容量素子１１３を正常に機能させることができる。また、酸化
物半導体の比誘電率は１４乃至１６と大きいため、半導体層２０５に酸化物半導体を用い
ると、容量素子１１３の容量値を大きくすることが可能となる。
図２（Ｂ）に示す断面Ｂ１−Ｂ２において、基板２００上に下地層２０１が形成され、下
地層２０１上に配線２０３が形成されている。また、配線２０３上に、ゲート絶縁層２０
４と半導体層２０５が形成され、半導体層２０５上に配線２１６−ｊ及び配線２１６−ｊ
＋１が形成されている。また、半導体層２０５と、配線２１６−ｊ及び配線２１６−ｊ＋
１上に絶縁層２０７が形成されている。また、絶縁層２０７上に画素電極２１０が形成さ
れている。なお、断面Ｂ１−Ｂ２に示す配線２０３は、配線２０３が有する延伸部２１３
の断面でもある。
図２（Ｃ）に示す断面Ｃ１−Ｃ２において、基板２００上に下地層２０１が形成され、下
地層２０１上に配線２０３が形成されている。また、配線２０３上に、ゲート絶縁層２０
４と半導体層２０５が形成されている。また、半導体層２０５上に絶縁層２０７が形成さ
れ、絶縁層２０７上に画素電極２１０が形成されている。なお、断面Ｃ１−Ｃ２に示す配
線２０３は、配線２０３が有する延伸部２１３でもある。断面Ｃ１−Ｃ２において、配線
２０３は画素電極２１０の端部２３１及び端部２３２を越えて設けられている。すなわち
、延伸部２１３は画素電極２１０の端部２３１及び端部２３２を越えて設けられている。
なお、延伸部２１３を有する配線２０３と画素電極２１０は、必ずしも重畳させる必要は
ないが、配線２０３と画素電極２１０を重畳させることで、重畳部をＣｓ容量として機能
させることができる。
図２（Ｄ）に示す断面Ｄ１−Ｄ２において、基板２００上に下地層２０１が形成され、下
地層２０１上に配線２１２−ｉが形成されている。また、配線２１２−ｉ上に、ゲート絶
縁層２０４と半導体層２０５が形成されている。また、半導体層２０５上に配線２１６−
ｊが形成され、配線２１６−ｊ上に絶縁層２０７が形成されている。
図２（Ｅ）に示す断面Ｅ１−Ｅ２において、基板２００上に下地層２０１が形成され、下
地層２０１上に配線２１２−ｉが形成されている。領域２２３では、ゲート絶縁層２０４
、半導体層２０５、及び絶縁層２０７が除去され、配線２１２−ｉが露出している。領域
２２３は、配線２１２−ｉがゲート電極として機能する寄生トランジスタが形成されて、
配線２１６−ｊと配線２１６−ｊ＋１が電気的に接続されることを防ぐために形成する。
領域２２３において、配線２１２−ｉ上の半導体層２０５を除去することで、寄生トラン
ジスタの形成を防ぎ、配線２１６−ｊと配線２１６−ｊ＋１が電気的に接続されることを
防ぐ。
また、本実施の形態で説明する半導体装置は、工程簡略化のため島状半導体層を形成する
ためのフォトリソグラフィ工程やエッチング工程を行わないため、画素領域の全てに半導
体層２０５が残る構成となる。その結果、画素電極２１０がゲート電極として機能し、絶
縁層２０７がゲート絶縁層として機能し、配線２１６−ｊがソース電極またはドレイン電
極の一方として機能し、配線２１６−ｊ＋１がソース電極またはドレイン電極の他方とし
て機能する寄生トランジスタ１１５が生じる。
寄生トランジスタ１１５がｎ型のトランジスタとして機能する場合、画素電極２１０に供
給された、または保持された電位よりも、配線２１６−ｊまたは配線２１６−ｊ＋１の電
位が低くなり、その電位差の絶対値が寄生トランジスタ１１５のしきい値よりも大きくな
ると、画素電極２１０の下に位置する半導体層２０５にキャリアが誘起されることにより
寄生チャネルが形成され、寄生トランジスタ１１５がオン状態となる。
寄生トランジスタ１１５がオン状態となると、配線２１６−ｊと配線２１６−ｊ＋１が電
気的に接続されることとなる。寄生トランジスタ１１５により配線２１６−ｊと配線２１
６−ｊ＋１が電気的に接続されると、双方の画像信号が干渉し、正確な画像信号を液晶素
子１１２に供給することができない。また、開口部２０９の面積を大きくするなどの理由
により、画素電極２１０を配線２１６−ｊや配線２１６−ｊ＋１に近づけると、寄生トラ
ンジスタ１１５の影響がより強くなる。
そこで、配線２０３に延伸部２１３を設け、配線２０３に、液晶素子１１２に供給される
画像信号よりも常に低い電位を供給しておく。配線２０３の電位を常に画像信号よりも低
い電位とすることで、延伸部２１３と重畳する半導体層２０５にキャリアを誘起させず、
配線２１６−ｊと配線２１６−ｊ＋１の間に形成される寄生チャネルを遮断することがで
きる。つまり、延伸部２１３の電位を常に画像信号よりも低い電位とすることで、配線２
１６−ｊと配線２１６−ｊ＋１の電気的な接続を防ぐことができる。
本実施の形態で示す画素では、一つの画素に延伸部２１３を二カ所設ける構成を示してい
るが、延伸部２１３は、配線２１６−ｊと配線２１６−ｊ＋１の間に少なくとも一カ所設
ければよい。また、延伸部２１３は、配線２１６−ｊまたは配線２１６−ｊ＋１と平行に
設けられている必要はなく、屈曲部または湾曲部を有していてもよい。また、図１及び図
２（Ｃ）で示したように、延伸部２１３を画素電極２１０の端部２３１及び端部２３２を
越えて設けることで、寄生トランジスタ１１５の影響を抑制することができる。すなわち
、配線２１６−ｊと配線２１６−ｊ＋１の間に、配線２０３が有する延伸部２１３がゲー
ト電極として機能する寄生トランジスタ１１６を生じさせ、寄生トランジスタ１１６を常
にオフ状態とすることで配線２１６−ｊと配線２１６−ｊ＋１の電気的な接続を防ぐこと
ができる。
なお、後述するコンタクトホール形成工程において、領域２２３のみならず、開口部２０
９の絶縁層２０７及び半導体層２０５を除去することで、寄生トランジスタ１１５の発生
を防ぐことも可能ではあるが、画素領域１０２内の段差が大きくなると、液晶素子の配向
不良等に起因するディスクリネーションが発生し、表示品位を低下させる恐れがある。こ
のため、画素領域１０２内での段差を大きくする絶縁層２０７、半導体層２０５の除去は
行わない方が好ましい。
次に、図１で示した構成とは異なる画素構成例について、図３を用いて説明する。図３（
Ａ）は、画素１２０の平面構成を示す上面図である。図３（Ｂ）に示す断面Ｆ１−Ｆ２は
、図３（Ａ）におけるＦ１−Ｆ２の鎖線で示す部位の断面に相当する。図３に示す画素１
２０は、図１に示した画素１１０と、配線２０３の配置および形状が異なる。なお、図３
（Ａ）におけるＡ１−Ａ２、Ｂ１−Ｂ２、Ｃ１−Ｃ２、Ｄ１−Ｄ２、Ｅ１−Ｅ２の鎖線で
示す部位の構成は、図１及び図２で説明した構成と同じである。
画素１２０は、配線２０３が有する延伸部２１３を、配線２１６−ｊと重畳するように配
置することで、開口部２０９の面積を増加させた構成としている。また、配線２１６−ｊ
と配線２０３の重畳部において、配線２０３の線幅を配線２１６−ｊの線幅よりも大きく
し、配線２０３に、液晶素子１１２に供給される画像信号よりも常に低い電位を供給して
おく。配線２０３の線幅を配線２１６−ｊの線幅よりも大きくし、配線２０３の電位を常
に画像信号よりも低い電位とすることで、寄生トランジスタ１１５による配線２１６−ｊ
と配線２１６−ｊ＋１の電気的な接続を防ぐことができる。
また、配線２０３を画素電極２１０の外周部に沿って重なるように配置することで、配線
２０３をブラックマトリクスとして機能させることができる。
次に、図１及び図３で示した構成とは異なる画素構成例について、図４を用いて説明する
。図４（Ａ）は、画素１３０の平面構成を示す上面図である。図４（Ｂ）に示す断面Ｇ１
−Ｇ２は、図４（Ａ）におけるＧ１−Ｇ２の鎖線で示す部位の断面に相当する。図４に示
す画素１３０は、図３に示した画素１２０とは、コンタクトホール２０８の位置が異なり
、それに伴いドレイン電極２０６ｂと画素電極２１０の形状が異なっている。なお、図４
（Ａ）におけるＣ１−Ｃ２、Ｄ１−Ｄ２、Ｅ１−Ｅ２、Ｆ１−Ｆ２の鎖線で示す部位の構
成は、図１乃至図３で説明した構成と同じである。
画素１３０は、コンタクトホール２０８の位置を容量素子１１３の直上に設けることで、
ドレイン電極２０６ｂを縮小し、開口部２０９の面積を増加させた構成としている。開口
部２０９の面積を増加させることで、バックライトからの光を効率よく取り出すことがで
きるため、明るく表示品位のよい液晶表示装置を作製することができる。また、消費電力
の少ない液晶表示装置を作製することができる。
次に、図１及び図４で示した構成とは異なる画素構成例について、図６を用いて説明する
。図６（Ａ）は、画素１４０の平面構成を示す上面図である。図６（Ｂ）に示す断面Ｈ１
−Ｈ２は、図６（Ａ）におけるＨ１−Ｈ２の鎖線で示す部位の断面に相当する。
図６に示す画素１４０は、容量電極または容量配線として機能する配線２０３とは別に、
寄生トランジスタ１１５の形成を防ぐための配線２４０が形成されている。配線２４０は
配線２１２及び配線２０３と同じ層で形成されている。配線２４０は、配線２１６−ｊま
たは配線２１６−ｊ＋１に沿って存在する延伸部２４１を有し、延伸部２４１は、画素電
極２１０の一部と重畳している。また、延伸部２４１は、画素電極２１０の端部２３１及
び端部２３２を越えて設けられている。
配線２４０の電位を、液晶素子１１２に供給される画像信号よりも常に低い電位とするこ
とで、寄生トランジスタ１１５による配線２１６−ｊと配線２１６−ｊ＋１の電気的な接
続を防ぐことができる。図６に示す画素１４０では、延伸部２４１を二カ所設ける構成を
示しているが、延伸部２４１は、配線２１６−ｊと配線２１６−ｊ＋１の間に少なくとも
一カ所設ければよい。また、延伸部２４１を有する配線２４０と画素電極２１０は、必ず
しも重畳させる必要はないが、配線２４０と画素電極２１０を重畳させることで、重畳部
をＣｓ容量として機能させることができる。
また、配線２０３の電位は、寄生トランジスタの形成を防ぐため、液晶素子１１２に供給
される画像信号よりも常に低い電位とする必要がある。ただし、配線２１２−ｉと同様に
、配線２０３上に領域２２３を形成し、配線２０３上の半導体層２０５を除去することで
、寄生トランジスタの形成を防ぎ、配線２０３の電位を任意の電位に設定することが可能
となる。すなわち、配線２０３上に領域２２３を形成することで、配線２０３の電位を画
像信号よりも高い電位とすることも可能となる。
図７に示す画素１５０は、一つの画素に屈曲部または湾曲部を有する延伸部２４２が一カ
所設けられた構成の一例を示している。延伸部２４２を画素電極２１０の端部２３１及び
端部２３２を越えて設けることで、寄生トランジスタ１１５の影響を抑制することができ
る。すなわち、配線２１６−ｊと配線２１６−ｊ＋１の間に、配線２０３が有する延伸部
２４２がゲート電極として機能する寄生トランジスタ１１６を生じさせ、寄生トランジス
タ１１６を常にオフ状態とすることで配線２１６−ｊと配線２１６−ｊ＋１の電気的な接
続を防ぐことができる。なお、画素１５０は、画素電極２１０と延伸部２４２が重畳しな
い構成を示しているが、画素電極２１０と延伸部２４２を重畳させることで、重畳部をＣ
ｓ容量として機能させることができる。
次に、端子１０５及び端子１０６の構成例について、図８を用いて説明する。図８（Ａ１
）、図８（Ａ２）は、端子１０５の上面図及び断面図をそれぞれ図示している。図８（Ａ
１）におけるＪ１−Ｊ２の鎖線は、図８（Ａ２）における断面Ｊ１−Ｊ２に相当する。ま
た、図８（Ｂ１）、図８（Ｂ２）は、端子１０６の上面図及び断面図をそれぞれ図示して
いる。図８（Ｂ１）におけるＫ１−Ｋ２の鎖線は、図８（Ｂ２）における断面Ｋ１−Ｋ２
に相当する。なお、断面Ｊ１−Ｊ２及び断面Ｋ１−Ｋ２において、Ｊ２及びＫ２は、基板
端部に相当する。
断面Ｊ１−Ｊ２において、基板２００上に下地層２０１が形成され、下地層２０１上に配
線２１２が形成されている。また、配線２１２上に、ゲート絶縁層２０４、半導体層２０
５、及び絶縁層２０７が形成されている。絶縁層２０７上に電極２２１が形成され、電極
２２１は、ゲート絶縁層２０４、半導体層２０５、及び絶縁層２０７に形成されたコンタ
クトホール２１９を介して配線２１２に電気的に接続されている。
断面Ｋ１−Ｋ２において、基板２００上に、下地層２０１、ゲート絶縁層２０４、及び半
導体層２０５が形成されている。半導体層２０５上に配線２１６が形成され、配線２１６
上に絶縁層２０７が形成されている。絶縁層２０７上に電極２２２が形成され、電極２２
２は、絶縁層２０７に形成されたコンタクトホール２２０を介して配線２１６に電気的に
接続されている。
なお、端子１０７の構成も、端子１０５または端子１０６と同様の構成とすることができ
る。
また、画素領域１０２と端子部１０４はｎ本の配線２１６で接続されているが、画素領域
１０２から端子部１０４が有する端子１０６に至るまでの配線２１６の引き回しにおいて
、隣接する配線２１６間の距離が近い場合は、隣接する配線２１６の電位差によって、隣
接する配線２１６間に存在する半導体層２０５中にキャリアが誘起され、隣接する配線２
１６同士が意図せず電気的に接続されてしまう恐れがある。
このような現象は、絶縁層を介して、画素領域１０２から端子部１０４までの領域全体、
もしくは、隣接する配線２１６の間に導電層を設け、該導電層の電位を半導体層２０５中
にキャリアが誘起されない電位としておくことで防ぐことができる。
例えば、半導体層２０５に酸化物半導体を用いる場合、多くの酸化物半導体はｎ型の半導
体となりやすいため、導電層の電位を配線２１６に供給される電位よりも低い電位として
おけばよい。
また、後述するコンタクトホール形成工程において、隣接する配線２１６間の半導体層２
０５を除去することでも、隣接する配線２１６同士の意図しない電気的な接続を防ぐこと
ができる。
図９に、隣接する配線２１６の間に、絶縁層を介して、導電層として配線２５０を設ける
構成を示す。図９（Ａ）は、配線２１６が端子１０６に接続する部位の平面構成を示す上
面図である。図９（Ｂ）に示す断面Ｌ１−Ｌ２は、図９（Ａ）におけるＬ１−Ｌ２の鎖線
で示す部位の断面に相当する。図９（Ａ）において、配線２１６−ｊは端子１０６−ｊに
接続され、配線２１６−ｊ＋１は端子１０６−ｊ＋１に接続され、配線２１６−ｊ＋２は
端子１０６−ｊ＋２に接続されている。なお、配線２５０は、配線２１２と同じ層を用い
て形成することができる。
隣接する配線２１６−ｊと配線２１６−ｊ＋１の間に、ゲート絶縁層２０４を介して配線
２５０が形成されている。また、隣接する配線２１６−ｊ＋１と配線２１６−ｊ＋２の間
に、ゲート絶縁層２０４を介して配線２５０が形成されている。このように、隣接する配
線２１６間に、ゲート絶縁層２０４を介して配線２５０を設け、配線２５０の電位を半導
体層２０５中にキャリアが誘起されない電位としておくことで、隣接する配線２１６同士
の意図しない電気的な接続を防ぐことができる。
続いて、図１を用いて説明した液晶表示装置の画素部の作製方法について、図１０及び図
１１を用いて説明する。なお、図１０及び図１１における断面Ａ１−Ａ２、断面Ｊ１−Ｊ
２、及び断面Ｋ１−Ｋ２は、図１及び図８におけるＡ１−Ａ２、Ｊ１−Ｊ２、及びＫ１−
Ｋ２の鎖線で示した部位の断面図である。
まず、基板２００上に下地層２０１となる絶縁層を５０ｎｍ以上３００ｎｍ以下、好まし
くは１００ｎｍ以上２００ｎｍ以下の厚さで形成する。基板２００は、ガラス基板、セラ
ミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基
板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等
の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば
、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス
等の無アルカリガラス基板を用いるとよい。他に、石英基板、サファイア基板などを用い
ることができる。また、基板２００として、第３世代（５５０ｍｍ×６５０ｍｍ）、第３
．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８
０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３
００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２
００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８
００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）
等のガラス基板を用いることができる。本実施の形態では、基板２００にアルミノホウケ
イ酸ガラスを用いる。
下地層２０１は、窒化アルミニウム、酸化窒化アルミニウム、窒化シリコン、酸化シリコ
ン、窒化酸化シリコンまたは酸化窒化シリコンから選ばれた一又は複数の絶縁層による積
層構造により形成することができ、基板２００からの不純物元素の拡散を防止する機能が
ある。なお、本明細書中において、窒化酸化珪素とは、その組成として、酸素よりも窒素
の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、
組成範囲として酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以
下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲
で含まれるものをいう。下地層２０１は、スパッタリング法、ＣＶＤ法、塗布法、印刷法
等を適宜用いることができる。
本実施の形態では、下地層２０１として、窒化シリコンと酸化シリコンの積層を用いる。
具体的には、基板２００上に窒化シリコンを５０ｎｍの厚さで形成し、該窒化シリコン上
に酸化シリコンを１５０ｎｍの厚さで形成する。なお、下地層２０１中にリン（Ｐ）や硼
素（Ｂ）がドープされていても良い。
また、下地層２０１に、塩素、フッ素などのハロゲン元素を含ませることで、基板２００
からの不純物元素の拡散を防止する機能をさらに高めることができる。下地層２０１に含
ませるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析により得
られる濃度ピークにおいて、１×１０１５／ｃｍ３以上１×１０２０／ｃｍ３以下とすれ
ばよい。
また、下地層２０１として酸化ガリウムを用いてもよい。また、下地層２０１を酸化ガリ
ウムと上記絶縁層の積層構造としてもよい。酸化ガリウムは帯電しにくい材料であるため
、絶縁層のチャージアップによるしきい値電圧の変動を抑えることができる。
次に、下地層２０１上にスパッタリング法、真空蒸着法、またはメッキ法を用いて１００
ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上３００ｎｍ以下の厚さで導電層を形
成し、第１のフォトリソグラフィ工程により、レジストマスクを形成し、導電層を選択的
にエッチング除去し、ゲート電極２０２、配線２０３、配線２１２を形成する。
ゲート電極２０２、配線２０３、配線２１２を形成するための導電層は、モリブデン（Ｍ
ｏ）、チタン（Ｔｉ）、タングステン（Ｗ）タンタル（Ｔａ）、アルミニウム（Ａｌ）、
銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）等の金属材料又
はこれらを主成分とする合金材料を用いて、単層又は積層して形成することができる。
導電層は配線となるため、低抵抗材料であるＡｌやＣｕを用いるのが好ましい。ＡｌやＣ
ｕを用いることで、信号遅延を低減し、高画質化を望むことができる。なお、Ａｌは耐熱
性が低く、ヒロック、ウィスカー、あるいはマイグレーションによる不良が発生しやすい
。Ａｌのマイグレーションを防ぐため、Ａｌに、Ｍｏ、Ｔｉ、Ｗなどの、Ａｌよりも融点
の高い金属材料を積層することが好ましい。また、導電層にＡｌを含む材料を用いる場合
には、以後の工程におけるプロセス最高温度を３８０℃以下とすることが好ましく、３５
０℃以下とするとよい。
また、導電層にＣｕを用いる場合も、マイグレーションによる不良やＣｕ元素の拡散を防
ぐため、Ｍｏ、Ｔｉ、Ｗなどの、Ｃｕよりも融点の高い金属材料を積層することが好まし
い。また、導電層にＣｕを含む材料を用いる場合には、以後の工程におけるプロセス最高
温度を４５０℃以下とすることが好ましい。
本実施の形態では、導電層として下地層２０１上に厚さ５ｎｍのＴｉ層を形成し、Ｔｉ層
上に厚さ２５０ｎｍのＣｕ層を形成する。その後、第１のフォトリソグラフィ工程により
導電層を選択的にエッチング除去し、ゲート電極２０２、配線２０３、配線２１２を形成
する（図１０（Ａ）参照）。
なお、フォトリソグラフィ工程に用いるレジストマスクはインクジェット法で形成しても
よい。インクジェット法では、フォトマスクを使用しないため、更に製造コストを低減す
ることができる。また、レジストマスクはエッチング工程の後に剥離するものとし、各フ
ォトリソグラフィ工程における説明は省くこととする。また、特段の説明が無い限り、本
明細書で言うフォトリソグラフィ工程には、レジストマスクの形成工程と、導電層または
絶縁層のエッチング工程と、レジストマスクの剥離工程が含まれているものとする。
次いで、ゲート電極２０２、配線２０３、配線２１２上にゲート絶縁層２０４を５０ｎｍ
以上８００ｎｍ以下、好ましくは１００ｎｍ以上６００ｎｍ以下の厚さで形成する。ゲー
ト絶縁層２０４には、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコ
ン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウ
ム、酸化タンタル、酸化ガリウム、酸化イットリウム、酸化ランタン、酸化ハフニウム、
ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が導入されたハフニ
ウムシリケート、窒素が導入されたハフニウムアルミネート等を用いることができ、プラ
ズマＣＶＤ法やスパッタリング法等で形成することができる。また、ゲート絶縁層２０４
は単層に限らず異なる層の積層でも良い。例えば、ゲート絶縁層ＡとしてプラズマＣＶＤ
法により窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、ゲート絶縁層Ａの上にゲート
絶縁層Ｂとして酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、ゲート絶縁層２０４
としても良い。
ゲート絶縁層２０４の形成は、スパッタリング法やプラズマＣＶＤ法などの他、μ波（例
えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ法などの成膜方法を適用する
ことができる。
本実施の形態では、ゲート絶縁層２０４として、窒化シリコンと酸化シリコンの積層を用
いる。具体的には、ゲート電極２０２上に窒化シリコンを５０ｎｍの厚さで形成し、該窒
化シリコン上に酸化シリコンを１００ｎｍの厚さで形成する。
また、ゲート絶縁層２０４は保護層としても機能する。Ｃｕを含むゲート電極２０２を、
窒化シリコンを含む絶縁層で覆う構成とすることで、ゲート電極２０２からのＣｕ拡散を
防ぐことができる。
また、ゲート絶縁層２０４には、この後形成する半導体層に酸化物半導体を用いる場合に
は、酸化物半導体と同種の成分を含む絶縁材料を用いてもよい。ゲート絶縁層２０４を異
なる層の積層とする場合には、酸化物半導体に接する層を酸化物半導体と同種の成分を含
む絶縁材料とすればよい。このような材料は酸化物半導体との相性が良く、これをゲート
絶縁層２０４に用いることで、酸化物半導体との界面の状態を良好に保つことができるか
らである。ここで、「酸化物半導体と同種の成分」とは、酸化物半導体の構成元素から選
択される一または複数の元素を意味する。例えば、酸化物半導体がＩｎ−Ｇａ−Ｚｎ系の
酸化物半導体材料によって構成される場合、同種の成分を含む絶縁材料としては酸化ガリ
ウムなどがある。
また、ゲート絶縁層２０４を積層構造とする場合には、酸化物半導体と同種の成分を含む
絶縁材料でなる膜と、該膜の成分材料とは異なる材料を含む膜との積層構造としても良い
。
また、酸化物半導体層に水素、水酸基及び水分がなるべく含まれないようにするために、
酸化物半導体層の成膜の前処理として、スパッタリング装置の予備加熱室で基板２００を
予備加熱し、基板２００やゲート絶縁層２０４に吸着した水素、水分などの不純物を脱離
し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ま
しい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、ゲート
絶縁層２０４の成膜前に、ゲート電極２０２、配線２０３、及び配線２１２まで形成した
基板２００にも同様に行ってもよい。
半導体層２０５に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは
亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸
化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーと
して、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザー
としてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（
Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有
することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物
、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、
Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉ
ｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ
−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用
いることができる。
酸化物半導体層は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、
及びＧａを含有する酸化物半導体である。酸化物半導体層を高純度化するため、この後行
う脱水化または脱水素化は有効である。
ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、インジウム（Ｉｎ）、ガリウム（Ｇａ
）、亜鉛（Ｚｎ）を主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比
率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでもよい。
また、酸化物半導体層は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を
用いることができる。ここで、Ｍは、Ｓｎ、Ｚｎ、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ば
れた一または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ３ＳｎＯ５（Ｚｎ
Ｏ）ｎ（ｎ＞０）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸
化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１
：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１
／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の
原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、
（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２
を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である
。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、
これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高
い移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面
の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。
表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく
、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ま
しくは０．１ｎｍ以下の表面上に形成するとよい。なお、Ｒａは原子間力顕微鏡（ＡＦＭ
：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
結晶性を有する酸化物半導体としては、ｃ軸配向し、かつａｂ面、表面または界面の方向
から見て三角形状または六角形状の原子配列を有し、ｃ軸においては金属原子が層状また
は金属原子と酸素原子とが層状に配列しており、ａｂ面においてはａ軸またはｂ軸の向き
が異なる（ｃ軸を中心に回転した）結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃ
ｒｙｓｔａｌともいう。）を含む酸化物を用いてもよい。
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見
て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な
方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸
化物をいう。
ＣＡＡＣは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡ
ＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明
確に判別できないこともある。
ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ
を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣを支持する基板面、Ｃ
ＡＡＣの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣを構成する個々
の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣ
の表面などに垂直な方向）を向いていてもよい。
ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であっ
たりする。また、その組成などに応じて、可視光に対して透明であったり不透明であった
りする。
このようなＣＡＡＣの例として、膜状に形成され、膜表面または支持する基板面に垂直な
方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察す
ると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められる
結晶を挙げることもできる。
ＣＡＡＣに含まれる結晶構造の一例について図１６乃至図１８を用いて詳細に説明する。
なお、特に断りがない限り、図１６乃至図１８は上方向をｃ軸方向とし、ｃ軸方向と直交
する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の
上半分、下半分をいう。また、図１６において、丸で囲まれたＯは４配位のＯを示し、二
重丸で囲まれたＯは３配位のＯを示す。
図１６（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４
配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原
子のみ示した構造を小グループと呼ぶ。図１６（Ａ）の構造は、八面体構造をとるが、簡
単のため平面構造で示している。なお、図１６（Ａ）の上半分および下半分にはそれぞれ
３個ずつ４配位のＯがある。図１６（Ａ）に示す小グループは電荷が０である。
図１６（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３
配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、
いずれもａｂ面に存在する。図１６（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４
配位のＯがある。また、Ｉｎも５配位をとるため、図１６（Ｂ）に示す構造をとりうる。
図１６（Ｂ）に示す小グループは電荷が０である。
図１６（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構
造を示す。図１６（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位
のＯがある。または、図１６（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の
４配位のＯがあってもよい。図１６（Ｃ）に示す小グループは電荷が０である。
図１６（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構
造を示す。図１６（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位
のＯがある。図１６（Ｄ）に示す小グループは電荷が＋１となる。
図１６（Ｅ）に、２個のＺｎを含む小グループを示す。図１６（Ｅ）の上半分には１個の
４配位のＯがあり、下半分には１個の４配位のＯがある。図１６（Ｅ）に示す小グループ
は電荷が−１となる。
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を
大グループ（ユニットセルともいう。）と呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。図１６（Ａ）に示す
６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の
３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。図１６（Ｂ）に示す５配位のＧ
ａの上半分の１個のＯは、下方向に１個の近接Ｇａを有し、下半分の１個のＯは、上方向
に１個の近接Ｇａを有する。図１６（Ｃ）に示す４配位のＺｎの上半分の１個のＯは、下
方向に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを
有する。この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金
属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にあ
る近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上
方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位の
Ｏの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を
有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（Ｉｎ
またはＳｎ）が上半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため
、５配位の金属原子（ＧａまたはＩｎ）または４配位の金属原子（Ｚｎ）のいずれかと結
合することになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。
また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して
中グループを構成する。
図１７（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ系酸化物の層構造を構成する中グループのモデル図を
示す。図１７（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図１７
（Ｃ）は、図１７（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図１７（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し
、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠
の３として示している。同様に、図１７（Ａ）において、Ｉｎの上半分および下半分には
それぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１７
（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあ
るＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎ
とを示している。
図１７（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ系酸化物の層構造を構成する中グループは、上
から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ
上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがある
Ｚｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半
分および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ
２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して
４配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中
グループが複数結合して大グループを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６
６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４
配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従っ
て、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成する
ためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１
６（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む
小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消され
るため、層構造の合計の電荷を０とすることができる。
具体的には、図１７（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ
系酸化物の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓ
ｎ−Ｚｎ系酸化物の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数
。）とする組成式で表すことができる。
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三
元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−
Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａ
ｌ−Ｚｎ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃ
ｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ
−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−
Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚ
ｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ
系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ
−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物や、Ｉ
ｎ−Ｇａ系酸化物などを用いた場合も同様である。
例えば、図１８（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ系酸化物の層構造を構成する中グループのモ
デル図を示す。
図１８（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ系酸化物の層構造を構成する中グループは、上
から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半
分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１
個ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを
介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である
。この中グループが複数結合して大グループを構成する。
図１８（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１８（Ｃ）は
、図１８（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それ
ぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは
、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合
計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ系酸化物の層構造を構成する中グループは、図１８（Ａ）に示し
た中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた
大グループも取りうる。
具体的には、図１８（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｇａ−Ｚｎ
系酸化物の結晶を得ることができる。なお、得られるＩｎ−Ｇａ−Ｚｎ系酸化物の層構造
は、ＩｎＧａＯ３（ＺｎＯ）ｎ（ｎは自然数。）とする組成式で表すことができる。
ｎ＝１（ＩｎＧａＺｎＯ４）の場合は、例えば、図１９（Ａ）に示す結晶構造を取りうる
。なお、図１９（Ａ）に示す結晶構造において、図１６（Ｂ）で説明したように、Ｇａ及
びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
また、ｎ＝２（ＩｎＧａＺｎ２Ｏ５）の場合は、例えば、図１９（Ｂ）に示す結晶構造を
取りうる。なお、図１９（Ｂ）に示す結晶構造において、図１６（Ｂ）で説明したように
、Ｇａ及びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
次に、スパッタリング法、蒸着法、ＰＣＶＤ法、ＰＬＤ法、ＡＬＤ法またはＭＢＥ法など
を用いて半導体層２０５を成膜する。
半導体層２０５は、好ましくはスパッタリング法により、基板温度を１００℃以上６００
℃以下、好ましくは１５０℃以上５５０℃以下、さらに好ましくは２００℃以上５００℃
以下とし、酸素ガス雰囲気で成膜する。半導体層２０５の厚さは、１ｎｍ以上４０ｎｍ以
下、好ましくは３ｎｍ以上２０ｎｍ以下とする。成膜時の基板温度が高いほど、得られる
半導体層２０５の不純物濃度は低くなる。また、半導体層２０５中の原子配列が整い、高
密度化され、多結晶またはＣＡＡＣが形成されやすくなる。さらに、酸素ガス雰囲気で成
膜することでも、希ガスなどの余分な原子が含まれないため、多結晶またはＣＡＡＣが形
成されやすくなる。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸
素ガスの割合は３０体積％以上、好ましくは５０体積％以上、さらに好ましくは８０体積
％以上とする。なお、半導体層２０５は薄いほど、トランジスタの短チャネル効果が低減
される。ただし、薄くしすぎると界面散乱の影響が強くなり、電界効果移動度の低下が起
こることがある。（図１０（Ｂ）参照）。
半導体層２０５としてＩｎ−Ｇａ−Ｚｎ系酸化物材料をスパッタリング法で成膜する場合
、好ましくは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１
：１：２、２：１：３、または３：１：４で示されるＩｎ−Ｇａ−Ｚｎ系酸化物ターゲッ
トを用いる。前述の原子数比を有するＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いて半導
体層２０５を成膜することで、多結晶またはＣＡＡＣが形成されやすくなる。なお、Ｉｎ
−Ｇａ−Ｚｎ系酸化物半導体は、ＩＧＺＯと呼ぶことができる。
また、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体は、ＩＴＺＯと呼ぶことができる。また、半導体
層２０５としてＩｎ−Ｓｎ−Ｚｎ系酸化物材料をスパッタリング法で成膜する場合、好ま
しくは、原子数比がＩｎ：Ｓｎ：Ｚｎ＝１：１：１、２：１：３、１：２：２、または２
０：４５：３５で示されるＩｎ−Ｓｎ−Ｚｎ系酸化物ターゲットを用いる。前述の原子数
比を有するＩｎ−Ｓｎ−Ｚｎ系酸化物ターゲットを用いて半導体層２０５を成膜すること
で、多結晶またはＣＡＡＣが形成されやすくなる。
本実施の形態では、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いて
スパッタリング法により３０ｎｍの厚さで形成する。また、酸化物半導体層は、希ガス（
代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下におい
てスパッタリング法により形成することができる（図１０（Ｂ）参照）。
また、金属酸化物ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以
上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いることにより、成
膜した酸化物半導体層を緻密な膜とすることができる。
酸化物半導体層を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物など
の不純物が除去された高純度ガスを用いることが好ましい。例えば、スパッタガスとして
アルゴンを用いる場合は、純度９Ｎ、露点−１２１℃、含有Ｈ２Ｏ量０．１ｐｐｂ以下、
含有Ｈ２量０．５ｐｐｂ以下が好ましく、酸素を用いる場合は、純度８Ｎ、露点−１１２
℃、含有Ｈ２Ｏ量１ｐｐｂ以下、含有Ｈ２量１ｐｐｂ以下が好ましい。
酸化物半導体層の成膜は、減圧状態に保持された成膜室内に基板を保持し、基板温度を１
００℃以上６００℃以下好ましくは３００℃以上５００℃以下として行う。なお、第１の
フォトリソグラフィ工程により形成された配線層にＡｌが用いられている場合は、基板温
度を３８０℃以下、好ましくは３５０℃以下とし、また、第１のフォトリソグラフィ工程
により形成された配線層にＣｕが用いられている場合は、基板温度を４５０℃以下とする
。
基板を加熱しながら成膜することにより、成膜した酸化物半導体層に含まれる水素、水分
、水素化物、または水酸化物などの不純物濃度を低減することができる。また、スパッタ
リングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分
が除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体層を成膜する
。
成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ
、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手
段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライ
オポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含
む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で
成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源電力０．５ｋＷ、スパッタガスとして酸素（酸素流量比率１００％）
を用いる条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物
質（パーティクル、ごみともいう）が軽減でき、膜厚分布も均一となるために好ましい。
また、酸化物半導体層中のナトリウム（Ｎａ）、リチウム（Ｌｉ）、カリウム（Ｋ）など
のアルカリ金属の濃度は、Ｎａは５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃ
ｍ−３以下、さらに好ましくは１×１０１５ｃｍ−３以下、Ｌｉは５×１０１５ｃｍ−３
以下、好ましくは１×１０１５ｃｍ−３以下、Ｋは５×１０１５ｃｍ−３以下、好ましく
は１×１０１５ｃｍ−３以下とすることが好ましい。
酸化物半導体は不純物に対して鈍感であり、酸化物半導体中にはかなりの金属不純物が含
まれていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソー
ダ石灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化物半導
体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．
６２１−６３３．）。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導
体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構
成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸
化物半導体層に接する絶縁層が酸化物である場合、当該絶縁層中に拡散してＮａ＋となる
。また、Ｎａは、酸化物半導体層内において、酸化物半導体を構成する金属と酸素の結合
を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方
向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣
化が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジ
スタの特性の劣化と、特性のばらつきは、酸化物半導体層中の水素の濃度が十分に低い場
合において顕著に現れる。したがって、酸化物半導体中の水素の濃度が５×１０１９ｃｍ
−３以下、特に５×１０１８ｃｍ−３以下である場合には、酸化物半導体中のアルカリ金
属の濃度を上記の値にすることが強く求められる。
次いで、第１の加熱処理を行う。この第１の加熱処理によって酸化物半導体層中の過剰な
水素（水や水酸基を含む）を除去（脱水化または脱水素化）し、酸化物半導体層中の不純
物濃度を低減することができる。
第１の加熱処理は、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰
囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の
露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好まし
くは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、２５０℃以上７５０
℃以下、または４００℃以上基板の歪み点未満の温度で行う。ただし、第１のフォトリソ
グラフィ工程により形成された配線層にＡｌが用いられている場合は、加熱処理の温度を
３８０℃以下、好ましくは３５０℃以下とし、また、第１のフォトリソグラフィ工程によ
り形成された配線層にＣｕが用いられている場合は、加熱処理の温度を４５０℃以下とす
る。本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体
層に対して窒素雰囲気下で４５０℃、１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスに
は、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しな
い不活性ガスが用いられる。
例えば、第１の加熱処理として、高温に加熱した不活性ガス中に基板を移動させて入れ、
数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行
ってもよい。
加熱処理を、窒素または希ガスなどの不活性ガス、酸素、超乾燥エアのガス雰囲気下で行
なう場合は、これらの雰囲気に水、水素などが含まれないことが好ましい。また、加熱処
理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好
ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは
０．１ｐｐｍ以下）とすることが好ましい。
第１の加熱処理は、減圧雰囲気または不活性雰囲気で加熱処理を行った後、温度を保持し
つつ酸化性雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは、減圧雰囲気ま
たは不活性雰囲気にて加熱処理を行うと、酸化物半導体層中の不純物濃度を低減すること
ができるが、同時に酸素欠損も生じてしまうためであり、このとき生じた酸素欠損を、酸
化性雰囲気での加熱処理により低減することができる。
このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠
乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体では、キャリア
濃度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３未満、より望まし
くは１．４５×１０１０／ｃｍ３未満となる。例えば、室温（２５℃）でのオフ電流（こ
こでは、単位チャネル幅（１μｍ）あたりの値）は、１００ｚＡ／μｍ（１ｚＡ（ゼプト
アンペア）は１×１０−２１Ａ）以下、望ましくは、１０ｚＡ／μｍ以下となる。また、
８５℃では、１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下、望ましくは１０ｚＡ／
μｍ（１×１０−２０Ａ／μｍ）以下となる。このように、ｉ型化（真性化）または実質
的にｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジス
タ１１１を得ることができる。
また、高純度化された酸化物半導体を有するトランジスタは、しきい値電圧やオン電流な
どの電気的特性に温度依存性がほとんど見られない。また、光劣化によるトランジスタ特
性の変動も少ない。
このように、高純度化し、また、酸素欠損を低減することにより電気的にｉ型（真性）化
した酸化物半導体を有するトランジスタは、電気的特性変動が抑制されており、電気的に
安定である。よって安定した電気的特性を有する酸化物半導体を用いた信頼性の高い液晶
表示装置を提供することができる。
次いで、半導体層２０５上に、ソース電極２０６ａ、ドレイン電極２０６ｂ、及び配線２
１６となる導電層を形成する。ソース電極２０６ａ、ドレイン電極２０６ｂ、及び配線２
１６に用いる導電層は、ゲート電極２０２と同様の材料及び方法で形成することができる
。また、ソース電極２０６ａ、ドレイン電極２０６ｂ、及び配線２１６に用いる導電層と
して、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウ
ム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化ス
ズ（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３
―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることが
できる。
本実施の形態では、導電層として半導体層２０５上に厚さ５ｎｍのＴｉ層を形成し、Ｔｉ
層上に厚さ２５０ｎｍのＣｕ層を形成する。その後、第２のフォトリソグラフィ工程によ
り、レジストマスクを形成し、導電層を選択的にエッチング除去し、ソース電極２０６ａ
、ドレイン電極２０６ｂ、及び配線２１６を形成する（図１０（Ｃ）参照）。
次いで、ソース電極２０６ａ、ドレイン電極２０６ｂ、及び配線２１６上に絶縁層２０７
を形成する（図１１（Ａ）参照）。絶縁層２０７は、ゲート絶縁層２０４または下地層２
０１と同様の材料及び方法で形成することができる。なお、水素や水などが混入しにくい
という点では、スパッタリング法による形成が好適である。絶縁層２０７に水素が含まれ
ると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素の引
き抜きが生じ、酸化物半導体層が低抵抗化（ｎ型化）する恐れがある。従って、絶縁層２
０７は、水素及び水素を含む不純物が含まれない手段を用いて成膜することが重要である
。
絶縁層２０７としては、代表的には酸化シリコン、酸化窒化シリコン、酸化ハフニウム、
酸化アルミニウム、酸化ガリウムなどの無機絶縁材料を用いることができる。酸化ガリウ
ムは帯電しにくい材料であるため、絶縁層のチャージアップによるしきい値電圧の変動を
抑えることができる。なお、半導体層２０５に酸化物半導体を用いる場合、絶縁層２０７
として、または、絶縁層２０７と積層して、酸化物半導体と同種の成分を含む金属酸化物
層を形成してもよい。
本実施の形態では、絶縁層２０７として膜厚２００ｎｍの酸化シリコンをスパッタリング
法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施
の形態では１００℃とする。酸化シリコン層のスパッタリング法による成膜は、希ガス（
代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下にお
いて行うことができる。また、ターゲットには、酸化シリコンまたはシリコンを用いるこ
とができる。例えば、シリコンをターゲットに用いて、酸素を含む雰囲気下でスパッタを
行うと酸化シリコンを形成することができる。
絶縁層２０７の成膜時における成膜室内の残留水分を除去するためには、吸着型の真空ポ
ンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて排気した
成膜室で成膜した絶縁層２０７は、絶縁層２０７中に含まれる不純物の濃度を低減するこ
とができる。また、絶縁層２０７の成膜室内の残留水分を除去するための排気手段として
は、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
絶縁層２０７を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの
不純物が除去された高純度ガスを用いることが好ましい。
次いで、減圧雰囲気下、不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア雰囲
気下で第２の加熱処理（好ましくは２００℃以上６００℃以下、例えば２５０℃以上５５
０℃以下）を行ってもよい。ただし、第１のフォトリソグラフィ工程、または第２のフォ
トリソグラフィ工程により形成された配線層にＡｌが用いられている場合は、加熱処理の
温度を３８０℃以下、好ましくは３５０℃以下とし、また、上記配線層にＣｕが用いられ
ている場合は、加熱処理の温度を４５０℃以下とする。例えば、窒素雰囲気下で４５０℃
、１時間の第２の加熱処理を行ってもよい。第２の加熱処理を行うと、酸化物半導体層の
一部（チャネル形成領域）が絶縁層２０７と接した状態で昇温され、酸素を含む絶縁層２
０７から酸素を半導体層２０５へ供給することができる。なお、上記雰囲気に水、水素な
どが含まれないことが好ましい。
次いで、第３のフォトリソグラフィ工程により、レジストマスクを形成し、ドレイン電極
２０６ｂ上の絶縁層２０７を選択的に除去し、コンタクトホール２０８を形成する。また
、断面Ｋ１−Ｋ２における配線２１６上の絶縁層２０７を選択的に除去し、コンタクトホ
ール２２０を形成する。また、断面Ｊ１−Ｊ２における配線２１２上では、絶縁層２０７
、半導体層２０５、及びゲート絶縁層２０４を選択的に除去し、コンタクトホール２１９
を形成する。（図１１（Ｂ）参照）。なお、図示していないが、本フォトリソグラフィ工
程において、領域２２３もコンタクトホール２１９と同様に形成する。
絶縁層２０７、半導体層２０５、及びゲート絶縁層２０４のエッチングは、ドライエッチ
ングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いる
エッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化
硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）を用いる
ことができる。
ドライエッチングとしては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉ
ｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結
合型プラズマ）エッチング法を用いることができる。また、下地層２０１は基板２００か
らの不純物元素の拡散を防止する機能を有するため、上記エッチングに際して、下地層２
０１が極力エッチングされることのないように、エッチング条件を調整することが好まし
い。
一般に、半導体層のエッチングとコンタクトホールの形成は、異なるフォトリソグラフィ
工程及びエッチング工程により別々に実施されるが、本実施の形態に示す作製工程によれ
ば、一回のフォトリソグラフィ工程とエッチング工程により、同時に実施することが可能
となる。よって、フォトマスクの削減のみならず、フォトリソグラフィ工程そのものを削
減することができ、その後のエッチング工程も削減することができる。すなわち、少ない
フォトリソグラフィ工程により、低コストで、生産性よく液晶表示装置を作製することが
できる。
また、本実施の形態に示す作製工程によれば、酸化物半導体層にフォトレジストが直接形
成されることがない。また、酸化物半導体層のチャネル形成領域が絶縁層２０７で保護さ
れているため、その後のフォトレジストの剥離洗浄工程においても、酸化物半導体層のチ
ャネル形成領域に水分が付着することがないため、トランジスタ１１１の特性バラツキが
低減され、信頼性が向上する。
次いで、絶縁層２０７上に、スパッタリング法、真空蒸着法などを用いて、画素電極２１
０、電極２２１、及び電極２２２となる透光性を有する導電層を３０ｎｍ以上２００ｎｍ
以下、好ましくは５０ｎｍ以上１００ｎｍ以下の厚さで形成する（図１１（Ｃ）参照）。
透光性を有する導電層としては、酸化タングステンを含むインジウム酸化物、酸化タング
ステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを
含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜
鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を
用いることができる。また、１枚乃至１０枚のグラフェンシート（グラファイトの１層分
）よりなる材料を用いてもよい。
本実施の形態では、透光性を有する導電層として厚さ８０ｎｍのＩＴＯ層を形成し、第４
のフォトリソグラフィ工程により、レジストマスクを形成し、透光性を有する導電層を選
択的にエッチングして、画素電極２１０、電極２２１、及び電極２２２を形成する。
画素電極２１０は、コンタクトホール２０８を介してドレイン電極２０６ｂに電気的に接
続される。また、電極２２１はコンタクトホール２１９を介して配線２１２−ｉに電気的
に接続される。また、電極２２２はコンタクトホール２２０を介して配線２１６−ｊに電
気的に接続される。なお、領域２２３には透光性を有する電極を形成しなくてもよい。
また、端子部１０３及び端子部１０４に形成されるコンタクトホール２１９及びコンタク
トホール２２０において、配線２１２及び配線２１６を露出した状態のままとせず、ＩＴ
Ｏなどの酸化物導電性材料で覆うことは重要である。配線２１２及び配線２１６は金属層
であるため、配線２１２及び配線２１６を露出した状態のままとすると、露出表面が酸化
され、ＦＰＣ等との接触抵抗が増大する。接触抵抗の増大は、外部から入力される信号の
遅延や波形のなまりを生じ、外部からの信号が正確に伝達されず、半導体装置の信頼性が
低下してしまう。配線２１２及び配線２１６の露出表面を、ＩＴＯなどの酸化物導電性材
料で覆うことにより、接触抵抗の増大を防ぎ、半導体装置の信頼性を向上させることがで
きる。
本実施の形態によれば、従来よりも少ないフォトリソグラフィ工程により液晶表示装置を
作製することが可能となる。よって、液晶表示装置を低コストで、生産性よく作製するこ
とができる。
本実施の形態では、ボトムゲート構造のトランジスタを例として説明したが、トップゲー
ト構造のトランジスタに適用することも可能である。
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
（実施の形態２）
本実施の形態では、実施の形態１と一部異なる工程例を図１２を用いて説明する。なお、
実施の形態１と同一の箇所には同じ符号を用い、同じ符号の詳細な説明はここでは省略す
る。
まず、実施の形態１と同様に、絶縁表面を有する基板２００上に導電層を形成した後、第
１のフォトリソグラフィ工程、及びエッチング工程によりゲート電極２０２を形成する。
基板２００とゲート電極２０２との間には、下地層となる絶縁層を設けてもよく、本実施
の形態では下地層２０１を設ける。下地層２０１は、基板２００からの不純物元素（Ｎａ
など）の拡散を防止する機能があり、酸化シリコン、酸窒化シリコン、窒化シリコン、酸
化ハフニウム、酸化アルミニウム、酸化ガリウム、酸化ガリウムアルミニウムから選ばれ
た膜で形成することができる。また、該下地層は単層に限らず、上記の複数の膜の積層で
あっても良い。
本実施の形態では、後に成膜する半導体層の成膜温度が２００℃以上４５０℃以下、半導
体層の成膜後の加熱処理の温度が２００℃以上４５０℃以下であるため、ゲート電極２０
２の材料として、銅を下層とし、モリブデンを上層とする積層、または銅を下層とし、タ
ングステンを上層とする積層を用いる。
次いで、実施の形態１と同様に、ゲート電極２０２上にゲート絶縁層２０４をＣＶＤ法や
スパッタ法等を用いて形成する。ここまでの工程を経た断面図を図１２（Ａ）に示す。
次いで、ゲート絶縁層２０４上に、１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体層を形
成する。本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ系酸化物半導
体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用い
て、基板とターゲットの間との距離を１７０ｍｍ、基板温度２５０℃、圧力０．４Ｐａ、
直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下
で膜厚５ｎｍの第１の酸化物半導体層を成膜する。
次いで、基板を配置する雰囲気を窒素、または乾燥空気とし、第１の加熱処理を行う。第
１の加熱処理の温度は、２００℃以上４５０℃以下とする。また、第１の加熱処理の加熱
時間は１時間以上２４時間以下とする。第１の加熱処理によって第１の結晶性酸化物半導
体層１４８ａを形成する（図１２（Ｂ）参照）。
次いで、第１の結晶性酸化物半導体層１４８ａ上に１０ｎｍよりも厚い第２の酸化物半導
体層を形成する。本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ系酸
化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］
）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度４００℃、圧力０．
４Ｐａ、直流（ＤＣ）電源電力０．５ｋＷ、スパッタガスとして酸素のみ、アルゴンのみ
、又はアルゴン及び酸素の混合ガスを用いて、雰囲気下で膜厚２５ｎｍの第２の酸化物半
導体層を成膜する。
次いで、基板を配置する雰囲気を窒素、または乾燥空気とし、第２の加熱処理を行う。第
２の加熱処理の温度は、２００℃以上４５０℃以下とする。また、第２の加熱処理の加熱
時間は１時間以上２４時間以下とする。第２の加熱処理によって第２の結晶性酸化物半導
体層１４８ｂを形成する（図１２（Ｃ）参照）。
以降の工程は、実施の形態１に従って、ソース電極２０６ａや、ドレイン電極２０６ｂや
、絶縁層２０７などを形成し、絶縁層２０７、第１の結晶性酸化物半導体層１４８ａ、及
び第２の結晶性酸化物半導体層１４８ｂを同一のレジストマスクを用いてエッチングする
ことによって、フォトリソグラフィ工程を削減する。
こうして、実施の形態１に従ってトランジスタ１１１を得ることができる。ただし、本実
施の形態を用いた場合、これらのトランジスタのチャネル形成領域を含む半導体層は、第
１の結晶性酸化物半導体層１４８ａ、及び第２の結晶性酸化物半導体層１４８ｂの積層と
なる。第１の結晶性酸化物半導体層１４８ａ、及び第２の結晶性酸化物半導体層１４８ｂ
は、Ｃ軸配向を有している。第１の結晶性酸化物半導体層１４８ａ及び第２の結晶性酸化
物半導体層１４８ｂは、単結晶構造ではなく、非晶質構造でもない構造であり、Ｃ軸配向
を有した結晶（ＣＡＡＣ）を含む酸化物である。なお、第１の結晶性酸化物半導体層１４
８ａ及び第２の結晶性酸化物半導体層１４８ｂは、一部に結晶粒界を有している。
ＣＡＡＣを得るには酸化物半導体膜の堆積初期段階において六方晶の結晶が形成されるよ
うにすることと、当該結晶を種として結晶が成長されるようにすることが肝要である。そ
のためには、基板加熱温度を１００℃以上５００℃以下、好適には２００℃以上４００℃
以下、さらに好適には２５０℃以上３００℃以下にすると好ましい。また、これに加えて
、成膜時の基板加熱温度よりも高い温度で、堆積された酸化物半導体膜を熱処理すること
で膜中に含まれるミクロな欠陥や、積層界面の欠陥を修復することができる。
第１の結晶性酸化物半導体層と第２の結晶性酸化物半導体層の積層を有するトランジスタ
は、トランジスタに光照射が行われ、またはバイアス−熱ストレス（ＢＴ）試験前後にお
いてもトランジスタのしきい値電圧の変化量が低減でき、安定した電気的特性を有する。
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
（実施の形態３）
実施の形態１及び実施の形態２で例示したトランジスタを用いた表示装置の一形態を図１
３に示す。
図１３（Ａ）は、トランジスタ４０１０、及び液晶素子４０１３を、第１の基板４００１
と第２の基板４００６との間にシール材４００５によって封止したパネルの平面図であり
、図１３（Ｂ）は、図１３（Ａ）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５
が設けられ、画素部４００２上に第２の基板４００６が設けられている。よって画素部４
００２は、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液
晶層４００８と共に封止されている。
また、第１の基板４００１上のシール材４００５によって囲まれている領域より外側の領
域に、入力端子４０２０を有し、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃ
ｕｉｔ）４０１８ａ、ＦＰＣ４０１８ｂが接続されている。ＦＰＣ４０１８ａは、別途異
なる基板に作製された信号線駆動回路４００３と電気的に接続され、ＦＰＣ４０１８ｂは
、別途異なる基板に作製された走査線駆動回路４００４と電気的に接続されている。画素
部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８ａ及びＦＰＣ４０１８ｂを
介して、信号線駆動回路４００３及び走査線駆動回路４００４から供給される。
なお、別途異なる基板に作製された駆動回路の接続方法は、特に限定されるものではなく
、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、ＴＣＰ（Ｔａ
ｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａ
ｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。
また、図示していないが、信号線駆動回路４００３または走査線駆動回路４００４は、本
明細書で開示するトランジスタを用いて、基板４００１上に形成してもよい。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）を用いること
ができる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も
適用することができる。
図１３に示す表示装置は、電極４０１５及び配線４０１６を有しており、電極４０１５及
び配線４０１６はＦＰＣ４０１８ａが有する端子と異方性導電層４０１９を介して、電気
的に接続されている。
電極４０１５は、第１の電極４０３０と同じ導電層から形成され、配線４０１６は、トラ
ンジスタ４０１０のソース電極及びドレイン電極と同じ導電層で形成されている。
本実施の形態では、トランジスタ４０１０として、実施の形態１及び実施の形態２で示し
たトランジスタを適用することができる。画素部４００２に設けられたトランジスタ４０
１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことが
でれば特に限定されず、様々な表示素子を用いることができる。
図１３は、表示素子として液晶素子を用いた表示装置の例を示している。図１３において
、表示素子である液晶素子４０１３は、第１の電極４０３０、第２の電極４０３１、及び
液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶
縁層４０３２、絶縁層４０３３が設けられている。第２の電極４０３１は第２の基板４０
０６側に設けられ、第１の電極４０３０と第２の電極４０３１とは液晶層４００８を介し
て積層する構成となっている。
また、４０３５は、第２の基板４００６上に絶縁層で形成された柱状のスペーサであり、
液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のス
ペーサを用いても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜
を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こ
される静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減す
ることができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１
１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明
細書における固有抵抗率の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。チャネル領域
が形成される半導体層に、高純度化された酸化物半導体を用いたトランジスタを用いるこ
とにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の
大きさを有する保持容量を設ければ充分である。
本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、オフ状態
における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号
の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よ
って、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果
を奏する。また、高純度化された酸化物半導体層を用いたトランジスタは、保持容量を設
けなくても、液晶素子に印加された電位の保持が可能となる。
また、本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、比
較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置
の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。ま
た、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製するこ
ともできるため、液晶表示装置の部品点数を削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられ
るが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどを用いることが
できる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別
の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計と
いわれる方法を用いることができる。
また、液晶表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、
反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相
差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなど
を用いてもよい。
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式
（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシ
ャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うこ
とができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラ
ー表示の液晶表示装置に限定されるものではなく、モノクロ表示の液晶表示装置に適用す
ることもできる。
なお、図１３において、第１の基板４００１、第２の基板４００６としては、ガラス基板
の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板
などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒ
ｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィル
ム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、ア
ルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用い
ることもできる。
液晶表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する
画素部に設けられる基板、絶縁層、導電層などの薄膜はすべて可視光の波長領域の光に対
して透光性とする。
表示素子に電圧を印加する第１の電極及び第２の電極（画素電極、共通電極、対向電極な
どともいう）においては、取り出す光の方向、電極が設けられる場所、及び電極のパター
ン構造によって透光性、反射性を選択すればよい。
第１の電極４０３０、第２の電極４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。また、１枚乃至１０枚のグラフェンシート（グラファ
イトの１層分）よりなる材料を用いてもよい。
また、第１の電極４０３０、第２の電極４０３１のいずれか一方はタングステン（Ｗ）、
モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、
ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎ
ｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）
等の金属、又はその合金、若しくはその窒化物から一つ、又は複数種を用いて形成するこ
とができる。
また、第１の電極４０３０、第２の電極４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、
いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたは
その誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しく
はアニリン、ピロール、おとびチオフェンの２種以上からなる共重合体若しくはその誘導
体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好
ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１及び実施の形態２で例示したトランジスタを適用することで、
信頼性の高い液晶表示装置を提供することができる。なお、実施の形態１及び実施の形態
２で例示したトランジスタは上述の表示機能を有する半導体装置のみでなく、電源回路に
搭載されるパワーデバイス、ＬＳＩ等の半導体集積回路、対象物の情報を読み取るイメー
ジセンサ機能を有する半導体装置など様々な機能を有する半導体装置に適用することが可
能である。
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
（実施の形態４）
本実施の形態では、左目用の映像と右目用の映像を高速で切り換える表示装置を用いて、
表示装置の映像と同期する専用の眼鏡を用いて動画または静止画である３Ｄ映像を視認す
る例を図１４を用いて示す。
図１４（Ａ）は表示装置２７１１と、専用の眼鏡本体２７０１がケーブル２７０３で接続
されている外観図を示す。表示装置２７１１には、本明細書で開示する液晶表示装置を用
いることができる。専用の眼鏡本体２７０１は、左目用パネル２７０２ａと右目用パネル
２７０２ｂに設けられているシャッターが交互に開閉することによって使用者が表示装置
２７１１の画像を３Ｄとして認識することができる。
また、表示装置２７１１と専用の眼鏡本体２７０１の主要な構成についてのブロック図を
図１４（Ｂ）に示す。
図１４（Ｂ）に示す表示装置２７１１は、表示制御回路２７１６、表示部２７１７、タイ
ミング発生器２７１３、ソース線側駆動回路２７１８、外部操作手段２７２２及びゲート
線側駆動回路２７１９を有する。なお、キーボード等の外部操作手段２７２２による操作
に応じて、出力する信号を可変する。
タイミング発生器２７１３では、スタートパルス信号などを形成するとともに、左目用映
像と左目用パネル２７０２ａのシャッターとを同期させるための信号、右目用映像と右目
用パネル２７０２ｂのシャッターとを同期させるための信号などを形成する。
左目用映像の同期信号２７３１ａを表示制御回路２７１６に入力して表示部２７１７に表
示すると同時に、左目用パネル２７０２ａのシャッターを開ける同期信号２７３０ａを左
目用パネル２７０２ａに入力する。また、右目用映像の同期信号２７３１ｂを表示制御回
路２７１６に入力して表示部２７１７に表示すると同時に、右目用パネル２７０２ｂのシ
ャッターを開ける同期信号２７３０ｂを右目用パネル２７０２ｂに入力する。
また、左目用の映像と右目の映像を高速で切り換えるため、表示装置２７１１は、発光ダ
イオード（ＬＥＤ）を用いて、時分割によりカラー表示する継時加法混色法（フィールド
シーケンシャル法）とすることが好ましい。
また、フィールドシーケンシャル法を用いるため、タイミング発生器２７１３は、発光ダ
イオードのバックライト部にも同期信号２７３０ａ、２７３０ｂと同期する信号を入力す
ることが好ましい。なお、バックライト部はＲ、Ｇ、及びＢのＬＥＤを有するものとする
。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態５）
本実施の形態においては、上記実施の形態で説明した表示装置を具備する電子機器の例に
ついて説明する。
図１５（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００
２、表示部３００３、キーボード３００４などによって構成されている。上記実施の形態
で示した液晶表示装置を適用することにより、信頼性の高いノート型のパーソナルコンピ
ュータとすることができる。
図１５（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、
外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用
の付属品としてスタイラス３０２２がある。上記実施の形態で示した液晶表示装置を適用
することにより、信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
図１５（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍は、筐体２７０２およ
び筐体２７０４の２つの筐体で構成されている。筐体２７０２および筐体２７０４は、軸
部２７１２により一体とされており、該軸部２７１２を軸として開閉動作を行うことがで
きる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０２には表示部２７０５が組み込まれ、筐体２７０４には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１５（Ｃ）では表示部２７０５）に文章を表示し、左側の
表示部（図１５（Ｃ）では表示部２７０７）に画像を表示することができる。上記実施の
形態で示した液晶表示装置を適用することにより、信頼性の高い電子書籍とすることがで
きる。
また、図１５（Ｃ）では、筐体２７０２に操作部などを備えた例を示している。例えば、
筐体２７０２において、電源端子２７２１、操作キー２７２３、スピーカー２７２５など
を備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と
同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐
体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部
などを備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた
構成としてもよい。
また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍
サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能で
ある。
図１５（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成さ
れている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォ
ン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子
２８０８などを備えている。また、筐体２８００には、携帯型情報端末の充電を行う太陽
電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐
体２８０１内部に内蔵されている。
また、表示パネル２８０２はタッチパネルを備えており、図１５（Ｄ）には映像表示され
ている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
１５（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。上記実施の形態で示した液晶表示装置を適用することにより、信頼性の高い携帯電
話とすることができる。
図１５（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、
接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６な
どによって構成されている。上記実施の形態で示した液晶表示装置を適用することにより
、信頼性の高いデジタルビデオカメラとすることができる。
図１５（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置は、筐体９６
０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示すること
が可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を
示している。上記実施の形態で示した液晶表示装置を適用することにより、信頼性の高い
テレビジョン装置とすることができる。
テレビジョン装置の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作
機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する
情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般
のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信
ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者
と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
１００ 半導体装置
１０１ 基板
１０２ 画素領域
１０３ 端子部
１０４ 端子部
１０５ 端子
１０６ 端子
１０７ 端子
１１０ 画素
１１１ トランジスタ
１１２ 液晶素子
１１３ 容量素子
１１４ 電極
１１５ 寄生トランジスタ
１１６ 寄生トランジスタ
１２０ 画素
１３０ 画素
１４０ 画素
１５０ 画素
２００ 基板
２０１ 下地層
２０２ ゲート電極
２０３ 配線
２０４ ゲート絶縁層
２０５ 半導体層
２０７ 絶縁層
２０８ コンタクトホール
２０９ 開口部
２１０ 画素電極
２１２ 配線
２１３ 延伸部
２１６ 配線
２１９ コンタクトホール
２２０ コンタクトホール
２２１ 電極
２２２ 電極
２２３ 領域
２３１ 端部
２３２ 端部
２４０ 配線
２４１ 延伸部
２４２ 延伸部
２５０ 配線
４００ 基板温度
２７０１ 眼鏡本体
２７０２ 筐体
２７０３ ケーブル
２７０４ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 表示装置
２７１２ 軸部
２７１３ タイミング発生器
２７１６ 表示制御回路
２７１７ 表示部
２７１８ ソース線側駆動回路
２７１９ ゲート線側駆動回路
２７２１ 電源端子
２７２２ 外部操作手段
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１３ 液晶素子
４０１５ 電極
４０１６ 配線
４０１９ 異方性導電層
４０２０ 入力端子
４０３０ 電極
４０３１ 電極
４０３２ 絶縁層
４０３３ 絶縁層
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
１４８ａ 結晶性酸化物半導体層
１４８ｂ 結晶性酸化物半導体層
２０６ａ ソース電極
２０６ｂ ドレイン電極
２７０２ａ 左目用パネル
２７０２ｂ 右目用パネル
２７３０ａ 同期信号
２７３０ｂ 同期信号
２７３１ａ 同期信号
２７３１ｂ 同期信号
４０１８ａ ＦＰＣ
４０１８ｂ ＦＰＣ

Claims (1)

  1. 基板上に、第１のフォトリソグラフィ工程により、ゲート電極として機能する領域を有する第１の配線と、容量配線とを形成し、
    前記第１の配線上及び前記容量配線上に、ゲート絶縁層を形成し、
    前記ゲート絶縁層上に半導体層を形成し、
    第２のフォトリソグラフィ工程により、ソース電極として機能する領域を有する第２の配線と、ドレイン電極とを形成し、
    前記半導体層上、前記第２の配線上、及び前記ドレイン電極上に、絶縁層を形成し、
    第３のフォトリソグラフィ工程により、前記ドレイン電極と重なる前記絶縁層の一部を選択的に除去して第１のコンタクトホールの形成と、前記絶縁層の他の一部、前記半導体層の一部、及び前記ゲート絶縁層の一部を選択的に除去して第２のコンタクトホールの形成と、を行い、
    第４のフォトリソグラフィ工程により、前記絶縁層上に、画素電極として機能する第１の電極と、第２の電極とを形成し、
    前記第１の電極は、前記第１のコンタクトホールを介して、前記ドレイン電極と電気的に接続され、
    前記第２の電極は、前記第２のコンタクトホールを介して、前記第１の配線と電気的に接続され、
    前記半導体層は、前記第１の配線と重なる第１の領域と、前記容量配線と重なる第２の領域と、前記第２の配線と重なる第３の領域と、前記第１の電極と重なる第４の領域とを有することを特徴とする半導体装置の作製方法。
JP2015223765A 2010-09-10 2015-11-16 半導体装置の作製方法 Active JP6145493B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015223765A JP6145493B2 (ja) 2010-09-10 2015-11-16 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010203356 2010-09-10
JP2010203356 2010-09-10
JP2015223765A JP6145493B2 (ja) 2010-09-10 2015-11-16 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011196781A Division JP5841782B2 (ja) 2010-09-10 2011-09-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2016029742A JP2016029742A (ja) 2016-03-03
JP6145493B2 true JP6145493B2 (ja) 2017-06-14

Family

ID=45806382

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011196781A Active JP5841782B2 (ja) 2010-09-10 2011-09-09 半導体装置
JP2015223765A Active JP6145493B2 (ja) 2010-09-10 2015-11-16 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011196781A Active JP5841782B2 (ja) 2010-09-10 2011-09-09 半導体装置

Country Status (4)

Country Link
US (5) US8797487B2 (ja)
JP (2) JP5841782B2 (ja)
KR (7) KR102146949B1 (ja)
TW (6) TWI559406B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11587975B2 (en) 2019-11-14 2023-02-21 Samsung Display Co., Ltd. Display device

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US9142568B2 (en) 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
KR20130106398A (ko) 2010-09-15 2013-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
US9568794B2 (en) * 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
US20150108467A1 (en) * 2010-12-20 2015-04-23 Sharp Kabushiki Kaisha Semiconductor device and display device
JP5663436B2 (ja) * 2011-08-26 2015-02-04 株式会社ジャパンディスプレイ 液晶表示装置
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
JP6033071B2 (ja) 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102683424B (zh) 2012-04-28 2013-08-07 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制作方法
US9196635B2 (en) * 2012-05-24 2015-11-24 Sharp Kabushiki Kaisha Circuit board and display device
KR102071545B1 (ko) * 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI480999B (zh) * 2012-07-16 2015-04-11 J Touch Corp 用於觸控面板的複合式感應電極結構
TWI476934B (zh) * 2012-07-25 2015-03-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板、其顯示器及其製造方法
US8907920B2 (en) 2012-08-13 2014-12-09 J Touch Corporation Complex sensing electrode structure applied to a touch panel
US9625764B2 (en) * 2012-08-28 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI611511B (zh) * 2012-08-31 2018-01-11 半導體能源研究所股份有限公司 半導體裝置
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014130336A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102526654B1 (ko) * 2015-03-03 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 상기 산화물 반도체막을 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
KR102391347B1 (ko) * 2015-04-09 2022-04-28 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 구비한 디스플레이 장치
CN104777653B (zh) * 2015-05-08 2017-12-12 厦门天马微电子有限公司 阵列基板、液晶显示面板和液晶显示装置
GB2556313B (en) * 2016-02-10 2020-12-23 Flexenable Ltd Semiconductor patterning
JP2019053117A (ja) * 2017-09-13 2019-04-04 シャープ株式会社 位置入力機能付き表示装置
CN108231798A (zh) * 2018-01-05 2018-06-29 京东方科技集团股份有限公司 一种待检测的显示面板、显示面板及显示装置
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
CN112509467B (zh) * 2020-11-27 2022-03-08 合肥维信诺科技有限公司 显示基板、静电释放装置及方法
CN114236930B (zh) * 2022-02-18 2022-07-15 成都中电熊猫显示科技有限公司 阵列基板以及显示装置

Family Cites Families (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04180237A (ja) * 1990-11-15 1992-06-26 Seiko Epson Corp 薄膜トランジスター及びその製造方法
JP3172840B2 (ja) 1992-01-28 2001-06-04 株式会社日立製作所 アクティブマトリクス基板の製造方法および液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0792494A (ja) * 1993-09-20 1995-04-07 Dainippon Printing Co Ltd アクティブマトリクス基板およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3505016B2 (ja) * 1995-09-27 2004-03-08 大日本印刷株式会社 薄膜トランジスタ基板
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US6682961B1 (en) 1995-12-29 2004-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4131297B2 (ja) * 1997-10-24 2008-08-13 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
TW559683B (en) 1998-09-21 2003-11-01 Advanced Display Kk Liquid display device and manufacturing process therefor
CN1139837C (zh) 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000267140A (ja) 1999-03-16 2000-09-29 Fujitsu Ltd 液晶表示装置の製造方法
JP3723389B2 (ja) * 1999-10-27 2005-12-07 三洋電機株式会社 アクティブマトリクス型表示装置
US6724443B1 (en) 1999-03-18 2004-04-20 Sanyo Electric Co., Ltd. Active matrix type display device
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW578028B (en) 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
KR100686224B1 (ko) 2000-01-07 2007-02-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
JP4414568B2 (ja) 2000-07-24 2010-02-10 三菱電機株式会社 液晶表示装置のｔｆｔアレイ基板製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002311448A (ja) 2001-02-06 2002-10-23 Advanced Display Inc 液晶表示装置及びその製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
JP2003179069A (ja) 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100930916B1 (ko) * 2003-03-20 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP2005302808A (ja) * 2004-04-07 2005-10-27 Sharp Corp 薄膜トランジスタアレイ基板の製造方法
KR100544144B1 (ko) * 2004-05-22 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
KR101157386B1 (ko) 2005-02-02 2012-06-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
KR101085451B1 (ko) * 2005-02-11 2011-11-21 삼성전자주식회사 표시장치용 박막트랜지스터 기판과 그 제조방법
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
KR101255327B1 (ko) 2005-12-27 2013-04-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
KR100966453B1 (ko) * 2005-12-30 2010-06-28 엘지디스플레이 주식회사 액정표시소자 제조방법
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US7884364B2 (en) 2006-12-12 2011-02-08 Lg Display Co., Ltd. Array substrate, method of manufacturing the same, and method of repairing line in the same
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
CN101568876B (zh) * 2007-01-17 2011-09-28 夏普株式会社 液晶显示面板和液晶显示装置
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8349671B2 (en) 2007-09-03 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
JP5489445B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
TWI475282B (zh) * 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
KR101525883B1 (ko) * 2008-07-14 2015-06-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5299768B2 (ja) 2009-01-26 2013-09-25 Ｎｌｔテクノロジー株式会社 薄膜トランジスタアレイ基板及びその製造方法並びに液晶表示装置
US8436350B2 (en) 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
KR101759504B1 (ko) 2009-10-09 2017-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
CN103984176B (zh) 2009-10-09 2016-01-20 株式会社半导体能源研究所 液晶显示装置及包括该液晶显示装置的电子设备
KR101113394B1 (ko) * 2009-12-17 2012-02-29 삼성모바일디스플레이주식회사 액정표시장치의 어레이 기판
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8797487B2 (en) * 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US9142568B2 (en) 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
KR20130106398A (ko) 2010-09-15 2013-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11587975B2 (en) 2019-11-14 2023-02-21 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
TW201701364A (zh) 2017-01-01
TWI816470B (zh) 2023-09-21
US8797487B2 (en) 2014-08-05
KR20220098328A (ko) 2022-07-12
JP5841782B2 (ja) 2016-01-13
TWI651782B (zh) 2019-02-21
US20120062813A1 (en) 2012-03-15
KR102146949B1 (ko) 2020-08-24
TW201227834A (en) 2012-07-01
JP2012078823A (ja) 2012-04-19
TW202404103A (zh) 2024-01-16
TWI771691B (zh) 2022-07-21
US20140335653A1 (en) 2014-11-13
KR20200034980A (ko) 2020-04-01
TW201824399A (zh) 2018-07-01
JP2016029742A (ja) 2016-03-03
US10170500B2 (en) 2019-01-01
KR20230150907A (ko) 2023-10-31
KR102094926B1 (ko) 2020-03-30
US11043509B2 (en) 2021-06-22
TWI697054B (zh) 2020-06-21
KR102415225B1 (ko) 2022-07-01
KR20190062345A (ko) 2019-06-05
TW202312280A (zh) 2023-03-16
TWI559406B (zh) 2016-11-21
TWI612586B (zh) 2018-01-21
US9490350B2 (en) 2016-11-08
TW202113985A (zh) 2021-04-01
US20210313353A1 (en) 2021-10-07
KR20120026996A (ko) 2012-03-20
US20190139988A1 (en) 2019-05-09
KR20210158365A (ko) 2021-12-30
KR20210064136A (ko) 2021-06-02
US20170025440A1 (en) 2017-01-26
TW201926477A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
JP6145493B2 (ja) 半導体装置の作製方法
JP6317421B2 (ja) 半導体装置
JP5933878B2 (ja) 半導体装置
JP5925449B2 (ja) 液晶表示装置の作製方法
JP2023159142A (ja) 表示装置
JP6059968B2 (ja) 半導体装置、及び液晶表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170515

R150 Certificate of patent or registration of utility model

Ref document number: 6145493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250