JP6117282B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6117282B2
JP6117282B2 JP2015129552A JP2015129552A JP6117282B2 JP 6117282 B2 JP6117282 B2 JP 6117282B2 JP 2015129552 A JP2015129552 A JP 2015129552A JP 2015129552 A JP2015129552 A JP 2015129552A JP 6117282 B2 JP6117282 B2 JP 6117282B2
Authority
JP
Japan
Prior art keywords
transistor
capacitor
memory cell
film
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015129552A
Other languages
English (en)
Other versions
JP2015233144A (ja
Inventor
齋藤　利彦
利彦 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015129552A priority Critical patent/JP6117282B2/ja
Publication of JP2015233144A publication Critical patent/JP2015233144A/ja
Application granted granted Critical
Publication of JP6117282B2 publication Critical patent/JP6117282B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/714—Electrodes having non-planar surfaces, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H10D84/813—Combinations of field-effect devices and capacitor only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Description

半導体記憶装置に関する。
ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は、１つのト
ランジスタと１つのキャパシタで１ビット分のデータを記憶することができる半導体記憶
装置である。ＤＲＡＭは、単位メモリセルあたりの面積が小さく、モジュール化した際の
集積が容易であり、かつ安価に製造できる。
ＤＲＡＭは、キャパシタに蓄積した電荷がトランジスタのオフ電流によってリークしてし
まうため、必要な電荷が失われる前に充電し直す（リフレッシュする）必要があった。
特開２０１０−１４７３９２号公報
図１１（Ａ）に示すＤＲＡＭの回路図を用いて説明する。ＤＲＡＭは、ビット線ＢＬと、
ワード線ＷＬと、センスアンプＳＡｍｐと、トランジスタＴｒと、キャパシタＣと、を有
する。
キャパシタＣに保持された電位は、図１１（Ｂ）に示すようにトランジスタＴｒを介した
リークにより、時間の経過とともに徐々に低減していく。当初Ｖ０からＶ１まで充電され
た電位は、一定時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。
この期間を保持期間Ｔ＿１とする。即ち、２値メモリセルの場合、保持期間Ｔ＿１の間に
リフレッシュをする必要がある。
特許文献１に記載の発明では、シリコンでなる半導体基板にチャネルが形成されるトラン
ジスタの構造を工夫し、オフ電流を低減することを提案している。しかしながら、該トラ
ンジスタのオフ電流を十分に小さくすることは難しい。よって、従来のＤＲＡＭでは記憶
した情報を書き換えない場合であっても、所定の周期（例えば、１秒間に数十回）で記憶
素子をリフレッシュする必要があった。
一方、単位面積あたりのメモリモジュールの記憶容量を増加させるためには、ＤＲＡＭを
縮小化するだけでは限界があり、１メモリセルあたりに複数のデータを記憶する多値化が
求められている。
次に、ｄａｔａ１およびｄａｔａ２を読み出し可能とした３値メモリセルについて説明す
る。図１１（Ｃ）において、ｄａｔａ２を読み出す限界点はＶ１となり、ｄａｔａ２を読
み出すことができる期間を保持期間Ｔ＿２とする。保持期間Ｔ＿２は、２値メモリセルの
保持期間Ｔ＿１と比べて、その期間が短いことがわかる。そのため、さらにリフレッシュ
の頻度を上げる必要があった。よって、読み出しの正確さを考慮すると多値メモリセルは
実現が困難であった。
そこで、単位面積あたりのメモリモジュールの記憶容量を増加させることを課題の一とす
る。
また、消費電力の小さなメモリモジュールを提供することを課題の一とする。
メモリセルの多値化および積層構造化によって、単位面積あたりのメモリモジュールの記
憶容量を増加させる。
本発明の一態様は、ビット線と、二以上のワード線と、トランジスタおよびキャパシタか
らなるサブメモリセルを二以上有するメモリセルと、を有し、トランジスタのソースまた
はドレインの一方がビット線と接続し、トランジスタのソースまたはドレインの他方がキ
ャパシタと接続し、トランジスタのゲートがワード線の一と接続し、キャパシタの容量が
各サブメモリセルで異なることを特徴とする半導体記憶装置である。
キャパシタからの電荷の消失は、トランジスタのオフ電流によって起こる。オフ電流とは
、トランジスタがオフ状態のときソースおよびドレイン間を流れる電流であり、オフ電流
が流れることによりキャパシタに蓄積された電荷は時間の経過とともに消失してしまう。
このような現象を回避するためにオフ電流の小さいトランジスタを用いることで、キャパ
シタの電位の保持期間を延ばすことができる。
トランジスタのオフ電流は、半導体膜のキャリアの再結合に起因して起こる。そのため、
半導体膜のバンドギャップが大きいほど、また、キャリアの再結合中心となる不純物が少
ないほどオフ電流は流れにくくなる。例えば、トランジスタは、高純度化された、バンド
ギャップが２．５ｅＶ以上、好ましくは２．８ｅＶ以上、さらに好ましくは３ｅＶ以上の
酸化物半導体膜、炭化シリコン膜または窒化ガリウム膜などを用いればよい。
特に、酸化物半導体膜はスパッタリング装置などで容易に成膜可能であり、かつ本発明の
一態様に係る酸化物半導体膜を活性層に用いたトランジスタは低いオフ電流を実現するた
め、本発明の実施に適した材料である。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏからなる酸化物半
導体膜を用いたトランジスタのオフ電流は、１×１０−１８Ａ以下、高純度化されたＩｎ
−Ｇａ−Ｚｎ−Ｏからなる酸化物半導体膜を用いたトランジスタのオフ電流は、１×１０
−２１Ａ以下、さらに不純物を低減していくと１×１０−２４Ａ以下という極めて小さな
値をとる。これは、シリコンでなる半導体基板にチャネルが形成されるトランジスタのオ
フ電流の実に１０１４分の１〜１０８分の１であり、キャパシタの電荷の保持期間は１０
８〜１０１４倍にもなる。
このように、オフ電流の小さなトランジスタを用いることで、リフレッシュの頻度を低減
してもキャパシタの電荷を長期間保持することができる。
また、リフレッシュの頻度を低減することによって、消費電力を小さくすることができる
。
また、電荷の消失がほとんど起こらないことによって微小な容量の差が判別可能となるた
め、キャパシタのサイズを小さくできる。メモリセルを縮小化できるため、メモリモジュ
ールの小面積化が実現可能となる。
さらに、キャパシタの容量の異なる二以上のサブメモリセルを組み合わせてメモリセルを
構成することによって、容量の差を利用した多値メモリセルを実現することができる。
例えば、メモリセルを容量Ｃ１のキャパシタを有する第１のサブメモリセル（、容量Ｃ２
のキャパシタを有する第２のサブメモリセル）乃至容量Ｃｎのキャパシタを有する第ｎの
サブメモリセル（ｎは二以上の自然数）で構成する。ここで、Ｃ１（：Ｃ２）：Ｃｎ＝１
（：２）：２ｎ−１とすることで、メモリセルに保持される電位の組み合わせが２ｎ組で
き、２ｎ値メモリセルを作製することができる。ただし、ｎの値が大きくなるとキャパシ
タの面積も大きくしなくてはならない。そのため、ｎの値が大きくなると小面積化には不
利となることがある。また、電位の読み出しが困難になることがあるため、ｎを適切な範
囲とすることが好ましい。例えば、ｎを２〜８、好ましくは３〜５とすればよい。
また、本発明の一態様は、サブメモリセルを重畳してメモリセルとすることができる。こ
れは、酸化物半導体膜がスパッタリング法などで形成できるためである。サブメモリセル
を重畳して設けることで小さな面積のメモリセルを作製でき、単位面積あたりのメモリモ
ジュールの記憶容量をさらに増加させることができる。
または、メモリセルを重畳して設ける構成としても構わない。サブメモリセルのサイズは
キャパシタの面積の寄与が大きい。最も容量の大きなキャパシタを有するサブメモリセル
（最大サブメモリセルともいう。）と、最も容量の小さなキャパシタを有するサブメモリ
セル（最小サブメモリセルともいう。）とを重畳すると、２ｎ値メモリセルの面積は、最
大サブメモリセルの大きさとなる。即ち、メモリセルを並べてモジュール化した際に、最
大サブメモリセルの面積に応じた個数を集積することになる。また、サブメモリセルを同
一層に配置してメモリセルを作製し、その後同じサイズのメモリセルを重畳することで、
モジュール化した際にスペースの無駄が生じにくい構造となる。よって、単位面積あたり
のメモリモジュールの記憶容量をさらに増加することができる。
また、本発明の一態様である半導体装置は、ビット線と、二以上のワード線と、トランジ
スタおよびキャパシタからなるサブメモリセルを二以上有するメモリセルと、第１の選択
トランジスタと、第２の選択トランジスタと、アンプと、第１の選択線と、第２の選択線
と、サブビット線と、を有し、第１の選択トランジスタのゲートが第１の選択線と接続し
、第１の選択トランジスタのソースまたはドレインの一方がビット線と接続し、第１の選
択トランジスタのソースまたはドレインの他方がサブビット線に接続し、サブビット線を
介して、第１の選択トランジスタと、各サブメモリセルにあるトランジスタのソースまた
はドレインの一方、およびアンプの一端と、が接続し、アンプの他端が第２の選択トラン
ジスタのソースまたはドレインの一方と接続し、第２の選択トランジスタのソースまたは
ドレインの他方がビット線と接続し、第２の選択トランジスタのゲートが第２の選択線と
接続し、トランジスタのソースまたはドレインの他方がキャパシタと接続し、トランジス
タのゲートがワード線の一と接続し、キャパシタの容量がサブメモリセルごとに異なる。
従来のＤＲＡＭでは、読み出しの際、ビット線の寄生容量が上乗せされることによって、
メモリセルのキャパシタに一定の容量が必要であった。本発明の一態様のように、サブビ
ット線を各メモリセルに設けることで、読み出しの際のビット線の寄生容量の影響を低減
することができる。即ち、多値化した際にデータの識別が容易になる。よって、メモリセ
ルにおけるキャパシタの容量を一層低減することができる。
メモリセルの多値化および積層構造化によって、単位面積あたりのメモリモジュールの記
憶容量を増加させることができる。
また、リフレッシュの頻度を低減させることで、メモリモジュールの消費電力を低減する
ことができる。
半導体記憶装置の例を示す回路図。 半導体記憶装置の書き込みを説明する回路図。 半導体記憶装置の書き込みおよび読み出しを説明する回路図。 半導体記憶装置の例を示す回路図。 半導体記憶装置のモジュール化の例を示す回路図。 半導体記憶装置のメモリセルの断面構造を説明する図。 半導体記憶装置のメモリモジュールの断面構造を説明する図。 半導体記憶装置のメモリモジュールの断面構造を説明する図。 半導体記憶装置のメモリセルの断面構造を説明する図。 半導体記憶装置のメモリセルの断面構造を説明する図。 従来の半導体記憶装置について説明する図。 酸化物半導体の結晶構造を説明する図。 酸化物半導体の結晶構造を説明する図。 酸化物半導体の結晶構造を説明する図。 計算によって得られた電界効果移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と電界効果移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と電界効果移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と電界効果移動度のゲート電圧依存性を説明する図。 計算に用いたトランジスタの断面構造を説明する図。 酸化物半導体膜を用いたトランジスタ特性のグラフ。 試料Ａおよび試料ＢのＸＲＤスペクトルを示す図。 トランジスタのオフ電流と測定時基板温度との関係を示す図。 Ｉｄおよび電界効果移動度のＶｇ依存性を示す図。 基板温度としきい値電圧の関係および基板温度と電界効果移動度の関係を示す図。 半導体装置の上面図および断面図。 半導体装置の上面図および断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは当業者であれば
容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈され
るものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符
号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを
同じくし、特に符号を付さない場合がある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順
を示すものではない。また、本明細書において発明を特定するための事項として固有の名
称を示すものではない。
以下、本発明の説明を行うが、本明細書で用いる用語について簡単に説明する。まず、ト
ランジスタのソースとドレインについては、本明細書においては、一方をドレインと呼ぶ
とき他方をソースとする。すなわち、電位の高低によって、それらを区別しない。従って
、本明細書において、ソースとされている部分をドレインと読み替えることもできる。
本明細書においては、「接続する」と表現される場合であっても、現実の回路においては
、物理的な接続部分がなく、配線が延在している場合だけのこともある。例えば、絶縁ゲ
ート型電界効果トランジスタ（ＭＩＳＦＥＴ）の回路では、一本の配線が複数のＭＩＳＦ
ＥＴのゲートを兼ねている場合もある。その場合、回路図では、一本の配線からゲートに
何本もの分岐が生じるように書かれることもある。本明細書では、そのような場合でも、
「配線がゲートに接続する」という表現を用いることがある。
なお、本明細書では、マトリクスにおいて特定の行や列、位置を扱う場合には、符号に座
標を示す記号をつけて、例えば、「第１の選択トランジスタＳＴｒ１＿ｎ＿ｍ」、「ビッ
ト線ＢＬ＿ｍ」、「サブビット線ＳＢＬ＿ｎ＿ｍ」というように表記するが、特に、行や
列、位置を特定しない場合や集合的に扱う場合、またはどの位置にあるか明らかである場
合には、「第１の選択トランジスタＳＴｒ１」、「ビット線ＢＬ」、「サブビット線ＳＢ
Ｌ」、または、単に「第１の選択トランジスタ」、「ビット線」、「サブビット線」とい
うように表記することもある。
（実施の形態１）
本実施の形態では、半導体記憶装置であるメモリセルの構成およびその動作の例について
、図１を用いて説明する。
図１は、ビット線ＢＬと、ワード線ＷＬ＿１（、ＷＬ＿２）乃至ＷＬ＿ｎと、トランジス
タＴｒ＿１（、Ｔｒ＿２乃至）Ｔｒ＿ｎと、キャパシタＣ＿１（、Ｃ＿２）乃至Ｃ＿ｎと
、センスアンプＳＡｍｐと、を有するメモリセルの回路図である。
トランジスタＴｒ＿１のゲートはワード線ＷＬ＿１と接続し、トランジスタＴｒ＿１のソ
ースまたはドレインの一方はビット線ＢＬと接続し、トランジスタＴｒ＿１のソースまた
はドレインの他方はキャパシタＣ＿１の一端と接続し、キャパシタＣ＿１の他端とＧＮＤ
が接続する。同様にトランジスタＴｒ＿２のゲートはワード線ＷＬ＿２と接続し、トラン
ジスタＴｒ＿２のソースまたはドレインの一方はビット線ＢＬと接続し、トランジスタＴ
ｒ＿２のソースまたはドレインの他方はキャパシタＣ＿２の一端と接続し、キャパシタＣ
＿２の他端とＧＮＤが接続する。同様にトランジスタＴｒ＿ｎのゲートはワード線ＷＬ＿
ｎと接続し、トランジスタＴｒ＿ｎのソースまたはドレインの一方はビット線ＢＬと接続
し、トランジスタＴｒ＿ｎのソースまたはドレインの他方はキャパシタＣ＿ｎの一端と接
続し、キャパシタＣ＿ｎの他端とＧＮＤが接続する。ビット線ＢＬはセンスアンプＳＡｍ
ｐと接続する。なお、ＧＮＤに接続するとは、接地することをいう。
ここで、トランジスタと、キャパシタとを一つずつ接続した構成をサブメモリセルＳＣＬ
とする。具体的には、トランジスタＴｒ＿１およびキャパシタＣ＿１の構成をサブメモリ
セルＳＣＬ＿１、トランジスタＴｒ＿２およびキャパシタＣ＿２の構成をサブメモリセル
ＳＣＬ＿２、トランジスタＴｒ＿ｎおよびキャパシタＣ＿ｎの構成をサブメモリセルＳＣ
Ｌ＿ｎとする。
トランジスタＴｒ＿１（、Ｔｒ＿２）乃至Ｔｒ＿ｎには、オフ電流の小さいトランジスタ
を用いる。具体的には、高純度化された、バンドギャップが２．５ｅＶ以上、好ましくは
２．８ｅＶ以上、さらに好ましくは３ｅＶ以上の、酸化物半導体膜、炭化シリコン膜また
は窒化ガリウム膜などの半導体膜を活性層に用いたトランジスタとすればよい。前述の半
導体膜はバンドギャップが大きく、不純物準位が少ないため、キャリアの再結合が少なく
、オフ電流が小さい。
オフ電流の小さいトランジスタをサブメモリセルに用いることで、キャパシタに保持され
た電位の変動を抑制できる。そのため、電位の保持期間が延び、リフレッシュの頻度を低
くしてもよくなるため、消費電力の低減が見込める。また、電位の変動が抑制できること
によって、キャパシタの容量を小さくでき、メモリセルを小面積化することができる。
さらに、各サブメモリセルにおけるキャパシタの容量を調整することによって、保持され
る電位を複数持たせることができる。即ち多値化したメモリセルが作製できる。
例えば、容量をＣ＿１（：Ｃ＿２）：Ｃ＿ｎ＝１（：２）：２ｎ−１（ｎは二以上の自然
数）とすることによって、電位の組み合わせを２ｎ個作ることができる。このとき、最も
容量の小さいＣ＿１の容量が０．１ｆＦ以上１ｆＦ以下となるようにすればよい。ただし
、ｎの値が大きくなるとキャパシタの面積も大きくしなくてはならない。そのため、ｎの
値が大きくなると小面積化には不利となることがある。また、電位の読み出しが困難にな
ることがあるため、ｎを適切な範囲とすることが好ましい。例えば、ｎを２〜８、好まし
くは３〜５とすればよい。
例えば、ｎ＝３で、キャパシタＣ＿１の容量が１ｆＦ、キャパシタＣ＿２の容量は２ｆＦ
、キャパシタＣ＿３の容量は４ｆＦのときの書き込みの方法について説明する。
各容量の書き込みは、独立して行うことができる。即ち、ビット線を所定の電位ＶＤＤ（
キャパシタの充電に十分な電位）とし、書き込みを行うキャパシタを有するサブメモリセ
ルに接続するワード線に、ＶＨを印加すればよい。本明細書において、ＶＨは、トランジ
スタのしきい値電圧（Ｖｔｈ）にＶＤＤを加えたよりも高い電圧をいう。表１に、各ワー
ド線の電位とキャパシタの容量の組み合わせを示す。
蓄積された電位をセンスアンプで検出することで、３ビット（８値）のデータの読み出し
が可能となる。即ち、ｎ＝３とすることで、８値メモリセルを作製することができる。
従来のシリコンでなる半導体基板にチャネルが形成されるトランジスタでは、オフ電流が
大きいため電位を保持することができずメモリセルの多値化は困難となるところ、オフ電
流の小さなトランジスタを用いることでメモリセルの多値化を実現できる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、半導体記憶装置であるメモリセルの構成およびその動作の実施の形態
１と異なる例について、図４を用いて説明する。
図４は、ビット線ＢＬと、サブビット線ＳＢＬと、第１の選択線ＳＬ＿１と、第２の選択
線ＳＬ＿２と、ワード線ＷＬ＿１（、ＷＬ＿２）乃至ＷＬ＿ｎと、第１の選択トランジス
タＳＴｒ＿１と、第２の選択トランジスタＳＴｒ＿２と、トランジスタＴｒ＿１（、Ｔｒ
＿２）乃至Ｔｒ＿ｎと、キャパシタＣ＿１（、Ｃ＿２）乃至Ｃ＿ｎと、アンプＡｍｐと、
を有するメモリセルの回路図である。
トランジスタＴｒ＿１（、Ｔｒ＿２）乃至Ｔｒ＿ｎ、キャパシタＣ＿１（、Ｃ＿２）乃至
Ｃ＿ｎ、ならびにサブメモリセルＳＣＬ＿１（、ＳＣＬ＿２）乃至ＳＣＬ＿ｎは、実施の
形態１と同様の構成とすればよい。
第１の選択トランジスタＳＴｒ＿１のソースまたはドレインの一方はビット線ＢＬと接続
し、第１の選択トランジスタＳＴｒ＿１のソースまたはドレインの他方はサブビット線Ｓ
ＢＬを介してトランジスタＴｒ＿１（、Ｔｒ＿２）乃至Ｔｒ＿ｎのソースまたはドレイン
の一方、ならびにアンプＡｍｐを介して第２の選択トランジスタＳＴｒ＿２のソースまた
はドレインの一方と接続し、第２の選択トランジスタＳＴｒ＿２のソースまたはドレイン
の他方はビット線ＢＬと接続する。
サブビット線はビット線と比較して物理的距離を短くできるため、寄生容量を低減するこ
とができる。そのため、メモリセルの容量が小さくても、誤動作を起こさず信号を増幅で
き、かつ増幅した信号をビット線に出力することができる。
そのため、実施の形態１よりもさらにサブメモリセルのキャパシタの容量を低減でき、メ
モリセルを小面積化できる。具体的には、キャパシタの容量は０．１ｆＦ以上１ｆＦ以下
まで小さくすることができる。もちろん、キャパシタの容量を１ｆＦより大きくしても構
わない。
また、１つのサブビット線に対し１つのアンプが接続するため、特にセンスアンプを設け
なくとも電位の判別が可能となる。もちろん、実施の形態１と同様に、センスアンプを設
ける構成としてもよい。
本実施の形態によって、電位の保持期間が延び、リフレッシュの頻度を低くしてもよいた
め、消費電力の低減が見込める。また、電位の変動が抑制できることに加えて、サブビッ
ト線を設けることによってキャパシタの容量を小さくでき、さらにメモリセルを小面積化
することができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、半導体記憶装置の例として、実施の形態１で示したメモリセルを用い
たｎ行ｍ列（ｎ、ｍは３以上の自然数）のメモリモジュールについて、図５を用いて説明
する。
図５は、ビット線ＢＬ＿１、ＢＬ＿２乃至ＢＬ＿ｍと、ワード線ＷＬ＿１、ＷＬ＿２乃至
ＷＬ＿ｎと、トランジスタＴｒ＿１＿１乃至Ｔｒ＿ｍ＿ｎと、キャパシタＣ＿１＿１乃至
Ｃ＿ｍ＿ｎと、センスアンプＳＡｍｐ＿１、ＳＡｍｐ＿２乃至ＳＡｍｐ＿ｍと、を有する
メモリモジュールである。
各トランジスタ、各キャパシタ、各サブメモリセル（ＳＣＬ＿１＿１乃至ＳＣＬ＿ｍ＿ｎ
）は、実施の形態１と同様の構成とすればよい。
メモリセルＣＬ＿１の構成を示す。トランジスタＴｒ＿１＿１のゲートはワード線ＷＬ＿
１と接続し、トランジスタＴｒ＿１＿１のソースまたはドレインの一方はビット線ＢＬ＿
１と接続し、トランジスタＴｒ＿１＿１のソースまたはドレインの他方はキャパシタＣ＿
１＿１の一端と接続し、キャパシタＣ＿１＿１の他端とＧＮＤが接続する。同様にトラン
ジスタＴｒ＿１＿２のゲートはワード線ＷＬ＿２と接続し、トランジスタＴｒ＿１＿２の
ソースまたはドレインの一方はビット線ＢＬ＿１と接続し、トランジスタＴｒ＿１＿２の
ソースまたはドレインの他方はキャパシタＣ＿１＿２の一端と接続し、キャパシタＣ＿１
＿２の他端とＧＮＤが接続する。同様にトランジスタＴｒ＿１＿ｎのゲートはワード線Ｗ
Ｌ＿ｎと接続し、トランジスタＴｒ＿１＿ｎのソースまたはドレインの一方はビット線Ｂ
Ｌ＿１と接続し、トランジスタＴｒ＿１＿ｎのソースまたはドレインの他方はキャパシタ
Ｃ＿１＿ｎの一端と接続し、キャパシタＣ＿１＿ｎの他端とＧＮＤが接続する。ビット線
ＢＬ＿１はセンスアンプＳＡｍｐ＿１と接続する。
メモリセルＣＬ＿２乃至ＣＬ＿ｍは、メモリセルＣＬ＿１とはビット線およびセンスアン
プが異なる以外は同様に構成すればよい。即ち、メモリセルＣＬ＿２乃至ＣＬ＿ｍには、
それぞれビット線ＢＬ＿２乃至ＢＬ＿ｍならびにセンスアンプＳＡｍｐ＿２乃至ＳＡｍｐ
＿ｍを用いるが、同じ行のサブメモリセルはワード線を共有する。具体的には、１行目に
あるトランジスタ（Ｔｒ＿１＿１、Ｔｒ＿２＿１乃至Ｔｒ＿ｍ＿１）のゲートにはワード
線ＷＬ＿１を接続し、２行目にあるトランジスタ（Ｔｒ＿１＿２、Ｔｒ＿２＿２乃至Ｔｒ
＿ｍ＿２）のゲートにはワード線ＷＬ＿２を接続し、ｎ行目にあるトランジスタ（Ｔｒ＿
１＿ｎ、Ｔｒ＿２＿ｎ乃至Ｔｒ＿ｍ＿ｎ）のゲートにはワード線ＷＬ＿ｎを接続する。
このような構成とすることで、２ｎ値メモリセルをｍ個接続した大容量のメモリモジュー
ルを作製することができる。
本実施の形態では、実施の形態１と同様の構成のメモリセルを複数接続する例を示したが
、これに限定されるものではなく、実施の形態２で示したメモリセルを用いるなど、他の
実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、図６を用いて、半導体記憶装置であるメモリセルの作製方法の例を示
す。
図６はサブメモリセル４１０、サブメモリセル４２０、サブメモリセル４３０を重畳して
構成したメモリセルの断面図である。各サブメモリセルを重畳した構成とすることによっ
て、メモリセルを小面積化することができる。なお、センスアンプ、アンプ、ビット線、
ワード線は簡単のため省略する。
領域４００は、センスアンプやアンプなど（図示せず）を作製する領域で、シリコンウェ
ハ４０１、シリコンウェハ４０１上のゲート絶縁膜４０４、ゲート絶縁膜４０４上の層間
膜４０６などを含んで構成される。なお、領域４００は前述の構成に限定されるものでは
ない。例えば、シリコンウェハの代わりにゲルマニウム基板、ＳＯＩ（Ｓｉｌｉｃｏｎ
Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などに代表される半導体基板を用いても構わない。
ゲート絶縁膜４０４は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化アルミニウム、酸化ハフニウム、イットリア安定化ジルコニアなどを用
いればよく、積層または単層で設ける。例えば、熱酸化法、ＣＶＤ法、スパッタリング法
などで形成すればよい。
層間膜４０６は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリ
コンなどを用いればよく、積層または単層で設ける。例えば、熱酸化法、ＣＶＤ法、スパ
ッタリング法などで形成すればよい。
領域４００の表面がＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉ
ｎｇ）などによって平坦化されていると、サブメモリセルを重畳して形成しやすくなるた
め好ましい。
続いて、サブメモリセル４１０を作製する。サブメモリセル４１０は、トランジスタ４５
１およびキャパシタ４６１で構成される。
トランジスタ４５１は、下地膜４１２と、下地膜４１２上の半導体膜４１５と、半導体膜
４１５と一部が接する電極４１３および電極４１８と、半導体膜４１５と一部が接し、電
極４１３および電極４１８を覆うゲート絶縁膜４１４と、ゲート絶縁膜４１４を介して半
導体膜４１５上に設けられたゲート電極４１７と、で構成される。なお、トランジスタ４
５１は、トップゲートトップコンタクト構造を採用しているが、これに限定されるもので
はなく、トップゲートボトムコンタクト構造、ボトムゲートトップコンタクト構造または
ボトムゲートボトムコンタクト構造としても構わない。
下地膜４１２は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリ
コンなどを用いればよく、積層または単層で設ける。例えば、熱酸化法、ＣＶＤ法、スパ
ッタリング法などで形成すればよい。ただし、後述する半導体膜４１５が酸化物半導体膜
である場合、加熱処理により酸素を放出する絶縁膜を２００ｎｍ以上、好ましくは３００
ｎｍ以上形成するとよい。加熱処理により酸素を放出する絶縁膜には、例えば、スパッタ
リング法で形成した酸化シリコン膜などが挙げられる。加熱処理により酸素を放出する絶
縁膜を下地膜に用いることで、酸化物半導体膜中の酸素欠損を埋めることができ、電気特
性が良好で信頼性の高いトランジスタを作製することができる。
半導体膜４１５は、高純度化された、バンドギャップが２．５ｅＶ以上、好ましくは２．
８ｅＶ以上、さらに好ましくは３ｅＶ以上の半導体膜を用いる。例えば、酸化物半導体膜
、炭化シリコン膜、窒化ガリウム膜などを用いればよい。
酸化物半導体膜を用いる場合、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含
む酸化物半導体膜を用いることが好ましい。特にＩｎとＺｎを含むことが好ましい。また
、該酸化物半導体膜を用いたトランジスタの電気特性のばらつきを減らすためのスタビラ
イザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビ
ライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフ
ニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａ
ｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種または複数種を有してもよい。
例えば、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｈｆ−Ｇ
ａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ
−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ−Ｏ系の
材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料（ＩＧＺＯとも表記する
）、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ
−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｉｎ−
Ｈｆ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系の材
料、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｍ−Ｚｎ
−Ｏ系の材料、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系の材料、Ｉｎ−
Ｔｂ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系の材
料、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｙｂ−Ｚｎ
−Ｏ系の材料、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−
Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材
料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ系の材料や、Ｉ
ｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いてもよい。また、上記
の材料に酸化シリコンを含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材
料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物、という
意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでい
てもよい。
また、酸化物半導体膜は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を
用いた薄膜により形成してもよい。ここで、Ｍは、Ｇａ、Ａｌ、Ｆｅ、ＭｎおよびＣｏか
ら選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、
ＧａおよびＭｎまたはＧａおよびＣｏなどを用いてもよい。また、酸化物半導体膜として
、Ｉｎ３ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１またはＩｎ：Ｇａ：Ｚｎ＝２：２：１の原子数比
のＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料やその組成の近傍の酸化物半導体膜を用いることができ
る。または、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３もしくはＩ
ｎ：Ｓｎ：Ｚｎ＝２：１：５の原子数比のＩｎ−Ｓｎ−Ｚｎ−Ｏ系の材料やその組成の近
傍の酸化物半導体膜を用いるとよい。
しかし、これらに限られず、酸化物半導体膜は、必要とする半導体特性（移動度、しきい
値電圧など）に応じて適切な組成のものを用いればよい。また、酸化物半導体膜は、必要
とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素
の原子数比、原子間結合距離、密度などを適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料では比較的容易に高い移動度が得られる。しかし
ながら、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料でも、バルク内欠陥密度を低減することにより移
動度を向上させることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物半導体材料の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（
Ａ＋Ｂ＋Ｃ＝１）の酸化物半導体材料の組成の近傍であるとは、ａ、ｂ、ｃが、
（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２
を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の酸化物半導体材料でも
同様である。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、非晶質でも、多結晶でもよ
い。また、非晶質中に結晶性を有する領域を含むように完全な非晶質でなくてもよい。
非晶質状態の酸化物半導体膜は、比較的容易に平坦な表面を得ることができるため、これ
を用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い電
界効果移動度を得ることができる。
また、結晶性を有する酸化物半導体膜を用いて作製したトランジスタでは、よりバルク内
欠陥を低減することができ、表面の平坦性を高めれば非晶質状態の酸化物半導体膜以上の
電界効果移動度を得ることができる。表面の平坦性を高めるためには、平坦な被成膜面上
に酸化物半導体膜を成膜することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ
以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の被成膜面上に成膜す
るとよい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用で
きるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均し
た値」と表現でき、以下の式にて定義される。
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１
）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は
測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ
Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
酸化物半導体膜は、スパッタリング法、ＰＬＤ法、スプレー法などで形成することができ
る。
例えば、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料は、Ｉｎ：Ｓｎ：Ｚｎが原子数比で、１：２：２
、２：１：３、１：１：１、または２０：４５：３５などとなるターゲットを用いてスパ
ッタリング法により成膜することができる。
特に、スパッタリング法を用いて、高純度で欠陥の少ない酸化物半導体膜を形成する場合
、成膜中の酸素分圧を１０％以上にすることが好ましい。また、成膜温度を２００℃以上
４５０℃以下とすることで、膜中の不純物（水素など）濃度を低減できる。
さらに、成膜後に熱処理を行うことで、より高純度で欠陥の少ない酸化物半導体膜を形成
できる。具体的には、温度を１５０℃以上基板の歪み点未満、好ましくは２５０℃以上４
５０℃以下、高純度化された窒素、酸素、希ガスまたはこれらの混合雰囲気で６ｍｉｎ以
上２４時間以下の熱処理を行えばよい。処理時間は２４時間より長くなっても構わないが
、時間を長くしすぎるとその費用対効果は小さくなる。
電極４１３および電極４１８は、同一層で形成すればよい。材料として、アルミニウム、
チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタ
ル、タングステンの単体金属、合金または金属窒化物を用いればよい。
または、電極４１３および電極４１８の材料として、酸化インジウム、酸化錫または酸化
亜鉛を含む透明導電材料を用いても構わない。
または、電極４１３および電極４１８は、前述の材料を積層した構成としても構わない。
ゲート絶縁膜４１４は、ゲート絶縁膜４０４と同様の構成とすればよい。
ゲート電極４１７は、電極４１３および電極４１８と同様の構成とすればよい。
キャパシタ４６１は、電極４１３と、電極４１３を覆うゲート絶縁膜４１４と、ゲート電
極と同一層で形成される容量配線４１９で構成される。即ち、本実施の形態ではゲート絶
縁膜がキャパシタ用絶縁膜を兼ねる構成となっている。そのため、改めてキャパシタ用絶
縁膜を形成する必要がなく、工程を簡略化できる。もちろん、本発明はこれに限定されて
解釈されるものではなく、ゲート絶縁膜とは別にキャパシタ用絶縁膜を形成しても構わな
い。
ここで、容量配線４１９と電極４１３とに挟まれるゲート絶縁膜４１４の面積およびゲー
ト絶縁膜４１４の厚さによってキャパシタ４６１の容量が決まる。ゲート絶縁膜４１４は
、薄すぎるとキャパシタ４６１の電荷をリークしてしまう恐れがある。また、厚すぎると
トランジスタ４５０の電気特性の悪化および信頼性の低下が懸念されるため、５ｎｍ以上
１００ｎｍ以下とする。好ましくは１０ｎｍ以上３０ｎｍ以下とする。ゲート絶縁膜４１
４の厚さが小さいほど単位面積あたりの容量を大きくできるため、メモリセルを小面積化
することができる。また、ゲート絶縁膜４１４に比誘電率の高い（Ｈｉｇｈ−ｋ）材料を
用いることでも、メモリセルを小面積化できる。
サブメモリセル４１０は、トランジスタ４５１およびキャパシタ４６１を覆う層間膜４１
６を有する。
層間膜４１６の表面がＣＭＰなどによって平坦化されていると、サブメモリセルを重畳し
て形成しやすくなるため好ましい。
サブメモリセル４２０およびサブメモリセル４３０もサブメモリセル４１０と同様の構成
とすればよい。
ここで、サブメモリセル４２０およびサブメモリセル４３０にあるキャパシタ４６２およ
びキャパシタ４６３の容量は、それぞれキャパシタ４６１の容量の２倍および４倍とすれ
ばよい。そのためには、例えば、キャパシタ４６２およびキャパシタ４６３の面積を、キ
ャパシタ４６１の面積の２倍および４倍とすればよい。なお、キャパシタ４６２およびキ
ャパシタ４６３の面積を変更するには、それぞれ容量配線４２９および容量配線４３９の
面積を変更すればよい。または、サブメモリセル４２０およびサブメモリセル４３０のゲ
ート絶縁膜の厚さを、ゲート絶縁膜４１４の２分の１および４分の１としても構わない。
または、ゲート絶縁膜の比誘電率と厚さを適宜組み合わせて容量値を制御しても構わない
。もちろん、キャパシタ用絶縁膜を別途設ける構成の場合も同様である。
本実施の形態では、サブメモリセルを３層重畳する構成としたが、３層に限定されて解釈
されるものではなく、４層以上のサブメモリセルを重畳しても構わない。
このような構成とすることで、メモリセルの小面積化が可能となる。そのため、本実施の
形態で示したメモリセルを複数用いることで、単位面積あたりの記憶容量の大きなメモリ
モジュールを作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、実施の形態１乃至実施の形態３に示した半導体記憶装置であるメモリ
セルの作製方法について、実施の形態４と異なる例を示す。
本実施の形態では、サブメモリセルを同一層に作製し、一つのメモリセルとする構成につ
いて説明する。
サブメモリセルを同一層で作製することによって、メモリモジュールのさらなる小面積化
が可能となる。
図７は、実施の形態４で作製したメモリセル（メモリセル５８１、メモリセル５８２およ
びメモリセル５８３）を３列並べて作製したメモリモジュールの断面図の例である。
なお、サブメモリセル４１０、サブメモリセル４２０およびサブメモリセル４３０の構成
については、実施の形態４で示しているため省略する。
領域５９０で例示したように、この構成ではメモリセル間に使われていないスペースが生
じることがわかる。これは、キャパシタ４６１の容量（Ｃ１）、キャパシタ４６２の容量
（Ｃ２）およびキャパシタ４６３の容量（Ｃ３）の関係をＣ１：Ｃ２：Ｃ３＝１：２：４
にするために容量配線の面積を調整しているためである。即ち、容量配線４１９、容量配
線４２９および容量配線４３９の面積を変化させていることによる。
図８は、サブメモリセル４１０、サブメモリセル４２０およびサブメモリセル４３０を同
一層として作製したメモリセル（メモリセル５７１、メモリセル５７２およびメモリセル
５７３）を、３段重畳して作製したメモリモジュールの断面図の例である。
メモリモジュールを図８に示す構成とすることによって、図７の領域５９０に示したよう
なスペースが小さくでき、より小面積化したメモリモジュールを作製することができる。
本実施の形態では、特にメモリセルを３つ有するメモリモジュールの例を用いて説明した
が、これに限定されるものではなく、メモリセルを４つ以上有するメモリモジュールの構
成としても構わない。もちろん、メモリセルが２つの構成としても構わない。
また、例えば本実施の形態のようにメモリモジュールを作製し、それを同一層に幾つも並
べることができる。即ち、２ｎ値メモリセルを複数有する構成にすることができる。
このような構成とすることで、メモリモジュールの小面積化が可能となる。そのため、単
位面積あたりの記憶容量の大きなメモリモジュールを作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、キャパシタの一つを領域４００に設けた例について説明する。
キャパシタを領域４００に設けることで、最大サブメモリセルのサイズを縮小でき、メモ
リセル全体でも小面積化できる。
シリコンウェハに凹部または凸部を形成し、該凹部または凸部にキャパシタを形成するこ
とで、シリコンウェハの単位面積あたりの容量を大きくすることができる。この構造は、
トレンチ構造ともいう。
図９は、シリコンウェハ４０１に凹部を形成し、該凹部に重畳してキャパシタ６６３を形
成したメモリモジュールの断面図である。なお、キャパシタ６６３は、サブメモリセル６
３０のキャパシタとして機能する。
サブメモリセル６３０は、トランジスタ６５１を有する。トランジスタ６５１は、実施の
形態４で示したトランジスタ４５１と同様の構成とすればよい。
領域４００において、シリコンウェハ４０１には、キャパシタ４６１およびキャパシタ４
６２の容量を考慮して、キャパシタ６６３が必要な容量を持つように凹部を形成する。な
お、凹部の形状は図９に示した形状に限定されない。例えば、凹部の中に別の凹部を設け
る構造や、凹部の中に凸部を設ける構造や、これらを組み合わせた構造にしても構わない
。
また、ゲート絶縁膜４０４は、キャパシタ６６３の容量層として機能する。ゲート絶縁膜
４０４を容量層に用いた例について示しているが、別途キャパシタ用絶縁膜を設ける構成
としても構わない。
キャパシタ６６３は、サブメモリセル６３０のキャパシタであるため、トランジスタ６５
１のソース電極またはドレイン電極とコンタクトホールを介して接続される。
電極６０３は、領域４００に設けられるセンスアンプなどに用いられるトランジスタの電
極と同一層としても構わない。容量配線６０９についても同様である。
電極６０３および容量配線６０９は、実施の形態４で示した電極４１３および電極４１８
と同様の構成とすればよい。
シリコンウェハ４０１に凹部を形成することによって、電極６０３の表面積が増し、電極
６０３と容量配線６０９を用いたキャパシタ６６３の容量を増大させることができる。そ
のため、同じ記憶容量のメモリセルをさらに小面積で作製することができる。
図１０は、シリコンウェハ４０１に凸部６４０を形成し、キャパシタ６６４を形成したメ
モリモジュールの断面図である。なお、キャパシタ６６４は、サブメモリセル６３０のキ
ャパシタとして機能する。
領域４００において、シリコンウェハ４０１には、キャパシタ４６１およびキャパシタ４
６２の容量を考慮して、キャパシタ６６４が必要な容量を持つように凸部６４０を形成す
る。なお、凸部の形状は図１０に示した形状に限定されない。例えば、凸部の中に凹部を
設ける構造や、凸部の中に別の凸部を設ける構造や、これらを組み合わせた構造にしても
構わない。
シリコンウェハ４０１に凸部６４０を形成することによって、電極６０３の表面積が増し
、電極６０３と容量配線６０９を用いたキャパシタ６６４の容量を増大していることがわ
かる。そのため、同じ記憶容量のメモリセルをさらに小面積で作製することができる。
なお、ゲート絶縁膜４０４を容量層に用いた例について示しているが、別途キャパシタ用
絶縁膜を設ける構成としても構わない。
また、図示しないが、シリコンウェハ４０１の代わりに炭化シリコン基板や窒化ガリウム
基板を用いる場合、領域４００にトランジスタ６５１を設ける構成としても構わない。炭
化シリコンおよび窒化ガリウムは、バンドギャップが大きいためオフ電流が低く、キャパ
シタの電位を十分保持することができる。領域４００にトランジスタを設ける構成とする
ことによって、さらに領域４００にもサブメモリセルを作製することができるため、記憶
容量の大きなメモリセルを作製することができて好ましい。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態７）
本実施の形態では、本発明の一態様を用いた半導体記憶装置の動作の例について説明する
。
図２および図３は、３ビットのメモリセルを二つ（ＣＬ＿１、ＣＬ＿２）有する半導体記
憶装置である。メモリセルＣＬ＿１は、実施の形態１と同様の構成のサブメモリセルを三
つ（ＳＣＬ＿１＿１、ＳＣＬ＿１＿２およびＳＣＬ＿１＿３）有する。また、メモリセル
ＣＬ＿２は、実施の形態１と同様の構成のサブメモリセルを三つ（ＳＣＬ＿２＿１、ＳＣ
Ｌ＿２＿２およびＳＣＬ＿２＿３）有する。サブメモリセルＳＣＬ＿１＿１とサブメモリ
セルＳＣＬ＿２＿１のトランジスタのゲートはワード線ＷＬ＿１と接続し、サブメモリセ
ルＳＣＬ＿１＿２とサブメモリセルＳＣＬ＿２＿２のトランジスタのゲートはワード線Ｗ
Ｌ＿２と接続し、サブメモリセルＳＣＬ＿１＿３とサブメモリセルＳＣＬ＿２＿３のトラ
ンジスタのゲートはワード線ＷＬ＿３と接続する。サブメモリセルＳＣＬ＿１＿１、ＳＣ
Ｌ＿１＿２およびＳＣＬ＿１＿３はビット線ＢＬ＿１と接続し、サブメモリセルＳＣＬ＿
２＿１、ＳＣＬ＿２＿２およびＳＣＬ＿２＿３はビット線ＢＬ＿２と接続する。図示しな
いが、ビット線ＢＬ＿１およびＢＬ＿２は、センスアンプに接続する。
ここで、メモリセルＣＬ＿１、ＣＬ＿２に、それぞれｄａｔａ５、ｄａｔａ３の書き込み
および読み出しを行う動作について説明する。
まずは、ワード線ＷＬ＿１をＶＨ、ワード線ＷＬ＿２およびＷＬ＿３をＧＮＤとして、ビ
ット線ＢＬ＿１およびＢＬ＿２をＶＤＤとする。これにより、サブメモリセルＳＣＬ＿１
＿１およびＳＣＬ＿２＿１はｄａｔａ１となる（図２（Ａ）参照。）。
続いて、ワード線ＷＬ＿２をＶＨ、ワード線ＷＬ＿１およびＷＬ＿３をＧＮＤとして、ビ
ット線ＢＬ＿１をＧＮＤ、ビット線ＢＬ＿２をＶＤＤとする。これにより、サブメモリセ
ルＳＣＬ＿１＿２はｄａｔａ０となり、サブメモリセルＳＣＬ＿２＿２はｄａｔａ１とな
る（図２（Ｂ）参照。）。
続いて、ワード線ＷＬ＿３をＶＨ、ワード線ＷＬ＿１およびＷＬ＿２をＧＮＤとして、ビ
ット線ＢＬ＿１をＶＤＤ、ビット線ＢＬ＿２をＧＮＤとする。これにより、サブメモリセ
ルＳＣＬ＿１＿３はｄａｔａ１となり、サブメモリセルＳＣＬ＿２＿３はｄａｔａ０とな
る（図３（Ａ）参照。）。
以上によって、メモリセルＣＬ＿１、ＣＬ＿２に、それぞれｄａｔａＣＬ＿１（ｄａｔａ
５）、ｄａｔａＣＬ＿２（ｄａｔａ３）の書き込みを行うことができる。なお、ここでは
行ごとにデータを書き込む方法を示したが、これに限定されず、サブメモリセルごとにデ
ータを書き込む方法を採っても構わない。
読み出しには、まず、ビット線ＢＬ＿１およびＢＬ＿２を適切な電位にする。
続いて、ワード線ＷＬ＿１、ＷＬ＿２およびＷＬ＿３をＶＨとする（図３（Ｂ）参照。）
。これにより、ビット線ＢＬ＿１およびＢＬ＿２の電位が、書き込まれたデータによりそ
れぞれｄａｔａＣＬ＿１およびｄａｔａＣＬ＿２に変動する。この電位をセンスアンプで
読み取り、３ビットのデータを２つ出力することができる。なお、ここでは行ごとにデー
タを読み出す方法を示したが、これに限定されず、サブメモリセルごとにデータを読み出
す方法を採っても構わない。
（実施の形態８）
本実施の形態では、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状ま
たは六角形状の原子配列を有し、ｃ軸においては金属原子が層状または金属原子と酸素原
子とが層状に配列しており、ａｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を中
心に回転した）結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌともい
う。）を含む酸化物について説明する。
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見
て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な
方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸
化物をいう。
ＣＡＡＣを含む酸化物は単結晶ではないが、非晶質のみから形成されているものでもない
。また、ＣＡＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部
分の境界を明確に判別できないこともある。
ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ
を含む酸化物を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣを含む酸
化物を支持する基板面、ＣＡＡＣを含む酸化物の表面などに垂直な方向）に揃っていても
よい。または、ＣＡＡＣを含む酸化物を構成する個々の結晶部分のａｂ面の法線は一定の
方向（例えば、ＣＡＡＣを含む酸化物を支持する基板面、ＣＡＡＣを含む酸化物の表面な
どに垂直な方向）を向いていてもよい。
ＣＡＡＣを含む酸化物は、その組成などに応じて、導体であったり、半導体であったり、
絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不
透明であったりする。
このようなＣＡＡＣの例として、膜状に形成され、膜表面または支持する基板面に垂直な
方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察す
ると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められる
結晶を挙げることもできる。
ＣＡＡＣの結晶構造の一例について図１２乃至図１４を用いて詳細に説明する。なお、特
に断りがない限り、図１２乃至図１４は上方向をｃ軸方向とし、ｃ軸方向と直交する面を
ａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、
下半分をいう。また、図１２において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲
まれたＯは３配位のＯを示す。
図１２（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４
配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原
子のみ示した構造を小グループと呼ぶ。図１２（Ａ）の構造は、八面体構造をとるが、簡
単のため平面構造で示している。なお、図１２（Ａ）の上半分および下半分にはそれぞれ
３個ずつ４配位のＯがある。図１２（Ａ）に示す小グループは電荷が０である。
図１２（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３
配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、
いずれもａｂ面に存在する。図１２（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４
配位のＯがある。また、Ｉｎも５配位をとるため、図１２（Ｂ）に示す構造をとりうる。
図１２（Ｂ）に示す小グループは電荷が０である。
図１２（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構
造を示す。図１２（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位
のＯがある。または、図１２（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の
４配位のＯがあってもよい。図１２（Ｃ）に示す小グループは電荷が０である。
図１２（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構
造を示す。図１２（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位
のＯがある。図１２（Ｄ）に示す小グループは電荷が＋１となる。
図１２（Ｅ）に、２個のＺｎを含む小グループを示す。図１２（Ｅ）の上半分には１個の
４配位のＯがあり、下半分には１個の４配位のＯがある。図１２（Ｅ）に示す小グループ
は電荷が−１となる。
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を
大グループ（ユニットセルともいう。）と呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。図１２（Ａ）に示す
６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の
３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。図１２（Ｂ）に示す５配位のＧ
ａの上半分の１個のＯは、下方向に１個の近接Ｇａを有し、下半分の１個のＯは、上方向
に１個の近接Ｇａを有する。図１２（Ｃ）に示す４配位のＺｎの上半分の１個のＯは、下
方向に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを
有する。この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金
属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にあ
る近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上
方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位の
Ｏの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を
有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（Ｉｎ
またはＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため
、５配位の金属原子（ＧａまたはＩｎ）、または４配位の金属原子（Ｚｎ）のいずれかと
結合することになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。
また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して
中グループを構成する。
図１３（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示
す。図１３（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図１３（
Ｃ）は、図１３（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図１３（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し
、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠
の３として示している。同様に、図１３（Ａ）において、Ｉｎの上半分および下半分には
それぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１３
（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあ
るＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎ
とを示している。
図１３（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上か
ら順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上
半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺ
ｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分
および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２
個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４
配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グ
ループが複数結合して大グループを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６
６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４
配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従っ
て、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成する
ためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１
２（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む
小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消され
るため、層構造の合計の電荷を０とすることができる。
具体的には、図１３（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ
−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）
とする組成式で表すことができる。
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や
、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料（ＩＧＺＯとも表記する。）
、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−
Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系の材料、Ｉｎ−
Ｌａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系の材
料、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｅｕ−Ｚｎ
−Ｏ系の材料、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系の材料、Ｉｎ−
Ｄｙ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系の材
料、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｌｕ−Ｚｎ
−Ｏ系の材料や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系
の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、
Ｉｎ−Ｍｇ−Ｏ系の材料や、Ｉｎ−Ｇａ−Ｏ系の材料などを用いた場合も同様である。
例えば、図１４（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデ
ル図を示す。
図１４（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上か
ら順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分
にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個
ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介
して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。
この中グループが複数結合して大グループを構成する。
図１４（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１４（Ｃ）は
、図１４（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それ
ぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは
、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合
計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図１４（Ａ）に示した
中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大
グループも取りうる。
（実施の形態９）
本実施の形態では、酸化物半導体膜を用いたトランジスタの電界効果移動度に関して説明
する。
酸化物半導体膜に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度
は、さまざまな理由によって本来の電界効果移動度よりも低くなる。電界効果移動度を低
下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Ｌｅ
ｖｉｎｓｏｎモデルを用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動
度を理論的に導き出せる。
本来の電界効果移動度をμ０、測定される電界効果移動度をμとし、半導体中に何らかの
ポテンシャル障壁（粒界など）が存在すると仮定すると、以下の式で表現できる。
ここで、Ｅはポテンシャル障壁の高さであり、ｋがボルツマン定数、Ｔは絶対温度である
。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルでは
、以下の式で表される。
ここで、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の
誘電率、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃｏｘは単位面積当たり
の容量、Ｖｇはゲート電圧、ｔはチャネルの厚さである。なお、厚さ３０ｎｍ以下の半導
体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。
線形領域におけるドレイン電流Ｉｄは、以下の式となる。
ここで、Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、Ｌ＝Ｗ＝１０μｍである。
また、Ｖｄはドレイン電圧である。
上式の両辺をＶｇで割り、更に両辺の対数を取ると、以下のようになる。
式（５）の右辺はＶｇの関数である。この式からわかるように、縦軸をｌｎ（Ｉｄ／Ｖｇ
）、横軸を１／Ｖｇとして実測値をプロットして得られるグラフの直線の傾きから欠陥密
度Ｎが求められる。すなわち、トランジスタのＶｇ−Ｉｄ特性から、欠陥密度を評価でき
る。酸化物半導体膜としては、Ｉｎ、ＳｎおよびＺｎが、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１
［原子数比］のものでは欠陥密度Ｎは１×１０１２／ｃｍ２程度である。
このようにして求めた欠陥密度などをもとに式（２）および式（３）よりμ０＝１２０ｃ
ｍ２／Ｖｓが導出される。欠陥のあるＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を用いたトランジスタで測
定される電界効果移動度は３５ｃｍ２／Ｖｓ程度である。しかし、半導体内部および半導
体とゲート絶縁膜との界面の欠陥が無い酸化物半導体膜を用いたトランジスタの電界効果
移動度μ０は１２０ｃｍ２／Ｖｓとなると予想できる。
ただし、半導体内部に欠陥がなくても、半導体とゲート絶縁膜との界面での散乱によって
トランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁膜界面からｘだけ離れた
場所における電界効果移動度μ１は、以下の式で表される。
ここで、Ｄはゲート方向の電界、Ｂ、Ｇは定数である。ＢおよびＧは、実際の測定結果よ
り求めることができ、上記の測定結果からは、Ｂ＝４．７５×１０７ｃｍ／ｓ、Ｇ＝１０
ｎｍ（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧が高くなる）
と式（６）の第２項が増加するため、電界効果移動度μ１は低下することがわかる。
半導体内部の欠陥が無い理想的な酸化物半導体膜をチャネルに用いたトランジスタの電界
効果移動度μ２を計算した結果を図１５に示す。なお、計算にはシノプシス社製デバイス
シミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用し、酸化物半導体膜
のバンドギャップを２．８ｅＶ、電子親和力を４．７ｅＶ、比誘電率を１５、厚さを１５
ｎｍとした。これらの値は、スパッタリング法により形成された薄膜を測定して得られた
ものである。
さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、５．５ｅＶ、４．６ｅＶ、４
．６ｅＶとした。また、ゲート絶縁膜の厚さを１００ｎｍ、比誘電率を４．１とした。チ
ャネル長およびチャネル幅はともに１０μｍ、ドレイン電圧Ｖｄは０．１Ｖである。
図１５に示すように、ゲート電圧１Ｖ強で電界効果移動度１００ｃｍ２／Ｖｓ以上のピー
ク値が得られるが、ゲート電圧がさらに高くなると、界面散乱の影響が大きくなり、電界
効果移動度が低下する。なお、界面散乱の影響を低減するためには、半導体層表面を原子
レベルで平坦にすること（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓ）が好ましい。
このような理想的な酸化物半導体膜を用いて微細なトランジスタを作製した場合の特性を
計算した結果を図１６乃至図１８に示す。なお、計算に用いたトランジスタの断面構造を
図１９に示す。図１９に示すトランジスタは酸化物半導体膜にｎ＋の導電型を呈する半導
体領域１１０３ａおよび半導体領域１１０３ｃを有する。半導体領域１１０３ａおよび半
導体領域１１０３ｃの抵抗率は２×１０−３Ωｃｍとする。
図１９（Ａ）に示すトランジスタは、下地絶縁層１１０１と、下地絶縁層１１０１に埋め
込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁物１１０２の上に形成
される。トランジスタは半導体領域１１０３ａ、半導体領域１１０３ｃと、それらに挟ま
れ、チャネル形成領域となる真性である半導体領域１１０３ｂと、ゲート１１０５を有す
る。ゲート１１０５の幅を３３ｎｍとする。
ゲート１１０５と半導体領域１１０３ｂの間には、ゲート絶縁膜１１０４を有し、また、
ゲート１１０５の両側面には側壁絶縁物１１０６ａおよび側壁絶縁物１１０６ｂ、ゲート
１１０５の上部には、ゲート１１０５と他の配線との短絡を防止するための絶縁物１１０
７を有する。側壁絶縁物の幅は５ｎｍとする。また、半導体領域１１０３ａおよび半導体
領域１１０３ｃに接して、ソース１１０８ａおよびドレイン１１０８ｂを有する。なお、
このトランジスタにおけるチャネル幅を４０ｎｍとする。
図１９（Ｂ）に示すトランジスタは、下地絶縁層１１０１と、酸化アルミニウムよりなる
埋め込み絶縁物１１０２の上に形成され、半導体領域１１０３ａ、半導体領域１１０３ｃ
と、それらに挟まれた半導体領域１１０３ｂと、幅３３ｎｍのゲート１１０５とゲート絶
縁膜１１０４と側壁絶縁物１１０６ａおよび側壁絶縁物１１０６ｂと絶縁物１１０７とソ
ース１１０８ａおよびドレイン１１０８ｂを有する点で図１９（Ａ）に示すトランジスタ
と同じである。
図１９（Ａ）に示すトランジスタと図１９（Ｂ）に示すトランジスタの相違点は、側壁絶
縁物１１０６ａおよび側壁絶縁物１１０６ｂの下の半導体領域の導電型である。図１９（
Ａ）に示すトランジスタでは、側壁絶縁物１１０６ａおよび側壁絶縁物１１０６ｂの下の
半導体領域はｎ＋の導電型を呈する半導体領域１１０３ａおよび半導体領域１１０３ｃで
あるが、図１９（Ｂ）に示すトランジスタでは、真性の半導体領域１１０３ｂである。す
なわち、図１９（Ｂ）に示す半導体層において半導体領域１１０３ａ（半導体領域１１０
３ｃ）とゲート１１０５がＬｏｆｆだけ重ならない領域ができている。この領域をオフセ
ット領域といい、その幅Ｌｏｆｆをオフセット長という。図から明らかなように、オフセ
ット長は、側壁絶縁物１１０６ａ（側壁絶縁物１１０６ｂ）の幅と同じである。
その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバイ
スシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。図１６は、
図１９（Ａ）に示される構造のトランジスタのドレイン電流（Ｉｄ、実線）および電界効
果移動度（μ、点線）のゲート電圧（Ｖｇ、ゲートとソースの電位差）依存性を示す。ド
レイン電流Ｉｄは、ドレイン電圧（ドレインとソースの電位差）を＋１Ｖとし、電界効果
移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。
図１６（Ａ）はゲート絶縁膜の厚さを１５ｎｍとしたものであり、図１６（Ｂ）は１０ｎ
ｍとしたものであり、図１６（Ｃ）は５ｎｍとしたものである。ゲート絶縁膜が薄くなる
ほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、電界効
果移動度μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った変化が
無い。ゲート電圧１Ｖ前後で、ドレイン電流はメモリ素子などで必要とされる１０μＡを
超えることが示された。
図１７は、図１９（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを５ｎ
ｍとしたもののドレイン電流Ｉｄ（実線）および電界効果移動度μ（点線）のゲート電圧
Ｖｇ依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、電界効果移動度μ
はドレイン電圧を＋０．１Ｖとして計算したものである。図１７（Ａ）はゲート絶縁膜の
厚さを１５ｎｍとしたものであり、図１７（Ｂ）は１０ｎｍとしたものであり、図１７（
Ｃ）は５ｎｍとしたものである。
また、図１８は、図１９（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆ
を１５ｎｍとしたもののドレイン電流Ｉｄ（実線）および電界効果移動度μ（点線）のゲ
ート電圧依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、電界効果移動
度μはドレイン電圧を＋０．１Ｖとして計算したものである。図１８（Ａ）はゲート絶縁
膜の厚さを１５ｎｍとしたものであり、図１８（Ｂ）は１０ｎｍとしたものであり、図１
８（Ｃ）は５ｎｍとしたものである。
いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、電界効果移動度
μのピーク値やオン電流には目立った変化が無い。
なお、電界効果移動度μのピークは、図１６では８０ｃｍ２／Ｖｓ程度であるが、図１７
では６０ｃｍ２／Ｖｓ程度、図１８では４０ｃｍ２／Ｖｓ程度と、オフセット長Ｌｏｆｆ
が増加するほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流もオフセ
ット長Ｌｏｆｆの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩や
かである。また、いずれもゲート電圧１Ｖ前後で、ドレイン電流はメモリ素子などで必要
とされる１０μＡを超えることが示された。
（実施の形態１０）
本実施の形態では、酸化物半導体膜を用いたトランジスタの例について説明する。
Ｉｎ、ＳｎおよびＺｎを含む酸化物半導体膜にチャネル形成領域を有するトランジスタは
、該酸化物半導体膜を成膜する際に基板を加熱して成膜すること、または酸化物半導体膜
を成膜した後に熱処理を行うことで良好な特性を得ることができる。
Ｉｎ、ＳｎおよびＺｎを含む酸化物半導体膜の成膜後に基板を意図的に加熱することで、
トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのし
きい値電圧をプラスシフトさせ、ノーマリ・オフ化させることが可能となる。ここで、ノ
ーマリ・オフ化させるとは、しきい値電圧をプラス方向へシフトさせることをいう。
例えば、図２０（Ａ）乃至図２０（Ｃ）は、Ｉｎ、ＳｎおよびＺｎを含む酸化物半導体膜
を用いたトランジスタの特性である。なお測定に用いたトランジスタは、チャネル長Ｌが
３μｍ、チャネル幅Ｗが１０μｍであり、厚さ１００ｎｍのゲート絶縁膜を用いている。
なお、Ｖｄは１０Ｖとした。
図２０（Ａ）は基板を意図的に加熱せずにスパッタリング法でＩｎ、ＳｎおよびＺｎを含
む酸化物半導体膜を成膜したときのトランジスタ特性である。このとき電界効果移動度は
１８．８ｃｍ２／Ｖｓが得られている。一方、基板を意図的に加熱してＩｎ、Ｓｎおよび
Ｚｎを含む酸化物半導体膜を成膜すると電界効果移動度を向上させることが可能となる。
図２０（Ｂ）は基板を２００℃に加熱してＩｎ、ＳｎおよびＺｎを含む酸化物半導体膜を
成膜したときのトランジスタ特性を示すが、電界効果移動度は３２．２ｃｍ２／Ｖｓが得
られている。
電界効果移動度は、Ｉｎ、ＳｎおよびＺｎを含む酸化物半導体膜を成膜した後に熱処理を
することによって、さらに高めることができる。図２０（Ｃ）は、Ｉｎ、ＳｎおよびＺｎ
を含む酸化物半導体膜をスパッタリング法により２００℃で成膜した後、６５０℃で熱処
理をしたときのトランジスタ特性を示す。このとき電界効果移動度は３４．５ｃｍ２／Ｖ
ｓが得られている。
基板を意図的に加熱することで成膜中の水分が酸化物半導体膜中に取り込まれるのを低減
する効果が期待できる。また、成膜後に熱処理をすることによっても、酸化物半導体膜か
ら水素、水酸基、水分などを放出させ除去することができ、上記のように電界効果移動度
を向上させることができる。このような電界効果移動度の向上は、脱水化・脱水素化によ
る不純物の除去のみならず、高密度化により原子間距離が短くなるためとも推定される。
また、酸化物半導体膜から不純物を除去して高純度化することで結晶化を図ることができ
る。このように高純度化された非単結晶酸化物半導体膜は、理想的には１００ｃｍ２／Ｖ
ｓを超える電界効果移動度を実現することも可能になると推定される。
Ｉｎ、ＳｎおよびＺｎを含む酸化物半導体膜に酸素イオンを注入し、熱処理により該酸化
物半導体膜に含まれる水素、水酸基、水分などを放出させ、その熱処理と同時にまたはそ
の後の熱処理により酸化物半導体膜を結晶化させてもよい。このような結晶化または再結
晶化の処理により結晶性のよい非単結晶酸化物半導体膜を得ることができる。
基板を意図的に加熱して成膜することおよび／または成膜後に熱処理することの効果は、
電界効果移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄与
している。基板を意図的に加熱しないで成膜されたＩｎ、ＳｎおよびＺｎを含む酸化物半
導体膜にチャネル形成領域を有するトランジスタは、しきい値電圧がマイナスシフトして
しまう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた
場合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトラ
ンジスタがノーマリ・オフとなる方向に動き、このような傾向は図２０（Ａ）と図２０（
Ｂ）との対比からも確認することができる。
なお、しきい値電圧はＩｎ、ＳｎおよびＺｎの組成比を変えることによっても制御するこ
とが可能であり、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３［原子数比］とすることでトランジスタ
のノーマリ・オフ化を期待することができる。また、ターゲットをＩｎ：Ｓｎ：Ｚｎ＝２
：１：３［原子数比］とすることで結晶性の高い酸化物半導体膜を得ることができる。
意図的な基板加熱温度または熱処理温度は、１５０℃以上、好ましくは２００℃以上、よ
り好ましくは４００℃以上であり、より高温での成膜、または熱処理によりトランジスタ
のノーマリ・オフ化を図ることが可能となる。
また、意図的に基板を加熱した成膜および／または成膜後に熱処理をすることで、ゲート
バイアス・ストレスに対する安定性を高めることができる。例えば、２ＭＶ／ｃｍ、１５
０℃、１時間印加の条件において、ドリフトがそれぞれ±１．５Ｖ未満、好ましくは１．
０Ｖ未満を得ることができる。
熱処理は酸素雰囲気中で行うことができるが、まず窒素などの不活性ガス、または減圧下
で熱処理を行ってから酸素を含む雰囲気中で熱処理を行ってもよい。最初に脱水化・脱水
素化を行ってから酸素を酸化物半導体膜に加えることで、熱処理の効果をより高めること
ができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜
に注入する方法を適用してもよい。
酸化物半導体膜中、および酸化物半導体膜と接する膜との界面には、酸素欠損による欠陥
が生成されやすいが、かかる熱処理により酸化物半導体膜中に酸素を過剰に含ませること
で、定常的に生成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰
酸素は主に格子間に存在する酸素であり、その酸素濃度は１×１０１６／ｃｍ３以上２×
１０２０／ｃｍ３以下とすれば、結晶に歪みなどを与えることなく酸化物半導体膜中に含
ませることができる。
また、熱処理によって酸化物半導体膜の一部に結晶領域が含まれるようにすることで、よ
り安定な酸化物半導体膜を得ることができる。例えば、原子数比Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸化物
半導体膜は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）でハローパタン
が観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させるこ
とができる。熱処理温度は任意であるが、例えば６５０℃の熱処理を行うことで、Ｘ線回
折により明確な回折ピークを観測することができる。
実際に、Ｉｎ、ＳｎおよびＺｎを含む酸化物半導体膜のＸＲＤ分析を行った。ＸＲＤ分析
には、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ−ｏ
ｆ−Ｐｌａｎｅ法で測定した。
ＸＲＤ分析を行った試料として、試料Ａおよび試料Ｂを用意した。以下に試料Ａおよび試
料Ｂの作製方法を説明する。
脱水素化処理済みの石英基板上にＩｎ、ＳｎおよびＺｎを含む酸化物半導体膜を１００ｎ
ｍの厚さで成膜した。
Ｉｎ、ＳｎおよびＺｎを含む酸化物半導体膜は、スパッタリング装置を用い、酸素雰囲気
で電力を１００Ｗ（ＤＣ）として成膜した。ターゲットは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：
１［原子数比］のＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いた。なお、成膜時の基板加熱温
度は２００℃とした。このようにして作製した試料を試料Ａとした。
次に、試料Ａと同様の方法で作製した試料に対し熱処理を６５０℃の温度で行った。熱処
理は、はじめに窒素雰囲気で１時間の熱処理を行い、温度を下げずに酸素雰囲気でさらに
１時間の熱処理を行っている。このようにして作製した試料を試料Ｂとした。
図２１に試料Ａおよび試料ＢのＸＲＤスペクトルを示す。試料Ａでは、結晶由来のピーク
が観測されなかったが、試料Ｂでは、２θが３５ｄｅｇ近傍および３７ｄｅｇ〜３８ｄｅ
ｇに結晶由来のピークが観測された。
このように、Ｉｎ、ＳｎおよびＺｎを含む酸化物半導体膜は成膜時に意図的に加熱するこ
とおよび／または成膜後に熱処理することによりトランジスタの特性を向上させることが
できる。
この基板加熱や熱処理は、酸化物半導体膜にとって悪性の不純物である水素、水酸基、水
分などを膜中に含ませないようにすること、または膜中から除去する作用がある。すなわ
ち、酸化物半導体膜中でドナー不純物となる水素、水酸基、水分などを除去することで高
純度化を図ることができ、それによってトランジスタのノーマリ・オフ化を図ることがで
き、酸化物半導体膜が高純度化されることによりオフ電流を１ａＡ／μｍ以下にすること
ができる。ここで、上記オフ電流値の単位は、チャネル幅１μｍあたりの電流値を示す。
図２２に、Ｉｎ、ＳｎおよびＺｎを含む酸化物半導体膜を用いたトランジスタのオフ電流
と測定時の基板温度（絶対温度）の逆数との関係を示す。ここでは、簡単のため測定時の
基板温度の逆数に１０００を掛けた数値（１０００／Ｔ）を横軸としている。
具体的には、図２２に示すように、基板温度が１２５℃の場合には１ａＡ／μｍ（１×１
０−１８Ａ／μｍ）以下、８５℃の場合には１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ
）以下、室温（２７℃）の場合には１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下にする
ことができる。好ましくは、１２５℃において０．１ａＡ／μｍ（１×１０−１９Ａ／μ
ｍ）以下に、８５℃において１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下に、室温に
おいて０．１ｚＡ／μｍ（１×１０−２２Ａ／μｍ）以下にすることができる。これらの
オフ電流値は、シリコンを半導体膜として用いたトランジスタに比べて、極めて低いもの
であることは明らかである。
もっとも、酸化物半導体膜の成膜時に水素、水酸基、水分などが膜中に混入しないように
、成膜室外部からのリークや成膜室内の内壁からの脱ガスを十分抑え、成膜に用いるガス
の高純度化を図ることが好ましい。例えば、成膜に用いるガスは水分が膜中に含まれない
ように露点−７０℃以下であるガスを用いることが好ましい。また、ターゲットそのもの
に水素、水酸基、水分などの不純物が含まれていていないように、高純度化されたターゲ
ットを用いることが好ましい。Ｉｎ、ＳｎおよびＺｎを含む酸化物半導体膜は熱処理によ
って膜中の水分を除去することができるが、Ｉｎ、ＧａおよびＺｎを含む酸化物半導体膜
と比べて水分の放出温度が高いため、好ましくは最初から水分の含まれない膜を形成して
おくことが好ましい。
また、酸化物半導体膜成膜後に６５０℃の熱処理を行った試料Ｂを用いたトランジスタに
おいて、基板温度と電気特性の関係について評価した。
測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏｖ
が０μｍ、ｄＷが０μｍである。なお、Ｖｄは１０Ｖとした。なお、基板温度は−４０℃
、−２５℃、２５℃、７５℃、１２５℃および１５０℃で電気特性の測定を行った。ここ
で、トランジスタにおいて、ゲート電極と一対の電極との重畳する幅をＬｏｖと呼び、酸
化物半導体膜に対する一対の電極のはみ出しをｄＷと呼ぶ。
図２３に、Ｉｄ（実線）および電界効果移動度（点線）のＶｇ依存性を示す。また、図２
４（Ａ）に基板温度としきい値電圧の関係を、図２４（Ｂ）に基板温度と電界効果移動度
の関係を示す。
図２４（Ａ）より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、そ
の範囲は−４０℃〜１５０℃で１．０９Ｖ〜−０．２３Ｖであった。
また、図２４（Ｂ）より、基板温度が高いほど電界効果移動度が低くなることがわかる。
なお、その範囲は−４０℃〜１５０℃で３６ｃｍ２／Ｖｓ〜３２ｃｍ２／Ｖｓであった。
従って、上述の温度範囲において電気特性の変動が小さいことがわかる。
上記のようなＩｎ、ＳｎおよびＺｎを含む酸化物半導体膜にチャネル形成領域を有するト
ランジスタによれば、オフ電流を１ａＡ／μｍ以下に保ちつつ、電界効果移動度を３０ｃ
ｍ２／Ｖｓ以上、好ましくは４０ｃｍ２／Ｖｓ以上、より好ましくは６０ｃｍ２／Ｖｓ以
上とし、ＬＳＩで要求されるオン電流の値を満たすことができる。例えば、Ｌ／Ｗ＝３３
ｎｍ／４０ｎｍのＦＥＴで、ゲート電圧２．７Ｖ、ドレイン電圧１．０Ｖのとき１２μＡ
以上のオン電流を流すことができる。またトランジスタの動作に求められる温度範囲にお
いても、十分な電気特性を確保することができる。このような特性であれば、シリコン半
導体で作られる集積回路の中に酸化物半導体膜を用いたトランジスタを混載しても、動作
速度を犠牲にすることなく新たな機能を有する集積回路を実現することができる。
＜作製例１＞
本作製例では、Ｉｎ、ＳｎおよびＺｎを含む酸化物半導体膜を用いたトランジスタの一例
について、図２５などを用いて説明する。
図２５は、トップゲート・トップコンタクト構造であるトランジスタの上面図および断面
図の一例である。図２５（Ａ）にトランジスタの上面図を示す。また、図２５（Ｂ）は図
２５（Ａ）の一点鎖線Ａ１−Ａ２に対応する断面図である。
図２５（Ｂ）に示すトランジスタは、基板１５００と、基板１５００上に設けられた下地
絶縁膜１５０２と、下地絶縁膜１５０２の周辺に設けられた保護絶縁膜１５０４と、下地
絶縁膜１５０２および保護絶縁膜１５０４上に設けられた高抵抗領域１５０６ａおよび低
抵抗領域１５０６ｂを有する酸化物半導体膜１５０６と、酸化物半導体膜１５０６上に設
けられたゲート絶縁膜１５０８と、ゲート絶縁膜１５０８を介して酸化物半導体膜１５０
６と重畳して設けられたゲート電極１５１０と、ゲート電極１５１０の側面と接して設け
られた側壁絶縁膜１５１２と、少なくとも低抵抗領域１５０６ｂと接して設けられた一対
の電極１５１４と、少なくとも酸化物半導体膜１５０６、ゲート電極１５１０および一対
の電極１５１４を覆って設けられた層間絶縁膜１５１６と、層間絶縁膜１５１６に設けら
れた開口部を介して少なくとも一対の電極１５１４の一方と接続して設けられた配線１５
１８と、を有する。
なお、図示しないが、層間絶縁膜１５１６および配線１５１８を覆って設けられた保護膜
を有していても構わない。該保護膜を設けることで、層間絶縁膜１５１６の表面伝導に起
因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減する
ことができる。
＜作製例２＞
本作製例では、上記作製例１とは異なるＩｎ、ＳｎおよびＺｎを含む酸化物半導体膜を用
いたトランジスタの他の一例について示す。
図２６は、本作製例で作製したトランジスタの構造を示す上面図および断面図である。図
２６（Ａ）はトランジスタの上面図である。また、図２６（Ｂ）は図２６（Ａ）の一点鎖
線Ｂ１−Ｂ２に対応する断面図である。
図２６（Ｂ）に示すトランジスタは、基板１６００と、基板１６００上に設けられた下地
絶縁膜１６０２と、下地絶縁膜１６０２上に設けられた酸化物半導体膜１６０６と、酸化
物半導体膜１６０６と接する一対の電極１６１４と、酸化物半導体膜１６０６および一対
の電極１６１４上に設けられたゲート絶縁膜１６０８と、ゲート絶縁膜１６０８を介して
酸化物半導体膜１６０６と重畳して設けられたゲート電極１６１０と、ゲート絶縁膜１６
０８およびゲート電極１６１０を覆って設けられた層間絶縁膜１６１６と、層間絶縁膜１
６１６に設けられた開口部を介して一対の電極１６１４と接続する配線１６１８と、層間
絶縁膜１６１６および配線１６１８を覆って設けられた保護膜１６２０と、を有する。
基板１６００としてはガラス基板を、下地絶縁膜１６０２としては酸化シリコン膜を、酸
化物半導体膜１６０６としてはＩｎ、ＳｎおよびＺｎを含む酸化物半導体膜を、一対の電
極１６１４としてはタングステン膜を、ゲート絶縁膜１６０８としては酸化シリコン膜を
、ゲート電極１６１０としては窒化タンタル膜とタングステン膜との積層構造を、層間絶
縁膜１６１６としては酸化窒化シリコン膜とポリイミド膜との積層構造を、配線１６１８
としてはチタン膜、アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜
１６２０としてはポリイミド膜を、それぞれ用いた。
なお、図２６（Ａ）に示す構造のトランジスタにおいて、ゲート電極１６１０と一対の電
極１６１４との重畳する幅をＬｏｖと呼ぶ。同様に、酸化物半導体膜１６０６に対する一
対の電極１６１４のはみ出しをｄＷと呼ぶ。
４００ 領域
４０１ シリコンウェハ
４０４ ゲート絶縁膜
４０６ 層間膜
４１０ サブメモリセル
４１２ 下地膜
４１３ 電極
４１４ ゲート絶縁膜
４１５ 半導体膜
４１６ 層間膜
４１７ ゲート電極
４１８ 電極
４１９ 容量配線
４２０ サブメモリセル
４２９ 容量配線
４３０ サブメモリセル
４３９ 容量配線
４５０ トランジスタ
４５１ トランジスタ
４６１ キャパシタ
４６２ キャパシタ
４６３ キャパシタ
５７１ メモリセル
５７２ メモリセル
５７３ メモリセル
５８１ メモリセル
５８２ メモリセル
５８３ メモリセル
５９０ 領域
６０３ 電極
６０９ 容量配線
６３０ サブメモリセル
６４０ 凸部
６５１ トランジスタ
６６３ キャパシタ
６６４ キャパシタ
１１０１ 下地絶縁層
１１０２ 埋め込み絶縁物
１１０３ａ 半導体領域
１１０３ｂ 半導体領域
１１０３ｃ 半導体領域
１１０４ ゲート絶縁膜
１１０５ ゲート
１１０６ａ 側壁絶縁物
１１０６ｂ 側壁絶縁物
１１０７ 絶縁物
１１０８ａ ソース
１１０８ｂ ドレイン
１５００ 基板
１５０２ 下地絶縁膜
１５０４ 保護絶縁膜
１５０６ 酸化物半導体膜
１５０６ａ 高抵抗領域
１５０６ｂ 低抵抗領域
１５０８ ゲート絶縁膜
１５１０ ゲート電極
１５１２ 側壁絶縁膜
１５１４ 一対の電極
１５１６ 層間絶縁膜
１５１８ 配線
１６００ 基板
１６０２ 下地絶縁膜
１６０６ 酸化物半導体膜
１６０８ ゲート絶縁膜
１６１０ ゲート電極
１６１４ 一対の電極
１６１６ 層間絶縁膜
１６１８ 配線
１６２０ 保護膜

Claims (1)

  1. 複数のメモリセルと、センスアンプと、を有し、
    前記複数のメモリセルそれぞれは、トランジスタと、前記トランジスタと電気的に接続されたキャパシタと、を有し、
    前記センスアンプは、シリコンウエハ又はＳＯＩ基板を用いて形成され、
    前記センスアンプ及び前記キャパシタは、前記トランジスタの下方に層間膜を介して設けられ、
    前記トランジスタは、酸化物半導体層にチャネルが形成され、
    前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を有する酸化物であって、複数の結晶部を有し、
    前記複数の結晶部は、前記酸化物半導体層の被形成面に垂直な方向に沿うようにｃ軸配向し、
    前記複数の結晶部は、ａ軸の向きが異なり、
    前記複数の結晶部は、ｂ軸の向きが異なることを特徴とする半導体装置。
JP2015129552A 2010-10-29 2015-06-29 半導体装置 Active JP6117282B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015129552A JP6117282B2 (ja) 2010-10-29 2015-06-29 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010242925 2010-10-29
JP2010242925 2010-10-29
JP2011113233 2011-05-20
JP2011113233 2011-05-20
JP2015129552A JP6117282B2 (ja) 2010-10-29 2015-06-29 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011235706A Division JP5778549B2 (ja) 2010-10-29 2011-10-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2015233144A JP2015233144A (ja) 2015-12-24
JP6117282B2 true JP6117282B2 (ja) 2017-04-19

Family

ID=45996613

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011235706A Active JP5778549B2 (ja) 2010-10-29 2011-10-27 半導体装置
JP2015129552A Active JP6117282B2 (ja) 2010-10-29 2015-06-29 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011235706A Active JP5778549B2 (ja) 2010-10-29 2011-10-27 半導体装置

Country Status (4)

Country Link
US (5) US8654567B2 (ja)
JP (2) JP5778549B2 (ja)
KR (1) KR101924231B1 (ja)
TW (2) TWI606444B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8854865B2 (en) 2010-11-24 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
TWI614747B (zh) * 2011-01-26 2018-02-11 半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
KR102244460B1 (ko) * 2013-10-22 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102320576B1 (ko) * 2013-12-27 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6607681B2 (ja) 2014-03-07 2019-11-20 株式会社半導体エネルギー研究所 半導体装置
US9716100B2 (en) * 2014-03-14 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and electronic device
KR20150126272A (ko) * 2014-05-02 2015-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물의 제작 방법
KR20250019744A (ko) 2014-05-30 2025-02-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
US10186311B2 (en) * 2015-05-07 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or electronic component including the same
JP5941577B1 (ja) * 2015-05-11 2016-06-29 力晶科技股▲ふん▼有限公司 半導体記憶装置
US9728243B2 (en) 2015-05-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or electronic component including the same
JP6901831B2 (ja) * 2015-05-26 2021-07-14 株式会社半導体エネルギー研究所 メモリシステム、及び情報処理システム
JP2016225614A (ja) 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
WO2017068478A1 (en) * 2015-10-22 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device including the semiconductor device
JP6906940B2 (ja) * 2015-12-28 2021-07-21 株式会社半導体エネルギー研究所 半導体装置
US20170221899A1 (en) * 2016-01-29 2017-08-03 Semiconductor Energy Laboratory Co., Ltd. Microcontroller System
TWI743115B (zh) 2016-05-17 2021-10-21 日商半導體能源硏究所股份有限公司 顯示裝置及其工作方法
WO2018002766A1 (ja) * 2016-06-30 2018-01-04 株式会社半導体エネルギー研究所 表示装置、移動体
JP6698486B2 (ja) 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
JP2019164868A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置
JP7065147B2 (ja) * 2020-04-28 2022-05-11 株式会社ジャパンディスプレイ 半導体装置

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237528A (en) * 1982-11-04 1993-08-17 Hitachi, Ltd. Semiconductor memory
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
KR930004985B1 (ko) 1990-04-03 1993-06-11 재단법인 한국전자통신연구소 스택구조의 d램셀과 그 제조방법
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH08235875A (ja) * 1994-12-27 1996-09-13 Nkk Corp 多値情報記憶装置およびその動作方法
US5848002A (en) 1994-12-27 1998-12-08 Nkk Corporation Information storage apparatus and method for operating the same
JP2783271B2 (ja) * 1995-01-30 1998-08-06 日本電気株式会社 半導体記憶装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3662626B2 (ja) * 1995-05-22 2005-06-22 ローム株式会社 多値記憶素子、メモリアレイ、記憶および再現方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100257765B1 (ko) * 1997-12-30 2000-06-01 김영환 기억소자 및 그 제조 방법
JP3085280B2 (ja) * 1998-05-15 2000-09-04 日本電気株式会社 多値ｄｒａｍ半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
KR20000027628A (ko) * 1998-10-28 2000-05-15 김영환 역 스택 캐패시터 셀 구조 에스오아이(soi) 소자 및 제조방법
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW587252B (en) * 2000-01-18 2004-05-11 Hitachi Ltd Semiconductor memory device and data processing device
AU2000224587A1 (en) * 2000-02-04 2001-08-14 Hitachi Ltd. Semiconductor device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
DE10128193C1 (de) * 2001-06-11 2003-01-30 Infineon Technologies Ag Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2002319682A (ja) * 2002-01-04 2002-10-31 Japan Science & Technology Corp トランジスタ及び半導体装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004014770A (ja) * 2002-06-06 2004-01-15 Renesas Technology Corp 半導体装置
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
DE10255203B3 (de) * 2002-11-27 2004-04-22 Infineon Technologies Ag Dynamische Speicherzelle mit zwei vertikalen Auswahltransistoren
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006024263A (ja) * 2004-07-07 2006-01-26 Seiko Epson Corp 強誘電体記憶装置、電子機器
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7310257B2 (en) * 2005-11-10 2007-12-18 Micron Technology, Inc. Local digit line architecture and method for memory devices having multi-bit or low capacitance memory cells
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP5459894B2 (ja) * 2005-12-27 2014-04-02 株式会社半導体エネルギー研究所 半導体装置
US8212238B2 (en) 2005-12-27 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7605410B2 (en) 2006-02-23 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP4215068B2 (ja) * 2006-04-26 2009-01-28 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2010027818A (ja) * 2008-07-18 2010-02-04 Semiconductor Energy Lab Co Ltd 配線基板及びその作製方法、並びに、半導体装置及びその作製方法
JP2010034109A (ja) * 2008-07-25 2010-02-12 Toshiba Corp 不揮発性半導体記憶装置
US8044448B2 (en) 2008-07-25 2011-10-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010147392A (ja) 2008-12-22 2010-07-01 Elpida Memory Inc 半導体装置およびその製造方法
US8541819B1 (en) * 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5671418B2 (ja) 2010-08-06 2015-02-18 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US8633481B2 (en) * 2010-08-30 2014-01-21 Sharp Kabushiki Kaisha Semiconductor device and process for production thereof
KR101372852B1 (ko) * 2010-10-05 2014-03-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP4927216B1 (ja) * 2010-11-12 2012-05-09 シャープ株式会社 線形素子列値推定方法、静電容量検出方法、集積回路、タッチセンサシステム、及び電子機器

Also Published As

Publication number Publication date
US10038099B2 (en) 2018-07-31
US9147684B2 (en) 2015-09-29
US8923036B2 (en) 2014-12-30
TW201635287A (zh) 2016-10-01
US9680029B2 (en) 2017-06-13
US20140153319A1 (en) 2014-06-05
JP5778549B2 (ja) 2015-09-16
TWI549127B (zh) 2016-09-11
US8654567B2 (en) 2014-02-18
US20150097183A1 (en) 2015-04-09
US20170271522A1 (en) 2017-09-21
JP2013008936A (ja) 2013-01-10
US20150364607A1 (en) 2015-12-17
US20120106226A1 (en) 2012-05-03
KR20120046023A (ko) 2012-05-09
TWI606444B (zh) 2017-11-21
TW201230029A (en) 2012-07-16
JP2015233144A (ja) 2015-12-24
KR101924231B1 (ko) 2018-11-30

Similar Documents

Publication Publication Date Title
JP6117282B2 (ja) 半導体装置
JP6483794B2 (ja) 記憶装置
KR101853424B1 (ko) 반도체 장치
JP6028064B2 (ja) 半導体装置
JP6069408B2 (ja) 半導体装置
JP6133928B2 (ja) 半導体装置
JP5781865B2 (ja) 半導体装置
KR101842181B1 (ko) 반도체 장치
KR20120033231A (ko) 반도체 장치 및 반도체 장치의 구동방법
KR20120022601A (ko) 반도체 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170322

R150 Certificate of patent or registration of utility model

Ref document number: 6117282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250