JP6107858B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6107858B2
JP6107858B2 JP2015046522A JP2015046522A JP6107858B2 JP 6107858 B2 JP6107858 B2 JP 6107858B2 JP 2015046522 A JP2015046522 A JP 2015046522A JP 2015046522 A JP2015046522 A JP 2015046522A JP 6107858 B2 JP6107858 B2 JP 6107858B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
crystal defect
semiconductor substrate
defect region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015046522A
Other languages
English (en)
Other versions
JP2015130524A (ja
Inventor
吉村　尚
尚 吉村
正行 宮崎
正行 宮崎
博 瀧下
博 瀧下
秀直 栗林
秀直 栗林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015046522A priority Critical patent/JP6107858B2/ja
Publication of JP2015130524A publication Critical patent/JP2015130524A/ja
Application granted granted Critical
Publication of JP6107858B2 publication Critical patent/JP6107858B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

この発明は、半導体装置および半導体装置の製造方法に関し、特にｎ型フィールドストップ層を有するダイオードおよび絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などの半導体装置および半導体装置の製造方法に関する。
電力用半導体装置に用いられる半導体装置として、４００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、３３００Ｖあるいはそれ以上の耐圧を有するダイオードやＩＧＢＴ等がある。これらダイオードやＩＧＢＴ等はコンバータやインバータ等の電力変換装置に用いられている。電力用半導体装置には、低損失、高効率および高破壊耐量という良好な電気的特性および低コスト化が求められている。例えば、ｎ-ドリフト層内にｎ型フィールドストップ（ＦＳ：Ｆｉｅｌｄ Ｓｔｏｐ）層となるドナー層を設けることによりスイッチング特性を向上させた半導体装置が公知である。従来のｎ型ＦＳ層を有する半導体装置について、ダイオードを例に説明する。
図６は、従来のｎ型フィールドストップ層を有するダイオードの要部を示す断面図である。図６に示すダイオード１００ａにおいて、所定の耐圧が得られる程度に厚さが薄いｎ-ドリフト層となるｎ-型半導体基板１の第１主面（おもて面１ｂ）側にはｐ型アノード領域２が形成される。ｎ-型半導体基板１の第２主面（裏面１ａ）側にはｎ+型カソード層３が形成される。そして、ｐ型アノード領域２の外周において、ｎ-型半導体基板１のおもて面１ｂ側には、ｐ型アノード領域２を囲むように耐圧接合終端構造４となる複数のｐ型層と当該ｐ型層に接する金属電極とが形成される。
符号５はアノード電極であり、符号６はカソード電極であり、符号８は絶縁膜であり、符号９ａはｎ型ＦＳ層である。符号１８ａで示すドナー層は、ｎ型ＦＳ層９ａを構成する。ｎ型ＦＳ層９ａとは、ｎ-ドリフト層１よりも不純物濃度が高く、かつｎ-型半導体基板１の裏面１ａからｎ-ドリフト層内の比較的深い（例えば３μｍ程度から数十μｍ程度）位置に高い不純物濃度ピークを有する基板深さ方向の幅が広い（厚さが厚い）ｎ型拡散層である。
このような構成のダイオードやＩＧＢＴにおいて、スイッチング特性を向上させるために、電子線照射によりｎ-ドリフト層内に結晶欠陥を発生させて、キャリアライフタイムを制御する方法が公知である。また、ダイオードやＩＧＢＴでは、スイッチング損失を低減させるために、ｎ-型半導体基板１のおもて面１ｂ側から裏面１ａ側に向かって深い位置でのキャリア濃度の制御（コントロール）が求められている。
ｎ-ドリフト層となるｎ-型半導体基板１内のキャリア濃度を制御する方法として、比較的低い加速電圧で、ｎ-型半導体基板１の裏面１ａからｎ-型半導体基板１内に深い飛程が得られるプロトン注入を行い、図６に示すようにｎ-型半導体基板１であるｎ-型シリコン基板中にドナー層１８ａを生成する方法が知られている。この方法は、酸素が含まれる領域にプロトン注入を行い、プロトン注入による結晶欠陥を介在させてドナー層１８ａであるｎ型ＦＳ層９ａを形成する方法である。
図７は、図６のＸ１−Ｘ２線上でのキャリア濃度分布を示す特性図である。図７には、プロトン注入によりｎ-型半導体基板１内に形成したドナー層１８ａのキャリア濃度分布を示す。図７に示すように、プロトン注入により形成されたドナー層１８ａは、ｎ-型半導体基板１の裏面１ａから所定の深さにピーク位置を有し、このピーク位置からｐ型アノード領域２側およびｎ+型カソード層３側に向かって低くなる不純物濃度分布を有する。図７において、縦軸はキャリア濃度Ｂであり、横軸はｎ+型カソード層３とドナー層１８ａ（ｎ型ＦＳ層９ａ）との界面からの深さＣである。
プロトン注入は、ドナー生成の他にライフタイムキラー制御にも用いられ、プロトン注入により半導体基板中にライフタイムキラーとなる結晶欠陥を発生させることが知られている。プロトン注入によって半導体基板中に結晶欠陥を発生させることは、ダイオードやＩＧＢＴのキャリアライフタイムを制御することができる反面、耐圧の低下や漏れ電流の増加など電気的特性に悪影響を及ぼす。そのため、ドナーを生成するための結晶欠陥量の制御と、ライフタイムキラーとなる結晶欠陥量の制御とを同時に行う必要がある。
下記特許文献１には、プロトン注入によるドナー生成方法として、所望の素子特性を得るために必要になる熱処理条件について開示されている。下記特許文献２には、プロトン注入によるドナー生成において、ドナー生成率を上げるために必要となる酸素濃度について開示されている。
米国特許出願公開第２００６／０２８６７５３号明細書 国際公開第２００７／５５３５２号パンフレット
しかしながら、上記特許文献１，２では、つぎの問題が生じる。プロトン注入によるドナー生成率を上げるためには、ｎ-ドリフト層内に含まれる水素、酸素および結晶欠陥の３つの要素の適正な制御が必要となる。上記特許文献１では、プロトン注入時に生成した結晶欠陥を熱処理条件で回復させる程度を記したものであり、プロトン注入時に生成した結晶欠陥が不足している場合に、結晶欠陥量を充足してドナー生成率を上げる方法については記載されていない。上記特許文献２では、ドナー生成率を上げるために必要となる酸素濃度については記載されているが、結晶欠陥量を適正にしてドナー生成率を上げることについては記載されていない。
この発明の目的は、上述した従来技術による問題点を解消するため、プロトン注入によるドナー生成率を上げて、電気的特性を向上させることができる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した問題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、第１導電型のドリフト層が設けられた第１導電型の半導体基板と、前記半導体基板の一方の主面側に設けられ、前記ドリフト層に隣接する第２導電型の第１半導体層と、前記半導体基板の他方の主面側に設けられた第１導電型または第２導電型の第２半導体層と、前記ドリフト層と前記第２半導体層との間に１つ以上設けられた、前記ドリフト層よりも高不純物濃度の第１導電型の高濃度層と、前記ドリフト層を含む第１結晶欠陥領域と、前記高濃度層を含み、前記第１結晶欠陥領域に隣接するように設けられた、前記第１結晶欠陥領域よりも欠陥濃度の少ない第２結晶欠陥領域と、を備えることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記高濃度層は水素誘起ドナーを有することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１結晶欠陥領域のキャリアライフタイムは、深さ方向に一様であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２結晶欠陥領域のキャリアライフタイムは、前記第１結晶欠陥領域のキャリアライフタイムよりも長いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２結晶欠陥領域のキャリアライフタイムは、前記半導体基板の一方の主面側から他方の主面側に向かって増加することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１結晶欠陥領域は空孔と複空孔とを主たる結晶欠陥とすることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２結晶欠陥領域は、空孔と酸素と水素との複合欠陥を主たる結晶欠陥とすることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２結晶欠陥領域は、水素で終端されたダングリングボンドを有することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記ドリフト層に隣接する前記高濃度層の、前記半導体基板の他方の主面からの距離が１５μｍ以上であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、ｑを電荷素量、Ｎdを前記ドリフト層の平均濃度、εSを前記半導体基板の誘電率、Ｖrateを定格電圧、ＪFを定格電流密度、ｖsatをキャリアの速度が所定の電界強度で飽和した飽和速度として、距離指標Ｌが下記式（１）で表わされ、前記ドリフト層を挟んで前記第１半導体層に隣接する前記高濃度層のキャリア濃度が最大濃度となる位置の前記半導体基板の他方の主面からの深さをＸとし、前記半導体基板の厚さをＷ０として、Ｘ＝Ｗ０−γＬであり、γは０．７以上１．６以下であることを特徴とする。
Figure 0006107858
上述した発明によれば、プロトン注入の前後で電子線照射を行い、熱処理時の結晶欠陥量を最適に制御することにより、ドナー生成率を上げることができる。また、上述した発明によれば、ドナー生成のための熱処理が終了した時点で、電子線照射およびプロトン注入により形成された結晶欠陥を回復させ適正な結晶欠陥量に制御することで、耐圧の向上および漏れ電流の低減など電気的特性の向上を図ることができる。
本発明にかかる半導体装置および半導体装置の製造方法によれば、プロトン注入によるドナー生成率を上げて、電気的特性を向上させることができるという効果を奏する。
図１は、本発明の実施の形態１にかかる製造途中の状態を工程順に示す断面図である。 図２は、図１の製造工程をプロセスフローで示すフローチャートである。 図３は、図１の製造方法で製造した本発明の実施の形態１にかかる半導体装置の要部を示す断面図である。 図４は、図３のＸ１−Ｘ２線上でのキャリア濃度分布と電子線照射との関係を示す特性図である。 図５は、実施の形態１にかかる半導体装置の製造方法におけるドナー生成時の半導体結晶の状態について示す説明図である。 図６は、従来のｎ型フィールドストップ層を有するダイオードの要部を示す断面図である。 図７は、図６のＸ１−Ｘ２線上でのキャリア濃度分布を示す特性図である。 図８は、電子線照射ありおよび電子線照射なしにおけるキャリア濃度分布の相違を示す特性図である。 図９は、実施の形態３にかかる半導体装置の製造工程をプロセスフローで示すフローチャートである。 図１０は、実施の形態４にかかる半導体装置の製造工程をプロセスフローで示すフローチャートである。 図１１は、本発明の実施の形態５にかかる製造途中の状態を工程順に示す断面図である。 図１２は、図３のＸ１−Ｘ２線上でのキャリア濃度分布と中性子線照射との関係を示す特性図である。 図１３は、本発明にかかる半導体装置のキャリアライフタイムを示す特性図である。 図１４は、従来のプロトン照射の平均飛程とキャリア濃度との関係を示す特性図である。 図１５は、電圧波形が振動を始める閾値電圧について示す特性図である。 図１６は、一般的なダイオードの逆回復時の発振波形である。 図１７は、本発明にかかる半導体装置のプロトンの飛程とプロトンの加速エネルギーとの関係を示す特性図である。 図１８は、本発明にかかる半導体装置において空乏層が最初に達するフィールドストップ層の位置条件を示す図表である。 図１９は、実施の形態８にかかる半導体装置を示す説明図である。 図２０は、本発明にかかる半導体装置の逆回復波形を示す特性図である。
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
図１は、本発明の実施の形態１にかかる製造途中の状態を工程順に示す断面図である。図２は、図１の製造工程をプロセスフローで示すフローチャートである。図１，２を用いて、実施の形態１にかかる半導体装置の製造方法について説明する。図１に示す実施の形態１にかかる半導体装置の製造方法により作製（製造）される半導体装置は、図１（ｈ）に示すｎ型フィールドストップ（ＦＳ）層９を有するダイオード１００である。まず、薄化されていない厚さの厚いｎ-型半導体基板２０として、例えば、ｎ型シリコン基板を準備する（図１（ａ））。
つぎに、図２（１），２（２）の工程に示すように、ｎ-ドリフト層となるｎ-型半導体基板２０の第１主面（おもて面２０ａ）側に、一般的な方法によりｐ型アノード領域２と、ｐ型アノード領域２に電気的に接続するアノード電極５（メタル）とを形成する。また、ｐ型アノード領域２の外周において、ｐ型アノード領域２を囲むように耐圧を確保するための耐圧接合終端構造４（エッジ部）と、ｎ-型半導体基板２０のおもて面２０ａを覆う絶縁膜８とを形成する。図示省略するが、耐圧接合終端構造４は例えば複数のｐ型層と当該ｐ型層に接する金属電極とからなる。
図２（１）には、ｐ型アノード領域２や耐圧接合終端構造４のｐ型層、絶縁膜８などのおもて面構造の形成工程を表面形成と示す。また、図２（２）には、アノード電極５や、耐圧接合終端構造４の金属電極などの表面メタルの形成工程を表面電極形成と示す。そして、図２（３）の工程に示すように、ｎ-型半導体基板２０のおもて面２０ａ側に、図示しない表面保護膜であるポリイミド膜、チッ化シリコン膜（Ｓｉ3Ｎ4膜）、またはチッ化シリコン膜とポリイミド膜との積層膜などを形成する。アノード電極５および表面保護膜は、後述するｎ+型カソード層３の形成（図１（ｇ））後に形成してもよい。ここまでの状態の断面図が図１（ｂ）に示されている。
つぎに、図２（４）の工程に示すように、ｎ-型半導体基板２０のおもて面２０ａ側から電子線照射１１を行い、ｎ-ドリフト層の内部に結晶欠陥（例えば点欠陥）１２を発生させる。ここまでの状態の断面図が図１（ｃ）に示されている。図１（ｃ）では、結晶欠陥１２を斜線のハッチングで示す（図１（ｄ），１（ｅ）においても同様）。電子線照射１１の条件は、例えば、加速エネルギーを０．５ＭｅＶ〜５ＭｅＶ程度とし、線量を２０ｋＧｙ〜３０００ｋＧｙ程度としてもよい。この電子線照射１１後に、結晶欠陥１２の量を調整するための予備加熱（第２熱処理）を、例えば３００℃〜５００℃程度の温度で１時間〜１０時間以下で行ってもよい。この予備加熱は、電子線照射１１により形成された結晶欠陥１２の量が適正であれば行わなくてよい。
また、この電子線照射１１（結晶欠陥１２の量を調整するための予備加熱を行う場合にはこの予備加熱も含む）は、後述する、ｎ-型半導体基板１の研削２１（図１（ｄ））後やプロトン注入１３（図１（ｅ））後で、かつ、ドナー生成のため熱処理（第１熱処理、図１（ｆ））前に行ってもよい。さらに、結晶欠陥１２を発生させる方法として、電子線照射１１に代えて、ヘリウムなどを照射してもよい。尚、電子線照射１１はライフタイムキラーの導入を兼ねる場合もある。
つぎに、図２（５）の工程に示すように、ｎ-型半導体基板２０の第２主面（裏面２０ｂ）を所定の厚み、例えば１００μｍ前後になるまで研削２１して薄くする。以下、研削２１後の厚さの薄いｎ-型半導体基板を符号１で示す。ここまでの状態の断面図が図１（ｄ）に示されている。つぎに、この厚さの薄いｎ-型半導体基板１の裏面１ａを洗浄する。
つぎに、図２（６）の工程に示すように、ｎ-型半導体基板１の裏面１ａ側からプロトン注入１３を行い、水素（Ｈ）原子１４および結晶欠陥１５をｎ-型半導体基板１の内部に導入する。ここまでの状態の断面図が図１（ｅ）に示されている。プロトン注入１３の条件は、例えば、加速エネルギーを０．４ＭｅＶ以上とし、注入量を１×１０13／ｃｍ2〜５×１０14／ｃｍ2程度としてもよい。このプロトン注入１３で形成された結晶欠陥１５と、電子線照射１１で形成された結晶欠陥１２（結晶欠陥１２の量を調整するための予備加熱を行う場合は、この予備加熱も含む）とで、ｎ-型半導体基板１の結晶欠陥量が決まる。
このように、プロトン注入１３後、ｎ-型半導体基板１の内部には、電子線照射１１による結晶欠陥１２と、プロトン注入１３による水素原子１４および結晶欠陥１５と、ｎ-型半導体基板１の結晶中に含まれる図示しない酸素（Ｏ）原子とが存在する状態となる。また、図１（ｅ）では、水素原子１４および結晶欠陥１５を同一の×印で示す（図１１（ｅ）においても同様）。尚、ｎ-型半導体基板１に含有される酸素原子の濃度については特に問わない。
つぎに、図２（７）の工程に示すように、ｎ-型半導体基板１に導入された水素原子１４をイオン化してドナーを生成するために熱処理（以下、ドナー生成のための熱処理とする）を行う。この熱処理により、ドナー生成が促進され、ｎ-型半導体基板１の裏面１ａ側にドナー層１８が形成される。ここまでの状態の断面図が図１（ｆ）に示されている。ドナー層１８は、ダイオード１００のｎ型ＦＳ層９になり、ｎ-型半導体基板１のキャリア濃度より高いピークを持つ領域となる。ｎ型ＦＳ層９については後述する。ドナー生成時における半導体結晶の状態については後述する。
このドナー層１８形成のための熱処理の温度は、結晶欠陥１２，１５を完全に回復させない程度に低い温度であることが重要である。具体的には、ドナー層１８形成のための熱処理は、３５０℃以上５５０℃以下の温度で、１時間以上１０時間以下の処理時間で行うのがよい。その理由は、つぎのとおりである。ドナー層１８形成のための熱処理条件を超えた場合（温度が５５０℃超で処理時間が１０時間超）、ドナー生成中に結晶欠陥１２，１５量が少なくなりドナー層１８の形成が不十分になる。
一方、上記ドナー層１８形成のための熱処理条件未満である場合（温度が３５０℃未満で処理時間が１時間未満）、ドナー生成が不十分になりドナー層１８の形成が不十分になる。さらに、熱処理終了時の結晶欠陥１２，１５の回復が不十分になり、結晶欠陥１２，１５が多く残留してしまう。これにより、ｎ-ドリフト層中のライフタイムキラーが多くなり、耐圧低下や漏れ電流の増大を招く。さらに良好な状態でドナー層１８を形成するための熱処理の好適な条件は、例えば、３８０℃〜４５０℃程度の温度で、３時間〜７時間程度の処理時間である。
このように、ドナー生成のための熱処理中には、電子線照射１１やプロトン注入１３で形成した結晶欠陥１２，１５を完全に回復させないで一部残留させることが重要である。この残留させた結晶欠陥１２，１５の寄与により、プロトンによるドナー化が促進される。また、ドナー生成のための熱処理終了時には、結晶欠陥１２，１５を回復させて、ｎ-ドリフト層中の結晶欠陥１２，１５が適正量となっていることが重要である。
したがって、ドナー生成のための熱処理中は、プロトン注入１３や電子線照射１１による結晶欠陥１２，１５がｎ-ドリフト層の内部に残っていることが条件となる。また、ドナー生成のための熱処理終了後には、結晶欠陥１２，１５を回復させて、ｎ-ドリフト層中に結晶欠陥１２，１５が所望の電気的特性が得られる程度の適正量存在する状態であることが耐圧、漏れ電流、オン電圧およびスイッチング特性の観点から望ましい。
つぎに、図２（８）の工程に示すように、ｎ-型半導体基板１の裏面１ａからリン（Ｐ）などのｎ型不純物のイオン注入を行った後、例えばレーザーアニールによりｎ型不純物を活性化させることでｎ+型カソード層３を形成する。ここまでの状態の断面図が図１（ｇ）に示されている。その後、図２（９）の工程に示すように、ｎ-型半導体基板１の裏面１ａにカソード電極６を形成することで、図１（ｈ）に示すダイオード１００が完成する。カソード電極６の形成後に、必要であれば、カソード電極６の熱処理を行ってもよい。
上述した実施の形態１にかかる半導体装置の製造方法においては、電子線照射１１により形成された結晶欠陥１２（図１（ｃ））は、ドナー生成のための熱処理（図１（ｆ））およびｎ+型カソード層３を形成するための熱活性化処理（図１（ｇ））を通して欠陥濃度が減少するものの、完全には回復せずに残留する。このため、ｎ-ドリフト層中の少数キャリアのライフタイムは１０μｓ以下となる。また、ダイオード１００の場合は、逆回復時間を短縮するために、あえて電子線照射１１による結晶欠陥１２を残留させる程度の熱処理条件にて熱処理し、ｎ-ドリフト層中のキャリアライフタイムを０．１μｓ〜１μｓ程度としてもよい。この場合には、例えば、電子線照射１１の後に行う熱処理条件を、３５０℃〜３８０℃未満の温度で０．５時間〜２時間程度とするとよい。
次に、上述した実施の形態１にかかる半導体装置の製造方法によって作製されたダイオード１００の要部断面図を図３に示す。図３は、図１の製造方法で製造した本発明の実施の形態１にかかる半導体装置の要部を示す断面図である。図３に示す実施の形態１にかかる半導体装置は、図１（ｈ）に示す電子線照射１１によりドナー生成率を高めたｎ型ＦＳ層９を有するダイオード１００である。
図３に示す実施の形態１にかかるダイオード１００が図６に示す従来のダイオード１００ａと異なる点は、図６に示す従来のダイオード１００ａのｎ型ＦＳ層９ａ（ドナー層１８ａ）に代えて、電子線照射１１により結晶欠陥１２を追加して形成されたｎ型ＦＳ層９（ドナー層１８）を備える点である。
ｎ型ＦＳ層９となるドナー層１８は、上述したように電子線照射１１およびプロトン注入１３によりｎ-型半導体基板１中に形成され、その後のドナー生成のために熱処理中にｎ-型半導体基板１中に残留させた結晶欠陥１２，１５が寄与してなる。こうすることで、従来よりもドナー生成率を高めて形成されたｎ型ＦＳ層９を有するダイオード１００を得ることができる。ｎ型ＦＳ層９のキャリア濃度分布を図４に示す。図４は、図３のＸ１−Ｘ２線上でのキャリア濃度分布と電子線照射との関係を示す特性図である。
図４に示すように、ｎ型ＦＳ層９は、ｎ-型半導体基板１の裏面１ａから所定の深さにピーク位置を有し、このピーク位置からｐ型アノード領域２側およびｎ+型カソード層３側に向かって低くなる不純物濃度分布を有する。また、ｎ型ＦＳ層９は、電子線照射１１により形成された結晶欠陥１２により、従来のダイオード１００ａのｎ型ＦＳ層９ａよりもドナー生成率を高めたキャリア濃度分布となる。図４において、縦軸はキャリア濃度Ｂであり、横軸はｎ+型カソード層３とｎ型ＦＳ層９との界面からの深さＣである。また、図４において、点線で示す電子線照射なしとは図６に示す従来のダイオード１００ａであり、実線で示す電子線照射ありとは本発明の実施の形態１にかかるダイオード１００である。
上述した電子線照射１１による結晶欠陥１２を追加する方法により、図４に実線で示すように、ドナー生成率が向上し、ドナー生成率を従来の１％に比べて３％程度に増大させることができる。すなわち、キャリア濃度を従来よりも３倍程度増大させることができる。その結果、例えば、１×１０15／ｃｍ3のドナーピーク濃度が必要な場合、水素注入量（プロトン注入量）を従来の注入量に比べて３分の１程度に減らすことができる。また、ｎ-型半導体基板中の酸素量についても従来よりも減らすことができる。そして、このようにプロトン注入量を減らすことができるため、結晶欠陥量が減少し移動度の向上を図ることができる。その結果、オン電圧の低下、耐圧の向上および漏れ電流の減少を図ることができる。
また、上述した実施の形態１にかかる半導体装置の製造方法において、前記の半導体装置（ダイオード１００）のアノード電極５の形成後（図１（ｇ）または図１（ｈ）の工程の後）に、アノード電極５上に半田付けを可能とするための銅またはニッケル金メッキ層を形成する場合がある。この場合、アノード電極５上にメッキ層を形成する際の温度は、ドナー生成のための熱処理温度よりも低くする必要がある。また、このメッキ層に外部導出端子であるリードフレームを半田付けする場合、半田付け温度はドナー生成のための熱処理温度よりも低くする必要がある。さらに、ドナー生成のための熱処理後に表面保護膜を形成する場合、表面保護膜を形成するための熱処理温度は、ドナー生成のための熱処理温度よりも低くする必要がある。
すなわち、ドナー生成のための熱処理後に形成される各部位の形成温度は、ドナー生成のための熱処理温度よりも低くすることが必要である。その理由は、ドナー生成のための熱処理後に形成される各部位の形成温度がドナー生成のための熱処理温度より高い場合、ドナー生成のための熱処理により生成されたドナーが緩和され、正常な結晶状態に近い状態に戻ってしまいｎ型ＦＳ層９の拡散濃度分布が低下してしまうからである。
つぎに、ドナー生成時の半導体結晶の状態について、ｎ-型半導体基板１が例えばシリコン（Ｓｉ）基板である場合を例に説明する。図５は、実施の形態１にかかる半導体装置の製造方法におけるドナー生成時の半導体結晶の状態について示す説明図である。電子線照射１１およびプロトン注入１３により、例えばシリコン結晶のシリコン原子間の結合が切れて、またシリコン結晶を構成するシリコン原子が飛び出し、結晶欠陥が発生する。また、プロトン注入１３により導入された水素イオン（Ｈ+）がシリコン結晶内に入り込みシリコン結晶内の自由電子を捉えて格子間型（インターステシャル型）の水素（Ｈ）原子になる（図５（ａ））。
電子線照射１１およびプロトン注入１３で発生した結晶欠陥は、シリコン原子の未結合手（ダングリングボンド）を持っている（図５（ｂ））。熱処理することで、シリコン原子間の結合が切れた部分では、ダングリングボンドを介してシリコン原子が水素原子に置き換わる。また、飛び出したシリコン原子が水素原子に置き換わる。この置換された水素原子は、電子を放出してプラスの電荷をもってイオン化し水素イオン（Ｈ+）となり、あたかもリン（Ｐ）などの第１５族元素のように電子が１つ余るように振る舞うドナーとなる（図５（ｃ））。ここでは酸素の関与については説明を省略する。
このように、シリコン基板内に結晶欠陥、水素および酸素の３つの要素が揃った状態で熱処理することによりドナーが生成される。そのため、この結晶欠陥、水素および酸素の３つの要素が適正に存在することがドナー生成率を向上させるためには重要である。本発明は、特に、プロトン注入により形成される結晶欠陥量が不足する場合、ドナー生成のための熱処理前に電子線照射１１により結晶欠陥量を増大させることができるため、ドナー生成に必要な結晶欠陥量を確保してドナー生成率を向上させることができ、有用である。
以上、説明したように、実施の形態１によれば、電子線照射によりｎ-型半導体基板の内部に結晶欠陥を発生させて、プロトン注入後のドナー生成のために熱処理中にｎ-型半導体基板内部の結晶欠陥を完全に回復させずに一部残留させることで、従来よりもドナー生成率を上げることができる。また、実施の形態１によれば、ドナー生成のための熱処理が終了した時点で、電子線照射およびプロトン注入で形成した結晶欠陥を回復させ適正な結晶欠陥量に制御することで、耐圧の向上および漏れ電流の低減など電気的特性の向上を図ることができる。
（実施の形態２）
図８は、電子線照射ありおよび電子線照射なしにおけるキャリア濃度分布の相違を示す特性図である。図８（ａ）は、本発明の電子線照射あり（以下、実施例とする）と従来の電子線照射なし（以下、従来例１とする）とを比較した図である。図８（ｂ）はいずれも電子線照射なしで、Ｒｐ２を０．５Ｒｐ１以上とした場合（以下、従来例２とする）と、Ｒｐ２を０．５Ｒｐ１よりも小さくした場合（従来例１）とを比較した図である。Ｒｐ１，Ｒｐ２は、プロトン注入の飛程であり、ｎ-型半導体基板１の裏面１ａからの平均飛程である。平均飛程とは、ガウス分布であらわされるｎ型ＦＳ層９の不純物濃度分布のピーク濃度位置の、基板裏面からの深さである。具体的には、平均飛程とは、基板裏面からプロトンピーク位置までの深さである。
実施の形態２にかかる半導体装置の製造方法が実施の形態１にかかる半導体装置の製造方法と異なる点は、複数回のプロトン注入（以下、複数段とする）を行う点である。具体的には、ｎ-型半導体基板１の裏面１ａから最も深い位置を飛程Ｒｐ１とする１回目の第１プロトン注入（１段目）を行い、続いて、第１プロトン注入の飛程Ｒｐ１の半分未満の飛程Ｒｐ２にて２回目の第２プロトン注入（２段目）を行う。このときの第２プロトン注入の飛程Ｒｐ２は、本実施例および従来例１はともに０．５Ｒｐ１よりも小さい（Ｒｐ２＜０．５Ｒｐ１）。一方、従来例２では、０．５Ｒｐ１以上とする深い飛程Ｒｐ２ｂで第２プロトン注入を行う（Ｒｐ２ｂ≧０．５Ｒｐ１）。そして、本実施例および従来例１，２ともに、飛程Ｒｐ３が５μｍ程度の３回目の第３プロトン注入（３段目）を行う。本実施例および従来例１，２ともに、電子線照射は、実施の形態１と同じ工程順（図２（４））で行った。
まず、図８（ｂ）に示すように、複数回（ここでは３回）のプロトン注入で、最も深い１段目に対して、２段目の飛程Ｒｐ２ｂを０．５Ｒｐ１以上とする深い従来例２の場合は、１段目（最深の飛程Ｒｐ１）と２段目（Ｒｐ２ｂ）との間の領域（以下、領域Ａと呼ぶ）でキャリア濃度の低下は起きていない。しかし、２段目の飛程Ｒｐ２が０．５Ｒｐ１よりも小さい（浅い）従来例１の場合、領域Ａのキャリア濃度が大きく低下している。これは、広がり抵抗測定（ＳＲ：Ｓｐｒｅａｄ−Ｒｅｓｉｓｔａｎｃｅ Ｐｒｏｆｉｌｉｎｇ）法では広がり抵抗を比抵抗（キャリア濃度）に換算する際に、シリコンのキャリア移動度の理論値（ｎ型の場合は電子の移動度で約１３６０ｃｍ2／（Ｖｓ））を用いていることによるものである。すなわち、プロトン注入により注入ダメージ（シリコン中に様々な結晶欠陥が発生し、ディスオーダー状態となること）が導入されるため、実際の移動度は大きく低下する。この移動度の低下が、図８の従来例１に生じているため、見かけ上、キャリア濃度が低下する。このように、２段目の飛程Ｒｐ２を０．５Ｒｐ１未満とした場合、領域Ａの移動度低下が、注入された水素によって回復されないため、キャリア濃度が大きく低下すると推測される。
そこで、実施例１のように第１〜第３プロトン注入の前に電子線照射１１を行い、点欠陥（空孔、複空孔）を多く導入する。図８（ａ）に示す結果より、２段目の飛程Ｒｐ２が０．５Ｒｐ１より小さくても、十分キャリア濃度が回復していることが分かる。
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。
（実施の形態３）
図９は、実施の形態３にかかる半導体装置の製造工程をプロセスフローで示すフローチャートである。実施の形態３にかかる半導体装置の製造方法は、実施の形態１にかかる半導体装置の製造方法において、プロトン注入前後の工程順を変形した変形例である。実施の形態３にかかる半導体装置の製造方法が実施の形態１にかかる半導体装置の製造方法と異なる点は、ｎ-型半導体基板の裏面研削後、プロトン注入前に、カソード層を形成するためのイオン注入と、レーザーアニールによるカソード層の活性化とを行う点である。実施の形態３にかかる半導体装置の製造方法のそれ以外の工程は、実施の形態１にかかる半導体装置の製造方法と同様である。
具体的には、まず、実施の形態１と同様に、表面形成（図９（１））から裏面研削（図９（５））までの工程を行う。つぎに、カソード層を形成するためのイオン注入を行う（図９（６））。カソード層を形成するためのイオン注入は、例えば、リンをドーズ量１×１０15／ｃｍ2で加速エネルギー５０ｋｅＶとしてもよい。つぎに、レーザーアニールによるカソード層の活性化を行う（図９（７））。カソード層を形成するためのイオン注入、および、レーザーアニールによるカソード層の活性化は、これらを行うタイミングが異なること以外は実施の形態１と同様に行えばよい。つぎに、実施の形態１と同様に、ｎ-型半導体基板の裏面（研削面）からプロトンを注入し、ドナー生成のための熱処理を行った後、以降の工程を行うことで（図９（８）〜９（１０））、図３に示すダイオード１００が完成する。
以上、説明したように、実施の形態３によれば、実施の形態１と同様の効果を得ることができる。
（実施の形態４）
図１０は、実施の形態４にかかる半導体装置の製造工程をプロセスフローで示すフローチャートである。実施の形態４にかかる半導体装置の製造方法が実施の形態３にかかる半導体装置の製造方法と異なる点は、レーザーアニールによるカソード層の活性化を、プロトン注入後に行うドナー生成のための熱処理とともに行う点である。すなわち、実施の形態４においては、カソード層を形成するためのイオン注入（図１０（６））直後に、カソード層の活性化を目的とするレーザーアニールを行わずに、プロトン注入（図１０（７））後の熱処理（図１０（８））で、プロトンドナーの活性化と、カソード層の活性化とを同時に行う。実施の形態４にかかる半導体装置の製造方法のそれ以外の工程は、実施の形態３にかかる半導体装置の製造方法と同様である。
以上、説明したように、実施の形態４によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態４によれば、実施の形態１と同様の効果を奏するだけでなく、レーザーアニールの工程を省くことができ、アニール装置導入コストを減らせる他、スループットを向上できる。
（実施の形態５）
実施の形態１では、基板の深さ方向全体への点欠陥導入を電子線照射によって行っていた。一方、ＦＺ基板のドーピング方法として、中性子線により核変換（Ｓｉ→リン）を行うことで、低濃度で均一なドリフト層ドーピングをする方法が知られている。実施の形態５にかかる半導体装置の製造方法が実施の形態１にかかる半導体装置の製造方法と異なる点は、中性子線照射によって結晶欠陥４２を発生させる点である。この中性子線照射によって生じた結晶欠陥４２を、プロトンのドナー化を促進させるために用いる。
図１１は、本発明の実施の形態５にかかる製造途中の状態を工程順に示す断面図である。まず、ノンドープのＦＺ（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ）法で作製されたインゴットに中性子線（不図示）を照射し、例えば５０Ωｃｍの比抵抗を有するＦＺウェハー（ｎ-型半導体基板）４０を形成する（図１１（ａ））。つぎに、１０００℃よりも低い温度で、ＦＺウェハー４０のおもて面４０ａ側に、おもて面構造（ｐアノード層など）や、表面メタル（アノード電極５など）を形成する（図１１（ｂ））。おもて面構造や表面メタルの形成工程を１０００℃より低い温度とする理由は、中性子線照射による結晶欠陥４２をＦＺウェハー４０内部に残しておくためである。図１１（ａ）では、中性子線照射による結晶欠陥４２を斜線のハッチングで示す（図１１（ｂ）〜１１（ｅ）においても同様）。つぎに、ＦＺウェハー４０のおもて面４０ａ側に、ポリイミド等のパシベーション膜（不図示）を形成し、表面形成工程は終了する（図１１（ｃ））。
つぎに、実施の形態１と同様にＦＺウェハー４０の裏面４０ｂを研削２１し、ＦＺウェハー４０の厚さを薄くする（図１１（ｄ））。以下、研削２１後の厚さの薄いＦＺウェハーを符号４１で示す。つぎに、ＦＺウェハー４１の研削された裏面４１ａから、プロトンを１回もしくは複数回注入する（図１１（ｅ））。１回のプロトン注入とする場合、実施の形態１におけるプロトン注入１３と同様に行う。また、複数回のプロトン注入とする場合、実施の形態２におけるプロトン注入と同様に行う。図１１（ｅ）には、１回のプロトン注入１３によって、ＦＺウェハー４１の内部に水素原子１４および結晶欠陥１５が導入された状態を示す。
つぎに、ドナー生成のための熱処理を行いプロトンによる水素原子１４をドナー化（活性化）させる（図１１（ｆ））。これにより、実施の形態１と同様にドナー層１８が形成される。その後、実施の形態１と同様に、ＦＺウェハー４１の裏面４１ａにｎ+型カソード層３を形成し（図１１（ｇ））、スパッタ等でカソード電極６となる裏面電極を形成することで、図３に示すダイオード１００が完成する（図１１（ｈ））。図３では、ＦＺウェハー４１を符号１で示す。
図１２は、図３のＸ１−Ｘ２線上でのキャリア濃度分布と中性子線照射との関係を示す特性図である。図１２は、中性子線を照射した場合（本発明の実施の形態５にかかるダイオード１００）と中性子線を照射しない場合（図６に示す従来のダイオード１００ａ）との、プロセス完了後のキャリア濃度を比較した図を示す。中性子線を照射した場合のｎ型ＦＳ層９ａのキャリア濃度は、電子線を照射した場合（図４参照）よりは低いものの、中性子線照射による結晶欠陥（点欠陥）４２によりドナー化が促進され、従来のダイオード１００ａよりもキャリア濃度が増加している。
以上、説明したように、実施の形態５によれば、実施の形態１と同様の効果を得ることができる。
（実施の形態６）
実施の形態２にかかる半導体装置の製造方法における複数回のプロトン照射における１段目のプロトンピーク位置の好ましい位置について、特に１段目の飛程Ｒｐ１が基板裏面から１５μｍ以上深い位置であるのが好ましい理由を、以下、実施の形態６として説明する。
図１６は、一般的なダイオードの逆回復時の発振波形である。アノード電流が定格電流の１／１０以下の場合、蓄積キャリアが少ないために、逆回復が終わる手前で発振することがある。アノード電流をある値に固定して、異なる電源電圧ＶCCにてダイオードを逆回復させる。このとき、電源電圧ＶCCがある所定の値を超えると、カソード・アノード間電圧波形において、通常のオーバーシュート電圧のピーク値を超えた後に、付加的なオーバーシュートが発生するようになる。そして、この付加的なオーバーシュート（電圧）がトリガーとなり、以降の波形が振動する。電源電圧ＶCCがこの所定の値をさらに超えると、付加的なオーバーシュート電圧がさらに増加し、以降の振動の振幅も増加する。このように、電圧波形が振動を始める閾値電圧を発振開始閾値ＶRROと呼ぶ。このＶRROが高ければ高いほど、ダイオードは逆回復時に発振しないことを示すので、好ましい。
発振開始閾値ＶRROは、ダイオードのｐ型アノード層とｎ-ドリフト層とのｐｎ接合からｎ-ドリフト層を広がる空乏層（厳密には、正孔が存在するので空間電荷領域）が、複数のプロトンピークのうち最初に達する１段目のプロトンピークの位置に依存する。その理由は、次のとおりである。逆回復時に空乏層が表面のｐ型アノード層からｎ-ドリフト層を広がるときに、空乏層端が１つ目のＦＳ層（フィールドストップ層）に達することでその広がりが抑えられ、蓄積キャリアの掃き出しが弱まる。その結果、キャリアの枯渇が抑制され、発振が抑えられる。
逆回復時の空乏層は、ｐアノード層とｎ-ドリフト層とのｐｎ接合からカソード電極に向かって深さ方向に沿って広がる。このため、空乏層端が最初に達するＦＳ層のピーク位置は、ｐｎ接合に最も近いＦＳ層となる。そこで、ｎ-型半導体基板の厚さ（アノード電極とカソード電極とに挟まれた部分の厚さ）をＷ０、空乏層端が最初に達するＦＳ層のピーク位置の、カソード電極とｎ-型半導体基板の裏面との界面からの深さ（以下、裏面からの距離とする）をＸとする。ここで、距離指標Ｌを導入する。距離指標Ｌは、下記の（２）式であらわされる。
Figure 0006107858
上記（２）式に示す距離指標Ｌは、逆回復時に、カソード・アノード間電圧ＶCE電源電圧ＶCCとなるときに、ｐｎ接合からｎ-ドリフト層に広がる空乏層（正しくは空間電荷領域）の端部（空乏層端）の、ｐｎ接合からの距離を示す指標である。平方根の内部の分数の中で、分母は逆回復時の空間電荷領域（簡単には、空乏層）の空間電荷密度を示している。周知のポアソンの式は、ｄｉｖＥ＝ρ／εで表され、Ｅは電界強度、ρは空間電荷密度でρ＝ｑ（ｐ−ｎ＋Ｎd−Ｎa）である。ｑは電荷素量、ｐは正孔濃度、ｎは電子濃度、Ｎdはドナー濃度、Ｎaはアクセプタ濃度、εは誘電率であり、εSは半導体の誘電率である。
この空間電荷密度ρは、逆回復時に空間電荷領域（空乏層）を駆け抜ける正孔濃度ｐとｎ-ドリフト層の平均的なドナー濃度Ｎdで記述され、電子濃度はこれらよりも無視できるほど低く、アクセプタが存在しないため、ρ≒ｑ（ｐ＋Ｎd）と表すことができる。このときの正孔濃度ｐは、ダイオードの遮断電流によって決まり、特に素子の定格電流密度が通電している状況を想定するため、ｐ＝ＪF／（ｑｖsat）で表され、ＪFは素子の定格電流密度、ｖsatはキャリアの速度が所定の電界強度で飽和した飽和速度である。
上記ポアソンの式を距離ｘで２回積分し、電圧ＶとしてＥ＝−ｇｒａｄＶ（周知の電界Ｅと電圧Ｖとの関係）であるため、境界条件を適当にとれば、Ｖ＝（１／２）（ρ／ε）ｘ2となる。この電圧Ｖが、定格電圧ＢＶの１／２としたときに得られる空間電荷領域の長さｘを、上記の距離指標Ｌとしているのである。その理由は、インバータ等の実機では、電圧Ｖとなる動作電圧（電源電圧）を、定格電圧の半値程度とするためである。ＦＳ層は、ドーピング濃度をｎ-ドリフト層よりも高濃度とすることで、逆回復時に広がる空間電荷領域の伸びを、ＦＳ層において広がり難くする機能を有する。ダイオードのアノード電流がＭＯＳゲートのオフにより遮断電流から減少を始めるときに、空乏層が最初に達するＦＳ層のピーク位置が、ちょうどこの空間電荷領域の長さにあれば、蓄積キャリアがｎ-ドリフト層に残存した状態で、空間電荷領域の伸びを抑えることができるので、残存キャリアの掃出しが抑えられる。
実際の逆回復動作は、例えばＩＧＢＴモジュールを周知のＰＷＭインバータでモーター駆動するときには、電源電圧や遮断電流が固定ではなく可変である。よって、このような場合では、空乏層が最初に達するＦＳ層のピーク位置の好ましい位置に、ある程度の幅を持たせる必要がある。発明者らの検討の結果、空乏層が最初に達するＦＳ層のピーク位置の裏面からの距離Ｘは、図１８に示す表のようになる。図１８は、本発明にかかる半導体装置において空乏層が最初に達するフィールドストップ層の位置条件を示す図表である。図１８には、定格電圧が６００Ｖ〜６５００Ｖのそれぞれにおいて、最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘを示す。ここで、Ｘ＝Ｗ０−γＬとおき、γは係数である。このγを、０．７〜１．６まで変化させたときのＸを示している。
図１８に示すように、各定格電圧では、素子（ダイオード）が定格電圧よりも１０％程度高い耐圧を持つように、安全設計をする。そして、オン電圧や逆回復損失がそれぞれ十分低くなるように、図１８に示すようにｎ-型半導体基板の総厚（研削等によって薄くした後の仕上がり時の厚さ）およびｎ-ドリフト層の平均的な比抵抗とする。平均的とは、ＦＳ層を含めたｎ-ドリフト層全体の平均濃度および比抵抗である。定格電圧によって、定格電流密度も図１８に示したような典型値となる。定格電流密度は、定格電圧と定格電流密度との積によって決まるエネルギー密度が、およそ一定の値となるように設定され、ほぼ図１８に示す値のようになる。これらの値を用いて上記（２）式に従い距離指標Ｌを計算すると、図１８に記載した値となる。最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘは、この距離指標Ｌに対してγを０．７〜１．６とした値をｎ-型半導体基板の厚さＷ０から引いた値となる。
これら距離指標Ｌおよびｎ-型半導体基板の厚さＷ０の値に対して、逆回復発振が十分抑えられるような、最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘは、次のようになる。図１５は、電圧波形が振動を始める閾値電圧について示す特性図である。図１５には、このγに対する、ＶRROの依存性を、典型的ないくつかの定格電圧Ｖrate（６００Ｖ、１２００Ｖ、３３００Ｖ）について示したグラフである。ここで、縦軸は、ＶRROを定格電圧Ｖrateで規格化した値とする。３つの定格電圧ともに、γが１．４以下でＶRROを急激に高くできることが分かる。γが０．８〜１．３の範囲で、いずれの定格電圧もＶRROを十分高くできる領域である。より好ましくは、γが０．９〜１．２の範囲であれば、ＶRROを最も高くすることができる。
この図１５で重要な点は、いずれの定格電圧においても、ＶRROを十分高くできるγの範囲は、ほぼ同じ（０．８〜１．３）ことである。これは、空乏層が最初に到達するＦＳ層のピーク位置の裏面からの距離Ｘの範囲を、Ｗ０−Ｌ（γ＝１）を中心とすることが最も効果的なためである。すなわち、定格電圧と定格電流密度の積が略一定となることに起因する。そのため、最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘを上記範囲とすることで、逆回復時にダイオードは蓄積キャリアを十分残存させることができ、逆回復時の発振現象を抑えることができる。したがって、いずれの定格電圧においても、最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘは、距離指標Ｌの係数γを上述の範囲とすることがよい。これにより、逆回復時の発振現象を効果的に抑制することができる。また、１段目の裏面からの深さをγ＝１とする、すなわち１段目の飛程Ｒｐ１を基板裏面から１５μｍ以上深くする理由は、まさにこの発振抑制効果を最も高くするためである。
以上のように、良好なスイッチング特性を得るためには、半導体基板の裏面から少なくとも１５μｍよりも深い領域にＦＳ層を形成する必要がある。本発明者らは、半導体基板の裏面から１５μｍより深い領域にＦＳ層を形成するためにプロトン照射の平均飛程を１５μｍ以上に設定した場合に、半導体基板の裏面から１５μｍの深さまでのプロトンが通過する領域が、ＳＲ法によるキャリア濃度が半導体基板のドーピング濃度よりも極めて低くなる領域、すなわちディスオーダーの領域となることを確認した。この点について図１４を参照して説明する。
図１４は、従来のプロトン照射の平均飛程とキャリア濃度との関係を示す特性図である。図１４には、シリコン基板にプロトンを照射し、３５０℃で熱処理をした後に、ＳＲ法により測定したシリコン基板のキャリア濃度を示す。図１４（ａ）がプロトン照射の平均飛程を５０μｍとした場合、図１４（ｂ）がプロトン照射の平均飛程を同じく２０μｍとした場合、図１４（ｃ）がプロトン照射の平均飛程を１０μｍとした場合である。それぞれ横軸が、プロトンの入射面からの距離（深さ）である。図１４（ｃ）のプロトン照射の平均飛程１０μｍでは、プロトンの通過領域は特にキャリア濃度の低下は見られない。一方、図８（ｂ）のプロトン照射の平均飛程２０μｍでは、キャリア濃度が基板濃度よりも低くなり、キャリア濃度の低下が見られる。すなわち、ディスオーダーが残留している領域である。さらに、図１４（ａ）のプロトン照射の平均飛程５０μｍでは、通過領域のキャリア濃度の落ち込みが顕著であり、ディスオーダーが多く残留していることがわかる。このように、半導体基板内にディスオーダーの領域が存在する場合、上述したように漏れ電流や導通損失が増大するため、ディスオーダーを除去する必要がある。
したがって、上述のように、１段目の飛程Ｒｐ（Ｒｐ１）をこれだけ深くしても、キャリア移動度が十分回復し、キャリア濃度が基板濃度以上となることが重要である。本発明は、複数回のプロトン照射により、この課題を解決することができるものである。
上記のγの範囲を満たすように、空乏層が最初に達するＦＳ層のピーク位置の裏面からの距離Ｘを有するＦＳ層を実際にプロトン照射で形成するには、プロトンの加速エネルギーを、以下に示す図１７の特性グラフから決めればよい。
発明者らは鋭意研究の結果、プロトンの飛程Ｒｐ（ＦＳ層のピーク位置）と、プロトンの加速エネルギーＥについて、プロトンの飛程Ｒｐの対数ｌｏｇ（Ｒｐ）をｘ、プロトンの加速エネルギーＥの対数ｌｏｇ（Ｅ）をｙとすると、下記（３）式の関係があることを見出した。
ｙ＝−０．００４７ｘ4＋０．０５２８ｘ3−０．２２１１ｘ2＋０．９９２３ｘ＋５．０４７４ ・・・（３）
上記（３）式を示す特性グラフを図１７に示す。図１７は、本発明にかかる半導体装置のプロトンの飛程とプロトンの加速エネルギーとの関係を示す特性図である。図１７には、プロトンの所望の飛程を得るためのプロトンの加速エネルギーを示す。図１７の横軸はプロトンの飛程Ｒｐの対数ｌｏｇ（Ｒｐ）であり、ｌｏｇ（Ｒｐ）の軸数値の下側の括弧内に対応する飛程Ｒｐ（μｍ）を示す。また、縦軸はプロトンの加速エネルギーＥの対数ｌｏｇ（Ｅ）であり、ｌｏｇ（Ｅ）の軸数値の左側の括弧内に対応するプロトンの加速エネルギーＥを示す。上記（３）式は、プロトンの飛程Ｒｐの対数ｌｏｇ（Ｒｐ）と加速エネルギーの対数ｌｏｇ（Ｅ）との各値をｘ（＝ｌｏｇ（Ｒｐ））の４次の多項式でフィッティングさせた式である。
なお、上記のフィッティング式を用いて所望のプロトンの平均飛程Ｒｐからプロトン照射の加速エネルギーＥを算出（以下、算出値Ｅとする）して、この加速エネルギーの算出値Ｅでプロトンをシリコン基板に注入した場合における、実際の加速エネルギーＥ’と実
際に広がり抵抗（ＳＲ）測定法等によって得られた平均飛程Ｒｐ’（プロトンピーク位置
）との関係は、以下のように考えればよい。加速エネルギーの算出値Ｅに対して、実際の加速エネルギーＥ’がＥ±１０％程度の範囲にあれば、実際の平均飛程Ｒｐ’も所望の平
均飛程Ｒｐに対して±１０％程度の範囲に収まり、測定誤差の範囲内となる。そのため、実際の平均飛程Ｒｐ’の所望の平均飛程Ｒｐからのバラつきが、ＩＧＢＴの電気的特性へ
与える影響は、無視できる程度に十分小さい。したがって、実際の加速エネルギーＥ’が
算出値Ｅ±５％の範囲にあれば、実際の平均飛程Ｒｐ’は実質的に設定どおりの平均飛程
Ｒｐであると判断することができる。あるいは、実際の加速エネルギーＥ’を上記（３）
式に当てはめて算出した平均飛程Ｒｐに対して、実際の平均飛程Ｒｐ’が±１０％以内に
収まれば、問題ない。実際の加速器では、加速エネルギーＥと平均飛程Ｒｐはいずれも上記の範囲（±１０％）に収まり得るので、実際の加速エネルギーＥ’および実際の平均飛
程Ｒｐ’は、所望の平均飛程Ｒｐと算出値Ｅで表される上述のフィッティング式に従って
いると考えて、全く差支えない。さらに、ばらつきや誤差の範囲が、平均飛程Ｒｐに対して±１０％以下であればよく、好適には±５％に収まれば、申し分なく上記（３）式に従っていると考えることができる。
上記（３）式を用いることにより、所望のプロトンの飛程Ｒｐを得るのに必要なプロトンの加速エネルギーＥを求めることができる。上述したＦＳ層を形成するためのプロトンの各加速エネルギーＥも、上記（３）式を用いており、実際に上記の加速エネルギーＥ’
でプロトンを照射した試料を周知の広がり抵抗測定法（ＳＲ法）にて測定した実測値ともよく一致する。したがって、上記（３）式を用いることで、極めて精度よく、プロトンの飛程Ｒｐに基づいて必要なプロトンの加速エネルギーＥを予測することが可能となった。
以上、説明したように、実施の形態６によれば、実施の形態１と同様の効果を得ることができる。
（実施の形態７）
図２０は、本発明にかかる半導体装置の逆回復波形を示す特性図である。図２０には、実施の形態１に従って作製された本発明の逆回復波形と、プロトン注入を行わずに電子線照射のみとした比較例の逆回復波形とを示す。定格電圧は１２００Ｖとした。ＦＺ法によるシリコン基板を用い、そのドーピング濃度（平均濃度）Ｎd、および、研削後の仕上がり厚さＷ０を図１８に示す定格電圧１２００Ｖのときの値とした。本発明のγ（１段目の飛程Ｒｐ１に対応）は１である。本発明の電子線照射条件は、線量を３００ｋＧｙとし、加速エネルギーを５ＭｅＶとした。比較例の電子線照射条件は、線量を６０ｋＧｙとした。本発明および比較例ともに、定格電流密度（図１８の１２００Ｖの欄）における順電圧降下を１．８Ｖとした。試験条件は、電源電圧ＶCCが８００Ｖであり、初期の定常的なアノード電流は定格電流（電流密度×活性面積（約１ｃｍ2））である。チョッパー回路においてダイオード、駆動用ＩＧＢＴ（同じ１２００Ｖ）、中間コンデンサとの浮遊インダクタンスは、２００ｎＨである。
図２０からも明らかなように、本発明は、比較例よりも逆回復ピーク電流が小さく、電源電圧ＶCCに対して高い電圧が発生するオーバーシュート電圧も、２００Ｖ程度小さくすることができることがわかる。すなわち、本発明の逆回復波形は、いわゆるソフトリカバリー波形となっている。これは、高速だがハードリカバリーになりやすい電子線照射によるライフタイム制御を行った場合であっても、本発明の逆回復波形が極めてソフトな波形を達成することができたことを示しており、従来にはない特異な効果である。
このような本発明に見られる効果の作用（理由）について、図１３を参照して説明する。図１３は、本発明にかかる半導体装置のキャリアライフタイムを示す特性図である。図１３には、実施の形態２に従って作製されたダイオードについて、アノード電極５からの深さ方向に対するネットドーピング濃度、点欠陥濃度、およびキャリアライフタイムを示す。図１３において、符号９（符号９ａ〜９ｃ）はｎ型ＦＳ層である。上記の本発明の効果が得られる理由は、電子線照射によって導入された点欠陥（空孔、複空孔）を、基板裏面からのプロトン注入によって導入された水素原子によってダングリングボンドが終端されたからであると推測される。キャリアの生成・消滅を促す結晶欠陥は、主に点欠陥であり、空孔（Ｖ）・複空孔（ＶＶ）を主体とするエネルギー中心（センター）である。また、点欠陥にはダングリングボンドが形成されている（図５参照）。ダングリングボンドが形成された部分に、基板裏面からプロトンを注入して、ドナー生成のための熱処理を行うことにより、結晶欠陥が緩和されて正常な結晶状態に近い状態に戻ろうとする。このとき、ダングリングボンドを周辺の水素原子が終端する。これにより、空孔（Ｖ）および複空孔（ＶＶ）を主体とするセンターは消滅する。一方、本発明のように水素原子に起因するドナー（水素誘起ドナー）を形成する場合、水素誘起ドナーは空孔（Ｖ）＋酸素（Ｏ）＋水素（Ｈ）のＶＯＨ欠陥が主体であるため、ダングリングボンドが単に水素原子で終端されるだけで、ＶＯＨ欠陥も形成される。このＶＯＨ欠陥が、漏れ電流やキャリア再結合の原因である空孔（Ｖ）、複空孔（ＶＶ）の密度を低下させつつ、ＶＯＨドナーの生成を促進させると推測される。
このような現象により、点欠陥密度は、図１３の中段に示すように、アノード側からｎ型ＦＳ層９までは電子線照射による点欠陥が十分残留し、一様なライフタイム分布を形成している。このときのライフタイムは、例えば、０．１μｓ以上３μｓ以下の程度である。一方、ｎ型ＦＳ層９から基板裏面のカソード側では、プロトンの注入により、基板おもて面から７０μｍ程度およびそれよりさらに深い（つまりカソード側に近い）ところで、水素濃度が増加する。この水素原子がダングリングボンドを終端することで、点欠陥濃度は減少する。これにより、基板裏面側のキャリアライフタイムは、基板おもて面側の０．１μｓ〜３μｓよりも増加し、例えば１０μｓ程度となる。この基板裏面側のキャリアライフタイムは、電子線照射を行わないときのキャリアライフタイム（１０μｓ以上）か、それに十分近い値である。これにより、図示しないが少数キャリア（この場合正孔）の濃度分布は、アノード側で十分低く、カソード側で十分高い分布となり、ダイオードのソフトリカバリー特性にとって極めて理想的なキャリア濃度分布となる。
以上、説明したように、実施の形態７によれば、実施の形態１と同様の効果を得ることができる。
（実施の形態８）
図１９は、実施の形態８にかかる半導体装置を示す説明図である。実施の形態８にかかる半導体装置は、実施の形態１にかかる半導体装置の構成をＩＧＢＴに適用した例である。図１９（ａ）にはＩＧＢＴの断面構造を示し、図１９（ｂ）には図１９（ａ）のＡ−Ａ’線上のネットドーピング濃度分布を示す。実施の形態８にかかる半導体装置の製造方法
は、実施の形態１〜５にかかる半導体装置の製造方法においてダイオードの素子構造に代えてＩＧＢＴの素子構造を形成すればよい。
図１９に示すようにＩＧＢＴでも、実施の形態１にかかるダイオードと同様に、電子線照射または中性子線照射によって点欠陥濃度を制御することにより水素（関連欠陥）のドナー化を促進させる効果を奏することができる。ＩＧＢＴの場合、ダイオードのようにキャリアライフタイムを積極的に低減することはないため、キャリアライフタイムは、プロトン注入後の熱処理により、平均的に１０μｓ以上となるようにすればよい。このときの熱処理温度は、例えば３８０℃以上、好ましくは４００℃以上で４５０℃以下であるのがよい。
図１９において、符号９（符号９ａ〜９ｃ）はｎ型ＦＳ層である。符号３１はエミッタ電極、符号３２はコレクタ電極、符号３３はｐベース層、符号３４はｎ+エミッタ領域、符号３８はｎバッファ層、符号３９はｐコレクタ層、符号４１は層間絶縁膜、符号４２はゲート電極、符号４３はゲート絶縁膜である。符号１はｎ-ドリフト層となるｎ-型半導体基板、符号２３はｎ-ドリフト層とｐベース層３３と界面である。
以上、説明したように、実施の形態８によれば、実施の形態１と同様の効果を得ることができる。
以上において本発明では、本発明をＩＧＢＴに適用する場合、ｎ型不純物のイオン注入および熱活性化処理によりｎ+型カソード層を形成する工程に代えて、ボロン（Ｂ）などのｐ型不純物のイオン注入および熱活性化処理によりｐ+型コレクタ領域を形成すればよい。また、上述した実施の形態では、半導体基板にシリコン基板を用いた場合を説明したが、ＳｉＣ（炭化珪素）基板やＧａＮ（窒化ガリウム）基板を用いた場合も同様の効果が期待される。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、コンバータやインバータ等の電力変換装置に使用されるパワー半導体装置に有用である。
１ 薄いｎ-型半導体基板
１ａ 薄いｎ-型半導体基板１の裏面
１ｂ 薄いｎ-型半導体基板１のおもて面
２ ｐ型アノード領域
３ ｎ+型カソード層
４ 耐圧接合終端構造
５ アノード電極
６ カソード電極
８ 絶縁膜
９ ｎ型フィールドストップ層
１１ 電子線照射
１２ 電子線照射１１による結晶欠陥
１３ プロトン注入
１４ 水素原子
１５ プロトン注入１３による結晶欠陥
１８ ドナー層
２０ 厚いｎ-型半導体基板
２０ａ 厚いｎ-型半導体基板２０のおもて面
２０ｂ 厚いｎ-型半導体基板２０の裏面
２１ 研削
１００ ダイオード

Claims (12)

  1. 第１導電型のドリフト層が設けられた第１導電型の半導体基板と、
    前記半導体基板の一方の主面側に設けられ、前記ドリフト層に隣接する第２導電型の第１半導体層と、
    前記半導体基板の他方の主面側に設けられた第１導電型または第２導電型の第２半導体層と、
    前記ドリフト層と前記第２半導体層との間に１つ以上設けられた、前記ドリフト層よりも高不純物濃度の第１導電型の高濃度層と、
    前記ドリフト層を含む第１結晶欠陥領域と、
    前記高濃度層を含み、前記第１結晶欠陥領域に隣接するように設けられた、前記第１結晶欠陥領域よりも、水素原子により終端されない点欠陥の濃度の少ない第２結晶欠陥領域と、
    を備え、
    前記ドリフト層に隣接する前記高濃度層の、前記半導体基板の他方の主面からの距離が１５μｍ以上であり、
    前記第２結晶欠陥領域は、空孔と酸素と水素との複合欠陥を主たる結晶欠陥とすることを特徴とする半導体装置。
  2. 前記高濃度層は水素誘起ドナーを有することを特徴とする請求項１に記載の半導体装置。
  3. 前記第１結晶欠陥領域のキャリアライフタイムは、深さ方向に一様であることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第２結晶欠陥領域のキャリアライフタイムは、前記第１結晶欠陥領域のキャリアライフタイムよりも長いことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
  5. 前記第２結晶欠陥領域のキャリアライフタイムは、前記半導体基板の一方の主面側から他方の主面側に向かって増加することを特徴とする請求項１〜４のいずれか一つに記載の半導体装置。
  6. 前記第１結晶欠陥領域は空孔と複空孔とを主たる結晶欠陥とすることを特徴とする請求項１〜５のいずれか一つに記載の半導体装置。
  7. 前記第２結晶欠陥領域は、水素で終端されたダングリングボンドを有することを特徴とする請求項１〜６のいずれか一つに記載の半導体装置。
  8. ｑを電荷素量、Ｎ d を前記ドリフト層の平均濃度、ε S を前記半導体基板の誘電率、Ｖ rate を定格電圧、Ｊ F を定格電流密度、ｖ sat をキャリアの速度が所定の電界強度で飽和した飽和速度として、距離指標Ｌが下記式（１）で表わされ、
    前記ドリフト層を挟んで前記第１半導体層に隣接する前記高濃度層のキャリア濃度が最大濃度となる位置の前記半導体基板の他方の主面からの深さをＸとし、前記半導体基板の厚さをＷ０として、Ｘ＝Ｗ０−γＬであり、γは０．７以上１．６以下であることを特徴とする請求項１〜７のいずれか一つに記載の半導体装置。
    Figure 0006107858
  9. 第１導電型の半導体基板に第１導電型のドリフト層を形成する工程と、
    前記半導体基板の一方の主面側に、前記ドリフト層に隣接する第２導電型の第１半導体層を形成する工程と、
    前記半導体基板の他方の主面側に、第１導電型または第２導電型の第２半導体層を形成する工程と、
    前記ドリフト層と前記第２半導体層との間に、前記ドリフト層よりも高不純物濃度の第１導電型の高濃度層を１つ以上形成する工程と、
    前記ドリフト層を含む第１結晶欠陥領域を形成する工程と、
    前記高濃度層を含み、前記第１結晶欠陥領域に隣接するように、前記第１結晶欠陥領域よりも、水素原子により終端されない点欠陥の濃度の少ない第２結晶欠陥領域を形成する工程と、
    を含み、
    前記第１結晶欠陥領域を形成する工程は、前記第１結晶欠陥領域を電子線またはヘリウムの照射により形成し、
    前記第２結晶欠陥領域を形成する工程は、前記第２結晶欠陥領域を電子線の照射またはヘリウムの照射、およびプロトン注入により形成し、
    前記プロトン注入の加速エネルギーは、前記プロトン注入ごとに設定された所定の前記半導体基板中の平均飛程に基づいて算出された加速エネルギーで行うことを特徴とする半導体装置の製造方法。
  10. 前記プロトン注入の加速エネルギーＥの常用対数値ｌｏｇ（Ｅ）をｙとし、前記プロトン注入の注入面からの平均飛程Ｒｐの常用対数値ｌｏｇ（Ｒｐ）をｘとしたときに、ｙ＝−０．００４７ｘ 4 ＋０．０５２８ｘ 3 −０．２２１１ｘ 2 ＋０．９９２３ｘ＋５．０４７４を満たすことを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記プロトン注入よりも前に、前記半導体基板の一方の主面を研削する工程をさらに含むことを特徴とする請求項９または１０に記載の半導体装置の製造方法。
  12. 前記プロトン注入は、前記半導体基板の研削面側から行うことを特徴とする請求項１１に記載の半導体装置の製造方法。
JP2015046522A 2011-12-28 2015-03-09 半導体装置および半導体装置の製造方法 Active JP6107858B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015046522A JP6107858B2 (ja) 2011-12-28 2015-03-09 半導体装置および半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011287269 2011-12-28
JP2011287269 2011-12-28
JP2015046522A JP6107858B2 (ja) 2011-12-28 2015-03-09 半導体装置および半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013551872A Division JP6067585B2 (ja) 2011-12-28 2012-12-28 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015130524A JP2015130524A (ja) 2015-07-16
JP6107858B2 true JP6107858B2 (ja) 2017-04-05

Family

ID=48697632

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2013551872A Active JP6067585B2 (ja) 2011-12-28 2012-12-28 半導体装置および半導体装置の製造方法
JP2015046522A Active JP6107858B2 (ja) 2011-12-28 2015-03-09 半導体装置および半導体装置の製造方法
JP2016200478A Active JP6269776B2 (ja) 2011-12-28 2016-10-11 半導体装置の製造方法
JP2018000101A Active JP6512314B2 (ja) 2011-12-28 2018-01-04 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013551872A Active JP6067585B2 (ja) 2011-12-28 2012-12-28 半導体装置および半導体装置の製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2016200478A Active JP6269776B2 (ja) 2011-12-28 2016-10-11 半導体装置の製造方法
JP2018000101A Active JP6512314B2 (ja) 2011-12-28 2018-01-04 半導体装置

Country Status (5)

Country Link
US (6) US9276071B2 (ja)
EP (1) EP2800143B1 (ja)
JP (4) JP6067585B2 (ja)
CN (1) CN103946985B (ja)
WO (1) WO2013100155A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11777028B2 (en) 2020-12-11 2023-10-03 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2782121B1 (en) * 2011-11-15 2021-01-06 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6067585B2 (ja) 2011-12-28 2017-01-25 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5915756B2 (ja) * 2012-08-22 2016-05-11 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102012020785B4 (de) * 2012-10-23 2014-11-06 Infineon Technologies Ag Erhöhung der Dotierungseffizienz bei Protonenbestrahlung
JP6090329B2 (ja) 2012-10-23 2017-03-08 富士電機株式会社 半導体装置およびその製造方法
CN109065441B (zh) * 2013-06-26 2023-06-30 富士电机株式会社 半导体装置及半导体装置的制造方法
US9947821B2 (en) * 2013-07-26 2018-04-17 Newsouth Innovations Pty Limited High concentration doping in silicon
DE102013216195B4 (de) 2013-08-14 2015-10-29 Infineon Technologies Ag Verfahren zur Nachdotierung einer Halbleiterscheibe
CN105723499B (zh) * 2013-11-13 2018-11-06 三菱电机株式会社 半导体装置的制造方法以及半导体装置
DE112014003712T5 (de) * 2013-12-16 2016-04-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US9231091B2 (en) * 2014-05-12 2016-01-05 Infineon Technologies Ag Semiconductor device and reverse conducting insulated gate bipolar transistor with isolated source zones
US9754787B2 (en) * 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
JP6158153B2 (ja) * 2014-09-19 2017-07-05 株式会社東芝 半導体装置及びその製造方法
CN106062960B (zh) * 2014-09-30 2019-12-10 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
CN106463528B (zh) * 2014-11-17 2019-10-11 富士电机株式会社 碳化硅半导体装置的制造方法
CN107710417B (zh) * 2015-06-16 2021-06-11 三菱电机株式会社 半导体装置的制造方法
JP6311840B2 (ja) 2015-06-17 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102015114177A1 (de) 2015-08-26 2017-03-02 Infineon Technologies Ag Halbleitervorrichtung, Siliziumwafer und Verfahren zum Herstellen eines Siliziumwafers
JP6564046B2 (ja) * 2015-09-15 2019-08-21 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車並びに鉄道車両
JP6428945B2 (ja) * 2015-09-16 2018-11-28 富士電機株式会社 半導体装置および半導体装置の製造方法
CN107408576B (zh) * 2015-09-16 2020-11-13 富士电机株式会社 半导体装置及半导体装置的制造方法
US9960269B2 (en) * 2016-02-02 2018-05-01 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
DE112017000064T5 (de) 2016-02-23 2018-03-29 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
JP6665932B2 (ja) * 2016-06-24 2020-03-13 富士電機株式会社 半導体装置の製造方法および半導体装置
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE102016112721B4 (de) 2016-07-12 2022-02-03 Infineon Technologies Ag n-Kanal-Leistungshalbleitervorrichtung mit p-Schicht im Driftvolumen
DE102016114264A1 (de) 2016-08-02 2018-02-08 Infineon Technologies Ag Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen
DE102016118012A1 (de) * 2016-09-23 2018-03-29 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Bilden eines Halbleiterbauelements
WO2018074434A1 (ja) 2016-10-17 2018-04-26 富士電機株式会社 半導体装置
JP6579086B2 (ja) * 2016-11-15 2019-09-25 信越半導体株式会社 デバイス形成方法
JP7077648B2 (ja) * 2017-02-16 2022-05-31 富士電機株式会社 半導体装置
JP6789177B2 (ja) * 2017-06-02 2020-11-25 株式会社東芝 半導体装置
US10193000B1 (en) * 2017-07-31 2019-01-29 Ixys, Llc Fast recovery inverse diode
JP6777046B2 (ja) * 2017-08-22 2020-10-28 信越半導体株式会社 再結合ライフタイムの制御方法
JP7052322B2 (ja) * 2017-11-28 2022-04-12 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6881292B2 (ja) 2017-12-28 2021-06-02 信越半導体株式会社 再結合ライフタイムの制御方法
WO2019181852A1 (ja) 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
CN110504167A (zh) * 2018-05-17 2019-11-26 上海先进半导体制造股份有限公司 绝缘栅双极型晶体管及其制造方法
JP7006517B2 (ja) 2018-06-12 2022-01-24 信越半導体株式会社 シリコン単結晶基板中の欠陥密度の制御方法
CN110660658B (zh) * 2018-06-28 2022-02-18 上海先进半导体制造有限公司 Vdmos及其制造方法
WO2020149354A1 (ja) 2019-01-18 2020-07-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6702467B2 (ja) * 2019-02-25 2020-06-03 三菱電機株式会社 半導体装置及びその製造方法
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
JP7222435B2 (ja) * 2019-10-11 2023-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
CN113632236A (zh) * 2019-10-11 2021-11-09 富士电机株式会社 半导体装置和半导体装置的制造方法
WO2021075330A1 (ja) 2019-10-17 2021-04-22 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2021125147A1 (ja) * 2019-12-18 2021-06-24 富士電機株式会社 半導体装置および半導体装置の製造方法
US20230111002A1 (en) * 2020-03-13 2023-04-13 Mitsubishi Electric Corporation Semiconductor device, and method of manufacturing semiconductor device
JP7257984B2 (ja) * 2020-03-24 2023-04-14 株式会社東芝 半導体装置及びその製造方法
JP7456349B2 (ja) 2020-10-08 2024-03-27 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2022073497A (ja) 2020-11-02 2022-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN114999900B (zh) * 2022-07-18 2023-08-08 浙江大学杭州国际科创中心 一种提高碳化硅晶圆中少数载流子寿命的方法
WO2024100926A1 (ja) * 2022-11-08 2024-05-16 富士電機株式会社 半導体装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100575A (en) * 1987-08-19 2000-08-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor switching device having different carrier lifetimes between a first portion serving as a main current path and the remaining portion of the device
JPH0642558B2 (ja) * 1988-09-12 1994-06-01 東洋電機製造株式会社 高速ダイオードの製造方法
JPH08148699A (ja) * 1994-11-21 1996-06-07 Shindengen Electric Mfg Co Ltd 整流ダイオ−ド
JPH09232332A (ja) * 1996-02-27 1997-09-05 Fuji Electric Co Ltd 半導体装置
JP4543457B2 (ja) * 1999-10-28 2010-09-15 富士電機システムズ株式会社 イオン注入用遮蔽マスクと半導体装置の製造方法
DE10055446B4 (de) * 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
US6482681B1 (en) * 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
DE10223951B4 (de) 2002-05-29 2009-09-24 Infineon Technologies Ag Hochvoltdiode mit optimiertem Abschaltverfahren und entsprechendes Optimierverfahren
DE10349582B4 (de) 2003-10-24 2008-09-25 Infineon Technologies Ag Halbleiterdiode sowie dafür geeignetes Herstellungsverfahren
DE102004004045B4 (de) * 2004-01-27 2009-04-02 Infineon Technologies Ag Halbleiterbauelement mit temporärem Feldstoppbereich und Verfahren zu dessen Herstellung
DE102004047749B4 (de) 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
DE102005026408B3 (de) 2005-06-08 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
JP5104314B2 (ja) 2005-11-14 2012-12-19 富士電機株式会社 半導体装置およびその製造方法
EP2058846B1 (de) * 2006-01-20 2011-08-31 Infineon Technologies Austria AG Verfahren zur Herstellung einer n-dotierten Zone in einem Halbleiterwafer und Halbleiterbauelement
US7557386B2 (en) 2006-03-30 2009-07-07 Infineon Technologies Austria Ag Reverse conducting IGBT with vertical carrier lifetime adjustment
US7538412B2 (en) 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
US7989888B2 (en) 2006-08-31 2011-08-02 Infineon Technologies Autria AG Semiconductor device with a field stop zone and process of producing the same
JP5396689B2 (ja) * 2006-09-07 2014-01-22 富士電機株式会社 半導体装置およびその製造方法
JP5320679B2 (ja) * 2007-02-28 2013-10-23 富士電機株式会社 半導体装置およびその製造方法
JP5203667B2 (ja) 2007-10-16 2013-06-05 トヨタ自動車株式会社 半導体装置の製造方法
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP5374883B2 (ja) * 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
DE102008049664B3 (de) * 2008-09-30 2010-02-11 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einem graduellen pn-Übergang
JP5277882B2 (ja) * 2008-11-12 2013-08-28 富士電機株式会社 半導体装置およびその製造方法
JP2010267863A (ja) * 2009-05-15 2010-11-25 Denso Corp 半導体装置
JP5261324B2 (ja) * 2009-08-26 2013-08-14 トヨタ自動車株式会社 半導体装置とその製造方法
CN105552115B (zh) 2009-11-02 2019-10-29 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP5156059B2 (ja) 2009-12-16 2013-03-06 株式会社豊田中央研究所 ダイオードとその製造方法
JP5526811B2 (ja) 2010-01-29 2014-06-18 富士電機株式会社 逆導通形絶縁ゲート型バイポーラトランジスタ
JP6067585B2 (ja) 2011-12-28 2017-01-25 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102012020785B4 (de) 2012-10-23 2014-11-06 Infineon Technologies Ag Erhöhung der Dotierungseffizienz bei Protonenbestrahlung
US9312135B2 (en) 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11777028B2 (en) 2020-12-11 2023-10-03 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US9276071B2 (en) 2016-03-01
US20140246755A1 (en) 2014-09-04
US20160163786A1 (en) 2016-06-09
US20170317163A1 (en) 2017-11-02
US20190319090A1 (en) 2019-10-17
CN103946985A (zh) 2014-07-23
US10355079B2 (en) 2019-07-16
US20180350901A1 (en) 2018-12-06
WO2013100155A1 (ja) 2013-07-04
US9768246B2 (en) 2017-09-19
US10056451B2 (en) 2018-08-21
JP6512314B2 (ja) 2019-05-15
EP2800143A1 (en) 2014-11-05
US10930733B2 (en) 2021-02-23
CN103946985B (zh) 2017-06-23
US20210143252A1 (en) 2021-05-13
JPWO2013100155A1 (ja) 2015-05-11
JP2017034273A (ja) 2017-02-09
JP2018078324A (ja) 2018-05-17
JP6067585B2 (ja) 2017-01-25
EP2800143B1 (en) 2020-04-08
EP2800143A4 (en) 2015-06-24
JP2015130524A (ja) 2015-07-16
JP6269776B2 (ja) 2018-01-31
US11469297B2 (en) 2022-10-11

Similar Documents

Publication Publication Date Title
JP6269776B2 (ja) 半導体装置の製造方法
JP6020553B2 (ja) 半導体装置の製造方法
JP6103011B2 (ja) 半導体装置の製造方法
JP6269858B2 (ja) 炭化珪素半導体装置の製造方法
JP6460153B2 (ja) 半導体装置の製造方法
JP6015745B2 (ja) 半導体装置の製造方法
JP5741716B2 (ja) 半導体装置およびその製造方法
WO2013089256A1 (ja) 半導体装置および半導体装置の製造方法
JPWO2013073623A1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170220

R150 Certificate of patent or registration of utility model

Ref document number: 6107858

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250