JP6069408B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6069408B2 JP6069408B2 JP2015103901A JP2015103901A JP6069408B2 JP 6069408 B2 JP6069408 B2 JP 6069408B2 JP 2015103901 A JP2015103901 A JP 2015103901A JP 2015103901 A JP2015103901 A JP 2015103901A JP 6069408 B2 JP6069408 B2 JP 6069408B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide semiconductor
- transistor
- oxide
- insulating layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 484
- 239000003990 capacitor Substances 0.000 claims description 63
- 229910052738 indium Inorganic materials 0.000 claims description 33
- 229910052725 zinc Inorganic materials 0.000 claims description 29
- 229910052733 gallium Inorganic materials 0.000 claims description 26
- 229910052718 tin Inorganic materials 0.000 claims description 18
- 239000010410 layer Substances 0.000 description 509
- 230000015654 memory Effects 0.000 description 162
- 239000010408 film Substances 0.000 description 154
- 239000011701 zinc Substances 0.000 description 103
- 238000010438 heat treatment Methods 0.000 description 88
- 239000000758 substrate Substances 0.000 description 85
- 239000000463 material Substances 0.000 description 84
- 229910052760 oxygen Inorganic materials 0.000 description 70
- 239000001301 oxygen Substances 0.000 description 68
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 66
- 230000002829 reductive effect Effects 0.000 description 61
- 230000002093 peripheral effect Effects 0.000 description 51
- 239000013078 crystal Substances 0.000 description 41
- 238000000034 method Methods 0.000 description 39
- 230000015572 biosynthetic process Effects 0.000 description 37
- 125000004429 atom Chemical group 0.000 description 34
- 239000001257 hydrogen Substances 0.000 description 33
- 229910052739 hydrogen Inorganic materials 0.000 description 33
- 229910007541 Zn O Inorganic materials 0.000 description 32
- 239000012298 atmosphere Substances 0.000 description 31
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 28
- 229910052751 metal Inorganic materials 0.000 description 28
- 239000000203 mixture Substances 0.000 description 27
- 125000004430 oxygen atom Chemical group O* 0.000 description 27
- 239000002184 metal Substances 0.000 description 26
- 239000012535 impurity Substances 0.000 description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 23
- 230000007547 defect Effects 0.000 description 23
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 21
- 230000005669 field effect Effects 0.000 description 21
- 238000004544 sputter deposition Methods 0.000 description 20
- 239000012212 insulator Substances 0.000 description 19
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 18
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 17
- 238000012360 testing method Methods 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 16
- 238000005259 measurement Methods 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 229910052719 titanium Inorganic materials 0.000 description 16
- 239000010936 titanium Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 15
- VUFNLQXQSDUXKB-DOFZRALJSA-N 2-[4-[4-[bis(2-chloroethyl)amino]phenyl]butanoyloxy]ethyl (5z,8z,11z,14z)-icosa-5,8,11,14-tetraenoate Chemical compound CCCCC\C=C/C\C=C/C\C=C/C\C=C/CCCC(=O)OCCOC(=O)CCCC1=CC=C(N(CCCl)CCCl)C=C1 VUFNLQXQSDUXKB-DOFZRALJSA-N 0.000 description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 239000002585 base Substances 0.000 description 14
- 230000006870 function Effects 0.000 description 14
- 229910001195 gallium oxide Inorganic materials 0.000 description 14
- 239000011787 zinc oxide Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 229910052757 nitrogen Inorganic materials 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 11
- 150000002431 hydrogen Chemical class 0.000 description 11
- 239000011810 insulating material Substances 0.000 description 11
- 230000007423 decrease Effects 0.000 description 10
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 10
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 239000002356 single layer Substances 0.000 description 10
- 238000003860 storage Methods 0.000 description 10
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 9
- 229910052786 argon Inorganic materials 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 9
- 229910044991 metal oxide Inorganic materials 0.000 description 9
- 150000004706 metal oxides Chemical class 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 229910020994 Sn-Zn Inorganic materials 0.000 description 8
- 229910009069 Sn—Zn Inorganic materials 0.000 description 8
- 229910052783 alkali metal Inorganic materials 0.000 description 8
- 150000001340 alkali metals Chemical class 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000002441 X-ray diffraction Methods 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 7
- -1 for example Substances 0.000 description 7
- 229910052735 hafnium Inorganic materials 0.000 description 7
- 150000004678 hydrides Chemical class 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 230000000717 retained effect Effects 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 229910052795 boron group element Inorganic materials 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 5
- 150000001342 alkaline earth metals Chemical class 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 5
- 239000012299 nitrogen atmosphere Substances 0.000 description 5
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 5
- 239000011734 sodium Substances 0.000 description 5
- 239000003381 stabilizer Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910018137 Al-Zn Inorganic materials 0.000 description 4
- 229910018573 Al—Zn Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 208000005156 Dehydration Diseases 0.000 description 4
- 206010021143 Hypoxia Diseases 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 4
- 229910020868 Sn-Ga-Zn Inorganic materials 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 4
- 238000003491 array Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000018044 dehydration Effects 0.000 description 4
- 238000006297 dehydration reaction Methods 0.000 description 4
- 238000006356 dehydrogenation reaction Methods 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 150000002736 metal compounds Chemical group 0.000 description 4
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910018120 Al-Ga-Zn Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 229910052706 scandium Inorganic materials 0.000 description 3
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910020944 Sn-Mg Inorganic materials 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 229910005728 SnZn Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 229910009369 Zn Mg Inorganic materials 0.000 description 2
- 229910007573 Zn-Mg Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 230000003211 malignant effect Effects 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 150000003608 titanium Chemical class 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 108010083687 Ion Pumps Proteins 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910019092 Mg-O Inorganic materials 0.000 description 1
- 229910019395 Mg—O Inorganic materials 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020833 Sn-Al-Zn Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910000611 Zinc aluminium Inorganic materials 0.000 description 1
- AZWHFTKIBIQKCA-UHFFFAOYSA-N [Sn+2]=O.[O-2].[In+3] Chemical compound [Sn+2]=O.[O-2].[In+3] AZWHFTKIBIQKCA-UHFFFAOYSA-N 0.000 description 1
- HXFVOUUOTHJFPX-UHFFFAOYSA-N alumane;zinc Chemical compound [AlH3].[Zn] HXFVOUUOTHJFPX-UHFFFAOYSA-N 0.000 description 1
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 229910052800 carbon group element Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical class [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 1
- FRNOGLGSGLTDKL-UHFFFAOYSA-N thulium atom Chemical compound [Tm] FRNOGLGSGLTDKL-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
る。
ものと、電力の供給がなくなっても記憶内容は保持される不揮発性のものとに大別される
。
cess Memory)がある。DRAMは、記憶素子を構成するトランジスタを選択
してキャパシタに電荷を蓄積することで、情報を記憶する。
報の読み出しの度に、再度の書き込み動作が必要となる。また、記憶素子を構成するトラ
ンジスタにおいてはオフ状態でのソースとドレイン間のリーク電流(オフ電流)等によっ
て、トランジスタが選択されていない状況でも電荷が流出、または流入するため、データ
の保持期間が短い。このため、所定の周期で再度の書き込み動作(リフレッシュ動作)が
必要であり、消費電力を十分に低減することは困難である。また、電力の供給がなくなる
と記憶内容が失われるため、長期間の記憶の保持には、磁性材料や光学材料を利用した別
の記憶装置が必要となる。
Memory)がある。SRAMは、フリップフロップなどの回路を用いて記憶内容を
保持するため、リフレッシュ動作が不要であり、この点においてはDRAMより有利であ
る。しかし、フリップフロップなどの回路を用いているため、記憶容量あたりの単価が高
くなるという問題がある。また、電力の供給がなくなると記憶内容が失われるという点に
ついては、DRAMと変わるところはない。
ランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当該
フローティングゲートに電荷を保持させることで記憶を行うため、データの保持期間は極
めて長く(半永久的)、揮発性記憶装置で必要なリフレッシュ動作が不要であるという利
点を有している(例えば、特許文献1参照)。
劣化するため、所定回数の書き込みによって記憶素子が機能しなくなるという問題が生じ
る。この問題の影響を緩和するために、例えば、各記憶素子の書き込み回数を均一化する
手法が採られるが、これを実現するためには、複雑な周辺回路が必要になってしまう。そ
して、このような手法を採用しても、根本的な寿命の問題が解消するわけではない。つま
り、フラッシュメモリは、情報の書き換え頻度が高い用途には不向きである。
には、高い電圧が必要であり、また、そのための回路も必要である。さらに、電荷の注入
、または除去のためには比較的長い時間を要し、書き込み、消去の高速化が容易ではない
という問題もある。
保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する
ことを目的の一とする。
ば、ワイドギャップ半導体である酸化物半導体材料を用いて半導体装置を構成する。トラ
ンジスタのオフ電流を十分に小さくすることができる半導体材料を用いることで、長期間
にわたって情報を保持することが可能である。
路上に設けられた複数のメモリセルがマトリクス状に配置されたメモリセルアレイと、を
有し、複数のメモリセルの一は、ゲート電極と、ソース電極及びドレイン電極と、酸化物
半導体層と、ゲート絶縁層と、を有するトランジスタと、ソース電極又はドレイン電極と
、ゲート絶縁層と、電極層と、を有する容量素子と、を有し、第1の駆動回路と第2の駆
動回路とは、メモリセルアレイの中心点に対して点対称となるように配置され、第3の駆
動回路及び第4の駆動回路は、第1の駆動回路及び第2の駆動回路に対して垂直に配置さ
れ、かつ第3の駆動回路と第4の駆動回路とは、メモリセルアレイの中心点に対して点対
称となるように配置される、半導体装置である。
好ましい。また、上記において、第1の駆動回路乃至第4の駆動回路は、メモリセルアレ
イによって覆われ、はみ出さない位置に設けられていることが好ましい。また、上記にお
いて、第1及び第2の駆動回路は、それぞれコラムデコーダ及びセンスアンプ部を有し、
第3及び第4の駆動回路は、それぞれローデコーダとする。また、上記において、第1乃
至第4の駆動回路は、酸化物半導体以外の材料を含んで構成される。
2の駆動回路とメモリセルアレイとが接続される配線の数と等しいことが好ましい。また
、第3の駆動回路とメモリセルアレイとが接続される配線の数は、第4の駆動回路とメモ
リセルアレイとが接続される配線の数と等しいことが好ましい。
する発明はこれに限定されない。酸化物半導体と同等のオフ電流特性が実現できる材料、
例えば、炭化シリコンをはじめとするワイドギャップ材料(より具体的には、例えば、エ
ネルギーギャップEgが3eVより大きい半導体材料)などを適用しても良い。
は「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極
」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外し
ない。また、「上」「下」の用語は説明の便宜のために用いる表現に過ぎない。
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため
、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることが
できるものとする。
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
などのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有す
る素子などが含まれる。
より極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動
作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となる
ため、消費電力を十分に低減することができる。また、電力の供給がない場合(ただし、
電位は固定されていることが望ましい)であっても、長期にわたって記憶内容を保持する
ことが可能である。
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体
装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信
頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の
書き込みが行われるため、高速な動作も容易に実現しうる。また、情報を消去するための
動作が不要であるというメリットもある。
め、これを、酸化物半導体を用いたトランジスタと組み合わせて用いることにより、半導
体装置の動作(例えば、情報の読み出し動作)の高速性を十分に確保することができる。
また、酸化物半導体以外の材料を用いたトランジスタにより、高速動作が要求される各種
回路(論理回路、駆動回路など)を好適に実現することが可能である。
作が可能なトランジスタ)を用いた駆動回路などの周辺回路と、酸化物半導体を用いたト
ランジスタ(より広義には、十分にオフ電流が小さいトランジスタ)を用いた記憶回路と
を一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる
。
の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および
詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下
に示す実施の形態の記載内容に限定して解釈されるものではない。
際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必
ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
を避けるために付すものであり、数的に限定するものではないことを付記する。
本発明の一態様に係る半導体装置の構成について、図1乃至図8を参照して説明する。
図1は、半導体装置の構成の一例を示す概念図である。本発明の一態様に係る半導体装置
は、上部に記憶回路を有し、下部に記憶回路を駆動させるために高速動作が必要な駆動回
路や制御回路などの周辺回路を有する、積層構造の半導体装置である。なお、駆動回路や
制御回路は、論理回路であってもよいし、周辺回路は、アナログ回路を有していても構わ
ない。また、演算回路を有していてもよい。
レイ201を有し、下部に、第1の駆動回路211、第2の駆動回路212、第3の駆動
回路213、第4の駆動回路214、第5の駆動回路215、コントローラ218、アド
レスバッファ221、I/Oバッファ220、などのメモリセルアレイ201を動作させ
るために必要な周辺回路210を有する。第1の駆動回路211は、コラムデコーダ21
7a及びセンスアンプ群216aを有し、第2の駆動回路212は、コラムデコーダ21
7b及びセンスアンプ群216bを有する。
、図2(B)に、メモリセルアレイ201の中心点250に関する対称性について示す。
また、図2(A)では、周辺回路210は、メモリセルアレイ201の真下に配置されて
いる場合について示す。
動回路213、第4の駆動回路214、第5の駆動回路215、コントローラ218、ア
ドレスバッファ221、I/Oバッファ220を有する。第1の駆動回路211は、コラ
ムデコーダ217a及びセンスアンプ群216aを有し、第2の駆動回路212は、コラ
ムデコーダ217b及びセンスアンプ群216bを有する。また、第3の駆動回路213
及び第4の駆動回路214は、それぞれローデコーダ223a、及びローデコーダ223
bを有する。第5の駆動回路215は、書き込み回路と、読み出し回路と、ラッチ回路群
と、を有する。また、コントローラ218は、モードレジスタ219を有する。
、シリコンゲルマニウム、炭化シリコンなどの第14族元素でなる半導体基板、また、ガ
リウムヒ素やインジウムリン等の化合物半導体基板、SOI基板などを適用することがで
きる。なお、一般に「SOI基板」とは、絶縁表面上にシリコン層が設けられた構成の基
板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層
が設けられた構成の基板も含むものとする。また、SOI基板には、ガラス基板などの絶
縁基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。上述
の基板を用いて、周辺回路210を形成することにより、周辺回路210を高速動作させ
ることができるため、好ましい。
に従って、ローデコーダ223aおよびローデコーダ223bにローアドレス信号を出力
するか、コラムデコーダ217aおよびコラムデコーダ217bにコラムアドレス信号を
出力する。ローデコーダ223aおよびローデコーダ223bは、入力されたローアドレ
ス信号に基づいて、ローアドレスが指定する行を選択する。また、コラムデコーダ217
aおよびコラムデコーダ217bは、入力されたコラムアドレス信号に基づいて、コラム
アドレスが指定する列を選択する。
出し、増幅する。
アンプ群216a、216bと接続される。読み出し回路は、コラムアドレスが指定する
列のセンスアンプの出力信号を入力信号として、メモリセルに格納されたデータを読み出
す。書き込み回路は、コラムアドレスが指定する列のビット線BLへ書き込むデータに対
応する信号を出力する。ラッチ回路群は、メモリセルから読み出したデータやメモリセル
へ書き込むデータを格納する。
5の駆動回路215が有する読み出し回路、書き込み回路及びラッチ回路群へデータを出
力する。また、読み出し回路、書き込み回路及びラッチ回路群が格納するデータが入力さ
れ、外部へデータを出力する。
号(例えば、/CS、/RAS、/CAS、/WEなど)が入力される。コマンドデコー
ダは、各種制御信号を介して入力されたコマンドをデコードする。モードレジスタ219
は、半導体装置の動作モードの設定を行うレジスタである。モードレジスタ219への書
き込みは、コマンドに従って行われ、書き込むデータはアドレス信号を介して与えられる
。また、コントローラ218は、コマンドデコーダの出力に基づいて、様々な制御信号を
生成し、各種回路に出力する。
の中心点250に対して点対称となるように配置されている。また、第3の駆動回路21
3と、第4の駆動回路214とは、メモリセルアレイ201の中心点250に対して点対
称となるように配置されている。このとき、第3の駆動回路213及び第4の駆動回路2
14は、第1の駆動回路211及び第2の駆動回路212に対して、垂直に配置されてい
る。本発明の一態様において、点対称とは、図1及び図2に示す第1の駆動回路211と
第2の駆動回路212の配置のように、第1の駆動回路211を中心点250に対して1
80度回転させることで、第2の駆動回路212と重なる位置関係をいう。なお、点対称
とは、完全な点対称ではなく、概ね点対称であればよい。
リセルアレイ601の端から端まで駆動させるため、コラムデコーダ611及びローデコ
ーダ612とメモリセルアレイ601とを同一平面上に設ける場合、コラムデコーダ61
1及びローデコーダ612はメモリセルアレイ601に沿って設けることになる。これに
より、無駄な領域613が生じてしまうため、半導体装置の面積の縮小化を妨げてしまう
。また、図3(B)に示すように、コラムデコーダ611及びローデコーダ612などの
周辺回路610を、半導体装置の下部に設け、メモリセルアレイ601を上部に設けた場
合であっても、コラムデコーダ611及びローデコーダ612はメモリセルアレイ601
に沿って設ける必要があるため、図3(A)に示すように無駄な領域が生じてしまうため
、半導体装置の面積の縮小化及び小型化を妨げてしまう。さらに、コラムデコーダ611
及びローデコーダ612をメモリセルアレイ601の真下に設けた場合であっても、図3
(C)に示すように、コラムデコーダ611とローデコーダ612とが交差してしまう(
交差部614)ため、コラムデコーダ611とローデコーダ612とを配置することがで
きなくなってしまう。
回路210に配置することで、図3に示すような無駄な領域をなくすことができるため、
周辺回路210の面積を縮小化することができる。また、コラムデコーダ及びローデコー
ダをそれぞれ分割して、周辺回路210に配置することで、周辺回路210をメモリセル
アレイ201の真下に設けることができるため、半導体装置の小型化を図ることができる
。特に、周辺回路210の面積をメモリセルアレイ201の面積以下とすることで、周辺
回路210による回路面積の増大を抑制することができ、半導体装置の面積の縮小化及び
小型化を図ることができる。周辺回路210の面積がメモリセルアレイ201の面積より
も大幅に小さい場合は、周辺回路210の規模を増やして、半導体装置のインターフェイ
スやコマンドの種類などにおいて、機能を向上させてもよい。なお、コラムデコーダ及び
ローデコーダを用いて説明したが、コラムデコーダ及びローデコーダに限定されず、メモ
リセルアレイ201に沿って端から端まで設ける必要のある回路であれば、上述の効果が
得られる。
れたコラムデコーダ同士及び分割されたローデコーダ同士が、メモリセルアレイの201
の中心点に対して、点対称となるように配置することで、無駄な領域をなくすことができ
るため、周辺回路210の面積を縮小化することができる。また、周辺回路210をメモ
リセルアレイ201の真下に設けることができるため、半導体装置の小型化を図ることが
できる。少なくとも第1の駆動回路211乃至第4の駆動回路214が、メモリセルアレ
イ201によって覆われ、はみ出さない位置に設けられていればよい。さらに、メモリセ
ルアレイ201の面積と、周辺回路210の面積とをほぼ同じにすることで、無駄な領域
をなくすことができるため、半導体装置の面積の縮小化及び小型化を図ることができる。
いる場合について示したが、必ずしも真下に設ける必要はない。しかし、半導体装置の面
積の縮小化や小型化を図るためには、第1の駆動回路211乃至第4の駆動回路214な
どの周辺回路210がメモリセルアレイ201の真下に設けられていることが好ましい。
解を容易にするために、図4においては、第1の駆動回路211乃至第4の駆動回路21
4以外の回路は省略する。
回路212とメモリセルアレイ201とが接続されるビット線やワード線などの配線の数
は、異なっていてもよい(図4(A)参照)。つまり、第1の駆動回路211の面積と、
第2の駆動回路212の面積は、異なっていてもよい。第1の駆動回路211の面積と、
第2の駆動回路212の面積が異なっていても、駆動回路が複数に分けられていることで
、図3に示したような不都合、つまりコラムデコーダとローデコーダをメモリセルアレイ
の真下に配置した場合に重なってしまうという不都合を回避することができる。その結果
、半導体装置の面積の縮小化及び小型化を図ることができる。
の駆動回路212とメモリセルアレイ201とが接続されるビット線やワード線などの配
線の数は、等しいことが好ましい。これにより、第1の駆動回路211、及び第2の駆動
回路212がメモリセルアレイ201と接続される配線の数が半分となり、第1の駆動回
路211及び第2の駆動回路212に入力するアドレス信号線を一本減らすことが可能と
なる。その結果、回路規模を小さくすることができ、半導体装置の面積の縮小化及び小型
化を図ることができる。
の駆動回路212とメモリセルアレイ201とが接続される配線の数を等しくし、第1の
駆動回路211と第2の駆動回路212とが、メモリセルアレイ201の中心点に対して
概ね点対称となるように配置することで、ビット線やワード線などの配線の寄生抵抗や寄
生容量のばらつきを低減することができ、安定に動作させることができる。
回路213及び第4の駆動回路214についても同様の効果が得られる。
辺回路210の周縁部に設ける必要はない。第1の駆動回路211乃至第4の駆動回路2
14が周辺回路210の周縁部に設けられていなくても、駆動回路が複数に分けられてい
ることで、図3に示したような不都合、つまりコラムデコーダとローデコーダをメモリセ
ルアレイの真下に配置した場合に重なってしまうという不都合を回避することができる。
その結果、半導体装置の面積の縮小化及び小型化を図ることができる。
される場合について説明したが、図4において、第1の駆動回路211乃至第4の駆動回
路214がそれぞれ分割され、2つずつ配置される場合について説明する。
モリセルアレイ201の中心点250に対して点対称となるように配置されており、第1
の駆動回路211bと、第2の駆動回路212bとは、メモリセルアレイ201の中心点
250に対して点対称となるように配置されている。同様に、第3の駆動回路213aと
、第4の駆動回路214aとは、メモリセルアレイ201の中心点250に対して点対称
となるように配置されており、第3の駆動回路213bと、第4の駆動回路214bとは
、メモリセルアレイ201の中心点250に対して点対称となるように配置されている。
駆動回路211及び分割された第2の駆動回路212同士が、メモリセルアレイ201の
中心点に対して、点対称となるように配置する。また、第3の駆動回路213及び第4の
駆動回路214をそれぞれ分割して、分割された第3の駆動回路213及び分割された第
4の駆動回路214同士が、メモリセルアレイ201の中心点に対して、点対称となるよ
うに配置する。これにより、無駄な領域をなくすことができるため、周辺回路210の面
積を縮小化することができる。また、周辺回路210をメモリセルアレイ201の真下に
設けることができるため、半導体装置の小型化を図ることができる。さらに、メモリセル
アレイ201の面積と、周辺回路210の面積とをほぼ同じにすることで、無駄な領域を
なくすことができるため、半導体装置の面積の縮小化及び小型化を図ることができる。
れぞれ2つずつ配置される場合について説明したが、本発明の一態様はこれに限定されず
、第1の駆動回路211乃至第4の駆動回路214が、それぞれ3つ以上分割されたもの
であってもよい。いずれにせよ、第1の駆動回路211乃至第4の駆動回路214がメモ
リセルアレイ201の中心点250に対して点対称となるように配置することで、上述の
効果が得られる。
図5に、メモリセルアレイ201に適用することができる半導体装置(メモリセル170
)の回路構成の一例を示す。当該半導体装置は、酸化物半導体を用いたトランジスタ16
2と、容量素子164によって構成される。なお、図5において、トランジスタ162は
、酸化物半導体を用いたことを明示するために、OSの符号を合わせて付している。
レイン電極とは電気的に接続され、ワード線WLとトランジスタ162のゲート電極とは
電気的に接続され、トランジスタ162のソース電極又はドレイン電極と容量素子164
の第1の端子とは電気的に接続されている。
ている。このため、トランジスタ162をオフ状態とすることで、容量素子164の第1
の端子の電位(あるいは、容量素子164に蓄積された電荷)を極めて長時間にわたって
保持することが可能である。また、酸化物半導体を用いたトランジスタ162では、短チ
ャネル効果が現れにくいというメリットもある。
場合について説明する。
ジスタ162をオン状態とする。これにより、ビット線BLの電位が、容量素子164の
第1の端子に与えられる(書き込み)。その後、ワード線WLの電位を、トランジスタ1
62がオフ状態となる電位として、トランジスタ162をオフ状態とすることにより、容
量素子164の第1の端子の電位が保持される(保持)。
(あるいは容量素子に蓄積された電荷)は長時間にわたって保持することができる。
状態であるビット線BLと容量素子164とが導通し、ビット線BLと容量素子164の
間で電荷が再分配される。その結果、ビット線BLの電位が変化する。ビット線BLの電
位の変化量は、容量素子164の第1の端子の電位(あるいは容量素子164に蓄積され
た電荷)によって、異なる値をとる。
BLが有する容量成分(以下、ビット線容量とも呼ぶ)をCB、電荷が再分配される前の
ビット線BLの電位をVB0とすると、電荷が再分配された後のビット線BLの電位は、
(CB×VB0+C×V)/(CB+C)となる。従って、メモリセル170の状態とし
て、容量素子164の第1の端子の電位がV1とV0(V1>V0)の2状態をとるとす
ると、電位V1を保持している場合のビット線BLの電位(=(CB×VB0+C×V1
)/(CB+C))は、電位V0を保持している場合のビット線BLの電位(=(CB×
VB0+C×V0)/(CB+C))よりも高くなることがわかる。
る。
いう特徴から、容量素子164に蓄積された電荷は長時間にわたって保持することができ
る。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極め
て低くすることが可能となるため、消費電力を十分に低減することができる。また、電力
の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
持期間の測定と、その結果について説明する。
、読み出しを順に行った。そして、保持期間の長さに対して、書き込まれたデータと読み
出されたデータとが一致したメモリセルの総数を調べた。
セルが有する容量素子の容量値は、31fFとした。また、測定では、書き込み時におけ
るビット線BLの電位を3Vとし、データの保持時におけるワード線WLの電位を−1V
とした。そして、保持期間は1sec、30sec、100sec、300sec、10
00sec、3000sec、10000sec、14hr、48hrとした。
ルの総数の関係を示す。本測定に用いたメモリセルアレイでは、保持期間を48hrとし
ても、メモリセルの全てについて、書き込まれたデータと読み出されたデータとが一致し
ていることが確認された。
おり、そのリフレッシュ動作の間隔は1/10sec程度である。よって、本発明の一態
様に係る半導体装置では、通常のDRAMに比べてリフレッシュ動作の頻度を大幅に低減
でき、消費電力を低減できると言える。
を容易にするために、メモリセルアレイ201と周辺回路の一部とが同一平面に設けられ
ているように示しているが、メモリセルアレイ201以外の周辺回路の一部は、メモリセ
ルアレイ201の下部に設けられているものとする。図6に示すメモリセルアレイ201
には、図5に示すメモリセル170が適用されている。
びビット線BLbと、メモリセル170が縦m個(行)×横n個(列)のマトリクス状に
設けられた複数のメモリセル170(1,1)〜(m,n)を有する。ワード線WL(1
)〜WL(i)は、第4の駆動回路214に接続され、ワード線WL(i+1)〜WL(
m)は、第3の駆動回路213に接続されている。また、ビット線BLa(1)〜BLa
(j)及びビット線BLb(1)〜BLb(j)は、第2の駆動回路212に接続され、
ビット線BLa(j+1)〜BLa(n)及びビット線BLb(j+1)〜BLb(n)
は、第1の駆動回路211に接続される。また、第1の駆動回路211及び第2の駆動回
路212は、それぞれ第5の駆動回路215に接続される。
センスアンプ群216aは、センスアンプ222(j+1)〜222(n)を有する。コ
ラムデコーダ217aは、センスアンプ222(j+1)〜222(n)と、コラムアド
レス線CA(j+1)〜CA(n)を介して接続されており、センスアンプ222(j+
1)〜222(n)は、メモリセルアレイ201と、ビット線BLa(j+1)〜BLa
(n)及びビット線BLb(j+1)〜BLb(n)を介して接続されている。また、第
2の駆動回路212も同様に、コラムデコーダ217b及びセンスアンプ群216bを有
し、センスアンプ群216bは、センスアンプ222(1)〜222(j)を有する。コ
ラムデコーダ217bは、センスアンプ222(1)〜222(j)と、コラムアドレス
線CA(1)〜CA(j)を介して接続されており、センスアンプ222(1)〜222
(j)は、メモリセルアレイ201と、ビット線BLa(1)〜BLa(j)及びビット
線BLb(1)〜BLb(j)を介して接続されている。
。
スタ402のゲート電極、及びトランジスタ403のゲート電極が接続されている。また
、トランジスタ402のソース電極又はドレイン電極と、トランジスタ403のソース電
極又はドレイン電極は、信号線Vpcに接続されている。また、トランジスタ404のゲ
ート電極と、トランジスタ405のゲート電極と、トランジスタ406のソース電極又は
ドレイン電極と、トランジスタ407のソース電極又はドレイン電極と、信号線BLaと
は接続されており、トランジスタ406のゲート電極と、トランジスタ407のゲート電
極と、トランジスタ404のソース電極又はドレイン電極と、トランジスタ405のソー
ス電極又はドレイン電極と、信号線BLbとは接続されている。また、トランジスタ40
4のソース電極又はドレイン電極と、トランジスタ406のソース電極又はドレイン電極
と、トランジスタ408のソース電極又はドレイン電極とは接続されており、トランジス
タ405のソース電極又はドレイン電極と、トランジスタ407のソース電極又はドレイ
ン電極と、トランジスタ409のソース電極又はドレイン電極とは接続されている。また
、トランジスタ410のソース電極又はドレイン電極の一方と、信号線BLaとは接続さ
れており、トランジスタ410のソース電極又はドレイン電極の他方と、信号線IOaと
は接続されている。また、トランジスタ411のソース電極又はドレイン電極の一方と、
信号線BLbとは接続されており、トランジスタ411のソース電極又はドレイン電極の
他方と、信号線IObとは接続されている。また、トランジスタ410のゲート電極と、
トランジスタ411のゲート電極と、信号線CAiとは接続されている。
トランジスタ409は、pチャネル型トランジスタであり、トランジスタ401〜404
、トランジスタ406、トランジスタ408、トランジスタ410及びトランジスタ41
1は、nチャネル型トランジスタである。
図6、図7、及び図8を参照して説明する。なお、メモリセルは、容量素子の第1の端子
に電位VDDもしくは電位VSSの2状態を保持するとし、電位VDDを保持している状
態をデータ”1”、電位VSSを保持している状態をデータ”0”とする。ここでは、図
6に示すメモリセルアレイ201のメモリセル170(1,1)にデータ”1”を書き込
む場合、およびメモリセル170(1,1)からデータ”1”を読み出す場合について説
明する。
の信号線CA(1)をアクティブにする。ここでは、信号線CA(1)に電位VDDを与
えることとする。その結果、ビット線BLa(1)とビット線BLb(1)が、信号線I
Oaと信号線IObとそれぞれ導通する。また、図7に示すセンスアンプにおいて、信号
線φnに与えられる電位をVDD、信号線φpに与えられる電位をVSSとし、センスア
ンプを活性化しておく。また、信号線φpcに与えられる電位をVSSとしておく。ここ
では、トランジスタ409のソース電極又はドレイン電極に与えられる電位VHをVDD
とし、トランジスタ408のソース電極又はドレイン電極に与えられる電位VLをVSS
とする。
ッチ回路群は、信号線IOa及び信号線IObに書き込むデータに対応した電位を与える
。例えば、メモリセル170(1,1)にデータ”1”を書き込む場合には、信号線IO
aにVDDを、信号線IObにVSSを与える。その結果、ビット線BLa(1)にはV
DDが、ビット線BLb(1)にはVSSが与えられる。なお、ビット線BLa(1)お
よびビット線BLb(1)の電位は、センスアンプが活性化された状態であれば、信号線
CA(1)を非アクティブ(ここでは電位VSSを与える)としても、VDDもしくはV
SSに保たれる。
(1,1)のトランジスタ162をオン状態とする。ここでは、ワード線WL(1)に電
位VDDより高い電位VDDHを与えることとする。その結果、メモリセル170(1,
1)の容量素子164の第1の端子にはVDDが与えられる。その後、ワード線WL(1
)を非アクティブ(ここでは電位VSSを与える)にして、メモリセル170(1,1)
のトランジスタ162をオフ状態とする。このようにして、メモリセル170(1,1)
にデータ”1”を書き込むことができる。また、メモリセル170(1,1)のトランジ
スタ162をオフ状態とすることで、容量素子164の第1の端子の電位(あるいは容量
素子に蓄積された電荷)は保持される。
合も同様である。
ミングチャートを参照して説明する。
られる電位をVDDとし、ビット線BLa(1)およびビット線BLb(1)をプリチャ
ージして、ビット線BLa(1)およびビット線BLb(1)に電位Vpcを与えておく
。ここでは、電位VpcをVDD/2とした。そして、信号線φpcに与えられる電位を
VSSとし、プリチャージを終了する。
(1,1)が有するトランジスタ162をオン状態とする。ここでは、ワード線WL(1
)に電位VDDより高い電位VDDHを与えることとする。その結果、ビット線BLa(
1)とメモリセル170(1,1)の容量素子164間で電荷が再分配され、ビット線B
La(1)の電位はわずかに上昇する。
SSからVDDとすることで、センスアンプが有するnチャネル型のトランジスタ408
に電位VLを与える。その結果、ビット線BLa(1)の電位がビット線BLb(1)よ
りわずかに高くなっているため、センスアンプはこの差を増幅し、ビット線BLb(1)
の電位を電位VLまで低下させる。続いて、信号線φpに与えられる電位をVDDからV
SSとすることで、センスアンプが有するpチャネル型のトランジスタ409に電位VH
を与える。その結果、ビット線BLb(1)の電位がビット線BLa(1)より低い電位
VLとなっているため、センスアンプはこの差を増幅し、ビット線BLa(1)の電位を
電位VHまで上昇させる。その結果、ビット線BLa(1)には電位VHが、ビット線B
Lb(1)には電位VLが、それぞれ与えられる。ここでは、トランジスタ409のソー
ス電極又はドレイン電極に与えられる電位VHをVDDとし、トランジスタ408のソー
ス電極又はドレイン電極に与えられる電位VLをVSSとする。
A(1)に電位VDDを与えることとする。その結果、ビット線BLa(1)とビット線
BLb(1)が、第5の駆動回路215が有する読み出し回路、書き込み回路およびラッ
チ回路群と接続される信号線IOaと信号線IObとそれぞれ導通し、ビット線BLa(
1)とビット線BLb(1)の電位が読み出される。
ラッチ回路群に読み出された後、信号線CA(1)を非アクティブ(ここでは電位VSS
を与える)として、ビット線BLa(1)及びビット線BLb(1)と、信号線IOa及
び信号線IObとを非導通とする。そして、ワード線WL(1)を非アクティブ(ここで
は電位VSSを与える)として、メモリセル170(1,1)が有するトランジスタ16
2をオフ状態とする。このとき、メモリセル170(1,1)には再びデータ”1”が格
納されることになる。その後、信号線φnに与えられる電位をVDDからVSSとし、信
号線φpに与えられる電位をVSSからVDDとすることで、センスアンプを非活性とし
てもよい。また、信号線φpcに与えられる電位をVDDとし、ビット線BLa(1)お
よびビット線BLb(1)をプリチャージしてもよい。
る。
たが、データ”0”を読み出す場合も、読み出し動作は同様である。その場合、ビット線
BLa(1)とメモリセル170(1,1)の容量素子164間で電荷が再分配され、ビ
ット線BLa(1)の電位はわずかに低下する。センスアンプはこの差を増幅し、ビット
線BLa(1)の電位を電位VLまで低下させ、ビット線BLb(1)の電位を電位VH
まで上昇させることになる。
ビット線BLa(j+1)〜BLa(n)及びビット線BLb(j+1)〜BLb(n)
の数と、第2の駆動回路212とメモリセルアレイ201とが接続されるビット線BLa
(1)〜BLa(j)及びビット線BLb(1)〜BLb(j)の数は、ほぼ等しいこと
が好ましいが、異なっていてもよい。つまり、第1の駆動回路211の面積と、第2の駆
動回路212の面積は、ほぼ等しいことが好ましいが、異なっていてもよい。第1の駆動
回路211と第2の駆動回路212とが、メモリセルアレイ201の中心点に対して概ね
点対称であれば、上述の効果が得られる。また、第3の駆動回路213とメモリセルアレ
イ201とが接続されるワード線WL(i+1)〜WL(m)及び第4の駆動回路214
とメモリセルアレイ201とが接続されるワード線WL(1)〜WL(i)においても同
様である。
ことにより極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッ
シュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能
となるため、消費電力を十分に低減することができる。また、電力の供給がない場合(た
だし、電位は固定されていることが望ましい)であっても、長期にわたって記憶内容を保
持することが可能である。
素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲー
トへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため
、ゲート絶縁層の劣化といった問題が全く生じない。すなわち、本発明の一態様に係る半
導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく
、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情
報の書き込みが行われるため、高速な動作も容易に実現しうる。また、情報を消去するた
めの動作が不要であるというメリットもある。
め、これを、酸化物半導体を用いたトランジスタと組み合わせて用いることにより、半導
体装置の動作(例えば、情報の読み出し動作)の高速性を十分に確保することができる。
また、酸化物半導体以外の材料を用いたトランジスタにより、高速動作が要求される周辺
回路210(論理回路、駆動回路など)を好適に実現することが可能である。
の中心点250に対して点対称となるように配置されている。また、第3の駆動回路21
3と、第4の駆動回路214とは、メモリセルアレイ201の中心点250に対して点対
称となるように配置されている。このとき、第3の駆動回路213及び第4の駆動回路2
14は、第1の駆動回路211及び第2の駆動回路212に対して、垂直に配置されてい
る。これにより、無駄な領域をなくすことができるため、周辺回路210の面積を縮小化
することができる。また、周辺回路210をメモリセルアレイ201の真下に設けること
ができるため、半導体装置の小型化を図ることができる。さらに、メモリセルアレイ20
1の面積と、周辺回路210の面積とをほぼ同じにすることで、無駄な領域をなくすこと
ができるため、半導体装置の面積の縮小化及び小型化を図ることができる。
作が可能なトランジスタ)を用いた駆動回路などの周辺回路と、酸化物半導体を用いたト
ランジスタ(より広義には、十分にオフ電流が小さいトランジスタ)を用いた記憶回路と
を一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる
。
である。
本実施の形態では、本発明の一態様に係る半導体装置の構成及びその作製方法について、
図9乃至図14を参照して説明する。
図9は、半導体装置の断面図である。図9において、A1−A2は、トランジスタのチャ
ネル長方向に垂直な断面図である。図9に示す半導体装置は上部にメモリセルアレイ20
1を有し、下部に周辺回路210を有する。上部のメモリセルアレイ201では、酸化物
半導体を用いたトランジスタ162を有し、下部の周辺回路210では、酸化物半導体以
外の半導体材料を用いたトランジスタ160を有する。なお、半導体装置の上部に設けら
れるメモリセルアレイ201および周辺回路210の詳細については、実施の形態1を参
酌できる。
型トランジスタのいずれも用いることができる。ここでは、トランジスタ160、トラン
ジスタ162は、いずれもnチャネル型トランジスタとして説明する。また、本発明の一
態様において、技術的な本質は、情報を保持するために酸化物半導体のようなオフ電流を
十分に低減することが可能な半導体材料をトランジスタ162に用いる点にあるから、半
導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで
示すものに限定する必要はない。
れたチャネル形成領域116と、チャネル形成領域116を挟むように設けられた不純物
領域120と、不純物領域120に接する金属化合物領域124と、チャネル形成領域1
16上に設けられたゲート絶縁層108と、ゲート絶縁層108上に設けられたゲート電
極110と、金属化合物領域124と電気的に接続するソース電極又はドレイン電極13
0a、130bと、を有する。また、トランジスタ160を覆うように、絶縁層128が
設けられている。ソース電極又はドレイン電極130a、130bは、絶縁層128に形
成された開口を通じて、金属化合物領域124と電気的に接続されている。また、絶縁層
128上には、ソース電極又はドレイン電極130aに接して電極136aが形成され、
ソース電極又はドレイン電極130bに接して電極136bが形成されている。
れており、トランジスタ160上に絶縁層128が設けられている。なお、高集積化を実
現するためには、図9に示すようにトランジスタ160がサイドウォール絶縁層を有しな
い構成とすることが望ましい。一方で、トランジスタ160の特性を重視する場合には、
ゲート電極110の側面にサイドウォール絶縁層を設け、そのサイドウォール絶縁層と重
畳する領域に形成された不純物濃度が異なる領域を含めて不純物領域120を設けても良
い。
化物半導体層144と電気的に接続されているソース電極又はドレイン電極142a、お
よびソース電極又はドレイン電極142bと、酸化物半導体層144、ソース電極又はド
レイン電極142a、およびソース電極又はドレイン電極142b、を覆うゲート絶縁層
146と、ゲート絶縁層146上に酸化物半導体層144と重畳するように設けられたゲ
ート電極148aと、を有する。
どの不純物が十分に除去されることにより、または、十分な酸素が供給されることにより
、高純度化されたものであることが望ましい。具体的には、例えば、酸化物半導体層の水
素濃度は5×1019atoms/cm3以下、望ましくは5×1018atoms/c
m3以下、より望ましくは5×1017atoms/cm3以下とする。なお、上述の酸
化物半導体層中の水素濃度は、二次イオン質量分析法(SIMS:Secondary
Ion Mass Spectroscopy)で測定されるものである。このように、
水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因する
エネルギーギャップ中の欠陥準位が低減された酸化物半導体層では、キャリア濃度が1×
1012/cm3未満、望ましくは、1×1011/cm3未満、より望ましくは1.4
5×1010/cm3未満となる。例えば、室温(25℃)でのオフ電流(ここでは、単
位チャネル幅(1μm)あたりの値)は100zA(1zA(ゼプトアンペア)は1×1
0−21A)以下、望ましくは10zA以下となる。このように、i型化(真性化)また
は実質的にi型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトラ
ンジスタ(トランジスタ162)を得ることができる。
に、島状に加工された酸化物半導体層を用いているが、島状に加工されていない構成を採
用しても良い。酸化物半導体層を島状に加工しない場合には、加工の際のエッチングによ
る酸化物半導体層の汚染を防止できる。
導電層148b、とで構成される。すなわち、ソース電極又はドレイン電極142aは、
容量素子164の一方の電極として機能し、導電層148bは、容量素子164の他方の
電極として機能することになる。このような構成とすることにより、十分な容量を確保す
ることができる。また、酸化物半導体層144とゲート絶縁層146とを積層させる場合
には、ソース電極又はドレイン電極142aと、導電層148bとの絶縁性を十分に確保
することができる。さらに、容量が不要の場合は、容量素子164を設けない構成とする
こともできる。
142a、およびソース電極又はドレイン電極142bの端部は、テーパー形状であるこ
とが好ましい。ソース電極又はドレイン電極142a、ソース電極又はドレイン電極14
2bの端部をテーパー形状とすることにより、ゲート絶縁層146の被覆性を向上させ、
段切れを防止することができる。ここで、テーパー角は、例えば、30°以上60°以下
とする。なお、テーパー角とは、テーパー形状を有する層(例えば、ソース電極又はドレ
イン電極142a)を、その断面(基板の表面と直交する面)に垂直な方向から観察した
際に、当該層の側面と底面がなす傾斜角を示す。
けられている。そして、ゲート絶縁層146、絶縁層150、絶縁層152などに形成さ
れた開口には、電極154a、154bが設けられ、絶縁層152上には、電極154a
、154bと接続する配線156が形成される。配線156は、メモリセルの一と他のメ
モリセルとを接続する配線である。また、配線156は、電極154bと、電極142c
と、電極126と、を介して電極130cと接続されている。これにより、下層の周辺回
路210と、上層のメモリセルアレイ201とを接続することができる。なお、図9にお
いて、電極142cは、電極126を介して電極130cと電気的に接続する場合につい
て示したが、絶縁層140に開口を設け、電極142cと電極130cとが直接接する構
造としてもよい。
との間に絶縁層140が設けられている。
体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム
、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いること
が好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いた
トランジスタは、十分な高速動作が可能である。したがって、酸化物半導体以外の材料を
用いたトランジスタにより、高速動作が要求される各種回路(論理回路、駆動回路など)
を好適に実現することが可能である。
示される酸化物半導体材料を用いたトランジスタは、極めて小さいオフ電流を実現できる
。この特性により、メモリセル170において、極めて長期にわたり記憶内容を保持する
ことが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動
作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができ
る。また、電力の供給がない場合(ただし、電位は固定されていることが望ましい)であ
っても、長期にわたって記憶内容を保持することが可能である。
題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注
入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁層
の劣化といった問題が全く生じない。すなわち、メモリセル170では、従来の不揮発性
メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。
さらに、トランジスタ162のオン状態、オフ状態によって、情報の書き込みが行われる
ため、高速な動作も容易に実現しうる。また、情報を消去するための動作が不要であると
いうメリットもある。
作が可能なトランジスタ)を用いた駆動回路などの周辺回路と、酸化物半導体を用いたト
ランジスタ(より広義には、十分にオフ電流が小さいトランジスタ)を用いた記憶回路と
を一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる
。
る例について示したが、本発明の一態様はこれに限定されず、2層以上、メモリセルアレ
イを積層してもよい。2層目のメモリセルアレイは、1層目のメモリセルアレイ201の
上に設けられる。3層目以上のメモリセルアレイについても同様である。また、2層目以
上のメモリセルアレイについても、1層目のメモリセルアレイ201と同様の構成を適用
することができる。または、2層目以上のメモリセルアレイについては、1層目のメモリ
セルアレイ201とは異なる構成を適用することもできる。このような積層構造を適用す
ることにより、半導体装置の集積化をさらに図ることができる。
うに配置されている。これにより、半導体装置の面積の縮小化及び小型化を図ることがで
きる。
図10は、半導体装置の構成の一例である。図10(A)には、半導体装置の断面を、図
10(B)には、半導体装置の平面を、それぞれ示す。ここで、図10(A)は、図10
(B)のA1−A2における断面に相当する。図10に示す半導体装置は、酸化物半導体
を用いたトランジスタ162を有する。酸化物半導体を用いたトランジスタ162は、そ
の特性により長時間の電荷保持を可能とする。なお、図10に示す半導体装置は、図5に
示す半導体装置の回路図に相当する。
144と、酸化物半導体層144と電気的に接続されるソース電極又はドレイン電極14
2a、142bと、酸化物半導体層144、ソース電極又はドレイン電極142a、14
2bを覆うゲート絶縁層146と、ゲート絶縁層146上に酸化物半導体層144と重畳
するように設けられたゲート電極148aと、を有する。
、十分な酸素が供給されることにより、高純度化されたものであることが望ましい。具体
的には、例えば、酸化物半導体層144の水素濃度は5×1019atoms/cm3以
下、望ましくは5×1018atoms/cm3以下、より望ましくは5×1017at
oms/cm3以下とする。なお、上述の酸化物半導体層144中の水素濃度は、二次イ
オン質量分析法(SIMS:Secondary Ion Mass Spectros
copy)で測定されるものである。このように、水素濃度が十分に低減されて高純度化
され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低
減された酸化物半導体層144では、キャリア濃度が1×1012/cm3未満、望まし
くは、1×1011/cm3未満、より望ましくは1.45×1010/cm3未満とな
る。例えば、室温(25℃)でのオフ電流(ここでは、単位チャネル幅(1μm)あたり
の値)は100zA(1zA(ゼプトアンペア)は1×10−21A)以下、望ましくは
10zA以下となる。このように、i型化(真性化)または実質的にi型化された酸化物
半導体を用いることで、極めて優れたオフ電流特性のトランジスタ162を得ることがで
きる。
減されたものであることが望ましい。SIMS分析法により測定されるアルカリ金属又は
アルカリ土類金属の濃度は、例えば、Naの場合、5×1016cm−3以下、好ましく
は1×1016cm−3以下、さらに好ましくは1×1015cm−3以下、Liの場合
、5×1015cm−3以下、好ましくは1×1015cm−3以下、Kの場合、5×1
015cm−3以下、好ましくは1×1015cm−3以下とする。
も問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラ
スも使えると指摘されている(神谷、野村、細野、「アモルファス酸化物半導体の物性と
デバイス開発の現状」、固体物理、2009年9月号、Vol.44、p.621−63
3)。しかし、このような指摘は適切でない。アルカリ金属、及びアルカリ土類金属は酸
化物半導体にとっては悪性の不純物であり、少ないほうがよい。特にアルカリ金属のうち
、Naは酸化物半導体に接する絶縁膜が酸化物であった場合、その中に拡散し、Na+と
なる。また、酸化物半導体内において、金属と酸素の結合を分断し、あるいは結合中に割
り込む。その結果、トランジスタ特性の劣化(例えば、ノーマリオン化(しきい値の負へ
のシフト)、移動度の低下等)をもたらす。加えて、特性のばらつきの原因ともなる。こ
のような問題は、特に酸化物半導体中の水素の濃度が十分に低い場合において顕著となる
。したがって、酸化物半導体中の水素の濃度が5×1019cm−3以下、特に5×10
18cm−3以下である場合には、アルカリ金属の濃度を上記の値にすることが強く求め
られる。
するために、島状に加工された酸化物半導体層144を用いているが、島状に加工されて
いない構成を採用しても良い。酸化物半導体層を島状に加工しない場合には、加工の際の
エッチングによる酸化物半導体層144の汚染を防止できる。
146、および導電層148b、とで構成される。すなわち、ソース電極又はドレイン電
極142bは、容量素子164の一方の電極として機能し、導電層148bは、容量素子
164の他方の電極として機能することになる。このような構成とすることにより、十分
な容量を確保することができる。また、酸化物半導体層144とゲート絶縁層146とを
積層させる場合には、ソース電極又はドレイン電極142bと、導電層148bとの絶縁
性を十分に確保することができる。さらに、容量が不要の場合は、容量素子は設けない構
成とすることもできる。
レイン電極142a、142bとの間に、ソース領域又はドレイン領域として機能する酸
化物導電層143a、143bが設けられている。酸化物半導体層144と、ソース電極
又はドレイン電極142a、142bとの間に、ソース領域又はドレイン領域として機能
する酸化物導電層143a、143bを設けることにより、ソース領域及びドレイン領域
の低抵抗化を図ることができ、トランジスタ312を高速動作させることができる。また
、酸化物半導体層144と、酸化物導電層と、ソース電極又はドレイン電極とを積層する
ことにより、トランジスタ312の耐圧を向上させることができる。また、容量素子31
4は、酸化物導電層143bと、ソース電極又はドレイン電極142bと、ゲート絶縁層
146と、導電層148bと、で構成されている。
レイン電極142a、142bとの間に、ソース領域又はドレイン領域として機能する酸
化物導電層143a、143bが設けられている点で、図11(A)と共通している。図
11(A)に示すトランジスタ312では、酸化物導電層143a、143bが酸化物半
導体層144の上面及び側面で接しているのに対し、図11(B)に示すトランジスタ3
22では、酸化物導電層143a、143bが酸化物半導体層144の上面で接している
。このような構成とする場合であっても、ソース領域及びドレイン領域の低抵抗化を図る
ことができ、トランジスタ322を高速動作させることができる。また、酸化物半導体層
144と、酸化物導電層と、ソース電極又はドレイン電極とを積層することにより、トラ
ンジスタ322の耐圧を向上させることができる。また、容量素子324の構成について
は、図10の記載を参酌することができる。
電極142a、142b、酸化物半導体層144、ゲート絶縁層146、ゲート電極14
8aを含む点で、図10に示すトランジスタ162と共通している。図12(A)に示す
トランジスタ332と、図10に示すトランジスタ162との相違は、酸化物半導体層1
44と、ソース電極又はドレイン電極142a、142bと、が接続する位置である。す
なわち、トランジスタ162は、酸化物半導体層144を形成後に、ソース電極又はドレ
イン電極142a、142bを形成することで、少なくとも酸化物半導体層144の上面
の一部が、ソース電極又はドレイン電極142a、142bと接している。これに対して
、トランジスタ332は、ソース電極又はドレイン電極142a、142bの上面の一部
が、酸化物半導体層144と接している。また、容量素子334の構成については、図1
0の記載を参酌することができる。
トムゲート構造としてもよい。図12(B)及び図12(C)に、ボトムゲート構造のト
ランジスタを示す。
けられ、ゲート電極148a上にゲート絶縁層146が設けられ、ゲート絶縁層146上
にソース電極又はドレイン電極142a、142bが設けられ、ゲート絶縁層146、及
びソース電極又はドレイン電極142a、142b上に、ゲート電極148aと重畳する
ように酸化物半導体層144が設けられている。また、容量素子344は、絶縁層140
上に設けられた導電層148bと、ゲート絶縁層146と、ソース電極又はドレイン電極
142bとで、構成されている。
けられていてもよい。
ート絶縁層146、ソース電極又はドレイン電極142a、142b、酸化物半導体層1
44を含む点で、図12(B)に示すトランジスタ342と共通している。図12(C)
に示すトランジスタ352と、図12(B)に示すトランジスタ342との相違は、酸化
物半導体層144と、ソース電極又はドレイン電極142a、142bと、が接する位置
である。すなわち、トランジスタ342は、ソース電極又はドレイン電極142a、14
2bを形成後に、酸化物半導体層144を形成することで、少なくとも酸化物半導体層1
44の下面の一部が、ソース電極又はドレイン電極142a、142bと接している。こ
れに対して、トランジスタ352は、ソース電極又はドレイン電極142a、142bの
下面の一部が、酸化物半導体層144と接している。また、容量素子354の構成につい
ては、図12(B)の記載を参酌することができる。
た2つのゲート電極を有する、デュアルゲート構造としてもよい。図12(D)に、デュ
アルゲート構造のトランジスタを示す。
ート絶縁層146、ソース電極又はドレイン電極142a、142b、酸化物半導体層1
44を含む点で、図12(B)に示すトランジスタ342と共通している。図12(D)
では、さらに、ソース電極又はドレイン電極142a、142b、及び酸化物半導体層1
44を覆うように絶縁層150が設けられており、絶縁層150上には、酸化物半導体層
144と重畳するように導電層159が設けられている。絶縁層150は、第2のゲート
絶縁層として機能し、導電層159は、第2のゲート電極として機能する。このような構
造とすることにより、トランジスタの信頼性を調べるためのバイアス−熱ストレス試験(
以下、BT試験という)において、BT試験前後におけるトランジスタのしきい値電圧の
変化量をより低減することができる。導電層159は、電位がゲート電極148aと同じ
でもよいし、異なっていても良い。また、導電層159の電位がGND、0V、或いはフ
ローティング状態であってもよい。
次に、トランジスタ162の作製方法について、図13を参照して説明する。
化物半導体層144を形成する(図13(A)参照)。
酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成する。絶縁層140に、誘電
率の低い(low−k)材料を用いることで、各種電極や配線の重なりに起因する容量を
十分に低減することが可能となるため好ましい。なお、絶縁層140には、上述の材料を
用いた多孔性の絶縁層を適用してもよい。多孔性の絶縁層では、密度の高い絶縁層と比較
して誘電率が低下するため、電極や配線に起因する容量をさらに低減することが可能であ
る。また、絶縁層140は、ポリイミド、アクリル等の有機絶縁材料を用いて形成するこ
とも可能である。絶縁層140は、上述の材料を用いて単層構造または積層構造で形成す
ることができる。本実施の形態では、絶縁層140として、酸化シリコンを用いる場合に
ついて説明する。
n)を含むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導
体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、そ
れらに加えてガリウム(Ga)を有することが好ましい。また、スタビライザーとしてス
ズ(Sn)を有することが好ましい。また、スタビライザーとしてハフニウム(Hf)を
有することが好ましい。また、スタビライザーとしてアルミニウム(Al)を有すること
が好ましい。
Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム
(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホル
ミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ル
テチウム(Lu)のいずれか一種あるいは複数種を有してもよい。
物であるIn−Zn系酸化物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系
酸化物、Sn−Mg系酸化物、In−Mg系酸化物、In−Ga系酸化物、三元系金属の
酸化物であるIn−Ga−Zn系酸化物(IGZOとも表記する)、In−Al−Zn系
酸化物、In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸
化物、Sn−Al−Zn系酸化物、In−Hf−Zn系酸化物、In−La−Zn系酸化
物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物
、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、
In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、I
n−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In
−Lu−Zn系酸化物、四元系金属の酸化物であるIn−Sn−Ga−Zn系酸化物、I
n−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−
Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用
いることができる。
て有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとG
aとZn以外の金属元素が入っていてもよい。
い)で表記される材料を用いた薄膜とすることができる。ここで、Mは、Ga、Al、F
e、MnおよびCoから選ばれた一または複数の金属元素を示す。例えば、Mとして、G
a、GaおよびAl、GaおよびMn、またはGaおよびCoなどを用いることができる
。また、酸化物半導体として、In3SnO5(ZnO)n(n>0、且つ、nは整数)
で表記される材料を用いてもよい。
a:Zn=2:2:1(=2/5:2/5:1/5)の原子数比のIn−Ga−Zn系酸
化物やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1
:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1
/6:1/2)あるいはIn:Sn:Zn=2:1:5(=1/4:1/8:5/8)の
原子数比のIn−Sn−Zn系酸化物やその組成の近傍の酸化物を用いるとよい。
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
ら、In−Ga−Zn系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
c=1)である酸化物の組成が、原子数比がIn:Ga:Zn=A:B:C(A+B+C
=1)の酸化物の組成の近傍であるとは、a、b、cが、
(a―A)2+(b―B)2+(c―C)2≦r2
を満たすことを言う。rとしては、例えば、0.05とすればよい。他の酸化物でも同様
である。
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。
これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高
い移動度を得ることができる。
の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。
表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく
、具体的には、平均面粗さ(Ra)が1nm以下、好ましくは0.3nm以下、より好ま
しくは0.1nm以下の表面上に形成するとよい。
きるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均し
た値」と表現でき、以下の式(1)にて定義される。
)(x2,y2)で表される4点によって囲まれる長方形の領域)の面積を指し、Z0は
測定面の平均高さを指す。Raは原子間力顕微鏡(AFM:Atomic Force
Microscope)にて評価可能である。
導体層を厚くしすぎると(例えば、膜厚を50nm以上)、トランジスタがノーマリーオ
ンとなってしまう恐れがあるためである。
製するのが望ましい。酸化物半導体層は、例えば、スパッタリング法などを用いて作製す
ることができる。
パッタリング法により形成する。
a2O3:ZnO=1:1:1[mol数比]のターゲットを用いることができる。なお
、ターゲットの材料および組成を上述に限定する必要はない。例えば、In2O3:Ga
2O3:ZnO=1:1:2[mol数比]の組成比のターゲットを用いることもできる
。
成比は、原子数比で、In:Zn=50:1〜1:2(モル数比に換算するとIn2O3
:ZnO=25:1〜1:4)、好ましくはIn:Zn=20:1〜1:1(モル数比に
換算するとIn2O3:ZnO=10:1〜1:2)、さらに好ましくはIn:Zn=1
5:1〜1.5:1(モル数比に換算するとIn2O3:ZnO=15:2〜3:4)と
する。例えば、In−Zn系酸化物半導体の形成に用いるターゲットは、原子数比がIn
:Zn:O=1:1:Xのとき、X>1、好ましくはX>1.5とする。
として用いる場合は、In:Sn:Znが原子数比で、1:2:2、2:1:3、1:1
:1、または20:45:35などとなるターゲットを用いる。
下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半
導体層を緻密な膜とすることができるためである。
スと酸素の混合雰囲気下などとすればよい。また、酸化物半導体層への水素、水、水酸基
、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十分に
除去された高純度ガスを用いた雰囲気とすることが望ましい。
00℃以下、好ましくは300℃を超えて500℃以下、より好ましくは350℃以上4
50℃以下となるように加熱する。
分に除去された高純度ガスを導入し、上記ターゲットを用いて基板上に酸化物半導体層を
成膜する。成膜室内の残留水分を除去するためには、排気手段として、クライオポンプ、
イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプを用いることが
望ましい。また、排気手段は、ターボポンプにコールドトラップを加えたものであっても
よい。クライオポンプを用いて排気した成膜室は、例えば、水素、水、水酸基または水素
化物などの不純物(より好ましくは炭素原子を含む化合物も)などが除去されているため
、当該成膜室で成膜した酸化物半導体層に含まれる水素、水、水酸基または水素化物など
の不純物の濃度を低減することができる。
む物質が混入するおそれがあるため、基板を上述の温度で加熱することが好ましい。基板
を上述の温度で加熱して、酸化物半導体層の成膜を行うことにより、基板温度は高温とな
るため、水素結合は熱により切断され、水素原子を含む物質が酸化物半導体層に取り込ま
れにくい。したがって、基板が上述の温度で加熱された状態で、酸化物半導体層の成膜を
行うことにより、酸化物半導体層に含まれる水素、水、水酸基または水素化物などの不純
物の濃度を十分に低減することができる。また、スパッタリングによる損傷を軽減するこ
とができる。
直流(DC)電源を0.5kW、基板温度を400℃、成膜雰囲気を酸素(酸素流量比率
100%)雰囲気とする。なお、パルス直流電源を用いると、成膜時に発生する粉状物質
(パーティクル、ごみともいう)が軽減でき、膜厚分布も均一となるため好ましい。
プラズマを発生させる逆スパッタを行い、酸化物半導体層の被形成表面に付着している粉
状物質(パーティクル、ごみともいう)を除去することが好ましい。逆スパッタとは、基
板に電圧を印加し、基板近傍にプラズマを形成して、基板側の表面を改質する方法である
。なお、アルゴンに代えて、窒素、ヘリウム、酸素などのガスを用いてもよい。
物半導体層の加工は、所望の形状のマスクを酸化物半導体層上に形成した後、当該酸化物
半導体層をエッチングすることによって行うことができる。上述のマスクは、フォトリソ
グラフィなどの方法を用いて形成することができる。または、インクジェット法などの方
法を用いてマスクを形成しても良い。なお、酸化物半導体層のエッチングは、ドライエッ
チングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい
。
理を行うことによって、酸化物半導体層144中に含まれる水素原子を含む物質をさらに
除去し、酸化物半導体層144の構造を整え、エネルギーギャップ中の欠陥準位を低減す
ることができる。熱処理の温度は、不活性ガス雰囲気下、250℃以上700℃以下、好
ましくは450℃以上600℃以下、または基板の歪み点未満とする。不活性ガス雰囲気
としては、窒素、または希ガス(ヘリウム、ネオン、アルゴン等)を主成分とする雰囲気
であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装
置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9
999%)以上、好ましくは7N(99.99999%)以上(すなわち、不純物濃度が
1ppm以下、好ましくは0.1ppm以下)とする。
450℃、1時間の条件で行うことができる。この間、酸化物半導体層144は大気に触
れさせず、水や水素の混入が生じないようにする。
い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実現することが
できる。
水化処理や、脱水素化処理などと呼ぶこともできる。当該熱処理は、例えば、酸化物半導
体層を島状に加工する前、ゲート絶縁層の形成後などのタイミングにおいて行うことも可
能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても
良い。
で形成される配線を含む)を形成するための導電層を形成し、当該導電層を加工して、ソ
ース電極又はドレイン電極142a、142bを形成する(図13(B)参照)。
しては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから
選ばれた元素や、上述した元素を成分とする合金等を用いることができる。マンガン、マ
グネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、またはこ
れらを複数組み合わせた材料を用いてもよい。
ン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜が積層された2層構造、窒化チタン膜上にチタン膜が積層された2層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された3層構造などが挙げられる。な
お、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有す
るソース電極又はドレイン電極142a、142bへの加工が容易であるというメリット
がある。
ては酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、酸化
インジウム酸化スズ(In2O3―SnO2、ITOと略記する場合がある)、酸化イン
ジウム酸化亜鉛(In2O3―ZnO)、または、これらの金属酸化物材料にシリコン若
しくは酸化シリコンを含有させたものを用いることができる。
部が、テーパー形状となるように行うことが好ましい。ここで、テーパー角は、例えば、
30°以上60°以下であることが好ましい。ソース電極又はドレイン電極142a、1
42bの端部をテーパー形状となるようにエッチングすることにより、後に形成されるゲ
ート絶縁層146の被覆性を向上し、段切れを防止することができる。
ソース電極又はドレイン電極142bの下端部の間隔によって決定される。なお、チャネ
ル長(L)が25nm未満のトランジスタを形成する場合に用いるマスク形成の露光を行
う際には、数nm〜数10nmと波長の短い超紫外線(Extreme Ultravi
olet)を用いるのが望ましい。超紫外線による露光は、解像度が高く焦点深度も大き
い。従って、後に形成されるトランジスタのチャネル長(L)を、10nm以上1000
nm(1μm)以下とすることも可能であり、回路の動作速度を高めることが可能である
。また、微細化によって、半導体装置の消費電力を低減することも可能である。
44の一部と接するように、ゲート絶縁層146を形成する(図13(C)参照)。
また、ゲート絶縁層146は、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化ガリ
ウム、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化イットリウム、ハフニウ
ムシリケート(HfSixOy(x>0、y>0))、窒素が添加されたハフニウムシリ
ケート(HfSixOy(x>0、y>0))、窒素が添加されたハフニウムアルミネー
ト(HfAlxOy(x>0、y>0))、などを含むように形成するのが好適である。
ゲート絶縁層146は、単層構造としても良いし、上記の材料を組み合わせて積層構造と
しても良い。また、その厚さは特に限定されないが、半導体装置を微細化する場合には、
トランジスタの動作を確保するために薄くするのが望ましい。例えば、酸化シリコンを用
いる場合には、1nm以上100nm以下、好ましくは10nm以上50nm以下とする
ことができる。
問題となる。ゲートリークの問題を解消するには、ゲート絶縁層146に、酸化ハフニウ
ム、酸化タンタル、酸化イットリウム、ハフニウムシリケート(HfSixOy(x>0
、y>0))、窒素が添加されたハフニウムシリケート(HfSixOy(x>0、y>
0))、窒素が添加されたハフニウムアルミネート(HfAlxOy(x>0、y>0)
)、などの高誘電率(high−k)材料を用いると良い。high−k材料をゲート絶
縁層146に用いることで、電気的特性を確保しつつ、ゲートリークを抑制するために膜
厚を大きくすることが可能になる。なお、high−k材料を含む膜と、酸化シリコン、
窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウムなどのいずれか
を含む膜との積層構造としてもよい。
46)は、第13族元素および酸素を含む絶縁材料としてもよい。酸化物半導体材料には
第13族元素を含むものが多く、第13族元素を含む絶縁材料は酸化物半導体との相性が
良く、これを酸化物半導体層に接する絶縁層に用いることで、酸化物半導体層との界面の
状態を良好に保つことができる。
むことを意味する。第13族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化
アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここ
で、酸化アルミニウムガリウムとは、ガリウムの含有量(原子%)よりアルミニウムの含
有量(原子%)が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量(
原子%)がアルミニウムの含有量(原子%)以上のものを示す。
ート絶縁層に酸化ガリウムを含む材料を用いることで酸化物半導体層とゲート絶縁層の界
面特性を良好に保つことができる。また、酸化物半導体層と酸化ガリウムを含む絶縁層と
を接して設けることにより、酸化物半導体層と絶縁層の界面における水素のパイルアップ
を低減することができる。なお、絶縁層に酸化物半導体の成分元素と同じ族の元素を用い
る場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料
を用いて絶縁層を形成することも有効である。なお、酸化アルミニウムは、水を透過させ
にくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水の
侵入防止という点においても好ましい。
プなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。
酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素
を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸
素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。
また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。
囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をGa2Ox
(X=3+α、0<α<1)とすることができる。また、酸化物半導体層144に接する
絶縁層として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープ
を行うことにより、酸化アルミニウムの組成をAl2OX(X=3+α、0<α<1)と
することができる。または、酸化物半導体層144に接する絶縁層として酸化ガリウムア
ルミニウム(酸化アルミニウムガリウム)を用いた場合、酸素雰囲気下による熱処理や、
酸素ドープを行うことにより、酸化ガリウムアルミニウム(酸化アルミニウムガリウム)
の組成をGaXAl2−XO3+α(0<X<2、0<α<1)とすることができる。
層を形成することができる。このような領域を備える絶縁層と酸化物半導体層が接するこ
とにより、絶縁層中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、また
は酸化物半導体層と絶縁層の界面における酸素不足欠陥を低減することができる。
えて、酸化物半導体層144の下地膜として形成する絶縁層に適用しても良く、ゲート絶
縁層146および下地絶縁層の双方に適用しても良い。
処理を行うのが望ましい。熱処理の温度は、200℃以上450℃以下、望ましくは25
0℃以上350℃以下である。例えば、窒素雰囲気下で250℃、1時間の熱処理を行え
ばよい。第2の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減
することができる。また、ゲート絶縁層146が酸素を含む場合、酸化物半導体層144
に酸素を供給し、該酸化物半導体層144の酸素欠損を補填することができる。
第2の熱処理のタイミングはこれに限定されない。例えば、ゲート電極の形成後に第2の
熱処理を行っても良い。また、第1の熱処理に続けて第2の熱処理を行っても良いし、第
1の熱処理に第2の熱処理を兼ねさせても良いし、第2の熱処理に第1の熱処理を兼ねさ
せても良い。
半導体層144を、水素原子を含む物質が極力含まれないように高純度化することができ
る。
成し、当該導電層を加工して、ゲート電極148aおよび導電層148bを形成する(図
13(D)参照)。
テン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分と
する合金材料を用いて形成することができる。なお、ゲート電極148aおよび導電層1
48bは、単層構造としても良いし、積層構造としても良い。
50を形成する(図13(E)参照)。絶縁層150は、PVD法やCVD法などを用い
て形成することができる。また、酸化シリコン、酸化窒化シリコン、窒化シリコン、酸化
ハフニウム、酸化ガリウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成
することができる。なお、絶縁層150には、誘電率の低い材料や、誘電率の低い構造(
多孔性の構造など)を用いることが望ましい。絶縁層150の誘電率を低くすることによ
り、配線や電極などの間に生じる容量を低減し、動作の高速化を図ることができるためで
ある。なお、本実施の形態では、絶縁層150の単層構造としているが、開示する発明の
一態様はこれに限定されず、2層以上の積層構造としても良い。なお、絶縁層150上に
絶縁層152を形成する場合は、絶縁層150と同様の材料及び作製方法を適用すること
ができる。
で達する開口を形成する。その後、絶縁層150上にソース電極又はドレイン電極142
aと接する配線156を形成する(図13(E)参照)。なお、当該開口の形成は、マス
クなどを用いた選択的なエッチングにより行われる。
ニングすることによって形成される。また、導電層の材料としては、アルミニウム、クロ
ム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元
素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、
ベリリウム、ネオジム、スカンジウムのいずれか、またはこれらを複数組み合わせた材料
を用いてもよい。
く形成し、PVD法によりチタン膜を薄く(5nm程度)形成した後に、開口に埋め込む
ようにアルミニウム膜を形成する方法を適用することができる。ここで、PVD法により
形成されるチタン膜は、被形成面の酸化膜(自然酸化膜など)を還元し、下部電極など(
ここではソース電極又はドレイン電極142a)との接触抵抗を低減させる機能を有する
。また、アルミニウム膜のヒロックを防止することができる。また、チタンや窒化チタン
などによるバリア膜を形成した後に、メッキ法により銅膜を形成してもよい。
できる。また、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化ガ
リウム、酸化アルミニウム等の無機絶縁材料を含む材料、ポリイミド、アクリル等の有機
材料を含む材料を用いて、単層又は積層で形成することができる。
容量素子164が完成する(図13(E)参照)。
層140上にソース電極又はドレイン電極142a、142bを形成し、絶縁層140、
及びソース電極又はドレイン電極142a、142b上に酸化物半導体層144を形成す
る。次に、ソース電極又はドレイン電極142a、142b、及び酸化物半導体層144
上にゲート絶縁層146を形成する。その後、ゲート絶縁層146上に、酸化物半導体層
144と重畳するようにゲート電極148aを形成し、ソース電極又はドレイン電極14
2bと重畳するように導電層148bを形成する。
層140上にゲート電極148a、導電層148bを形成し、絶縁層140、ゲート電極
148a及び導電層148b上にゲート絶縁層146を形成する。次に、ゲート絶縁層1
46上に、ソース電極又はドレイン電極142a、142bを形成する。その後、ゲート
絶縁層146上に、ゲート電極148aと重畳するように酸化物半導体層144を形成す
ることで、トランジスタ342及び容量素子344が完成する。なお、トランジスタ34
2及び容量素子344を覆うように絶縁層150及び絶縁層152を形成してもよい。例
えば、絶縁層150は、酸素雰囲気下による熱処理や、酸素ドープにより、絶縁材料を化
学量論的組成比より酸素が多い状態とすることが好ましく、絶縁層152は、水や水素を
透過しにくい状態とすることが好ましい。絶縁層152は、水や水素を透過しにくい状態
とすることで、酸化物半導体層144に水や水素が浸入することを防止し、絶縁層150
を化学量論的組成比より酸素が多い状態とすることで、酸化物半導体層144の酸素欠損
を補填して、i型またはi型に限りなく近い酸化物半導体層144を形成することができ
るからである。
層140上にゲート電極148a、導電層148bを形成し、絶縁層140、ゲート電極
148a及び導電層148b上にゲート絶縁層146を形成する。次に、ゲート絶縁層1
46上に、ゲート電極148aと重畳するように酸化物半導体層144を形成する。その
後、酸化物半導体層144上にソース電極又はドレイン電極142a、142bを形成す
ることで、トランジスタ352及び容量素子354が完成する。なお、絶縁層150及び
絶縁層152については、図12(B)の記載を参酌できる。
層140上にゲート電極148a、導電層148bを形成し、絶縁層140、ゲート電極
148a(図12(D)においては第1のゲート電極)及び導電層148b上にゲート絶
縁層146(図12(D)においては第1のゲート絶縁層)を形成する。次に、ゲート絶
縁層146上に、ゲート電極148aと重畳するように酸化物半導体層144を形成し、
酸化物半導体層144上にソース電極又はドレイン電極142a、142bを形成する。
その後、酸化物半導体層144及びソース電極又はドレイン電極142a、142b上に
絶縁層150(図12(D)においては第2のゲート絶縁層)を形成し、酸化物半導体層
144と重畳するように導電層159(図12(D)においては第2のゲート電極)を形
成することで、トランジスタ362及び容量素子364が完成する。なお、導電層159
は、ゲート電極148aの記載を参酌できる。
て説明する。
。
層144上に、酸化物導電層及び導電層の積層を成膜する。
、アーク放電イオンプレーティング法や、スプレー法を用いる。酸化物導電層の材料とし
ては、酸化亜鉛、酸化亜鉛アルミニウム、酸化窒化亜鉛アルミニウム、酸化亜鉛ガリウム
、インジウム錫酸化物などを適用することができる。また、上記の材料に酸化シリコンを
含ませてもよい。なお、導電層の成膜方法及び材料については、ソース電極又はドレイン
電極142a、142bを形成するための導電層の記載を参酌できる。
とによって、ソース電極又はドレイン電極142a、142b、及び酸化物導電層143
a、143bを形成する。
グされないように、エッチング条件(エッチング材の種類、濃度、エッチング時間等)を
適宜調整する。
ゲート絶縁層146を形成する。その後、ゲート絶縁層146上に、酸化物半導体層14
4と重畳するようにゲート電極148aを形成し、ソース電極又はドレイン電極142b
と重畳するように導電層148bを形成する。
体層と酸化物導電層の積層を形成し、酸化物半導体層と酸化物導電層との積層を同じフォ
トリソグラフィ工程によって形状を加工して、島状の酸化物半導体層及び酸化物導電層を
形成する。次に、島状の酸化物導電層上にソース電極又はドレイン電極142a、142
bを形成した後、ソース電極又はドレイン電極142a、142bをマスクとして、島状
の酸化物導電層をエッチングすることで、ソース領域又はドレイン領域となる酸化物導電
層143a、143bを形成する。
ゲート絶縁層146を形成する。その後、ゲート絶縁層146上に、酸化物半導体層14
4と重畳するようにゲート電極148aを形成し、ソース電極又はドレイン電極142b
と重畳するように導電層148bを形成する。
るため、その水素濃度は、5×1019atoms/cm3以下、望ましくは5×101
8atoms/cm3以下、より望ましくは5×1017atoms/cm3以下である
。また、酸化物半導体層144のキャリア密度は、一般的なシリコンウェハにおけるキャ
リア密度(1×1014/cm3程度)と比較して、十分に小さい値(例えば、1×10
12/cm3未満、より好ましくは、1.45×1010/cm3未満)をとる。そして
、トランジスタ162のオフ電流も十分に小さくなる。例えば、トランジスタ162の室
温(25℃)でのオフ電流(ここでは、単位チャネル幅(1μm)あたりの値)は100
zA(1zA(ゼプトアンペア)は1×10−21A)以下、望ましくは10zA以下と
なる。
減されており、アルカリ金属又はアルカリ土類金属の濃度は、例えば、Naの場合、5×
1016cm−3以下、好ましくは1×1016cm−3以下、さらに好ましくは1×1
015cm−3以下、Liの場合、5×1015cm−3以下、好ましくは1×1015
cm−3以下、Kの場合、5×1015cm−3以下、好ましくは1×1015cm−3
以下となる。
スタのオフ電流を十分に低減することが容易になる。そして、このようなトランジスタを
用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られ
る。
宜組み合わせて用いることができる。
上記実施の形態において、トランジスタのチャネル形成領域として用いることのできる酸
化物半導体層の一形態を、図14を用いて説明する。
半導体層よりも厚い第2の結晶性酸化物半導体層を有する積層構造である。
50nm以上600nm以下の膜厚の酸化物絶縁層を形成する。例えば、酸化シリコン膜
、酸化ガリウム膜、酸化アルミニウム膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜
、または窒化酸化シリコン膜から選ばれた一層またはこれらの積層を用いることができる
。
成膜時における基板温度は200℃以上400℃以下とする。本実施の形態では、酸化物
半導体用ターゲット(In−Ga−Zn系酸化物半導体用ターゲット(In2O3:Ga
2O3:ZnO=1:1:2[mol数比]))を用いて、基板とターゲットの間との距
離を170mm、基板温度250℃、圧力0.4Pa、直流(DC)電源0.5kW、酸
素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚5nmの第1の酸化物半導
体膜を成膜する。
を行う。第1の加熱処理の温度は、400℃以上750℃以下とする。第1の加熱処理に
よって第1の結晶性酸化物半導体層145aを形成する(図14(A)参照)。
、膜の表面から内部に向かって結晶成長し、c軸配向した結晶が得られる。第1の加熱処
理によって、亜鉛と酸素が膜表面に多く集まり、上平面が六角形をなす亜鉛と酸素からな
るグラフェンタイプの二次元結晶が最表面に1層または複数層形成され、これが膜厚方向
に成長して重なり積層となる。加熱処理の温度を上げると表面から内部、そして内部から
底部と結晶成長が進行する。
物半導体層145aとの界面またはその近傍(界面からプラスマイナス5nm)に拡散さ
せて、第1の結晶性酸化物半導体層の酸素欠損を低減する。従って、第1の結晶性酸化物
半導体層の下地絶縁層として用いられる絶縁層140は、絶縁層140中(バルク中)、
第1の結晶性酸化物半導体層145aと絶縁層140の界面、のいずれかには少なくとも
化学量論比を超える量の酸素が存在することが好ましい。
体膜を形成する。第2の酸化物半導体膜の形成は、スパッタリング法を用い、その成膜時
における基板温度は200℃以上400℃以下とする。成膜時における基板温度を200
℃以上400℃以下とすることにより、第1の結晶性酸化物半導体層の表面上に接して成
膜する酸化物半導体膜にプリカーサの整列が起き、所謂、秩序性を持たせることができる
。
ゲット(In2O3:Ga2O3:ZnO=1:1:2[mol数比]))を用いて、基
板とターゲットの間との距離を170mm、基板温度400℃、圧力0.4Pa、直流(
DC)電源0.5kW、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚
25nmの第2の酸化物半導体膜を成膜する。
を行う。第2の加熱処理の温度は、400℃以上750℃以下とする。第2の加熱処理に
よって第2の結晶性酸化物半導体層145bを形成する(図14(B)参照)。第2の加
熱処理は、窒素雰囲気下、酸素雰囲気下、或いは窒素と酸素の混合雰囲気下で行うことに
より、第2の結晶性酸化物半導体層の高密度化及び欠陥数の減少を図る。第2の加熱処理
によって、第1の結晶性酸化物半導体層145aを核として膜厚方向、即ち底部から内部
に結晶成長が進行して第2の結晶性酸化物半導体層145bが形成される。
に行うことが好ましい。絶縁層140の形成から第2の加熱処理までの工程は、水素及び
水分をほとんど含まない雰囲気(不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など)下に
制御することが好ましく、例えば、水分については露点−40℃以下、好ましくは露点−
50℃以下の乾燥窒素雰囲気とする。
らなる酸化物半導体積層を加工して島状の酸化物半導体積層からなる酸化物半導体層14
5を形成する(図14(C)参照)。図14(C)では、第1の結晶性酸化物半導体層1
45aと第2の結晶性酸化物半導体層145bの界面を点線で示し、第1の結晶性酸化物
半導体層及び第2の結晶性酸化物半導体層の積層構造で示しているが、明確な界面が存在
しているのではなく、あくまで分かりやすく説明するために図示している。
た後、当該酸化物半導体層の積層をエッチングすることによって行うことができる。上述
のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、イ
ンクジェット法などの方法を用いてマスクを形成しても良い。
でもよい。もちろん、これらを組み合わせて用いてもよい。
物半導体層は、c軸配向を有していることを特徴の一つとしている。ただし、第1の結晶
性酸化物半導体層及び第2の結晶性酸化物半導体層は、単結晶構造ではなく、非晶質構造
でもない構造であり、c軸配向を有した結晶(c Axis Aligned Crys
tal; CAACとも呼ぶ)を含む酸化物を有する。なお、第1の結晶性酸化物半導体
層及び第2の結晶性酸化物半導体層は、一部に結晶粒界を有している。
晶が形成されるようにすることと、当該結晶を種として結晶が成長されるようにすること
が肝要である。そのためには、基板加熱温度を100℃〜500℃、好適には200℃〜
400℃、さらに好適には250℃〜300℃にすると好ましい。また、これに加えて、
成膜時の基板加熱温度よりも高い温度で、堆積された酸化物半導体膜を熱処理することで
膜中に含まれるミクロな欠陥や、積層界面の欠陥を修復することができる。
り、四元系金属酸化物であるIn−Al−Ga−Zn−O系の材料や、In−Sn−Ga
−Zn−O系の材料や、三元系金属酸化物であるIn−Ga−Zn−O系の材料、In−
Al−Zn−O系の材料、In−Sn−Zn−O系の材料、Sn−Ga−Zn−O系の材
料、Al−Ga−Zn−O系の材料、Sn−Al−Zn−O系の材料や、二元系金属酸化
物であるIn−Zn−O系の材料、Sn−Zn−O系の材料、Al−Zn−O系の材料、
Zn−Mg−O系の材料や、Zn−O系の材料などがある。また、In−Si−Ga−Z
n−O系の材料や、In−Ga−B−Zn−O系の材料や、In−B−Zn−O系の材料
を用いてもよい。また、上記の材料にSiO2を含ませてもよい。ここで、例えば、In
−Ga−Zn−O系の材料とは、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)
を有する酸化物、という意味であり、その組成比は特に問わない。また、InとGaとZ
n以外の元素を含んでいてもよい。
に限定されず、第2の結晶性酸化物半導体層の形成後に第3の結晶性酸化物半導体層を形
成するための成膜と加熱処理のプロセスを繰り返し行って、3層以上の積層構造としても
よい。
電極148a、導電層148bを形成することにより、トランジスタ372及び容量素子
374が完成する。ソース電極又はドレイン電極142a、142b、ゲート絶縁層14
6、ゲート電極148a、導電層148bの材料及び形成方法は、実施の形態2を参酌で
きる。
に開示する半導体装置(実施の形態2に示すトランジスタ)に、適宜用いることができる
。
タ372においては、酸化物半導体層の一方の面から他方の面に電界が印加されることは
なく、また、電流が酸化物半導体積層の厚さ方向に流れる構造ではない。電流は、主とし
て、酸化物半導体積層の界面を流れるトランジスタ構造であるため、トランジスタに光照
射が行われ、またはBTストレスが与えられても、トランジスタ特性の劣化は抑制される
、または低減される。
層の積層をトランジスタに用いることで、安定した電気的特性を有し、且つ、信頼性の高
いトランジスタを実現できる。
である。
本実施の形態では、c軸配向し、かつab面、表面または界面の方向から見て三角形状ま
たは六角形状の原子配列を有し、c軸においては金属原子が層状または金属原子と酸素原
子とが層状に配列しており、ab面においてはa軸またはb軸の向きが異なる(c軸を中
心に回転した)結晶(CAAC:C Axis Aligned Crystalともい
う。)を含む酸化物について説明する。
て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつc軸方向に垂直な
方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸
化物をいう。
ACは結晶化した部分(結晶部分)を含むが、1つの結晶部分と他の結晶部分の境界を明
確に判別できないこともある。
を構成する個々の結晶部分のc軸は一定の方向(例えば、CAACを支持する基板面、C
AACの表面などに垂直な方向)に揃っていてもよい。または、CAACを構成する個々
の結晶部分のab面の法線は一定の方向(例えば、CAACを支持する基板面、CAAC
の表面などに垂直な方向)を向いていてもよい。
たりする。また、その組成などに応じて、可視光に対して透明であったり不透明であった
りする。
方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察す
ると金属原子または金属原子および酸素原子(または窒素原子)の層状配列が認められる
結晶を挙げることもできる。
なお、特に断りがない限り、図17乃至図19は上方向をc軸方向とし、c軸方向と直交
する面をab面とする。なお、単に上半分、下半分という場合、ab面を境にした場合の
上半分、下半分をいう。また、図17において、丸で囲まれたOは4配位のOを示し、二
重丸で囲まれたOは3配位のOを示す。
配位のO)と、を有する構造を示す。ここでは、金属原子が1個に対して、近接の酸素原
子のみ示した構造を小グループと呼ぶ。図17(A)の構造は、八面体構造をとるが、簡
単のため平面構造で示している。なお、図17(A)の上半分および下半分にはそれぞれ
3個ずつ4配位のOがある。図17(A)に示す小グループは電荷が0である。
配位のO)と、Gaに近接の2個の4配位のOと、を有する構造を示す。3配位のOは、
いずれもab面に存在する。図17(B)の上半分および下半分にはそれぞれ1個ずつ4
配位のOがある。また、Inも5配位をとるため、図17(B)に示す構造をとりうる。
図17(B)に示す小グループは電荷が0である。
造を示す。図17(C)の上半分には1個の4配位のOがあり、下半分には3個の4配位
のOがある。または、図17(C)の上半分に3個の4配位のOがあり、下半分に1個の
4配位のOがあってもよい。図17(C)に示す小グループは電荷が0である。
造を示す。図17(D)の上半分には3個の4配位のOがあり、下半分には3個の4配位
のOがある。図17(D)に示す小グループは電荷が+1となる。
4配位のOがあり、下半分には1個の4配位のOがある。図17(E)に示す小グループ
は電荷が−1となる。
大グループ(ユニットセルともいう。)と呼ぶ。
6配位のInの上半分の3個のOは、下方向にそれぞれ3個の近接Inを有し、下半分の
3個のOは、上方向にそれぞれ3個の近接Inを有する。5配位のGaの上半分の1個の
Oは下方向に1個の近接Gaを有し、下半分の1個のOは、上方向に1個の近接Gaを有
する。4配位のZnの上半分の1個のOは、下方向に1個の近接Znを有し、下半分の3
個のOは上方向にそれぞれ3個の近接Znを有する。この様に、金属原子の上方向の4配
位のOの数と、そのOの下方向にある近接金属原子の数は等しく、同様に金属原子の下方
向の4配位のOの数と、そのOの上方向にある近接金属原子の数は等しい。Oは4配位な
ので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は4になる
。従って、金属原子の上方向にある4配位のOの数と、別の金属原子の下方向にある4配
位のOの数との和が4個のとき、金属原子を有する二種の小グループ同士は結合すること
ができる。例えば、6配位の金属原子(InまたはSn)が下半分の4配位のOを介して
結合する場合、4配位のOが3個であるため、5配位の金属原子(GaまたはIn)また
は4配位の金属原子(Zn)のいずれかと結合することになる。
また、このほかにも、層構造の合計の電荷が0となるように複数の小グループが結合して
中グループを構成する。
す。図18(B)に、3つの中グループで構成される大グループを示す。なお、図18(
C)は、図18(B)の層構造をc軸方向から観察した場合の原子配列を示す。
、例えば、Snの上半分および下半分にはそれぞれ3個ずつ4配位のOがあることを丸枠
の3として示している。同様に、図18(A)において、Inの上半分および下半分には
それぞれ1個ずつ4配位のOがあり、丸枠の1として示している。また、同様に、図18
(A)において、下半分には1個の4配位のOがあり、上半分には3個の4配位のOがあ
るZnと、上半分には1個の4配位のOがあり、下半分には3個の4配位のOがあるZn
とを示している。
ら順に4配位のOが3個ずつ上半分および下半分にあるSnが、4配位のOが1個ずつ上
半分および下半分にあるInと結合し、そのInが、上半分に3個の4配位のOがあるZ
nと結合し、そのZnの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分
および下半分にあるInと結合し、そのInが、上半分に1個の4配位のOがあるZn2
個からなる小グループと結合し、この小グループの下半分の1個の4配位のOを介して4
配位のOが3個ずつ上半分および下半分にあるSnと結合している構成である。この中グ
ループが複数結合して大グループを構成する。
67、−0.5と考えることができる。例えば、In(6配位または5配位)、Zn(4
配位)、Sn(5配位または6配位)の電荷は、それぞれ+3、+2、+4である。従っ
て、Snを含む小グループは電荷が+1となる。そのため、Snを含む層構造を形成する
ためには、電荷+1を打ち消す電荷−1が必要となる。電荷−1をとる構造として、図1
7(E)に示すように、2個のZnを含む小グループが挙げられる。例えば、Snを含む
小グループが1個に対し、2個のZnを含む小グループが1個あれば、電荷が打ち消され
るため、層構造の合計の電荷を0とすることができる。
−O系の結晶(In2SnZn3O8)を得ることができる。なお、得られるIn−Sn
−Zn−O系の層構造は、In2SnZn2O7(ZnO)m(mは0または自然数。)
とする組成式で表すことができる。
元系金属の酸化物であるIn−Ga−Zn系酸化物(IGZOとも表記する。)、In−
Al−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸化物、Sn−A
l−Zn系酸化物や、In−Hf−Zn系酸化物、In−La−Zn系酸化物、In−C
e−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm
−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−
Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Z
n系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn
系酸化物や、二元系金属の酸化物であるIn−Zn系酸化物、Sn−Zn系酸化物、Al
−Zn系酸化物、Zn−Mg系酸化物、Sn−Mg系酸化物、In−Mg系酸化物や、I
n−Ga系酸化物などを用いた場合も同様である。
ル図を示す。
ら順に4配位のOが3個ずつ上半分および下半分にあるInが、4配位のOが1個上半分
にあるZnと結合し、そのZnの下半分の3個の4配位のOを介して、4配位のOが1個
ずつ上半分および下半分にあるGaと結合し、そのGaの下半分の1個の4配位のOを介
して、4配位のOが3個ずつ上半分および下半分にあるInと結合している構成である。
この中グループが複数結合して大グループを構成する。
、図19(B)の層構造をc軸方向から観察した場合の原子配列を示している。
ぞれ+3、+2、+3であるため、In、ZnおよびGaのいずれかを含む小グループは
、電荷が0となる。そのため、これらの小グループの組み合わせであれば中グループの合
計の電荷は常に0となる。
中グループに限定されず、In、Ga、Znの配列が異なる中グループを組み合わせた大
グループも取りうる。
−O系の結晶を得ることができる。なお、得られるIn−Ga−Zn−O系の層構造は、
InGaO3(ZnO)n(nは自然数。)とする組成式で表すことができる。
。なお、図34(A)に示す結晶構造において、図17(B)で説明したように、Ga及
びInは5配位をとるため、GaがInに置き換わった構造も取りうる。
取りうる。なお、図34(B)に示す結晶構造において、図17(B)で説明したように
、Ga及びInは5配位をとるため、GaがInに置き換わった構造も取りうる。
本実施の形態では、トランジスタの電界効果移動度について説明する。
、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因として
は半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Levinsonモデル
を用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出
せる。
テンシャル障壁(粒界等)が存在すると仮定すると、下記式(2)のように表現できる。
。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Levinsonモデルでは
、下記式(3)のように表される。
誘電率、nは単位面積当たりのチャネルに含まれるキャリア数、Coxは単位面積当たり
の容量、Vgはゲート電圧、tはチャネルの厚さである。なお、厚さ30nm以下の半導
体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。線形領域に
おけるドレイン電流Idは、下記式(4)である。
また、Vdはドレイン電圧である。上式の両辺をVgで割り、更に両辺の対数を取ると、
下記式(5)となる。
)、横軸を1/Vgとして実測値をプロットして得られるグラフの直線の傾きから欠陥密
度Nが求められる。すなわち、トランジスタのId―Vg特性から、欠陥密度を評価でき
る。酸化物半導体としては、インジウム(In)、スズ(Sn)、亜鉛(Zn)の比率が
、In:Sn:Zn=1:1:1のものでは欠陥密度Nは1×1012/cm2程度であ
る。
2/Vsが導出される。欠陥のあるIn−Sn−Zn酸化物で測定される移動度は40c
m2/Vs程度である。しかし、半導体内部および半導体と絶縁膜との界面の欠陥が無い
酸化物半導体の移動度μ0は120cm2/Vsとなると予想できる。
トランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁層界面からxだけ離れた
場所における移動度μ1は、下記式(6)で表される。
り求めることができ、上記の測定結果からは、B=4.75×107cm/s、l=10
nm(界面散乱が及ぶ深さ)である。Dが増加する(すなわち、ゲート電圧が高くなる)
と式(6)の第2項が増加するため、移動度μ1は低下することがわかる。
μ2を計算した結果を図20に示す。なお、計算にはシノプシス社製デバイスシミュレー
ションソフト、Sentaurus Deviceを使用し、酸化物半導体のバンドギャ
ップ、電子親和力、比誘電率、厚さをそれぞれ、2.8電子ボルト、4.7電子ボルト、
15、15nmとした。これらの値は、スパッタリング法により形成された薄膜を測定し
て得られたものである。
子ボルト、4.6電子ボルトとした。また、ゲート絶縁層の厚さは100nm、比誘電率
は4.1とした。チャネル長およびチャネル幅はともに10μm、ドレイン電圧Vdは0
.1Vである。
つけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。
なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること(At
omic Layer Flatness)が望ましい。
性を計算した結果を図21乃至図23に示す。なお、計算に用いたトランジスタの断面構
造を図24に示す。図24に示すトランジスタは酸化物半導体層にn+の導電型を呈する
半導体領域903aおよび半導体領域903cを有する。半導体領域903aおよび半導
体領域903cの抵抗率は2×10−3Ωcmとする。
れるように形成された酸化アルミニウムよりなる埋め込み絶縁物902の上に形成される
。トランジスタは半導体領域903a、半導体領域903cと、それらに挟まれ、チャネ
ル形成領域となる真性の半導体領域903bと、ゲート電極905を有する。ゲート電極
905の幅を33nmとする。
ート905の両側面には側壁絶縁物906aおよび側壁絶縁物906b、ゲート電極90
5の上部には、ゲート電極905と他の配線との短絡を防止するための絶縁物907を有
する。側壁絶縁物の幅は5nmとする。また、半導体領域903aおよび半導体領域90
3cに接して、ソース電極908aおよびドレイン電極908bを有する。なお、このト
ランジスタにおけるチャネル幅を40nmとする。
め込み絶縁物902の上に形成され、半導体領域903a、半導体領域903cと、それ
らに挟まれた真性の半導体領域903bと、幅33nmのゲート電極905とゲート絶縁
層904と側壁絶縁物906aおよび側壁絶縁物906bと絶縁物907とソース電極9
08aおよびドレイン電極908bを有する点で図24(A)に示すトランジスタと同じ
である。
縁物906aおよび側壁絶縁物906bの下の半導体領域の導電型である。図24(A)
に示すトランジスタでは、側壁絶縁物906aおよび側壁絶縁物906bの下の半導体領
域はn+の導電型を呈する半導体領域903aおよび半導体領域903cであるが、図2
4(B)に示すトランジスタでは、真性の半導体領域903bである。すなわち、図24
(B)に示す半導体層において、半導体領域903a(半導体領域903c)とゲート電
極905がLoffだけ重ならない領域ができている。この領域をオフセット領域といい
、その幅Loffをオフセット長という。図から明らかなように、オフセット長は、側壁
絶縁物906a(側壁絶縁物906b)の幅と同じである。
スシミュレーションソフト、Sentaurus Deviceを使用した。図21は、
図24(A)に示される構造のトランジスタのドレイン電流(Id、実線)および移動度
(μ、点線)のゲート電圧(Vg、ゲートとソースの電位差)依存性を示す。ドレイン電
流Idは、ドレイン電圧(ドレインとソースの電位差)を+1Vとし、移動度μはドレイ
ン電圧を+0.1Vとして計算したものである。
mとしたものであり、図21(C)は5nmとしたものである。ゲート絶縁層が薄くなる
ほど、特にオフ状態でのドレイン電流Id(オフ電流)が顕著に低下する。一方、移動度
μのピーク値やオン状態でのドレイン電流Id(オン電流)には目立った変化が無い。ゲ
ート電圧1V前後で、ドレイン電流は10μAを超えることが示された。
mとしたもののドレイン電流Id(実線)および移動度μ(点線)のゲート電圧Vg依存
性を示す。ドレイン電流Idは、ドレイン電圧を+1Vとし、移動度μはドレイン電圧を
+0.1Vとして計算したものである。図22(A)はゲート絶縁層の厚さを15nmと
したものであり、図22(B)は10nmとしたものであり、図22(C)は5nmとし
たものである。
を15nmとしたもののドレイン電流Id(実線)および移動度μ(点線)のゲート電圧
依存性を示す。ドレイン電流Idは、ドレイン電圧を+1Vとし、移動度μはドレイン電
圧を+0.1Vとして計算したものである。図23(A)はゲート絶縁層の厚さを15n
mとしたものであり、図23(B)は10nmとしたものであり、図23(C)は5nm
としたものである。
ク値やオン電流には目立った変化が無い。
cm2/Vs程度、図23では40cm2/Vs程度と、オフセット長Loffが増加す
るほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流もオフセット長L
offの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかである
。また、いずれもゲート電圧1V前後で、ドレイン電流は10μAを超えることが示され
た。
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合に
ついて、図15を用いて説明する。本実施の形態では、コンピュータ、携帯電話機(携帯
電話、携帯電話装置ともいう)、携帯情報端末(携帯型ゲーム機、音響再生装置なども含
む)、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置(テレ
ビ、またはテレビジョン受信機ともいう)などの電子機器に、上述の半導体装置を適用す
る場合について説明する。
表示部703、キーボード704などによって構成されている。筐体701と筐体702
の少なくとも一には、先の実施の形態に示す半導体装置が設けられている。そのため、情
報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分
に低減されたノート型のパーソナルコンピュータが実現される。
部インターフェイス715と、操作ボタン714等が設けられている。また、携帯情報端
末を操作するスタイラス712などを備えている。本体711内には、先の実施の形態に
示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、
長期間の記憶保持が可能で、且つ消費電力が十分に低減された携帯情報端末が実現される
。
3の2つの筐体で構成されている。筐体721および筐体723には、それぞれ表示部7
25および表示部727が設けられている。筐体721と筐体723は、軸部737によ
り接続されており、該軸部737を軸として開閉動作を行うことができる。また、筐体7
21は、電源731、操作キー733、スピーカー735などを備えている。筐体721
、筐体723の少なくとも一には、先の実施の形態に示す半導体装置が設けられている。
そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消
費電力が十分に低減された電子書籍が実現される。
いる。さらに、筐体740と筐体741は、スライドし、図15(D)のように展開して
いる状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。ま
た、筐体741は、表示パネル742、スピーカー743、マイクロフォン744、操作
キー745、ポインティングデバイス746、カメラ用レンズ747、外部接続端子74
8などを備えている。また、筐体740は、携帯電話機の充電を行う太陽電池セル749
、外部メモリスロット750などを備えている。また、アンテナは、筐体741に内蔵さ
れている。筐体740と筐体741の少なくとも一には、先の実施の形態に示す半導体装
置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶
保持が可能で、且つ消費電力が十分に低減された携帯電話機が実現される。
作スイッチ764、表示部765、バッテリー766などによって構成されている。本体
761内には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書
き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減
されたデジタルカメラが実現される。
775などで構成されている。テレビジョン装置770の操作は、筐体771が備えるス
イッチや、リモコン操作機780により行うことができる。筐体771およびリモコン操
作機780には、先の実施の形態に示す半導体装置が搭載されている。そのため、情報の
書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低
減されたテレビジョン装置が実現される。
載されている。このため、消費電力を低減した電子機器が実現される。
、該酸化物半導体を形成する際に基板を加熱して成膜すること、或いは酸化物半導体膜を
形成した後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは組成
比で5atomic%以上含まれる元素をいう。
で、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタ
のしきい値電圧をプラスシフトさせ、ノーマリ・オフ化させることが可能となる。
m、チャネル幅Wが10μmである酸化物半導体膜と、厚さ100nmのゲート絶縁層を
用いたトランジスタの特性である。なお、Vdは10Vとした。
とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移動
度は18.8cm2/Vsecが得られている。一方、基板を意図的に加熱してIn、S
n、Znを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させることが
可能となる。図25(B)は基板を200℃に加熱してIn、Sn、Znを主成分とする
酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度は32.2
cm2/Vsecが得られている。
理をすることによって、さらに高めることができる。図25(C)は、In、Sn、Zn
を主成分とする酸化物半導体膜を200℃でスパッタリング成膜した後、650℃で熱処
理をしたときのトランジスタ特性を示す。このとき電界効果移動度は34.5cm2/V
secが得られている。
まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、酸
化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のよう
に電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱水
化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるため
とも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化を
図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には10
0cm2/Vsecを超える電界効果移動度を実現することも可能になると推定される。
化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又はそ
の後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再結
晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。
効果移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄与して
いる。基板を意図的に加熱しないで形成されたIn、Sn、Znを主成分とする酸化物半
導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトしてし
まう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた場
合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトラン
ジスタがノーマリ・オフとなる方向に動き、このような傾向は図25(A)と図25(B
)の対比からも確認することができる。
可能であり、組成比としてIn:Sn:Zn=2:1:3とすることでトランジスタのノ
ーマリ・オフ化を期待することができる。また、ターゲットの組成比をIn:Sn:Zn
=2:1:3とすることで結晶性の高い酸化物半導体膜を得ることができる。
より好ましくは400℃以上であり、より高温で成膜し或いは熱処理することでトランジ
スタのノーマリ・オフ化を図ることが可能となる。
アス・ストレスに対する安定性を高めることができる。例えば、2MV/cm、150℃
、1時間印加の条件において、ドリフトがそれぞれ±1.5V未満、好ましくは1.0V
未満を得ることができる。
を行った試料2のトランジスタに対してBT試験を行った。
を行った。次に、基板温度を150℃とし、Vdsを0.1Vとした。次に、ゲート絶縁
層に印加される電界強度が2MV/cmとなるようにVgに20Vを印加し、そのまま1
時間保持した。次に、Vgを0Vとした。次に、基板温度25℃とし、Vdを10Vとし
、トランジスタのVg−Id測定を行った。これをプラスBT試験と呼ぶ。
の測定を行った。なお、Vdはドレイン電圧(ドレインとソースの電位差)を示す。次に
、基板温度を150℃とし、Vdを0.1Vとした。次に、ゲート絶縁層に印加される電
界強度が−2MV/cmとなるようにVgに−20Vを印加し、そのまま1時間保持した
。次に、Vgを0Vとした。次に、基板温度25℃とし、Vdを10Vとし、トランジス
タのVg−Id測定を行った。これをマイナスBT試験と呼ぶ。
)に示す。また、試料2のプラスBT試験の結果を図27(A)に、マイナスBT試験の
結果を図27(B)に示す。
1.80Vおよび−0.42Vであった。また、試料2のプラスBT試験およびマイナス
BT試験によるしきい値電圧の変動は、それぞれ0.79Vおよび0.76Vであった。
試料1および試料2のいずれも、BT試験前後におけるしきい値電圧の変動が小さく、信
頼性が高いことがわかる。
下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化・脱
水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めること
ができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜
に注入する方法を適用しても良い。
されやすいが、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、
定常的に生成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素
は主に格子間に存在する酸素であり、その酸素濃度は1×1016/cm3以上2×10
20/cm3以下のとすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませる
ことができる。
、より安定な酸化物半導体膜を得ることができる。例えば、組成比In:Sn:Zn=1
:1:1のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸化
物半導体膜は、X線回折(XRD:X−Ray Diffraction)でハローパタ
ンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させる
ことができる。熱処理温度は任意であるが、例えば650℃の熱処理を行うことで、X線
回折により明確な回折ピークを観測することができる。
AXS社製X線回折装置D8 ADVANCEを用い、Out−of−Plane法で
測定した。
料Bの作製方法を説明する。
。
DC)として成膜した。ターゲットは、原子数比でIn:Sn:Zn=1:1:1のIn
−Sn−Zn−Oターゲットを用いた。なお、成膜時の基板加熱温度は200℃とした。
このようにして作製した試料を試料Aとした。
熱処理は、はじめに窒素雰囲気で1時間の加熱処理を行い、温度を下げずに酸素雰囲気で
さらに1時間の加熱処理を行っている。このようにして作製した試料を試料Bとした。
が観測されなかったが、試料Bでは、2θが35deg近傍および37deg〜38de
gに結晶由来のピークが観測された。
こと及び/又は成膜後に熱処理することによりトランジスタの特性を向上させることがで
きる。
に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物半
導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それによ
ってトランジスタのノーマリ・オフ化を図ることができ、酸化物半導体が高純度化される
ことによりオフ電流を1aA/μm以下にすることができる。ここで、上記オフ電流値の
単位は、チャネル幅1μmあたりの電流値を示す。
す。ここでは、簡単のため測定時の基板温度の逆数に1000を掛けた数値(1000/
T)を横軸としている。
0−18A/μm)以下、85℃の場合には100zA/μm(1×10−19A/μm
)以下、室温(27℃)の場合には1zA/μm(1×10−21A/μm)以下にする
ことができる。好ましくは、125℃において0.1aA/μm(1×10−19A/μ
m)以下に、85℃において10zA/μm(1×10−20A/μm)以下に、室温に
おいて0.1zA/μm(1×10−22A/μm)以下にすることができる。
からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図る
ことが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点−70℃以
下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの不
純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい。
In、Sn、Znを主成分とする酸化物半導体は熱処理によって膜中の水分を除去するこ
とができるが、In、Ga、Znを主成分とする酸化物半導体と比べて水分の放出温度が
高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。
において、基板温度と電気的特性の関係について評価した。
が0μm、dWが0μmである。なお、Vdは10Vとした。なお、基板温度は−40℃
、−25℃、25℃、75℃、125℃および150℃で行った。ここで、トランジスタ
において、ゲート電極と一対の電極との重畳する幅をLovと呼び、酸化物半導体膜に対
する一対の電極のはみ出しをdWと呼ぶ。
1(A)に基板温度としきい値電圧の関係を、図31(B)に基板温度と電界効果移動度
の関係を示す。
の範囲は−40℃〜150℃で1.09V〜−0.23Vであった。
なお、その範囲は−40℃〜150℃で36cm2/Vs〜32cm2/Vsであった。
従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。
ランジスタによれば、オフ電流を1aA/μm以下に保ちつつ、電界効果移動度を30c
m2/Vsec以上、好ましくは40cm2/Vsec以上、より好ましくは60cm2
/Vsec以上とし、LSIで要求されるオン電流の値を満たすことができる。例えば、
L/W=33nm/40nmのFETで、ゲート電圧2.7V、ドレイン電圧1.0Vの
とき12μA以上のオン電流を流すことができる。またトランジスタの動作に求められる
温度範囲においても、十分な電気的特性を確保することができる。このような特性であれ
ば、Si半導体で作られる集積回路の中に酸化物半導体で形成されるトランジスタを混載
しても、動作速度を犠牲にすることなく新たな機能を有する集積回路を実現することがで
きる。
ついて、図32などを用いて説明する。
面図および断面図である。図32(A)にトランジスタの上面図を示す。また、図32(
B)に図32(A)の一点鎖線A−Bに対応する断面A−Bを示す。
絶縁層1102と、下地絶縁層1102の周辺に設けられた保護絶縁膜1104と、下地
絶縁層1102および保護絶縁膜1104上に設けられた高抵抗領域1106aおよび低
抵抗領域1106bを有する酸化物半導体膜1106と、酸化物半導体膜1106上に設
けられたゲート絶縁層1108と、ゲート絶縁層1108を介して酸化物半導体膜110
6と重畳して設けられたゲート電極1110と、ゲート電極1110の側面と接して設け
られた側壁絶縁膜1112と、少なくとも低抵抗領域1106bと接して設けられた一対
の電極1114と、少なくとも酸化物半導体膜1106、ゲート電極1110および一対
の電極1114を覆って設けられた層間絶縁膜1116と、層間絶縁膜1116に設けら
れた開口部を介して少なくとも一対の電極1114の一方と接続して設けられた配線11
18と、を有する。
を有していても構わない。該保護膜を設けることで、層間絶縁膜1116の表面伝導に起
因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減する
ことができる。
ジスタの他の一例について示す。
33(A)はトランジスタの上面図である。また、図33(B)は図33(A)の一点鎖
線A−Bに対応する断面図である。
絶縁層1202と、下地絶縁層1202上に設けられた酸化物半導体膜1206と、酸化
物半導体膜1206と接する一対の電極1214と、酸化物半導体膜1206および一対
の電極1214上に設けられたゲート絶縁層1208と、ゲート絶縁層1208を介して
酸化物半導体膜1206と重畳して設けられたゲート電極1210と、ゲート絶縁層12
08およびゲート電極1210を覆って設けられた層間絶縁膜1216と、層間絶縁膜1
216に設けられた開口部を介して一対の電極1214と接続する配線1218と、層間
絶縁膜1216および配線1218を覆って設けられた保護膜1220と、を有する。
化物半導体膜1206としてはIn−Sn−Zn−O膜を、一対の電極1214としては
タングステン膜を、ゲート絶縁層1208としては酸化シリコン膜を、ゲート電極121
0としては窒化タンタル膜とタングステン膜との積層構造を、層間絶縁膜1216として
は酸化窒化シリコン膜とポリイミド膜との積層構造を、配線1218としてはチタン膜、
アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜1220としてはポ
リイミド膜を、それぞれ用いた。
極1214との重畳する幅をLovと呼ぶ。同様に、酸化物半導体膜1206に対する一
対の電極1214のはみ出しをdWと呼ぶ。
106 素子分離絶縁層
108 ゲート絶縁層
110 ゲート電極
116 チャネル形成領域
120 不純物領域
124 金属化合物領域
126 電極
128 絶縁層
130a ソース電極又はドレイン電極
130b ソース電極又はドレイン電極
130c 電極
136a 電極
136b 電極
140 絶縁層
142a ソース電極又はドレイン電極
142b ソース電極又はドレイン電極
142c 電極
143a 酸化物導電層
143b 酸化物導電層
144 酸化物半導体層
145 酸化物半導体層
145a 結晶性酸化物半導体層
145b 結晶性酸化物半導体層
146 ゲート絶縁層
148a ゲート電極
148b 導電層
150 絶縁層
152 絶縁層
154a 電極
154b 電極
156 配線
158 絶縁層
159 導電層
160 トランジスタ
162 トランジスタ
164 容量素子
170 メモリセル
201 メモリセルアレイ
210 周辺回路
211 駆動回路
212 駆動回路
213 駆動回路
214 駆動回路
215 駆動回路
218 コントローラ
219 モードレジスタ
220 I/Oバッファ
221 アドレスバッファ
222 センスアンプ
250 中心点
312 トランジスタ
314 容量素子
211a 駆動回路
211b 駆動回路
212a 駆動回路
212b 駆動回路
213a 駆動回路
213b 駆動回路
214a 駆動回路
214b 駆動回路
216a センスアンプ群
216b センスアンプ群
217a コラムデコーダ
217b コラムデコーダ
223a ローデコーダ
223b ローデコーダ
322 トランジスタ
324 容量素子
332 トランジスタ
334 容量素子
342 トランジスタ
344 容量素子
352 トランジスタ
354 容量素子
362 トランジスタ
364 容量素子
372 トランジスタ
374 容量素子
401 トランジスタ
402 トランジスタ
403 トランジスタ
404 トランジスタ
405 トランジスタ
406 トランジスタ
407 トランジスタ
408 トランジスタ
409 トランジスタ
410 トランジスタ
411 トランジスタ
601 メモリセルアレイ
610 周辺回路
611 コラムデコーダ
612 ローデコーダ
613 領域
614 交差部
701 筐体
702 筐体
703 表示部
704 キーボード
711 本体
712 スタイラス
713 表示部
714 操作ボタン
715 外部インターフェイス
720 電子書籍
721 筐体
723 筐体
725 表示部
727 表示部
731 電源
733 操作キー
735 スピーカー
737 軸部
740 筐体
741 筐体
742 表示パネル
743 スピーカー
744 マイクロフォン
745 操作キー
746 ポインティングデバイス
747 カメラ用レンズ
748 外部接続端子
749 太陽電池セル
750 外部メモリスロット
761 本体
763 接眼部
764 操作スイッチ
765 表示部
766 バッテリー
767 表示部
770 テレビジョン装置
771 筐体
773 表示部
775 スタンド
780 リモコン操作機
901 下地絶縁層
902 埋め込み絶縁物
903a 半導体領域
903b 半導体領域
903c 半導体領域
904 ゲート絶縁層
905 ゲート電極
906a 側壁絶縁物
906b 側壁絶縁物
907 絶縁物
908a ソース電極
908b ドレイン電極
1100 基板
1102 下地絶縁層
1104 保護絶縁膜
1106 酸化物半導体膜
1106a 高抵抗領域
1106b 低抵抗領域
1108 ゲート絶縁層
1110 ゲート電極
1112 側壁絶縁膜
1114 一対の電極
1116 層間絶縁膜
1118 配線
1200 基板
1202 下地絶縁層
1206 酸化物半導体膜
1208 ゲート絶縁層
1210 ゲート電極
1214 一対の電極
1216 層間絶縁膜
1218 配線
1220 保護膜
Claims (2)
- トランジスタと、容量素子と、を有し、
前記トランジスタは、
第1の酸化物半導体層と、
前記第1の酸化物半導体層上の第2の酸化物半導体層と、
前記第2の酸化物半導体層上のゲート絶縁層と、
前記ゲート絶縁層を介して、前記第2の酸化物半導体層上に設けられたゲート電極と、を有し、
前記第1の酸化物半導体層及び前記第2の酸化物半導体層は、それぞれ、表面に垂直な方向に沿うようにc軸が配向し、かつa軸又はb軸の向きが互いに異なるように結晶化した部分を有し、
前記第1の酸化物半導体層は、Inと、Gaと、Znと、を有し、
前記第2の酸化物半導体層は、Inと、Gaと、Znと、を有し、
前記ゲート電極は、第1の配線と電気的に接続され、
前記トランジスタのソース又はドレインの一方は、第2の配線と電気的に接続され、
前記トランジスタのソース又はドレインの他方は、前記容量素子と電気的に接続されたことを特徴とする半導体装置。 - トランジスタと、容量素子と、を有し、
前記トランジスタは、
第1の酸化物半導体層と、
前記第1の酸化物半導体層上の第2の酸化物半導体層と、
前記第2の酸化物半導体層上のゲート絶縁層と、
前記ゲート絶縁層を介して、前記第2の酸化物半導体層上に設けられたゲート電極と、を有し、
前記第1の酸化物半導体層及び前記第2の酸化物半導体層は、それぞれ、表面に垂直な方向に沿うようにc軸が配向し、かつa軸又はb軸の向きが互いに異なるように結晶化した部分を有し、
前記第1の酸化物半導体層は、Inと、Snと、Znと、を有し、
前記第2の酸化物半導体層は、Inと、Snと、Znと、を有し、
前記ゲート電極は、第1の配線と電気的に接続され、
前記トランジスタのソース又はドレインの一方は、第2の配線と電気的に接続され、
前記トランジスタのソース又はドレインの他方は、前記容量素子と電気的に接続されたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015103901A JP6069408B2 (ja) | 2010-09-03 | 2015-05-21 | 半導体装置 |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010197559 | 2010-09-03 | ||
JP2010197559 | 2010-09-03 | ||
JP2011006632 | 2011-01-17 | ||
JP2011006632 | 2011-01-17 | ||
JP2011107806 | 2011-05-13 | ||
JP2011107806 | 2011-05-13 | ||
JP2015103901A JP6069408B2 (ja) | 2010-09-03 | 2015-05-21 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011181508A Division JP5753028B2 (ja) | 2010-09-03 | 2011-08-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015181187A JP2015181187A (ja) | 2015-10-15 |
JP6069408B2 true JP6069408B2 (ja) | 2017-02-01 |
Family
ID=45770632
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011181508A Active JP5753028B2 (ja) | 2010-09-03 | 2011-08-23 | 半導体装置 |
JP2015103901A Active JP6069408B2 (ja) | 2010-09-03 | 2015-05-21 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011181508A Active JP5753028B2 (ja) | 2010-09-03 | 2011-08-23 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8508967B2 (ja) |
JP (2) | JP5753028B2 (ja) |
TW (1) | TWI552273B (ja) |
WO (1) | WO2012029638A1 (ja) |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8780629B2 (en) * | 2010-01-15 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
US8728860B2 (en) * | 2010-09-03 | 2014-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2012256821A (ja) * | 2010-09-13 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 記憶装置 |
TWI574259B (zh) | 2010-09-29 | 2017-03-11 | 半導體能源研究所股份有限公司 | 半導體記憶體裝置和其驅動方法 |
TWI572009B (zh) | 2011-01-14 | 2017-02-21 | 半導體能源研究所股份有限公司 | 半導體記憶裝置 |
TWI614747B (zh) | 2011-01-26 | 2018-02-11 | 半導體能源研究所股份有限公司 | 記憶體裝置及半導體裝置 |
TWI520273B (zh) | 2011-02-02 | 2016-02-01 | 半導體能源研究所股份有限公司 | 半導體儲存裝置 |
US8780614B2 (en) | 2011-02-02 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
KR101874144B1 (ko) | 2011-05-06 | 2018-07-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기억 장치 |
TWI568181B (zh) | 2011-05-06 | 2017-01-21 | 半導體能源研究所股份有限公司 | 邏輯電路及半導體裝置 |
TWI536502B (zh) | 2011-05-13 | 2016-06-01 | 半導體能源研究所股份有限公司 | 記憶體電路及電子裝置 |
JP5951351B2 (ja) | 2011-05-20 | 2016-07-13 | 株式会社半導体エネルギー研究所 | 加算器及び全加算器 |
US8508256B2 (en) | 2011-05-20 | 2013-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit |
US9076505B2 (en) | 2011-12-09 | 2015-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device |
JP6105266B2 (ja) | 2011-12-15 | 2017-03-29 | 株式会社半導体エネルギー研究所 | 記憶装置 |
KR102164990B1 (ko) * | 2012-05-25 | 2020-10-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 기억 소자의 구동 방법 |
US9135182B2 (en) | 2012-06-01 | 2015-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Central processing unit and driving method thereof |
JP2014049173A (ja) * | 2012-09-04 | 2014-03-17 | Toshiba Corp | 半導体記憶装置 |
JP6516978B2 (ja) | 2013-07-17 | 2019-05-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9887212B2 (en) * | 2014-03-14 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
JP6635670B2 (ja) | 2014-04-11 | 2020-01-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2015170220A1 (en) * | 2014-05-09 | 2015-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and electronic device |
JP6580863B2 (ja) * | 2014-05-22 | 2019-09-25 | 株式会社半導体エネルギー研究所 | 半導体装置、健康管理システム |
KR20170069207A (ko) * | 2014-10-10 | 2017-06-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 회로 기판, 및 전자 기기 |
JP2016116220A (ja) | 2014-12-16 | 2016-06-23 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
JP6676354B2 (ja) | 2014-12-16 | 2020-04-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9711224B2 (en) * | 2015-03-13 | 2017-07-18 | Micron Technology, Inc. | Devices including memory arrays, row decoder circuitries and column decoder circuitries |
KR102589301B1 (ko) | 2016-04-29 | 2023-10-13 | 삼성전자주식회사 | 비휘발성 메모리 장치 |
KR102601214B1 (ko) * | 2016-05-16 | 2023-11-10 | 삼성전자주식회사 | 수직형 구조를 가지는 메모리 장치 및 이를 포함하는 메모리 시스템 |
US10037294B2 (en) | 2016-05-20 | 2018-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic component, and electronic device |
US10210915B2 (en) | 2016-06-10 | 2019-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device including the same |
US10347333B2 (en) * | 2017-02-16 | 2019-07-09 | Micron Technology, Inc. | Efficient utilization of memory die area |
US9792958B1 (en) | 2017-02-16 | 2017-10-17 | Micron Technology, Inc. | Active boundary quilt architecture memory |
WO2018182666A1 (en) * | 2017-03-31 | 2018-10-04 | Intel Corporation | Gate for a transistor |
KR102592794B1 (ko) | 2017-08-24 | 2023-10-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 감지 증폭기, 반도체 장치, 그 동작 방법, 및 전자 기기 |
KR20200050955A (ko) | 2017-09-06 | 2020-05-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 기억 장치, 및 전자 기기 |
CN111052236B (zh) * | 2017-09-06 | 2024-03-05 | 株式会社半导体能源研究所 | 半导体装置 |
WO2019102296A1 (ja) | 2017-11-23 | 2019-05-31 | 株式会社半導体エネルギー研究所 | 撮像装置、および電子機器 |
KR102408858B1 (ko) * | 2017-12-19 | 2022-06-14 | 삼성전자주식회사 | 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 동작 방법 |
WO2019145814A1 (ja) | 2018-01-25 | 2019-08-01 | 株式会社半導体エネルギー研究所 | 記憶装置、半導体装置、および電子機器 |
JP7246376B2 (ja) | 2018-03-29 | 2023-03-27 | 株式会社半導体エネルギー研究所 | 記憶装置、および電子機器 |
WO2019220259A1 (ja) | 2018-05-17 | 2019-11-21 | 株式会社半導体エネルギー研究所 | 記憶装置、半導体装置、および電子機器 |
JP7309717B2 (ja) | 2018-08-03 | 2023-07-18 | 株式会社半導体エネルギー研究所 | 二次電池の異常検知システム |
WO2020044183A1 (ja) * | 2018-08-31 | 2020-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2020075010A1 (ja) | 2018-10-11 | 2020-04-16 | 株式会社半導体エネルギー研究所 | 音源分離装置、半導体装置、および、電子機器 |
US11476862B2 (en) | 2018-10-18 | 2022-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including signal holding circuit |
KR20210077716A (ko) | 2018-10-25 | 2021-06-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 단극성 레벨 시프트 회로 및 반도체 장치 |
KR20210093934A (ko) | 2018-11-22 | 2021-07-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 이차 전지의 이상 검출 장치 및 반도체 장치 |
US20220045683A1 (en) | 2018-12-20 | 2022-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit formed using unipolar transistor, and semiconductor device |
WO2020201860A1 (ja) | 2019-03-29 | 2020-10-08 | 株式会社半導体エネルギー研究所 | 単極性トランジスタを用いて構成された論理回路、および、半導体装置 |
US20210066321A1 (en) * | 2019-09-03 | 2021-03-04 | Electronics And Telecommunications Research Institute | Memory device |
WO2021053453A1 (ja) | 2019-09-20 | 2021-03-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JPWO2021191721A1 (ja) | 2020-03-27 | 2021-09-30 |
Family Cites Families (119)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2788265B2 (ja) | 1988-07-08 | 1998-08-20 | オリンパス光学工業株式会社 | 強誘電体メモリ及びその駆動方法,製造方法 |
DE69635107D1 (de) | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP4085459B2 (ja) | 1998-03-02 | 2008-05-14 | セイコーエプソン株式会社 | 3次元デバイスの製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4632107B2 (ja) * | 2000-06-29 | 2011-02-16 | エルピーダメモリ株式会社 | 半導体記憶装置 |
JP3915868B2 (ja) * | 2000-07-07 | 2007-05-16 | セイコーエプソン株式会社 | 強誘電体メモリ装置およびその製造方法 |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
JP2002319682A (ja) * | 2002-01-04 | 2002-10-31 | Japan Science & Technology Corp | トランジスタ及び半導体装置 |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7189992B2 (en) | 2002-05-21 | 2007-03-13 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures having a transparent channel |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
US6881975B2 (en) | 2002-12-17 | 2005-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP4731809B2 (ja) * | 2002-12-17 | 2011-07-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
CN102856390B (zh) | 2004-03-12 | 2015-11-25 | 独立行政法人科学技术振兴机构 | 包含薄膜晶体管的lcd或有机el显示器的转换组件 |
ATE472157T1 (de) | 2004-05-03 | 2010-07-15 | Unity Semiconductor Corp | Nichtflüchtiger programmierbarer speicher |
US6972985B2 (en) | 2004-05-03 | 2005-12-06 | Unity Semiconductor Corporation | Memory element having islands |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
BRPI0517560B8 (pt) | 2004-11-10 | 2018-12-11 | Canon Kk | transistor de efeito de campo |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
EP1812969B1 (en) | 2004-11-10 | 2015-05-06 | Canon Kabushiki Kaisha | Field effect transistor comprising an amorphous oxide |
WO2006051994A2 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Light-emitting device |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI472037B (zh) | 2005-01-28 | 2015-02-01 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
TWI569441B (zh) | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
EP1770788A3 (en) | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
KR101112655B1 (ko) | 2005-11-15 | 2012-02-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
US8008137B2 (en) | 2006-03-15 | 2011-08-30 | Marvell World Trade Ltd. | Method for fabricating 1T-DRAM on bulk silicon |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
WO2007142167A1 (en) * | 2006-06-02 | 2007-12-13 | Kochi Industrial Promotion Center | Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof |
US20070287221A1 (en) * | 2006-06-12 | 2007-12-13 | Xerox Corporation | Fabrication process for crystalline zinc oxide semiconductor layer |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7511343B2 (en) * | 2006-10-12 | 2009-03-31 | Xerox Corporation | Thin film transistor |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
JP4537434B2 (ja) * | 2007-08-31 | 2010-09-01 | 株式会社日立製作所 | 酸化亜鉛薄膜、及びそれを用いた透明導電膜、及び表示素子 |
JP5366517B2 (ja) | 2007-12-03 | 2013-12-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5430846B2 (ja) * | 2007-12-03 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5215158B2 (ja) * | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
JP4709868B2 (ja) * | 2008-03-17 | 2011-06-29 | 株式会社東芝 | 半導体記憶装置 |
KR101496148B1 (ko) * | 2008-05-15 | 2015-02-27 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
EP2146379B1 (en) * | 2008-07-14 | 2015-01-28 | Samsung Electronics Co., Ltd. | Transistor comprising ZnO based channel layer |
JP2010040552A (ja) * | 2008-07-31 | 2010-02-18 | Idemitsu Kosan Co Ltd | 薄膜トランジスタ及びその製造方法 |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
TWI467663B (zh) * | 2008-11-07 | 2015-01-01 | Semiconductor Energy Lab | 半導體裝置和該半導體裝置的製造方法 |
JPWO2010097862A1 (ja) | 2009-02-24 | 2012-08-30 | パナソニック株式会社 | 半導体メモリセル及びその製造方法並びに半導体記憶装置 |
CN104716139B (zh) | 2009-12-25 | 2018-03-30 | 株式会社半导体能源研究所 | 半导体装置 |
JP2012256821A (ja) | 2010-09-13 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 記憶装置 |
KR101872926B1 (ko) * | 2010-09-13 | 2018-06-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
TWI670711B (zh) * | 2010-09-14 | 2019-09-01 | 日商半導體能源研究所股份有限公司 | 記憶體裝置和半導體裝置 |
-
2011
- 2011-08-19 WO PCT/JP2011/069241 patent/WO2012029638A1/en active Application Filing
- 2011-08-23 JP JP2011181508A patent/JP5753028B2/ja active Active
- 2011-09-01 US US13/223,490 patent/US8508967B2/en active Active
- 2011-09-01 TW TW100131475A patent/TWI552273B/zh active
-
2015
- 2015-05-21 JP JP2015103901A patent/JP6069408B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
TWI552273B (zh) | 2016-10-01 |
TW201225218A (en) | 2012-06-16 |
US20120057396A1 (en) | 2012-03-08 |
JP2012256820A (ja) | 2012-12-27 |
US8508967B2 (en) | 2013-08-13 |
JP2015181187A (ja) | 2015-10-15 |
JP5753028B2 (ja) | 2015-07-22 |
WO2012029638A1 (en) | 2012-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6069408B2 (ja) | 半導体装置 | |
JP6483794B2 (ja) | 記憶装置 | |
JP7395702B2 (ja) | 半導体装置 | |
JP6293226B2 (ja) | 半導体装置 | |
JP6194148B2 (ja) | 半導体装置及び半導体装置の作製方法 | |
JP5781865B2 (ja) | 半導体装置 | |
US20120033486A1 (en) | Semiconductor device and method for driving semiconductor device | |
JP2012252766A (ja) | 半導体装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6069408 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |