JP5905679B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP5905679B2 JP5905679B2 JP2011170916A JP2011170916A JP5905679B2 JP 5905679 B2 JP5905679 B2 JP 5905679B2 JP 2011170916 A JP2011170916 A JP 2011170916A JP 2011170916 A JP2011170916 A JP 2011170916A JP 5905679 B2 JP5905679 B2 JP 5905679B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- insulating layer
- oxide
- layer
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Description
本実施の形態では、開示する発明の一態様に係る半導体装置の回路構成および動作について、図1乃至図8を参照して説明する。なお、回路図においては、酸化物半導体を用いたトランジスタであることを示すために、OSの符号を併せて付す場合がある。
はじめに、基本的な回路構成およびその動作について、図2を参照して説明する。図2(A−1)に示す半導体装置において、第1の配線(1st Line)とトランジスタ160のソース電極(またはドレイン電極)とは、電気的に接続され、第2の配線(2nd Line)とトランジスタ160のドレイン電極(またはソース電極)とは、電気的に接続されている。また、第3の配線(3rd Line)とトランジスタ162のソース電極(またはドレイン電極)とは、電気的に接続され、第4の配線(4th Line)と、トランジスタ162のゲート電極とは、電気的に接続されている。そして、トランジスタ160のゲート電極と、トランジスタ162のドレイン電極(またはソース電極)は、容量素子164の電極の一方と電気的に接続され、第5の配線(5th Line)と、容量素子164の電極の他方は電気的に接続されている。
本実施の形態では、開示する発明の一態様に係る半導体装置の構成およびその作製方法について、図5及び図9乃至図13を参照して説明する。
次に、ゲート電極110、電極126、絶縁層128などの上に導電層を形成し、該導電層を選択的にエッチングして、ソース電極142a、ドレイン電極142bを形成する(図12(A)参照)。
本実施の形態では、本明細書に開示する半導体装置に適用できるトランジスタの例を示す。本明細書に開示する半導体装置に適用できるトランジスタの構造は特に限定されず、例えばトップゲート構造、又はボトムゲート構造のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、2つ形成されるダブルゲート構造もしくは3つ形成されるトリプルゲート構造であっても良い。また、チャネル形成領域の上下にゲート絶縁層を介して配置された2つのゲート電極層を有する、デュアルゲート型でもよい。
上記実施の形態1乃至3において、トランジスタの半導体層に用いることのできる酸化物半導体層の一形態を、図17を用いて説明する。
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合について、図14を用いて説明する。本実施の形態では、コンピュータ、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯情報端末(携帯型ゲーム機、音響再生装置なども含む)、デジタルカメラ、デジタルビデオカメラなどのカメラ、電子ペーパー、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)などの電子機器に、上述の半導体装置を適用する場合について説明する。
本実施の形態では、本明細書に開示する半導体装置に適用できるトランジスタの例を示す。また、該トランジスタの特性を計算(シミュレーション)した結果を示す。本実施の形態に示すトランジスタは上記実施の形態で示すトランジスタ162として好適に用いることができる。
線形領域におけるドレイン電流Idは、以下の式となる。
上式の両辺をVgで割り、更に両辺の対数を取ると、以下のようになる。
本実施の形態では、本明細書に開示する半導体装置に適用できるトランジスタの例を示す。本実施の形態に示すトランジスタは上記実施の形態で示すトランジスタ162として好適に用いることができる。
本実施の形態では、本明細書に開示する半導体装置に適用できるトランジスタの例を示す。本実施の形態に示すトランジスタは上記実施の形態で示すトランジスタ162として好適に用いることができる。
試料1および試料2のいずれも、BT試験前後におけるしきい値電圧の変動が小さく、信頼性が高いことがわかる。
102 保護層
104 半導体領域
106 素子分離絶縁層
108 ゲート絶縁層
108a ゲート絶縁層
110 ゲート電極
110a ゲート電極
116 チャネル形成領域
116a チャネル形成領域
116b チャネル形成領域
120 不純物領域
120a 不純物領域
120b 不純物領域
122 金属層
124 金属化合物領域
124a 金属化合物領域
124b 金属化合物領域
126 電極
128 絶縁層
140 絶縁層
142a ソース電極
142b ドレイン電極
144 酸化物半導体層
146 ゲート絶縁層
148 ゲート電極
150 絶縁層
152 電極
154 絶縁層
156 電極
158 配線
160 トランジスタ
162 トランジスタ
164 容量素子
170 電極
171 配線
172 絶縁層
180 選択トランジスタ
182 選択トランジスタ
190 メモリセル
250 基板温度
400 絶縁層
401 ゲート電極層
402 ゲート絶縁層
403 酸化物半導体層
404a 酸化物導電層
404b 酸化物導電層
405a ソース電極層
405b ドレイン電極層
407 絶縁層
409 絶縁層
410 トランジスタ
420 トランジスタ
427 絶縁層
430 トランジスタ
436a 配線層
436b 配線層
437 絶縁層
440 トランジスタ
441 トランジスタ
442 トランジスタ
450a 結晶性酸化物半導体層
450b 結晶性酸化物半導体層
453 酸化物半導体層
608 ゲート絶縁層
701 筐体
702 筐体
703 表示部
704 キーボード
711 本体
712 スタイラス
713 表示部
714 操作ボタン
715 外部インターフェイス
720 電子書籍
721 筐体
723 筐体
725 表示部
727 表示部
731 電源
733 操作キー
735 スピーカー
737 軸部
740 筐体
741 筐体
742 表示パネル
743 スピーカー
744 マイクロフォン
745 操作キー
746 ポインティングデバイス
747 カメラ用レンズ
748 外部接続端子
749 太陽電池セル
750 外部メモリスロット
761 本体
763 接眼部
764 操作スイッチ
765 表示部
766 バッテリー
767 表示部
770 テレビジョン装置
771 筐体
773 表示部
775 スタンド
780 リモコン操作機
2101 絶縁層
2102 埋め込み絶縁物
2103a 半導体領域
2103b 半導体領域
2103c 半導体領域
2104 ゲート絶縁層
2105 ゲート電極
2106a サイドウォール絶縁層
2106b サイドウォール絶縁層
2107 絶縁物
2108a ソース電極
2108b ドレイン電極
3100 基板
3102 絶縁層
3104 埋め込み絶縁物
3106 酸化物半導体層
3106a 高抵抗領域
3106b 低抵抗領域
3108 ゲート絶縁層
3110 ゲート電極
3112 サイドウォール絶縁層
3114 電極
3116 層間絶縁膜
3118 配線
3600 基板
3602 絶縁層
3606 酸化物半導体層
3608 ゲート絶縁層
3610 ゲート電極
3614 電極
3616 層間絶縁膜
3618 配線
3620 保護膜
Claims (5)
- 第1のトランジスタ、第2のトランジスタ及び第1の容量素子を有する第1のメモリセルと、
第3のトランジスタ、第4のトランジスタ及び第2の容量素子を有する第2のメモリセルと、
第5のトランジスタと、を有し、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第1のトランジスタのゲートは、前記第1の容量素子の第1の端子と電気的に接続され、
前記第3のトランジスタのゲートは、前記第4のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第3のトランジスタのゲートは、前記第2の容量素子の第1の端子と電気的に接続され、
前記第1のトランジスタのソース又はドレインの一方は、第1の配線と電気的に接続され、
前記第3のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第5のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第5のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、
前記第2のトランジスタのソース又はドレインの他方は、第3の配線と電気的に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記第3の配線と電気的に接続され、
前記第2のトランジスタのゲートは、第4の配線と電気的に接続され、
前記第4のトランジスタのゲートは、前記第4の配線と電気的に接続され、
前記第1の容量素子の第2の端子は、第5の配線と電気的に接続され、
前記第2の容量素子の第2の端子は、第6の配線と電気的に接続され、
前記第1のトランジスタのチャネル形成領域は、シリコンを有し、
前記第2のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第3のトランジスタのチャネル形成領域は、シリコンを有し、
前記第4のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第2のトランジスタは、絶縁層上方に設けられ、
前記絶縁層は、前記第1のトランジスタのゲートの形成後に形成されたものであることを特徴とする半導体装置の作製方法。 - 第1のトランジスタ、第2のトランジスタ及び第1の容量素子を有する第1のメモリセルと、
第3のトランジスタ、第4のトランジスタ及び第2の容量素子を有する第2のメモリセルと、
第5のトランジスタと、
第6のトランジスタと、を有し、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第1のトランジスタのゲートは、前記第1の容量素子の第1の端子と電気的に接続され、
前記第3のトランジスタのゲートは、前記第4のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第3のトランジスタのゲートは、前記第2の容量素子の第1の端子と電気的に接続され、
前記第5のトランジスタのソース又はドレインの一方は、第1の配線と電気的に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第5のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第3のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第6のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第6のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、
前記第2のトランジスタのソース又はドレインの他方は、第3の配線と電気的に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記第3の配線と電気的に接続され、
前記第2のトランジスタのゲートは、第4の配線と電気的に接続され、
前記第4のトランジスタのゲートは、前記第4の配線と電気的に接続され、
前記第1の容量素子の第2の端子は、第5の配線と電気的に接続され、
前記第2の容量素子の第2の端子は、第6の配線と電気的に接続され、
前記第1のトランジスタのチャネル形成領域は、シリコンを有し、
前記第2のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第3のトランジスタのチャネル形成領域は、シリコンを有し、
前記第4のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第2のトランジスタは、絶縁層上方に設けられ、
前記絶縁層は、前記第1のトランジスタのゲートの形成後に形成されたものであることを特徴とする半導体装置の作製方法。 - 第1のトランジスタ、第2のトランジスタ及び第1の容量素子を有する第1のメモリセルと、
第3のトランジスタ、第4のトランジスタ及び第2の容量素子を有する第2のメモリセルと、
第5のトランジスタと、を有し、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第1のトランジスタのゲートは、前記第1の容量素子の第1の端子と電気的に接続され、
前記第3のトランジスタのゲートは、前記第4のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第3のトランジスタのゲートは、前記第2の容量素子の第1の端子と電気的に接続され、
前記第1のトランジスタのソース又はドレインの一方は、第1の配線と電気的に接続され、
前記第3のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第5のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第5のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、
前記第2のトランジスタのソース又はドレインの他方は、第3の配線と電気的に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第2のトランジスタのゲートは、第4の配線と電気的に接続され、
前記第4のトランジスタのゲートは、前記第4の配線と電気的に接続され、
前記第1の容量素子の第2の端子は、第5の配線と電気的に接続され、
前記第2の容量素子の第2の端子は、第6の配線と電気的に接続され、
前記第1のトランジスタのチャネル形成領域は、シリコンを有し、
前記第2のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第3のトランジスタのチャネル形成領域は、シリコンを有し、
前記第4のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第2のトランジスタは、絶縁層上方に設けられ、
前記絶縁層は、前記第1のトランジスタのゲートの形成後に形成されたものであることを特徴とする半導体装置の作製方法。 - 第1のトランジスタ、第2のトランジスタ及び第1の容量素子を有する第1のメモリセルと、
第3のトランジスタ、第4のトランジスタ及び第2の容量素子を有する第2のメモリセルと、
第5のトランジスタと、
第6のトランジスタと、を有し、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第1のトランジスタのゲートは、前記第1の容量素子の第1の端子と電気的に接続され、
前記第3のトランジスタのゲートは、前記第4のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第3のトランジスタのゲートは、前記第2の容量素子の第1の端子と電気的に接続され、
前記第5のトランジスタのソース又はドレインの一方は、第1の配線と電気的に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第5のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第3のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第6のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第6のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、
前記第2のトランジスタのソース又はドレインの他方は、第3の配線と電気的に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第2のトランジスタのゲートは、第4の配線と電気的に接続され、
前記第4のトランジスタのゲートは、前記第4の配線と電気的に接続され、
前記第1の容量素子の第2の端子は、第5の配線と電気的に接続され、
前記第2の容量素子の第2の端子は、第6の配線と電気的に接続され、
前記第1のトランジスタのチャネル形成領域は、シリコンを有し、
前記第2のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第3のトランジスタのチャネル形成領域は、シリコンを有し、
前記第4のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第2のトランジスタは、絶縁層上方に設けられ、
前記絶縁層は、前記第1のトランジスタのゲートの形成後に形成されたものであることを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項4のいずれか一項において、
第1の電位が前記第5の配線に与えられる期間において、第2の電位、第3の電位及び第4の電位が前記第6の配線に順次与えられることにより、前記第2のメモリセルに記憶されているデータが判断され、
前記第1の電位は、前記第2の電位よりも高く、
前記第2の電位は、前記第3の電位よりも高く、
前記第3の電位は、前記第4の電位よりも高いことを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011170916A JP5905679B2 (ja) | 2010-08-06 | 2011-08-04 | 半導体装置の作製方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010177874 | 2010-08-06 | ||
JP2010177874 | 2010-08-06 | ||
JP2011108422 | 2011-05-13 | ||
JP2011108422 | 2011-05-13 | ||
JP2011170916A JP5905679B2 (ja) | 2010-08-06 | 2011-08-04 | 半導体装置の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016053659A Division JP6194148B2 (ja) | 2010-08-06 | 2016-03-17 | 半導体装置及び半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012256816A JP2012256816A (ja) | 2012-12-27 |
JP2012256816A5 JP2012256816A5 (ja) | 2014-09-11 |
JP5905679B2 true JP5905679B2 (ja) | 2016-04-20 |
Family
ID=45555458
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011170916A Active JP5905679B2 (ja) | 2010-08-06 | 2011-08-04 | 半導体装置の作製方法 |
JP2016053659A Expired - Fee Related JP6194148B2 (ja) | 2010-08-06 | 2016-03-17 | 半導体装置及び半導体装置の作製方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016053659A Expired - Fee Related JP6194148B2 (ja) | 2010-08-06 | 2016-03-17 | 半導体装置及び半導体装置の作製方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8792284B2 (ja) |
JP (2) | JP5905679B2 (ja) |
KR (1) | KR101791267B1 (ja) |
TW (1) | TWI523146B (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101853516B1 (ko) * | 2010-07-27 | 2018-04-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US8520426B2 (en) | 2010-09-08 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving semiconductor device |
US8569754B2 (en) | 2010-11-05 | 2013-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9287405B2 (en) * | 2011-10-13 | 2016-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor |
WO2013061895A1 (en) * | 2011-10-28 | 2013-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8901556B2 (en) | 2012-04-06 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film, method for manufacturing semiconductor device, and semiconductor device |
US8980653B2 (en) * | 2012-09-19 | 2015-03-17 | Intermolecular, Inc. | Combinatorial optimization of interlayer parameters |
JP2014142986A (ja) | 2012-12-26 | 2014-08-07 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9318484B2 (en) * | 2013-02-20 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9286953B2 (en) | 2013-02-28 | 2016-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
WO2014142043A1 (en) | 2013-03-14 | 2014-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving semiconductor device and semiconductor device |
JP2014199708A (ja) | 2013-03-14 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法 |
US9893192B2 (en) * | 2013-04-24 | 2018-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI618058B (zh) * | 2013-05-16 | 2018-03-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
US9196582B2 (en) * | 2013-11-22 | 2015-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Word line coupling prevention using 3D integrated circuit |
WO2015097586A1 (en) * | 2013-12-25 | 2015-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9349418B2 (en) | 2013-12-27 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
US9887212B2 (en) | 2014-03-14 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US9716100B2 (en) | 2014-03-14 | 2017-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for driving semiconductor device, and electronic device |
JP6667267B2 (ja) | 2014-12-08 | 2020-03-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6689062B2 (ja) | 2014-12-10 | 2020-04-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2016092416A1 (en) | 2014-12-11 | 2016-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, memory device, and electronic device |
JP6681117B2 (ja) | 2015-03-13 | 2020-04-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR20160117222A (ko) | 2015-03-30 | 2016-10-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 검사 방법 |
US9589611B2 (en) * | 2015-04-01 | 2017-03-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device, semiconductor device, and electronic device |
KR102415409B1 (ko) * | 2015-09-09 | 2022-07-04 | 에스케이하이닉스 주식회사 | 이피롬 셀 및 그 제조방법과, 이피롬 셀 어레이 |
JP6822853B2 (ja) | 2016-01-21 | 2021-01-27 | 株式会社半導体エネルギー研究所 | 記憶装置及び記憶装置の駆動方法 |
JP6963463B2 (ja) | 2016-11-10 | 2021-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置、電子部品、及び電子機器 |
CA3030723A1 (en) * | 2019-01-21 | 2020-07-21 | Mitchell B. Miller | A system and method for bidirectionally based electrical information storage, processing, and communication |
US11450748B2 (en) * | 2020-05-28 | 2022-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method thereof |
DE102020130131A1 (de) | 2020-05-28 | 2021-12-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleitervorrichtung und deren herstellungsverfahren |
US11916121B2 (en) * | 2020-06-29 | 2024-02-27 | Taiwan Semiconductor Manufacturing Company Limited | Tri-gate orthogonal channel transistor and methods of forming the same |
Family Cites Families (134)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6034199B2 (ja) | 1980-12-20 | 1985-08-07 | 株式会社東芝 | 半導体記憶装置 |
DE3171836D1 (en) | 1980-12-08 | 1985-09-19 | Toshiba Kk | Semiconductor memory device |
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JP2775040B2 (ja) | 1991-10-29 | 1998-07-09 | 株式会社 半導体エネルギー研究所 | 電気光学表示装置およびその駆動方法 |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
DE69429567T2 (de) | 1993-10-15 | 2002-09-12 | Sony Corp | Nichtflüchtige Halbleiteranordnung |
JPH07176184A (ja) * | 1993-12-20 | 1995-07-14 | Mitsubishi Electric Corp | 半導体記憶装置と、その半導体記憶装置におけるデータの書込および読出方法 |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
KR100394896B1 (ko) | 1995-08-03 | 2003-11-28 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 투명스위칭소자를포함하는반도체장치 |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
US5748538A (en) | 1996-06-17 | 1998-05-05 | Aplus Integrated Circuits, Inc. | OR-plane memory cell array for flash memory with bit-based write capability, and methods for programming and erasing the memory cell array |
JP4103968B2 (ja) | 1996-09-18 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
JP2923643B2 (ja) | 1998-02-27 | 1999-07-26 | 株式会社日立製作所 | 多値メモリの記録方法および半導体記憶装置 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
JP2001093988A (ja) * | 1999-07-22 | 2001-04-06 | Sony Corp | 半導体記憶装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP4164241B2 (ja) * | 2001-02-15 | 2008-10-15 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
DE10316581B4 (de) | 2003-04-10 | 2010-04-22 | Qimonda Ag | Integrierter Speicher mit einer Spannungsgeneratorschaltung zur Erzeugung einer Spannungsversorgung für einen Schreib-Lese-Verstärker |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US6972986B2 (en) * | 2004-02-03 | 2005-12-06 | Kilopass Technologies, Inc. | Combination field programmable gate array allowing dynamic reprogrammability and non-votatile programmability based upon transistor gate oxide breakdown |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
EP2413366B1 (en) | 2004-03-12 | 2017-01-11 | Japan Science And Technology Agency | A switching element of LCDs or organic EL displays |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
US7120072B2 (en) * | 2004-06-30 | 2006-10-10 | Intel Corporation | Two transistor gain cell, method, and system |
US7378286B2 (en) * | 2004-08-20 | 2008-05-27 | Sharp Laboratories Of America, Inc. | Semiconductive metal oxide thin film ferroelectric memory transistor |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
JP4638193B2 (ja) | 2004-09-24 | 2011-02-23 | パトレネラ キャピタル リミテッド, エルエルシー | メモリ |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
CN101057339B (zh) | 2004-11-10 | 2012-12-26 | 佳能株式会社 | 无定形氧化物和场效应晶体管 |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
JP5053537B2 (ja) | 2004-11-10 | 2012-10-17 | キヤノン株式会社 | 非晶質酸化物を利用した半導体デバイス |
KR100953596B1 (ko) | 2004-11-10 | 2010-04-21 | 캐논 가부시끼가이샤 | 발광장치 |
CN101057338B (zh) | 2004-11-10 | 2011-03-16 | 佳能株式会社 | 采用无定形氧化物的场效应晶体管 |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI472037B (zh) | 2005-01-28 | 2015-02-01 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
TWI569441B (zh) | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
US7459743B2 (en) * | 2005-08-24 | 2008-12-02 | International Business Machines Corporation | Dual port gain cell with side and top gated read transistor |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP2007073121A (ja) * | 2005-09-06 | 2007-03-22 | Sony Corp | 半導体メモリ回路 |
EP3614442A3 (en) | 2005-09-29 | 2020-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufactoring method thereof |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
KR20090115222A (ko) | 2005-11-15 | 2009-11-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 제조방법 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4344372B2 (ja) | 2006-08-22 | 2009-10-14 | シャープ株式会社 | 半導体記憶装置及びその駆動方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
JP2008270313A (ja) * | 2007-04-17 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 半導体記憶素子 |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
CN101663762B (zh) | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
US8354674B2 (en) | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
US8431451B2 (en) * | 2007-06-29 | 2013-04-30 | Semicondutor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
JP5121478B2 (ja) | 2008-01-31 | 2013-01-16 | 株式会社ジャパンディスプレイウェスト | 光センサー素子、撮像装置、電子機器、およびメモリー素子 |
JP5194302B2 (ja) | 2008-02-20 | 2013-05-08 | ルネサスエレクトロニクス株式会社 | 半導体信号処理装置 |
KR101496148B1 (ko) * | 2008-05-15 | 2015-02-27 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
KR100915834B1 (ko) | 2008-08-08 | 2009-09-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 펌핑 전압 생성 회로 |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
JP5781720B2 (ja) | 2008-12-15 | 2015-09-24 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
US8009459B2 (en) * | 2008-12-30 | 2011-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit for high speed dynamic memory |
JP5330136B2 (ja) | 2009-07-22 | 2013-10-30 | 株式会社東芝 | 半導体記憶装置 |
SG10201406869QA (en) | 2009-10-29 | 2014-12-30 | Semiconductor Energy Lab | Semiconductor device |
KR101761432B1 (ko) | 2009-11-06 | 2017-07-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101824854B1 (ko) | 2009-11-06 | 2018-02-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US20120032172A1 (en) | 2010-08-06 | 2012-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI574259B (zh) | 2010-09-29 | 2017-03-11 | 半導體能源研究所股份有限公司 | 半導體記憶體裝置和其驅動方法 |
-
2011
- 2011-08-02 US US13/196,226 patent/US8792284B2/en active Active
- 2011-08-03 TW TW100127559A patent/TWI523146B/zh active
- 2011-08-04 JP JP2011170916A patent/JP5905679B2/ja active Active
- 2011-08-05 KR KR1020110078048A patent/KR101791267B1/ko active IP Right Grant
-
2014
- 2014-07-23 US US14/338,392 patent/US9263473B2/en not_active Expired - Fee Related
-
2016
- 2016-03-17 JP JP2016053659A patent/JP6194148B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8792284B2 (en) | 2014-07-29 |
KR101791267B1 (ko) | 2017-10-27 |
US20120032164A1 (en) | 2012-02-09 |
US20140332802A1 (en) | 2014-11-13 |
JP2016146499A (ja) | 2016-08-12 |
TW201230247A (en) | 2012-07-16 |
JP2012256816A (ja) | 2012-12-27 |
KR20120022612A (ko) | 2012-03-12 |
JP6194148B2 (ja) | 2017-09-06 |
US9263473B2 (en) | 2016-02-16 |
TWI523146B (zh) | 2016-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6194148B2 (ja) | 半導体装置及び半導体装置の作製方法 | |
JP7395702B2 (ja) | 半導体装置 | |
JP5723713B2 (ja) | 半導体装置 | |
JP5779451B2 (ja) | 半導体装置 | |
JP5745363B2 (ja) | 半導体装置 | |
JP5671418B2 (ja) | 半導体装置の駆動方法 | |
JP5753028B2 (ja) | 半導体装置 | |
JP5719251B2 (ja) | 半導体装置 | |
JP6329232B2 (ja) | 半導体装置 | |
JP5800631B2 (ja) | 半導体装置 | |
JP5767536B2 (ja) | 半導体装置の駆動方法 | |
JP5781865B2 (ja) | 半導体装置 | |
JP5735872B2 (ja) | 半導体装置 | |
JP2013008937A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140724 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5905679 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |