TWI523146B - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TWI523146B TWI523146B TW100127559A TW100127559A TWI523146B TW I523146 B TWI523146 B TW I523146B TW 100127559 A TW100127559 A TW 100127559A TW 100127559 A TW100127559 A TW 100127559A TW I523146 B TWI523146 B TW I523146B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- memory cell
- gate
- electrically connected
- source
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 479
- 239000000463 material Substances 0.000 claims description 146
- 239000000758 substrate Substances 0.000 claims description 91
- 230000015572 biosynthetic process Effects 0.000 claims description 64
- 239000003990 capacitor Substances 0.000 claims description 62
- 239000013078 crystal Substances 0.000 claims description 53
- 229910052738 indium Inorganic materials 0.000 claims description 46
- 239000012535 impurity Substances 0.000 claims description 43
- 229910052725 zinc Inorganic materials 0.000 claims description 42
- 229910052733 gallium Inorganic materials 0.000 claims description 27
- 238000009413 insulation Methods 0.000 claims description 27
- 229910052732 germanium Inorganic materials 0.000 claims description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 10
- 210000004027 cell Anatomy 0.000 claims 52
- 210000005056 cell body Anatomy 0.000 claims 1
- 239000010410 layer Substances 0.000 description 611
- 239000010408 film Substances 0.000 description 130
- 239000011701 zinc Substances 0.000 description 104
- 238000010438 heat treatment Methods 0.000 description 97
- 125000004429 atom Chemical group 0.000 description 88
- 238000000034 method Methods 0.000 description 70
- 125000004430 oxygen atom Chemical group O* 0.000 description 57
- 229910052760 oxygen Inorganic materials 0.000 description 47
- 239000001301 oxygen Substances 0.000 description 47
- 229910007541 Zn O Inorganic materials 0.000 description 44
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 44
- 229910052751 metal Inorganic materials 0.000 description 40
- 239000002184 metal Substances 0.000 description 39
- 230000002829 reductive effect Effects 0.000 description 38
- 238000004544 sputter deposition Methods 0.000 description 31
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 30
- 230000001965 increasing effect Effects 0.000 description 28
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 27
- 238000010586 diagram Methods 0.000 description 27
- 229910052718 tin Inorganic materials 0.000 description 26
- 229910052719 titanium Inorganic materials 0.000 description 23
- 239000010936 titanium Substances 0.000 description 23
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 22
- 229910052735 hafnium Inorganic materials 0.000 description 21
- 229910044991 metal oxide Inorganic materials 0.000 description 21
- 150000004706 metal oxides Chemical class 0.000 description 21
- 229910052782 aluminium Inorganic materials 0.000 description 20
- 238000003860 storage Methods 0.000 description 20
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 19
- 230000007547 defect Effects 0.000 description 19
- 230000005669 field effect Effects 0.000 description 19
- 238000007667 floating Methods 0.000 description 19
- 239000007789 gas Substances 0.000 description 19
- 229910052739 hydrogen Inorganic materials 0.000 description 19
- 239000000203 mixture Substances 0.000 description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 18
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 18
- 239000001257 hydrogen Substances 0.000 description 18
- 230000006870 function Effects 0.000 description 17
- 150000002736 metal compounds Chemical group 0.000 description 17
- 229910052786 argon Inorganic materials 0.000 description 16
- 238000005530 etching Methods 0.000 description 16
- 229910000449 hafnium oxide Inorganic materials 0.000 description 15
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 15
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 15
- 229910052757 nitrogen Inorganic materials 0.000 description 14
- 239000002356 single layer Substances 0.000 description 14
- 238000012360 testing method Methods 0.000 description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 13
- 229910000420 cerium oxide Inorganic materials 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 13
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 229910052721 tungsten Inorganic materials 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 238000000151 deposition Methods 0.000 description 12
- 238000005259 measurement Methods 0.000 description 12
- 238000004364 calculation method Methods 0.000 description 11
- 239000012212 insulator Substances 0.000 description 11
- 238000005498 polishing Methods 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 11
- 239000011787 zinc oxide Substances 0.000 description 11
- 239000000956 alloy Substances 0.000 description 10
- 230000008021 deposition Effects 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 238000005240 physical vapour deposition Methods 0.000 description 10
- 229910045601 alloy Inorganic materials 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 239000011261 inert gas Substances 0.000 description 8
- 230000010354 integration Effects 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- 229910052712 strontium Inorganic materials 0.000 description 8
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 229910052684 Cerium Inorganic materials 0.000 description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 7
- 229910020994 Sn-Zn Inorganic materials 0.000 description 7
- 229910009069 Sn—Zn Inorganic materials 0.000 description 7
- 238000002441 X-ray diffraction Methods 0.000 description 7
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 7
- 238000006356 dehydrogenation reaction Methods 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 7
- -1 hafnium nitride Chemical class 0.000 description 7
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 239000011241 protective layer Substances 0.000 description 7
- 229910052715 tantalum Inorganic materials 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 208000005156 Dehydration Diseases 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 230000018044 dehydration Effects 0.000 description 6
- 238000006297 dehydration reaction Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 6
- 229910018137 Al-Zn Inorganic materials 0.000 description 5
- 229910018573 Al—Zn Inorganic materials 0.000 description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 239000011777 magnesium Substances 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 5
- 229910052707 ruthenium Inorganic materials 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 206010021143 Hypoxia Diseases 0.000 description 4
- 229910020868 Sn-Ga-Zn Inorganic materials 0.000 description 4
- 229910006404 SnO 2 Inorganic materials 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 4
- 229910052746 lanthanum Inorganic materials 0.000 description 4
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910018120 Al-Ga-Zn Inorganic materials 0.000 description 3
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 3
- 229910019092 Mg-O Inorganic materials 0.000 description 3
- 229910019395 Mg—O Inorganic materials 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 229910020833 Sn-Al-Zn Inorganic materials 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 229910001195 gallium oxide Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 3
- 239000010955 niobium Substances 0.000 description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 239000003381 stabilizer Substances 0.000 description 3
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- 229910052720 vanadium Inorganic materials 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910020944 Sn-Mg Inorganic materials 0.000 description 2
- 229910005728 SnZn Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910000611 Zinc aluminium Inorganic materials 0.000 description 2
- 229910009369 Zn Mg Inorganic materials 0.000 description 2
- 229910007573 Zn-Mg Inorganic materials 0.000 description 2
- SGYYQOJBJLXEEG-UHFFFAOYSA-N [O-2].[Zn+2].[La+3] Chemical compound [O-2].[Zn+2].[La+3] SGYYQOJBJLXEEG-UHFFFAOYSA-N 0.000 description 2
- AZWHFTKIBIQKCA-UHFFFAOYSA-N [Sn+2]=O.[O-2].[In+3] Chemical compound [Sn+2]=O.[O-2].[In+3] AZWHFTKIBIQKCA-UHFFFAOYSA-N 0.000 description 2
- HXFVOUUOTHJFPX-UHFFFAOYSA-N alumane;zinc Chemical compound [AlH3].[Zn] HXFVOUUOTHJFPX-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- BCZWPKDRLPGFFZ-UHFFFAOYSA-N azanylidynecerium Chemical compound [Ce]#N BCZWPKDRLPGFFZ-UHFFFAOYSA-N 0.000 description 2
- AJXBBNUQVRZRCZ-UHFFFAOYSA-N azanylidyneyttrium Chemical compound [Y]#N AJXBBNUQVRZRCZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 238000010891 electric arc Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000007733 ion plating Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 150000003608 titanium Chemical class 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- AZLFKSIOPSJXLW-UHFFFAOYSA-H C(CC(O)(C(=O)[O-])CC(=O)[O-])(=O)[O-].[La+3].[Ce+3].C(CC(O)(C(=O)[O-])CC(=O)[O-])(=O)[O-] Chemical compound C(CC(O)(C(=O)[O-])CC(=O)[O-])(=O)[O-].[La+3].[Ce+3].C(CC(O)(C(=O)[O-])CC(=O)[O-])(=O)[O-] AZLFKSIOPSJXLW-UHFFFAOYSA-H 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 108010083687 Ion Pumps Proteins 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910000410 antimony oxide Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- BWKOZPVPARTQIV-UHFFFAOYSA-N azanium;hydron;2-hydroxypropane-1,2,3-tricarboxylate Chemical compound [NH4+].OC(=O)CC(O)(C(O)=O)CC([O-])=O BWKOZPVPARTQIV-UHFFFAOYSA-N 0.000 description 1
- QKYBEKAEVQPNIN-UHFFFAOYSA-N barium(2+);oxido(oxo)alumane Chemical compound [Ba+2].[O-][Al]=O.[O-][Al]=O QKYBEKAEVQPNIN-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 150000002290 germanium Chemical class 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- XMHIUKTWLZUKEX-UHFFFAOYSA-N hexacosanoic acid Chemical compound CCCCCCCCCCCCCCCCCCCCCCCCCC(O)=O XMHIUKTWLZUKEX-UHFFFAOYSA-N 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 239000003446 ligand Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- VTRUBDSFZJNXHI-UHFFFAOYSA-N oxoantimony Chemical compound [Sb]=O VTRUBDSFZJNXHI-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
- 150000003746 yttrium Chemical class 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
- Dram (AREA)
Description
本發明之一實施例係有關一種使用半導體元件之半導體裝置，及一種用以驅動半導體裝置之方法。
使用半導體元件之儲存裝置被廣泛地分類為兩種類型：一種當停止供電時即喪失已儲存資料的揮發性裝置、及一種當不供電時仍保留(retain)已儲存資料的非揮發性裝置。
揮發性儲存裝置之典型範例為DRAM(動態隨機存取記憶體)。DRAM係儲存資料以使得一包括於記憶體元件中之電晶體被選擇且電荷被儲存於電容中。
當從DRAM讀取資料時，電容中之電荷係依據上述原理而喪失；因此，每當讀出資料時即需要另一寫入操作。此外，因為當電晶體處於關狀態時漏電流(關狀態電流)等係流動於一包括在記憶體元件中之電晶體的源極與汲極之間，所以即使未選擇該電晶體仍有電荷流入或流出，其使得資料保存(holding)週期很短。為了該原因，需要另一寫入操作(更新操作)於既定的間隔上，且難以充分地減少電力耗損。再者，因為當停止供電時便喪失已儲存資料，所以需要一種使用磁性材料或光學材料之額外儲存裝置來長時間保存資料。
揮發性儲存裝置之另一範例為一種SRAM(靜態隨機存取記憶體)。SRAM係藉由使用一種諸如正反器等電路來保留已儲存資料，而因此不需要更新操作。這表示SRAM具有超越DRAM之優點。然而，因為使用諸如正反器等而增加了每一儲存容量之成本。此外，如同DRAM，當停止供電時便喪失了SRAM中之已儲存資料。
非揮發性儲存裝置之一典型範例為快閃記憶體。快閃記憶體包括一介於電晶體中的閘極電極與通道形成區之間的浮動閘，並藉由將電荷保存於浮動閘中以儲存資料。因此，快閃記憶體具有優點如下：資料保存週期極長(幾乎為永遠)且不需要揮發性儲存裝置中所必要的更新操作(例如，參見專利文件1)。
然而，記憶體元件中所包括之閘極絕緣層係由於寫入時所產生之穿隧電流而惡化，以致記憶體元件在既定次數的寫入操作之後便停止其功能。為了抑制此問題之不當效果，例如，利用一種方法，其中記憶體元件之寫入操作的次數被等化。然而，需要複雜的周邊電路以實現此方法。此外，利用此一方法並未解決壽命之基本問題。換言之，快閃記憶體並不適於其中頻繁地寫入資料之應用。
此外，需要高電壓以將電荷注入浮動閘或移除電荷，且需要其一電路。因此，有高電力耗損的問題。再者，花費相當長的時間以注入或移除電荷，且不易以較高速度執行寫入及抹除。
再者，針對上述快閃記憶體，為了增加儲存容量，提議了一種「多級」快閃記憶體，其中具有比兩級更多級的資料被儲存於一記憶體胞中(例如，參見專利文件2)。
[參考]
專利文件1：日本公告專利申請案編號S57-105889
專利文件2：日本公告專利申請案編號H11-25682
多級記憶體裝置使用隨著儲存容量而增加之許多電壓值，而因此增加了所需的電路之數目，其導致尺寸之增長及成本之增加。此為多級記憶體裝置之問題。
有鑑於該問題，此處揭露之本發明的一實施例之一目的係提供一種具有新穎結構之半導體裝置，其中即使當不供電時仍可保留已儲存資料，且對於寫入之次數並無限制。此外，另一目的係藉由利用該新穎結構以簡化半導體裝置並增加每單位面積之儲存容量。
於本說明書中所揭露之一種執行多級寫入操作的半導體裝置中，沿著一使用包括氧化物半導體層之電晶體的記憶體胞之位元線，配置一用以控制用於寫入操作之寫入電晶體的開/關之信號線。再者，針對半導體裝置之驅動方法，使用(亦於寫入操作中)一在讀取操作時被供應至電容之電壓以執行多級寫入操作。
於一使用包括氧化物半導體層之電晶體的多級記憶體中，在依據待寫入資料以將一適當電位提供至一記憶體之電容的同時執行一寫入操作，而藉此可將一相應於待寫入資料之電位提供至一浮動節點而不改變寫入電壓。換言之，無須依據待寫入資料以設定寫入電壓，仍可控制其被提供至記憶體之電容的電壓，而藉此可執行多級操作。因此，可省略一用以控制寫入電壓之電路，以致可簡化電路架構。
一種用於記憶體胞之電晶體為一具有當作半導體層之材料的電晶體，該材料可顯著地減少關狀態電流，例如，一種寬間隙材料(明確地，例如，一種具有大於3 eV之能隙Eg的半導體材料)。因為氧化物半導體材料為寬間隙半導體材料，所以其可構成一種具有包括氧化物半導體層之電晶體的半導體裝置之一部分。當使用一種可充分地減少電晶體之關狀態電流的半導體材料時，資料可被保存一段長時期。
本說明書中所揭露之半導體裝置的一實施例係一種半導體裝置，包含：一來源線；一位元線；m字元線；一第一信號線；一第二信號線；一第一選擇線；一第二選擇線；串聯於該來源線與該位元線之間的第一至第m記憶體胞；一第一選擇電晶體，其閘極終端係電連接至該第一選擇線；及一第二選擇電晶體，其閘極終端係電連接至該第二選擇線。且每一該第一至第m記憶體胞包含：一第一電晶體，其包括第一閘極終端、第一源極終端、及第一汲極終端；一第二電晶體，其包括第二閘極終端、第二源極終端、及第二汲極終端；及一電容，該第一電晶體係形成於一包括半導體層之基底上；該第二電晶體係形成包括一氧化物半導體材料；該來源線係經由該第二選擇電晶體而電連接至該第m記憶體胞之該第一源極終端；該位元線係經由該第一選擇電晶體而電連接至該第一記憶體胞之該第一汲極終端；該第一信號線係電連接至該第二汲極終端；該第二信號線係電連接至該第二閘極終端；第l(l為從2至m之一自然數)記憶體胞之第一汲極終端係電連接至第(l-1)記憶體胞之第一源極終端；第k(k為從l至m之一自然數)字元線係電連接至第k記憶體胞之電容的一終端；第k記憶體胞之第二源極終端係電連接至第k記憶體胞之第一閘極終端及第k記憶體胞之電容的另一終端。
本說明書中所揭露之半導體裝置的一實施例係一種半導體裝置，包含：一來源線；一位元線；m字元線；一第一信號線；一第二信號線；一選擇線；串聯於該來源線與該位元線之間的第一至第m記憶體胞；及一選擇電晶體，其閘極終端係電連接至該選擇線。且每一該第一至第m記憶體胞包含：一第一電晶體，其包括第一閘極終端、第一源極終端、及第一汲極終端；一第二電晶體，其包括第二閘極終端、第二源極終端、及第二汲極終端；及一電容，該第一電晶體係形成於一包括半導體材料之基底上；該第二電晶體係形成包括一氧化物半導體層；該來源線係經由該選擇電晶體而電連接至該第m記憶體胞之該第一源極終端；該位元線係電連接至該第一記憶體胞之該第一汲極終端；該第一信號線係電連接至該第二汲極終端；該第二信號線係電連接至該第二閘極終端；第l(l為從2至m之一自然數)記憶體胞之第一汲極終端係電連接至第(l-1)記憶體胞之第一源極終端；第k(k為從l至m之一自然數)字元線係電連接至第k記憶體胞之電容的一終端；以及第l記憶體胞之第二汲極終端係電連接至第(l-1)記憶體胞之第一閘極終端、第(l-1)記憶體胞之第二源極終端、及第(l-1)記憶體胞之電容的另一終端。
於任何上述實施例中，第一電晶體可被組態成包括：一通道形成區，其係設於包括半導體材料之基底上；雜質區，其係配置以將該通道形成區插入其間；一第一閘極絕緣層，其係位於該通道形成區之上；及一第一閘極電極，其係重疊與該通道形成區並設於該第一閘極絕緣層之上。
此外，於本說明書等中，諸如「電極」或「佈線」等術語並不限制其功能。例如，「電極」有時被使用為「佈線」之部分，反之亦然。再者，術語「電極」或「佈線」可包括其中以集成方式形成複數「電極」或「佈線」之情況。
例如，當使用相反極性之電晶體時或當電路操作中之電流流向改變時，「源極」和「汲極」之功能有時被互相取代。因此，術語「源極」和「汲極」可被可交換地使用於本說明書中。
注意：於本說明書等中，術語「電連接」包括其中經由具有某電功能之物體以連接組件的情況。對於「具有某電功能之物體」並無特別限制，只要電信號可被傳輸並接收於相連的組件之間。「具有某電功能之物體」的範例為一種切換元件(諸如電晶體、電阻、電感、電容等)、及一種具有如同電極和佈線等多樣功能的元件。
於一種使用包括氧化物半導體層之電晶體的多級記憶體中，在依據待寫入資料以將適當電位提供至記憶體之電容的同時執行寫入操作，而藉此可將一相應於該資料之電位提供至一浮動節點而不改變寫入電壓。因此，可省略一用以控制寫入電壓之電路，以致可簡化電路架構。
因為一包括氧化物半導體之電晶體的關狀態電流極低，所以利用該電晶體可將已儲存資料保存一段極長的時間。換言之，可充分地減少電力耗損，因為更新操作變為不需要或者更新操作之頻率可為極低。此外，即使當不供電時仍可保存已儲存資料一段長週期(注意：電位最好是是固定的)。
此外，依據本發明之一實施例的半導體裝置不需要高電壓來寫入資料，且沒有元件惡化之問題。例如，不同於傳統的非揮發性記憶體，不需要將電子輸入或提出一浮動閘，而因此完全不會發生諸如閘極絕緣層之惡化等問題。換言之，依據本發明之一實施例的半導體裝置對於寫入之次數(其為傳統非揮發性記憶體之問題)並無限制，而因此顯著地增進了其可靠性。再者，根據電晶體之開狀態或關狀態以寫入資料，藉此可輕易地實現高速操作。此外，有一項不需要用以抹除資料之操作的優點。
因為包括氧化物半導體以外之材料的電晶體可在足夠高的速度下操作，所以利用該電晶體與一種包括氧化物半導體之電晶體的組合之半導體裝置可輕易地執行高速操作(例如，讀取資料)。此外，包括氧化物半導體以外之材料的電晶體可理想地實現多種需要高速操作的電路(諸如邏輯電路或驅動器電路)。
因此，藉由提供包括氧化物半導體以外之材料的電晶體(廣義而言，能夠在足夠高的速度下操作之電晶體)及包括氧化物半導體的電晶體(廣義而言，其關狀態電流夠低之電晶體)，可達成一種具有新穎特徵之半導體裝置。
於下文中，將參考圖形以描述本發明之實施例。注意：本發明不限於以下描述，且那些熟悉此項技藝人士將輕易地瞭解其模式及細節可用多種不同方式修改而不背離本發明之精神及範圍。因此，本發明不應解讀為侷限於以下實施例之描述。
注意：在某些情況下，描繪於圖形等中所顯示之各結構的位置、尺寸、範圍等並未精確地表示，以利於瞭解。因此，本發明不必限定於圖形等中所揭露之位置、尺寸、範圍等。
注意：於本說明書等中，諸如「第一」、「第二」、及「第三」等序數是用來避免組件間的混淆，且這些術語不會在數字上限制組件。
(實施例1)
於本實施例中，將參考圖1、圖2A-1、2A-2、和2B、圖3、圖4、圖5、圖6、圖7、及圖8以描述依據本發明之一實施例的半導體裝置之電路架構及操作。注意：於每一電路圖中，於某些情況下，「OS」被寫入一電晶體內部以指示該電晶體包括一氧化物半導體。
於本實施例之半導體裝置中，一用以控制寫入電晶體之開/關來執行一寫入操作於一記憶體胞上的信號線係沿著一位元線而配置。此外，於半導體裝置之驅動方法中，使用(亦於寫入操作中)一在讀取操作時被供應至電容之電壓以執行多級寫入操作。
<基本電路>
首先，將參考圖2A-1、2A-2、和2B以描述一基本電路架構及其操作。於圖2A-1所示之半導體裝置中，一第一佈線(第一線)被電連接至一電晶體160之源極電極(或汲極電極)。一第二佈線(第二線)被電連接至電晶體160之汲極電極(或源極電極)。此外，一第三佈線(第三線)和一電晶體162之源極電極(或汲極電極)被彼此電連接，以及一第四佈線(第四線)和電晶體162之閘極電極被彼此電連接。此外，電晶體160之閘極電極和電晶體162之汲極電極(或源極電極)被電連接至一電容164之一電極，以及一第五佈線(第五線)和電容164之另一電極被彼此電連接。
於此，例如，一包括氧化物半導體之電晶體被使用為電晶體162。一包括氧化物半導體之電晶體具有明顯小的關電流之特性。為了該原因，電晶體160之閘極電極的電位可藉由關閉電晶體162而被保存一段極長的時間。電容164之提供有助於其供應給電晶體160之閘極電極的電荷之保存以及已儲存資料之讀取。
注意：對於電晶體160並無特別限制。有關增加讀取資料之速度，最好是使用(例如)一種具有高切換速率之電晶體，諸如一種使用單晶矽所形成之電晶體。
另一方面，可利用一種結構，其中並未提供電容164，如圖2B中所示者。
圖2A-1中之半導體裝置係利用一種特性，其中電晶體160之閘極電極的電位可被保存，藉此可執行資料之寫入、保存、及讀取如下。
首先，將描述資料之寫入及保存。首先，第四佈線之電位被設為電晶體162被打開之電位，以致電晶體162被打開。因此，第三佈線之被供應至電晶體160之閘極電極和電容164。亦即，一預定的電荷被提供至電晶體160之閘極電極(寫入操作)。於此，用於供應兩不同電位的電荷之一(於下文中，用於供應低電位之電荷被稱為電荷QL而用於供應高電位之電荷被稱為電荷QH)被提供至電晶體160之閘極電極。注意：可應用其提供三種或更多不同電位之電荷以增進儲存容量。之後，第四佈線之電位被設為電晶體162被關閉之電位，以致電晶體162被關閉。因此，其提供至電晶體160之閘極電極的電荷被保存(儲存操作)。
因為電晶體162之關電流是明顯很小，所以電晶體160閘極電極的電荷被保存一段長時間。
接下來，將描述資料之讀取操作。藉由將適當電位(讀取電位)供應至第五佈線而同時將預定電位(恆定電位)供應至第一佈線，則第二佈線之電位係根據電晶體160之閘極電極中所保存之電荷量而改變。此係因為(一般而言)當電晶體160為n通道電晶體時，在其中QH被提供至電晶體160之閘極電極的情況下之一明顯臨限電壓Vth_H係低於在其中QL被提供至電晶體160之閘極電極的情況下之一明顯臨限電壓Vth_L。於此，明顯臨限電壓指的是第五佈線之電位，其被用以打開電晶體160。因此，第五佈線之電位被設為介於Vth_H與Vth_L之中間的V0，藉此可決定其提供至電晶體160之閘極電極的電荷。例如，在其中QH被應用於寫入操作之情況下，當第五佈線之電位被設為V0(>Vth_H)時，則電晶體160被打開。在其中QL被應用於寫入操作之情況下，即使當第五佈線之電位被設為V0(<Vth_L)時，電晶體160仍保持為關。因此，可藉由決定第二佈線之電位以讀取已儲存資料。
注意：在其中記憶體胞被排列以供使用之情況下，僅有所欲的記憶體胞之資料應被讀取。當一預定記憶體胞之資料被讀取而其他記憶體胞之資料未被讀取時，在其中電晶體160被並聯之情況下，其並非用於讀取資料之目標的記憶體胞中之第五佈線可被供應以一使電晶體160被關閉之電位(亦即，低於Vth_H之電位)，而不管閘極電極之狀態。另一方面，在其中電晶體160被串聯之情況下，第五佈線可被供應以一使電晶體160被打開之電位(亦即，高於Vth_L之電位)，而不管閘極電極之狀態。
接下來，將描述資料之再寫入操作。資料之再寫入操作被執行以類似於資料之寫入和保存的操作之方式。亦即，第四佈線之電位被設為允許電晶體162被打開之電位，藉此電晶體162被打開。因此，第三佈線之電位(關於新資料之電位)被供應至電晶體160之閘極電極和電容164。之後，第四佈線之電位被設為允許電晶體162被關閉之電位，藉此電晶體162被關閉。因此，關於新資料之電荷被供應至電晶體160之閘極電極。
於依據此處揭露之發明的一實施例之半導體裝置中，可藉由如上所述之資料的另一寫入操作以直接將資料再寫入。因此，利用快閃記憶體中所需之高電壓以從浮動閘提取電荷之操作是不需要的，而因此可抑制操作速度之減少，其係歸因於抹除操作。換言之，可實現半導體裝置之高速操作。
注意：電晶體162之汲極電極(或源極電極)被電連接至電晶體160之閘極電極，藉此具有類似於用於非揮發性記憶體元件之浮動閘型電晶體的浮動閘之效果。於本說明書中，電晶體162之汲極電極(或源極電極)所被電連接至電晶體160之閘極電極的部分被稱為浮動節點(節點FG)。當電晶體162被關閉時，節點FG可被視為嵌入一絕緣體中且電荷被保存於節點FG中。包括氧化物半導體之電晶體162的關狀態電流係小於或等於一包括矽半導體等之電晶體之關狀態電流的十萬分之一；因此由於電晶體162之漏電流而累積在節點FG中之電荷的損失是可忽略的。亦即，利用包括氧化物半導體之電晶體162，可實現一種可保存資料而無須供電的非揮發性記憶體裝置。
例如，當電晶體162之關電流為10 zA(1 zA(zepto安培)為1×10-21 A)或更小，於室溫(25℃)且電容164之電容值約為10 fF，則資料可被儲存104秒或更久。無需贅述的：保存時間係取決於電晶體特性及電容值。
此外，依據本發明之一實施例的半導體裝置並沒有閘極絕緣層(隧道絕緣膜)之惡化的問題，其為傳統浮動閘電晶體之問題。亦即，可解決由於將電子注入浮動閘所造成之閘極絕緣層的惡化之問題，其曾為很有問題的。此表示原則上對於寫入之次數並無限制。再者，傳統浮動閘電晶體中用於寫入或抹除所需的高電壓並不需要。
諸如圖2A-1中所示之半導體裝置中的電晶體之組件可被視為包括暫存器及電容，如圖2A-2中所示。亦即，於圖2A-2中，電晶體160和電容164各被視為電阻和電容。R1和C1分別代表電容164之電阻值和電容值。電阻值R1相應於其取決於電容164中所包括之絕緣層的電阻值。此外，R2和C2分別代表電容160之電阻值和電容值。電阻值R2相應於其取決於當160被打開時之絕緣層的電阻值。電容值C2相應於所謂的閘極電容值之電容值(形成於閘極電極與源極電極或汲極電極之間的電容值，以及形成於閘極電極與通道形成區之間的電容值)。
電荷保存週期(亦稱為資料保存週期)主要是由電晶體162之關狀態電流所決定，於其中電晶體162之閘極漏電流夠小、R1高於或等於ROS(R1≧ROS)且R2高於或等於ROS(R2≧ROS)之條件下，其中ROS為當電晶體162處於關狀態時介於源極電極與汲極電極之間的電阻值(亦稱為有效電阻值)。
另一方面，當上述條件未滿足時，則即使電晶體162之關電流夠小仍難以確保其保存週期。這是因為除了電晶體162之關狀態電流以外的漏電流(例如，產生於電晶體160的源極電極與閘極電極之間的漏電流)很大。因此，可以說最好是本實施例中所揭露之半導體裝置滿足上述R1≧ROS及R2≧ROS的關係。
另一方面，希望C1和C2滿足C1≧C2(C1大於或等於C2)。這是因為藉由增加C1，則第五佈線之電位可被有效地供應至節點FG在當節點FG中之電位係由第五佈線所控制時，而因此可使介於其供應至第五佈線之電位(例如，讀取之電位與非讀取之電位)間的差異變小。
如上所述，當滿足上述關係時，可實現一種更理想的半導體裝置。注意：R1和R2係由電晶體160之閘極絕緣層及電容164之絕緣層所控制。同理適用於C1和C2。因此，閘極絕緣層之材料、厚度等被適當地設定以滿足上述關係。
於本實施例所述之半導體裝置中，節點FG之操作係類似於快閃記憶體等中之浮動閘電晶體的浮動閘，但本實施例中之節點FG具有一項基本上不同於快閃記憶體等中之浮動閘的特徵。
於快閃記憶體中，因為供應至控制閘之電位高，所以必須保持各胞之間的適當距離，以防止該電位影響相鄰胞之浮動閘。此為半導體裝置之高度集成的阻礙因素之一。此因素係歸因於快閃記憶體之基本原理，其中穿隧電流在供應高電場時流動。
反之，依據本實施例之半導體裝置係藉由一包括氧化物半導體之電晶體的切換來操作且並不使用藉由穿隧電流之電荷注入的上述原理。亦即，用於電荷注入之高電場是不需要的，不同於快閃記憶體。因此，不需要考量對於相鄰胞之來自一控制閘之高電場的影響，其有助於高度集成。
此外，亦較快閃記憶體更有利的是不需要高電場且不需要大型周邊電路(諸如升壓電路)。例如，依據本實施例之供應至記憶體胞的最高電壓(介於同時供應至記憶體胞之終端的最高電位與最低電位之間的差異)可為5 V或更低，最好是3 V或更低，於其中資料之兩級(一位元)被寫入的情況下之記憶體胞中。
於其中電容164中所包括之絕緣層的介電常數ε r1係不同於電晶體160中所包括之絕緣層的介電常數ε r2的情況下，C1可被輕易地變為大於或等於C2(C1≧C2)，而S1(其為電容164中所包括之絕緣層的面積)和S2(其為形成電晶體160之閘極電容的絕緣層之面積)係滿足其中2‧S2大於或等於S1(2‧S2≧S1)之關係，(理想地S2係大於或等於S1(S2≧S1))。亦即，易於滿足C1≧C2而同時電容164中所包括之絕緣層的面積為小。明確地，例如，由高k材料(諸如氧化鉿)所形成之膜、或由高k材料(諸如氧化鉿)所形成之膜與由氧化物半導體所形成之膜的堆疊層結構被用於電容164中所包括之絕緣層，以致εr1可被設為10或更大，最好是15或更大；而氧化矽被用於其形成電晶體160之閘極電容的絕緣層，以致εr2可被設為3至4。
此等結構之組合致能依據本發明之一實施例的半導體裝置之較高度的集成。
注意：除了集成之程度的增加以外，可利用一種多級技術以增加半導體裝置之儲存容量。例如，三或更多級的資料被寫入一記憶體胞，藉此可增加儲存容量，相較於其中寫入兩級(一位元)之情況下的儲存容量。可藉由(例如)提供除了電荷QL和電荷QH之外的電荷Q(其係不同於用以供應低電位之電荷QL及用以供應高電位之電荷QH)至第一電晶體之閘極電極以達成多級技術。於該情況下，即使於一種具有相當大尺寸的電路架構中，仍可確保足夠的儲存容量。
接下來，將參考圖1、圖3、圖4、圖5、圖6、圖7、和圖8以描述一種於圖2A-1、2A-2和2B中所示之電路所應用的更明確的電路架構。
圖1係一種包括m(列)(於垂直方向)x n(行)(於水平方向)記憶體胞190之半導體裝置的電路圖之範例。圖1中之記憶體胞190的架構係類似於圖2A-1中之架構。亦即，圖2A-1中之第一佈線係相應於圖1中之位元線BL；圖2A-1中之第二佈線係相應於圖1中之來源線SL；圖2A-1中之第三佈線係相應於圖1中之第一信號線S1；圖2A-1中之第四佈線係相應於圖1中之第二信號線S2；以及圖2A-1中之第五佈線係相應於圖1中之字元線WL。注意：於圖1中，記憶體胞190中之電晶體160係於行方向上串聯。因此，僅有第一列中之記憶體胞190被連接至位元線BL而無其他記憶體胞190插入其間，且僅有第m列中之記憶體胞190被連接至來源線SL而無其他記憶體胞190插入其間。其他列中之記憶體胞190係透過相同行中之其他記憶體胞190而被電連接至位元線BL和來源線SL。
圖1中所示之半導體裝置包括m(m為大於或等於2之整數)字元線WL；n(n為大於或等於2之整數)位元線BL；第一信號線S1；n第二信號線S2；一具有配置成m(列)(於垂直方向)x n(行)(於水平方向)之矩陣的記憶體胞190之記憶體胞陣列；一選擇線G_1和一選擇線G_2；n選擇電晶體180，其係沿著選擇線G_1而配置於位元線BL與第一列中的記憶體胞190之間且其閘極電極係電連接至選擇線G_1；及n選擇電晶體182，其係沿著選擇線G_2而配置於第m列中記憶體胞190與來源線SL之間且其閘極電極係電連接至選擇線G_2。
亦即，位元線BL係經由選擇電晶體180而被電連接至第一列中之記憶體胞190中的電晶體160之汲極電極。此外，來源線SL係經由選擇電晶體182而被電連接至第m列中之記憶體胞190中的電晶體160之源極電極。第一信號線S1係電連接至所有電晶體之汲極電極，第k行中之第二信號線S2_k(k為從1至n之自然數)係電連接至第k行中之記憶體胞190中的電晶體162之閘極電極。第k列中之字元線WL係電連接至第k列中之記憶體胞190中的電容164之一側上的電極。
此外，第二信號線S2係平行於位元線，且係電連接至相鄰記憶體胞190中之電晶體162。
圖1中所示之半導體裝置的第k列中之每一記憶體胞190中的節點FG係相同於圖2A-1中所示的結構。於此，包括氧化物半導體之電晶體162具有明顯小的關狀態電流於第k列中，於圖1所示之半導體裝置的記憶體胞190中，藉由關閉電晶體162(如同圖2A-1中所示之半導體裝置)則可保存節點FG之電位一段長時間。
此外，記憶體胞190中之電晶體162的閘極電極係電連接至第二信號線S2(其係平行於位元線)，而藉此得以進行使用其提供至電容164之電壓的寫入操作。因此，同樣於其中將多級資料寫入記憶體胞190之情況下，可省略周邊電路(諸如控制寫入電壓之電路)，因為其供應至電晶體162之汲極電極的電壓不需要相應於寫入資料而改變。
注意：不一定要提供選擇線G_1、選擇線G_2、選擇電晶體180、及選擇電晶體182。可省略選擇線G_1和選擇電晶體180。另一方面，可省略選擇線G_2和選擇電晶體182。例如，如圖3中所示，可利用一種結構，其中僅提供一相應於選擇線G_2之選擇線G和選擇電晶體182。
再者，如圖4中所示，一記憶體胞190中之電晶體162的源極電極與其相鄰記憶體胞190中之電晶體162的汲極電極可被串聯。注意：不一定要提供選擇線G_1、選擇線G_2、選擇電晶體180、及選擇電晶體182。可省略選擇線G_1和選擇電晶體180。另一方面，可省略選擇線G_2和選擇電晶體182。例如，如圖5中所示，可利用一種結構，其中僅提供一相應於選擇線G_2之選擇線G和選擇電晶體182。
圖5中所示之半導體裝置中的資料寫入、保存、和讀取操作基本上類似於圖2之情況下的那些操作。注意：資料寫入被執行於各行上。此係因為記憶體胞190中之電晶體160的閘極電極是藉由第二信號線S2而連接至相鄰記憶體胞190中之電晶體162的閘極電極，而因此難以執行寫入操作於各記憶體胞190上。解釋一範例以當作特定寫入操作之範例，其中電位V1、V2、V3、及參考電位GND(VDD>V3>V2>V2>GND=0V)之任一被提供至節點FG；然而，提供至節點FG之電位間的關係並不限定於該範例。當電位V1、V2、和V3被提供至節點FG時所保存之資料被個別稱為資料「1」、「2」、及「3」，而當參考電位GND被提供至節點FG時所保存之資料被稱為資料「0」。
首先，一電位被提供至一資料所被寫入之行的記憶體胞190中之電容164，依據待寫入資料。電位V4(足夠高的電位，例如VDD)被提供至該相同行之第二信號線S2以致其資料所被寫入之記憶體胞190的電晶體162被打開，而藉此寫入資料。注意：將用於經由電晶體162而從第一信號線S1供應電荷至節點FG的寫入電壓被稱為Von。於此，Von係一甚大於其連接至位元線之選擇電晶體182的臨限電壓之電壓。
當資料「0」被寫入記憶體胞190時，Von被提供至電容164。當資料「1」被寫入記憶體胞190時，-(V1-Von)被提供至電容164。當資料「2」被寫入記憶體胞190時，-(V2-Von)被提供至電容164。當資料「3」被寫入記憶體胞190時，-(V3-Von)被提供至電容164。此刻，無論任何電壓被供應至電容164，電壓Von即在寫入之時刻被供應至節點FG。
於此情況下，當資料「1」被寫入時，GND被提供至164以供資料寫入，而藉此周邊電路可被更為簡化。換言之，藉由利用V1=Von，待調整之電壓的數目被減一，而藉此周邊電路可被更為簡化。
資料保存操作被執行如下：將連接至記憶體胞190(其為用以保存資料之目標)之第二信號線S2的電位設為GND。當第二信號線S2之電位被固定至GND時，節點FG之電位即於寫入之時刻被固定至該電位。換言之，於其中將資料寫入之記憶體胞190中，節點FG之電位為Von，於其中依據待寫入資料之電位被提供至電容164之狀態下。因此，在電位Von被提供至節點FG而因此節點FG處於浮動狀態之後，電容164之電位被轉變為GND。此刻，其中有資料「1」被寫入之記憶體胞190中的節點FG之電位是V1，其中有資料「2」被寫入之記憶體胞190中的節點FG之電位是V2，其中有資料「3」被寫入之記憶體胞190中的節點FG之電位是V3，及其中有資料「0」被寫入之記憶體胞190中的節點FG之電位是參考電位GND。
因為GND被供應至第二信號線S2，所以即使當資料「1」、資料「2」、及資料「3」之任一被寫入時電晶體162仍被關閉。因為電晶體162之關狀態電流明顯很小，所以電晶體160之閘極電極的電荷被保存一段長時間。以此方式，完成寫入任意行之操作。
資料讀取操作被執行如下：將連接至記憶體胞190(其為用以讀取資料之目標)之字元線WL的電位設為GND、-(V1-Von)、及-(V2-Von)之任一，並將連接至記憶體胞190(其非為用以讀取資料之目標)之字元線WL的電位設為Von，及將選擇線G_1和選擇線G_2之電位設為V4。
當將連接至記憶體胞190(其為用以讀取資料之目標)之字元線WL的電位設為GND時，則電晶體160被打開在當資料「1」、資料「2」、及資料「3」之任一被供應至記憶體胞190(其為用以讀取資料之目標)之節點FG時。另一方面，電晶體160被關閉在當資料「0」之GND被供應至節點FG時。
類似地，當連接至記憶體胞190(其為用以讀取資料之目標)之字元線WL的電位為-(V1-Von)且資料「2」或資料「3」被提供至記憶體胞190(其為用以讀取資料之目標)之節點FG時，則電晶體160被打開。另一方面，當連接至記憶體胞190(用於讀取操作)之字元線WL的電位為-(V1-Von)且資料「0」或資料「1」被提供至記憶體胞190(用於讀取操作)之節點FG時，則電晶體160被關閉。此外，當連接至記憶體胞190(其為用以讀取資料之目標)之字元線WL的電位為-(V2-Von)且資料「3」被提供至記憶體胞190(用於讀取操作)之節點FG時，則電晶體160被打開。另一方面，當連接至記憶體胞190(其為用以讀取資料之目標)之字元線WL的電位為-(V2-Von)且資料「0」、資料「1」或資料「2」被提供至記憶體胞190(其為用以讀取資料之目標)之節點FG時，則電晶體160被關閉。
當將連接至記憶體胞190(其中資料將不被讀取)之字元線WL的電位設為Von時，於其中資料「0」被寫入記憶體胞190(其非為用以讀取資料之目標)之情況下以及於其中資料「1」、資料「2」、及資料「3」之任一被寫入記憶體胞190(其非為用以讀取資料之目標)之情況下，電晶體160被打開於任何情況下。
注意：於圖1所示之架構中，寫入無法被執行於各記憶體胞190上，而因此再寫入應被執行於每行。其原因係相同於其中寫入被執行於每行之情況的原因。換言之，因為某記憶體胞190中之電晶體162的閘極電極係藉由第二信號線S2而被連接至相鄰記憶體胞190中之電晶體162的閘極電極，所以對各記憶體胞190之再寫入是困難的。
圖6和圖7為圖1中之半導體裝置的更詳細操作之時序圖的範例。時序圖中之S、BL等代表時序圖中所示之電位所供應至之佈線。具有類似功能之佈線係以加至其名稱末端之「1」、「2」等來分辨。
圖6中之時序圖顯示佈線的電位間之關係，於其中資料「1」被寫入任意記憶體胞行(第k行)之第一列、資料「2」被寫入任意記憶體胞行(第k行)之第二列、資料「3」被寫入所欲記憶體胞行(第k行)之第三列、及資料「0」被寫入任意記憶體胞行(第k行)之第四列至第m列的情況下。圖7之時序圖顯示佈線的電位間之關係，於其中(在寫入操作之後)寫入任意第i列(i為從1至m之自然數)之資料被讀出的情況下。注意：於圖7中，V5為讀取之時刻供應至BL的電位。
於寫入操作時，依據資料所將被寫入之記憶體胞行中的各記憶體胞190中之待寫入資料，一相應於該資料之電位係從WL被提供至電容164，且V4被提供至S2，以致資料所將被寫入之記憶體胞行的所有電晶體162均被打開，以及Von被提供至S1以致資料所將被寫入之所有記憶體胞190的節點FG均為Von。
之後，從WL提供至電容164之電位被設為GND以致節點FG之電位被調整。此刻之佈線的電位之關係係顯示於圖8。換言之，依據寫入後提供至電容164之GND，則第k行上之第一列的電位被偏移至V1而因此資料「1」被寫入。以相同方式，第k行上之第二列的電位被偏移至V2而因此資料「2」被寫入，第k行上之第三列的電位被偏移至V3而因此資料「3」被寫入，第k行上之第四列到第m列的電位被偏移至GND而因此資料「0」被寫入。
注意：於本實施例所描述之半導體裝置中，當資料被寫入第k列(k為從l至m之一自然數)中之記憶體胞190時，則相同行中之電晶體162應被打開；因此，資料應被寫入每行之記憶體胞陣列。
於讀取操作時，於寫入操作時所供應至電容164之電壓被單獨地使用，並可完成讀取操作。
當資料讀取被執行於第i列時，則S2_1至S2_m被設為GND以致所有電晶體162均被關閉，且選擇線G_1和選擇線G_2被供應以電位V4以致選擇電晶體180和選擇電晶體182被打開。此外，GND、-(V1-Von)、及-(V2-Von)被依序供應至WL_i(其係連接至第i列之記憶體胞190以當作讀取目標)，且節點FG之電位(亦即，每一GND、-(V1-Von)、及-(V2-Von)上之寫入資料)係根據BL之導通狀態而被識別。注意：電位Von被提供至其被連接至記憶體胞190(其非為用以讀取資料之目標)之字元線WL。
於其中利用一種架構(其中選擇線G_1與選擇電晶體180或選擇線G_2與選擇電晶體182等對之一被省略而如圖3和圖5中所示僅提供相應於選擇線G_2之選擇線G及選擇電晶體182)的情況下，則基本上仍可以如上述操作般之相同方式來一次地執行資料寫入、資料保存、資料讀取、和資料抹除。
因為於本實施例所述之半導體裝置中，包括氧化物半導體之電晶體的關狀態電流極小，所以由於此一電晶體可使儲存資料被保存一段極長的週期。換言之，可足夠地抑制電力耗損，因為更新操作變得不需要或更新操作之頻率可為極低。此外，即使當不供應電力時已儲存資料仍可保存一段長的週期(注意：電位最好是固定)。
此外，於本實施例所述之半導體裝置中，無須高電壓以寫入資料且並無元件之惡化的問題。例如，不同於傳統的非揮發性記憶體，無須將電子注入或提取自浮動閘，而因此完全不會發生諸如閘極絕緣層之惡化等問題。換言之，依據本發明之一實施例的半導體裝置對於寫入之次數並無限制，其為傳統非揮發性記憶體之問題，而因此顯著地增進了其可靠度。再者，資料係根據電晶體之開狀態或關狀態而被寫入，藉此可輕易地實現高速操作。此外，有一項無須抹除資料之操作的優點。
因為包括除了氧化物半導體外之材料的電晶體可操作於足夠高的速度，所以半導體裝置可以足夠高的速度執行操作(例如，讀取資料)於該電晶體與一種包括氧化物半導體之電晶體的組合中。此外，一種包括除了氧化物半導體外之材料的電晶體可理想地實現其需要以高速操作之多種電路(諸如邏輯電路或驅動器電路)。
因此，藉由提供包括氧化物半導體以外之材料的電晶體(廣義而言，能夠在足夠高的速度下操作之電晶體)及包括氧化物半導體的電晶體(廣義而言，其關狀態電流夠低之電晶體)，可達成一種具有新穎特徵之半導體裝置。
此外，於本實施例之半導體裝置中，一用以控制寫入電晶體之開/關的信號線與一位元線被平行地配置。當大於2之級(多級)的資料被寫入以供儲存時，則一記憶體胞之電容的電位係依據寫入資料而被偏移(字元線WL之電位被偏移)，以致多級資料可以一用於資料寫入之電位而被寫入節點FG。於習知技術中，為了寫入多級資料，則需要針對個別級之電位；然而，於本實施例，一電位即足以寫入多級資料。因此，不需要用以產生針對多級之電位的傳統電路，而藉此可簡化周邊電路以致可減小記憶體本身之尺寸。
本實施例中所描述之架構、結構、方法等等可被適當地結合與其他實施例之任何架構、結構、方法等等。
(實施例2)
於本實施例中，將參考圖5及圖9A和9B、圖10A至10D、圖11A至11D、圖12A至12D、及圖13A至13C以描述依據本發明之一實施例的半導體裝置之結構及製造方法。
圖9A和9B顯示圖5之電路圖中所示之半導體裝置的190之結構的範例。圖9A顯示半導體裝置之橫斷面，而圖9B顯示半導體裝置之平面圖。注意：於圖9B所示之平面圖中，簡化了圖形而未顯示絕緣層154、絕緣層172、佈線171及佈線158。於此，於圖9A中，平行於圖9B之線段A1-A2的方向係相應於圖5之電路圖中的行方向，而垂直於圖9B之線段A1-A2的方向係相應於圖5之電路圖中的列方向。圖9A和9B中所示之半導體裝置包括(於下部分中)一包括第一半導體材料之電晶體160、及(於下部分中)一包括第二半導體材料之電晶體162。注意：雖然第一列中之電晶體160和電晶體162係顯示於圖9A和9B中，但針對第一至第m列中之該些電晶體160，一電晶體160之一源極電極(源極區)和一相鄰電晶體160之一汲極電極(汲極區)係串聯；及同樣針對第一至第m列中之該些電晶體162，一電晶體162之一源極電極(源極區)和一相鄰電晶體162之一汲極電極(汲極區)係串聯，如圖5之電路圖中所示。
於此，第一半導體材料最好是不同於第二半導體材料。例如，第一半導體材料可為一種氧化物半導體以外之半導體材料(例如，矽)而第二半導體材料可為一種氧化物半導體。使用氧化物半導體以外之材料的電晶體可輕易地以高速度操作。另一方面，使用氧化物半導體之電晶體則由於其特性而可保存電荷一段長的時間。
雖然於此所有電晶體均為n通道電晶體，但無須贅述地可使用p通道電晶體。本發明之技術特徵在於將一種可充分地減少關狀態電流之半導體材料(諸如氧化物半導體)使用於電晶體162以保存資料。因此，無須限制特定條件(諸如半導體裝置之材料、結構等等)於此處所提供者。
圖9A和9B中之電晶體160包括一通道形成區116a，其係設於包括半導體材料(諸如矽)之基底100中、一雜質區120a和一雜質區120b，其被設置以致通道形成區116a被夾於其間、一金屬化合物區124a和一金屬化合物區124b，其係接觸與雜質區120a和雜質區120b、一閘極絕緣層108a，其係設於通道形成區116a之上、及一閘極電極110a，其係設於閘極絕緣層108a之上。注意：為了便於說明，未於圖中顯示其源極電極和汲極電極之電晶體可被稱為電晶體。此外，於此一情況下，有關電晶體的連接之描述，源極區和源極電極被共同地稱為「源極電極」，而汲極區和汲極電極被共同地稱為「汲極電極」。亦即，於本說明書中，術語「源極電極」可包括源極區而術語「汲極電極」可包括汲極區。
於此，第一至第m列中之電晶體160係共用雜質區120和金屬化合物區124以彼此作用為源極區和汲極區，而因此被串聯。亦即，於第(1-1)列(1為從2至m之自然數)中作用為電晶體160之源極區的雜質區120和金屬化合物區124亦作用為第1列中之電晶體160的汲極區。以此方式，記憶體胞190中之電晶體160被串聯，藉此源極區和汲極區可由相鄰記憶體胞190中之電晶體160所共用。因此，電晶體160之平面佈局可輕易地重疊與電晶體162之平面佈局(其係描述於後)；因此，可減少由記憶體胞190所佔據之面積。
一元件隔離絕緣層106被設於基底100上方以圍繞電晶體160。一絕緣層128被提供以覆蓋電晶體160。注意：為了實現較高的集成，電晶體160最好是具有一種無側壁絕緣層之結構，如圖9A和9B中所示。另一方面，當電晶體160之特性具有優先權時，則側壁絕緣層可被形成於閘極電極110之一側表面上且雜質區120可包括具有不同雜質濃度之區。
於此，絕緣層128最好是具有一擁有理想平坦度之表面；例如，絕緣層128之表面最好是具有1 nm或更小的均方根(RMS)粗糙度。
圖9A和9B中之電晶體162包括一源極電極142a及一汲極電極142b，其被嵌入一形成於絕緣層128上之絕緣層140中；一氧化物半導體層144，其係接觸與絕緣層140之部分、源極電極142a和汲極電極142b；一閘極絕緣層146，其係覆蓋氧化物半導體層144；及一閘極電極148，其係設於閘極絕緣層146上以重疊與氧化物半導體層144。側壁絕緣層可被形成於閘極電極148之一側表面上。注意：閘極電極148作用為圖5之電路圖中之信號線S2。
於此，氧化物半導體層144最好是一氧化物半導體層，諸如氫等雜質被充分地從該氧化物半導體層移除。明確地，氧化物半導體層144之氫濃度為5×1019 atoms/cm3或更低，最好是5×1018 atoms/cm3或更低，更理想的是5×1017 atoms/cm3或更低。注意：上述氧化物半導體層144之氫濃度係藉由二次離子質譜法(SIMS)來測量。
注意：一區(其為絕緣層140之表面的部分且係接觸與氧化物半導體層144)最好是具有1 nm或更小的均方根(RMS)粗糙度，藉此即使當電晶體162被小型化時仍可提供電晶體162，其可防止諸如短通道效應等故障且具有理想的特性。
第一至第m列中之電晶體162係彼此地共用源極電極142a及汲極電極142b，而因此被串聯。亦即，第(1-1)列(1為從2至m之自然數)中之電晶體162的源極電極142a和第1列中之電晶體162的汲極電極142b係由相同的導電層所形成。
以此方式，記憶體胞190中之電晶體162被串聯，藉此相鄰記憶體胞190中之電晶體162的源極電極142a和汲極電極142b可被共用。因此，僅有電晶體162的源極電極142a與汲極電極142b之一被包括於記憶體胞190之平面佈局中。亦即，記憶體胞190之平面佈局中的行方向上之長度可約略等於閘極電極148和源極電極142a中之行方向上的長度。
另一方面，於其中記憶體胞190之電晶體162被並聯，且源極電極142a和汲極電極142b被提供給記憶體胞190中之每一電晶體162，電晶體162之源極電極142a和汲極電極142b兩者被包括於記憶體胞190之平面佈局中。
因此，圖9A和9B中所示之結構被使用為記憶體胞190之所示的平面佈局，藉此可減少由記憶體胞190所佔據的面積。例如，當F被使用以表達最小特徵尺寸時，則由記憶體胞190所佔據之面積可為4 F2至12 F2(F可為最小特徵尺寸)。因此，可提升半導體裝置之集成的程度，並可增加每單位面積之儲存容量。
圖9A和9B中之電容164包括源極電極142a、氧化物半導體層144、閘極絕緣層146、及位於閘極絕緣層146上之絕緣層150和電極152。亦即，源極電極142a作用為電容164之一電極，而電極152作用為電容164之另一電極。於此，第(1-1)列(1為從2至m之自然數)中之電容164的一電極為第(1-1)列(1為從2至m之自然數)中之電晶體162的源極電極142a；因此，電容164之平面佈局可輕易地重疊與電晶體162之平面佈局，並可減少由記憶體胞190所佔據的面積。此外，於形成電極152在絕緣層150上之情況下，電極152之面積可被更輕易地增加於與電晶體162之平面佈局的範圍內，相較於以相同層形成電極152和閘極電極148的情況。注意：電極152係作用為圖5之電路圖中的字元線WL。
絕緣層150被設於電晶體162之上，而一絕緣層154被設於絕緣層150和電容164的電極152之上。一通達閘極電極148之開口被形成於絕緣層150和絕緣層154中，而電極170被形成於該開口中。藉由形成佈線171以接觸與電極170(其係形成以嵌入絕緣層154中)，於絕緣層154之上，閘極電極148被電連接至佈線171。絕緣層172被設於絕緣層154和佈線171之上。
於閘極絕緣層146、絕緣層150、絕緣層154、和絕緣層172中所形成之開口中，提供一電極156。於絕緣層154之上，形成一連接至電極156之佈線158。佈線158與金屬化合物區124b(作用為電晶體160之汲極區)係透過電極156、汲極電極142b、及電極126而被彼此連接，該電極156係設於閘極絕緣層146、絕緣層150、絕緣層154、和絕緣層172中所形成之開口中；該汲極電極142b係嵌入絕緣層140中；以及該電極126係嵌入絕緣層128中。於此，佈線158係作用為圖5之電路圖中的位元線BL。
利用上述結構，於包括電晶體160、電晶體162、及電容164之記憶體胞190的平面佈局中，列方向上之長度可約略等於佈線158之寬度，行方向上之長度可約略等於閘極電極148和源極電極142a之長度。當利用此一平面佈局時，可提升圖5中之電路的集成之程度。例如，當使用F以表達最小特徵尺寸時，則由記憶體胞所佔據之面積可被表達為4 F2至12 F2。因此，並可增加半導體裝置的每單位面積之儲存容量。
注意：依據本發明之一實施例的半導體裝置之結構不限定於圖9A和圖9B中所示者。因為本發明之一實施例的技術精神在於使用氧化物半導體和除了氧化物半導體外之材料來形成堆疊層結構，所以可適當地修改諸如電極之連接等細節。
接下來，將描述上述半導體裝置之製造方法的範例。首先，將參考圖10A至10D和圖11A至11D以描述下部分中之電晶體160的製造方法；接著，將參考圖12A至12D和圖13A至13C以描述上部分中之電晶體162及電容164的製造方法。
首先，備製包括半導體材料之基底100(參見圖10A)。可使用：由矽、碳化矽等所製之單晶半導體基底或多晶半導體基底；由矽鍺等所製之化合物半導體基底；SOI基底，等等，來當作包括半導體材料之基底100。於此，描述使用單晶矽基底為包括半導體材料之基底100的範例。注意：一般而言，術語「SOI基底」表示其中將矽半導體層設於絕緣表面上之基底。然而，於本說明書等中，術語「SOI基底」亦包括其中將使用矽以外之材料所形成之半導體層設於絕緣表面(於其範疇中)上之基底。亦即，「SOI基底」中所包括之半導體層不限定於矽氧化物層。此外，SOI基底可為具有一種結構之基底，其中一半導體層被設於諸如玻璃基底等絕緣基底上，以一絕緣層插入其間。
矽等單晶半導體基底特別適合被使用為包括半導體材料之基底100，於此情況下可增加半導體裝置之讀取操作的速度。
為了控制電晶體之臨限電壓，可將雜質元素加至其稍後作用為電晶體160之通道形成區116a及選擇電晶體180(未顯示於圖9至圖13中，參見圖5)之通道形成區116b的區。於此，加入一賦予導電性之雜質元素以致電晶體160之臨限電壓和選擇電晶體180(未顯示於圖9至圖13中，參見圖5)之臨限電壓變為正。當半導體材料為矽時，則賦予導電性之雜質可為硼、鋁、鎵等等。注意：最好是在加入雜質元素後執行熱處理，以便活化雜質元素或減少其可能於雜質元素之加入期間所產生的缺陷。
在基底100上形成一保護層102，其係作用為用以形成元素隔離絕緣層之遮罩(參見圖10A)。例如，可使用由氧化矽、氮化矽、氧氮化矽等所形成之絕緣層來當作保護層102。
接下來，藉由利用保護層102當作遮罩之蝕刻，移除了一未被保護層102(於暴露區中)所覆蓋之區中的基底100之部分。因此，形成一與另一半導體區分離之半導體區104(參見圖10B)。最好是執行乾式蝕刻來當作蝕刻，但亦可使用濕式蝕刻。可根據待蝕刻材料以適當地選擇蝕刻氣體及蝕刻劑。
接著，一絕緣層被形成以覆蓋半導體區104，且一重疊與半導體區104之區中的絕緣層被選擇性地移除；因此，元件隔離絕緣層106被形成(參見圖10C)。絕緣層係使用氧化矽、氮化矽、氧氮化矽等來形成。可利用如化學機械拋光(CMP)處理、蝕刻處理等任何拋光處理來當作用以移除絕緣層之方法。注意：在半導體區104之形成後及元件隔離絕緣層106之形成後移除保護層102。
接下來，一絕緣層被形成於半導體區104之一表面上，及一包括導電材料之層被形成於該絕緣層之上。
絕緣層將於稍後成為一閘極絕緣層且可(例如)藉由執行熱處理(例如，熱氧化處理或熱氮化處理)於半導體區104之表面上而被形成。可利用高密度電漿處理以取代熱處理。高密度電漿處理可使用(例如)諸如He、Ar、Kr、或Xe等稀有氣體與諸如氧、氧化氮、氨、氮、或氫等氣體之混合氣體來執行。無須贅述，絕緣層可使用CVD法、濺射法等等來形成。絕緣層最好是具有單層結構或堆疊層結構，其包括含以下成分之膜：氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭、氧化釔、矽酸鉿(HfSixOy(x>0,y>0))、加入氮之矽酸鉿(HfSixOyNz(x>0,y>0,z>0))、加入氮之鋁酸鉿(HfAlxOyNz(x>0,y>0,z>0))，等等。絕緣層可具有(例如)大於或等於1 nm及小於或等於100 nm之厚度，最好是大於或等於10 nm及小於或等於50 nm。
可使用諸如鋁、銅、鈦、鉭、或鎢等金屬材料以形成包括導電材料之層。可使用諸如多晶矽等半導體材料以形成包括導電材料之層。對於用以形成含導電材料之層的方法並無特別限制，並可利用諸如蒸鍍法、CVD法、濺射法、或旋塗法等多種膜形成法。注意：本實施例顯示其中使用金屬材料以形成含導電材料之層的情況之範例。
之後，絕緣層及含有導電材料之層被選擇性地蝕刻，以致形成閘極絕緣層108及閘極電極110(參見圖10C)。
接著，磷(P)、砷(As)等被加至半導體區104，藉此形成通道形成區116及雜質區120(雜質區120a、雜質區120b)(參見圖10D)。注意：加入磷或砷以形成n通道電晶體；於形成p通道電晶體之情況下可加入諸如硼(B)或鋁(Al)等雜質元素。於此，所加入之雜質的濃度可被適當地設定；當半導體元件被高度地小型化時最好是增加濃度。
注意：側壁絕緣層可被形成於閘極電極110之周邊，以致可形成以不同濃度加入了雜質元素之雜質區。
接下來，形成一金屬層122以覆蓋閘極電極110、雜質區120，等等(參見圖11A)。可使用諸如真空蒸鍍法、濺射法、或旋塗法等多種膜形成法以形成金屬層122。最好是使用一種與半導體區104中所包括之半導體材料反應而變為低電阻金屬化合物的金屬材料來形成金屬層122。此等金屬材料之範例包括鈦、鉭、鎢、鎳、鈷、及鉑。
接下來，執行熱處理以致金屬層122與半導體材料反應。因此，形成接觸與雜質區120(雜質區120a、雜質區120b)之金屬化合物區124(金屬化合物區124a、金屬化合物區124b)(參見圖11A)。注意：當使用多晶矽等以形成閘極電極110時，金屬化合物區亦形成於一接觸與金屬層122之閘極電極110的區中。
可利用(例如)藉由閃燈之照射來當作熱處理。雖然無須贅述地可使用其他熱處理方法，但最好是使用一種可於極短時間達成熱處理之方法，以增進金屬化合物之形成時的化學反應之可控制性。注意：金屬化合物區係藉由金屬材料與半導體材料之反應而形成且具有足夠高的導電性。金屬化合物區之形成可適當地減少電阻並提升元件特性。注意：在金屬化合物區124形成之後移除金屬層122。
接下來，電極126被形成於電晶體160之金屬化合物區124b上並與其接觸(參見圖11B)。形成電極126以使得藉由諸如濺射法之PVD法或諸如電漿CVD法之CVD法來形成一導電層，並接著將該導電層蝕刻為所欲的形狀。可使用選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之族群的元素；含有任何這些元素為成分的合金；等等，來當作導電層之材料。此外，可使用錳、鎂、鋯、鈹、釹、及鈧之一或與其結合之更多材料。其細節類似於稍後將描述之源極電極142a、汲極電極142b等的細節。
透過上述步驟，形成使用包括半導體材料之基底100的電晶體160(參見圖11C)。此一電晶體160可執行高速操作。因此，當該電晶體被使用為讀取電晶體時，資料可被讀取以高速度。
接下來，形成絕緣層128以覆蓋上述步驟中所形成之元件(參數圖11C)。可使用一種包括無機絕緣材料(諸如氧化矽、氧氮化矽、氮化矽、或氧化鋁)之材料來形成絕緣層128。特別地，最好是將一種具有低介電常數之材料(低k材料)用於絕緣層128，因為由於電極或佈線之重疊所致之電容值可被充分地減小。注意：絕緣層128可為一種使用任何那些材料所形成之多孔絕緣層。因為相較於稠密絕緣層，多孔絕緣層具有低介電常數，所以可進一步減少由於電極或佈線所致之電容值。此外，可使用一種有機絕緣材料(諸如聚醯亞胺或丙烯酸樹脂)以形成絕緣層128。注意：雖然絕緣層128於此具有單層結構，本發明之一實施例並不限定於此結構。絕緣層128可具有二或更多層的堆疊層結構。
接著，當作一種用於電晶體162和電容164之形成的預處理，對絕緣層128執行CMP處理以暴露閘極電極110和電極126之上表面(參數圖11D)。當作用以暴露閘極電極110之上表面的處理，可使用蝕刻處理為CMP處理之替代方式。注意：最好是盡可能地將絕緣層128之表面平坦化以提升電晶體162之特性。例如，絕緣層128之表面最好是具有1 nm或更小的均方根(RMS)粗糙度。
注意：在上述步驟之前或之後，可執行一步驟以形成一額外的電極、佈線、半導體層、或絕緣層。例如，一多層佈線結構(其中一絕緣層與一導電層被堆疊)被使用為佈線結構，以致可提供一高度集成的半導體裝置。
<上部分中之電晶體的製造方法>
接下來，一導電層被形成於閘極電極110、電極126、絕緣層128等之上，並藉由選擇性地蝕刻該導電層以形成源極電極142a和汲極電極142b(參見圖12A)。
導電層可藉由諸如濺射法之PVD法或諸如電漿CVD法之CVD法來形成。可使用選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之族群的元素；含有任何這些元素為成分的合金；等等，來當作導電層之材料。此外，可使用錳、鎂、鋯、鈹、釹、及鈧之一或與其結合之更多材料。
導電層可具有單層結構或者包括二或更多層的堆疊層結構。例如，導電層可具有鈦膜、氮化鈦膜之單層結構；含矽之鋁膜的單層結構；其中鈦膜被堆疊於鋁膜上之雙層結構；其中鈦膜被堆疊於氮化鈦膜上之雙層結構；或其中鈦膜、鋁膜、和鈦膜依此順序被堆疊之三層結構。注意：於其中導電層具有鈦膜或氮化鈦膜之單層結構的情況下，有一優點在於源極電極142a和汲極電極142b可被輕易地處理成錐狀。
另一方面，導電層可使用導電金屬氧化物來形成。可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦-氧化錫合金(In2O3-SnO2，於某些情況下縮寫為ITO)、氧化銦-氧化鋅合金(In2O3-ZnO)、或任何其中含有矽或氧化矽之這些金屬氧化物材料，來當作導電金屬氧化物。
雖然乾式蝕刻或濕式蝕刻均可被執行為導電層之蝕刻，但最好是使用具有高度可控制性之乾式蝕刻以利於小型化。可執行蝕刻以致源極電極142a和汲極電極142b可具有錐形形狀。錐形角可為(例如)大於或等於30度並小於60度。
上部分中之電晶體162的通道長度(L)係由介於源極電極142a的上端部分與汲極電極142b的上端部分之間的距離所決定。注意：針對用以形成一遮罩(其係用於其中形成一具有小於25 nm之通道長度(L)的電晶體之情況)之曝光，最好是使用極紫外線，其波長係短如數奈米至數十奈米。於藉由極紫外線之曝光中，解析度高且聚焦深度大。為了這些原因，稍後將形成之電晶體的通道長度(L)可被設為小於2 μm，最好是大於或等於10 nm且小於或等於350 nm(0.35 μm)，於此情況下電路可以較高的速度操作。此外，小型化可導致半導體裝置之低功率耗損。
注意：一作用為基板之絕緣層可被設於絕緣層128之上。該絕緣層可藉由PVD法、CVD法等等來形成。
接下來，絕緣層140被形成以覆蓋源極電極142a和汲極電極142b。接著，為了使絕緣層140平坦化，執行化學機械拋光(CMP)以致源極電極142a和汲極電極142b被暴露(參見圖12A)。
可使用包括無機絕緣材料(諸如氧化矽、氧氮化矽、氮化矽、或氧化鋁)之材料來形成絕緣層140。最好是使用氧化矽來形成絕緣層140，因為稍後所形成之氧化物半導體層144係接觸與絕緣層140。雖然對於絕緣層140之形成方法並無特別限制，但考量與氧化物半導體層144之接觸，最好是使用一種能充分地減少氫之方法。此一方法之範例包括濺射法等等。無須贅述，可使用諸如電漿CVD等其他沈積方法。
執行化學機械拋光(CMP)處理以暴露源極電極142a和汲極電極142b之表面的至少部分。此外，CMP處理最好是被處理於以下條件下：絕緣層140之表面的均方根(RMS)粗糙度變為1 nm或更小(最好是0.5 nm或更小)。藉由於此等條件下所執行之CMP處理，則可增進一其中於稍後形成氧化物半導體層144之表面的平坦度，並可提升電晶體162之特性。
注意：CMP處理可被執行僅一次或者複數次。當CMP處理被執行複數次時，最好是以高拋光率執行第一拋光，接著以低拋光率之最後拋光。藉由以不同的拋光率執行拋光，可進一步增進絕緣層140之表面的平坦度。
接著，在氧化物半導體層被形成以接觸與源極電極142a、汲極電極142b、和絕緣層140之頂部表面的部分以後，該氧化物半導體層被選擇性地蝕刻以形成氧化物半導體層144。
一將被用於氧化物半導體層144之氧化物半導體最好是含有至少銦(In)或鋅(Zn)。特別地，最好是含有In與Zn兩者。最好是額外地含有鎵(Ga)來當作用以減少電晶體之電特性改變的穩定劑。此外，氧化物半導體最好是含有錫(Sn)、鉿(Hf)、及/或鋁(Al)來當作穩定劑。
可含有諸如鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、或鎦(Lu)等一或複數種鑭系元素來當作另一穩定劑。
可使用(例如)氧化銦、氧化錫、氧化鋅、兩種成分的金屬氧化物(諸如In-Zn基的氧化物、Sn-Zn基的氧化物、Al-Zn基的氧化物、Zn-Mg基的氧化物、Sn-Mg基的氧化物、In-Mg基的氧化物、或In-Ga基的氧化物)；三種成分的金屬氧化物(諸如In-Ga-Zn基的氧化物(亦稱為IGZO)、In-Al-Zn基的氧化物、In-Sn-Zn基的氧化物、Sn-Ga-Zn基的氧化物、Al-Ga-Zn基的氧化物、Sn-Al-Zn基的氧化物、In-Hf-Zn基的氧化物、In-La-Zn基的氧化物、In-Ce-Zn基的氧化物、In-Pr-Zn基的氧化物、In-Nd-Zn基的氧化物、In-Sm-Zn基的氧化物、In-Eu-Zn基的氧化物、In-Gd-Zn基的氧化物、In-Tb-Zn基的氧化物、In-Dy-Zn基的氧化物、In-Ho-Zn基的氧化物、In-Er-Zn基的氧化物、In-Tm-Zn基的氧化物、In-Yb-Zn基的氧化物、或In-Lu-Zn基的氧化物)；四種成分的金屬氧化物(諸如In-Sn-Ga-Zn基的氧化物、In-Hf-Ga-Zn基的氧化物、In-Al-Ga-Zn基的氧化物、In-Sn-Al-Zn基的氧化物、In-Sn-Hf-Zn基的氧化物、或In-Hf-Al-Zn基的氧化物)，來當作氧化物半導體。
注意：於此，例如，「In-Ga-Zn基的氧化物」指的是一種含有In、Ga、及Zn為其主成分之氧化物，且對於In：Ga：Zn之比例並無特別限制。此外，除了In、Ga、及Zn以外，可含有金屬元素。
另一方面，一種由InMO3(ZnO)p(滿足p>0且p並非整數)所表示之材料可被使用為氧化物半導體。注意：M代表選自Ga、Fe、Mn、及Co之族群的一或更多金屬元素。又另一方面，一種由In3SnO5(ZnO)q(滿足q>0且q並非整數)所表示之材料可被使用為氧化物半導體。
例如，可使用具有In:Ga:Zn=1:1:1(=1/3:1/3:1/3)或In:Ga:Zn=2:2:1(=2/5:2/5:1/5)之原子比的In-Ga-Zn基的氧化物、或者具有接近上述原子比之原子比的氧化物。另一方面，可使用具有In:Sn:Zn=1:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2)、或In:Sn:Zn=2:1:5(=1/4:1/8:5/8)之原子比的In-Sn-Zn基的氧化物；或者具有接近上述原子比之原子比的氧化物。
然而，其組成(composition)並不限定於那些上述者，且具有適當組成之材料可根據必要的半導體特性(例如，移動率、臨限電壓、及變化)而被使用。為了獲得必要的半導體特性，最好是將載子密度、雜質濃度、缺陷密度、金屬元素與氧之原子比、原子間距離、密度等等設為適當的。
例如，利用In-Sn-Zn基的氧化物，可相當輕易地獲得高移動率。然而，可藉由減少整塊中之缺陷密度以增加移動率，同樣於使用In-Ga-Zn基的氧化物之情況下。
注意：(例如)用語「包括原子比為In: Ga: Zn=a: b: c(a+b+c=1)之In、Ga、及Zn的氧化物之組成是在包括原子比為In: Ga: Zn=A: B: C(A+B+C=1)之In、Ga、及Zn的氧化物之組成的附近」指的是a、b、及c滿足下列關係：(a-A)2+(b-B)2+(c-C)2≦r2，且r可為(例如)0.05。同樣情況亦適用於其他氧化物。
氧化物半導體可為單晶或非單晶。於非單晶情況下，氧化物半導體可為非晶或多晶。此外，氧化物半導體可具有一種非晶結構(包括具有結晶性之一部分)或一種非非晶結構。
於非晶狀態下之氧化物半導體中，可相當輕易地獲得一平坦表面，以致當利用氧化物半導體以製造電晶體時，可減少表面散射，並可相當輕易地獲得高移動率。
於具有結晶性之氧化物半導體中，整塊中之缺陷可被進一步減少，且當表面平坦度增進時，可獲得較非晶狀態下之氧化物半導體更高的移動率。為了增進表面平坦度，氧化物半導體最好是被形成於一平坦表面上。明確地，氧化物半導體可被形成於一具有小於或等於1 nm之平均表面粗糙度(Ra)的表面上，最好是小於或等於0.3。
注意：平均表面粗糙度(Ra)係藉由將中央線(其係由JIS B 0601所界定)展開為三維而獲得，以便能夠將其應用於一測量表面。Ra可被表示為「從一參考表面至一指定表面之偏移的絕對值之平均值」，且係由下列方程式所定義。
[方程式1]
於上述方程式中，S0代表一測量平面(由座標(x1,y1)、(x1,y2)、(x2,y1)及(x2,y2)所表示的四個點所界定的矩形區域)的面積，而Z0代表測量平面之平均高度。Ra可使用原子力顯微鏡(AFM)而被測量。測量平面係一其中顯示所有測量資料之平面，而測量資料係由三個參數(X,Y,Z)所組成，且X(及Y)之範圍係從0至Xmax(及Ymax)，以及Z之範圍係從Zmin至Zmax。
於本實施例中，將描述一包括具有c軸對準之晶體(亦稱為c軸對準晶體(CAAC))的氧化物，其具有三角型或六角形原子配置(當從a-b平面、一表面、或一介面之方向看時)。於該晶體中，金屬原子係以分層之方式來配置，或者金屬原子及氧原子係沿著c軸而以分層之方式來配置，且a軸或b軸之方向係於a-b平面中改變(晶體圍繞c軸旋轉)。
廣義地，一包括CAAC之氧化物表示一包括具有三角形、六角形、正三角形或正六角形原子配置(當從垂直於a-b平面之方向看時)之非單晶氧化物，且其中金屬原子係以分層之方式來配置或者金屬原子及氧原子係以分層之方式來配置(當從垂直於c軸之方向看時)。
CAAC並非單晶，但這並不表示CAAC僅由一非晶成分所組成。雖然CAAC包括結晶化部分(結晶部分)，但介於一結晶部分與另一結晶部分之間的邊界在某些情況下是不清楚的。
當CAAC中含氧時，可用氮取代CAAC中所包括之部分氧。CAAC中所包括之單獨結晶部分的c軸可被對準於一方向(例如，垂直於一其上形成有CAAC之基底的表面或者CAAC之表面的方向)。另一方面，CAAC中所包括之單獨結晶部分的a-b平面之法線可被對準於一方向(例如，垂直於一其上形成有CAAC之基底的表面或者CAAC之表面的方向)。
CAAC係根據其組成等而變為導體、半導體、或絕緣體。CAAC係根據其組成等而傳輸或不傳輸可見光。
當作此一CAAC之一範例，有一種被形成為膜形狀且具有三角形或六角形原子配置(當從垂直於該膜之一表面或支撐基底之一表面的方向看時)之晶體，且其中金屬原子係以分層之方式來配置或者金屬原子及氧原子(或氮原子)係以分層之方式來配置(當從該膜之橫斷面看時)。
將參考圖18A至18E、圖19A至19C、及圖20A至20C以詳細地描述CAAC之晶體結構的範例。於圖18A至18E、圖19A至19C、及圖20A至20C中，垂直方向係相應於c軸方向而一垂直於c軸方向之平面係相應於a-b平面，除非另有指明。當簡單地使用術語「上半部」及「下半部」時，則「上半部」及「下半部」個別指的是a-b平面上方之上半部及a-b平面下方之下半部。
圖18A顯示一種包括一個六配位(hexacoordinate)In原子和鄰近In原子之六個四配位氧(於下文中稱之為四配位O)原子的結構。於此，一種包括一個金屬原子和鄰近該金屬原子原子之氧原子的結構被稱為小族群。圖18A中之結構實際上為一種八面結構，但為了簡化之目的而被顯示為平面結構。注意：三個四配位O原子係存在於18A中之各上半部和下半部中。於圖18A所示之小族群中，電荷為0。
圖18B顯示一種包括一個五配位Ga原子、鄰近Ga原子之三個三配位氧(於下文中稱之為三配位O)原子、和鄰近Ga原子之兩個四配位氧O原子的結構。所有該些三配位O原子係存在於a-b平面上。一個四配位O原子係存在於18B中之各上半部和下半部中。一In原子亦可具有圖18B中所示之結構，因為一In原子可具有五個配位子。於圖18B所示之小族群中，電荷為0。
圖18C顯示一種包括一個四配位Zn原子和鄰近Zn原子之四個四配位O原子的結構。於圖18C中，一個四配位O原子係存在於上半部中而三個四配位O原子係存在於下半部中。另一方面，於圖18C中，三個四配位O原子可存在於上半部中而一個四配位O原子可存在於下半部中。於圖18C所示之小族群中，電荷為0。
圖18D顯示一種包括一個六配位Sn原子和鄰近Sn原子之六個四配位O原子的結構。於圖18D中，三個四配位O原子係存在於各上半部和下半部中。於圖18D所示之小族群中，電荷為+1。
圖18E顯示一種包括兩個Zn原子的小族群。於圖18E中，一個四配位O原子係存在於各上半部和下半部中。於圖18E所示之小族群中，電荷為-1。
於此，複數小族群形成一中族群，而複數中族群形成一大族群(亦稱為單元胞)。
現在，將描述介於小族群間之鍵結的規則。有關圖18A中之六配位In原子的上半部中之三個O原子，其各具有朝下方向之三個鄰近In原子；而下半部中之三個O原子各具有朝上方向之三個鄰近In原子。有關五配位Ga原子之上半部中的一個O原子具有朝下方向之一個鄰近Ga原子；而下半部中之一個O原子具有朝上方向之一個鄰近Ga原子。有關四配位Zn原子之上半部中的一個O原子具有朝下方向之一個鄰近Zn原子；而下半部中之三個O原子各具有朝上方向之三個鄰近Zn原子。以此方式，位於金屬原子上方之四配位O原子的數目係等於鄰近且位於每一四配位O原子下方之金屬原子的數目。類似地，位於金屬原子下方之四配位O原子的數目係等於鄰近且位於每一四配位O原子上方之金屬原子的數目。因為四配位O原子之配位數目為4，所以鄰近且位於O原子下方之金屬原子的數目與鄰近且位於O原子上方之金屬原子的數目之總和為4。因此，當位於一金屬原子上方之四配位O原子的數目與位於另一金屬原子下方之四配位O原子的數目之總和為4時，則包括金屬原子之兩種小族群可被鍵結。例如，於其中六配位金屬(In或Sn)原子被配位至下半部中之三個四配位O原子的情況下，其係透過三個四配位O原子之一而被鍵結至五配位金屬(Ga或In)原子或四配位金屬(Zn)原子。
其配位數目為4、5或6之一金屬原子係透過c軸方向上之一四配位O原子而被鍵結至另一金屬原子。除了上述之外，可藉由結合複數小族群而以不同方式形成一中族群，以致分層結構之總電荷為0。
圖19A顯示一包括於In-Sn-Zn-O基的材料之分層結構中的中族群之模型。圖19B顯示一包括三個中族群之大族群。注意：圖19C顯示於其中圖19B之分層結構係從c軸方向觀察之情況下的原子配置。
於圖19A中，為了簡化而省略了三配位O原子，而係由一圓圈來顯示四配位O原子；該圓圈中之數字係顯示四配位O原子之數目。例如，由圓圈3表示其三個四配位O原子存在於針對Sn原子之各上半部和下半部中的狀態。類似地，於圖19A中，由圓圈1表示一個四配位O原子存在於針對In原子之各上半部和下半部中。圖19A亦顯示一鄰近一個於下半部中之四配位O原子及三個於上半部中之四配位O原子的Zn原子、以及一鄰近一個於上半部中之四配位O原子及三個於下半部中之四配位O原子的Zn原子。
於圖19A中之In-Sn-Zn-O基的材料之分層結構中所包括的中族群中，依從頂部開始之順序，一鄰近三個於各上半部及下半部中之四配位O原子的Sn原子被鍵結至一鄰近一個於各上半部及下半部中之四配位O原子的In原子，In原子被鍵結至一鄰近三個於上半部中之四配位O原子的Zn原子，Zn原子係透過於針對Zn原子之下半部中的一個四配位O原子而被鍵結至一鄰近三個於各上半部及下半部中之四配位O原子的In原子，In原子被鍵結至一包括兩Zn原子且鄰近一個於上半部中之四配位O原子的小族群，以及小族群被鍵結至係透過於針對小族群之下半部中的一個四配位O原子而被鍵結至一鄰近三個於各上半部及下半部中之四配位O原子的Sn原子。複數此類中族群被鍵結，以致形成一大族群。
於此，三配位O原子之一個鍵的電荷及四配位O原子之一個鍵的電荷可被個別地假設為-0.667及-0.5。例如，一(六配位或五配位)In原子之電荷、一(四配位)Zn原子之電荷、及一(五配位或六配位)Sn原子之電荷個別為+3、+2、及+4。因此，一包括Sn原子之小族群中的電荷為+1。因此，需要-1之電荷(其抵銷+1)以形成包括Sn原子之分層結構。可提供包括兩Zn原子之小族群(如圖18E中所示)，來當作一種具有-1之電荷的結構。例如，利用一個包括兩Zn原子之小族群，可抵銷一個包括一Sn原子之小族群的電荷，以致分層結構之總電荷可為0。
當圖19B中所示之大族群被重複時，則可獲得一In-Sn-Zn-O基的晶體(In2SnZn3O8)。注意：所獲得之In-Sn-Zn-O基的晶體可被表示為一組成式：In2SnZn2O7(ZnO)m(m為0或自然數)。
上述規則亦適用於下列氧化物：四種成分的金屬氧化物(諸如In-Sn-Ga-Zn基的氧化物)；三種成分的金屬氧化物(諸如In-Ga-Zn基的氧化物(亦稱為IGZO)、In-Al-Zn基的氧化物、Sn-Ga-Zn基的氧化物、Al-Ga-Zn基的氧化物、Sn-Al-Zn基的氧化物、In-Hf-Zn基的氧化物、In-La-Zn基的氧化物、In-Ce-Zn基的氧化物、In-Pr-Zn基的氧化物、In-Nd-Zn基的氧化物、In-Sm-Zn基的氧化物、In-Eu-Zn基的氧化物、In-Gd-Zn基的氧化物、In-Tb-Zn基的氧化物、In-Dy-Zn基的氧化物、In-Ho-Zn基的氧化物、In-Er-Zn基的氧化物、In-Tm-Zn基的氧化物、In-Yb-Zn基的氧化物、或In-Lu-Zn基的氧化物)；兩種成分的金屬氧化物(諸如In-Zn基的氧化物、Sn-Zn基的氧化物、Al-Zn基的氧化物、Zn-Mg基的氧化物、Sn-Mg基的氧化物、In-Mg基的氧化物、或In-Ga基的氧化物)；等等。
圖20A顯示In-Ga-Zn-O基的材料之分層結構中所包括的中族群之模型，以當作一範例。
於圖20A所顯示In-Ga-Zn-O基的材料之分層結構中所包括的中族群中，依從頂部開始之順序，一鄰近三個於各上半部及下半部中之四配位O原子的In原子被鍵結至一鄰近一個於上半部中之四配位O原子的Zn原子，Zn原子係透過於針對Zn原子之下半部中的三個四配位O原子而被鍵結至一鄰近一個於各上半部及下半部中之四配位O原子的Ga原子，以及Ga係透過於針對Ga原子之下半部中的一個四配位O原子而被鍵結至一鄰近三個於各上半部及下半部中之四配位O原子的In原子。複數此類中族群被鍵結，以致形成一大族群。
圖20B顯示一包括三個中族群之大族群。注意：圖20C顯示於其中圖20B之分層結構係從c軸方向觀察之情況下的原子配置。
於此，因為一(六配位或五配位)In原子之電荷、一(四配位)Zn原子之電荷、及一(五配位)Ga原子之電荷個別為+3、+2、+3，所以包括一In原子、一Zn原子、及一Ga原子之任一的小族群之電荷為0。結果，一具有此類小族群之組合的中族群之總電荷永為0。
為了形成In-Ga-Zn-O基的材料之分層結構，可使用非僅圖20A中所示之中族群同時亦可使用一種其中In原子、Ga原子、及Zn原子之配置不同於圖20A中之配置的中族群，來形成一大族群。
當作藉由濺射法以用來形成氧化物半導體層144之氧化物靶材，最好是使用一種具有In:Ga:Zn=1:x:y(x為0或更大而y係從0.51至5)之組成比的靶材。例如，可使用一種具有In:Ga:Zn=1:1:1[原子比](x=1,y=1)(亦即，In2O3:Ga2O3:ZnO=1:1:2[莫耳比]之組成比)之組成比的靶材。此外，亦可使用一種具有In:Ga:Zn=1:1:0.5[原子比](x=1,y=0.5)之組成比的靶材、一種具有In:Ga:Zn=1:1:2[原子比](x=1,y=2)之組成比的靶材、或一種具有In:Ga:Zn=1:0:1[原子比](x=0,y=1)之組成比的靶材。
此外，In-Sn-Zn基的氧化物可被稱為ITZO。使用一種具有In:Sn:Zn=1:2:2、2:1:3、1:1:1、20:45:35等(於原子比)之組成比的氧化物靶材。
於本實施例中，藉由一種利用In-Ga-Zn-O基的金屬氧化物靶材之濺射方法以將一具有非晶結構之氧化物半導體形成為氧化物半導體層144。厚度範圍係從1 nm至50 nm，最好是從2 nm至20 nm，更理想的是從3 nm至15 nm。
金屬氧化物靶材中之金屬氧化物的相對密度是80%或更高，最好是95%或更高，以及更理想的是99.9%或更高。使用具有高相對密度之金屬氧化物靶材使其得以形成具有稠密結構之氧化物半導體層。
其中形成有氧化物半導體層144之周圍環境最好是稀有氣體(典型為氬)周圍環境、氧周圍環境、或含有稀有氣體(典型為氬)及氧之周圍環境。明確地，最好是使用一種高純度的氣體周圍環境，例如，其中將諸如氫、水、氫氧根族、或氫化物自該氣體周圍環境移除至1 ppm或更低(最好是10 ppb或更低)之濃度。
於形成氧化物半導體層144時，例如，一待處理物件被固持於一維持在減壓下之處理室中，且該待處理物件被加熱至高於或等於100℃而低於550℃之溫度，最好是高於或等於200℃而低於或等於400℃。另一方面，於形成氧化物半導體層144時之一待處理物件的溫度可為室溫(25℃±10℃)。接著，移除該處理室中之濕氣；引入其已移除氫、水等之濺射氣體；及使用上述靶材；因此，形成氧化物半導體層144。藉由形成氧化物半導體層144而同時加熱該待處理物件，則可減少氧化物半導體層144中之雜質。此外，可減少由於濺射所致之損害。為了移除處理室中之濕氣，最好是使用一種陷阱(entrapment)真空泵。例如，可使用低溫泵(cryopump)、離子泵、鈦昇華泵(sublimation pump)等等。可使用一種設有冷阱(cold trap)之渦輪分子泵。因為可從其已利用低溫泵等而抽空之處理室移除氫、水等，所以可降低氧化物半導體層中之雜質的濃度。
例如，用以形成氧化物半導體層144之條件可被設定如下：介於待處理物件與靶材之間的距離為170 mm；壓力為0.4 Pa；直流(DC)功率為0.5 kW；及周圍環境為氧(100%氧)周圍環境、氬(100%氬)周圍環境、或氧與氬之混合周圍環境。注意：最好是使用一種脈衝式直流(DC)電源，因為灰塵(諸如於膜形成時所產生之粉末物質)可被減少且膜厚度可變為均勻。氧化物半導體層144之厚度。氧化物半導體層144之厚度被設於1 nm至50 nm之範圍內，最好是2 nm至20 nm，更理想的是3 nm至15 nm。藉由利用依據本發明之結構，可抑制由於小型化所致之短通道效應，即使於使用具有此一厚度之氧化物半導體層144的情況下。注意：適當的厚度係根據所使用之氧化物半導體材料、半導體裝置之用途等等而不同；因此，亦得以根據所使用之材料、用途等等而適當地設定厚度。注意：當以上述方式形成絕緣層140時，則在氧化物半導體層144中將形成通道形成區之一部分的表面可被充分地平坦化；因此，即使當具有小厚度時仍可適當地形成氧化物半導體層。如圖12B中所示，相應於氧化物半導體層144中之通道形成區的部分最好是具有平坦的橫斷面形狀。藉由使其相應於氧化物半導體層144之通道形成區的部分之橫斷面形狀平坦，則可減少漏電流，相較於其中氧化物半導體層144之橫斷面形狀不平坦的情況。
注意：在藉由濺射法以形成氧化物半導體層144之前，一黏附至其中將形成氧化物半導體層144之表面(例如，絕緣層140之表面)的物質可藉由反濺射(其中係引入氬氣並產生電漿)而被較佳地移除。於此，反濺射是一種使離子與一待處理表面碰撞以便修飾該表面的方法，不同於一種使離子與一濺射靶材碰撞之正常濺射。一種用以使離子與一待處理表面碰撞之方法的範例是一種方法，其中係於氬周圍環境中將高頻電壓施加至該待處理表面以致在待處理物件附近產生電漿。注意：可使用氮、氦、氧等之周圍環境以取代氬周圍環境。
在形成氧化物半導體層144之後，最好是執行熱處理(第一熱處理)於氧化物半導體層144上。可藉由第一熱處理以移除氧化物半導體層144中之過量的氫(包括水及氫氧根族)。第一熱處理之溫度為(例如)高於或等於300℃且低於550℃，最好是高於或等於400℃且低於500℃。
可用此一方式執行熱處理以致(例如)一待處理物件被引入一電子熔爐(其中一電阻加熱元件等被使用並加熱)，於450℃之氮周圍環境下一小時。於熱處理期間，氧化物半導體層不被暴露至周圍環境以防水和氫之進入。
熱處理設備不限制為電爐而可為一種藉由來自一媒體(諸如加熱之氣體)之熱輻射或熱傳導以加熱一物件的設備。例如，可使用一種諸如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)設備之RTA(快速熱退火)設備。LRTA設備為一種藉由從一種燈(諸如鹵素燈、金屬鹵化物燈、氙弧光燈、碳弧光燈、高壓鈉燈、或高壓水銀燈)所發射出之光輻射(電磁波)以加熱一待處理物件之設備。GRTA設備為一種使用高溫氣體以執行熱處理之設備。氣體係使用一種不會與一待由熱處理所處理之物件互作用的惰性氣體(諸如氮)或一種稀有氣體(諸如氬)。
例如，當作第一熱處理，GRTA程序可被執行如下。物件被置入一已被加熱之惰性氣體周圍環境中、加熱數分鐘、以及從該惰性氣體周圍環境取出。GRTA程序致能短時間的高溫熱處理。此外，GRTA程序可被利用在一種其中製程溫度超過物件之溫度上限的條件下。注意：惰性氣體可被切換為一種於製程期間包括氧之氣體。這是因為可藉由在一包括氧之周圍環境中執行第一熱處理以減少其由於氧不足所致之能隙中的缺陷位準。
注意：最好是使用一種含有氮或稀有氣體(例如，氦、氖、或氬)為其主成分且不含水、氫等之周圍環境來當作惰性氣體周圍環境。例如，被引入熱處理設備之氮或稀有氣體(例如，氦、氖、或氬)的純度係大於或等於6N(99.9999%)，最好是大於或等於7N(99.99999%)(亦即，雜質濃度係小於或等於1 ppm，最好是小於或等於0.1 ppm)。
由於其移除氫、水等之效果，上述熱處理(第一熱處理)可被稱為脫水處理、脫氫處理，等等。脫水處理或脫氫處理亦可被執行於下列時刻：在氧化物半導體層144之形成後、在閘極絕緣層146之形成後、在閘極電極之形成後，等等。此脫水處理或脫氫處理可被執行一次或多次。
氧化物半導體層144之蝕刻可被執行在熱處理之前或之後。為了元件之小型化，最好是使用乾式蝕刻；然而，亦可使用濕式蝕刻。可根據待蝕刻層之材料以適當地選擇蝕刻氣體和蝕刻劑。注意：在其中一元件中之漏電流不會造成問題之情況下，可使用其未被處理成具有島形狀之氧化物半導體層。
一作用為源極區和汲極區之氧化物導電層可被設為一介於氧化物半導體層144與源極和汲極電極142a、142b之間的緩衝層。
可使用：一種濺射法、一種真空蒸鍍法(一種電子束蒸鍍法等)、一種電弧放電離子電鍍法、或一種噴霧法，以當作氧化物導電層之形成方法。可使用氧化鋅、氧化鋅鋁、氧氮化鋅鋁、氧化鋅鍺等，以當作氧化物導電層之材料。氧化物導電層之厚度被適當地設於從50 nm至300 nm之範圍內。此外，氧化矽可被含入上述材料中。
可用如源極電極142a和汲極電極142b之相同的光微影製程來處理氧化物導電層之形狀。另一方面，可於用以形成氧化物半導體層144之光微影製程中再次處理氧化物導電層之形狀，係利用如氧化物半導體層144之相同遮罩。
藉由提供氧化物導電層為介於氧化物半導體層144與源極電極142a、汲極電極142b之間的源極區和汲極區，則可達成源極區和汲極區中之電阻的減少，且電晶體162可以高速地操作。
此外，藉由利用氧化物半導體層144、氧化物導電層、及汲極電極142b之結構，則可增加電晶體162之耐受電壓。
亦有效的是使用氧化物導電層於源極區和汲極區，以提升周邊電路(驅動器電路)之頻率特性。這是因為相較與介於金屬電極(鉬、鎢等)與氧化物半導體層之間的接觸，介於金屬電極(鉬、鎢等)與氧化物導電層之間的接觸可減少接觸電阻。可藉由將一氧化物導電層插入於氧化物半導體層與源極和汲極層之間以減少接觸電阻；因此，可提升周邊電路(驅動器電路)之頻率特性。
接下來，閘極絕緣層146被形成以覆蓋氧化物半導體層144(參見圖12B)。
可藉由一種CVD法、一種濺射法等來形成閘極絕緣層146。閘極絕緣層146最好是包括氧化矽、氮化矽、氧氮化矽、氧化鋁、氧化鉭、氧化鉿、氧化釔、鉿矽酸鹽(HfSixOy(x>0,y>0))、加入氮之鉿矽酸鹽(HfSixOyNz(x>0,y>0,z>0))、加入氮之鉿鋁酸鹽(HfAlxOyNz(x>0,y>0,z>0))，等等。此外，閘極絕緣層146可具有單層結構或堆疊層結構。對於厚度並無特別限制；然而，於其中半導體裝置被小型化之情況下，厚度最好是小的，以確保電晶體之操作。例如，於其中使用氧化矽之情況下，厚度可被設為大於或等於1 nm且小於或等於100 nm，最好是大於或等於10 nm且小於或等於50 nm。
當閘極絕緣層如上所述為薄時，則造成由於隧道效應等之閘極洩漏的問題。為了解決閘極洩漏之問題，最好是將諸如氧化鉿、氧化鉭、氧化釔、鉿矽酸鹽(HfSixOy(x>0,y>0))、加入氮之鉿矽酸鹽(HfSixOyNz(x>0,y>0,z>0))、或加入氮之鉿鋁酸鹽(HfAlxOyNz(x>0,y>0,z>0))等高介電常數(高k)材料使用於閘極絕緣層146。藉由將高k材料使用於閘極絕緣層146，可確保電特性且厚度可為大，以防止閘極洩漏。例如，氧化鉿之相對電容率(permittivity)約為15，其甚高於氧化矽之相對電容率(其為3至4)。利用此一材料，可輕易地形成一種閘極絕緣層，其中等效氧化物厚度小於15 nm，最好是2 nm至10 nm。注意：可利用：一含有高k材料之膜和一含有氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁等的任一之膜的堆疊層結構。
此外，金屬氧化物膜最好是被使用於接觸與氧化物半導體層144之膜，如閘極絕緣層146。金屬氧化物膜係使用(例如)一種諸如氧化矽、氧氮化矽、或氮氧化矽等材料來形成。另一方面，亦可使用一種包括族群13之元素和氧的材料。例如，一種包括氧化鎵、氧化鋁、氧化鋁鎵、及氧化鎵鋁之一或更多的材料被提供為包括族群13之元素和氧的材料。於此，氧化鋁鎵指的是一種材料，其中鋁之量係大於鎵之量(原子百分比)；而氧化鎵鋁指的是一種材料，其中鎵之量係大於或等於鋁之量(原子百分比)。金屬氧化物膜可使用上述材料而被形成以單層結構或堆疊層結構。
在形成閘極絕緣層146之後，理想地執行第二熱處理於一惰性氣體周圍環境或一氧周圍環境中。熱處理之溫度被設於200℃至450℃之範圍內，最好是250℃至350℃。例如，可於氮周圍環境中以250℃執行熱處理1小時。第二熱處理可抑制電晶體之電氣特性的變異。此外，於其中閘極絕緣層146含有氧之情況下，氧被供應至氧化物半導體層144以補償氧化物半導體層144中之氧不足，以致可形成一種i型(本質半導體)或實質上i型的氧化物半導體層。
注意：於本實施例中，第二熱處理被執行在閘極絕緣層146被形成之後；但第二熱處理之時序並不限定於此。例如，第二熱處理可被執行在閘極電極被形成之後。另一方面，第二熱處理可被執行在接續於第一熱處理之後，可將第一熱處理重複以當作第二熱處理，或者可將第二熱處理重複以當作第一熱處理。
如上所述，第一熱處理與第二熱處理之至少一者被實施，藉此可高度地純化氧化物半導體層144，以將雜質(其並非氧化物半導體之主要成分)之量減至最小。
接下來，閘極電極148被形成於閘極絕緣層146之上。
閘極電極148可被形成以使得一導電層被形成於閘極絕緣層146之上且接著被選擇性地蝕刻。可藉由PVD法(諸如濺射法)或CVD法(諸如電漿CVD法)以形成其將變為閘極電極148之導電層。其細節係類似於源極電極142a、汲極電極142b等等之情況；因此，可參考其描述。
透過上述步驟，完成其包括高度純化之氧化物半導體層144的電晶體162(參見圖12C)。此一電晶體162具有充分地減少關狀態電流的特性。因此，將該電晶體使用為寫入電晶體，則可保存電荷一段長時間。
接著，絕緣層150被形成於閘極絕緣層146及閘極電極148之上(參見圖12D)。可藉由PVD法、CVD法等等來形成絕緣層150。可形成絕緣層150以具有單層結構或堆疊層結構，其係使用一種包括無機絕緣材料(諸如氧化矽、氧氮化矽、氮化矽、氧化鉿、或氧化鋁)之材料。
注意：針對絕緣層150，最好是可使用一種具有低介電常數之材料或者最好是可利用一種具有低介電常數之結構(例如，多孔結構)。這是因為藉由減少絕緣層150之介電常數，則可減少介於佈線、電極等之間的電容，以致可增加操作速度。
接下來，電極152被形成於絕緣層150之上以重疊與源極電極142a(參見圖13A)。用以形成閘極電極148之方法及材料可被應用於電極152；因此，電極152之細節可參考閘極電極148之描述。透過上述步驟，完成了電容164。
接下來，絕緣層154被形成於絕緣層150和電極152之上。在一通達閘極電極148之開口被形成於絕緣層150和絕緣層154中之後，電極170被形成於該開口中，一接觸與電極170之佈線171被形成於絕緣層154之上(參見圖13B)。該開口係藉由利用遮罩等之選擇性蝕刻而被形成。
接下來，絕緣層172被形成於電極152和佈線171之上。一通達汲極電極142b之開口被形成於閘極絕緣層146、絕緣層150、絕緣層154和絕緣層172中，且接著一電極156被形成於該開口中而一佈線158被形成於絕緣層172之上以接觸與電極156(參見圖13C)。該開口係藉由利用遮罩等之選擇性蝕刻而被形成。
如同絕緣層150，絕緣層154和絕緣層172可藉由PVD法、CVD法等等來形成。可形成絕緣層154和絕緣層172以具有單層結構或堆疊層結構，其係使用一種包括無機絕緣材料(諸如氧化矽、氧氮化矽、氮化矽、氧化鉿、或氧化鋁)之材料。
注意：針對絕緣層154和絕緣層172，最好是可使用一種具有低介電常數之材料或者最好是可利用一種具有低介電常數之結構(例如，多孔結構)。這是因為藉由減少絕緣層154和絕緣層172之介電常數，則可減少介於佈線、電極等之間的電容，以致可增加操作速度。
注意：絕緣層154和絕緣層172被理想地形成以具有平坦表面。這是因為當絕緣層154和絕緣層172具有平坦表面時，電極、佈線等可被理想地形成於絕緣層154和絕緣層172之上，即使於其中半導體裝置等被小型化的情況下。絕緣層154和絕緣層172可藉由一種諸如化學機械拋光(CMP)等方法而被平坦化。
電極170和電極156可被形成以使得(例如)一導電層係藉由PVD法、CVD法等而被形成於一包括該些開口之區域中，且接著導電層之部分係藉由蝕刻處理、CMP等等而被移除。
明確地，得以利用一種方法，其中(例如)一薄鈦膜係藉由PVD法而被形成於一包括該些開口之區域中以及一薄氮化鈦膜係藉由CVD法而被形成，且接著，一鎢膜被形成以嵌入該些開口中。於此，由PVD法所形成之鈦膜具有減少一將在其上形成鈦膜之氧化物膜(諸如自然氧化物膜)的功能，且藉此降低與下方電極等(於此為汲極電極142b)之接觸電阻。在鈦膜之形成後所形成的氮化鈦膜具有防止導電材料之擴散的障蔽功能。在鈦、氮化鈦等障蔽膜之形成後，可藉由電鍍法以形成一銅膜。
佈線171和佈線158被形成以使得一導電層係藉由PVD法(諸如濺射法)或CVD法(諸如電漿CVD法)而被形成，且接著該導電層被蝕刻成所欲的形狀。可使用選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之族群的元素；含有任何這些元素為成分的合金；等等，來當作導電層之材料。此外，可使用一選自錳、鎂、鋯、鈹、釹、及鈧之族群的元素或與其結合之更多元素。其細節類似於源極電極142a等的細節。
注意：多種佈線、電極等可被形成於上述步驟之後。佈線或電極可藉由一種所謂的金屬鑲嵌法或雙金屬鑲嵌法而被形成。
透過上述步驟，可製造具有圖5及圖9A和9B中所示之結構的半導體裝置。
於本實施例所描述之半導體裝置中，於半導體裝置之記憶體胞中各包括一氧化物半導體的電晶體被串聯；因此，一記憶體胞中包括一氧化物半導體的電晶體之源極電極與一相鄰記憶體胞中包括一氧化物半導體的電晶體之汲極電極可被共用於該些記憶體胞中。因此，可減少由記憶體胞所佔據的面積，藉此可提升半導體裝置之集成的程度並可增加每單位面積之儲存容量。
本實施例中所描述之方法和結構可被適當地結合與其他實施例中所描述之任何結構和方法。
(實施例3)
於本實施例中，將描述一種可應用於本說明書中所揭露之半導體裝置的電晶體之一範例。對於可應用於本說明書中所揭露之半導體裝置的電晶體之結構並無特別限制；例如，可利用交錯型式或平面型式，具有頂部閘極結構或底部閘極結構。電晶體可具有一種其中係形成一通道形成區之單閘極結構；一種其中係形成二通道形成區之雙閘極結構；或一種其中係形成三通道形成區之三閘極結構。另一方面，電晶體可具有一種雙閘極結構，其包括置於一通道形成區之上方及下方之兩閘極電極，以一閘極絕緣層設於其間。
圖15A至15D各顯示一種可應用於本說明書所揭露之半導體裝置的電晶體(例如，實施例1和2中之電晶體162)之橫斷面結構的範例。於圖15A至15D之各範例中，電晶體被設於一絕緣層400之上；然而，電晶體可被設於諸如玻璃基底之一基底上。注意：於其中圖15A至15D中所示之任一電晶體162被應用於實施例1和2的情況下，絕緣層400係相應於絕緣層128。
圖15A中所示之電晶體410是一種底部閘極薄膜電晶體，且亦稱為反交錯式薄膜電晶體。
電晶體410包括(於絕緣層400上)一閘極電極層401、一閘極絕緣層402、一氧化物半導體層403、一源極電極層405a、及一汲極電極層405b。一覆蓋電晶體410之絕緣層407被堆疊於氧化物半導體層403之上。一絕緣層409被形成於絕緣層407之上。
圖15B中所示之電晶體420具有一種稱為通道保護型(通道停止型)之底部閘極結構，且亦稱為反交錯式薄膜電晶體。
電晶體420包括(於絕緣層400上)閘極電極層401、閘極絕緣層402、氧化物半導體層403、一作用為通道保護層(其覆蓋氧化物半導體層403之一通道形成區)之絕緣層427、源極電極層405a及汲極電極層405b。保護絕緣層409被形成以覆蓋電晶體420。
圖15C中所示之電晶體430是一種底部閘極薄膜電晶體並包括(於其為具有絕緣表面之基底的絕緣層400上)閘極電極層401、閘極絕緣層402、源極電極層405a、汲極電極層405b、及氧化物半導體層403。此外，覆蓋電晶體430之絕緣層407被提供以接觸氧化物半導體層403。保護絕緣層409被形成於絕緣層407之上。
於電晶體430中，閘極絕緣層402被設於絕緣層400和閘極電極層401之上並與其接觸，而源極電極層405a和汲極電極層405b被設於閘極絕緣層402之上並與其接觸。此外，氧化物半導體層403被設於閘極絕緣層402、源極電極層405a和汲極電極層405b之上。
圖15D中所示之電晶體440是一種頂部閘極薄膜電晶體。電晶體440包括(於絕緣層400上)一絕緣層437、氧化物半導體層403、源極電極層405a、汲極電極層405b、閘極絕緣層402及閘極電極層401。一佈線層436a及一佈線層436b被提供以個別地接觸與並電連接至源極電極層405a和汲極電極層405b。
在形成每一電晶體410、420、和430於一基底上的情況下，一作用為基礎膜之絕緣膜可被設於基底與閘極電極層之間。基礎膜具有防止雜質元素從基底擴散之功能，且可被形成以具有單層結構或堆疊層結構，其係使用氮化矽膜、氧化矽膜、氧氮化矽膜、及氧氮化矽膜之一或更多。
閘極電極層401可被形成以單層結構或堆疊層結構，使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之金屬材料；或者含有任何這些元素為其主成分的合金材料。
閘極絕緣層402可被形成以單層結構或堆疊層結構，使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層、及氧化鉿層之任一，藉由電漿CVD法、濺射法，等等。例如，藉由一種電漿CVD法，具有大於或等於50 nm且小於或等於200 nm之氮化矽層(SiNy(y>0))被形成為第一閘極絕緣層，而具有大於或等於5 nm且小於或等於300 nm之氧化矽層(SiOx(x>0))被形成為該第一閘極絕緣層之上的第二閘極絕緣層，以致形成一具有200 nm之總厚度的閘極絕緣層。
可使用(例如)一選自Al、Cr、Cu、Ta、Ti、Mo和W之族群的元素之膜；一含有任何這些元素為成分之合金的膜；一含有這些元素之組合的合金膜，等等，來當作用於源極電極層405a和汲極電極層405b之導電層。導電膜可具有一種結構，其中Ti、Mo、W等之一高熔點金屬層被堆疊於Al、Cu等之金屬層的上方及/或下方。當使用一種其中加入了防止Al膜中產生突起和晶鬚(whiskers)之元素(例如，Si、Nd或Sc)的Al材料時，可增加熱抗性。
一種類似於源極電極層405a和汲極電極層405b之材料可被使用於一用於佈線層436a和佈線層436b(其被個別地連接至源極電極層405a和汲極電極層405b)之導電層。
另一方面，將成為源極電極層405a和汲極電極層405b之導電層(包括使用如源極和汲極電極層之相同層所形成的佈線層)可使用導電金屬氧化物而被形成。可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦-氧化錫合金(In2O3-SnO2，縮寫為ITO)、氧化銦-氧化鋅合金(In2O3-ZnO)、或任何其中含有氧化矽之這些金屬氧化物材料，來當作導電金屬氧化物。
可使用一種無機絕緣膜(其典型範例為氧化矽膜、氧氮化矽膜、氧化鋁膜、及氧氮化鋁膜)來當作絕緣層407、427、和437。
可使用一種無機絕緣膜(諸如氮化矽膜、氮化鋁膜、氮氧化矽膜、或氮氧化鋁膜)來當作絕緣層409。
此外，一平坦化絕緣膜可被形成於保護絕緣層409之上以抑制由於電晶體所致之表面不均勻。可使用一種有機材料(諸如聚醯亞胺、丙烯酸樹脂、或苯環丁烯基的樹脂來當作平坦化絕緣膜。除了這些有機材料之外，亦得以使用一種低介電常數材料(低k材料)等。注意：平坦化絕緣膜可藉由堆疊複數使用這些材料之某些所形成的絕緣膜來形成。
注意：一作用為源極和汲極區之氧化物導電層可被設於氧化物半導體層403與源極和汲極電極層405a和405b之間，以當作緩衝層。16A和16B個別地顯示電晶體441和442，其各藉由提供一氧化物導電層於圖15D之電晶體440而獲得。
圖16A和16B中之電晶體441和442各設有氧化物導電層404a和404b，其係作用為介於氧化物半導體層403與源極和汲極電極層405a和405b之間的源極和汲極區。圖16A和16B中之電晶體441和442係根據製造程序而在氧化物導電層404a和404b之形狀上彼此不同。
於圖16A之電晶體441中，氧化物半導體層與氧化物導電層之一堆疊係透過相同的光微影程序而被形成及處理，以致氧化物半導體層403和氧化物導電層被形成以具有島形狀。在源極電極層405a和汲極電極層405b被形成於氧化物半導體層和氧化物導電層上之後，具有島形狀之氧化物導電層係使用源極電極層405a和汲極電極層405b為遮罩而被蝕刻，以致將成為源極和汲極區之氧化物導電層404a和404b被形成。
於圖16B之電晶體442中，一氧化物導電層被形成於氧化物半導體層403之上，一金屬導電層被形成於其上，且接著氧化物導電層和金屬導電層係透過相同的光微影程序而被處理，以致將成為源極和汲極區之氧化物導電層404a和404b、源極電極層405a及汲極電極層405b被形成。
於執行蝕刻以處理氧化物導電層時，蝕刻條件(蝕刻材料之種類和濃度、蝕刻時間，等等)被適當地調整以致氧化物半導體層不被過度地蝕刻。
可使用：一種濺射法、一種真空蒸鍍法(一種電子束蒸鍍法等)、一種電弧放電離子電鍍法、或一種噴霧法，以當作氧化物導電層404a和404b之形成方法。可使用氧化鋅、氧化鋅鋁、氧氮化鋅鋁、氧化鍺鋅等，以當作氧化物導電層404a和404b之材料。此外，上述材料可含有氧化矽。
當氧化物導電層被提供為介於氧化物半導體層403與源極和汲極電極層405a和405b之間的源極和汲極區時，則可降低源極和汲極區之電阻，其導致電晶體441和442之高速操作。
包括氧化物半導體層403、氧化物導電層404a和404b、及源極和汲極電極層405a和405b，電晶體441和442可各具有較高的耐受電壓。
本實施例可被適當地結合與任何其他實施例之結構。
(實施例4)
將參考圖17A至17C以描述一種可被使用為實施例1至3中的電晶體之任何半導體層的氧化物半導體層之一實施例。
本實施例中之氧化物半導體層具有一種包括第一結晶氧化物半導體層和第二結晶氧化物半導體層之堆疊結構。第二結晶氧化物半導體層被堆疊於第一結晶氧化物半導體層之上且較第一結晶氧化物半導體層更厚。
一絕緣層437被形成於一絕緣層400之上。於本實施例中，一具有大於或等於50 nm並小於或等於600 nm之厚度的氧化物絕緣層係藉由電漿CVD法或濺射法而被形成為絕緣層437。例如，可使用選自氧化矽膜、氧化鎵膜、氧化鋁膜、氧氮化矽膜、氧氮化鋁膜及氮氧化矽膜之一單層或者任何這些膜之堆疊。
接下來，一具有大於或等於1 nm並小於或等於10 nm之厚度的第一氧化物半導體層被形成於絕緣層437之上。第一氧化物半導體層係藉由濺射法而被形成，且藉由濺射法之膜形成中的基底溫度被設為高於或等於200℃並低於或等於400℃。
於本實施例中，第一氧化物半導體層被形成為5 nm之厚度，於氧周圍環境、氬周圍環境、或包括氬和氧之周圍環境中，在如下條件下：使用一供氧化物半導體之沈積用的靶材(用於包括In2O3、Ga2O3和ZnO為1:1:2[莫耳比]之In-Ga-Zn-O基的氧化物半導體之沈積的靶材)；介於基底與靶材之間的距離為170 mm；基底溫度為250℃；壓力為0.4 Pa；及直流(DC)電源為0.5 kW。
接下來，第一熱處理被執行於如下條件:一其中設有基底之處理室的周圍環境為氮或乾空氣之周圍環境。第一熱處理之溫度係高於或等於400℃並低於或等於750℃。透過第一熱處理，形成一第一結晶氧化物半導體層450a(參見圖17A)。
根據沈積時之基底溫度或第一熱處理之溫度，則該沈積或該熱處理造成來自一膜表面之結晶化，且晶體係從膜表面朝向膜之內部生長；因此，獲得c軸對準的晶體。藉由第一熱處理，大量的鋅和氧聚集於膜表面，且石墨烯(graphene)型的二維晶體(包括鋅和氧並具有六角形上平面)之一或更多層被形成於最外表面上；最外表面上之層係生長於厚度方向以形成層之堆疊。藉由增加熱處理之溫度，晶體生長係從表面進行至內部且進一步從內部進行至底部。
藉由第一熱處理，絕緣層437(其為氧化物絕緣層)中之氧被擴散至絕緣層437與第一結晶氧化物半導體層450a之間的介面或者該介面附近(離表面的±5 nm內)，藉此減少第一結晶氧化物半導體層中之氧不足。因此，最好是氧被包括於(大部分)絕緣層437(其被使用為基礎絕緣膜)中或者於第一結晶氧化物半導體層450a與絕緣層437之間的介面上，以超過至少氧之量(於化學計量組成比)的量。
接下來，具有大於10 nm之厚度的第二氧化物半導體層被形成於第一結晶氧化物半導體層450a之上。第二氧化物半導體層係藉由濺射法而被形成，且膜形成時之基底溫度被設為高於或等於200℃並低於或等於400℃。藉由將膜形成時之基底溫度設於從200℃至400℃之範圍內，先質(precursors)可被配置於氧化物半導體層中，該氧化物半導體層係形成於第一結晶氧化物半導體層之表面上並與其接觸；且可獲得所謂的整齊。
於本實施例中，第二氧化物半導體層被形成至25 nm之厚度，於氧周圍環境、氬周圍環境、或包括氬和氧之周圍環境中，在如下條件下：使用一供氧化物半導體之沈積用的靶材(用於包括In2O3、Ga2O3和ZnO為1:1:2[莫耳比]之In-Ga-Zn-O基的氧化物半導體之沈積的靶材)；介於基底與靶材損壞之間的距離為170 mm；基底溫度為400℃；壓力為0.4 Pa；及直流(DC)電源為0.5 kW。
接下來，第二熱處理被執行於如下條件：一其中設有基底之處理室的周圍環境為氮周圍環境、氧周圍環境或氮與氧之混合周圍環境。第二熱處理之溫度係高於或等於400℃並低於或等於750℃。透過第二熱處理，形成一第二結晶氧化物半導體層450b(參見圖17B)。第二熱處理被執行於氮周圍環境、氧周圍環境、或氮與氧之混合周圍環境，藉此增加第二結晶氧化物半導體層之密度並減少其中之缺陷的數目。藉由第二熱處理，利用第一結晶氧化物半導體層450a為核心而使晶體生長進行於厚度方向，亦即，晶體生長係從底部至內部；因此，形成第二結晶氧化物半導體層450b。
最好是，從絕緣層437之形成至第二熱處理的步驟被依序地執行而不暴露至空氣。從絕緣層437之形成至第二熱處理的步驟最好是被執行於一種受控制的周圍環境中包括盡可能少的氫和濕氣(諸如惰性氣體周圍環境、減壓的周圍環境、或乾空氣周圍環境)；針對濕氣，例如，可使用一種具有-40℃或更低之露點(最好是-50℃或更低之露點)的乾燥氮周圍環境。
接下來，氧化物半導體層、第一結晶氧化物半導體層450a和第二結晶氧化物半導體層450b之堆疊被處理成一包括島狀氧化物半導體層之堆疊的氧化物半導體層453(參見圖17C)。於圖形中，介於第一結晶氧化物半導體層450a與第二結晶氧化物半導體層450b之間的介面係由一點虛線所指示，且第一結晶氧化物半導體層450a和第二結晶氧化物半導體層450b被顯示為氧化物半導體層之堆疊；然而，介於其間的介面實際上是不同的且被顯示如此以便於瞭解。
氧化物半導體層之堆疊可藉由被蝕刻而被處理，在一具有所欲形狀之遮罩被形成於氧化物半導體層之堆疊上以後。該遮罩可藉由一種諸如光微影之方法而被形成。另一方面，該遮罩可藉由一種諸如噴墨法之方法而被形成。
可應用乾式蝕刻或濕式蝕刻於氧化物半導體層之堆疊的蝕刻。無須贅述，其兩者可被結合應用。
由上述形成方法所獲得之第一結晶氧化物半導體層及第二結晶氧化物半導體層的特徵在於其具有c軸對準。注意：第一結晶氧化物半導體層及第二結晶氧化物半導體層包括一氧化物，該氧化物包括一具有c軸對準之晶體(亦稱為c軸對準晶體(CAAC))，其既不是單晶結構亦不是非晶結構。第一結晶氧化物半導體層及第二結晶氧化物半導體層部分地包括一晶體微粒邊界。
注意：第一結晶氧化物半導體層及第二結晶氧化物半導體層之材料的範例包括一四種成分的金屬氧化物，諸如In-Sn-Ga-Zn-O基的材料；三種成分的金屬氧化物，諸如In-Ga-Zn-O基的材料(亦稱為IGZO)、In-Sn-Zn-O基的材料(亦稱為ITZO)、In-Al-Zn-O基的材料、Sn-Ga-Zn-O基的材料、Al-Ga-Zn-O基的材料、Sn-Al-Zn-O基的材料、In-Hf-Zn-O基的材料、In-La-Zn-O基的材料、In-Ce-Zn-O基的材料、In-Pr-Zn-O基的材料、In-Nd-Zn-O基的材料、In-Sm-Zn-O基的材料、In-Eu-Zn-O基的材料、In-Gd-Zn-O基的材料、In-Tb-Zn-O基的材料、In-Dy-Zn-O基的材料、In-Ho-Zn-O基的材料、In-Er-Zn-O基的材料、In-Tm-Zn-O基的材料、In-Yb-Zn-O基的材料、及In-Lu-Zn-O基的材料；兩種成分的金屬氧化物，諸如In-Zn-O基的材料、Sn-Zn-O基的材料、Al-Zn-O基的材料、Zn-Mg-O基的材料、Sn-Mg-O基的材料、In-Mg-O基的材料、及In-Ga-O基的材料；以及單一成分的金屬氧化物，諸如In-O基的材料、Sn-O基的材料、及Zn-O基的材料。此外，上述材料可包括SiO2。於此，例如，In-Ga-Zn-O基的材料代表一包括銦(In)、鎵(Ga)、及鋅(Zn)之氧化物，且對於組成比並無特別限制。此外，In-Ga-Zn-O基的材料可包括除了In、Ga、及Zn以外的元素。
對於其中第二結晶氧化物半導體層被形成於第一結晶氧化物半導體層之上的兩層結構並無限制，藉由在形成第二結晶氧化物半導體層之後執行膜形成和熱處理之程序一次或多次，以形成第三結晶氧化物半導體層，則可形成一種包括三或更多層之堆疊結構。
包括由上述形成方法所形成之氧化物半導體層的堆疊之氧化物半導體層453可被適當地使用於一電晶體(例如，實施例1和實施例2中之電晶體162；實施例3中之電晶體410、420、430、440、441、442)，其可被應用於本說明書中所揭露之半導體裝置。
於其中本實施例之氧化物半導體層被使用為氧化物半導體層403的實施例3之電晶體440中，並未從一表面供應電場至氧化物半導體層之另一表面且電流不會流動於氧化物半導體層之堆疊的厚度方向(從一表面至另一表面；例如，於圖15D之垂直方向)。電晶體具有一種結構，其中電流主要係沿著氧化物半導體層之堆疊的介面流動；因此，當電晶體被光線照射時或甚至當BT應力被施加至電晶體時，電晶體特性之惡化被抑制或減少了。
藉由利用第一結晶氧化物半導體層和第二結晶氧化物半導體層(如氧化物半導體層453)之堆疊以形成電晶體，則電晶體可具有穩定的電特性及高的可靠度。
本實施例可被適當地結合與任何其他實施例之結構。
(實施例5)
於本實施例中，將參考圖14A至14F以描述其中任何上述實施例中所述之半導體裝置被應用於電子裝置的情況。本實施例中係描述其中上述半導體裝置被應用於如下電子裝置的情況：電腦、行動電話機(亦稱為行動電話或行動電話裝置)、可攜式資訊終端(包括可攜式遊戲機、音頻再生裝置，等等)、相機(諸如數位相機、數位攝影機、電子紙)、電視機(亦稱為電視或電視接收器)，等等。
圖14A顯示一種筆記型個人電腦，其包括一殼體701、一殼體702、一顯示部703、一鍵盤704，等等。任何上述實施例中所述之半導體裝置被提供於殼體701和702之至少一者中。因此，可實現一種已充分降低功率耗損之筆記型個人電腦，其中可高速地執行資料之寫入和讀取並可長時間地儲存資料。
圖14B顯示一種可攜式資訊終端(PDA)。一主體711設有一顯示部713、一外部介面715、操作鈕714等等。此外，提供一用於可攜式資訊終端之操作等的觸控筆712。任何上述實施例中所述之半導體裝置被提供於主體711中。因此，可實現一種已充分降低功率耗損之可攜式資訊終端，其中可高速地執行資料之寫入和讀取並可長時間地儲存資料。
圖14C顯示一種結合電子紙之電子書，電子書720包括兩殼體：殼體721和殼體723。殼體721和殼體723個別包括一顯示部725及一顯示部727。殼體721係藉由一鉸鏈737而被連接至殼體723，以致電子書720可使用鉸鏈737當作軸而被打開或關閉。此外，殼體721設有一電源開關731、操作鍵733、揚聲器735，等等。殼體721與723之至少一者設有任何上述實施例中所述之半導體裝置。因此，可實現一種已充分降低功率耗損之電子書，其中可高速地執行資料之寫入和讀取並可長時間地儲存資料。
圖14D顯示一種行動電話機，其包括兩殼體：殼體740和殼體741。此外，處於展開如圖14D中所示之殼體740和741可被滑動以致其中之一疊置於另一上。因此，可減小行動電話機之尺寸，其使得行動電話機適於攜帶。殼體741包括一顯示面板742、一揚聲器743、一麥克風744、操作鍵745、一指針裝置746、一相機鏡頭747、一外部連接終端748，等等。殼體740包括一太陽能電池749(用以為行動電話機充電)、一外部記憶體槽750，等等。一天線被結合於殼體741中。任何上述實施例中所述之半導體裝置被提供於殼體740與741之至少一者中。因此，可實現一種已充分降低功率耗損之行動電話機，其中可高速地執行資料之寫入和讀取並可長時間地儲存資料。
圖14E顯示一種數位相機，其包括一主體761、一顯示部767、一目鏡763、一操作開關764、一顯示部765、一電池766，等等。任何上述實施例中所述之半導體裝置被提供於主體761中。因此，可實現一種已充分降低功率耗損之數位相機，其中可高速地執行資料之寫入和讀取並可長時間地儲存資料。
圖14F顯示一種電視機770，其包括一殼體771、一顯示部773、一支架775，等等。電視機770可以一包括於殼體771中之開關或者一遙控器780來操作。任何上述實施例中所述之半導體裝置被安裝於每一殼體771及遙控器780中。因此，可實現一種已充分降低功率耗損之電視機，其中可高速地執行資料之寫入和讀取並可長時間地儲存資料。
如上所述，本實施例中所述之電子裝置各包括依據任何上述實施例之半導體裝置。因此，可實現已降低功率耗損之電子裝置。
(實施例6)
於本實施例中，將描述可應用於本說明書中所揭露之半導體裝置的電晶體之範例。此外，顯示電晶體之特性的計算(或模擬)結果。本實施例中所述之電晶體可被適當地使用為任何上述實施例中所述之電晶體162。
一絕緣的閘極電晶體之實際測量的場效移動率可低於其原始移動率(由於多種原因)；此現象不僅發生於使用氧化物半導體之電晶體亦同時發生於所有型式的電晶體。移動率之所以被降低的原因之一是一位於半內部之缺陷或者一位於半導體與絕緣膜間之介面上的缺陷。當採用Levinson模型時，可理論地計算其假設無缺陷存在於半導體內部時之場效移動率。
假設一半導體之原始移動率及測量的場效移動率個別為μ0及μ，且一電位障蔽(諸如微粒邊界)存在於半導體中，則獲得下列方程式。
[方程式2]
於此，E代表電位障蔽之高度，k代表波茲曼(Boltzmann)常數，而T代表絕對溫度。當假設電位障蔽造成缺陷時，則依據Levinson模型可將電位障蔽之高度表達為下列方程式。
[方程式3]
於此，e代表基本電荷，N代表一通道中之每單位面積的平均缺陷密度，ε代表半導體之電容率，n代表通道中之每單位面積的載子數，Cox代表每單位面積的電容值，Vg代表閘極電壓，而t代表通道之厚度。於其中半導體層之厚度小於或等於30 nm的情況下，通道之厚度可被視為相同於半導體層之厚度。一線性區中之汲極電流Id可被表達為下列方程式。
[方程式4]
於此，L代表通道長度而W代表通道寬度，及L和W各為10 μm(L=W=10 μm)。此外，Vd代表汲極電壓。當把上述方程式之兩邊除以Vg並接著取兩邊之對數時，可獲得下列下列方程式。
[方程式5]
方程式5之右邊為Vg之函數。從該方程式，發現缺陷密度N可從一圖表中之一條線來獲得，該圖表則是藉由以ln(Id/Vg)為縱座標軸及1/Vg為橫座標軸來繪製實際的測量值而獲得。亦即，缺陷密度可從電晶體之Id-Vg特性來評估。一氧化物半導體(其中銦(In)、錫(Sn)、和鋅(Zn)之比為1:1:1)的缺陷密度N約為1×1012/cm2。
根據以此方式所獲得之缺陷密度等，可從方程式2和方程式3計算出μ0為120 cm2/Vs。包括一缺陷之In-Sn-Zn氧化物的測得之移動率約為35 cm2/Vs。然而，假設無缺陷存在於半導體之內部以及於半導體與絕緣膜間之介面上，則可預期氧化物半導體之移動率μ0為120 cm2/Vs。
注意：即使當無缺陷存在於半導體之內部時，於一通道與一閘極絕緣層間之介面上的散射仍會影響電晶體之傳輸性質。換言之，在其遠離通道與閘極絕緣層間之介面x之距離的位置上之移動率μ1可被表達為下列方程式。
[方程式6]
於此，D代表閘極電極方向上之電場，而B和G為常數。B和G可從實際的測量結果獲得；依據上述測量結果，B為4.75×107 cm/s而 G為10 nm(介面散射之影響所達到的深度)。當D增加時(亦即，當閘極電壓增加時)，方程式6之第二項便增加而因此移動率μ1減少。
圖21中顯示一電晶體(其之一通道包括理想的氧化物半導體而無缺陷於半導體內部)之移動率μ2的計算結果。使用由Synopsys公司所製造之裝置模擬軟體「Sentaurus Device」於該計算，並個別地假設氧化物半導體之帶隙、電子親和力、相對電容率、及厚度為2.8 eV、4.7 eV、15、及15 nm。這些值係藉由一以濺射法所形成之薄膜的測量來獲得。
此外，閘極電極、源極電極、和汲極電極之工作函數被個別假設為5.5 eV、4.6 eV、和4.6 eV。閘極絕緣層之厚度被假設為100 nm，而其相對電容率被假設為4.1。通道長度和通道寬度各被假設為10 μm，而汲極電壓Vd被假設為0.1 V。
如圖21中所示，移動率具有大於100 cm2/Vs之峰值在一稍大於1V的閘極電壓且隨著閘極電壓變高而增加，因為介面散射之影響增加。注意：為了抑制介面散射，希望半導體層之表面在原子位準為平坦的(原子層平坦度)。
圖22A至22C、圖23A至23C、及圖24A至24C顯示使用一具有此一移動率之氧化物半導體所製造的微小電晶體之特性的計算結果。圖25A和25B顯示用於計算之電晶體的橫斷面結構。圖25A和25B中所示之電晶體各包括一半導體區2103a和一半導體區2103c，其具有n+型導電性於氧化物半導體層中。半導體區2103a和半導體區2103c之電阻率為2×10-3 Ωcm。
圖25A中所示之電晶體被形成於一絕緣層2101及一嵌入絕緣體2102(其係嵌入絕緣層2101中且由氧化鋁所形成)之上。電晶體包括半導體區2103a、半導體區2103c、一本質半導體區2103b(作用為一插入其間之通道形成區)及一閘極電極2105。閘極電極2105之寬度為33 nm。
圖25A和25B中所示之電晶體可各被使用為任何上述實施例中所述之電晶體162。
如圖10A至10D中所示之電晶體，一閘極絕緣層2104被形成於閘極電極2105與半導體區2103b之間，而一源極電極2108a和一汲極電極2108b被提供以接觸與半導體區2103a和半導體區2103c。注意：此電晶體之通道寬度為40 nm。
圖25A和25B中所示之電晶體各包括一側壁絕緣層2106a和一側壁絕緣層2106b於閘極電極2105之相反側表面上、及一絕緣體2107於閘極電極2105之上，以防止閘極電極與另一佈線之間的短路。側壁絕緣層具有5 nm之寬度。
圖25B之電晶體與圖25A之電晶體的類似處在於：其被形成於絕緣層2101和由氧化鋁所形成的嵌入絕緣體2102之上；以及其包括半導體區2103a、半導體區2103c、介於其間的本質半導體區2103b、具有33 nm之寬度的閘極電極2105、閘極絕緣層2104、側壁絕緣層2106a、側壁絕緣層2106b、絕緣體2107、源極電極2108a、和汲極電極2108b。
圖25A中所示之電晶體與圖25B中所示之電晶體的不同處在於：側壁絕緣層2106a和側壁絕緣層2106b底下之半導體區的導電型式。於圖25A所示之電晶體中，側壁絕緣層2106a和側壁絕緣層2106b底下之半導體區為具有n+型導電性之半導體區2103a的部分以及具有n+型導電性之半導體區2103c的部分，而於圖25B所示之電晶體中，側壁絕緣層2106a和側壁絕緣層2106b底下之半導體區為本質半導體區2103b的部分。換言之，提供了一區，其具有既不重疊與半導體區2103a(或半導體區2103c)亦不重疊與閘極電極2105之Loff的寬度。此區被稱為補償區，且寬度Loff被稱為補償長度。如從圖形所見，補償長度係等於側壁絕緣層2106a(或側壁絕緣層2106b)之寬度。
計算中所使用之其他參數被描述如下。使用由Synopsys公司所製造之裝置模擬軟體「Sentaurus Device」於該計算。圖22A至22C顯示具有圖25A中所示之結構的電晶體之汲極電流(Id，實線)與移動率(μ，虛線)之閘極電壓(Vg：介於閘極與源極之間的電位差)相依性。汲極電流Id係藉由假設汲極電壓(介於汲極與源極之間的電位差)為+1 V而計算所得；以及移動率μ係藉由假設汲極電壓為+0.1 V而計算所得。
圖22A顯示在其中閘極絕緣層之厚度為15 nm的情況下之電晶體的閘極電壓相依性，圖22B顯示在其中閘極絕緣層之厚度為10 nm的情況下之電晶體的閘極電壓相依性，及圖22C顯示在其中閘極絕緣層之厚度為5 nm的情況下之電晶體的閘極電壓相依性。隨著閘極絕緣層變薄，特別在關狀態下之汲極電流Id(關狀態電流)被顯著地減少。反之，在開狀態下之移動率μ和汲極電流Id(開狀態電流)的峰值並無明顯的改變。圖表顯示其汲極電流超過10 μA，其為記憶體胞等中所需要的，於1 V左右的閘極電壓。
圖23A至23C顯示具有圖25B(其中補償長度Loff為5 nm)中所示之結構的電晶體之汲極電流Id(實線)與移動率μ(虛線)之閘極電壓Vg相依性。汲極電流Id係藉由假設汲極電壓為+1 V而計算所得；以及移動率μ係藉由假設汲極電壓為+0.1 V而計算所得。圖23A顯示在其中閘極絕緣層之厚度為15 nm的情況下之電晶體的閘極電壓相依性，圖23B顯示在其中閘極絕緣層之厚度為10 nm的情況下之電晶體的閘極電壓相依性，及圖23C顯示在其中閘極絕緣層之厚度為5 nm的情況下之電晶體的閘極電壓相依性。
此外，圖24A至24C顯示具有圖25B(其中補償長度Loff為15 nm)中所示之結構的電晶體之汲極電流Id(實線)與移動率μ(虛線)之閘極電壓相依性。汲極電流Id係藉由假設汲極電壓為+1 V而計算所得；以及移動率μ係藉由假設汲極電壓為+0.1 V而計算所得。圖24A顯示在其中閘極絕緣層之厚度為15 nm的情況下之電晶體的閘極電壓相依性，圖24B顯示在其中閘極絕緣層之厚度為10 nm的情況下之電晶體的閘極電壓相依性，及圖24C顯示在其中閘極絕緣層之厚度為5 nm的情況下之電晶體的閘極電壓相依性。
於任一結構中，隨著閘極絕緣層變薄，關狀態電流被顯著地減少，而移動率μ和開狀態電流的峰值並無明顯的改變。
注意：移動率μ之峰值約為80 cm2/Vs於圖22A至22C中，約為60 cm2/Vs於圖23A至23C中，以及約為40 cm2/Vs於圖24A至24C中；因此，移動率μ之峰值係隨著補償長度Loff之增加而減少。此外，此一傾向適用於關狀態電流。開狀態電流亦隨著補償長度Loff之增加而減少；然而，開狀態電流之減少相較於關狀態電流之減少更顯著地平緩。再者，這些圖表顯示：於任一結構中，汲極電流超過10 μA，其為記憶體胞等中所需要的，於1 V左右的閘極電壓。
(實施例7)
於本實施例中，將描述可應用於本說明書中所揭露之半導體裝置的電晶體之範例。本實施例中所述之電晶體可被適當地使用為任何上述實施例中所述之電晶體162。
於本實施例中，將參考圖33A及33B等以描述一電晶體之範例，其中一In-Sn-Zn-O膜被使用為氧化物半導體層。
圖33A及33B為一種具有頂部閘極結構之共面電晶體的頂部視圖及橫斷面視圖。圖33A為電晶體之頂部視圖。圖33B顯示沿著圖33A中之點虛線B1-B2的橫斷面B1-B2。
圖33B中所示之電晶體包括一基底3100；一設於基底3100之上的絕緣層3102；一設於絕緣層3102之周邊中的嵌入絕緣體3104；一設於絕緣層3102和嵌入絕緣體3104之上並包括一高電阻區3106a和一低電阻區3106b的氧化物半導體層3106；一設於氧化物半導體層3106之上的閘極絕緣層3108；一設置以重疊與氧化物半導體層3106(以閘極絕緣層3108置於其間)的閘極電極3110；一設置以接觸與閘極電極3110之側表面的側壁絕緣層3112；一對設置以接觸與至少低電阻區3106b之電極3114；一設置以覆蓋至少氧化物半導體層3106、閘極電極3110、和該對電極3114的層間絕緣膜3116；及一設置以透過一形成於層間絕緣膜3116中之開口而連接至至少該對電極3114之一的佈線3118。
雖未顯示，可提供一保護膜以覆蓋層間絕緣膜3116和佈線3118。利用保護膜，可減少由層間絕緣膜3116之表面導電所產生的微量漏電流，而因此可減少電晶體之關狀態電流。
(實施例8)
於本實施例中，將描述可應用於本說明書中所揭露之半導體裝置的電晶體之範例。本實施例中所述之電晶體可被適當地使用為任何上述實施例中所述之電晶體162。
於本實施例中，將描述一電晶體之另一範例，其中一In-Sn-Zn-O膜被使用為氧化物半導體層。
圖34A及34B為顯示本實施例中所製造之電晶體的結構之頂部視圖及橫斷面視圖。圖34A為電晶體之頂部視圖。圖34B為沿著圖34A中之點虛線C1-C2的橫斷面視圖。
圖34B中所示之電晶體包括一基底3600；一設於基底3600之上的絕緣層3602；一設於絕緣層3602之上的氧化物半導體層3606；一對接觸與氧化物半導體層3606之電極3614；一設於氧化物半導體層3606和該對電極3614之上的閘極絕緣層3608；一設置以重疊與氧化物半導體層3606(以閘極絕緣層3608插入其間)的閘極電極3610；一設置以覆蓋閘極絕緣層3608和閘極電極3610的層間絕緣膜3616；透過形成於層間絕緣膜3616中之開口而連接至該對電極3614的佈線3618；及一設置以覆蓋層間絕緣膜3616之保護膜3620。
玻璃基底被使用為基底3600。氧化矽膜被使用為絕緣層3602。In-Sn-Zn-O膜被使用為氧化物半導體層3606。鎢膜被使用為該對電極3614。氧化矽膜被使用為閘極絕緣層3608。閘極電極3610具有氮化鉭膜與鎢膜之堆疊結構。層間絕緣膜3616具有氧氮化矽膜與聚醯亞胺膜之堆疊結構。佈線3618各具有一堆疊結構，其中鈦膜、鋁膜、和鈦膜係依此順序而被形成。聚醯亞胺膜被使用為保護膜3620。
注意：於具有圖34A中所示之結構的電晶體中，一其中閘極電極3610重疊與該對電極3614之一的部分之寬度被稱為Lov。類似地，不重疊與氧化物半導體層3606的該對電極3614之一的一部分之寬度被稱為dW。
[範例1]
藉由沈積氧化物半導體同時加熱基底或藉由在形成氧化物半導體層之後執行熱處理，一電晶體(其中一包括In、Sn、和Zn為主成分之氧化物半導體被使用為通道形成區)可具有理想的特性。注意：「主成分」指的是一包括於5原子百分比或更多之組成中的元素。
藉由有意地在形成包括In、Sn、和Zn為主成分之氧化物半導體層之後加熱基底，則可提升電晶體之場效移動率。此外，電晶體之臨限電壓可被正偏移以使電晶體為常關。
當作一範例，圖26A至26C各顯示一電晶體之特性，其中係使用一包括In、Sn、和Zn為主成分並具有3 μm之通道長度和10 μm之通道寬度的氧化物半導體層、及一具有100 nm之厚度的閘極絕緣層。注意：Vd被設為10 V。
圖26A顯示一電晶體之特性，該電晶體之包括In、Sn、和Zn為主成分的氧化物半導體層係藉由濺射法來形成而不有意地加熱基底。電晶體之場效移動率為18.8 cm2/Vsec。另一方面，包括In、Sn、和Zn為主成分之氧化物半導體層被形成而同時有意地加熱基底時，則可增加場效移動率。圖26B顯示一電晶體之特性，該電晶體之包括In、Sn、和Zn為主成分的氧化物半導體層被形成而同時以200℃加熱基底。電晶體之場效移動率為32.2 cm2/Vsec。
藉由在形成包括In、Sn、和Zn為主成分之氧化物半導體層之後執行熱處理，可進一步增進場效移動率。圖26C顯示一電晶體之特性，該電晶體之包括In、Sn、和Zn為主成分的氧化物半導體層係藉由濺射於200℃並接著接受熱處理於650℃而被形成。電晶體之場效移動率為34.5 cm2/Vsec。
基底之有意加熱預期會具有一種減少藉由濺射之形成期間進入氧化物半導體層之濕氣的效果。此外，在膜形成後之熱處理致能氫、氫氧根、或濕氣被釋放或移除自氧化物半導體層。以此方式，可提升場效移動率。場效移動率之提升被視為達成，非僅藉由脫水或脫氫以移除雜質同時亦藉由減少由於密度增加所導致之原子間距離。藉由從氧化物半導體移除雜質以純化而可將氧化物半導體結晶化。於使用此一純化的非單晶氧化物半導體的情況下，理想地，預期可實現超過100 cm2/Vsec之場效移動率。
可用下列方式以將包括In、Sn、和Zn為主成分的氧化物半導體結晶化：將氧離子植入氧化物半導體；藉由熱處理以釋放氧化物半導體中所包括之氫、氫氧根、或濕氣；及透過熱處理或藉由稍後所執行之另一熱處理以將氧化物半導體結晶化。藉由此結晶化處理或再結晶化處理，則可獲得一種具有理想結晶性之非單晶氧化物半導體。
在膜形成期間及/或在膜形成後之熱處理期間的基底之有意加熱非僅有助於增進場效移動率亦同時有助於使電晶體為常關。於一種其中一包括In、Sn、和Zn為主成分且不有意地加熱基底所形成的氧化物半導體層被使用為通道形成區的電晶體中，臨限電壓傾向被負偏移。然而，當使用有意地加熱基底而形成氧化物半導體層時，則臨限電壓之負偏移可被解決。亦即，臨限電壓被偏移以致電晶體變為常關；此傾向可根據圖26A與26B之間的比較而被確認。
注意：臨限電壓亦可藉由改變In、Sn、與Zn的比例而被控制；當In、Sn、與Zn之組成比為2：1：3時，則預期可形成一常關的電晶體。此外，可藉由將一靶材之組成比設定如下以獲得一具有高結晶性之氧化物半導體層：In:Sn:Zn=2:1:3。
基底之有意加熱的溫度或熱處理之溫度為150℃或更高，最好是200℃或更高，更理想的是400℃或更高。當以高溫執行膜形成或熱處理時，電晶體可為常關。
藉由在膜形成期間有意地加熱基底及/或藉由在膜形成後執行熱處理，可增加對抗閘極偏壓應力之穩定性。例如，當在150℃以2 MV/cm之強度施加閘極偏壓一小時時，則臨限電壓之偏移可小於±1.5V，最好是小於±1.0V。
對以下兩電晶體執行BT測試：樣本1(在氧化物半導體層之形成後於其上未執行熱處理)、及樣本2(在氧化物半導體層之形成後於其上以650℃執行熱處理)。
首先，電晶體之Vg-Id特性被測量於25℃之基底溫度和10V之Vd。接著，基底溫度被設為150℃且Vd被設為0.1V。之後，20V之Vg被施加以致一施加至閘極絕緣層之電場的強度為2 MV/cm，且該條件被保持一小時。接下來，Vg被設為0V。接著，電晶體之Vg-Id特性被測量於25℃之基底溫度和10V之Vd。此程序被稱為正BT測試。
以一類似方式，電晶體之Vg-Id特性被測量於25℃之基底溫度和10V之Vd。接著，基底溫度被設為150℃且Vd被設為0.1V。之後，-20V之Vg被施加以致一施加至閘極絕緣層之電場的強度為-2 MV/cm，且該條件被保持一小時。接下來，Vg被設為0V。接著，電晶體之Vg-Id特性被測量於25℃之基底溫度和10V之Vd。此程序被稱為負BT測試。
圖27A和27B個別地顯示樣本1之正BT測試的結果和樣本1之負BT測試的結果。圖28A和28B個別地顯示樣本2之正BT測試的結果和樣本2之負BT測試的結果。
由於正BT測試所致之樣本1的臨限電壓之偏移量以及由於負BT測試所致之樣本1的臨限電壓之偏移量個別為1.80V和-0.42V。由於正BT測試所致之樣本2的臨限電壓之偏移量以及由於負BT測試所致之樣本2的臨限電壓之偏移量個別為0.79V和0.76V。已發現：於每一樣本1和樣本2中，介於BT測試前與後之間的臨限電壓之偏移量很小且可靠度很高。
熱處理可被執行於氧周圍環境中；另一方面，熱處理可被執行首先於氮或惰性氣體之周圍環境下或者於減壓之下，及接著於包括氧之周圍環境下。在脫水或脫氫之後供應氧至氧化物半導體，藉此可進一步增加熱處理之效果。可應用一種方法，其中氧離子係藉由電場而被加速且被植入氧化物半導體層中，來當作在脫水或脫氫之後供應氧的方法。
由於氧不足所致之缺陷輕易地產生於氧化物半導體上或者於氧化物半導體與一接觸與氧化物半導體的膜間之介面上；然而，當藉由熱處理而將過量的氧含入氧化物半導體中時，所產生之氧不足常可被補償以過量的氧。過量的氧為主要存在於晶格之間的氧。當過量的氧之濃度被設為高於或等於1×1016/cm3且低於或等於2×1020/cm3時，過量的氧可被含入氧化物半導體中而不造成晶體變形等等。
當熱處理被執行以致氧化物半導體之至少部分包括晶體時，則可獲得更穩定的氧化物半導體層。例如，當藉由X光繞射(XRD)以分析一氧化物半導體層(其係藉由使用一具有In:Sn:Zn=1:1:1之組成比的靶材之濺射而不有意地加熱基底所形成)時，觀察到一光環(halo)圖案。所形成之氧化物半導體層可藉由接受熱處理而被結晶化。熱處理之溫度可被適當地設定；當熱處理被執行於650℃時，例如，科於X光繞射分析中觀察到清楚的繞射峰值。
執行In-Sn-Zn-O膜之XRD分析。使用由Bruker AXS所製造之X光繞射儀D8 ADVANCE以執行XRD分析，並藉由平面外方法以執行測量。
備製樣本A和樣本B並於其上執行XRD分析。以下將描述一種用以製造樣本A和樣本B之方法。
一具有100 nm之厚度的In-Sn-Zn-O膜被形成於一已接受脫氫處理之石英基底上。
以一種具有100 W(DC)之功率的濺射設備來形成In-Sn-Zn-O膜於氧周圍環境中。具有In:Sn:Zn=1:1:1之原子比的In-Sn-Zn-O靶材被使用為靶材。注意：膜形成中之基底加熱溫度被設於200℃。以此方式所製造之樣本被使用為樣本A。
接下來，藉由一種類似於樣本A之製造方法的方法所製造之樣；係接受熱處理於650℃。當作熱處理，係首先於氮周圍環境中執行熱處理一小時及進一步於氧周圍環境中執行熱處理一小時而不降低溫度。以此方式所製造之樣本被使用為樣本B。
圖29顯示樣本A和樣本B之XRD頻譜。於樣本A中未觀察到任何從晶體導出的峰值；而於樣本B中，當2θ約為35度以及於37度至38度時觀察到從晶體導出的峰值。
如上所述，藉由在一包括In、Sn、和Zn為主成分之氧化物半導體的沈積期間有意地加熱基底及/或藉由在沈積後執行熱處理，可增進電晶體之特性。
這些基底加熱和熱處理具有防止氫和氫氧根(其為氧化物半導體之不利的雜質)被含入膜中的功效以及從該膜移除氫和氫氧根的功效。亦即，藉由從氧化物半導體移除氫(當作施體雜質)而可高度地純化氧化物半導體，藉此可獲得一常關電晶體。氧化物半導體之高度純化致能電晶體之關狀態電流成為1 aA/μm或更低。於此，關狀態電流之單位被用以指示一通道寬度之每微米的電流。
明確地，如圖30中所示，關狀態電流可為1 aA/μm(1×10-18 A/μm)或更低、100 zA/μm(1×10-19 A/μm)或更低、及1 zA/μm(1×10-21 A/μm)或更低，當基底溫度個別為125℃、85℃、及室溫(27℃)時。最好是，關狀態電流可為0.1 aA/μm(1×10-19 A/μm)或更低、10 zA/μm(1×10-20 A/μm)或更低、及0.1 zA/μm(1×10-22 A/μm)或更低，個別於125℃、85℃、及室溫時。
注意：為了防止氫和濕氣被含入氧化物半導體層中於其形成期間，最好是藉由充分地抑制從沈積室之外部的洩漏以及透過沈積室之內壁的脫氣來增加濺射氣體之純度。例如，最好是將具有-70℃或更低之露點的氣體使用為濺射氣體，以防止濕氣被含入膜中。此外，最好是使用一種被純化之靶材以便不包含諸如氫和濕氣等雜質。雖然不可能藉由熱處理以從包括In、Sn、和Zn為主成分之氧化物半導體的膜移除濕氣，但最好是使用一種原來不包括濕氣之膜，因為相較於包括In、Ga、和Zn為主成分之氧化物半導體，包括In、Sn、和Zn為主成分之氧化物半導體是在較高的溫度下釋放濕氣。
評估介於基底溫度與一使用樣本所形成的電晶體(在形成氧化物半導體層之後在該電晶體上執行熱處理於650℃)的電特性之間的關係。
用於測量之電晶體具有3 μm之通道長度L、10 μm之通道寬度W、0 μm之Lov及0 μm之dW。注意：Vd被設為10 V。注意：基底溫度為-40℃、-25℃、25℃、75℃、125℃及150℃。於此，於一電晶體中，一其中閘極電極重疊與一對電極之一的部分之寬度被稱為Lov，且未重疊與氧化物半導體層的該對電極之一部分的寬度被稱為dW。
圖31顯示Id(實線)與移動率μ(虛線)之Vg相依性。圖32A顯示介於基底溫度與臨限電壓之間的關係，而圖32B顯示介於基底溫度與場效移動率之間的關係。
從圖32A，發現到臨限電壓係隨著基底溫度增加而變低。注意：臨限電壓在從-40℃至150℃之範圍內從1.09 V減少至-0.23 V。
從圖32B，發現到場效移動率係隨著基底溫度增加而變低。注意：場效移動率在從-40℃至150℃之範圍內從36 cm2/Vs減少至32 cm2/Vs。亦即，發現到在此溫度範圍內電特性之變化很小。
於一電晶體(其中此一包括In、Sn、和Zn為主成分之氧化物半導體被使用為通道形成區)中，可獲得30 cm2/Vs或更高(最好是40 cm2/Vs或更高，更理想的是60cm2/Vs或更高)之場效移動率，以其關狀態電流維持於1 aA/μm或更低(其可達成LSI所需之開狀態電流)。例如，於其中L/W為33 nm/40 nm之FET中，12 μA或更高之開狀態電流可流動在當閘極電壓為2.7 V而汲極電壓為1.0 V時。此外，可確保足夠的電特性於電晶體之操作所需的溫度範圍內。利用此等特性，可實現一種具有新穎功能之積體電路而不減少操作速度，即使當一包括氧化物半導體之電晶體被提供於一使用Si半導體所形成之積體電路中時。
本申請案係基於2010年八月6日於日本專利局所提出之日本專利申請案序號2010-177874以及2011年五月13日於日本專利局所提出之日本專利申請案序號2011-108422，其內容被併入於此以供參考。
100．．．基底
102．．．保護層
104．．．半導體區
106．．．元件隔離絕緣層
106．．．元件隔離絕緣層
108a．．．閘極絕緣層
110a．．．閘極電極
116a．．．通道形成區
120a．．．雜質區
120b．．．雜質區
122．．．金屬層
124a．．．金屬化合物區
124b．．．金屬化合物區
126．．．電極
128．．．絕緣層
140．．．絕緣層
142a．．．源極電極
142b．．．汲極電極
144．．．氧化物半導體層
146．．．閘極絕緣層
148．．．閘極電極
150．．．絕緣層
152．．．電極
154．．．絕緣層
156．．．電極
158．．．佈線
158．．．佈線
160．．．電晶體
162．．．電晶體
164．．．電容
170．．．電極
171．．．佈線
171．．．佈線
172．．．絕緣層
172．．．絕緣層
180．．．選擇電晶體
182．．．選擇電晶體
190．．．記憶體胞
400．．．絕緣層
401．．．閘極電極層
402．．．閘極絕緣層
403．．．氧化物半導體層
404a．．．氧化物導電層
404b．．．氧化物導電層
405a．．．源極電極層
405b．．．汲極電極層
407．．．絕緣層
409．．．絕緣層
410．．．電晶體
420．．．電晶體
427．．．絕緣層
430．．．電晶體
436a．．．佈線層
436b．．．佈線層
437．．．絕緣層
440．．．電晶體
441．．．電晶體
442．．．電晶體
450a．．．第一結晶氧化物半導體層
450b．．．第二結晶氧化物半導體層
453．．．氧化物半導體層
701．．．殼體
702．．．殼體
703．．．顯示部
704．．．鍵盤
711．．．主體
712．．．觸控筆
713．．．顯示部
714．．．操作鈕
715．．．外部介面
720．．．電子書
721．．．殼體
723．．．殼體
725．．．顯示部
727．．．顯示部
731．．．電源開關
733．．．操作鍵
735．．．揚聲器
737．．．鉸鏈
740．．．殼體
741．．．殼體
742．．．顯示面板
743．．．揚聲器
744．．．麥克風
745．．．操作鍵
746．．．指針裝置
747．．．相機鏡頭
748．．．外部連接終端
749．．．太陽能電池
750．．．外部記憶體槽
761．．．主體
763．．．目鏡
764．．．操作開關
765．．．顯示部
766．．．電池
767．．．顯示部
770．．．電視機
771．．．殼體
773．．．顯示部
775．．．支架
780．．．遙控器
2101．．．絕緣層
2102．．．嵌入絕緣體
2103a．．．半導體區
2103c．．．半導體區
2103b．．．本質半導體區
2104．．．閘極絕緣層
2105．．．閘極電極
2106a．．．側壁絕緣層
2106b．．．側壁絕緣層
2107．．．絕緣體
2108a．．．源極電極
2108b．．．汲極電極
3100．．．基底
3102．．．絕緣層
3104．．．嵌入絕緣體
3106．．．氧化物半導體層
3106a．．．高電阻區
3106b．．．低電阻區
3108．．．閘極絕緣層
3110．．．閘極電極
3112．．．側壁絕緣層
3114．．．電極
3116．．．層間絕緣膜
3118．．．佈線
3600．．．基底
3602．．．絕緣層
3606．．．氧化物半導體層
3608．．．閘極絕緣層
3610．．．閘極電極
3614．．．電極
3616．．．層間絕緣膜
3618．．．佈線
3620．．．保護膜
於後附圖形中：
圖1係一半導體裝置之電路圖；
圖2A-1、2A-2和2B係一半導體裝置之電路圖；
圖3係一半導體裝置之電路圖；
圖4係一半導體裝置之電路圖；
圖5係一半導體裝置之電路圖；
圖6係一時序圖；
圖7係一時序圖；
圖8係一時序圖；
圖9A和9B個別為一半導體裝置之橫斷面圖和平面圖；
圖10A至10D係一半導體裝置之製造程序的橫斷面圖；
圖11A至11D係一半導體裝置之製造程序的橫斷面圖；
圖12A至12D係一半導體裝置之製造程序的橫斷面圖；
圖13A至13C係一半導體裝置之製造程序的橫斷面圖；
圖14A至14F係各顯示一包括半導體裝置之電子裝置的圖；
圖15A至15D係半導體裝置之橫斷面圖；
圖16A和16B係半導體裝置之橫斷面圖；
圖17A至17C係一半導體裝置之製造程序的橫斷面圖；
圖18A至18E係各顯示一可應用於電晶體之氧化物材料的晶體結構的圖；
圖19A至19C係顯示一可應用於電晶體之氧化物材料的晶體結構的圖；
圖20A至20C係顯示一可應用於電晶體之氧化物材料的晶體結構的圖；
圖21係一說明藉由計算所獲得之移動率的閘極電壓相依性之圖形；
圖22A至22C係說明藉由計算所獲得之汲極電流和移動率的閘極電壓相依性之圖形；
圖23A至23C係說明藉由計算所獲得之汲極電流和移動率的閘極電壓相依性之圖形；
圖24A至24C係說明藉由對閘極電壓之計算所獲得之汲極電流和移動率的相依性之圖形；
圖25A和25B係顯示用於計算之電晶體的橫斷面結構之圖形；
圖26A至26C係各顯示一包括氧化物半導體層之電晶體的特性之圖；
圖27A和27B係顯示一當作樣本1之電晶體在BT測試後的Vg-Id特性之圖；
圖28A和28B係顯示一當作樣本2之電晶體在BT測試後的Vg-Id特性之圖；
圖29係一顯示樣本A和樣本B之XRD光譜的圖；
圖30係一顯示測量中之一電晶體與一基底的關狀態電流間之關係的圖；
圖31係一顯示Id和場效移動率之Vg相依性的圖；
圖32A和32B係個別地顯示介於基底溫度與臨限電壓間之關係以及介於基底溫度與場效移動率間之關係的圖；
圖33A和33B個別為半導體裝置之頂視圖和橫斷面視圖；及
圖34A和34B個別為半導體裝置之頂視圖和橫斷面視圖。
160．．．電晶體
162．．．電晶體
164．．．電容
180．．．選擇電晶體
182．．．選擇電晶體
Claims (11)
- 一種半導體裝置，包含：一選擇電晶體、一第一記憶體胞、和一第二記憶體胞，其被電串聯於一位元線與一來源線之間，每一該第一和第二記憶體胞包含：一第一電晶體，其包括一第一閘極、一第一源極、和一第一汲極；一第二電晶體，其包括一第二閘極、一第二源極、和一第二汲極；及一電容，其具有一電連接至該第一閘極和第二源極之終端；一第一信號線，其係電連接至該第一記憶體胞之該第二汲極和該第二記憶體胞之該第二汲極；一第二信號線，其係電連接至該第一記憶體胞之該第二閘極和該第二記憶體胞之該第二閘極；一第一字元線，其係電連接至該第一記憶體胞之該電容的另一終端；一第二字元線，其係電連接至該第二記憶體胞之該電容的另一終端；一選擇線，其係電連接至該選擇電晶體之閘極，其中該位元線係透過該選擇電晶體而電連接至該第一記憶體胞之該第一汲極，其中該第一記憶體胞之該第一源極與該第二記憶體胞之該第一汲極係彼此電連接， 其中該來源線係電連接至該第二記憶體胞之該第一源極，以及其中該第二電晶體包括一氧化物半導體層。
- 如申請專利範圍第1項之半導體裝置，該第一記憶體胞之該第一電晶體包含：一通道形成區，其係設於一包括半導體材料之基底中雜質區，其具有該通道形成區插入其間；一第一閘極絕緣層，其係位於該通道形成區之上；及一第一閘極電極，其係與該通道形成區重疊並位於該第一閘極絕緣層之上。
- 一種半導體裝置，包含：一來源線；一位元線；第一至第m字元線(m為大於或等於2之自然數)；一第一信號線；一第二信號線；一第一選擇線；一第二選擇線；第一至第m記憶體胞，其係串聯於該來源線與該位元線之間，每一該第一至第m記憶體胞包含：一第一電晶體，其包括一第一閘極、一第一源極、和一第一汲極； 一第二電晶體，其包括一第二閘極、一第二源極、和一第二汲極；及一電容，一第一選擇電晶體，其具有一電連接至該第一選擇線之閘極；及一第二選擇電晶體，其具有一電連接至該第二選擇線之閘極；其中該第二電晶體包括一氧化物半導體層，其中該來源線係透過該第二選擇電晶體而電連接至該第m記憶體胞之該第一源極，其中該位元線係透過該第一選擇電晶體而電連接至該第一記憶體胞之該第一汲極，其中該第一信號線係電連接至該第一至第m記憶體胞之該第二汲極，其中該第二信號線係電連接至該第一至第m記憶體胞之該第二閘極，其中第l(l為從2至m之自然數)記憶體胞之該第一汲極係電連接至第(l-1)記憶體胞之該第一源極，其中第k(k為從1至m之自然數)字元線係電連接至第k記憶體胞之該電容的一終端，以及其中第k記憶體胞之該第二源極係電連接至第k記憶體胞之該第一閘極和該第k記憶體胞之該電容的另一終端。
- 如申請專利範圍第3項之半導體裝置，該第一電 晶體包含：一通道形成區，其係設於一包括半導體材料之基底中；雜質區，其具有該通道形成區插入其間；一第一閘極絕緣層，其係位於該通道形成區之上；及一第一閘極電極，其係與該通道形成區重疊並位於該第一閘極絕緣層之上。
- 一種半導體裝置，包含：一來源線；一位元線；第一至第m字元線(m為大於或等於2之自然數)；一第一信號線；一第二信號線；一選擇線；第一至第m記憶體胞，其係串聯於該來源線與該位元線之間；及一選擇電晶體，其具有一電連接至該選擇線之閘極；每一該第一至第m記憶體胞包含：一第一電晶體，其包括一第一閘極、一第一源極、及一第一汲極；一第二電晶體，其包括一第二閘極、一第二源極、及一第二汲極；及一電容， 其中該第二電晶體包括一氧化物半導體層，其中該來源線係透過該選擇電晶體而電連接至該第m記憶體胞之該第一源極，其中該位元線係電連接至該第一記憶體胞之該第一汲極，其中該第一信號線係電連接至該第一至第m記憶體胞之該第二汲極，其中該第二信號線係電連接至該第一至第m記憶體胞之該第二閘極，其中第l(l為從2至m之自然數)記憶體胞之該第一汲極係電連接至第(l-1)記憶體胞之該第一源極，其中第k(k為從1至m之自然數)字元線係電連接至第k記憶體胞之該電容的一終端，以及其中第l記憶體胞之該第二汲極係電連接至第(l-1)記憶體胞之該第一閘極、第(l-1)記憶體胞之該第二源極和第(l-1)記憶體胞之該電容的另一終端。
- 如申請專利範圍第5項之半導體裝置，該第一電晶體包含：一通道形成區，其係設於一包括半導體材料之基底中；雜質區，其具有該通道形成區插入其間；一第一閘極絕緣層，其係位於該通道形成區之上；及一第一閘極電極，其係與該通道形成區重疊並位於該第一閘極絕緣層之上。
- 一種半導體裝置，包含：一第一選擇電晶體、一第二選擇電晶體、一第一記憶體胞、和一第二記憶體胞，其被電串聯於一位元線與一來源線之間，每一該第一和第二記憶體胞包含：一第一電晶體，其包括一第一閘極、一第一源極、和一第一汲極；一第二電晶體，其包括一第二閘極、一第二源極、和一第二汲極；及一電容，其具有一電連接至該第一閘極和該第二源極之終端；一第一信號線，其係電連接至該第一記憶體胞之該第二汲極和該第二記憶體胞之該第二汲極；一第二信號線，其係電連接至該第一記憶體胞之該第二閘極和該第二記憶體胞之該第二閘極；一第一字元線，其係電連接至該第一記憶體胞之該電容的另一終端；一第二字元線，其係電連接至該第二記憶體胞之該電容的另一終端；一第一選擇線，其係電連接至該第一選擇電晶體之閘極；及一第二選擇線，其係電連接至該第二選擇電晶體之閘極，其中該位元線係透過該第一選擇電晶體而電連接至該第一記憶體胞之該第一汲極， 其中該第一記憶體胞之該第一源極與該第二記憶體胞之該第一汲極係彼此電連接，其中該來源線係透過該第二選擇電晶體而電連接至該第二記憶體胞之該第一源極，以及其中該第二電晶體包括一氧化物半導體層。
- 如申請專利範圍第7項之半導體裝置，該第一記憶體胞之該第一電晶體包含：一通道形成區，其係設於一包括半導體材料之基底中；雜質區，其具有該通道形成區插入其間；一第一閘極絕緣層，其係位於該通道形成區之上；及一第一閘極電極，其係與該通道形成區重疊並位於該第一閘極絕緣層之上。
- 如申請專利範圍第2、4、6及8項的任一項之半導體裝置，其中該基底為單晶半導體基底或SOI基底。
- 如申請專利範圍第2、4、6及8項的任一項之半導體裝置，其中該半導體材料為矽。
- 如申請專利範圍第1、3、5及7項的任一項之半導體裝置，其中該氧化物半導體層包含In、Ga、和Zn。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010177874 | 2010-08-06 | ||
| JP2011108422 | 2011-05-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201230247A TW201230247A (en) | 2012-07-16 |
| TWI523146B true TWI523146B (zh) | 2016-02-21 |
Family
ID=45555458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100127559A TWI523146B (zh) | 2010-08-06 | 2011-08-03 | 半導體裝置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8792284B2 (zh) |
| JP (2) | JP5905679B2 (zh) |
| KR (1) | KR101791267B1 (zh) |
| TW (1) | TWI523146B (zh) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5735872B2 (ja) * | 2010-07-27 | 2015-06-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8520426B2 (en) | 2010-09-08 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving semiconductor device |
| US8569754B2 (en) | 2010-11-05 | 2013-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9287405B2 (en) | 2011-10-13 | 2016-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor |
| KR20140086954A (ko) * | 2011-10-28 | 2014-07-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| US8901556B2 (en) | 2012-04-06 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film, method for manufacturing semiconductor device, and semiconductor device |
| US8980653B2 (en) * | 2012-09-19 | 2015-03-17 | Intermolecular, Inc. | Combinatorial optimization of interlayer parameters |
| JP2014142986A (ja) | 2012-12-26 | 2014-08-07 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9318484B2 (en) * | 2013-02-20 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6405097B2 (ja) | 2013-02-28 | 2018-10-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2014142332A1 (en) | 2013-03-14 | 2014-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving semiconductor device and semiconductor device |
| WO2014142043A1 (en) | 2013-03-14 | 2014-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving semiconductor device and semiconductor device |
| US9893192B2 (en) * | 2013-04-24 | 2018-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI618058B (zh) * | 2013-05-16 | 2018-03-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| US9196582B2 (en) * | 2013-11-22 | 2015-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Word line coupling prevention using 3D integrated circuit |
| KR102283814B1 (ko) * | 2013-12-25 | 2021-07-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US9349418B2 (en) | 2013-12-27 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
| US9716100B2 (en) | 2014-03-14 | 2017-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for driving semiconductor device, and electronic device |
| US9887212B2 (en) | 2014-03-14 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| JP6667267B2 (ja) | 2014-12-08 | 2020-03-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6689062B2 (ja) | 2014-12-10 | 2020-04-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2016092416A1 (en) | 2014-12-11 | 2016-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, memory device, and electronic device |
| JP6681117B2 (ja) | 2015-03-13 | 2020-04-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR20160117222A (ko) | 2015-03-30 | 2016-10-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 검사 방법 |
| US9589611B2 (en) | 2015-04-01 | 2017-03-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device, semiconductor device, and electronic device |
| KR102415409B1 (ko) * | 2015-09-09 | 2022-07-04 | 에스케이하이닉스 주식회사 | 이피롬 셀 및 그 제조방법과, 이피롬 셀 어레이 |
| US9887010B2 (en) | 2016-01-21 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, memory device, and driving method thereof |
| JP6963463B2 (ja) | 2016-11-10 | 2021-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置、電子部品、及び電子機器 |
| CA3030723C (en) * | 2019-01-21 | 2024-06-04 | Mitchell B. Miller | A system and method for bidirectionally based electrical information storage, processing and communication |
| DE102020130131A1 (de) * | 2020-05-28 | 2021-12-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleitervorrichtung und deren herstellungsverfahren |
| US11450748B2 (en) * | 2020-05-28 | 2022-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method thereof |
| US11916121B2 (en) | 2020-06-29 | 2024-02-27 | Taiwan Semiconductor Manufacturing Company Limited | Tri-gate orthogonal channel transistor and methods of forming the same |
Family Cites Families (134)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3171836D1 (en) | 1980-12-08 | 1985-09-19 | Toshiba Kk | Semiconductor memory device |
| JPS6034199B2 (ja) | 1980-12-20 | 1985-08-07 | 株式会社東芝 | 半導体記憶装置 |
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JP2775040B2 (ja) | 1991-10-29 | 1998-07-09 | 株式会社 半導体エネルギー研究所 | 電気光学表示装置およびその駆動方法 |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| EP0649172B1 (en) | 1993-10-15 | 2002-01-02 | Sony Corporation | Non-volatile memory device |
| JPH07176184A (ja) * | 1993-12-20 | 1995-07-14 | Mitsubishi Electric Corp | 半導体記憶装置と、その半導体記憶装置におけるデータの書込および読出方法 |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| US5748538A (en) | 1996-06-17 | 1998-05-05 | Aplus Integrated Circuits, Inc. | OR-plane memory cell array for flash memory with bit-based write capability, and methods for programming and erasing the memory cell array |
| JP4103968B2 (ja) | 1996-09-18 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
| JP2923643B2 (ja) | 1998-02-27 | 1999-07-26 | 株式会社日立製作所 | 多値メモリの記録方法および半導体記憶装置 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| JP2001093988A (ja) * | 1999-07-22 | 2001-04-06 | Sony Corp | 半導体記憶装置 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP4164241B2 (ja) * | 2001-02-15 | 2008-10-15 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| DE10316581B4 (de) | 2003-04-10 | 2010-04-22 | Qimonda Ag | Integrierter Speicher mit einer Spannungsgeneratorschaltung zur Erzeugung einer Spannungsversorgung für einen Schreib-Lese-Verstärker |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| US6972986B2 (en) * | 2004-02-03 | 2005-12-06 | Kilopass Technologies, Inc. | Combination field programmable gate array allowing dynamic reprogrammability and non-votatile programmability based upon transistor gate oxide breakdown |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| WO2005088726A1 (ja) | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| US7120072B2 (en) * | 2004-06-30 | 2006-10-10 | Intel Corporation | Two transistor gain cell, method, and system |
| US7378286B2 (en) * | 2004-08-20 | 2008-05-27 | Sharp Laboratories Of America, Inc. | Semiconductive metal oxide thin film ferroelectric memory transistor |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| JP4638193B2 (ja) | 2004-09-24 | 2011-02-23 | パトレネラ キャピタル リミテッド， エルエルシー | メモリ |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| KR100998527B1 (ko) | 2004-11-10 | 2010-12-07 | 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 | 비정질 산화물 및 전계 효과 트랜지스터 |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| CN101057333B (zh) | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| JP5053537B2 (ja) | 2004-11-10 | 2012-10-17 | キヤノン株式会社 | 非晶質酸化物を利用した半導体デバイス |
| CN101057338B (zh) | 2004-11-10 | 2011-03-16 | 佳能株式会社 | 采用无定形氧化物的场效应晶体管 |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| US7459743B2 (en) * | 2005-08-24 | 2008-12-02 | International Business Machines Corporation | Dual port gain cell with side and top gated read transistor |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP2007073121A (ja) * | 2005-09-06 | 2007-03-22 | Sony Corp | 半導体メモリ回路 |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| EP1770788A3 (en) | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| KR101103374B1 (ko) | 2005-11-15 | 2012-01-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4344372B2 (ja) | 2006-08-22 | 2009-10-14 | シャープ株式会社 | 半導体記憶装置及びその駆動方法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| JP2008270313A (ja) * | 2007-04-17 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 半導体記憶素子 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| US8354674B2 (en) | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
| US8431451B2 (en) * | 2007-06-29 | 2013-04-30 | Semicondutor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| JP5121478B2 (ja) | 2008-01-31 | 2013-01-16 | 株式会社ジャパンディスプレイウェスト | 光センサー素子、撮像装置、電子機器、およびメモリー素子 |
| JP5194302B2 (ja) | 2008-02-20 | 2013-05-08 | ルネサスエレクトロニクス株式会社 | 半導体信号処理装置 |
| KR101496148B1 (ko) * | 2008-05-15 | 2015-02-27 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
| KR100915834B1 (ko) | 2008-08-08 | 2009-09-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 펌핑 전압 생성 회로 |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| JP5781720B2 (ja) | 2008-12-15 | 2015-09-24 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8009459B2 (en) * | 2008-12-30 | 2011-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit for high speed dynamic memory |
| JP5330136B2 (ja) | 2009-07-22 | 2013-10-30 | 株式会社東芝 | 半導体記憶装置 |
| KR20190006091A (ko) | 2009-10-29 | 2019-01-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101753927B1 (ko) | 2009-11-06 | 2017-07-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| WO2011055660A1 (en) | 2009-11-06 | 2011-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US20120032172A1 (en) | 2010-08-06 | 2012-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI574259B (zh) | 2010-09-29 | 2017-03-11 | 半導體能源研究所股份有限公司 | 半導體記憶體裝置和其驅動方法 |
-
2011
- 2011-08-02 US US13/196,226 patent/US8792284B2/en active Active
- 2011-08-03 TW TW100127559A patent/TWI523146B/zh active
- 2011-08-04 JP JP2011170916A patent/JP5905679B2/ja active Active
- 2011-08-05 KR KR1020110078048A patent/KR101791267B1/ko active IP Right Grant
-
2014
- 2014-07-23 US US14/338,392 patent/US9263473B2/en not_active Expired - Fee Related
-
2016
- 2016-03-17 JP JP2016053659A patent/JP6194148B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8792284B2 (en) | 2014-07-29 |
| JP2012256816A (ja) | 2012-12-27 |
| JP6194148B2 (ja) | 2017-09-06 |
| US20140332802A1 (en) | 2014-11-13 |
| US20120032164A1 (en) | 2012-02-09 |
| KR101791267B1 (ko) | 2017-10-27 |
| JP2016146499A (ja) | 2016-08-12 |
| TW201230247A (en) | 2012-07-16 |
| KR20120022612A (ko) | 2012-03-12 |
| JP5905679B2 (ja) | 2016-04-20 |
| US9263473B2 (en) | 2016-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI523146B (zh) | 半導體裝置 | |
| TWI566244B (zh) | 半導體裝置與半導體裝置驅動方法 | |
| JP5753028B2 (ja) | 半導体装置 | |
| US8520426B2 (en) | Method for driving semiconductor device | |
| US8537600B2 (en) | Low off-state leakage current semiconductor memory device | |
| US8357963B2 (en) | Semiconductor device | |
| KR101842181B1 (ko) | 반도체 장치 | |
| US8649208B2 (en) | Method for driving semiconductor device | |
| US8654566B2 (en) | Semiconductor device and driving method thereof | |
| US9461067B2 (en) | Semiconductor device | |
| JP2013008937A (ja) | 半導体装置 |