JP5764846B2 - 高電圧垂直トランジスタのためのセグメントピラーレイアウト - Google Patents

高電圧垂直トランジスタのためのセグメントピラーレイアウト Download PDF

Info

Publication number
JP5764846B2
JP5764846B2 JP2013022106A JP2013022106A JP5764846B2 JP 5764846 B2 JP5764846 B2 JP 5764846B2 JP 2013022106 A JP2013022106 A JP 2013022106A JP 2013022106 A JP2013022106 A JP 2013022106A JP 5764846 B2 JP5764846 B2 JP 5764846B2
Authority
JP
Japan
Prior art keywords
section
transistor
lateral direction
region
pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013022106A
Other languages
English (en)
Other versions
JP2013080983A (ja
Inventor
パルタサラティー ヴィジェイ
パルタサラティー ヴィジェイ
ブライアン グラボウスキー ウェイン
ブライアン グラボウスキー ウェイン
Original Assignee
パワー・インテグレーションズ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パワー・インテグレーションズ・インコーポレーテッド filed Critical パワー・インテグレーションズ・インコーポレーテッド
Publication of JP2013080983A publication Critical patent/JP2013080983A/ja
Application granted granted Critical
Publication of JP5764846B2 publication Critical patent/JP5764846B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本開示は、半導体デバイス構造及び高電圧トランジスタを作製するためのプロセスに関
高電圧電界効果トランジスタ（ＨＶＦＥＴ）は、半導体技術分野においてよく知られている。多くのＨＶＦＥＴは、デバイスが「オフ」状態にあるときに印加される高電圧（例えば数百ボルト）を維持又は遮断する拡張ドレイン領域を含むデバイス構造を利用する。従来の垂直ＨＶＦＥＴ構造においては、半導体材料のメサ又はピラーは、オン状態での電流フローのための拡張ドレイン又はドリフト領域を形成する。トレンチゲート構造は、拡張ドレイン領域の上方にボディ領域が配置されたメサの側壁領域に隣接し、基板の上部付近で形成される。ゲートに適切な電圧電位を印加することによりボディ領域の垂直側壁部分に沿って導電チャンネルが形成され、その結果、電流は、半導体材料を通って垂直に流れ、すなわちソース領域が配置される基板の上面からドレイン領域が位置する基板の底部まで下方に流れることができる。
特開２００６−２１６９２７号公報 特開平１１−２３３７６５号公報 特開２００６−３５１９３０号公報 特開２００４−２００５４０号公報 特開２００１−１６８３２９号公報
従来のレイアウトにおいては、垂直ＨＶＦＥＴは、半導体ダイ全体に延びる長い連続したシリコンピラー構造からなり、該ピラー構造は、ピラー長さに対して垂直方向で繰り返される。しかしながら、このレイアウトに伴って生じる１つの問題は、高温加工段階中にシリコンウェーハの大きな反りを生じる傾向がある点である。多くのプロセスにおいて、この反りは恒久的であり、後続の加工段階中にウェーハのツールハンドリングを妨げるほど十分大きい。
本開示は、以下の詳細な説明及び添付図面からより完全に理解されるであろうが、これらは、図示される特定の実施形態に本発明を限定するものと解釈すべきでなく、単に説明及び理解を目的とする。
本発明の１つの態様に係る装置は、各々が、ダイ上に設けられ、第１の横方向に延びる長さ及び第２の横方向に延びる幅を備えたレーストラック形状を有する、複数のトランジスタセグメントを具備する装置であって、
前記トランジスタセグメントの各々が、
前記ダイを通って垂直方向に延びる拡張したドレイン領域を含む半導体材料のピラーと、
前記ピラーの対向する側にそれぞれ配置された第１の誘電領域及び第２の誘電領域と、を含み、
前記第１の誘電領域は横方向において前記ピラーにより囲まれ、前記第２の誘電領域は横方向において前記ピラーを囲み、
さらに、前記トランジスタセグメントの各々は、
前記第１の誘電領域及び前記第２の誘電領域のそれぞれに配置された第１のフィールドプレート及び第２のフィールドプレートと、を含み、
前記複数のトランジスタセグメントは、複数のセクションに分けられており、
該複数のセクションにおける第１のセクションは、前記第２の横方向において並列関係に配置されたトランジスタセグメントの第１の行を含み、
前記複数のセクションにおける第２のセクションは、前記第２の横方向において並列関係に配置されたトランジスタセグメントの第２の行を含む、ことを特徴とする。
本発明の別の形態に係る装置は、各々が、ダイ上に設けられ、第１の横方向に延びる長さ及び第２の横方向に延びる幅を備えたレーストラック形状を有する、複数のトランジスタセグメントを具備する装置であって、
前記トランジスタセグメントの各々が、
前記ダイを通って垂直方向に延びる拡張したドレイン領域を含む半導体材料のピラーと、
前記ピラーの対向する側にそれぞれ配置された第１の誘電領域及び第２の誘電領域と、を含み、
前記第１の誘電領域は横方向において前記ピラーにより囲まれ、前記第２の誘電領域は横方向において前記ピラーを囲み、
さらに、前記トランジスタセグメントの各々は、
前記第１の誘電領域及び前記第２の誘電領域のそれぞれに配置された第１のフィールドプレート及び第２のフィールドプレートと、を含み、
前記複数のトランジスタセグメントは、複数のセクションに分けられており、
第１のセクションにおけるトランジスタセグメントは、第２のセクションにおけるトランジスタセグメントに対して前記第１の横方向においてシフトされ、
前記第１のセクションの行における前記トランジスタセグメントの各々は、前記第２のセクションにおける１対のトランジスタセグメントにより分離されており、該１対のトランジスタセグメントは、端と端とが接した関係により配置されており、
前記第１のセクション及び前記第２のセクションにおける前記トランジスタセグメントのうち交互に選択されたトランジスタセグメントの前記第２の誘電領域が併合されている、ことを特徴とする。
本発明の１つの形態に係るトランジスタは、半導体ダイと、
該半導体ダイを実質的に覆うように設けられた複数のトランジスタセグメントであって、各々が第１の横方向に延びる長さ及び第２の横方向に延びる幅を有し、かつ、前記長さが前記幅の少なくとも２０倍以上の大きさとなっている、複数のトランジスタセグメントと、を具備し、
前記トランジスタセグメントの各々が、
前記半導体ダイを通って垂直方向に延びる拡張したドレイン領域を含む半導体材料のピラーであって、前記第１の横方向及び前記第２の横方向に延びて、連続したレーストラック形状のリング又は楕円を形成するピラーと、
前記ピラーの対向する側にそれぞれ配置された第１の誘電領域及び第２の誘電領域と、を含み、
前記第１の誘電領域が横方向において前記ピラーにより囲まれ、前記第２の誘電領域が横方向において前記ピラーを囲み、
さらに、前記トランジスタセグメントの各々が、
前記第１の誘電領域及び前記第２の誘電領域のそれぞれに配置された第１のフィールドプレート及び第２のフィールドプレートと、を含み、
前記複数のトランジスタセグメントが、前記半導体ダイにおける対応するエリアに配置された２つ又はそれ以上のセクションに分割されている、ことを特徴とする。
本発明の別の特徴に係るトランジスタは、半導体ダイの上に作製されたトランジスタであって、
該半導体ダイにおける第１のエリアに配置されたトランジスタセグメントの第１のセクションと、
前記半導体ダイの前記第１のエリアに隣接した第２のエリアに配置されたトランジスタセグメントの第２のセクションと、を具備し、
前記第１のセクション及び前記第２のセクションにおける前記トランジスタセグメントの各々が、
前記ダイの上面の近くに配置されたソース領域と該ソース領域の下に配置された拡張したドレイン領域とを有する、垂直方向に延びる半導体材料のピラーであって、前記第１の横方向及び前記第２の横方向に延びて、連続したレーストラック状のリング又は楕円を形成するピラーと、
該ピラーの対向する側にそれぞれ配置された第１の誘電領域及び第２の誘電領域と、を含み、
前記第１の誘電領域が横方向において前記ピラーにより囲まれ、前記第２の誘電領域が横方向において前記ピラーを囲み、
さらに、前記第１のセクション及び前記第２のセクションにおける前記トランジスタセグメントの各々は、前記第１の誘電領域及び前記第２の誘電領域のそれぞれに配置された第１のフィールドプレート及び第２のフィールドプレートと、を含み、
前記第１のセクション及び前記第２のセクションにおける隣接するトランジスタセグメントの対の前記第２のフィールドプレートが、それぞれ分離されているか、又は、部分的に合併している、ことを特徴とする。
垂直ＨＶＦＥＴ構造体の例示的な側断面図である。 図１に示された垂直ＨＶＦＥＴ構造体の例示的なレイアウトを示す図である。 図２Ａに示された例示的なレイアウトの一部分の拡大図である。 図１に示された垂直ＨＶＦＥＴ構造体の別の例示的なレイアウトを示す図である。 図３Ａに示された例示的なレイアウトの一部分の拡大図である。 図１に示された垂直ＨＶＦＥＴ構造体の更に別の例示的なレイアウトを示す図である。 図４Ａに示された例示的なレイアウトの一部分の拡大図である。 垂直ＨＶＦＥＴ構造体の例示的なレイアウトを示す図である。 垂直ＨＶＦＥＴ構造体の別の例示的なレイアウトを示す図である。 垂直ＨＶＦＥＴ構造体のさらに別の例示的なレイアウトを示す図である。
以下の説明においては、本発明を完全に理解できるようにするために、材料の種類、寸法、構造上の特徴、加工ステップ、その他などの特定の詳細が記載される。しかしながら、当業者であれば、これらの特定の詳細は、本発明を実施するのに必須ではない場合があることは理解されるであろう。また、各図における要素は説明上のものであり、分かりやすくするために縮尺通りには描かれていないことも理解すべきである。
図１は、Ｎ＋ドープシリコン基板１１上に形成されたＮ型シリコンの拡張ドレイン領域１２を含む構造を有する垂直ＨＶＦＥＴ１０の例示的な側断面を示している。基板１１は、高濃度にドープされ、完成デバイス内の基板の底部に位置するドレイン電極に流れる電流に対する抵抗を最小にする。１つの実施形態において、拡張ドレイン領域１２は、基板１１からシリコンウェーハの上面に延びるエピタキシャル層の一部である。Ｐ型ボディ領域１３と、Ｐ型領域１６によって横方向に分離されたＮ＋ドープのソース領域１４ａ及び１４ｂとが、エピタキシャル層の上面近くに形成される。図に示すように、Ｐ型ボディ領域１３は拡張ドレイン領域１２の上方に配置されて、当該拡張ドレイン領域をＮ＋ソース領域１４ａ及び１４ｂ並びにＰ型領域１６から垂直に分離する。
１つの実施形態において、拡張ドレイン領域１２を含むエピタキシャル層の一部分のドープ濃度は、実質的に均一な電界分布を示す拡張ドレイン領域を生成するために線形的に漸変される。この線形的漸変は、エピタキシャル層１２の上面下の或るポイントで終わることができる。
拡張ドレイン領域１２、ボディ領域１３、ソース領域１４ａ及び１４ｂ並びにＰ型領域１６は、集合的に、図１の例示的な垂直トランジスタ内のシリコン材料のメサ又はピラー１７（両用語は、本出願において同意語として使用される）を構成する。ピラー１７の両側に形成された垂直トレンチは、誘電領域１５を構成する誘電材料（例えば酸化物）の層で満たされる。ピラー１７の高さ及び幅、並びに隣接する垂直トレンチ間の間隔は、デバイスの降伏電圧要件によって決定付けることができる。様々な実施形態において、メサ１７は、約３０μｍ〜１２０μｍ厚の範囲の垂直高さ（厚み）を有する。例えば、凡そ１ｍｍ×１ｍｍの寸法のダイ上に形成されたＨＶＦＥＴは、約６０μｍの垂直厚みを備えたピラー１７を有することができる。更なる実施例として、各辺が約２ｍｍ〜４ｍｍのダイ上に形成されたトランジスタ構造体は、凡そ３０μ厚のピラー構造体を有することができる。或る実施形態において、ピラー１７の横幅は、極めて高い降伏電圧（例えば６００〜８００Ｖ）を達成するために、確実に製造できる限り狭く（例えば、約０．４μｍ〜０．８μｍ幅）される。
別の実施形態においては、ピラー１７の横幅全体にわたってＮ＋ソース領域１４ａ及び１４ｂの間にＰ型領域１６を配列する（図１に示されるように）代わりに、ピラー１７の横方向長さにわたってピラー１７の上部にＮ＋ソース領域とＰ型領域とを交互に形成することができる。換言すれば、図１に示されたような所与の断面図は、断面が取られた場所に応じて、ピラー１７の横幅全体にわたって延びるＮ＋ソース領域１４又はＰ型領域１６の何れかを有することになる。こうした実施形態において、各Ｎ＋ソース領域１４は、Ｐ型領域１６の両側（ピラーの横方向長さに沿って）に隣接する。同様に、各Ｐ型領域１６は、Ｎ＋ソース領域１４の両側（ピラーの横方向長さに沿って）に隣接する。
誘電領域１５ａ及び１５ｂは、二酸化シリコン、窒化シリコン、又は他の適切な誘電材料を含むことができる。誘電領域１５は、熱成長及び化学蒸着法を含む様々な公知の方法を用いて形成することができる。フィールドプレート１９は、誘電層１５の各々内に配置され、基板１１及びピラー１７から完全に絶縁される。フィールドプレート１９を形成するのに使用される導電材料は、高濃度ドープのポリシリコン、金属（又は金属合金）、シリサイド、又は他の適切な材料を含むことができる。完成デバイス構造体において、フィールドプレート１９ａ及び１９ｂは、容量性プレートとして通常機能し、これを用いて、ＨＶＦＥＴがオフ状態にあるとき（すなわち、ドレインが高電圧電位にまで高くなったとき）に拡張ドレイン領域の電荷を空乏化することができる。１つの実施形態において、各フィールドプレート１９をピラー１７の側壁から分離する酸化物領域１５の横方向厚みは凡そ４μｍである。
垂直ＨＶＦＥＴトランジスタ８０のトレンチゲート構造体は、ゲート部材１８ａ及び１８ｂを備え、各ゲート部材は、フィールドプレート１９ａ及び１９ｂとボディ領域１３との間のピラー１７の両側の酸化物領域１５ａ及び１５ｂ内にそれぞれ配置される。高品質の薄い（例えば〜５００Å）ゲート酸化物層が、ゲート部材１８をボディ領域１３に隣接したピラー１７の側壁から分離する。ゲート部材１８は、ポリシリコン、又は何らかの他の適切な材料を含むことができる。１つの実施形態において、各ゲート部材１８は、横幅が凡そ１．５μｍ及び深さが約３．５μｍである。
ピラー１７の上部近くのＮ＋ソース領域１４及びＰ型ボディ領域１３は各々、通常の堆積、拡散、及び／又はインプラント処理を用いて形成できることは、当業者であれば理解するであろう。Ｎ＋ソース領域３８の形成後、ＨＶＦＥＴ１０は、従来の製造方法を用いて、ソース、ドレイン、ゲート、及びデバイスのそれぞれの領域／材料に電気的に接続するフィールドプレートを形成することによって完成することができる（明瞭にするために図示せず）。
図２Ａは、図１に示された垂直ＨＶＦＥＴ構造体の例示的なレイアウトを示している。図２Ａの平面図は、半導体ダイ２１上に上側トランジスタセクション３０ａ及び下側トランジスタセクション３０ｂを含む単一のディスクリートの垂直ＨＶＦＥＴを示す。２つのセクションは、ダミーシリコンピラー３２によって分離される。各セクション３０は、複数の「レーストラック」形のトランジスタ構造体又はセグメントを含み、各トランジスタセグメントは、誘電領域１５ａ及び１５ｂによって両側を囲まれたシリコンピラー１７を含む細長いリング又は楕円体を備える。ピラー１７自体は、ｘ及びｙ方向に横方向に延びて、連続した細長いレーストラック形のリング又は楕円体を形成する。誘電領域１５ａ及び１５ｂ内には、それぞれのゲート部材１８ａ及び１８ｂ並びにフィールドプレート１９ａ及び１９ｂが配置される。フィールドプレート１９ａは、丸みのあるフィンガーチップ区域（エリア）で何れの端部も終端する単一の細長い部材を備える。他方、フィールドプレート１９ｂは、ピラー１７を囲む拡大リング又は楕円体を備える。隣接するレーストラック構造体のフィールドプレート１９ｂは、これらが共通部材を側部で共有するように併合されて示されている。参照として、図１の断面図は、図２Ａの例示的なレイアウトの切断ラインＡ−Ａ’により得ることができる。
図２Ａの実施例において、レーストラック・トランジスタセグメントの各々は、凡そ１３μｍのｙ方向の幅（すなわちピッチ）、約４００μｍ〜１０００μｍの範囲のｘ方向の長さ、並びに約６０μｍのピラー高さを有する。換言すれば、セクション３０ａ及び３０ｂを備える個々のレーストラック・トランジスタセグメントの長さ対幅の比率は、約３０〜最大８０の範囲である。１つの実施形態において、各レーストラック形セグメントの長さは、そのピッチ又は幅よりも少なくとも２０倍大きい。
完成デバイスにおいて、個々のトランジスタセグメントのシリコンピラー１７の各々を相互接続するために、パターン形成された金属層を用いていることは当業者であれば理解されるであろう。すなわち、実際の実施形態においては、ソース領域、ゲート部材、及びフィールドプレートの全ては、それぞれダイ上の対応する電極に互いに配線される。図示の実施形態において、各セクション３０内のトランジスタセグメントは、ダイ２１の幅の実質的に全体にわたってｙ方向に並列関係で配列される。同様に、ｘ方向において、セクション３０ａ及び３０ｂのトランジスタセグメントの付加的な長さは、実質的にダイ２１の長さを超えて延びる。図２Ａの例示的なレイアウトにおいて、シリコンピラーを分離する誘電領域１５の幅、並びにフィールドプレートの幅は、半導体ダイ２１全体にわたって実質的に均一である。均一な幅及び分離距離を有するトランジスタセグメントのレイアウトは、誘電領域１５及びフィールドプレート１９を備える層を一致して堆積させるのに使用される加工ステップの後での空隙又は孔の形成を防止する。
図２Ｂは、図２Ａに示された例示的なレイアウトの一部分の拡大図である。明瞭にするために、トランジスタセグメントの各々のピラー１７及び誘電領域１５ｂのみが表されている。それぞれのトランジスタセグメント・セクション３０ａ及び３０ｂの誘電領域１５ｂの丸みのある端部区域（エリア）を分離するダミーシリコンピラー３２が示されている。換言すれば、ピラー１７を定めるために半導体基板内にエッチングされる深い垂直トレンチは、ダミーシリコンピラー３２もまた定める。１つの実施形態においては、ダミーシリコンピラー３２は、確実に製造できる限り小さくされたｘ方向の幅を有するように作らされる（すなわち、トランジスタセグメント・セクションを分離する）。
単一ダイＨＶＦＥＴをダミーシリコンピラー３２によって分離されたセクションに区分化する目的は、細長いレーストラック形のトランジスタセグメント内の長さ方向（ｘ方向）の応力緩和をもたらすことである。トランジスタデバイス構造体を２つ又はそれ以上のセクションに区分化又は分割すると、ダイの長さ全体にわたる機械的応力が緩和される。この応力は、ピラーの側面にある酸化物領域によって誘起され、通常、各レーストラックセグメントの丸みのある端部に集中する。したがって、トランジスタデバイス構造を２つ又はそれ以上のセクションに区分化することで機械的応力を緩和することにより、シリコンピラーの望ましくない反り、及び応力によって引き起こされるシリコンへの損傷（例えば転位）が回避される。
高度に区分化されたレイアウトにより得られる応力緩和と、導電面積の損失との間にトレードオフが存在することは理解される。区分化をより多くすると応力緩和がより大きくなるが、導電面積が犠牲になる。一般に、ピラーの垂直高さが高くなり、半導体ダイがより大きくなるほど、より多くのトランジスタセクション又はセグメントの数が必要となる。１つの実施形態においては、６０μｍの高さのピラーを有する２ｍｍ×２ｍｍダイでは、適正な応力緩和は、ダミーシリコンピラーによって分離された４つのレーストラック・トランジスタセクションを備え、各々が約１３μｍのピッチ（ｙ方向）及び約４５０μｍの長さ（ｘ方向）を有するレイアウトを利用して、約１オームのオン抵抗を有するＨＶＦＥＴで提供される。
別の実施形態においては、各ペアが異なるセクションに位置するレーストラック・トランジスタセグメントのペアを分離するためのシリコンのダミーピラーに換えて、異なる材料を含むダミーピラーを利用してもよい。ダミーピラーに使用される材料は、シリコンに近い熱膨張係数を有するか、シリコンピラーの側面にある誘電領域によって誘起される長さ方向の応力を緩和するように誘電領域の熱膨張係数と十分に異なる熱膨張係数を有する必要がある。
図３Ａは、図１に示された垂直ＨＶＦＥＴ構造体の別の例示的なレイアウトを示している。図３Ｂは、図３Ａに示された例示的なレイアウトの一部の拡大図であり、ピラー１７、酸化物領域１５ｂ、及び任意的なダミーシリコンピラー３３だけを示している。図２Ａ及び図２Ｂの実施形態と同様に、図３Ａ及び図３Ｂは、半導体ダイ２１上に上側トランジスタセクション３０ａ及び下側トランジスタセクション３０ｂを備えた、単一のディスクリートの垂直ＨＶＦＥＴを示す。しかしながら、図３Ａ及び図３Ｂの実施例においては、トランジスタセクション３０ａ及び３０ｂの酸化物領域１５ｂ及びフィールドプレート１９ｂで充填された深い垂直トレンチは重なり合い又は併合されて、区分化トランジスタセクションの間に小さい菱形のダミーシリコンピラー３３を残す。この実施形態においては、単一のダミーピラーが、２つのセクションにわたるトランジスタセグメントの隣接するペアの４つの丸みのある端部間の中心に配置される。図示の実施形態において、ダイ２１を含むトランジスタのセクション３０内のＮ個（Ｎは１より大きい整数）のレーストラックセグメント又は構造体毎に、合計Ｎ−１個のダミーピラー３３が存在する。
図４Ａは、図１に示された垂直ＨＶＦＥＴ構造体の更に別の例示的なレイアウトを示している。図４Ｂは、図４Ａに示された例示的なレイアウトの一部分の拡大図である。図４Ｂの拡大図においては明瞭にするために、ピラー１７及び酸化物領域１５ｂのみが示されている。この実施例においては、半導体ダイ２１のＨＶＦＥＴを備えるトランジスタセグメントは、各レーストラックセグメントの長さの半分だけ交互にシフトされた結果、上側トランジスタセクション４０ａと下側トランジスタセクション４０ｂとに交互に関連付けられたレーストラック・トランジスタセグメントが得られる。換言すれば、セクション４０aの列のトランジスタセグメントの各々は、セクション４０ｂのトランジスタセグメントのペアによって分離され、当該ペアはｘ方向に端と端とが接した関係で配列される。
セグメントの交互シフトは、セグメント長さのどのような割合でもよい点は理解される。換言すれば、セグメントのシフトは、長さの５０％すなわち半分に限定されない。種々の実施形態は、トランジスタセグメントの長さの０％より大きく１００％より小さい範囲の何れかのパーセンテージ又は割合だけ交互にシフトしたセグメントを備えることができる。
図４Ａ及び図４Ｂの実施例において、それぞれのセクション４０ａ及び４０ｂ内のトランジスタセグメントの交互するセグメントの誘電領域１５ｂが併合されている。図示の特定の実施形態において、異なる隣接セクションに関連するトランジスタセグメントの丸みのある端部は、隣接するセクションのフィールドプレート１９ｂが端部で併合（ｘ方向において）されるように重なり合い又は併合される。また、異なるセクションの交互するトランジスタセグメントのフィールドプレート１９ｂの延長された直線側面部分は、各セグメントの実質的な長さに沿って併合される。領域１５ｂ及び１９ｂは、それぞれのセクション間にダミーピラー（又は分離されたダミーシリコンピラー）の有無に関わらず併合することができる点は理解される。
上記の実施形態は特定のデバイスタイプに関連して説明してきたが、多くの修正及び変形が十分に本発明の範囲内に十分にあることを当業者であれば理解するであろう。例えば、ＨＶＦＥＴが説明されたが、図示の方法、レイアウト及び構造は、ショットキー、ダイオード、ＩＧＢＴ及びバイポーラ構造を含む他の構造及びデバイスタイプにも等しく適用することができる。したがって、当該明細書及び図面は、限定を意味するものではなく例証とみなすべきである。
１５ａ、１５ｂ 誘電領域
１７ シリコンピラー
１８ａ、１８ｂ ゲート部材
１９ａ、１９ｂ フィールドプレート
２１ 半導体ダイ
３０ａ 上側トランジスタセクション
３０ｂ 下側トランジスタセクション
３２ ダミーシリコンピラー

Claims (16)

  1. 各々が、ダイ上に設けられ、第１の横方向に延びる長さ及び第２の横方向に延びる幅を備えたレーストラック状を有する複数のトランジスタセグメントを具備する垂直トランジスタ装置であって、
    前記トランジスタセグメントの各々が、
    前記垂直の方向に延びる拡張したドレイン領域を含む半導体材料のピラーと、
    前記ピラーの対向する側にそれぞれ配置された第１の誘電領域及び第２の誘電領域と、を含み、
    前記第１の誘電領域は横方向において前記ピラーにより囲まれ、前記第２の誘電領域は横方向において前記ピラーを囲み、
    さらに、前記トランジスタセグメントの各々は、
    前記第１の誘電領域及び前記第２の誘電領域のそれぞれに配置された第１のフィールドプレート及び第２のフィールドプレートと、を含み、
    前記複数のトランジスタセグメントは、複数のセクションに分けられており、
    第１のセクションにおけるトランジスタセグメントは、第２のセクションにおけるトランジスタセグメントに対して前記第１の横方向においてシフトされ、
    トランジスセグメントの前記第１のセクションは前記第２の横方向に延びる分離したトランジスタセグメントの行を含み、
    前記第１のセクションの行における前記トランジスタセグメントの各々は、前記第２のセクションを形成する１対のトランジスタセグメントにより前記第２の横方向で分離されており、該１対のトランジスタセグメントは、端と端とが接した関係により隣接して配置されており、
    前記第１のセクションにおける前記トランジスタセグメントの前記第２の誘電領域が、前記第２のセクションにおける隣接するトランジスタセグメントの前記第２の誘電領域と合体又は重なり合わされている、ことを特徴とする垂直トランジスタ装置。
  2. 前記ピラーが、更に、前記ピラーの上面の近くに配置されたソース領域と、前記拡張したドレイン領域から前記ソース領域を垂直方向に分離するボディ領域と、を含む、請求項１に記載の装置。
  3. 前記ボディ領域に隣接する前記第１の誘電領域及び第２の誘電領域内に配置されたゲートを更に具備し、前記ゲートが、前記ボディ領域、前記第１のフィールドプレート及び前記第２のフィールドプレートから絶縁されている、請求項２に記載の装置。
  4. 前記第１のセクションにおける前記トランジスタセグメントが、前記第２のセクションにおける前記トランジスタセグメントに対して前記第１の横方向において前記長さのある割合だけシフトされており、前記長さのある割合が前記長さの０パーセントより大きく１００パーセントより小さいで範囲である、請求項１に記載の装置。
  5. 前記第１のセクション及び前記第２のセクションにおける前記トランジスタセグメントの前記第２のフィールドプレートが、前記第１の横方向において実質的な長さに沿って側部で共通部材を共有する、請求項１に記載の装置。
  6. 前記ピラーが前記第１の横方向及び前記第２の横方向に延びてレーストラック状のリング又は楕円を形成する、請求項１に記載の装置。
  7. 前記第１のフィールドプレート及び前記第２のフィールドプレートが、前記拡張したドレイン領域から完全に絶縁されており、前記第１のフィールドプレートが横方向において前記ピラーによって囲まれ、前記第２のフィールドプレートが横方向において前記ピラーを囲む、請求項１に記載の装置。
  8. 前記ボディ領域に隣接する前記ピラーの上部の近くにある前記第１の誘電領域及び前記第２の誘電領域にそれぞれ配置された第１のゲート部材及び第２のゲート部材を含むトレンチゲート構造を更に具備する、請求項２に記載の装置。
  9. 前記第１のセクション及び前記第２のセクションにおける前記トランジスタセグメントの前記長さと前記幅との比が、３０〜８０の範囲内にある、請求項１に記載の装置。
  10. 前記複数のセクションが、前記ダイの幅及び長さの全体にわたって延びる、請求項１に記載の装置。
  11. 半導体ダイの上に作製されたトランジスタであって、
    該半導体ダイにおける第１のエリアに配置されたトランジスタセグメントの第１のセクションであって、前記第１のセクションの前記トランジスタセクションの各々が第１の横方向に延びる長さと第２の横方向に延びる幅とを有するレーストラック状を有している、第１のセクションと、
    前記半導体ダイの前記第１のエリアに隣接した第２のエリアに配置されたトランジスタセグメントの第２のセクションであって、前記第２のセクションの前記トランジスタセクションの各々が第１の横方向に延びる長さと第２の横方向に延びる幅とを有するレーストラック状を有している、第２のセクションと、
    を具備し
    前記第１のセクション及び前記第２のセクションにおける前記トランジスタセグメントの各々が、
    前記ダイの上面の近くに配置されたソース領域と該ソース領域の下に配置された拡張したドレイン領域とを有する、垂直方向に延びる半導体材料のピラーであって、前記第１の横方向及び前記第２の横方向に延びて、連続したレーストラック状のリング又は楕円を形成するピラーと、
    該ピラーの対向する側にそれぞれ配置された第１の誘電領域及び第２の誘電領域と、
    を含み、
    前記第１の誘電領域が横方向において前記ピラーにより囲まれ、前記第２の誘電領域が横方向において前記ピラーを囲み、
    さらに、前記第１のセクション及び前記第２のセクションにおける前記トランジスタセグメントの各々は、前記第１の誘電領域及び前記第２の誘電領域のそれぞれに配置された第１のフィールドプレート及び第２のフィールドプレートと、を含み、
    前記第１のセクション及び前記第２のセクションにおける隣接するトランジスタセグメントの対の前記第２のフィールドプレートが、側部で部分的に共通部材を共有しており、 前記第１のセクションの前記トランジスタセグメントは、前記第２のセクションの前記トランジスタセグメントに対して前記第１の方向に前記長さのある割合だけシフトされており、前記長さのある割合が前記長さの０パーセントより大きく１００パーセントより小さいで範囲である、ことを特徴とするトランジスタ。
  12. 前記第１のセクション及び前記第２のセクションにおける隣接するトランジスタセグメントの対の前記第２のフィールドプレートが、各セクションの間に分離されたダミーピラーが形成されるようにして、併合されることを特徴とする請求項１１に記載のトランジスタ。
  13. 前記第１のセクションにおけるトランジスタセグメントが、前記第２のセクションにおけるトランジスタセグメントに対して前記第１の横方向において前記長さの１／２だけシフトされている、請求項１１に記載のトランジスタ。
  14. 前記第１のセクション及び前記第２のセクションにおけるトランジスタセグメントの第２のフィールドプレートが、前記第１の横方向において実質的な長さに沿って側部で共通部材を共有している、請求項１３に記載のトランジスタ。
  15. 各トランジスタセグメントが、更に、
    前記ソース領域及び前記拡張したドレイン領域を垂直方向に分離するボディ領域と、
    該ボディ領域に隣接する前記ピラーの上部近くにある前記第１の誘電領域及び前記第２の誘電領域にそれぞれ配置された第１のゲート部材及び第２のゲート部材を含むトレンチゲート構造と、
    を含む、請求項１１に記載のトランジスタ。
  16. 前記第１のセクション及び前記第２のセクションにおける前記トランジスタセグメントの前記長さと前記幅との比が、３０〜８０の範囲内にある、請求項１３に記載のトランジスタ。
JP2013022106A 2007-02-16 2013-02-07 高電圧垂直トランジスタのためのセグメントピラーレイアウト Expired - Fee Related JP5764846B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/707,406 US7557406B2 (en) 2007-02-16 2007-02-16 Segmented pillar layout for a high-voltage vertical transistor
US11/707,406 2007-02-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008029919A Division JP2008205461A (ja) 2007-02-16 2008-02-12 高電圧垂直トランジスタのためのセグメントピラーレイアウト

Publications (2)

Publication Number Publication Date
JP2013080983A JP2013080983A (ja) 2013-05-02
JP5764846B2 true JP5764846B2 (ja) 2015-08-19

Family

ID=39322673

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008029919A Pending JP2008205461A (ja) 2007-02-16 2008-02-12 高電圧垂直トランジスタのためのセグメントピラーレイアウト
JP2013022107A Expired - Fee Related JP5648191B2 (ja) 2007-02-16 2013-02-07 高電圧垂直トランジスタのためのセグメントピラーレイアウト
JP2013022106A Expired - Fee Related JP5764846B2 (ja) 2007-02-16 2013-02-07 高電圧垂直トランジスタのためのセグメントピラーレイアウト

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2008029919A Pending JP2008205461A (ja) 2007-02-16 2008-02-12 高電圧垂直トランジスタのためのセグメントピラーレイアウト
JP2013022107A Expired - Fee Related JP5648191B2 (ja) 2007-02-16 2013-02-07 高電圧垂直トランジスタのためのセグメントピラーレイアウト

Country Status (4)

Country Link
US (4) US7557406B2 (ja)
EP (2) EP2549540A3 (ja)
JP (3) JP2008205461A (ja)
CN (2) CN102222696B (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US8093621B2 (en) * 2008-12-23 2012-01-10 Power Integrations, Inc. VTS insulated gate bipolar transistor
US7595523B2 (en) 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7468536B2 (en) * 2007-02-16 2008-12-23 Power Integrations, Inc. Gate metal routing for transistor with checkerboarded layout
US8653583B2 (en) 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7859037B2 (en) * 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
WO2009116015A1 (en) * 2008-03-20 2009-09-24 Nxp B.V. Finfet transistor with high-voltage capability and cmos-compatible method for fabricating the same
KR101394157B1 (ko) * 2008-04-08 2014-05-14 삼성전자주식회사 수직 필러 트랜지스터, 이를 포함하는 디램 소자, 수직필러 트랜지스터 형성 방법 및 반도체 박막 형성 방법.
US7964912B2 (en) * 2008-09-18 2011-06-21 Power Integrations, Inc. High-voltage vertical transistor with a varied width silicon pillar
US20100155831A1 (en) * 2008-12-20 2010-06-24 Power Integrations, Inc. Deep trench insulated gate bipolar transistor
US7871882B2 (en) 2008-12-20 2011-01-18 Power Integrations, Inc. Method of fabricating a deep trench insulated gate bipolar transistor
CN101847436B (zh) * 2009-03-24 2012-09-05 中国科学院物理研究所 一种基于垂直晶体管的磁性多层膜随机存储器
US8115457B2 (en) 2009-07-31 2012-02-14 Power Integrations, Inc. Method and apparatus for implementing a power converter input terminal voltage discharge circuit
US8207455B2 (en) * 2009-07-31 2012-06-26 Power Integrations, Inc. Power semiconductor package with bottom surface protrusions
US8207577B2 (en) * 2009-09-29 2012-06-26 Power Integrations, Inc. High-voltage transistor structure with reduced gate capacitance
US7893754B1 (en) 2009-10-02 2011-02-22 Power Integrations, Inc. Temperature independent reference circuit
US8634218B2 (en) 2009-10-06 2014-01-21 Power Integrations, Inc. Monolithic AC/DC converter for generating DC supply voltage
US8247297B2 (en) * 2009-12-15 2012-08-21 Alpha & Omega Semiconductor Inc. Method of filling large deep trench with high quality oxide for semiconductor devices
US8310845B2 (en) 2010-02-10 2012-11-13 Power Integrations, Inc. Power supply circuit with a control terminal for different functional modes of operation
JP5631752B2 (ja) * 2011-01-12 2014-11-26 株式会社 日立パワーデバイス 半導体装置および電力変換装置
US8653600B2 (en) * 2012-06-01 2014-02-18 Power Integrations, Inc. High-voltage monolithic schottky device structure
US9455621B2 (en) 2013-08-28 2016-09-27 Power Integrations, Inc. Controller IC with zero-crossing detector and capacitor discharge switching element
US9111766B2 (en) 2013-09-24 2015-08-18 Infineon Technologies Austria Ag Transistor device with a field electrode
US9136368B2 (en) * 2013-10-03 2015-09-15 Texas Instruments Incorporated Trench gate trench field plate semi-vertical semi-lateral MOSFET
US9224854B2 (en) 2013-10-03 2015-12-29 Texas Instruments Incorporated Trench gate trench field plate vertical MOSFET
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9543396B2 (en) * 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US9667154B2 (en) 2015-09-18 2017-05-30 Power Integrations, Inc. Demand-controlled, low standby power linear shunt regulator
US9602009B1 (en) 2015-12-08 2017-03-21 Power Integrations, Inc. Low voltage, closed loop controlled energy storage circuit
US9629218B1 (en) 2015-12-28 2017-04-18 Power Integrations, Inc. Thermal protection for LED bleeder in fault condition
CN106298941B (zh) * 2016-09-13 2019-04-09 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽功率器件及其制造方法
US11031345B2 (en) * 2018-08-14 2021-06-08 Medtronic, Inc. Integrated circuit package and method of forming same
JP6980626B2 (ja) * 2018-09-18 2021-12-15 株式会社東芝 半導体装置
US10957599B2 (en) 2018-11-07 2021-03-23 International Business Machines Corporation Integrating extra gate VFET with single gate VFET
US11271100B2 (en) * 2019-10-15 2022-03-08 Infineon Technologies Austria Ag Narrow semiconductor mesa device

Family Cites Families (192)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US633065A (en) * 1899-04-22 1899-09-12 Jean Pierre Boulesque Boat adapted to operate on land or in water.
US4343015A (en) 1980-05-14 1982-08-03 General Electric Company Vertical channel field effect transistor
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US4626879A (en) 1982-12-21 1986-12-02 North American Philips Corporation Lateral double-diffused MOS transistor devices suitable for source-follower applications
JPS59155144A (ja) * 1983-02-24 1984-09-04 Toshiba Corp 半導体集積回路装置
US4738936A (en) 1983-07-01 1988-04-19 Acrian, Inc. Method of fabrication lateral FET structure having a substrate to source contact
US4626789A (en) 1983-08-19 1986-12-02 Hitachi, Ltd. Demodulating circuit for data signal
US4531173A (en) 1983-11-02 1985-07-23 Motorola, Inc. Protective power foldback circuit for a power semiconductor
US4553084A (en) * 1984-04-02 1985-11-12 Motorola, Inc. Current sensing circuit
US4618541A (en) 1984-12-21 1986-10-21 Advanced Micro Devices, Inc. Method of forming a silicon nitride film transparent to ultraviolet radiation and resulting article
JPS61168253A (ja) 1985-01-19 1986-07-29 Sharp Corp 高耐圧ｍｏｓ電界効果半導体装置
US4665426A (en) 1985-02-01 1987-05-12 Advanced Micro Devices, Inc. EPROM with ultraviolet radiation transparent silicon nitride passivation layer
US4963951A (en) 1985-11-29 1990-10-16 General Electric Company Lateral insulated gate bipolar transistors with improved latch-up immunity
US4764800A (en) 1986-05-07 1988-08-16 Advanced Micro Devices, Inc. Seal structure for an integrated circuit
US4769685A (en) 1986-10-27 1988-09-06 General Motors Corporation Recessed-gate junction-MOS field effect transistor
US4796070A (en) 1987-01-15 1989-01-03 General Electric Company Lateral charge control semiconductor device and method of fabrication
US5010024A (en) 1987-03-04 1991-04-23 Advanced Micro Devices, Inc. Passivation for integrated circuit structures
US4811075A (en) 1987-04-24 1989-03-07 Power Integrations, Inc. High voltage MOS transistors
US4890144A (en) 1987-09-14 1989-12-26 Motorola, Inc. Integrated circuit trench cell
JPH01112764A (ja) 1987-10-27 1989-05-01 Nec Corp 半導体装置
US4926074A (en) 1987-10-30 1990-05-15 North American Philips Corporation Semiconductor switch with parallel lateral double diffused MOS transistor and lateral insulated gate transistor
US4939566A (en) 1987-10-30 1990-07-03 North American Philips Corporation Semiconductor switch with parallel DMOS and IGT
US4890146A (en) 1987-12-16 1989-12-26 Siliconix Incorporated High voltage level shift semiconductor device
US4922327A (en) 1987-12-24 1990-05-01 University Of Toronto Innovations Foundation Semiconductor LDMOS device with upper and lower passages
US4929987A (en) 1988-02-01 1990-05-29 General Instrument Corporation Method for setting the threshold voltage of a power mosfet
US5025296A (en) 1988-02-29 1991-06-18 Motorola, Inc. Center tapped FET
JPH0777262B2 (ja) * 1988-04-19 1995-08-16 日本電気株式会社 縦型電界効果トランジスタ
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US5237193A (en) 1988-06-24 1993-08-17 Siliconix Incorporated Lightly doped drain MOSFET with reduced on-resistance
US4951102A (en) * 1988-08-24 1990-08-21 Harris Corporation Trench gate VCMOS
EP0371785B1 (en) 1988-11-29 1996-05-01 Kabushiki Kaisha Toshiba Lateral conductivity modulated MOSFET
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5008794A (en) 1989-12-21 1991-04-16 Power Integrations, Inc. Regulated flyback converter with spike suppressing coupled inductors
JP2597412B2 (ja) 1990-03-20 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
US5040045A (en) 1990-05-17 1991-08-13 U.S. Philips Corporation High voltage MOS transistor having shielded crossover path for a high voltage connection bus
US5072268A (en) 1991-03-12 1991-12-10 Power Integrations, Inc. MOS gated bipolar transistor
US5122848A (en) 1991-04-08 1992-06-16 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
US5386136A (en) 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
US5146298A (en) 1991-08-16 1992-09-08 Eklund Klas H Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor
US5164891A (en) 1991-08-21 1992-11-17 Power Integrations, Inc. Low noise voltage regulator and method using a gated single ended oscillator
JPH05160408A (ja) * 1991-12-04 1993-06-25 Toshiba Corp 電界効果トランジスタおよびこれを用いたダイナミック型半導体記憶装置
US5258636A (en) 1991-12-12 1993-11-02 Power Integrations, Inc. Narrow radius tips for high voltage semiconductor devices with interdigitated source and drain electrodes
US5270264A (en) 1991-12-20 1993-12-14 Intel Corporation Process for filling submicron spaces with dielectric
US5285367A (en) 1992-02-07 1994-02-08 Power Integrations, Inc. Linear load circuit to control switching power supplies under minimum load conditions
JP3435173B2 (ja) 1992-07-10 2003-08-11 株式会社日立製作所 半導体装置
US5294824A (en) 1992-07-31 1994-03-15 Motorola, Inc. High voltage transistor having reduced on-resistance
US5323044A (en) 1992-10-02 1994-06-21 Power Integrations, Inc. Bi-directional MOSFET switch
US5326711A (en) 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
US5408141A (en) * 1993-01-04 1995-04-18 Texas Instruments Incorporated Sensed current driving device
US5274259A (en) * 1993-02-01 1993-12-28 Power Integrations, Inc. High voltage transistor
US5313082A (en) 1993-02-16 1994-05-17 Power Integrations, Inc. High voltage MOS transistor with a low on-resistance
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US5349225A (en) 1993-04-12 1994-09-20 Texas Instruments Incorporated Field effect transistor with a lightly doped drain
US5326064A (en) * 1993-05-07 1994-07-05 Sapien Hugo C Holder for preventing spills
US5324683A (en) 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
BE1007283A3 (nl) 1993-07-12 1995-05-09 Philips Electronics Nv Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.
EP0646965B1 (en) 1993-09-17 1999-01-07 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno An integrated device with a bipolar transistor and a MOSFET transistor in an emitter switching configuration
US5523604A (en) 1994-05-13 1996-06-04 International Rectifier Corporation Amorphous silicon layer for top surface of semiconductor device
US5494853A (en) 1994-07-25 1996-02-27 United Microelectronics Corporation Method to solve holes in passivation by metal layout
US5521105A (en) 1994-08-12 1996-05-28 United Microelectronics Corporation Method of forming counter-doped island in power MOSFET
US5550405A (en) 1994-12-21 1996-08-27 Advanced Micro Devices, Incorporated Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS
US5656543A (en) 1995-02-03 1997-08-12 National Semiconductor Corporation Fabrication of integrated circuits with borderless vias
EP0726603B1 (en) 1995-02-10 1999-04-21 SILICONIX Incorporated Trenched field effect transistor with PN depletion barrier
US5670828A (en) 1995-02-21 1997-09-23 Advanced Micro Devices, Inc. Tunneling technology for reducing intra-conductive layer capacitance
JP3291958B2 (ja) 1995-02-21 2002-06-17 富士電機株式会社 バックソースｍｏｓｆｅｔ
US5798554A (en) * 1995-02-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
US6204533B1 (en) * 1995-06-02 2001-03-20 Siliconix Incorporated Vertical trench-gated power MOSFET having stripe geometry and high cell density
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US5659201A (en) 1995-06-05 1997-08-19 Advanced Micro Devices, Inc. High conductivity interconnection line
JP3957774B2 (ja) * 1995-06-23 2007-08-15 株式会社東芝 半導体装置
KR100188096B1 (ko) 1995-09-14 1999-06-01 김광호 반도체 장치 및 그 제조 방법
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
GB2309336B (en) 1996-01-22 2001-05-23 Fuji Electric Co Ltd Semiconductor device
JP3369388B2 (ja) * 1996-01-30 2003-01-20 株式会社東芝 半導体装置
EP1408554B1 (de) 1996-02-05 2015-03-25 Infineon Technologies AG Durch Feldeffekt steuerbares Halbleiterbauelement
DE19611045C1 (de) 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JP3400237B2 (ja) 1996-04-30 2003-04-28 株式会社東芝 半導体装置
AU3724197A (en) 1996-07-19 1998-02-10 Siliconix Incorporated High density trench dmos transistor with trench bottom implant
US5841166A (en) 1996-09-10 1998-11-24 Spectrian, Inc. Lateral DMOS transistor for RF/microwave applications
JP3504085B2 (ja) 1996-09-30 2004-03-08 株式会社東芝 半導体装置
US6168983B1 (en) 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
KR100228331B1 (ko) 1996-12-30 1999-11-01 김영환 반도체 소자의 삼중웰 제조 방법
EP0856887B1 (en) 1997-01-31 2004-04-28 SGS-THOMSON MICROELECTRONICS S.r.l. Process for forming a morphological edge structure to seal integrated electronic devices, and corresponding device
JP3393544B2 (ja) 1997-02-26 2003-04-07 シャープ株式会社 半導体装置の製造方法
JP3367857B2 (ja) 1997-03-14 2003-01-20 株式会社東芝 半導体装置
US6133607A (en) 1997-05-22 2000-10-17 Kabushiki Kaisha Toshiba Semiconductor device
US5869875A (en) 1997-06-10 1999-02-09 Spectrian Lateral diffused MOS transistor with trench source contact
US6054752A (en) 1997-06-30 2000-04-25 Denso Corporation Semiconductor device
US6194283B1 (en) 1997-10-29 2001-02-27 Advanced Micro Devices, Inc. High density trench fill due to new spacer fill method including isotropically etching silicon nitride spacers
US6316807B1 (en) 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
JP3410949B2 (ja) * 1998-02-12 2003-05-26 株式会社東芝 半導体装置
US6362064B2 (en) 1998-04-21 2002-03-26 National Semiconductor Corporation Elimination of walkout in high voltage trench isolated devices
US6037631A (en) 1998-09-18 2000-03-14 Siemens Aktiengesellschaft Semiconductor component with a high-voltage endurance edge structure
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US6674107B1 (en) * 1998-12-07 2004-01-06 Lovoltech, Inc. Enhancement mode junction field effect transistor with low on resistance
US6304007B1 (en) * 1998-12-09 2001-10-16 Lovoltech, Inc. Switcher for switching capacitors
US6307223B1 (en) * 1998-12-11 2001-10-23 Lovoltech, Inc. Complementary junction field effect transistors
US6281705B1 (en) * 1998-12-11 2001-08-28 Lovoltech, Inc. Power supply module in integrated circuits
US6251716B1 (en) * 1999-01-06 2001-06-26 Lovoltech, Inc. JFET structure and manufacture method for low on-resistance and low voltage application
US6084277A (en) 1999-02-18 2000-07-04 Power Integrations, Inc. Lateral power MOSFET with improved gate design
JP2000252465A (ja) 1999-03-03 2000-09-14 Sony Corp 半導体装置およびその製造方法
US6191447B1 (en) 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
GB9917099D0 (en) 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
JP3971062B2 (ja) 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
JP2001053275A (ja) * 1999-08-17 2001-02-23 Denso Corp 半導体装置およびその製造方法
US6365932B1 (en) 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
US6127703A (en) 1999-08-31 2000-10-03 Philips Electronics North America Corporation Lateral thin-film silicon-on-insulator (SOI) PMOS device having a drain extension region
US6355513B1 (en) * 1999-10-29 2002-03-12 Lovoltech, Inc. Asymmetric depletion region for normally off JFET
US6566936B1 (en) * 1999-10-29 2003-05-20 Lovoltech Inc. Two terminal rectifier normally OFF JFET
US6614289B1 (en) * 2000-11-07 2003-09-02 Lovoltech Inc. Starter device for normally off FETs
US6580252B1 (en) * 1999-10-29 2003-06-17 Lovoltech, Inc. Boost circuit with normally off JFET
US6349047B1 (en) * 2000-12-18 2002-02-19 Lovoltech, Inc. Full wave rectifier circuit using normally off JFETs
US6734715B1 (en) * 1999-11-29 2004-05-11 Lovoltech, Inc. Two terminal rectifier using normally off JFET
JP4491875B2 (ja) * 1999-12-13 2010-06-30 富士電機システムズ株式会社 トレンチ型ｍｏｓ半導体装置
US6489653B2 (en) * 1999-12-27 2002-12-03 Kabushiki Kaisha Toshiba Lateral high-breakdown-voltage transistor
GB0003185D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv An insulated gate field effect device
US7098634B1 (en) * 2003-02-21 2006-08-29 Lovoltech, Inc. Buck-boost circuit with normally off JFET
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
JP2002170955A (ja) * 2000-09-25 2002-06-14 Toshiba Corp 半導体装置およびその製造方法
US6750698B1 (en) * 2000-09-29 2004-06-15 Lovoltech, Inc. Cascade circuits utilizing normally-off junction field effect transistors for low on-resistance and low voltage applications
CA2360031C (en) * 2000-10-30 2006-06-20 Thomas & Betts International, Inc. Capacitive test point voltage and phasing detector
WO2002041402A2 (en) * 2000-11-16 2002-05-23 Silicon Wireless Corporation Discrete and packaged power devices for radio frequency (rf) applications and methods of forming same
US6509220B2 (en) 2000-11-27 2003-01-21 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US6768171B2 (en) * 2000-11-27 2004-07-27 Power Integrations, Inc. High-voltage transistor with JFET conduction channels
US6468847B1 (en) 2000-11-27 2002-10-22 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US6424007B1 (en) 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6356059B1 (en) * 2001-02-16 2002-03-12 Lovoltech, Inc. Buck converter with normally off JFET
US6683346B2 (en) * 2001-03-09 2004-01-27 Fairchild Semiconductor Corporation Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge
US6528880B1 (en) * 2001-06-25 2003-03-04 Lovoltech Inc. Semiconductor package for power JFET having copper plate for source and ribbon contact for gate
JP4421144B2 (ja) * 2001-06-29 2010-02-24 株式会社東芝 半導体装置
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6683344B2 (en) * 2001-09-07 2004-01-27 Ixys Corporation Rugged and fast power MOSFET and IGBT
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US6555883B1 (en) * 2001-10-29 2003-04-29 Power Integrations, Inc. Lateral power MOSFET for high switching speeds
US6552597B1 (en) * 2001-11-02 2003-04-22 Power Integrations, Inc. Integrated circuit with closely coupled high voltage output and offline transistor pair
DE10214151B4 (de) * 2002-03-28 2007-04-05 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
US6900506B1 (en) * 2002-04-04 2005-05-31 Lovoltech, Inc. Method and structure for a high voltage junction field effect transistor
US6583663B1 (en) * 2002-04-22 2003-06-24 Power Integrations, Inc. Power integrated circuit with distributed gate driver
US6921932B1 (en) * 2002-05-20 2005-07-26 Lovoltech, Inc. JFET and MESFET structures for low voltage, high current and high frequency applications
US7262461B1 (en) * 2002-05-20 2007-08-28 Qspeed Semiconductor Inc. JFET and MESFET structures for low voltage, high current and high frequency applications
US7268378B1 (en) * 2002-05-29 2007-09-11 Qspeed Semiconductor Inc. Structure for reduced gate capacitance in a JFET
US6777722B1 (en) * 2002-07-02 2004-08-17 Lovoltech, Inc. Method and structure for double dose gate in a JFET
US6661276B1 (en) * 2002-07-29 2003-12-09 Lovoltech Inc. MOSFET driver matching circuit for an enhancement mode JFET
US6747342B1 (en) * 2002-08-09 2004-06-08 Lovoltech, Inc. Flip-chip packaging
JP4158453B2 (ja) 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
JP2004087520A (ja) * 2002-08-22 2004-03-18 Toyota Industries Corp 半導体装置
US6815276B2 (en) * 2002-10-03 2004-11-09 Texas Instruments Incorporated Segmented power MOSFET of safe operation
US6696706B1 (en) * 2002-10-22 2004-02-24 Lovoltech, Inc. Structure and method for a junction field effect transistor with reduced gate capacitance
US6774417B1 (en) * 2002-10-23 2004-08-10 Lovoltech, Inc. Electrostatic discharge protection device for integrated circuits
JP4130356B2 (ja) * 2002-12-20 2008-08-06 株式会社東芝 半導体装置
US7075132B1 (en) * 2002-12-30 2006-07-11 Lovoltech, Inc. Programmable junction field effect transistor and method for programming the same
US7452763B1 (en) * 2003-03-04 2008-11-18 Qspeed Semiconductor Inc. Method for a junction field effect transistor with reduced gate capacitance
US7038260B1 (en) * 2003-03-04 2006-05-02 Lovoltech, Incorporated Dual gate structure for a FET and method for fabricating same
US7009228B1 (en) * 2003-03-04 2006-03-07 Lovoltech, Incorporated Guard ring structure and method for fabricating same
US6887768B1 (en) * 2003-05-15 2005-05-03 Lovoltech, Inc. Method and structure for composite trench fill
US6865093B2 (en) * 2003-05-27 2005-03-08 Power Integrations, Inc. Electronic circuit control element with tap element
US7227242B1 (en) * 2003-10-09 2007-06-05 Qspeed Semiconductor Inc. Structure and method for enhanced performance in semiconductor substrates
US7157959B2 (en) * 2004-03-31 2007-01-02 Semiconductor Components Industries, L.L.C. Method of forming a self-gated transistor and structure therefor
US7211845B1 (en) * 2004-04-19 2007-05-01 Qspeed Semiconductor, Inc. Multiple doped channel in a multiple doped gate junction field effect transistor
US7417266B1 (en) * 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7608888B1 (en) * 2004-06-10 2009-10-27 Qspeed Semiconductor Inc. Field effect transistor
US7238976B1 (en) * 2004-06-15 2007-07-03 Qspeed Semiconductor Inc. Schottky barrier rectifier and method of manufacturing the same
US20060086974A1 (en) * 2004-10-26 2006-04-27 Power Integrations, Inc. Integrated circuit with multi-length power transistor segments
US7135748B2 (en) * 2004-10-26 2006-11-14 Power Integrations, Inc. Integrated circuit with multi-length output transistor segment
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US7348826B1 (en) * 2005-03-18 2008-03-25 Qspeed Semiconductor Inc. Composite field effect transistor
JP4830360B2 (ja) * 2005-06-17 2011-12-07 株式会社デンソー 半導体装置およびその製造方法
CN100370625C (zh) * 2005-10-14 2008-02-20 西安电子科技大学 可集成的高压p型ldmos晶体管结构及其制备方法
US7696598B2 (en) * 2005-12-27 2010-04-13 Qspeed Semiconductor Inc. Ultrafast recovery diode
JP5351519B2 (ja) * 2005-12-27 2013-11-27 パワー・インテグレーションズ・インコーポレーテッド 高速回復整流器構造体の装置および方法
US7554152B1 (en) * 2006-01-11 2009-06-30 National Semiconductor Corporation Versatile system for integrated sense transistor
JP2007207862A (ja) * 2006-01-31 2007-08-16 Mitsubishi Electric Corp 半導体装置
US7746156B1 (en) * 2006-04-14 2010-06-29 Qspeed Semiconductor Inc. Circuit and method for driving a junction field effect transistor
JP5011843B2 (ja) * 2006-06-22 2012-08-29 株式会社デンソー 半導体装置
US7381618B2 (en) * 2006-10-03 2008-06-03 Power Integrations, Inc. Gate etch process for a high-voltage FET
US8653583B2 (en) * 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7859037B2 (en) * 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7468536B2 (en) * 2007-02-16 2008-12-23 Power Integrations, Inc. Gate metal routing for transistor with checkerboarded layout
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
US7964912B2 (en) * 2008-09-18 2011-06-21 Power Integrations, Inc. High-voltage vertical transistor with a varied width silicon pillar
US7871882B2 (en) * 2008-12-20 2011-01-18 Power Integrations, Inc. Method of fabricating a deep trench insulated gate bipolar transistor
US7893754B1 (en) * 2009-10-02 2011-02-22 Power Integrations, Inc. Temperature independent reference circuit
US7932738B1 (en) * 2010-05-07 2011-04-26 Power Integrations, Inc. Method and apparatus for reading a programmable anti-fuse element in a high-voltage integrated circuit

Also Published As

Publication number Publication date
EP1959496A2 (en) 2008-08-20
JP2013080983A (ja) 2013-05-02
CN102222696A (zh) 2011-10-19
JP2008205461A (ja) 2008-09-04
CN102222696B (zh) 2014-07-09
US20140042533A1 (en) 2014-02-13
US20090273023A1 (en) 2009-11-05
US20090134457A1 (en) 2009-05-28
US8552493B2 (en) 2013-10-08
US7557406B2 (en) 2009-07-07
US20080197417A1 (en) 2008-08-21
US7816731B2 (en) 2010-10-19
JP2013080984A (ja) 2013-05-02
JP5648191B2 (ja) 2015-01-07
EP2549540A2 (en) 2013-01-23
CN101246908A (zh) 2008-08-20
CN101246908B (zh) 2011-07-20
EP2549540A3 (en) 2013-02-20
EP1959496A3 (en) 2009-04-22

Similar Documents

Publication Publication Date Title
JP5764846B2 (ja) 高電圧垂直トランジスタのためのセグメントピラーレイアウト
JP5637571B2 (ja) 格子状レイアウトを有するトランジスタのゲート金属ルーティング
JP5214288B2 (ja) 高電圧垂直トランジスタで集積された検知トランジスタ
JP5562363B2 (ja) トランジスタ
US8410551B2 (en) Checkerboarded high-voltage vertical transistor layout

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130307

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150528

R150 Certificate of patent or registration of utility model

Ref document number: 5764846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees