JP5594191B2 - 半導体集積回路の出力バッファ回路、及び半導体集積回路 - Google Patents
半導体集積回路の出力バッファ回路、及び半導体集積回路 Download PDFInfo
- Publication number
- JP5594191B2 JP5594191B2 JP2011050284A JP2011050284A JP5594191B2 JP 5594191 B2 JP5594191 B2 JP 5594191B2 JP 2011050284 A JP2011050284 A JP 2011050284A JP 2011050284 A JP2011050284 A JP 2011050284A JP 5594191 B2 JP5594191 B2 JP 5594191B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- channel transistor
- power supply
- channel
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
入出力端子と、
常時オンの第1の電源と、
オン/オフ制御される第2の電源と、
上記第2の電源の電位を反転した反転信号を出力するインバータ回路と、
出力バッファトランジスタとして動作する第1のPチャネルトランジスタと、
第1の制御信号に応じて上記第1のPチャネルトランジスタを制御する第1のドライブ回路と、
上記第1のドライブ回路に上記第1又は第2の電源の電源電位を供給する第2及び第3のPチャネルトランジスタとを備えた、半導体集積回路の出力バッファ回路であって、
上記第1のPチャネルトランジスタは、上記入出力端子に接続されたドレインと、上記第2の電源に接続されたソースと、上記第1の電源に接続されたバックゲートと、上記第1のドライブ回路に接続されたゲートとを有し、
上記第2及び第3のPチャネルトランジスタのバックゲート及び上記第2のPチャネルトランジスタのソースは上記第1の電源に接続され、上記第2のPチャネルトランジスタのゲート及び上記第3のPチャネルトランジスタのソースは上記第2の電源に接続され、上記第3のPチャネルトランジスタのゲートには上記反転信号が入力されることを特徴とする。
出力バッファトランジスタとして動作する第2のNチャネルトランジスタと、
第3のNチャネルトランジスタと、
第2の制御信号に応じて上記第2のNチャネルトランジスタを制御する第2のドライブ回路とをさらに備え、
上記第2のNチャネルトランジスタは、上記入出力端子に接続されたドレインと、接地されたソース及びバックゲートと、上記第2のドライブ回路に接続されたゲートとを有し、
上記第3のNチャネルトランジスタは、上記第2のNチャネルトランジスタのゲートに接続されたドレインと、接地されたソース及びバックゲートと、上記反転信号が入力されるゲートとを有することを特徴とする。
プルアップ回路を含む半導体集積回路において、上記プルアップ回路は、
入力端子と、
常時オンの第1の電源と、
オン/オフ制御される第2の電源と、
上記第2の電源の電位を反転した反転信号を出力するインバータ回路と、
プルアップトランジスタとして動作する第1のPチャネルトランジスタと、
上記第1のPチャネルトランジスタを制御するドライブ回路と、
上記ドライブ回路に上記第1又は第2の電源の電源電位を供給する第2及び第3のPチャネルトランジスタとを備え、
上記第1のPチャネルトランジスタは、上記入力端子に接続されたドレインと、上記第2の電源に接続されたソースと、上記第1の電源に接続されたバックゲートと、上記ドライブ回路に接続されたゲートとを有し、
上記第2及び第3のPチャネルトランジスタのバックゲート及び上記第2のPチャネルトランジスタのソースは上記第1の電源に接続され、上記第2のPチャネルトランジスタのゲート及び上記第3のPチャネルトランジスタのソースは上記第2の電源に接続され、上記第3のPチャネルトランジスタのゲートには上記反転信号が入力されることを特徴とする。
上記ドライブ回路は、上記反転信号がローレベルであるときローレベルになり、上記反転信号がハイレベルであるときハイレベルになることを特徴とする。
プルダウン回路を含む半導体集積回路において、上記プルダウン回路は、
入力端子と、
常時オンの第1の電源と、
オン/オフ制御される第2の電源と、
上記第2の電源の電位を反転した反転信号を出力するインバータ回路と、
プルダウントランジスタとして動作する第1のNチャネルトランジスタと、
第2のNチャネルトランジスタとを備え、
上記第1のNチャネルトランジスタは、上記入力端子に接続されたドレインと、接地されたソース及びバックゲートと、上記第2の電源に接続されたゲートとを有し、
上記第2のNチャネルトランジスタは、上記第1のNチャネルトランジスタのゲートに接続されたドレインと、接地されたソース及びバックゲートと、上記反転信号が入力されるゲートとを有することを特徴とする。
静電気放電保護回路を含む半導体集積回路において、上記静電気放電保護回路は、
入力端子と、
常時オンの第1の電源と、
オン/オフ制御される第2の電源と、
上記第2の電源の電位を反転した反転信号を出力するインバータ回路と、
静電気放電保護トランジスタとして動作する第1のPチャネルトランジスタと、
上記第1のPチャネルトランジスタを制御するドライブ回路と、
上記ドライブ回路に上記第1又は第2の電源の電源電位を供給する第2及び第3のPチャネルトランジスタとを備え、
上記第1のPチャネルトランジスタは、上記入力端子に接続されたドレインと、上記第2の電源に接続されたソースと、上記第1の電源に接続されたバックゲートと、上記ドライブ回路に接続されたゲートとを有し、
上記第2及び第3のPチャネルトランジスタのバックゲート及び上記第2のPチャネルトランジスタのソースは上記第1の電源に接続され、上記第2のPチャネルトランジスタのゲート及び上記第3のPチャネルトランジスタのソースは上記第2の電源に接続され、上記第3のPチャネルトランジスタのゲートには上記反転信号が入力されることを特徴とする。
半導体集積回路の外部に対してデータ信号を入出力する入出力端子と、第1のPチャネルトランジスタを有する第1のスイッチ回路と、第1のNチャネルトランジスタを有する第2のスイッチ回路とを含む半導体集積回路において、
上記第1のスイッチ回路は、
上記第1のPチャネルトランジスタと、
常時オンの第1の電源と、
オン/オフ制御される第2の電源と、
上記第2の電源の電位を反転した反転信号を出力するインバータ回路と、
制御信号に応じて上記第1のPチャネルトランジスタを制御するドライブ回路と、
上記ドライブ回路に上記第1又は第2の電源の電源電位を供給する第2及び第3のPチャネルトランジスタとを備え、
上記第1のPチャネルトランジスタは、上記入出力端子に接続されたドレインと、上記半導体集積回路の内部のデータ信号が入出力されるソースと、上記第1の電源に接続されたバックゲートと、上記ドライブ回路に接続されたゲートとを有し、
上記第2及び第3のPチャネルトランジスタのバックゲート及び上記第2のPチャネルトランジスタのソースは上記第1の電源に接続され、上記第2のPチャネルトランジスタのゲート及び上記第3のPチャネルトランジスタのソースは上記第2の電源に接続され、上記第3のPチャネルトランジスタのゲートには上記反転信号が入力され、
上記第2のスイッチ回路は、
上記第1のNチャネルトランジスタと、
第2のNチャネルトランジスタとをさらに備え、
上記第1のNチャネルトランジスタは、上記入出力端子に接続されたドレインと、上記半導体集積回路の内部のデータ信号が入出力されるソースと、接地されたバックゲートと、上記制御信号が入力されるゲートとを有し、
上記第2のNチャネルトランジスタは、上記第1のNチャネルトランジスタのゲートに接続されたドレインと、接地されたソース及びバックゲートと、上記反転信号が入力されるゲートとを有することを特徴とする。
21,21A,21B,…遮断回路、
31,31A,31B,…Nチャネル出力バッファ回路、
41,42…インバータ回路、
51,51A,51B,…Pチャネルドライブ回路、
61,61A,61B,…Nチャネルドライブ回路、
81…回路、
82…プルアップ回路、
83…ドライブ回路、
84…遮断回路、
85…遮断回路、
86…静電気放電保護回路、
87…ドライブ回路、
88…Pチャネルスイッチ回路、
89…Nチャネルスイッチ回路、
90…ドライブ回路、
111A,111B,112A,112B,112C,113A,113B…出力バッファ回路、
121A,121B,122A,122B,122C,123A,123B…入力バッファ回路、
E1A,E1B,E2A,E2B,E2C,E3A,E3B,E31…入出力端子、
E11,E12,E21…端子、
IC1,IC2,IC3…集積回路、
NAND1A,NAND2B,NAND3B…NAND回路、
NOR1A,NOR2B,NOR3B…NOR回路、
N1A1,N1A2,N1B1,N2B1,N2B2,N3B1,N3B2,N1,NN1〜NN3,NN11〜NN17,NN21,NN2A,NN2B,NN3A,NN3B,NN21,NN22,NN31,NN32,NN41,…Nチャネルのトランジスタ、
P1A1,P1A2,P1B1,P2B1,P2B2,P3B1,P3B2,P1〜P3,PP1〜PP3,PP11〜PP15,PP2A,PP2B,PP3A,PP3B,PP21〜PP24,PP41〜PP44,…Pチャネルのトランジスタ。
Claims (15)
- 入出力端子と、
常時オンの第1の電源と、
オン/オフ制御される第2の電源と、
上記第2の電源の電位を反転した反転信号を出力するインバータ回路と、
出力バッファトランジスタとして動作する第1のPチャネルトランジスタと、
第1の制御信号に応じて上記第1のPチャネルトランジスタを制御する第1のドライブ回路と、
上記第1のドライブ回路に上記第1又は第2の電源の電源電位を供給する第2及び第3のPチャネルトランジスタとを備えた、半導体集積回路の出力バッファ回路であって、
上記第1のPチャネルトランジスタは、上記入出力端子に接続されたドレインと、上記第2の電源に接続されたソースと、上記第1の電源に接続されたバックゲートと、上記第1のドライブ回路に接続されたゲートとを有し、
上記第2及び第3のPチャネルトランジスタのバックゲート及び上記第2のPチャネルトランジスタのソースは上記第1の電源に接続され、上記第2のPチャネルトランジスタのゲート及び上記第3のPチャネルトランジスタのソースは上記第2の電源に接続され、上記第3のPチャネルトランジスタのゲートには上記反転信号が入力されることを特徴とする出力バッファ回路。 - 上記出力バッファ回路は、第1のNチャネルトランジスタをさらに備え、上記第1のNチャネルトランジスタは、上記第1の制御信号の信号線に接続されたドレインと、接地されたソース及びバックゲートと、上記反転信号が入力されるゲートとを有することを特徴とする請求項1記載の出力バッファ回路。
- 上記出力バッファ回路は、
出力バッファトランジスタとして動作する第2のNチャネルトランジスタと、
第3のNチャネルトランジスタと、
第2の制御信号に応じて上記第2のNチャネルトランジスタを制御する第2のドライブ回路とをさらに備え、
上記第2のNチャネルトランジスタは、上記入出力端子に接続されたドレインと、接地されたソース及びバックゲートと、上記第2のドライブ回路に接続されたゲートとを有し、
上記第3のNチャネルトランジスタは、上記第2のNチャネルトランジスタのゲートに接続されたドレインと、接地されたソース及びバックゲートと、上記反転信号が入力されるゲートとを有することを特徴とする請求項1又は2記載の出力バッファ回路。 - 上記第1のドライブ回路はインバータであることを特徴とする請求項1〜3のうちのいずれか1つに記載の出力バッファ回路。
- 上記第1の制御信号は一対の信号を含み、上記第1のドライブ回路はNAND回路であることを特徴とする請求項1〜3のうちのいずれか1つに記載の出力バッファ回路。
- 上記第1の制御信号は一対の信号を含み、上記第1のドライブ回路はNOR回路であることを特徴とする請求項1〜3のうちのいずれか1つに記載の出力バッファ回路。
- 上記インバータ回路は、上記第2の電源の電位が入力される端子に接続された第4のNチャネルトランジスタを備え、上記第4のNチャネルトランジスタは、上記第2の電源の電位が入力される端子に接続されたドレインと、接地されたソース及びバックゲートと、上記反転信号が入力されるゲートとを有することを特徴とする請求項1〜6のうちのいずれか1つに記載の出力バッファ回路。
- 上記インバータ回路は上記出力バッファ回路の外部に設けられたことを特徴とする請求項1〜7のうちのいずれか1つに記載の出力バッファ回路。
- 上記インバータ回路は、複数の出力バッファ回路によって共用されることを特徴とする請求項8記載の出力バッファ回路。
- 請求項1〜9のうちのいずれか1つに記載の出力バッファ回路を備えたことを特徴とする半導体集積回路。
- 上記第1の電源は、上記半導体集積回路の外部、内部、又は外部及び内部の組み合わせで設けられることを特徴とする請求項10記載の半導体集積回路。
- プルアップ回路を含む半導体集積回路において、上記プルアップ回路は、
入力端子と、
常時オンの第1の電源と、
オン/オフ制御される第2の電源と、
上記第2の電源の電位を反転した反転信号を出力するインバータ回路と、
プルアップトランジスタとして動作する第1のPチャネルトランジスタと、
上記第1のPチャネルトランジスタを制御するドライブ回路と、
上記ドライブ回路に上記第1又は第2の電源の電源電位を供給する第2及び第3のPチャネルトランジスタとを備え、
上記第1のPチャネルトランジスタは、上記入力端子に接続されたドレインと、上記第2の電源に接続されたソースと、上記第1の電源に接続されたバックゲートと、上記ドライブ回路に接続されたゲートとを有し、
上記第2及び第3のPチャネルトランジスタのバックゲート及び上記第2のPチャネルトランジスタのソースは上記第1の電源に接続され、上記第2のPチャネルトランジスタのゲート及び上記第3のPチャネルトランジスタのソースは上記第2の電源に接続され、上記第3のPチャネルトランジスタのゲートには上記反転信号が入力されることを特徴とする半導体集積回路。 - 上記半導体集積回路は、第1のNチャネルトランジスタをさらに備え、上記第1のNチャネルトランジスタは、上記ドライブ回路に接続されたドレインと、接地されたソース及びバックゲートと、上記反転信号が入力されるゲートとを有し、
上記ドライブ回路は、上記反転信号がローレベルであるときローレベルになり、上記反転信号がハイレベルであるときハイレベルになることを特徴とする請求項12記載の半導体集積回路。 - 静電気放電保護回路を含む半導体集積回路において、上記静電気放電保護回路は、
入力端子と、
常時オンの第1の電源と、
オン/オフ制御される第2の電源と、
上記第2の電源の電位を反転した反転信号を出力するインバータ回路と、
静電気放電保護トランジスタとして動作する第1のPチャネルトランジスタと、
上記第1のPチャネルトランジスタを制御するドライブ回路と、
上記ドライブ回路に上記第1又は第2の電源の電源電位を供給する第2及び第3のPチャネルトランジスタとを備え、
上記第1のPチャネルトランジスタは、上記入力端子に接続されたドレインと、上記第2の電源に接続されたソースと、上記第1の電源に接続されたバックゲートと、上記ドライブ回路に接続されたゲートとを有し、
上記第2及び第3のPチャネルトランジスタのバックゲート及び上記第2のPチャネルトランジスタのソースは上記第1の電源に接続され、上記第2のPチャネルトランジスタのゲート及び上記第3のPチャネルトランジスタのソースは上記第2の電源に接続され、上記第3のPチャネルトランジスタのゲートには上記反転信号が入力されることを特徴とする半導体集積回路。 - 半導体集積回路の外部に対してデータ信号を入出力する入出力端子と、第1のPチャネルトランジスタを有する第1のスイッチ回路と、第1のNチャネルトランジスタを有する第2のスイッチ回路とを含む半導体集積回路において、
上記第1のスイッチ回路は、
上記第1のPチャネルトランジスタと、
常時オンの第1の電源と、
オン/オフ制御される第2の電源と、
上記第2の電源の電位を反転した反転信号を出力するインバータ回路と、
制御信号に応じて上記第1のPチャネルトランジスタを制御するドライブ回路と、
上記ドライブ回路に上記第1又は第2の電源の電源電位を供給する第2及び第3のPチャネルトランジスタとを備え、
上記第1のPチャネルトランジスタは、上記入出力端子に接続されたドレインと、上記半導体集積回路の内部のデータ信号が入出力されるソースと、上記第1の電源に接続されたバックゲートと、上記ドライブ回路に接続されたゲートとを有し、
上記第2及び第3のPチャネルトランジスタのバックゲート及び上記第2のPチャネルトランジスタのソースは上記第1の電源に接続され、上記第2のPチャネルトランジスタのゲート及び上記第3のPチャネルトランジスタのソースは上記第2の電源に接続され、上記第3のPチャネルトランジスタのゲートには上記反転信号が入力され、
上記第2のスイッチ回路は、
上記第1のNチャネルトランジスタと、
第2のNチャネルトランジスタとをさらに備え、
上記第1のNチャネルトランジスタは、上記入出力端子に接続されたドレインと、上記半導体集積回路の内部のデータ信号が入出力されるソースと、接地されたバックゲートと、上記制御信号が入力されるゲートとを有し、
上記第2のNチャネルトランジスタは、上記第1のNチャネルトランジスタのゲートに接続されたドレインと、接地されたソース及びバックゲートと、上記反転信号が入力されるゲートとを有することを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011050284A JP5594191B2 (ja) | 2011-03-08 | 2011-03-08 | 半導体集積回路の出力バッファ回路、及び半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011050284A JP5594191B2 (ja) | 2011-03-08 | 2011-03-08 | 半導体集積回路の出力バッファ回路、及び半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012186768A JP2012186768A (ja) | 2012-09-27 |
JP5594191B2 true JP5594191B2 (ja) | 2014-09-24 |
Family
ID=47016411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011050284A Expired - Fee Related JP5594191B2 (ja) | 2011-03-08 | 2011-03-08 | 半導体集積回路の出力バッファ回路、及び半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5594191B2 (ja) |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1232973B (it) * | 1987-12-01 | 1992-03-11 | Sgs Microelettronica Spa | Dispositivo di commutazione dell'alimentazione di tensione per memorie non volatili in tecnologia mos |
JPH02210913A (ja) * | 1989-02-10 | 1990-08-22 | Matsushita Electric Ind Co Ltd | Mos集積回路 |
JPH04329024A (ja) * | 1991-04-30 | 1992-11-17 | Toshiba Corp | 入出力バッファ回路 |
JP3120492B2 (ja) * | 1991-10-09 | 2000-12-25 | 日本電気株式会社 | 半導体集積回路 |
JPH05258584A (ja) * | 1992-03-11 | 1993-10-08 | Sharp Corp | 電源切換回路 |
JPH06237164A (ja) * | 1993-02-10 | 1994-08-23 | Hitachi Ltd | 電力低減機構を持つ半導体集積回路とそれを用いた電子装置 |
JPH05343975A (ja) * | 1992-06-10 | 1993-12-24 | Hitachi Ltd | 半導体集積回路 |
JPH0766710A (ja) * | 1993-08-26 | 1995-03-10 | Hitachi Ltd | 入出力バッファ回路 |
JPH07249978A (ja) * | 1994-03-14 | 1995-09-26 | Mitsubishi Denki Semiconductor Software Kk | 出力回路装置 |
JPH08186180A (ja) * | 1994-12-28 | 1996-07-16 | Oki Electric Ind Co Ltd | Cmis型集積回路装置及びその製造方法 |
JPH10126244A (ja) * | 1996-10-17 | 1998-05-15 | Fujitsu Ltd | 入力抵抗を有する集積回路 |
JP4680423B2 (ja) * | 2001-05-30 | 2011-05-11 | 株式会社リコー | 出力回路 |
JP2003304149A (ja) * | 2002-04-12 | 2003-10-24 | Matsushita Electric Ind Co Ltd | プルダウン制御システム |
US6586974B1 (en) * | 2002-05-08 | 2003-07-01 | Agilent Technologies, Inc. | Method for reducing short circuit current during power up and power down for high voltage pad drivers with analog slew rate control |
JP5005970B2 (ja) * | 2006-06-27 | 2012-08-22 | 株式会社リコー | 電圧制御回路及び電圧制御回路を有する半導体集積回路 |
JP4557046B2 (ja) * | 2008-05-19 | 2010-10-06 | ソニー株式会社 | 出力バッファ回路および集積回路 |
-
2011
- 2011-03-08 JP JP2011050284A patent/JP5594191B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012186768A (ja) | 2012-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20110099072A (ko) | 고속 조건부 백 바이어스 가상 접지 복구 회로 | |
KR100379610B1 (ko) | 전압 레벨 차이로 인한 누설 전류를 효과적으로 차단할 수있는 전압 레벨 변환 장치를 구비한 온-칩 시스템 | |
US7355447B2 (en) | Level shifter circuit | |
JP2011120158A (ja) | 半導体装置及び電源スイッチ回路 | |
KR100919655B1 (ko) | 입출력 회로 | |
KR20100014730A (ko) | 3볼트 어시스트를 갖는 5볼트 허용 집적회로 신호 패드 | |
JP2006295773A (ja) | 半導体集積回路 | |
JP4050242B2 (ja) | 半導体集積回路装置の入出力回路 | |
JP5594191B2 (ja) | 半導体集積回路の出力バッファ回路、及び半導体集積回路 | |
JP2003101397A (ja) | 半導体セル | |
JP2006295252A (ja) | レベルシフト回路及びレベルシフト装置 | |
JP5071077B2 (ja) | 出力回路および半導体装置 | |
US20060181306A1 (en) | Multi-threshold CMOS system and methods for controlling respective blocks | |
TW201315151A (zh) | 位準偏移電路 | |
JP2007158035A (ja) | 半導体集積回路 | |
JP4469798B2 (ja) | 集積回路装置、およびインバータ段の出力で出力信号を駆動するための方法 | |
JP2007258226A (ja) | 半導体集積回路 | |
US7541839B2 (en) | Semiconductor device having a pseudo power supply wiring | |
JP2007228330A (ja) | レベルシフタ回路及びそれを具備する半導体集積回路 | |
JP2009284026A (ja) | 出力バッファ回路および集積回路 | |
JP5481071B2 (ja) | 半導体集積回路 | |
JP2006140884A (ja) | レベルシフト回路 | |
JP2013110584A (ja) | 半導体装置 | |
JP2009213109A (ja) | 入出力回路 | |
CN110011657B (zh) | 输入输出电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140721 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5594191 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |