JP5486828B2

JP5486828B2 - 半導体基板の作製方法

Info

Publication number: JP5486828B2
Application number: JP2009061101A
Authority: JP
Inventors: 英臣須沢; 慎也笹川; 明久下村; 純平桃; 求倉田; 大河村岡; 孝征根井
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2008-03-18
Filing date: 2009-03-13
Publication date: 2014-05-07
Anticipated expiration: 2029-03-13
Also published as: US8383487B2; JP2009260295A; US20110287605A1; US20090239354A1; US8003483B2

Description

本発明は絶縁表面に単結晶半導体層が設けられた所謂ＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）構造を有するＳＯＩ基板の製造方法及びＳＯＩ構造を有する半導体装置の作製方法に関する。

単結晶半導体のインゴットを薄くスライスして作製されるシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（以下、「ＳＯＩ」ともいう）と呼ばれるＳＯＩ基板を使った集積回路が開発されている。ＳＯＩ基板を使った集積回路は、トランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させるものとして注目を集めている。

ＳＯＩ基板を製造する方法としては、水素イオン注入剥離法が知られている（例えば、特許文献１参照。）。水素イオン注入剥離法は、シリコンウエハに水素イオンを注入することによって表面から所定の深さに脆化領域を形成し、該脆化領域を劈開面とすることで、別のシリコンウエハに薄いシリコン層を接合する。さらに、シリコン層を剥離する熱処理を行うことに加え、酸化性雰囲気下での熱処理にシリコン層に酸化膜を形成した後に該酸化膜を除去し、次に１０００℃から１３００℃で熱処理を行って接合強度を高める必要があるとされている。

一方、高耐熱性ガラスなどの絶縁基板にシリコン層を設けた半導体装置が開示されている（例えば、特許文献２参照）。この半導体装置は、歪み点が７５０℃以上の結晶化ガラスからなる支持基板上に、水素イオン注入剥離法により得られるシリコン層を当該支持基板上に接着する構成を有している。

特開２０００−１２４０９２号公報特開平１１−１６３３６３号公報

しかし、脆化領域を形成するために行うイオン注入工程や分離工程により、シリコン層の内部及び表面には結晶欠陥が残存し、表面の平坦性が劣化した状態となっている。また、単結晶シリコン層として剥離する際の劈開がスムーズに行われずに単結晶シリコン層の表面が荒れたり、単結晶シリコン層の膜厚がばらついたり、単結晶シリコン層に微細なクラックが生じるといった問題が生じる。

従来、シリコンウエハに貼り付けられた半導体層の結晶欠陥の除去は、１０００℃以上の温度で加熱することで実現できるが、歪み点が７００℃以下のガラス基板に貼り付けられた半導体層の結晶欠陥の除去には、このような高温プロセスは用いることができない。すなわち、従来では、歪み点が７００℃以下のガラス基板に貼り付けられた単結晶半導体層を、加工する前の単結晶半導体基板と同程度の結晶性を有する単結晶半導体層に回復させる方法は確立されていない。

その一方で、高性能な半導体素子を形成するには、シリコン層の表面の凹凸を抑えることが要求されている。それは、ＳＯＩ基板からトランジスタを作製する場合、シリコン層上にゲート絶縁膜を介してゲート電極が形成されるため、シリコン層表面の凹凸が大きい場合、絶縁耐圧性の高いゲート絶縁膜を形成することが困難となる。また、絶縁耐圧性を高めるために薄いゲート絶縁膜が必要となるが、シリコン層の表面の凹凸が大きい場合、ゲート絶縁膜との界面準位密度が高くなるなどの原因により、電界効果移動度が低下し、しきい値電圧の大きさが増加するなど、半導体素子の性能が低下する。また、シリコン層の内部に欠陥が存在する場合、半導体素子の電気的特性の性能が低下する要因となる。このように、支持基板にガラス基板など耐熱温度が低い基板を用いる場合、１０００℃以上の熱処理を行うことができず、上記イオン注入工程によるシリコン層のダメージに対して十分に回復を行うことが困難であった。

このような問題点に鑑み、ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうる単結晶半導体層を備えたＳＯＩ基板の作製方法を提供することを目的の一とする。また、そのようなＳＯＩ基板を用いた信頼性の高い半導体装置を作製することを目的の一とする。

本発明の一形態に係るＳＯＩ基板の作製方法は、単結晶半導体基板を劈開して、単結晶半導体層が接着された支持基板と単結晶半導体基板とに分離し、支持基板に接着された単結晶半導体層の表面に対して第１のエッチング処理及び第２のエッチング処理が行われた単結晶半導体層の表面にレーザ光を照射することを特徴としている。以下に、本発明の一形態の具体的な構成について説明する。

本発明の一形態に係るＳＯＩ基板の作製方法の一は、単結晶半導体基板の表面に絶縁膜を形成し、絶縁膜を介して単結晶半導体基板にイオンビームを照射することにより、単結晶半導体基板中に脆化領域を形成し、絶縁膜上に接合層を形成し、接合層を間に挟んで単結晶半導体基板と向かい合うように、支持基板を貼り合わせ、熱処理を行うことにより、脆化領域に沿って単結晶半導体基板を分割して、単結晶半導体層が接着された支持基板と単結晶半導体基板の一部とに分離し、単結晶半導体層に残存する脆化領域に対して第１のドライエッチング処理を行い、第１のエッチング処理が行われた単結晶半導体層の表面に対して、第２のドライエッチング処理を行い、単結晶半導体層に対してレーザ光を照射することを含む。

本発明の一形態に係るＳＯＩ基板の作製方法の一は、単結晶半導体基板の表面に絶縁膜を形成し、絶縁膜を介して単結晶半導体基板にイオンビームを照射することにより、単結晶半導体基板中に脆化領域を形成し、絶縁膜上に接合層を形成し、接合層を間に挟んで単結晶半導体基板と向かい合うように、支持基板を貼り合わせ、熱処理を行うことにより、脆化領域に沿って単結晶半導体基板を分割して、単結晶半導体層が接着された支持基板と単結晶半導体基板の一部とに分離し、単結晶半導体層に残存する脆化領域を第１のドライエッチング処理により除去し、単結晶半導体層表面に形成された酸化膜を第２のドライエッチング処理により除去し、酸化膜が除去された単結晶半導体層に対してレーザ光を照射することを含む。

第１のエッチング処理及び第２のエッチング処理は、ドライエッチングにより行うことができる。

本明細書において、「単結晶」とは、結晶面、又は結晶軸が揃っている結晶であり、それを構成している原子又は分子が空間的に規則正しい配列になっているものをいう。もっとも、単結晶は規則正しく配列することによって構成されるものであるが、一部にこの配列の乱れがある格子欠陥を含むもの、意図的又は意図しない格子歪みを有するものも含まれる。

本明細書において、脆化領域とは、単結晶半導体基板へイオンビームを照射し、イオンにより結晶欠陥を有するように脆弱化された領域であり、この脆化領域を、熱処理によって亀裂を生じさせるなどにより分割することで、単結晶半導体基板より単結晶半導体層を分離することができる。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置、半導体回路及び電子機器は全て半導体装置である。

また、本明細書において表示装置とは、液晶表示装置や発光表示装置を含む。液晶表示装置は液晶素子を含み、発光表示装置は、発光素子を含む。発光素子は、電流又は電圧によって輝度が抑制される素子をその範疇に含んでおり、具体的には無機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｃｅｎｃｅ）、有機ＥＬ等が含まれる。

単結晶半導体基板の脆化領域において、単結晶半導体基板を劈開して、支持基板に接着された単結晶半導体層に第１のエッチング処理及び第２のエッチング処理を行うことにより、単結晶半導体層表面の欠陥やダメージを除去し、単結晶半導体層の表面粗さを低減した後に、レーザ光を照射しているため、レーザ光の照射による単結晶半導体層の溶融時に、欠陥やダメージを単結晶半導体層中に取り込むことを防ぐことができる。よって、結晶欠陥が低減され、かつ平坦性の高い単結晶半導体層とすることができる。

また、ガラス基板等耐熱温度が低い基板を用いた場合にも、実用に耐える単結晶半導体層を備えたＳＯＩ基板を作製することができる。さらに、そのようなＳＯＩ基板に設けられた単結晶半導体層を用いて、高性能及び高信頼性な様々な半導体素子、記憶素子、集積回路などを含む半導体装置を歩留まり良く作製することができる。

実施の形態１に係るＳＯＩ基板の製造方法を説明する図。実施の形態１に係るＳＯＩ基板の製造方法を説明する図。実施の形態１に係るＳＯＩ基板の製造方法を説明する図。実施の形態２に係るＳＯＩ基板の構成を説明する図。実施の形態２に係るＳＯＩ基板の構成を説明する図。実施の形態２に係るＳＯＩ基板の構成を説明する図。実施の形態３に係る半導体装置の作製方法を説明する図。実施の形態３に係る半導体装置の作製方法を説明する図。ＳＯＩ基板により得られるマイクロプロセッサの構成を示すブロック図。ＳＯＩ基板により得られるＲＦＣＰＵの構成を示すブロック図。（Ａ）液晶表示装置の画素の平面図。（Ｂ）Ｊ−Ｋ切断線による図１１（Ａ）の断面図。（Ａ）エレクトロルミネセンス表示装置の画素の平面図。（Ｂ）Ｊ−Ｋ切断線による図１２（Ａ）の断面図。本発明の一態様が適用される電子機器を示す図。本発明の一態様が適用される携帯電話を示す図。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、単結晶半導体基板を劈開して、単結晶半導体層が接着された支持基板と単結晶半導体基板とに分離し、支持基板に接着された単結晶半導体層の表面に対して第１のエッチング処理及び第２のエッチング処理が行われた単結晶半導体層の表面にレーザ光を照射するＳＯＩ基板の製造方法について、図面を参照して説明する。また、本実施の形態では、ガラス基板等耐熱温度が低い基板に単結晶半導体層を設けることを目的の一とするＳＯＩ基板の製造方法についても合わせて説明する。

まず、単結晶半導体基板１０１を準備する（図１（Ａ−１）参照）。単結晶半導体基板１０１は、所望の大きさ、形状に加工されている。単結晶半導体基板１０１は、例えば、単結晶シリコン基板、ゲルマニウム基板、ガリウムヒ素やインジウムリン等の化合物半導体基板等が挙げられる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズの円形のものが代表的である。また、直径１８インチ（４５０ｍｍ）サイズの円形のものも用いることができる。なお、形状は円形に限られず矩形状に加工したシリコン基板を用いることも可能である。以下の説明では、単結晶半導体基板１０１として、単結晶シリコン基板を用いる場合について説明する。

単結晶半導体基板１０１の一方の面上に絶縁膜１０２を形成する（図１（Ａ−２）参照）。絶縁膜１０２は、単層構造又は２層以上の積層構造とすることができる。絶縁膜１０２の膜厚は、５ｎｍ以上４００ｎｍ以下とすることができる。絶縁膜１０２を構成する膜には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などのシリコン又はゲルマニウムを組成に含む膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁層、窒化アルミニウムなどの金属の窒化物でなる絶縁層、酸化窒化アルミニウム膜などの金属の酸化窒化物でなる絶縁層、窒化酸化アルミニウム膜などの窒化酸化物でなる絶縁層を用いることもできる。

絶縁膜１０２を構成する絶縁膜は、化学気相法（ＣＶＤ；ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）、スパッタリング法、原子エピタキシ（ＡＬＥ）法、単結晶半導体基板１０１を酸化する、又は窒化するなどの方法により形成することができる。ＣＶＤ法は、減圧ＣＶＤ法、熱ＣＶＤ法、プラズマ励起ＣＶＤ法（以下、ＰＥＣＶＤ法という）などがある。ＰＥＣＶＤ法は、３５０℃以下の低温処理であり、また他のＣＶＤ法よりも成膜速度が大きいので好ましい。

支持基板１１１にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板（代表的には、ガラス基板）を用いた場合、支持基板１１１が加熱されると、このような不純物が支持基板１１１から単結晶半導体層１１２に拡散するおそれがある。従って、このような不純物が単結晶半導体層１１２に侵入することを防止するためのバリア層となる絶縁膜を少なくとも１層含むことが好ましい。バリア層は、１層でも２層以上でもよい。バリア層を形成することで、このような不純物などの半導体装置の信頼性を低下させる不純物が単結晶半導体層１１２に移動することを防止することができる。バリア層として機能する膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などがある。このような膜を絶縁膜１０２に含ませることで、絶縁膜１０２をバリア層として機能させることができる。

例えば、絶縁膜１０２を単層構造とする場合は、バリア層として機能する膜で絶縁膜１０２を形成することが好ましい。この場合、厚さ５ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜で、単層構造の絶縁膜１０２を形成することができる。

絶縁膜１０２を、バリア層を１層含む２層構造の膜とする場合は、上層の絶縁膜をナトリウムなどの不純物をブロッキングするためのバリア層で構成する。上層の絶縁膜は、膜厚５ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化アルミニウム膜で形成することができる。バリア層として機能するこれらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。よって、単結晶半導体基板１０１と接する下層の絶縁膜には、上層の絶縁膜の絶縁膜の応力を緩和する効果のある膜を選択することが好ましい。このような絶縁膜には、酸化シリコン膜及び酸化窒化シリコン膜、及び単結晶半導体基板１０１を熱酸化して形成した熱酸化膜などがある。下層の絶縁膜の膜厚は、５ｎｍ以上２００ｎｍ以下とすることができる。

本実施の形態において、絶縁膜１０２は絶縁膜１０２ａと絶縁膜１０２ｂでなる２層構造とする。絶縁膜１０２をバリア層として機能させる絶縁膜１０２ａと絶縁膜１０２ｂの組み合わせは、例えば、酸化シリコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜、酸化窒化シリコン膜と窒化酸化シリコン膜などがある。

例えば、下層の絶縁膜１０２ａは、プロセスガスにＳｉＨ_４及びＮ_２Ｏを用いてＰＥＣＶＤ法で形成した酸化窒化シリコン膜で形成することができる。また、絶縁膜１０２ａとして、プロセスガスに有機シランガスと酸素を用いて、ＰＥＣＶＤ法で酸化シリコン膜を形成することもできる。また、単結晶半導体基板１０１を酸化することで形成された酸化膜を絶縁膜１０２ａとすることもできる。

有機シランとは、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、またはトリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）などの化合物である。

上層の絶縁膜１０２ｂは、プロセスガスにＳｉＨ_４、Ｎ_２Ｏ、ＮＨ_３及びＨ_２を用いてＰＥＣＶＤ法で形成した窒化酸化シリコン膜で形成することができる。又は、プロセスガスにＳｉＨ_４、Ｎ_２、ＮＨ_３、及びＨ_２を用いてＰＥＣＶＤ法で形成した窒化シリコン膜で形成することができる。

例えば、ＰＥＣＶＤ法で、酸化窒化シリコン膜でなる絶縁膜１０２ａ、窒化酸化シリコン膜でなる絶縁膜１０２ｂを形成する場合、単結晶半導体基板１０１をＰＥＣＶＤ装置のチャンバーに搬入し、絶縁膜１０２ａの形成用のプロセスガスとしてＳｉＨ_４及びＮ_２Ｏをチャンバーに供給し、このプロセスガスのプラズマを生成し、酸化窒化シリコン膜を単結晶半導体基板１０１上に形成する。次に、チャンバーに供給するプロセスガスを絶縁膜１０２ｂ形成用のプロセスガスに変更する。ここでは、ＳｉＨ_４、Ｎ_２Ｏ、ＮＨ_３及びＨ_２を用いる。これらの混合ガスのプラズマを生成して、酸化窒化シリコン膜及び窒化酸化シリコン膜を連続して形成する。また、複数のチャンバーを有するＰＥＣＶＤ装置を用いる場合は、酸化窒化シリコン膜と窒化酸化シリコン膜と異なるチャンバーで形成することもできる。もちろん、チャンバーに供給するプロセスガスを変更することで、下層の絶縁膜１０２ａに酸化シリコン膜を形成することもできるし、上層の絶縁膜１０２ｂに窒化シリコン膜を形成することもできる。

上記のように絶縁膜１０２ａ及び絶縁膜１０２ｂを形成することで、スループット良く単結晶半導体基板１０１に絶縁膜１０２を形成することができる。また、大気に触れさせることなく絶縁膜１０２ａ、絶縁膜１０２ｂを形成できるので、絶縁膜１０２ａと絶縁膜１０２ｂの界面が大気によって汚染されることを防止することができる。

また、絶縁膜１０２ａとして、単結晶半導体基板１０１を酸化処理して酸化膜を形成することができる。この酸化膜を形成するための熱酸化処理は、ドライ酸化で行うこともできるが、酸化雰囲気中にハロゲン元素を含むガスを添加することが好ましい。ハロゲン元素を含んだ酸化膜を絶縁膜１０２ａとして形成することとができる。ハロゲン元素を含むガスとして、ＨＣｌ、ＨＦ、ＮＦ_３、ＨＢｒ、Ｃｌ、ＣｌＦ、ＢＣｌ_３、Ｆ、Ｂｒ_２、ＤＣＥ（ｄｉｃｈｏｌｏｅｈｙｌｅｎｅ）、などから選ばれた一種類又は複数種類のガスを用いることができる。また、ジクロロエチレンとして、トランス１，２ジクロロエチレンを用いる場合は、トランス１，２ジクロロエチレンは熱分解する温度が低いため、熱酸化処理の温度を低温で行いたい場合に有効となる。なお、トランス−１，２−ジクロロエチレンにかえて、シス−１，２−ジクロロエチレン、１，１−ジクロロエチレンや、これらの中から二種類以上のガスの混合ガスを用いてもよい。

例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。９５０℃以上１１００℃以下の加熱温度で熱酸化を行うとよい。処理時間は、０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚は、１０ｎｍ〜１０００ｎｍ（好ましくは、５０ｎｍ〜２００ｎｍ）、例えば、１００ｎｍの膜厚とすることができる。

このような温度範囲で酸化処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリング効果としては、特に、金属などの不純物を除去する効果がある。すなわち、ハロゲン元素の作用により金属などの不純物が揮発性の塩化物となって気相中へ離脱して、単結晶半導体基板１０１から除去される。また、酸化雰囲気中に含まれるハロゲン元素により、単結晶半導体基板１０１の表面の未結合手が終端されるため、酸化膜と単結晶半導体基板１０１との界面の局在準位密度が低減できる。

このハロゲン元素を含む雰囲気での熱酸化処理により、酸化膜にハロゲン元素を含ませることができる。ハロゲン元素を１×１０^１６／ｃｍ^３〜５×１０^２１／ｃｍ^３の濃度で含ませることにより、単結晶半導体基板１０１において、金属などの不純物を捕獲して単結晶半導体層１１２の汚染を防止するブロッキング膜として機能させることができる。

また、絶縁膜１０２ａにハロゲン元素を含ませるためには、フッ化物ガス又はフッ素ガスを含むＰＥＣＶＤ装置のチャンバーで、絶縁膜１０２ａを形成することでも実現できる。このようなチャンバーに絶縁膜１０２ａ形成用のプロセスガスを供給し、このプロセスガスを励起してプラズマを生成し、当該プラズマに含まれる活性種の化学反応により、単結晶半導体基板１０１上に絶縁膜１０２ａを形成する。

なお、本明細書において、酸化窒化物とは、その組成として、窒素原子よりも酸素原子の数が多い物質とし、また、窒化酸化物とは、その組成として、酸素原子より窒素原子の数が多い物質とする。なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：ＲｕｔｈｅｒｆｏｒｄＢａｃｋｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：ＨｙｄｒｏｇｅｎＦｏｒｗａｒｄＳｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。

次に、絶縁膜１０２を介して、イオンビーム１０３を単結晶半導体基板１０１に照射することで単結晶半導体基板１０１にイオンを導入し、単結晶半導体基板１０１の一方の面から所定の深さの領域に脆化領域１０４を形成する（図１（Ａ−３）参照）。

脆化領域１０４が形成される領域の深さは、イオンビーム１０３の加速電圧とイオンビーム１０３の入射角によって調節することができる。イオンの平均侵入深さとほぼ同じ深さの領域に脆化領域１０４が形成される。イオンを導入する深さで、単結晶半導体基板１０１から分離される単結晶半導体層の厚さが決定される。この単結晶半導体層の厚さが２０ｎｍ乃至５００ｎｍ、好ましくは２０ｎｍ乃至２００ｎｍとなるように、脆化領域１０４が形成される深さを調節する。

イオンを単結晶半導体基板１０１に添加するには、イオンドーピング装置を用いることができる。イオンドーピング装置は、ソースガスを励起してプラズマを生成し、プラズマ中からイオンを引き出し、質量分離せずにイオンを被処理物に導入する。イオンドーピング装置を用いることにより、単結晶半導体基板１０１に対して均一にイオンを導入することができる。なお、質量分離装置を備えているイオンドーピング装置では、質量分離を伴うイオン注入を行うことができる。

イオンの導入の際に用いるガスとしては、水素ガス、希ガス等があるが、本実施の形態では水素ガスを用いることが好ましい。イオンドーピング法で水素ガスを用いた場合、生成するイオンは、Ｈ^＋、Ｈ_２ ^＋、及びＨ_３ ^＋であるが、Ｈ_３ ^＋がもっとも多く導入されることが好ましい。Ｈ_３ ^＋は、Ｈ^＋、Ｈ_２ ^＋よりもイオンの導入効率がよく、導入時間の短縮を図ることができる。また、後の工程において脆化領域１０４に亀裂が生じやすくなる。

次に、脆化領域１０４を形成した後、絶縁膜１０２上に絶縁膜１０５を形成する（図１（Ａ−４）参照）。絶縁膜１０５は、単結晶半導体基板１０１が支持基板１１１と接合させる層（接合層）として機能する。絶縁膜１０５の平均面粗さＲａが０．７ｎｍ以下、より好ましくは、０．４ｎｍ以下が好ましい。絶縁膜１０５の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは１０ｎｍ以上１００ｎｍ以下であり、より好ましくは２０ｎｍ以上５０ｎｍ以下である。絶縁膜１０５は、単層構造としても２層以上の積層構造としてもよいが、支持基板１１１と接合する面（接合面）が平滑面を有し親水性表面となる絶縁膜を用いることが好ましい。

絶縁膜１０５を形成する工程では、単結晶半導体基板１０１の加熱温度は、脆化領域１０４に導入した元素又は分子が析出しない温度とし、その加熱温度は３５０℃以下が好ましい。言い換えると、この加熱温度は脆化領域１０４からガスが抜けない温度である。絶縁膜１０５には、化学的気相反応により形成される絶縁膜が好ましい。例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜などを、絶縁膜１０５として形成することができる。絶縁膜１０５として、プラズマ励起ＣＶＤ（ＰＥＣＶＤ）法で酸化シリコン膜を形成する場合には、ソースガスに有機シランガスおよび酸素（Ｏ_２）ガスを用いることが好ましい。ソースガスに有機シランを用いることで、プロセス温度が３５０℃以下で、平滑な表面を有する酸化シリコン膜を形成することができる。また、熱ＣＶＤ法で、加熱温度が５００℃以下２００℃以上で形成されるＬＴＯ（低温酸化物、ｌｏｗｔｅｍｐｅｒａｔｕｒｅｏｘｉｄｅ）で形成することができる。ＬＴＯの形成には、シリコンソースガスにモノシラン（ＳｉＨ_４）またはジシラン（Ｓｉ_２Ｈ_６）などを用い、酸素ソースガスに一酸化二窒素（Ｎ_２Ｏ）などを用いることができる。

例えば、ソースガスにＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌ−ｏｒｔｈｏｓｉｌｉｃａｔｅ）とＯ_２を用いて、酸化シリコン膜でなる絶縁膜１０５を形成するための条件例としては、処理室に、流量１５ｓｃｃｍでＴＥＯＳを導入し、流量７５０ｓｃｃｍでＯ_２を導入する。成膜圧力は１００Ｐａ、成膜温度３００℃、ＲＦ出力３００Ｗ、電源周波数１３．５６ＭＨｚが挙げられる。

また、図１（Ａ−３）の工程と、図１（Ａ−４）の工程の順序を逆にすることもできる。すなわち、単結晶半導体基板１０１に、絶縁膜１０２及び絶縁膜１０５を形成したのち、脆化領域１０４を形成することもできる。絶縁膜１０２と絶縁膜１０５を同じ成膜装置で形成する場合、絶縁膜１０２と絶縁膜１０５を連続して形成することが好ましい。

また、図１（Ａ−３）の工程を行った後、図１（Ａ−２）と図１（Ａ−４）の工程を行うこともできる。すなわち、単結晶半導体基板１０１にイオンビーム１０３を照射して脆化領域１０４を形成した後、絶縁膜１０２及び絶縁膜１０５を形成することもできる。絶縁膜１０２と絶縁膜１０５を同じ成膜装置で形成できる場合は、絶縁膜１０２と絶縁膜１０５を連続して形成することが好ましい。また、脆化領域１０４を形成する前に、単結晶半導体基板１０１の表面を、イオンビーム１０３の照射から保護するために、単結晶半導体基板１０１を酸化処理して、表面に酸化膜を形成し、酸化膜を介してイオンを単結晶半導体基板１０１に照射することもできる。脆化領域１０４を形成した後、この酸化膜を除去する。また、酸化膜を残した状態で、絶縁膜１０２を形成することもできる。

次に、支持基板１１１を準備する（図１（Ｂ）参照）。支持基板１１１は、絶縁体でなる基板を用いる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板等が挙げられる。本実施の形態では、ガラス基板を用いる場合について説明する。支持基板１１１として大面積化が可能で安価なガラス基板を用いることにより、シリコンウエハを用いる場合と比較して低コスト化を図ることができる。なお、支持基板１１１を用いるに際し、支持基板１１１の表面をあらかじめ洗浄することが好ましい。具体的には、支持基板１１１を塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて超音波洗浄を行う。例えば、支持基板１１１の表面に塩酸過水を用いて超音波洗浄を行うことが好ましい。このような洗浄処理を行うことによって、支持基板１１１表面の平坦化や残存する研磨粒子を除去することができる。

次に、絶縁膜１０２、脆化領域１０４及び絶縁膜１０５が形成された単結晶半導体基板１０１と支持基板１１１を洗浄する。この洗浄工程は、純水中での超音波洗浄で行うことができる。超音波洗浄はメガヘルツ超音波洗浄（メガソニック洗浄）が好ましい。超音波洗浄の後、単結晶半導体基板１０１及び支持基板１１１の一方又は双方をオゾン添加水で洗浄することが好ましい。オゾン添加水で洗浄することによって、有機物の除去と、絶縁膜１０５表面及び支持基板１１１の親水性を向上させる表面活性化処理を行うことができる。また、オゾン添加水の他、酸素添加水、水素添加水、又は純水等で洗浄処理をしてもよい。このような洗浄処理をすることで、接合面を親水性にすることができ、接合面のＯＨ基を増大させることができる。ＯＨ基の増大により水素結合による接合をより強固にすることができる。

また、絶縁膜１０５の表面及び支持基板１１１の活性化処理には、オゾン添加水による洗浄の他、原子ビーム若しくはイオンビームの照射処理、プラズマ処理、若しくは、ラジカル処理で行うことができる。原子ビーム若しくはイオンビームを利用する場合は、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。このような表面処理により、４００℃以下の温度であっても異種材料間を接合することが容易となる。

次に、単結晶半導体基板１０１の表面と支持基板１１１の表面とを対向させ、絶縁膜１０５の表面と支持基板１１１とを密着させる（図１（Ｃ）参照）。絶縁膜１０５と支持基板１１１とを密着させることにより、ファン・デル・ワールス力で基板同士が引き合う。次に、単結晶半導体基板１０１の一端の一箇所に３００〜１５０００Ｎ／ｃｍ^２程度の圧力を加える。この圧力は、１０００〜５０００Ｎ／ｃｍ^２が好ましい。圧力をかけた部分から絶縁膜１０５と支持基板の表面にできたＳｉ−ＯＨ同士が水素結合で接着し始め、接着部分が絶縁膜１０５のほぼ全面に及ぶ。その結果、支持基板１１１に単結晶半導体基板１０１が接着される。この接着工程は、加熱処理を伴わず、常温で行うことができるため、支持基板１１１に、ガラス基板のように耐熱温度が７００℃以下の低耐熱性の基板を用いることが可能である。

支持基板１１１に単結晶半導体基板１０１を接着させた後、支持基板１１１と絶縁膜１０５との接着界面での結合力を増加させるための加熱処理を行うことが好ましい。この処理温度は、脆化領域１０４に亀裂を生じさせない温度とし、２００℃以上４５０℃以下の温度範囲で処理することができる。このような温度範囲で熱処理を行うことにより、脱水縮合反応が起こり、水分子が離脱して酸素原子を介した結合（Ｓｉ−Ｏ−Ｓｉ）となる。したがって、支持基板１１１と絶縁膜１０５との接合界面での結合力を強固にすることができる。

次に、加熱処理を行い脆化領域１０４に沿って分割（劈開）することにより、単結晶半導体層が接着された支持基板と前記単結晶半導体基板とに分離する。図１（Ｃ）は、単結晶半導体基板１０１から、単結晶半導体層１１２を分離する工程を説明する図である。

加熱処理を行うことで、温度上昇によって脆化領域１０４に形成されている微小な空孔には、イオンドーピングで添加した元素が析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域１０４の微小な空孔に体積変化が起こって脆化領域１０４に亀裂が生じ、脆化領域１０４に単結晶半導体基板１０１を分離するための劈開面が生じる。絶縁膜１０５は、支持基板１１１に接合しているので、支持基板１１１には単結晶半導体基板１０１から分離された単結晶半導体層１１２が固定される。単結晶半導体層１１２を単結晶半導体基板１０１から分離するための加熱処理の温度は、支持基板１１１の歪み点を超えない温度とする。

この加熱処理には、ＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置は、加熱された気体を用いるガス加熱式のＲＴＡ（ＧＲＴＡ；ＧａｓＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置、ランプ加熱式のＲＴＡ（ＬＲＴＡ；ＬａｍｐＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置を用いることができる。この加熱処理で、単結晶半導体層１１２が貼り付けられた支持基板１１１の温度が５５０℃以上６５０℃以下の範囲に上昇させることが好ましい。

このように、熱処理を行い脆化領域１０４に沿って分割（劈開）することにより、支持基板１１１上に、絶縁膜１０２及び絶縁膜１０５を介して単結晶半導体層１１２を設けることができる（図１（Ｄ）参照）。また、単結晶半導体層１１２を分離した単結晶半導体基板１０６を再利用することで、作製に係るコストを削減することが可能である。図１（Ｃ）に示す熱処理工程は、加熱温度が７００℃以下と比較的低温であるため、単結晶半導体基板１０６への熱によるダメージを抑制することができ、単結晶半導体基板１０１を再利用する場合に有効である。

以上の工程により、支持基板１１１上に絶縁膜１０２、絶縁膜１０５を介して単結晶半導体層１１２が設けられた半導体基板を作製することができる。

図２（Ａ）に示す単結晶半導体層１１２は、脆化領域１０４の形成のためのイオン導入工程や分離工程により、内部には結晶欠陥が残存し、表面には脆化領域やダメージが残存するなど内部及び表面の結晶性が劣化した状態となっている。また、単結晶半導体層１１２として剥離する際の分離がスムーズに行われないと、単結晶半導体層１１２の表面が荒れたり、単結晶半導体層１１２の膜厚がばらついたり、単結晶半導体層１１２に微細なクラックが生じたりといった問題が生じる。このような平坦性の損なわれた単結晶半導体層１１２の表面に、薄く、且つ、高い絶縁耐圧のゲート絶縁層を形成することは困難である。また、単結晶半導体層１１２に結晶欠陥が存在する場合には、ゲート絶縁層との界面における局在準位密度が高くなるなど、トランジスタの性能及び信頼性に悪影響を与えてしまう。そこで、単結晶半導体層１１２の平坦性及び結晶性を向上させるため平坦化処理を行う。単結晶半導体層１１２の平坦化処理は、エッチング処理及びレーザ光の照射を組み合わせて行うことができる。平坦化処理を行うことにより、単結晶半導体層１１２内部及び表面の結晶欠陥を低減し、結晶性を回復させ、単結晶半導体層の表面を平坦化させることができる。なお、図２（Ａ）において、単結晶半導体層１１２の表面の凹凸形状は、表面が粗く、平坦性が悪いことを特徴的に示しているだけであり、実際の形状はこれに限定されない。

また、図２（Ａ）に示すように、単結晶半導体基板１０１から分離された単結晶半導体層１１２の表面には、自然酸化膜１１３が形成されている。自然酸化膜１１３の表面にはゴミなどの汚染物が付着している。そこで、レーザ光１０７を照射する前に、単結晶半導体層１１２の表面に形成された自然酸化膜１１３及び単結晶半導体層１１２表面に残存する結晶欠陥を除去することが好ましい。エッチング処理により自然酸化膜１１３及び結晶欠陥を除去した後に、レーザ光の照射を行うことで単結晶半導体層１１２の平坦化の効果、及び結晶性の回復の効果を高めることができる。自然酸化膜１１３及び単結晶半導体層１１２表面の結晶欠陥の除去は、ドライエッチングで行うことが好ましい。自然酸化膜１１３及び単結晶半導体層１１２表面の結晶欠陥の除去をウェットエッチングで行った場合、単結晶半導体層１１２に微細なクラックが生じていると、薬液が微細なクラックから支持基板１１１に侵入して、支持基板１１１を浸食するおそれがあるからである。

自然酸化膜１１３及び単結晶半導体層１１２のエッチング処理方法は、ドライエッチングを行えるものであれば特に限定されない。例えば、反応性イオンエッチング（ＲＩＥ：ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）法、ＩＣＰ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ）エッチング法、ＥＣＲ（ＥｌｅｃｔｒｏｎＣｙｃｌｏｔｒｏｎＲｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等を用いることができる。エッチングガスは、例えば、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４等の塩素系のガス、ＣＨＦ_３、ＣＦ_４、Ｃ_４Ｆ_８、Ｃ_２Ｆ_６、ＮＦ_３、弗化硫黄等のフッ素系のガス、ＨＢｒ等の臭素系のガスを用いることによりエッチングすることが可能である。その他、ＨｅやＡｒやＸｅなどの不活性ガス、又はＯ_２ガス、Ｈ_２ガスを用いることができる。自然酸化膜１１３及び単結晶半導体層１１２の表面を除去するためのエッチング処理を第１のエッチング処理と記す。第１のエッチング処理は、複数回に分けて行うことが可能である。例えば、自然酸化膜１１３を除去した後に、単結晶半導体層１１２の表面を除去することで行う。具体的には、Ａｒ等の不活性ガスにより自然酸化膜を除去した後に、塩素などの塩素系ガスを用いて単結晶半導体層１１２の表面に残存する脆化領域やダメージを除去することで行うことができる。単結晶半導体層１１２に存在する欠陥の大きさや深さは、イオンを添加するエネルギーの大きさやドーズ量に起因するため、第１のエッチング処理によって単結晶半導体層１１２の表面を除去する膜厚は、エッチング処理前の単結晶半導体層１１２の膜厚とその表面粗さの程度によって適宜設定すればよい。

このようにして、第１のエッチング処理を行うことにより、自然酸化膜１１３を除去することができ、単結晶半導体層１１２の表面を清浄化することができる（図２（Ｂ）参照）。また、第１のエッチング処理により単結晶半導体層１１２の表面の結晶欠陥を除去することにより、単結晶半導体層１１２の表面粗さを低減することができる。

また、単結晶半導体層１１２の内部には、脆化領域１０４形成のためのイオン導入工程によって結晶欠陥が形成されている。また、単結晶半導体基板１０１から単結晶半導体層１１２を剥離する際の劈開がスムーズに行われず、単結晶半導体層１１２に微細なクラックが生じている場合がある。そこで、単結晶半導体層１１２内部の結晶欠陥を低減、結晶性回復、及び単結晶半導体層１１２の平坦化のために、単結晶半導体層１１２にレーザ光１０７を照射する。

また、図２（Ｃ）に示すように、第１のエッチング処理がなされた単結晶半導体層１１２の表面には新たに自然酸化膜１１４が形成されている場合がある。そこで、レーザ光１０７を単結晶半導体層１１２に照射する前に、単結晶半導体層１１２の表面に形成されている自然酸化膜１１４を除去する必要がある。単結晶半導体層１１２表面に自然酸化膜１１４が残存した状態で、レーザ光１０７を照射しても、単結晶半導体層１１２内部の結晶欠陥を低減、結晶性回復、及び単結晶半導体層１１２の平坦化の効果が十分に得られないからである。また、自然酸化膜１１４が残存した状態で、レーザ光１０７を照射することによって、単結晶半導体層１１２の表面が荒れてしまう場合や、表面に大きな凹凸が生じてしまう場合がある。

自然酸化膜１１４の除去は、エッチング処理を用いて行うことができる。自然酸化膜１１４を除去するためのエッチング処理は、ドライエッチングで行うことが好ましい。自然酸化膜１１３除去をウェットエッチングで行った場合、単結晶半導体層１１２に微細なクラックが生じていると、薬液が微細なクラックから支持基板１１１に侵入して、支持基板１１１を浸食し、空洞を形成するおそれがある。また、支持基板１１１に対してレーザ光を照射すると、浸食された支持基板１１１の空洞内の空気が加熱され、単結晶半導体層が異常加熱されて膜が飛んでしまうおそれがある。

レーザ光１０７の照射前のエッチング処理は、ドライエッチングを行えるものであれば特に限定されない。例えば、反応性イオンエッチング（ＲＩＥ：ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）法、ＩＣＰ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ）エッチング法、ＥＣＲ（ＥｌｅｃｔｒｏｎＣｙｃｌｏｔｒｏｎＲｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等を用いることができる。エッチングガスは、例えば、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４などの塩素系ガス、ＣＨＦ_３、ＣＦ_４、Ｃ_４Ｆ_８、Ｃ_２Ｆ_６、ＮＦ_３、弗化硫黄等のフッ素系のガス、ＨＢｒ等の臭素系のガスを用いることによりエッチングすることが可能である。その他、Ｈｅ、Ａｒ、Ｘｅなどの不活性ガス、又はＯ_２、Ｈ_２を用いることができる。これらのエッチングガスは、一種類又は複数種類を組み合わせて用いることができる。本実施の形態では、例えば、ＩＣＰエッチング法を用いる場合、エッチングガスであるアルゴンの流量１００ｓｃｃｍ、コイル型の電極に投入する電力５００Ｗ、下部電極（バイアス側）に投入する電力１００Ｗ、反応圧力１．３５Ｐａとすれば良い。レーザ光１０７を単結晶半導体層１１２に照射する前に行うエッチング処理を第２のエッチング処理と記す。

自然酸化膜１１４を除去した後に、単結晶半導体層１１２の表面にレーザ光１０７を照射する（図２（Ｄ）参照）。単結晶半導体層１１２にレーザ光を照射することにより、単結晶半導体層１１２を溶融させることができる。単結晶半導体層１１２は、レーザ光１０７によって溶融された部分が冷却し、固化するため、平坦性が向上される。また、レーザ光１０７の照射により平坦性の向上とともに、単結晶半導体層１１２の結晶欠陥が減少し、単結晶半導体層１１２の結晶性を向上させることができる。レーザ光１０７を用いることにより、支持基板１１１が直接加熱されないため、支持基板１１１の温度上昇を抑制することができる。

なお、レーザ光１０７の照射による単結晶半導体層１１２の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高いためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、単結晶半導体層１１２中の結晶欠陥を減少させることができる。ここで、完全溶融とは、単結晶半導体層１１２が下部界面付近まで溶融されて、液体状態になることをいう。他方、部分溶融とは、この場合、単結晶半導体層１１２の上部は溶融して液層となるが、下部は溶融せずに固相のままであることをいう。

レーザ光１０７を発振するレーザは、連続発振レーザ、疑似連続発振レーザ及びパルス発振レーザのいずれでもよいが、パルス発振レーザを用いることが好ましい。これは瞬間的に高エネルギーのパルスレーザ光を発振することができ、溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。

レーザ発振器としては、例えば、ＫｒＦレーザなどのエキシマレーザ、Ａｒレーザ、Ｋｒレーザ等の気体レーザがある。その他、固体レーザとして、ＹＡＧレーザ、ＹＶＯ_４レーザ、ＹＬＦレーザ、ＹＡｌＯ_３レーザ、ＧｄＶＯ_４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、Ｙ_２Ｏ_３レーザ等がある。なお、エキシマレーザはパルス発振レーザであるが、ＹＡＧレーザなどの固体レーザには、連続発振レーザにも、疑似連続発振レーザにも、パルス発振レーザにもなるものがある。

レーザ光の波長は、単結晶半導体層１１２に吸収される波長であり、レーザ光の表皮深さ（ｓｋｉｎｄｅｐｔｈ）等を考慮して決定することができる。例えば、波長は２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。また、レーザ光のエネルギーにも、レーザ光の波長、レーザ光の表皮深さ、単結晶半導体層１１２の膜厚等を考慮して決定することができる。レーザ光のエネルギーは、例えば、３００ｍＪ／ｃｍ^２以上１Ｊ／ｃｍ^２以下の範囲とすることができる。またレーザ光の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。窒素などの不活性雰囲気のほうが、大気雰囲気よりも単結晶半導体層１１２の平坦性を向上させる効果が高く、またクラックの発生を抑える効果が高い。

なお、レーザ光を照射する際に、支持基板１１１に固定された単結晶半導体層１１２を加熱し、単結晶半導体層１１２の温度を上昇させてもよい。加熱温度は４００℃以上６７０℃以下が好ましく、４５０℃以上６５０℃以下がより好ましい。

本実施の形態においてレーザ光１０７の照射工程は、次のように行うことができる。レーザ光１０７のレーザ発振器として、ＸｅＣｌエキシマレーザ（波長：３０８ｎｍ、パルス幅：２５ｎ秒、繰り返し周波数３０Ｈｚ）を用いる。光学系により、レーザ光１０７の断面を１５０ｍｍ×０．３４ｍｍの線状に整形する。レーザ光１０７の走査速度を１．０ｍｍ／秒とし、スキャンピッチを３３μｍ、ビームショット数を約１０ショットで、レーザ光１０７を単結晶半導体層１１２に照射する。照射面に窒素ガスを吹き付けながら、レーザ光１０７を走査する。支持基板１１１が７３０ｍｍ×９２０ｍｍの場合は、レーザ光１０７のビーム長が１５０ｍｍであるので、レーザ光１０７の照射領域を６分割することで、支持基板１１１が接着された単結晶半導体層１１２にレーザ光１０７を照射することができる。

このようにして、レーザ光１０７を照射することにより、支持基板１１１表面を短時間で加熱し、短時間で冷却できるので、支持基板１１１の温度上昇が抑えられ、ガラス基板のような耐熱性の低い基板を支持基板１１１に用いることが可能となる。よって、支持基板１１１にガラス基板のような耐熱性の低い基板を用いたとしても、イオン添加工程による単結晶半導体層中のダメージを十分回復させることができる。

支持基板１１１に接着された単結晶半導体層１１２に第１のエッチング処理を行うことにより、単結晶半導体層１１２表面の自然酸化膜１１３及び結晶欠陥を除去し、単結晶半導体層１１２の表面粗さを低減することができる。また、第１のエッチング処理を行った後に、レーザ光を照射することで、単結晶半導体層１１２の溶融時に単結晶半導体層中に欠陥を取り込むことを防止することができる。また、レーザ光を照射する前に、第２のエッチング処理を行うことにより、レーザ光の照射の効果を高めることができる。したがって、単結晶半導体層１１２に第１のエッチング処理及び第２のエッチング処理を行った後に、レーザ光１０７を照射することにより、単結晶半導体層１１２内部及び表面の結晶欠陥を低減し、結晶性を回復させ、単結晶半導体層１１２の表面を平坦化させることができる。

次に、後に形成される半導体素子にとって最適となる膜厚まで単結晶半導体層１１２を薄膜化するための薄膜化処理を行う（図３（Ａ））。単結晶半導体層１１２を薄膜化するためには、第１のエッチング処理と同様にして行うことができる。例えば、単結晶半導体層１１２がシリコンの場合、ＳＦ_６とＯ_２をプロセスガスに用いたドライエッチングで、単結晶半導体層１１２を薄膜化することができる。

薄膜化処理を行った後、単結晶半導体層１１２に５００℃以上７００℃以下の加熱処理を行うことが好ましい。この加熱処理によって、レーザ光１０７の照射で回復されなかった、単結晶半導体層１１２の欠陥の消滅、単結晶半導体層１１２の歪みの緩和をすることができる。この加熱処理には、ＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置は、加熱された気体を用いるガス加熱式のＲＴＡ装置、ランプ加熱式のＲＴＡ装置を用いることができる。例えば、抵抗加熱炉を用いた場合は、５５０℃で４時間加熱するとよい。

以上の工程により、図３（Ｂ）に示すＳＯＩ基板を作製することができる。

以上の工程により、支持基板１１１上に絶縁膜１０２及び絶縁膜１０５を介して単結晶半導体層１１２が設けられたＳＯＩ基板を作製することができる。本実施の形態で示した作製方法を用いることによって、結晶欠陥が低減され、かつ平坦性の良好な単結晶半導体層１１２を有するＳＯＩ基板を提供することができる。このＳＯＩ基板を用いることで、特性の優れた半導体素子を形成することができる。

（実施の形態２）
本実施の形態では、実施の形態１で示したＳＯＩ基板の構成とは異なるＳＯＩ基板の構成を示す。なお、本実施の形態において、上記実施の形態１と同様の部分には同じ符号を付し、詳細な説明を省略する。

図４に、支持基板１１１上に絶縁膜１０２ｂ及び絶縁膜１０２ａを介して単結晶半導体層１１２を設けた構成を示す。まず、単結晶半導体基板１０１上に、絶縁膜１０２ａを形成する。次に、イオンビームを照射することにより、単結晶半導体基板１０１に脆化領域１０４を形成する。次に、絶縁膜１０２ａ上に接合層として機能する絶縁膜１０２ｂを形成する。絶縁膜１０２ｂを形成した後に、単結晶半導体基板１０１と支持基板１１１とを絶縁膜１０２ａ及び絶縁膜１０２ｂを介して接着する。次に、熱処理を行い脆化領域１０４に沿って分割することにより、支持基板１１１上に絶縁膜１０２ａ及び絶縁膜１０２ｂを介して単結晶半導体層１１２を形成することができる。次に、単結晶半導体層１１２に対して、平坦化処理及び薄膜化処理を行うことにより、本発明の一形態に係るＳＯＩ基板を作製することができる。平坦化処理及び薄膜化処理は、図２乃至図３において示した方法を用いればよいため、詳しい説明を省略する。以上により、図４に示すＳＯＩ基板を作製することができる。

図５に示す構成は、支持基板１１１上に絶縁膜１１５及び絶縁膜１０２ａを介して単結晶半導体層１１２を設けた構成を示す。まず、単結晶半導体基板１０１上に、絶縁膜１０２ａを形成する。絶縁膜１０２ａは、熱酸化処理による酸化膜であることが好ましい。この絶縁膜１０２ａは、接合層として機能する。次に、イオンビームを照射することにより、単結晶半導体基板１０１に脆化領域１０４を形成する。

次に、支持基板１１１の表面にプラズマ処理による平坦化処理を行う。ここでは、真空状態のチャンバーに不活性ガス（例えば、Ａｒガス）及び／又は反応性ガス（例えば、Ｏ_２ガス、Ｎ_２ガス）を導入し、被処理面（ここでは、支持基板１１１）にバイアス電圧を印加してプラズマ状態として行う。プラズマ中には電子とＡｒの陽イオンが存在し、陰極方向（支持基板１１１側）にＡｒの陽イオンが加速される。加速されたＡｒの陽イオンが支持基板１１１表面に衝突することによって、支持基板１１１表面がスパッタエッチングされる。このとき、支持基板１１１表面の凸部から優先的にスパッタエッチングされ、当該支持基板１１１表面の平坦性を向上することができる。反応性ガスを導入する場合、支持基板１１１表面がスパッタエッチングされることにより生じる欠損を、補修することができる。

プラズマ処理による平坦化処理を行うことにより、支持基板１１１の表面の平均粗さ（Ｒａ）を好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下とし、最大高低差（Ｐ−Ｖ）を好ましくは６ｎｍ以下、より好ましくは３ｎｍ以下とする。具体的な条件としては、処理電力１００〜１０００Ｗ、圧力０．１〜２．０Ｐａ、ガス流量５〜１５０ｓｃｃｍ、バイアス電圧２００〜６００Ｖで行えばよい。

また、上述したプラズマ処理を行う際に、チャンバー内をプレコート処理しておくことにより、反応室を構成する金属（鉄（Ｆｅ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等）が不純物として支持基板１１１の表面に付着することを防ぐことができる。例えば、反応室内を酸化シリコン膜、シリコン膜、酸化アルミニウム膜、シリコンカーバイド（ＳｉＣ）膜等の絶縁膜で被覆しておくことにより、平坦化処理に伴う支持基板１１１の表面汚染を低減することが可能となる。

このように、平坦化処理を行うことによって、支持基板１１１の表面の平坦性を向上することができる。仮に支持基板１１１としてＣＭＰ等により研磨された基板を用いる場合であっても、支持基板１１１上に残留する研磨粒子（ＣｅＯ_２等）を除去し、表面を平坦化することができる。その結果、支持基板１１１上に形成される膜の平坦性を向上させることができる。なお、支持基板１１１の平坦化処理を行う前に支持基板１１１の洗浄を行ってもよい。具体的には、支持基板１１１を、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて超音波洗浄を行う。例えば、支持基板１１１の表面に塩酸過水を用いて超音波洗浄を行うことが好ましい。このような洗浄処理を行うことによって、ある程度支持基板１１１表面の平坦化や残存する研磨粒子を除去することができる。

次に、支持基板１１１上にＳｉ系の絶縁膜以外の絶縁膜１１５を形成する。絶縁膜１１５は、アルミニウム、マグネシウム、ストロンチウム、チタン、タンタル、ジルコニウム、イットリウムから選ばれた一つ又は複数の元素を含む酸化膜又は窒化膜を用いることができる。本実施の形態では、絶縁膜１１５として、酸化アルミニウムを主成分とする酸化膜を用いる。酸化アルミニウムを主成分とする酸化膜とは、当該酸化膜に含まれる成分の合計を１００重量％とするときに、酸化アルミニウムを１０重量％以上含む酸化膜をいう。他にも、絶縁膜１１５としては、酸化アルミニウムを主成分とし、酸化マグネシウムと酸化ストロンチウムの一方又は両方が含まれる膜を適用することができる。また、窒素を含有する酸化アルミニウムを絶縁膜１１５として用いてもよい。

絶縁膜１１５は、スパッタリング法により形成することができる。スパッタリング法に用いるターゲットとしては、例えば、アルミニウム（Ａｌ）を含む金属又は酸化アルミニウム等の金属酸化物を用いることができる。なお、ターゲットの材料は、形成したい膜に応じて適宜選択すればよい。また、上述した平坦化処理とスパッタリング法による絶縁膜１１５の形成を大気に曝さずに連続して行うことが好ましい。連続して処理することによって、スループットの向上を図ることができる。また、プラズマ処理を用いて支持基板１１１の表面を平坦化した後には、支持基板１１１表面が活性化しており、有機物等の不純物が付着しやすいが、連続して処理することによって、支持基板１１１への不純物の付着を低減することができる。

スパッタターゲットとして金属を用いる場合には、反応ガス（例えば、酸素）を導入しながらスパッタすること（反応性スパッタリング法）により、絶縁膜１１５を形成する。金属としては、アルミニウムの他に、マグネシウム（Ｍｇ）、アルミニウムとマグネシウムを含む合金、アルミニウムとストロンチウム（Ｓｒ）を含む合金、アルミニウムとマグネシウムとストロンチウムを含む合金を用いることができる。この場合、スパッタリングは直流（ＤＣ）電源又は高周波（ＲＦ）電源を用いて行えばよい。

例えば、ターゲットとしてアルミニウムを用い、ガス流量（アルゴン：０〜１００ｓｃｃｍ、酸素：５〜１００ｓｃｃｍ）、成膜圧力０．１〜２．０Ｐａ、成膜電力０．５〜４ｋＷ、Ｔ−Ｓ間距離（ターゲットと基板間距離）が５０〜１８５ｍｍで行うことができる。なお、絶縁膜１１５の成膜前に不活性ガス（例えば、アルゴン）を用いてスパッタを行うことや、ダミー基板にあらかじめ成膜することによって、支持基板１１１上に絶縁膜１１５を形成する場合に生じるゴミを低減することができる。

ターゲットとして金属酸化物を用いる場合には、高周波（ＲＦ）電源を用いてスパッタすること（ＲＦスパッタリング法）により、絶縁膜１１５を形成する。金属酸化物としては、酸化アルミニウムの他に、酸化マグネシウム、酸化ストロンチウム、アルミニウムとマグネシウムを含有する酸化物、アルミニウムとストロンチウムを含有する酸化物、アルミニウムとマグネシウムとストロンチウムを含有する酸化物を用いることができる。例えば、ターゲットとして酸化アルミニウムを用い、ガス流量（アルゴン：０〜１００ｓｃｃｍ、酸素：５〜１００ｓｃｃｍ）、成膜圧力０．１〜２．０Ｐａ、成膜電力０．５〜４ｋＷ、Ｔ−Ｓ間距離（ターゲットと基板間距離）が５０〜１８５ｍｍで行うことができる。

他にも、バイアススパッタリング法を用いて、絶縁膜１１５を形成してもよい。バイアススパッタリング法では、ターゲットからの堆積と共に、被処理面（ここでは、支持基板１１１）にバイアス電圧を印加して当該被処理面にイオンを入射させることにより、被処理面のエッチングと再付着も同時に行われる。エッチングは支持基板１１１表面の凸から優先的に行われるため、支持基板１１１表面の平坦化を行いつつ、絶縁膜１１５の堆積を行うことができる。そのため、バイアススパッタリング法を適用する場合には、絶縁膜１１５形成前に支持基板１１１に行う平坦化処理を省略してもよい。

バイアススパッタリング法を用いる場合には、ターゲットとしてアルミニウムを用い、ガス流量（アルゴン：０〜１００ｓｃｃｍ、酸素：５〜１００ｓｃｃｍ）、成膜圧力０．１〜２．０Ｐａ、成膜電力０．５〜４ｋＷ、Ｔ−Ｓ間距離（ターゲットと基板間距離）が５０〜１８５ｍｍで行うことができる。

支持基板１１１上に酸化アルミニウムを主成分とする酸化膜を設けることによって、支持基板１１１に含まれる可動イオンや水分等の不純物が、後に当該支持基板１１１上に形成される単結晶半導体層に拡散することを防ぐことができる。

次に、単結晶半導体基板１０１と支持基板１１１とを絶縁膜１０２ａ及び絶縁膜１１５を介して接着する。次に、熱処理を行い脆化領域１０４に沿って分割することにより、支持基板１１１上に絶縁膜１１５及び絶縁膜１０２ａを介して単結晶半導体層１１２を形成することができる。次に、単結晶半導体層１１２に対して、平坦化処理及び薄膜化処理を行うことにより、本発明の一形態に係るＳＯＩ基板を作製することができる。平坦化処理及び薄膜化処理は、図２及び図３において示した方法を用いればよいため、詳しい説明を省略する。以上により、図５に示すＳＯＩ基板を作製することができる。

図６に示す構成は、支持基板１１１上に絶縁膜１０２ａを介して単結晶半導体層１１２を設けた構成を示す。まず、単結晶半導体基板上に、接合層として機能する絶縁膜１０２ａを形成する。絶縁膜１０２ａは、単結晶半導体基板１０１を酸化処理して酸化膜を形成することにより、形成する。この酸化膜を形成するための熱酸化処理は、ドライ酸化で行うこともできるが、酸化雰囲気中にハロゲン元素を含むガスを添加することが好ましい。次に、単結晶半導体基板１０１と支持基板１１１とを絶縁膜１０２ａを介して接着する。次に、熱処理を行い脆化領域１０４に沿って分割することにより、支持基板１１１上に絶縁膜１０２ａを介して単結晶半導体層１１２を形成することができる。次に、単結晶半導体層１１２に対して、平坦化処理及び薄膜化処理を行うことにより、本発明の一形態に係るＳＯＩ基板を作製することができる。平坦化処理及び薄膜化処理は、図２及び図３において示した方法を用いればよいため、詳しい説明を省略する。以上により、図６に示すＳＯＩ基板を作製することができる。

（実施の形態３）
本実施の形態では、高性能及び高信頼性な半導体素子を有する半導体装置を、歩留まりよく作製することを目的とした半導体装置の作製方法の一例としてＣＭＯＳ（相補型金属酸化物半導体：ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）に関して図７及び図８を用いて説明する。なお、実施の形態１及び実施の形態２と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。

図７（Ａ）は、支持基板１１１上に絶縁膜１０２、単結晶半導体層１１２が形成されている。なお、ここでは図４に示す構成のＳＯＩ基板を適用する例を示すが、本明細書で示すその他の構成のＳＯＩ基板も適用できる。

単結晶半導体層１１２は、単結晶半導体基板１０１より分離され、平坦化処理が行われている。平坦化処理としては、エッチング処理、レーザ光の照射を組み合わせて行うことにより行うことができる。ここでは、実施の形態１で示した第１のエッチング処理及び第２のエッチング処理を行った後にレーザ光を照射することによって、単結晶半導体層１１２の結晶性回復と表面の平坦化が行われているため、結晶欠陥も低減され、かつ平坦性も高い単結晶半導体層１１２である。

単結晶半導体層１１２をエッチングして、半導体素子の配置に合わせて島状に分離した単結晶半導体層２０５、２０６を形成する（図７（Ｂ）参照。）。

単結晶半導体層２０５、２０６を形成するためのエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどの不純物元素、またはリン、ヒ素などの不純物元素を単結晶半導体層１１２に添加することが好ましい。例えば、ｎチャネル型ＴＦＴが形成される領域に不純物元素を添加し、ｐチャネル型ＴＦＴが形成される領域に不純物元素を添加する。

次に、単結晶半導体層上の酸化膜を除去し、単結晶半導体層２０５、２０６を覆うゲート絶縁層２０７を形成する（図７（Ｃ）参照）。本実施の形態における単結晶半導体層２０５、２０６は平坦性が高いため、単結晶半導体層２０５、２０６上に形成されるゲート絶縁層が薄膜のゲート絶縁層であっても被覆性よく覆うことができる。従ってゲート絶縁層の被覆不良による特性不良を防ぐことができ、高信頼性の半導体装置を歩留まりよく作製することができる。ゲート絶縁層２０７の薄膜化は、薄膜トランジスタを低電圧で高速に動作させる効果がある。

ゲート絶縁層２０７は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよい。ゲート絶縁層２０７は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。単結晶半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。

また、ゲート絶縁層２０７として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層２０７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。

ゲート絶縁層２０７上にゲート電極層２０８及びゲート電極層２０９を形成する（図７（Ｃ）参照。）。ゲート電極層２０８、２０９は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。ゲート電極層２０８、２０９はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、ゲート電極層２０８、２０９としてリン等の不純物元素をドーピングした多結晶シリコン層に代表される半導体層や、ＡｇＰｄＣｕ合金を用いてもよい。

次に、単結晶半導体層２０６を覆うマスク２１１を形成する。マスク２１１及びゲート電極層２０８をマスクとして、ｎ型を付与する不純物元素２１０を添加し、第１のｎ型不純物領域２１２ａ、２１２ｂを形成する（図７（Ｄ）参照。）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ_３）を用いる。ここでは、第１のｎ型不純物領域２１２ａ、２１２ｂに、ｎ型を付与する不純物元素が１×１０^１７〜５×１０^１８／ｃｍ^３程度の濃度で含まれるように添加する。本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用いる。

次に、単結晶半導体層２０５を覆うマスク２１４を形成する。マスク２１４、ゲート電極層２０９をマスクとしてｐ型を付与する不純物元素２１３を添加し、第１のｐ型不純物領域２１５ａ、第１のｐ型不純物領域２１５ｂを形成する（図７（Ｅ）参照。）。本実施の形態では、不純物元素としてボロン（Ｂ）を用いるため、不純物元素を含むドーピングガスとしてはジボラン（Ｂ_２Ｈ_６）などを用いる。

次に、マスク２１４を除去し、ゲート電極層２０８、２０９の側面にサイドウォール構造の側壁絶縁層２１６ａ〜２１６ｄ、ゲート絶縁層２３３ａ、２３３ｂを形成する（図８（Ａ）参照。）。側壁絶縁層２１６ａ〜２１６ｄは、ゲート電極層２０８、２０９を覆う絶縁層を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅｉｏｎｅｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって加工し、ゲート電極層２０８、２０９の側壁に自己整合的にサイドウォール構造の側壁絶縁層２１６ａ〜２１６ｄを形成すればよい。ここで、絶縁層について特に限定はなく、ＴＥＯＳ若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化珪素であることが好ましい。絶縁層は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成することができる。ゲート絶縁層２３３ａ、２３３ｂはゲート電極層２０８、２０９、及び側壁絶縁層２１６ａ〜２１６ｄをマスクとしてゲート絶縁層２０７をエッチングして形成することができる。

また、本実施の形態では、絶縁層をエッチングする際、ゲート電極層上の絶縁層を除去し、ゲート電極層を露出させるが、絶縁層をゲート電極層上に残すような形状に側壁絶縁層２１６ａ〜２１６ｄを形成してもよい。また、後工程でゲート電極層上に保護膜を形成してもよい。このようにゲート電極層を保護することによって、エッチング加工する際、ゲート電極層の膜減りを防ぐことができる。また、ソース領域及びドレイン領域にシリサイドを形成する場合、シリサイド形成時に成膜する金属膜とゲート電極層とが接しないので、金属膜の材料とゲート電極層の材料とが反応しやすい材料であっても、化学反応や拡散などの不良を防止することができる。エッチング方法は、ドライエッチング法でもウェットエッチング法でもよく、種々のエッチング方法を用いることができる。本実施の形態では、ドライエッチング法を用いる。エッチング用ガスとしては、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４もしくはＣＣｌ_４などを代表とする塩素系ガス、ＣＦ_４、ＳＦ_６もしくはＮＦ_３などを代表とするフッ素系ガス又はＯ_２を適宜用いることができる。

次に、単結晶半導体層２０６を覆うマスク２１８を形成する。マスク２１８、ゲート電極層２０８、側壁絶縁層２１６ａ、２１６ｂをマスクとしてｎ型を付与する不純物元素２１７を添加し、第２のｎ型不純物領域２１９ａ、２１９ｂ、第３のｎ型不純物領域２２０ａ、２２０ｂが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてＰＨ_３を用いる。ここでは、第２のｎ型不純物領域２１９ａ、２１９ｂにｎ型を付与する不純物元素が５×１０^１９〜５×１０^２０／ｃｍ^３程度の濃度で含まれるように添加する。また、単結晶半導体層２０５にチャネル形成領域２２１が形成される（図８（Ｂ）参照。）。

第２のｎ型不純物領域２１９ａ、第２のｎ型不純物領域２１９ｂは高濃度ｎ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｎ型不純物領域２２０ａ、２２０ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域となる。第３のｎ型不純物領域２２０ａ、２２０ｂはゲート電極層２０８に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。

マスク２１８を除去し、単結晶半導体層２０５を覆うマスク２２３を形成する。マスク２２３、ゲート電極層２０９、側壁絶縁層２１６ｃ、２１６ｄをマスクとして、ｐ型を付与する不純物元素２２２を添加し、第２のｐ型不純物領域２２４ａ、２２４ｂ、第３のｐ型不純物領域２２５ａ、２２５ｂを形成する。

第２のｐ型不純物領域２２４ａ、２２４ｂにｐ型を付与する不純物元素が１×１０^２０〜５×１０^２１／ｃｍ^３程度の濃度で含まれるように添加する。本実施の形態では、第３のｐ型不純物領域２２５ａ、２２５ｂは、側壁絶縁層２１６ｃ、２１６ｄにより、自己整合的に第２のｐ型不純物領域２２４ａ、２２４ｂより低濃度となるように形成する。また、単結晶半導体層２０６にチャネル形成領域２２６が形成される（図８（Ｃ）参照。）。

第２のｐ型不純物領域２２４ａ、２２４ｂは高濃度ｐ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｐ型不純物領域２２５ａ、２２５ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域となる。第３のｐ型不純物領域２２５ａ、２２５ｂはゲート電極層２０９に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。

マスク２２３を除去し、不純物元素を活性化するために加熱処理、強光の照射、又はレーザビームの照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と単結晶半導体層との界面へのプラズマダメージを回復することができる。

次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、保護膜となる水素を含む絶縁膜２２７と、絶縁層２２８との積層構造とする。絶縁膜２２７と絶縁層２２８は、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。

さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、単結晶半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜２２７に含まれる水素により単結晶半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で１時間加熱処理を行う。

絶縁膜２２７、絶縁層２２８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、アリール基）やフルオロ基を用いて良い。有機基はフルオロ基を有していても良い。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザンを用いることができる。平坦性のよい塗布法によってされる塗布膜を用いてもよい。

絶縁膜２２７、絶縁層２２８は、ディップ、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁膜２２７、絶縁層２２８を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。

次に、レジストからなるマスクを用いて絶縁膜２２７、絶縁層２２８に単結晶半導体層に達するコンタクトホール（開口）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。エッチングによって、絶縁膜２２７、絶縁層２２８を除去し、ソース領域又はドレイン領域である第２のｎ型不純物領域２１９ａ、２１９ｂ、第２のｐ型不純物領域２２４ａ、２２４ｂに達する開口を形成する。エッチングは、ウェットエッチングでもドライエッチングでもよく、両方用いてもよい。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４もしくはＣＣｌ_４などを代表とする塩素系ガス、ＣＦ_４、ＳＦ_６もしくはＮＦ_３などを代表とするフッ素系ガス又はＯ_２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。

開口を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層として機能する配線層２２９ａ、２２９ｂ、２３０ａ、２３０ｂを形成する。配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。

以上の工程でＣＭＯＳ構造のｎチャネル型薄膜トランジスタである薄膜トランジスタ２３１及びｐチャネル型薄膜トランジスタである薄膜トランジスタ２３２を含む半導体装置を作製することができる（図８（Ｄ）参照。）。図示しないが、本実施の形態はＣＭＯＳ構造であるため、薄膜トランジスタ２３１と薄膜トランジスタ２３２とは電気的に接続している。

本実施の形態に限定されず、薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。

以上のように、結晶欠陥が低減され、かつ平坦性も高い単結晶半導体層を有するＳＯＩ基板を用いることにより、高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。

このように、ＳＯＩ基板を用いて薄膜トランジスタを作製することができる。ＳＯＩ基板の単結晶半導体層は、結晶欠陥が殆ど無く、ゲート絶縁層２０７との界面準位密度が低減された単結晶半導体層であり、その表面が平坦化され、さらにその厚さを５０ｎｍ以下と薄膜化されている。このことにより、ＳＯＩ基板に、低い駆動電圧、高い電界効果移動、小さいサブスレッショルド値など、優れた特性を備えた薄膜トランジスタを形成することができる。さらに、同一基板上に特性のばらつきの少ない、高性能なトランジスタを複数基板上に形成することが可能である。すなわち、本発明の一形態に係るＳＯＩ基板を用いることで、しきい値電圧や移動度などトランジスタ特性として重要な特性値の不均一性が抑制され、また高電界移動度などの高性能化が可能になる。

従って、本発明の一形態に係るＳＯＩ基板を用いてＴＦＴなど各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。

（実施の形態４）
実施の形態３において、ＴＦＴの作製方法を説明したが、ＴＦＴの他、容量、抵抗などＴＦＴと共に各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。以下、図面を参照しながら半導体装置の具体的な態様を説明する。

まず、半導体装置の一例として、マイクロプロセッサについて説明する。図９はマイクロプロセッサ５００の構成例を示すブロック図である。

マイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃｌｏｇｉｃｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵＣｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（ＩｎｓｔｒｕｃｔｉｏｎＤｅｃｏｄｅｒ）、割り込み制御部５０４（ＩｎｔｅｒｒｕｐｔＣｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（ＴｉｍｉｎｇＣｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（ＲｅｇｉｓｔｅｒＣｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（ＢｕｓＩ／Ｆ）、読み出し専用メモリ５０９、およびメモリインターフェース５１０を有している。

バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき様々な制御を行う。

演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部５０４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、およびレジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図９に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。

次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図１０は、このような半導体装置の構成例を示すブロック図である。図１０に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。

図１０に示すように、ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９、変調回路５２０と、電源管理回路５３０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、インターフェース５２４、中央処理ユニット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。

ＲＦＣＰＵ５１１の動作の概要は以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９は、ＲＦＣＰＵ５１１を構成する基板に集積されている必要はなく、他の部品としてＲＦＣＰＵ５１１に組み込むこともできる。

リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路５１９は、受信信号を復調する回路であり、変調回路５２０は、送信するデータを変調する回路である。

例えば、復調回路５１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。

クロックコントローラ５２３は、電源電圧または中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。

アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。

中央処理ユニット５２５は、インターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。インターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。

中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット５２５が処理する方式を適用できる。

このようなＲＦＣＰＵは、結晶欠陥が低減され、結晶方位が一定の単結晶半導体層１１２によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部５２９を小型化しても長時間の動作が保証される。

（実施の形態５）
本実施の形態では、本発明の一形態のＳＯＩ基板を用いた表示装置について図１１及び図１２を参照して説明する。

図１１は液晶表示装置を説明するための図面である。図１１（Ａ）は液晶表示装置の画素の平面図であり、図１１（Ｂ）は、Ｊ−Ｋ切断線による図１１（Ａ）の断面図である。

図１１（Ａ）に示すように、画素は、単結晶半導体層３２０、単結晶半導体層３２０と交差している走査線３２２、走査線３２２と交差している信号線３２３、画素電極３２４、画素電極３２４と単結晶半導体層３２０を電気的に接続する電極３２８を有する。単結晶半導体層３２０は、本発明の一形態に係るＳＯＩ基板の有する単結晶半導体層から形成された層であり、第１のエッチング処理及び第２のエッチング処理の後にレーザ光の照射により、平坦化及び結晶欠陥の低減が図られたものである。単結晶半導体層３２０は、画素のＴＦＴ３２５を構成する。

ＳＯＩ基板には上記実施の形態１及び実施の形態２で示したＳＯＩ基板が用いられている。図１１（Ｂ）に示すように、支持基板１１１上に、絶縁膜１０５及び絶縁膜１０２を介して単結晶半導体層３２０が積層されている。支持基板１１１としては、ガラス基板を用いることができる。ＴＦＴ３２５の単結晶半導体層３２０は、ＳＯＩ基板の単結晶半導体層をエッチングにより素子分離して形成された膜である。単結晶半導体層３２０には、チャネル形成領域３４０、不純物元素が添加されたｎ型の高濃度不純物領域３４１が形成されている。ＴＦＴ３２５のゲート電極は走査線３２２に含まれ、ソース電極およびドレイン電極の一方は信号線３２３に含まれている。

層間絶縁膜３２７上には、信号線３２３、画素電極３２４および電極３２８が設けられている。層間絶縁膜３２７上には、柱状スペーサ３２９が形成されている。信号線３２３、画素電極３２４、電極３２８および柱状スペーサ３２９を覆って配向膜３３０が形成されている。対向基板３３２には、対向電極３３３、対向電極を覆う配向膜３３４が形成されている。柱状スペーサ３２９は、支持基板１１１と対向基板３３２の隙間を維持するために形成される。柱状スペーサ３２９によって形成される隙間に液晶層３３５が形成されている。信号線３２３および電極３２８と高濃度不純物領域３４１との接続部は、コンタクトホールの形成によって層間絶縁膜３２７に段差が生じるので、この接続部では液晶層３３５の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ３２９を形成して、液晶の配向の乱れを防ぐ。

本発明の一形態に係るＳＯＩ基板の作製方法により作成されたＳＯＩ基板は結晶欠陥がほとんどないため、同一基板上に特性のばらつきの少ない、高性能なトランジスタを複数基板上に形成することが可能である。従って、本発明の一形態に係るＳＯＩ基板を用いて液晶表示装置を作製することで、トランジスタごとの特性のばらつきを少なくすることができる。

次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について図１２を参照して説明する。図１２（Ａ）はＥＬ表示装置の画素の平面図であり、図１２（Ｂ）は、Ｊ−Ｋ切断線による図１２（Ａ）の断面図である。

図１２（Ａ）に示すように、画素は、トランジスタでなる選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、および電流供給線４０７、画素電極４０８を含む。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。また、半導体膜４０３は、選択用トランジスタ４０１のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体膜４０４は、表示制御用トランジスタ４０２のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体膜４０３、４０４は、支持基板上に設けられた単結晶半導体層３２０から形成された層である。

選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１１として形成されている。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３として形成され、他方は、電流供給線４０７に含まれている。

表示制御用トランジスタ４０２はｐチャネル型のＴＦＴである。図１２（Ｂ）に示すように、半導体膜４０４には、チャネル形成領域４５１、およびｐ型の高濃度不純物領域４５２が形成されている。なお、ＳＯＩ基板は、実施の形態１及び実施の形態２で作製したＳＯＩ基板が用いられている。

表示制御用トランジスタ４０２のゲート電極４１２を覆って、層間絶縁膜４２７が形成されている。層間絶縁膜４２７上に、信号線４０６、電流供給線４０７、電極４１１、４１３などが形成されている。また、層間絶縁膜４２７上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２により支持基板１１１に固定されている。

ＥＬ表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。しかし、本発明の一形態に係るＳＯＩ基板の作製方法により作製されたＳＯＩ基板は結晶欠陥がほとんどないため、同一基板上に特性のばらつきの少ない、高性能なトランジスタを複数基板上に形成することが可能である。従って、本発明の一形態に係るＳＯＩ基板を用いてＥＬ表示装置を作製することで、選択用トランジスタ４０１および表示制御用トランジスタ４０２は画素ごとに特性のばらつきがなくなるため、電流駆動方式を採用することができる。

（実施の形態６）
本発明の一形態に係るＳＯＩ基板を用いてトランジスタ等の半導体装置を作製し、この半導体装置を用いてさまざまな電子機器を完成することができる。本発明の一形態に係るＳＯＩ基板に設けられた単結晶半導体層は結晶欠陥が低減されているため、活性層として用いることで、電気的特性が向上した半導体素子を製造することができる。また、当該単結晶半導体層は結晶欠陥が低減されているため、ゲート絶縁層との界面において、局在準位密度を低減させることが可能となる。さらに、単結晶半導体層が高い平坦性を有するため、単結晶半導体層上に、薄く、且つ高い絶縁耐圧を有するゲート絶縁層を形成することができ、作製される半導体素子の移動度の向上、Ｓ値の向上または短チャネル効果抑制を実現することができる。すなわち、本発明の一形態に係るＳＯＩ基板を用いることで、電流駆動能力が高く、かつ信頼性の高い半導体素子を作製することが可能になる。その結果、最終製品としての電子機器をスループット良く、良好な品質で作製することができる。この半導体素子を用いて、さまざまな半導体装置を作製することができる。本実施の形態では、図面を用いて具体的な例を説明する。なお、本実施の形態において、上記実施の形態と同様の部分には同じ符号を付し、詳しい説明を省略する。

図１３（Ａ）は表示装置であり、筐体９０１、支持台９０２、表示部９０３、スピーカ部９０４、ビデオ入力端子９０５などを含む。この表示装置は、他の実施の形態で示した作製方法により形成したトランジスタを駆動ＩＣや表示部９０３などに用いることにより作製される。なお、表示装置には液晶表示装置、発光表示装置などがあり、用途別にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報表示用表示装置が含まれる。具体的には、ディスプレイ、ヘッドマウントディスプレイ、反射型プロジェクターなどを挙げることができる。

図１３（Ｂ）はコンピュータであり、筐体９１１、表示部９１２、キーボード９１３、外部接続ポート９１４、ポインティングデバイス９１５などを含む。本発明の一形態を用いて作製されたトランジスタは、表示部９１２の画素部だけではなく、表示用の駆動ＩＣ、本体内部のＣＰＵ、メモリなどの半導体装置にも適用が可能である。

また、図１３（Ｃ）は携帯電話であり、携帯用の情報処理端末の１つの代表例である。この携帯電話は筐体９２１、表示部９２２、操作キー９２３などを含む。本発明の一形態を用いて作製されたトランジスタは表示部９２２の画素部やセンサ部９２４だけではなく、表示用の駆動ＩＣ、メモリ、音声処理回路などに用いることができる。センサ部９２４は光センサ素子を有しており、センサ部９２４で得られる照度に合わせて表示部９２２の輝度コントロールを行うことや、センサ部９２４で得られる照度に合わせて操作キー９２３の照明を抑えることによって、携帯電話の消費電力を抑えることができる。

上記の携帯電話を初めとして、ＰＤＡ（ＰｅｒｓｏｎａｌＤｉｇｉｔａｌＡｓｓｉｓｔａｎｔｓ、情報携帯端末）、デジタルカメラ、小型ゲーム機、携帯型の音響再生装置などの電子機器に、本発明の一形態を用いて形成した半導体材料を用いることもできる。例えば、ＣＰＵ、メモリ、センサなどの機能回路を形成することや、これらの電子機器の画素部や、表示用の駆動ＩＣにも適用することが可能である。

また、図１３（Ｄ）、（Ｅ）はデジタルカメラである。なお、図１３（Ｅ）は、図１３（Ｄ）の裏側を示す図である。このデジタルカメラは、筐体９３１、表示部９３２、レンズ９３３、操作キー９３４、シャッターボタン９３５などを有する。本発明の一形態を用いて作製されたトランジスタは、表示部９３２の画素部、表示部９３２を駆動する駆動ＩＣ、メモリなどに用いることができる。

図１３（Ｆ）はデジタルビデオカメラである。このデジタルビデオカメラは、本体９４１、表示部９４２、筐体９４３、外部接続ポート９４４、リモコン受信部９４５、受像部９４６、バッテリー９４７、音声入力部９４８、操作キー９４９、接眼部９５０などを有する。本発明の一形態を用いて作製されたトランジスタは、表示部９４２の画素部、表示部９４２を制御する駆動ＩＣ、メモリ、デジタル入力処理装置などに用いることができる。

この他にも、ナビゲーションシステム、音響再生装置、記録媒体を備えた画像再生装置などに用いることが可能である。これらの表示部の画素部や、表示部を制御する駆動ＩＣ、メモリ、デジタル入力処理装置、センサ部などの用途に、本発明の一形態を用いて作製されたトランジスタを用いることができる。

また、図１４は、本発明の一形態を適用した携帯電話の別の一例であり、図１４（Ａ）が正面図、図１４（Ｂ）が背面図、図１４（Ｃ）が２つの筐体をスライドさせたときの正面図である。携帯電話７００は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。

携帯電話７００は、筐体７０１及び筐体７０２で構成されている。筐体７０１においては、表示部７０３、スピーカ７０４、マイクロフォン７０５、操作キー７０６、ポインティングデバイス７０７、カメラ用レンズ７０８、外部接続端子７０９及びイヤホン端子７１０等を備え、筐体７０２においては、キーボード７１１、外部メモリスロット７１２、裏面カメラ７１３、ライト７１４等により構成されている。また、アンテナは筐体７０１に内蔵されている。本発明の一形態を用いて作製された半導体素子は、表示部７０３の画素部、表示部７０３を駆動する駆動ＩＣ、メモリ、音声処理回路などに用いることができる。また、表示部７０３に、図１１で説明した液晶表示装置又は図１２で説明したＥＬ表示装置を適用することで、表示むらが少なく画質の優れた表示部とすることができる。

また、携帯電話７００には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置等を内蔵していてもよい。

重なり合った筐体７０１と筐体７０２（図１４（Ａ）に示す。）は、スライドさせることが可能であり、スライドさせることで図１４（Ｃ）のように展開する。表示部７０３とカメラ用レンズ７０８を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部７０３をファインダーとして用いることで、裏面カメラ７１３及びライト７１４で静止画及び動画の撮影が可能である。

スピーカ７０４及びマイクロフォン７０５を用いることで、携帯電話７００は、音声記録装置（録音装置）又は音声再生装置として使用することができる。また、操作キー７０６により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。

また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード７１１を用いると便利である。更に、重なり合った筐体７０１と筐体７０２（図１４（Ａ））をスライドさせることで、図１４（Ｃ）のように展開させることができる。携帯情報端末として使用する場合には、キーボード７１１及びポインティングデバイス７０７を用いて、円滑な操作が可能である。外部接続端子７０９はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット７１２に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。

筐体７０２の裏面（図１４（Ｂ））には、裏面カメラ７１３及びライト７１４を備え、表示部７０３をファインダーとして静止画及び動画の撮影が可能である。

また、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ又はイヤホンジャック等を備えたものであってもよい。

以上のように、本発明の一形態により作製された半導体装置の適用範囲は極めて広く、本発明の一形態に係るＳＯＩ基板を材料として、あらゆる分野の電子機器に用いることができる。

１０１単結晶半導体基板
１０２絶縁膜
１０２ａ絶縁膜
１０２ｂ絶縁膜
１０３イオンビーム
１０４脆化領域
１０５絶縁膜
１０６単結晶半導体基板
１０７レーザ光
１１１支持基板
１１２単結晶半導体層
１１３自然酸化膜
１１４自然酸化膜
１１５絶縁膜
２０５単結晶半導体層
２０６単結晶半導体層
２０７ゲート絶縁層
２０８ゲート電極層
２０９ゲート電極層
２１０不純物元素
２１１マスク
２１２ａｎ型不純物領域
２１３不純物元素
２１４マスク
２１５ａｐ型不純物領域
２１５ｂｐ型不純物領域
２１６ａ側壁絶縁層
２１６ｃ側壁絶縁層
２１７不純物元素
２１８マスク
２１９ａｎ型不純物領域
２１９ｂｎ型不純物領域
２２０ａｎ型不純物領域
２２１チャネル形成領域
２２２不純物元素
２２３マスク
２２４ａｐ型不純物領域
２２５ａｐ型不純物領域
２２６チャネル形成領域
２２７絶縁膜
２２８絶縁層
２２９ａ配線層
２３１薄膜トランジスタ
２３２薄膜トランジスタ
３０２単結晶半導体層
３２０単結晶半導体層
３２２走査線
３２３信号線
３２４画素電極
３２５ＴＦＴ
３２７層間絶縁膜
３２８電極
３２９柱状スペーサ
３３０配向膜
３３２対向基板
３３３対向電極
２３３ａゲート絶縁層
３３４配向膜
３３５液晶層
３４０チャネル形成領域
３４１高濃度不純物領域
４０１選択用トランジスタ
４０２表示制御用トランジスタ
４０３半導体膜
４０４半導体膜
４０５走査線
４０６信号線
４０７電流供給線
４０８画素電極
４１０電極
４１１電極
４１２ゲート電極
４１３電極
４２７層間絶縁膜
４２８隔壁層
４２９ＥＬ層
４３０対向電極
４３１対向基板
４３２樹脂層
４５１チャネル形成領域
４５２高濃度不純物領域
５００マイクロプロセッサ
５０１演算回路
５０２演算回路制御部
５０３命令解析部
５０４制御部
５０５タイミング制御部
５０６レジスタ
５０７レジスタ制御部
５０８バスインターフェース
５０９専用メモリ
５１０メモリインターフェース
５１１ＲＦＣＰＵ
５１２アナログ回路部
５１３デジタル回路部
５１４共振回路
５１５整流回路
５１６定電圧回路
５１７リセット回路
５１８発振回路
５１９復調回路
５２０変調回路
５２１ＲＦインターフェース
５２２制御レジスタ
５２３クロックコントローラ
５２４インターフェース
５２５中央処理ユニット
５２６ランダムアクセスメモリ
５２７専用メモリ
５２８アンテナ
５２９容量部
５３０電源管理回路
７００携帯電話
７０１筐体
７０２筐体
７０３表示部
７０４スピーカ
７０５マイクロフォン
７０６操作キー
７０７ポインティングデバイス
７０８カメラ用レンズ
７０９外部接続端子
７１０イヤホン端子
７１１キーボード
７１２外部メモリスロット
７１３裏面カメラ
７１４ライト
９０１筐体
９０２支持台
９０３表示部
９０４スピーカ部
９０５ビデオ入力端子
９１１筐体
９１２表示部
９１３キーボード
９１４外部接続ポート
９１５ポインティングデバイス
９２１筐体
９２２表示部
９２３操作キー
９２４センサ部
９３１筐体
９３２表示部
９３３レンズ
９３４操作キー
９３５シャッターボタン
９４１本体
９４２表示部
９４３筐体
９４４外部接続ポート
９４５リモコン受信部
９４６受像部
９４７バッテリー
９４８音声入力部
９４９操作キー
９５０接眼部

Claims

単結晶半導体基板にイオンビームを照射することにより、前記単結晶半導体基板中に脆化領域を形成し、
前記単結晶半導体基板上に接合層を形成し、
前記接合層を間に挟んで前記単結晶半導体基板と向かい合うように、支持基板を貼り合わせ、
熱処理を行うことにより、前記脆化領域に沿って、単結晶半導体層が接着された前記支持基板と前記単結晶半導体基板の一部とを分離し、
前記単結晶半導体層表面に形成された第１の酸化膜、及び前記単結晶半導体層に残存する脆化領域を第１のドライエッチング処理により除去し、
前記第１の酸化膜及び前記脆化領域が除去された前記単結晶半導体層表面に形成された第２の酸化膜を第２のドライエッチング処理により除去し、
前記第２の酸化膜が除去された前記単結晶半導体層に対してレーザ光を照射し、前記単結晶半導体層を部分的に溶融して、前記単結晶半導体層の平坦性を向上させるとともに、前記単結晶半導体層の結晶欠陥を低減させることを特徴とする半導体基板の作製方法。
単結晶半導体基板上に接合層を形成し、
単結晶半導体基板にイオンビームを照射することにより、前記単結晶半導体基板中に脆化領域を形成し、
前記接合層を間に挟んで前記単結晶半導体基板と向かい合うように、支持基板を貼り合わせ、
熱処理を行うことにより、前記脆化領域に沿って、単結晶半導体層が接着された前記支持基板と前記単結晶半導体基板の一部とを分離し、
前記単結晶半導体層表面に形成された第１の酸化膜、及び前記単結晶半導体層に残存する脆化領域を第１のドライエッチング処理により除去し、
前記第１の酸化膜及び前記脆化領域が除去された前記単結晶半導体層表面に形成された第２の酸化膜を第２のドライエッチング処理により除去し、
前記第２の酸化膜が除去された前記単結晶半導体層に対してレーザ光を照射し、前記単結晶半導体層を部分的に溶融して、前記単結晶半導体層の平坦性を向上させるとともに、前記単結晶半導体層の結晶欠陥を低減させることを特徴とする半導体基板の作製方法。