JP5361150B2 - 平板表示装置とその画質制御方法 - Google Patents

平板表示装置とその画質制御方法 Download PDF

Info

Publication number
JP5361150B2
JP5361150B2 JP2007172972A JP2007172972A JP5361150B2 JP 5361150 B2 JP5361150 B2 JP 5361150B2 JP 2007172972 A JP2007172972 A JP 2007172972A JP 2007172972 A JP2007172972 A JP 2007172972A JP 5361150 B2 JP5361150 B2 JP 5361150B2
Authority
JP
Japan
Prior art keywords
data
compensation
boundary
pixel
compensation data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007172972A
Other languages
English (en)
Other versions
JP2008009438A (ja
Inventor
▲ジョン▼ 喜 黄
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2008009438A publication Critical patent/JP2008009438A/ja
Application granted granted Critical
Publication of JP5361150B2 publication Critical patent/JP5361150B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、平板表示装置に関し、特に、パネル欠陥をリペア工程によって補償すると共に、そのパネル欠陥領域に示されるデータを補償回路の補償値を用いて最適化することのできる平板表示装置とその画質制御方法に関する。
最近、陰極線管（ＣＲＴ）の問題点である重量と体積とを低減させることのできる各種平板表示装置が注目を浴びている。このような平板表示装置としては、液晶表示装置（ＬＣＤ）、電界放出表示装置（ＦＥＤ）、プラズマ表示パネル（ＰＤＰ）及び有機発光素子（ＯＬＥＤ）等がある。
このような平板表示装置は、画像を示すための表示パネルを備え、このような表示パネルはテスト過程中、画質欠陥が見出される場合がある。
表示パネルのテスト過程中に表れる画質欠陥の原因は、工程上の不良に起因して表示パネルにパネル欠陥が存在するためである。パネル欠陥は、例えば、重畳露光工程においての露光量の偏差、露光装置のレンズ収差等があり、このような工程偏差によるパネル欠陥は、図１〜図５に示すように、点、線、帯、円、多角形等のような定型的な形状を有するか、または不定型的な形状を有する。
このようなパネル欠陥を解消するために、薄膜形成、パターニング工程等を含むリペア工程等が実施されているが、そのリペア工程を行うとしてもパネル欠陥が制限されることに限定があり、パネル欠陥が大きい場合には廃棄処分されている。更に、リペア工程を行うとしても、パネル欠陥が存在していた領域においては、大体、輝度や色度が非欠陥領域と異なって表れている。
パネル欠陥の中、点状に表れるピクセル欠陥に対するリペア工程は、主に、その不良ピクセルを暗点化する方法がある。ところで、暗点化方法は、図６Ａに示すように、ブラック階調では殆ど認知されないが、図６Ｂ及び図６Ｃに示すように、中間階調及びホワイト階調の表示画面では暗い点１０として明らかに認知されている。
その結果、パネル欠陥を直すためのリペア工程のみでは、パネル欠陥による画質低下を向上させることに限界があった。
従って、本発明の目的は、従来技術から表れる問題点を解決しようと案出された発明であり、パネル欠陥をリペア工程により補償すると共に、そのパネル欠陥領域に示されるデータを補償回路の補償値を用いて最適化することのできる平板表示装置とその画質制御方法を提供することにある。
前記目的の達成のため、本発明に係る平板表示装置は、非欠陥領域とパネル欠陥領域を含み、隣接するピクセルが相互リンクされた少なくとも一つのリンクピクセルを有する表示パネル；前記パネル欠陥領域において、奇数ラインに示されるデータを補償するための第１補償データ、前記パネル欠陥領域において、偶数ラインに示されるデータを補償するための第２補償データ、前記パネル欠陥領域と前記非欠陥領域との間の境界部に含まれた奇数ラインに示されるデータを補償するための第３補償データ、前記境界部の偶数ラインに示されるデータを補償するための第４補償データ、及び前記リンクピクセルに示されるデータを補償するための第５補償データが格納されたメモリ；前記第１〜第５補償データを用いて、前記パネル欠陥領域、前記境界を含む一定領域及び前記リンクピクセルに示されるデータを調整する補償部；及び前記補償部によって調整されたデータを用いて前記表示パネルを駆動する駆動部を備える。
本発明に係る平板表示装置の画質制御方法は、表示パネルの検査工程及びリペア工程を通じて、前記表示パネルのパネル欠陥領域において、奇数ラインに示されるデータを補償するための第１補償データ、前記パネル欠陥領域において、偶数ラインに示されるデータを補償するための第２補償データ、前記表示パネルの前記パネル欠陥領域と非欠陥領域との間の境界部に含まれた奇数ラインに示されるデータを補償するための第３補償データ、前記境界部に含まれた偶数ラインに示されるデータを補償するための第４補償データ、及び前記表示パネルにおいて、隣接するピクセルが相互リンクされたリンクピクセルに示されるデータを補償するための第５補償データを決定する段階；前記第１〜第５補償データをメモリに格納する段階；前記メモリに格納された前記第１〜第５補償データを用いて、前記パネル欠陥領域、前記境界を含む一定領域及び前記リンクピクセルに示されるデータを調整する補償段階；及び前記補償段階によって調整されたデータを用いて前記表示パネルを駆動する段階を含む。
前述のように、本発明に係る平板表示装置とその画質制御方法は、表示パネル上のパネル欠陥領域に対する電気的な補償と共に、パネル欠陥領域と非欠陥領域との境界部に対しても電気的な補償を行うことによって、自然な画質補償を可能とし、かつ、不良ピクセルを正常ピクセルとリンクするリペア工程からなるリンクピクセルに対して電気的な補償を行うことによって、不良ピクセルの認知程度を明らかに低下させることができるため、パネル欠陥を完璧に補償し得るという利点がある。
以下、図７Ａ〜図３６を参照して、本発明の好ましい実施の形態について説明する。以下の実施の形態は、平板表示装置の中でも液晶表示装置を中心として説明する。
まず、図７Ａ及び図７Ｂを参照して、本発明の実施の形態に係る液晶表示装置の製造方法について説明する。図７Ａ及び図７Ｂは、本発明に係る液晶表示装置の製造方法を段階的に示すフローチャートである。
図７Ａ及び図７Ｂを参照すると、まず、表示パネルの上部基板（カラーフィルター基板）及び下部基板（ＴＦＴ−アレイ基板）をそれぞれ製造する（Ｓ１）。このＳ１の段階は、基板洗浄工程、基板パターニング工程、配向膜形成／ラビング工程等が含まれる。基板洗浄工程では、上部基板及び下部基板の表面上の異物質を洗浄液で除去する。上部基板のパターニング工程では、カラーフィルター、共通電極、ブラックマトリクス等が形成される。下部基板のパターニング工程では、データラインとゲートライン等の信号配線が形成され、データラインとゲートラインとの交差部にＴＦＴが形成され、データラインとゲートラインとの交差によって定義されるピクセル領域にピクセル電極が形成される。一方、下部基板のパターニング工程では、後述するリペア工程で用いられるダミーパターンあるいはゲートラインからゲート金属が除去された開口パターンの形成過程を含むことができる。
続いて、表示パネルの下部基板に各階調のテストデータを印加してテスト画像を示し、その画像に対して電気／磁気的な検査を通じてパネル欠陥を検査する（Ｓ２）。
Ｓ２の段階の検査結果、パネル欠陥が検出されない場合（Ｓ３［ＮＯ］）、次の段階のＳ５に進行し、パネル欠陥が検出されると（Ｓ３）、パネル欠陥領域の位置を指す位置情報を検査用コンピューターに格納し、パネル欠陥を補償するためのデータ補正を行う（Ｓ４）。
Ｓ４の段階の補正は、図７Ｂに更に詳細に示している。図７Ｂを参照すると、補正段階（Ｓ４）で、輝度や色度が非欠陥領域でと異なるように表れるパネル欠陥領域の輝度または色度を補正するための第１及び第２補償データを算定する（Ｓ４１）。ここで、第１補償データは、パネル欠陥領域で奇数ラインに示されるデータを補償するためのデータであり、かつ、第２補償データは、パネル欠陥領域で偶数ラインに示されるデータを補償するためのデータである。このような第１及び第２補償データは、パネル欠陥領域の位置によって非欠陥領域との輝度差または色差の程度が異なるため、各位置別に最適化されるべきであり、更に、ガンマ特性を考慮して各階調別に最適化されるべきである。図８は、複数の階調区間を含むガンマ特性の曲線を示す図面である。補償値は、Ｒ、Ｇ、Ｂピクセルそれぞれで各階調別に設定するか、図８に示すように、複数の階調を含む階調区間（Ａ、Ｂ、Ｃ、Ｄ）別に設定することができる。例えば、補償値は、第１パネル欠陥領域で「＋１」、第２パネル欠陥領域で「−１」等に、パネル欠陥領域の位置別に最適化され、また、図８に示すように、「低階調区間Ａ」で「０」、「低階調区間Ｂ」で「０」、「高階調区間Ｃ」で「１」、「高階調区間Ｄ」で「１」等に、階調区間別に最適化される。更に、補償値は、パネル欠陥領域と非欠陥領域との間の境界部で輝度が微細に変わるため、前記境界部に示されるデータに対して微細な調整を可能とするべきである。従って、補償値は、同一なピクセルでも階調別に異なるようになることができ、また、同一な階調のデータであっても、それに対応するピクセルの位置が変わると、その値が互いに異なるようになることがある。このような補償値は、輝度補正の際にはＲ、Ｇ、Ｂデータのそれぞれに対して同一値に設定され、色差補正の際にはＲ、Ｇ、Ｂデータのそれぞれに対して異なるように設定される。例えば、特定位置のパネル欠陥領域で、赤色が非欠陥領域でより更に目立つと、そのパネル欠陥領域に対応するＲ補償値は、Ｇ、Ｂ補償値より更に小さくなる。
平板表示装置の駆動回路は、デジタルビデオデータの階調値によってデータの輝度差を表示パネルに示すようになる。階調値の補正を通じて、表示パネルで表現できる最少輝度差を「ΔＬ」であると仮定すると、ΔＬは、平板表示装置が有する駆動回路のデータ処理容量または多様な画像処理技法により、平板表示装置によって異なるようになる。一般的に、６ビットのデータ処理容量の駆動回路を有する平板表示装置のΔＬに比べて、８ビットのデータ処理容量の駆動回路を有する平板表示装置のΔＬが更に小さくて、かつ、同一なビットのデータ処理容量の平板表示装置間にも画像処理技法の適用可否によってΔＬが異なるようになる。
同一な階調のデータでパネル欠陥領域と非欠陥領域との間に輝度差が表れる場合、本発明は、上記のような方法によって決定される補償値でデータ値を調整することによって、パネル欠陥領域の輝度をΔＬ置きに調整して非欠陥領域の輝度に近付ける。
上記データ補正によっても、パネル欠陥領域と非欠陥領域との間の輝度差がΔＬ未満に残り得る。
図９Ａに示すように、パネル欠陥領域と非欠陥領域との間の輝度差が「ｄ」であると仮定する。更に、ｄ＝３ΔＬ＋Δ１であり、Δ１＜ΔＬであると仮定する。このような輝度差で、データに補償値「３」を加算して、図９Ｂに示すように、パネル欠陥領域の輝度を３ΔＬだけ増加させて非欠陥領域の輝度に近付けることができる。しかし、パネル欠陥領域の輝度は非欠陥領域の輝度に比べてΔ１だけ微細に低く残る。これを補正するために、データに補償値「４」を加算すると、図９Ｂに示す現象とは逆に、図９Ｃに示すように、パネル欠陥領域の輝度が非欠陥領域の輝度に比べてΔ２だけ微細の高くなる。ここで、Δ２＜ΔＬであり、Δ１＋Δ２＝ΔＬである。
このように、データ変調を通じても残る微細な輝度偏差は、パネル欠陥領域と非欠陥領域との間の境界線と、その境界線の周りの一定領域を含む境界部で線またはブロック状に表れる。
従って、本発明の実施の形態に係る液晶表示装置の製造方法は、Ｓ４１の段階で決定された第１及び第２補償データを用いてテストデータを変調し、その変調されたテストデータを下部基板に印加して、電気/磁気的な検査を通じて境界部のノイズを検査する。換言すると、パネル欠陥領域に示されるテストデータを第１及び第２補償データを用いて変調することによって、パネル欠陥領域の輝度または色度を補正し、輝度または色度が補正されたパネル欠陥領域と非欠陥領域との間の境界部に対して境界部ノイズ検査を行う（Ｓ４２）。
Ｓ４２の段階で境界部ノイズが発見されると（Ｓ４２［ＹＥＳ］）、ノイズに見える境界部に対する位置情報を検査用コンピューターに格納し、境界部ノイズを補償するための第３及び第４補償データを算定する（Ｓ４４）。ここで、第３補償データは境界部で奇数ラインに供給されるデータを補償するためのデータであり、第４補償データは境界部で偶数ラインに供給されるデータを補償するためのデータである。このような第３及び第４補償データも第１及び第２補償データと同様に、位置別、階調別に最適化されるべきである。
続いて、Ｓ４１〜Ｓ４４の段階と同時に、またはその前/後に、ピクセル欠陥に対してリペア工程を行う（Ｓ４６）。図１０は、本発明に係るリペア工程の一例を示す図面である。図１０に示すように、不良ピクセル１０と正常ピクセル１１とを電導性リンクパターン１２を通じて電気的に連結させてリンクピクセル１３を形成することによってリペア工程を行う。
リペア工程（Ｓ４６）は、図１０に示すように、不良ピクセル１０をそれと隣接して同一な色を示す正常ピクセル１１と電気的にショートまたはリンクさせる方法からなる。このリペア工程（Ｓ４６）は、不良ピクセル１０のピクセル電極にデータ電圧が供給される経路を遮る工程及び正常ピクセル１１と不良ピクセル１０とを電導性リンクパターン１２を用いて電気的にショートまたはリンクさせる工程を含む。
不良ピクセル１０と正常ピクセル１１とが電気的に連結されたリンクピクセル１３で、リンクされた不良ピクセル１０ａはリンクされた正常ピクセル１１ａのデータ電圧を同時に充電する。ところで、リンクピクセル１３は、一つの薄膜トランジスタＴＦＴを通じて、２つのピクセル１０ａ、１１ａに含まれたピクセル電極に電荷が供給されるため、リンクされていない正常ピクセル１４に比べて充電特性が異なるようになる。例えば、リンクピクセル１３とリンクされていない正常ピクセル１４に同一なデータ電圧が供給されるとすると、リンクピクセル１３は、２つのピクセル１０ａ、１１ａに電荷が分散されるため、リンクされていない正常ピクセル１４に比べて電荷充電量が小さくなる。その結果、リンクされていない正常ピクセル１４とリンクピクセル１３に同一なデータ電圧が供給されると、リンクピクセル１３はノーマリホワイトモードで、リンクされていない正常ピクセル１４に比べ更に明るく映される。反面、リンクピクセル１３はノーマリブラックモードで、リンクされていない正常ピクセル１４に比べ更に暗く映される。ノーマリホワイトモードではデータ電圧が小さいほど透過率または階調が高くなり、ノーマリブラックモードではデータ電圧が大きいほど透過率または階調が高くなる。
一般的に、液晶セルのピクセル電極と共通電極が液晶を介して対向する二つの基板上に分離形成され、ピクセル電極と共通電極の間に縦電界が印加されるツイステッドネマチックモード（以下、「ＴＮモード」という。）の液晶表示装置はノーマリホワイトモードで駆動され、液晶セルのピクセル電極と共通電極が同一基板上に形成され、ピクセル電極と共通電極の間に横電界が印加されるインプレインスイッチングモード（以下、「ＩＰＳモード」という。）の液晶表示装置はノーマリブラックモードで駆動される。
リペア工程（Ｓ４６）後に、リンクピクセル１３の位置と充電特性を検査用コンピューターに格納し、リンクピクセル１３の充電特性を補償するための第５補償データを算定する（Ｓ４７）。リンクピクセル１３の充電特性は、リンクピクセル１３の位置によってリンクされていない正常ピクセル１４との輝度差または色差の程度が異なるため、第５補償データは第１〜第４補償データと同様に、位置別、階調別に最適化されるべきである。
以下、図１１Ａ〜図１４Ｃを参照して、本発明に係るリペア工程の多様な実施の形態について説明する。
図１１Ａ〜図１１Ｃは、本発明の第１の実施の形態に係るＴＮモードの液晶表示装置のリペア工程を示す図面である。
図１１Ａ及び図１１Ｂを参照すると、本発明に係るリペア工程は、Ｗ−ＣＶＤ（ｔｕｎｇｓｔｅｎ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）工程を用いてリンクパターン２４を隣接する不良サブピクセル１０のピクセル電極２３Ａと正常サブピクセル１１のピクセル電極２３Ｂ上に直接形成する。
下部基板２５上にはゲートライン２１とデータライン２２が交差し、その交差部に薄膜トランジスタＴＦＴが形成される。薄膜トランジスタＴＦＴのゲート電極はゲートライン２１に電気的に連結され、ソース電極はデータライン２２に電気的に連結される。そして、薄膜トランジスタＴＦＴのドレイン電極はコンタクトホールを通じてピクセル電極２３Ａ、２３Ｂに電気的に連結される。
ゲートライン２１、薄膜トランジスタＴＦＴのゲート電極等を含むゲート金属パターンは、アルミニウム（Ａｌ）、アルミニウムネオジウム（ＡｌＮｄ）等のゲート金属蒸着工程、フォトリソグラフィ工程及びエッチング工程を通じて下部基板２５上に形成される。
データライン２２、薄膜トランジスタＴＦＴのソース及びドレイン電極等を含むソース／ドレイン金属パターンは、クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタニウム（Ｔｉ）等のソース／ドレイン金属蒸着工程、フォトリソグラフィ工程及びエッチング工程を通じてゲート絶縁膜２６上に形成される。
ゲート金属パターンとソース／ドレイン金属パターンとを電気的に絶縁するためのゲート絶縁膜２６は、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）等の無機絶縁膜に形成される。そして、薄膜トランジスタＴＦＴ、ゲートライン２１、データライン２２を覆う保護膜は無機絶縁膜または有機絶縁膜により形成される。
ピクセル電極２３Ａ、２３Ｂは、インジウム・チン・オキサイド（ＩＴＯ）、チン・オキサイド（ＴＯ）、インジウム・ジンク・オキサイド（ＩＺＯ）またはインジウム・チン・ジンク・オキサイド（ＩＴＺＯ）等の透明導電性金属を蒸着する工程、フォトリソグラフィ工程及びエッチング工程を通じて保護膜２７上に形成される。このピクセル電極２３Ａ、２３Ｂには、薄膜トランジスタＴＦＴのターンオンされるスキャニング期間の間、薄膜トランジスタＴＦＴを通じてデータライン２２からデータ電圧が供給される。
リペア工程は、基板合着／液晶注入工程の前の下部基板に対して行う。このリペア工程は、まず、不良サブピクセル１０のピクセル電極２３Ａとデータライン２２との間の電流パスを遮るために、薄膜トランジスタＴＦＴのソース電極とデータライン２２との間、または、薄膜トランジスタＴＦＴのドレイン電極とピクセル電極２３Ａとの間の電流パスをレーザーカッティング工程で断線させる段階を含む。更に、リペア工程は、Ｗ−ＣＶＤ工程を用いて、リンクパターン２４を不良サブピクセル１０のピクセル電極２３Ａと、それと隣接する同一色の正常サブピクセル１１のピクセル電極２３Ｂ、そして、そのピクセル電極２３Ａ、２３Ｂの間の保護膜２７上にタングステン（Ｗ）を直接蒸着させる段階を含む。一方、断線工程とＷ−ＣＶＤ工程の順序は入れ換えてもよい。
Ｗ−ＣＶＤ工程は、図１１Ｃに示すように、Ｗ（ＣＯ）６の雰囲気の下で、ピクセル電極２３Ａ、２３Ｂの何れか一つのピクセル電極上にレーザー光を集光させ、その集光されたレーザー光を他のピクセル電極の方に移動またはスキャニングする段階を含む。そうすると、レーザー光によってＷ（ＣＯ）６からタングステン（Ｗ）が分離され、そのタングステン（Ｗ）がレーザー光のスキャン方向に沿ってピクセル電極２３Ａの一端部、保護膜２７の露出部及びピクセル電極２３Ｂの一端部上に蒸着される。
図１２Ａ〜図１２Ｃは、本発明の第２の実施の形態に係るＴＮモードの液晶表示装置のリペア工程を示す図面である。
図１２Ａ及び図１２Ｂを参照すると、本発明に係る液晶表示装置の下部基板４５は、保護膜４７を介して不良サブピクセル１０のピクセル電極４３Ａの一部分及びそれと隣接する正常サブピクセル１１のピクセル電極４３Ｂの一部分と重畳される電導性のダミーパターン４４を備える。
下部基板４５上にはゲートライン４１とデータライン４２が交差し、その交差部に薄膜トランジスタＴＦＴが形成される。薄膜トランジスタＴＦＴのゲート電極はゲートライン４１に電気的に連結され、ソース電極はデータライン４２に電気的に連結される。そして、薄膜トランジスタＴＦＴのドレイン電極はコンタクトホールを通じてピクセル電極４３Ａ、４３Ｂに電気的に連結される。
ゲートライン４１、薄膜トランジスタＴＦＴのゲート電極等を含むゲート金属パターンは、ゲート金属蒸着工程、フォトリソグラフィ工程及びエッチング工程を通じて下部基板４５上に形成される。
ゲートライン４１は後工程から形成されるダミーパターン４４と重畳されずにダミーパターン４４を囲むように凹パターン４８を含む。
データライン４２、薄膜トランジスタＴＦＴのソース及びドレイン電極、ダミーパターン４４等を含むソース／ドレイン金属パターンは、ソース／ドレイン金属蒸着工程、フォトリソグラフィ工程及びエッチング工程を通じてゲート絶縁膜４６上に形成される。
ダミーパターン４４は、リペア工程の前に、ゲートライン４１、データライン４２及びピクセル電極４３Ａ、４３Ｂと接続されていない島パターンとして形成される。このダミーパターン４４の両端は垂直方向に隣接するピクセル電極４３Ａ、４３Ｂと重畳されるように、レーザー溶接工程によってピクセル電極４３Ａ、４３Ｂと接続される。
ゲート絶縁膜４６は、ゲート金属パターンとソース／ドレイン金属パターンとを電気的に絶縁し、保護膜４７は、ソース／ドレイン金属パターンとピクセル電極４３Ａ、４３Ｂとを電気的に絶縁する。
ピクセル電極４３Ａ、４３Ｂは、透明導電性金属を蒸着する工程、フォトリソグラフィ工程及びエッチング工程を通じて保護膜４７上に形成される。ピクセル電極４３Ａ、４３Ｂは上端の一側から伸張された伸張部４９を含む。この伸張部４９によりピクセル電極４３Ａ、４３Ｂはダミーパターン４４の一端と十分に重畳される。このピクセル電極４３Ａ、４３Ｂには、薄膜トランジスタＴＦＴのターンオンされるスキャニング期間の間、薄膜トランジスタＴＦＴを通じてデータライン４２からデータ電圧が供給される。
リペア工程は、基板合着／液晶注入工程の前の下部基板４５または基板合着／液晶注入工程の後のパネルに対して行う。このリペア工程は、まず、不良ピクセル１０のピクセル電極４３Ａとデータライン４２との間の電流パスを遮るために、薄膜トランジスタＴＦＴのソース電極とデータライン４２との間、または薄膜トランジスタＴＦＴのドレイン電極とピクセル電極４３Ａとの間の電流パスをレーザーカッティング工程で断線させる段階を含む。更に、リペア工程は、レーザー溶接工程を用いて、図１２Ｂに示すように、ダミーパターン４４の両端で隣接するピクセル電極４３Ａ、４３Ｂにレーザーを照射する段階を含む。そうすると、レーザー光によりピクセル電極４３Ａ、４３Ｂ及び保護膜４７が溶けるようになり、その結果、ピクセル電極４３Ａ、４３Ｂがダミーパターン４４と接続される。一方、断線工程とレーザー溶接工程の順序は入れ換えてもよい。図１２Ｃは、レーザー溶接工程の前、保護膜４７により電気的に分離されたピクセル電極４３Ａ、４３Ｂとダミーパターン４４を示す図面である。
図１３Ａ及び図１３Ｂは、本発明に係るＩＰＳモードの液晶表示装置のリペア工程を示す図面である。
図１３Ａ及び図１３Ｂを参照すると、本発明に係るリペア工程は、Ｗ−ＣＶＤ工程を用いてリンクパターン６４を隣接する不良サブピクセル１０のピクセル電極６３Ａと正常サブピクセル１１のピクセル電極６３Ｂ上に直接形成する段階を含む。
下部基板６５上にはゲートライン６１とデータライン６２が交差し、その交差部に薄膜トランジスタＴＦＴが形成される。薄膜トランジスタＴＦＴのゲート電極はゲートライン６１に電気的に連結され、ソース電極はデータライン６２に電気的に連結される。そして、薄膜トランジスタＴＦＴのドレイン電極はコンタクトホールを通じてピクセル電極６３Ａ、６３Ｂに電気的に連結される。
ゲートライン６１、薄膜トランジスタＴＦＴのゲート電極、共通電極６８等を含むゲート金属パターンは、ゲート金属蒸着工程、フォトリソグラフィ工程及びエッチング工程を通じて下部基板６５上に形成される。共通電極６８は全液晶セルに連結され、液晶セルに共通電圧Ｖｃｏｍを印加する。この共通電極６８に印加される共通電圧Ｖｃｏｍとピクセル電極６３Ａ、６３Ｂに印加されるデータ電圧とにより、液晶セルには横電界が印加される。
データライン６２、薄膜トランジスタＴＦＴのソース及びドレイン電極等を含むソース／ドレイン金属パターンは、ソース／ドレイン金属蒸着工程、フォトリソグラフィ工程及びエッチング工程を通じてゲート絶縁膜６６上に形成される。
ピクセル電極６３Ａ、６３Ｂは、透明導電性金属を蒸着する工程、フォトリソグラフィ工程及びエッチング工程を通じて保護膜６７上に形成される。このピクセル電極６３Ａ、６３Ｂには、薄膜トランジスタＴＦＴのターンオンされるスキャニング期間の間、薄膜トランジスタＴＦＴを通じてデータライン６２からデータ電圧が供給される。
リペア工程は基板合着／液晶注入工程の前の下部基板６５に対して行う。このリペア工程は、まず、不良サブピクセル１０のピクセル電極６３Ａとデータライン６２との間の電流パスを遮るために、薄膜トランジスタＴＦＴのソース電極とデータライン６２との間、または、薄膜トランジスタＴＦＴのドレイン電極とピクセル電極６３Ａとの間の電流パスをレーザーカッティング工程で断線させる段階を含む。続いて、リペア工程は、Ｗ−ＣＶＤ工程を用いてリンクパターン６４を不良サブピクセル１０のピクセル電極６３Ａと、それと隣接する同一色の正常サブピクセル１１のピクセル電極６３Ｂ、そして、そのピクセル電極６３Ａ、６３Ｂの間の保護膜６７上にタングステン（Ｗ）を直接蒸着させる段階を含む。一方、断線工程とＷ−ＣＶＤ工程の順序は入れ換えてもよい。
図１４Ａ〜図１４Ｃは、本発明に係るＩＰＳモードの液晶表示装置のリペア工程の他の例を説明するための図面である。図１４Ａ〜図１４Ｃにおいて、データライン等のデータ金属パターン、薄膜トランジスタ、ピクセル電極と共に液晶セルに横電界を印加するための共通電極等は省略される。
図１４Ａ及び図１４Ｂを参照すると、本発明に係る液晶表示装置のゲートライン８１は、ネック部９２、ネック部９２に連結され、面積が拡大されたヘッド部９３、ネック部９２及びヘッド部９３の周りから「Ｃ」字状で除去された開口パターン９１を含む。
ゲートライン８１、及び図示しないＴＦＴのゲート電極、共通電極等を含むゲート金属パターンは、ゲート金属蒸着工程、フォトリソグラフィ工程及びエッチング工程を通じて下部基板８５に形成される。
ピクセル電極８３Ａ、８３Ｂは、透明導電性金属を蒸着する工程、フォトリソグラフィ工程及びエッチング工程を通じて保護膜８７上に形成される。
ゲートライン８１において、ネック部９２はリペア工程においてレーザーカッティング工程により断線される。ヘッド部９３の一端はゲート絶縁膜８６及び保護膜８７を介して不良サブピクセル１０のピクセル電極８３Ａと重畳され、ヘッド部９３の他端はゲート絶縁膜８６及び保護膜８７を介して不良サブピクセル１０と隣接する正常サブピクセル１１のピクセル電極８３Ｂと重畳される。
リペア工程は基板合着／液晶注入工程の前の下部基板８５、または基板合着／液晶注入工程の後のパネルに対して行う。このリペア工程は、まず、不良ピクセル１０のピクセル電極８３Ａとデータラインとの間の電流パスを遮るために、薄膜トランジスタのソース電極とデータラインとの間、または、薄膜トランジスタのドレイン電極とピクセル電極８３Ａとの間の電流パスをレーザーカッティング工程で断線させる段階と、ゲートライン８１のネック部９２を断線させる段階とを含む。続いて、リペア工程は、レーザー溶接工程を用いて、図１４Ｂに示すように、ヘッド部９３の両端で隣接するピクセル電極８３Ａ、８３Ｂにレーザーを照射する段階を含む。そうすると、レーザー光によりピクセル電極８３Ａ、８３Ｂ、保護膜８７、ゲート絶縁膜８６が溶けるようになり、その結果、ヘッド部９３は独立パターンになってゲートライン８１と分離され、ピクセル電極８３Ａ、８３Ｂがヘッド部９３に接続される。一方、断線工程とレーザー溶接工程の順序は入れ換えてもよい。図１４Ｃは、レーザー溶接工程の前、保護膜８７及びゲート絶縁膜８６により電気的に分離されたピクセル電極８３Ａ、８３Ｂとヘッド部９３とを示す図面である。
本発明に係る他のリペア工程は、ゲートライン８１のパターニング工程においてネック部９３を予め除去して、図１２Ａのリンクパターン４４のような独立パターンで形成することにより、リペア工程において、ネック部９３のカッティング工程を省略することもできる。
尚、図１２Ａのダミーパターン４４や図１４Ａのヘッド部９３、ネック部９２及び開口パターン９１は、前述した実施の形態のように、一ピクセル当り一つずつ形成することもできるが、リンクピクセルの電気的接触特性、即ち、接触抵抗を減らすために、一ピクセル当り複数個ずつ形成することもできる。
図７Ａを参照すると、Ｓ３またはＳ４の段階に続いて、本発明は、上/下部基板をシーラント（Ｓｅａｌａｎｔ）やフリットガラス（Ｆｒｉｔ ｇｌａｓｓ）を用いて合着する（Ｓ５）。Ｓ５の段階は、配向膜形成／ラビング工程と基板合着／液晶注入工程を含む。配向膜形成／ラビング工程では、表示パネルの上部基板と下部基板とのそれぞれに配向膜を塗布し、その配向膜をラビング布等にラビングする。基板合着／液晶注入工程では、シーラントを用いて上部基板と下部基板とを合着し、液晶注入口を通じて液晶とスペーサを注入した後、その液晶注入口を封止する。
続いて、基板合着/液晶注入工程の後の表示パネルに各階調のテストデータを印加してテスト画像を表示し、その画像に対して電気／磁気的な検査及び／または肉眼検査を通じてパネル欠陥を検査する（Ｓ６）。ここで、肉眼検査はカメラ等のような光学装備を用いる検査を含む。
Ｓ６の段階からパネル欠陥が検出されると（Ｓ７）、本発明は、パネル欠陥領域の位置情報を検査用コンピューターに格納し、パネル欠陥を補償するための補正を行う（Ｓ８）。Ｓ８の段階は、前述のリペア工程のうち、Ｗ−ＣＶＤ工程を除いて、前述のＳ４の段階と実質的に同一である。
Ｓ７またはＳ８の段階に続いて、基板合着/液晶注入工程の後の表示パネルに駆動回路を実装し、駆動回路が実装された表示パネル及びバックライト等をケースに搭載して表示パネルのモジュール組み立て工程を行う（Ｓ９）。駆動回路の実装工程においては、ゲートドライブ集積回路及びデータドライブ集積回路等の集積回路が実装されたテープキャリアパッケージ（以下、「ＴＣＰ」という。）の出力段を基板上のパッド部に接続させ、ＴＣＰの入力段をタイミングコントローラが実装された印刷回路基板（以下、「ＰＣＢ」という。）と接続させる。ＰＣＢ上には、補償データが格納されるメモリと、このメモリに格納されたデータを用いて表示パネルに供給されるデータを変調し、この変調されたデータを駆動回路に供給する補償回路が実装される。メモリは、データの更新及び消去のできるＥＥＰＲＯＭのような非揮発性メモリを含む。一方、補償回路はタイミングコントローラとワン・チップ化してタイミングコントローラに内蔵させることができ、ドライブ集積回路は、ＴＣＰを用いたテープオートメーテッドボンディング（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式の外に、チップオンガラス（ＣＯＧ）方式等により基板上に直接実装することもできる。
続いて、表示パネルに各階調のテストデータを印加してテスト画像を表示し、その画像に対して電気／磁気的な検査及び／または肉眼検査を通じてパネル欠陥を検査する（Ｓ１０）。ここで、肉眼検査はカメラ等のような光学装備を用いる検査を含む。
Ｓ１０の段階からパネル欠陥が検出されると（Ｓ１１［ＹＥＳ］）、パネル欠陥領域の位置情報を検査用コンピューターに格納し、パネル欠陥を補償するための補正を行う（Ｓ１２）。Ｓ１２の段階は、前述のリペア工程のうち、Ｗ−ＣＶＤ工程を除いて、前述のＳ４の段階と実質的に同一である。
Ｓ１１及びＳ１２の段階に続いて、前述の検査及び補正段階を通じて決定されたパネル欠陥の位置データ及び補償データをＥＥＰＲＯＭに格納する（Ｓ１３）。検査用コンピューターはＲＯＭ記録器を用いて位置データ及び補償データをＥＥＰＲＯＭに供給する。ＲＯＭ記録器は、ユーザーコネクタ（ｕｓｅｒｃｏｎｎｅｃｔｏｒ）を通じてＥＥＰＲＯＭに位置データ及び補償データを伝送することができる。ユーザーコネクタを通じて補償データが直列に伝送され、また、ユーザーコネクタを通じて直列クロックと電源、接地電源等がＥＥＰＲＯＭに伝送される。
尚、パネル欠陥領域においてのデータ変調のために、位置データ及び補償データが格納されるメモリとしては、ＥＥＰＲＯＭの代り、ＥＤＩＤ ＲＯＭ（Ｅｘｔｅｎｄｅｄ Ｄｉｓｐｌａｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ Ｄａｔａ ＲＯＭ）が使用されることができる。ＥＤＩＤ ＲＯＭには販売者／生産者職別情報（ＩＤ）及び基本表示素子の変数及び特性等のようなモニター情報データが格納され、上記モニター情報データが格納される格納空間とは別途の格納空間に上記位置データ及び補償データが格納される。ＥＥＰＲＯＭの代り、ＥＤＩＤ ＲＯＭに補償データを格納する場合、ＲＯＭ記録器はＤＤＣ（Ｄａｔａ Ｄｉｓｐｌａｙ Ｃｈａｎｎｅｌ）を通じて補償データを伝送する。従って、ＥＤＩＤ ＲＯＭを使用する場合にはＥＥＰＲＯＭとユーザーコネクタが除去される可能性があるため、それだけ追加開発費が低減される効果がある。以下、位置データ及び補償データが格納されるメモリとしてＥＥＰＲＯＭを使用する場合を仮定して説明する。勿論、以下の実施の形態の説明において、ＥＥＰＲＯＭとユーザーコネクタはＥＤＩＤ ＲＯＭとＤＤＣに代えることもできる。また、上記位置データ及び補償データの格納のためのメモリとしては、ＥＥＰＲＯＭとＥＤＩＤ ＲＯＭだけではなく、データの更新及び消去のできる他種の非揮発性メモリの使用もできる。
Ｓ１３の段階の後、ＥＤＩＤ ＲＯＭに格納された第１〜第５補償データを用いてテストデータを変調し、その変調されたテストデータを表示パネルに印加して電気/磁気的な検査及び／または肉眼検査を通じてパネル欠陥を検査する（Ｓ１４）。ここで、肉眼検査はカメラ等のような光学装備を用いる検査を含む。
Ｓ１４の段階の検査の結果、良品許容基準値を超過するパネル欠陥が発見されると（Ｓ１５［ＹＥＳ］）、これに対する補正を行う（Ｓ１６）。このＳ１６の段階の補正の対象は、これまでの検査段階から発見されていないパネル欠陥と、これまでの補正段階で算定された補償値の非最適化によって直されなかったパネル欠陥とを含む。例えば、補償データが最適化されていない場合には、これを再算定してＥＥＰＲＯＭに格納されている補償データを更新し、不良ピクセルが新たに検出された場合には、これに対するリペア工程を行ってリンクピクセルを形成し、これに対する補償データを算定してＥＥＰＲＯＭに格納する。この際、リペア工程からＷ−ＣＶＤ工程は除く。
一方、液晶表示装置は、バックライトからの光が液晶表示パネルの入射面の全体に対して均等に入射されないことにより、表示画面上に輝線が表れることがあるが、このようなバックライトによる輝線の場合にも、前述のパネル欠陥と同様に、Ｓ１６の段階で補償データの調整を通じて解決することができる。
Ｓ１４の段階の検査の結果、画質欠陥が発見されない場合（Ｓ１５）、即ち、画質欠陥の程度が良品許容基準値以下で発見されると、その液晶表示装置は良品として判定され出荷される（Ｓ１７）。
前述の検査段階及び補正段階は、製造工程の単純化等の合理的な工程過程のため、その過程の簡素化、または一部工程の省略ができる。
以下、図１５〜図１９Ｅを参照して、補償データの算定方法について詳細に説明する。
本発明の第１の実施の形態に係る補償データの算定方法は次のようである。まず、第１及び第２補償データは、パネル欠陥領域と非欠陥領域がＡ（Ａは、正の自然数）×ΔＬと（Ａ＋１）×ΔＬとの間の輝度差ｄを表す場合、パネル欠陥領域に示されるデータを補償するデータであり、±Ａ×ΔＬの補償値に決定される。そして、第３補償データは、パネル欠陥領域と非欠陥領域の境界部で「０」に決定され、第４補償データは、パネル欠陥領域において、境界線に隣接したピクセル及びこのピクセルを含む偶数ラインに位置したピクセルに対して、隔セル毎に±ｋ（ｋは、Ａ以下の正の自然数）×ΔＬの補償値に決定される。この第４補償データは、境界に隣接した欠陥領域の一番目のピクセルから、境界線からパネル欠陥領域の末端までの１/２距離だけ離れたピクセルに対して適用される。但し、「＋」は輝度増加、「−」は輝度減少を表す。
例えば、図１５に示すように、パネル欠陥領域の輝度が非欠陥領域に比べて「ｄ」だけ低くて、「ｄ」は３ΔＬと４ΔＬとの間にあると仮定する場合、本発明の第１の実施の形態に係る補償データの算定方法は次のようである。
図１６Ａを参照すると、第１補償データ３１１ａはパネル欠陥領域で＋３ΔＬの補償値に決定され、第３補償データ３１２ａはパネル欠陥領域及び非欠陥領域で「０」の補償値に決定される。パネル欠陥領域と境界部の奇数ラインに対する補償データの補償値は、第１補償データ３１１ａと第３補償データ３１２ａとの和である３１３ａに決定される。
図１６Ｂを参照すると、第２補償データ３１１ｂは、パネル欠陥領域において第１補償データと同様に、＋３ΔＬの補償値に決定される。第４補償データ３１２ｂは、非欠陥領域で「０」の補償値に決定され、パネル欠陥領域で境界線に隣接したピクセルに対して＋ｋ×ΔＬ、例えば、＋ΔＬの補償値に決定される。このような第４補償データ３１２ｂは、パネル欠陥領域で境界線に隣接したピクセルを含めて、最大限に境界線からパネル欠陥領域の末端の１/２距離だけ離れたピクセルまで隔セル単位に決定され得る。パネル欠陥領域と境界部の偶数ラインに対する補償データの補償値は、第２補償データ３１１ｂと第４補償データ３１２ｂとの和である３１３ｂに決定される。
このように決定された第１〜第４補償データ３１１ａ、３１１ｂ、３１２ａ、３１２ｂでパネル欠陥領域と境界部でデジタルビデオデータを変調する場合、パネル欠陥領域と境界部の輝度補償結果は図１６Ｃに示すようである。パネル欠陥領域と非欠陥領域で、隣接した奇数ラインと偶数ラインで測定された輝度がそれぞれ３００ａ及び３００ｂのようである場合、図１６Ａに示したような補償データの算定方法によって決定された奇数ラインの補償データ３１３ａをデジタルビデオデータに加えて、奇数ラインの輝度を３１４ａのように補償する。そして、図１６Ｂに示したような補償データの算定方法によって決定された偶数ラインの補償データ３１３ｂをデジタルビデオデータに加えて、偶数ラインの輝度を３１４ｂのように補償する。従って、隣接した両ラインの平均輝度は３１５のように補償される。
図１６Ｄ〜図１６Ｆは、パネル欠陥領域と境界部に配置されたピクセルの各位置に対応して補償データを対応させる具体例を示す図面である。
図１６Ｄ以下の図面で並べられた四角形に区分された空間は表示パネル上のピクセルを意味し、その中に記載された「Ａ」、「＋」及び「ΔＬ」は既定義した通りである。
図１６Ｄを参照すると、第１補償データ３１１ａはパネル欠陥領域で「＋Ａ×ΔＬ」の補償値に決定される。ここで、パネル欠陥領域と非欠陥領域との輝度差が図１５のようである場合、Ａは３である。そして、第３補償データ３１２ａは、パネル欠陥領域と境界部で「０」の補償値に決定される。３１３ａは、第１補償データ３１１ａと第３補償データ３１２ａとの和であり、パネル欠陥領域と境界部の奇数ラインに対する補償データの最終補償値である。
図１６Ｅを参照すると、第２補償データ３１１ｂは、第１補償データ３１１ａのように、パネル欠陥領域で「＋Ａ×ΔＬ」に決定される。第４補償データ３１２ｂは非欠陥領域で「０」に決定され、境界線と隣接したピクセル、即ち、境界部ピクセルに対して「＋ΔＬ」に決定される。３１３ｂは、第２補償データ３１１ｂと第４補償データ３１２ｂとの和であり、パネル欠陥領域と境界部の偶数ラインに対する補償データの最終補償値である。
パネル欠陥領域と境界部で決定された奇数及び偶数ラインの最終補償値３１３ａ、３１３ｂを補償データとして適用し、その補償データを各ピクセルにマッピングした結果は図１６Ｆに示すようである。
本発明の第２の実施の形態に係る補償データの算定方法は次のようである。まず、第１及び第２補償データは、表示パネルで実際に測定されたパネル欠陥領域と非欠陥領域がＡ×ΔＬと（Ａ＋１）×ΔＬとの間の輝度差ｄを表す場合、パネル欠陥領域に示されるデータを補償するデータであり、±Ａ×ΔＬの補償値に決定される。そして、境界部の奇数ラインデータに適用される第３補償データは、境界線の近くのパネル欠陥領域の一部ピクセルと非欠陥領域の近くの一部ピクセルとを含み、隔セル毎に±ｋ×ΔＬの補償値に決定される。境界部の偶数ラインデータに適用される第４補償データは、境界線の近くのパネル欠陥領域の一部ピクセルと非欠陥領域の近くの一部ピクセルとを含み、隔セル毎に±ｋ×ΔＬの補償値に決定される。第３及び第４補償データは、奇数ラインで±ｋ×ΔＬに補償されるピクセルと、それと隣接する偶数ラインで±ｋ×ΔＬに補償されるピクセルとが交互に配置される。即ち、第３及び第４補償データは、ピクセルにマッピングされる際にチェック状に配置される。このような第３及び第４補償データは、最少でパネル欠陥領域と非欠陥領域の境界線に隣接した１ピクセルに適用され、最大で上記境界線からパネル欠陥領域の末端の１/２距離だけ離れたピクセルまで適用される。
例えば、図１５に示すように、パネル欠陥領域の輝度が非欠陥領域に比べて「ｄ」だけ低くて、「ｄ」は３ΔＬと４ΔＬとの間にある場合、本発明の第２の実施の形態に係る補償データの算定方法は次のようである。
図１７Ａを参照すると、第１補償データ３２１ａはパネル欠陥領域で＋３ΔＬの補償値に決定され、第３補償データ３２２ａはパネル欠陥領域と非欠陥領域の境界線に隣接した非欠陥領域のピクセルと、そのピクセルと境界線とを介して隔セル置きに離隔されたパネル欠陥領域のピクセルに対して＋ΔＬの補償値に決定される。第３補償データ３２２ａは、上記境界線と上記パネル欠陥領域の末端までの１/２距離だけ離れたピクセルまで適用され得る。パネル欠陥領域と境界部の奇数ラインに対する補償データの補償値は、第１補償データ３２１ａと第３補償データ３２２ａとの和である３２３ａに決定される。
図１７Ｂを参照すると、第２補償データ３２１ｂは、パネル欠陥領域において＋３ΔＬの補償値に決定され、第４補償データ３２２ｂはパネル欠陥領域と非欠陥領域の境界線に隣接したパネル欠陥領域のピクセルと、そのピクセルと境界線とを介して隔セル置きに離隔された非欠陥領域のピクセルに対して＋ΔＬの補償値に決定される。第４補償データ３２２ｂは、上記境界線と上記パネル欠陥領域の末端までの１/２距離だけ離れたピクセルまで隔セル毎に適用され得る。パネル欠陥領域と境界部の偶数ラインに対する補償データの補償値は、第２補償データ３２１ｂと第４補償データ３２２ｂとの和である３２３ｂに決定される。
このように決定された第１〜第４補償データ３２１ａ、３２１ｂ、３２２ａ、３２２ｂでパネル欠陥領域と境界部でデジタルビデオデータを変調する場合、パネル欠陥領域と境界部の輝度補償結果は図１７Ｃに示すようである。パネル欠陥領域と非欠陥領域で、隣接した奇数ラインと偶数ラインで測定されたそれぞれの輝度が３００ａ及び３００ｂのようである場合、図１７Ａに示したような補償データの算定方法を用いて決定された奇数ラインの補償データ３２３ａをデジタルビデオデータに加えて、奇数ラインの輝度を３２４ａのように補償する。そして、図１７Ｂに示したような補償データの算定方法を用いて決定された偶数ラインの補償データ３２３ｂをデジタルビデオデータに加えて、偶数ラインの輝度を３２４ｂのように補償する。従って、隣接した両ラインの平均輝度は３２５のよう補償される。
図１７Ｄ〜図１７Ｆは、パネル欠陥領域及びその境界部に配置されたピクセルの各位置に対応して補償データを決定する具体例を示す図面である。
図１７Ｄを参照すると、第１補償データ３２１ａはパネル欠陥領域で「＋Ａ×ΔＬ」の補償値に決定される。パネル欠陥領域と非欠陥領域との輝度差が図１５のようである場合、Ａは３である。第３補償データ３２２ａは、非欠陥領域で境界線に隣接したピクセル及びそのピクセルと境界を介して隔セル置きに位置したピクセルに対して「＋ΔＬ」に決定される。３２３ａは、第１補償データ３２１ａと第３補償データ３２２ａとの和として算出されるパネル欠陥領域及び非欠陥領域の奇数ラインに対する補償データを表す。
図１７Ｅを参照すると、第２補償データ３２１ｂは、第１補償データ３２１ａのように、非欠陥領域で「０」の補償値に決定され、パネル欠陥領域で「＋Ａ×ΔＬ」に決定される。そして、第４補償データ３２２ｂはパネル欠陥領域で境界に隣接したピクセル及びそのピクセルと境界を介して隔セル置きに位置したピクセルに対して「＋ΔＬ」に決定される。３２３ｂは、第２補償データ３２１ｂと第４補償データ３２２ｂとの和として算出されるパネル欠陥領域及び非欠陥領域の奇数ラインに対する補償データを表す。
欠陥領域及び非欠陥領域の奇数及び偶数ラインに最終補償値３２３ａ、３２３ｂを補償データとして適用し、その補償データを各ピクセルにマッピングした結果は図１７Ｆに示すようである。
本発明の第３の実施の形態に係る補償データの算定方法は、パネル欠陥領域と非欠陥領域がＡ×ΔＬと（Ａ＋１）×ΔＬとの間の輝度差ｄを表す場合、第１補償データはパネル欠陥領域で＋Ａ×ΔＬの補償値に決定され、第２補償データはパネル欠陥領域で＋（Ａ＋１）×ΔＬの補償値に決定される。そして、第３補償データはパネル欠陥領域で境界に隣接したピクセルに対して−ｋ×ΔＬの補償値に決定され、このピクセルから隔セル置きに離れるピクセル毎にΔＬずつ増加する補償値に決定される。また、非欠陥領域ではパネル欠陥領域の境界に隣接したピクセルと境界を介して隔セル置きに位置したピクセルに対して＋ｋ×ΔＬの補償値に決定され、このピクセルから隔セル置きに離れるピクセル毎にΔＬずつ減少する補償値に決定される。そして、第４補償データは非欠陥領域では境界に隣接したピクセルに対して＋ｋ×ΔＬの補償値に決定され、このピクセルから隔セル置きに離れるピクセル毎にΔＬずつ減少する補償値に決定される。かつ、パネル欠陥領域では非欠陥領域の境界に隣接したピクセルと境界を介して隔セル置きに位置したピクセルに対して−ｋ×ΔＬの補償値に決定され、このピクセルから隔セル置きに離れるピクセル毎にΔＬずつ増加する補償値に決定される。この際、第３及び第４補償データは、パネル欠陥領域及び非欠陥領域において、最小では境界に隣接した１ピクセルに対して、最大では境界からパネル欠陥領域の両末端距離の半分だけ離れたピクセルまでに対して上記補償値に決定され得る。尚、ｋは１/２Ａであることもある。これとは逆に、第３及び第４補償データは、＋ｋ×ΔＬから減少され、非欠陥領域で−ｋ×ΔＬから増加する補償値に決定され得る。
例えば、図９Ａに示すように、パネル欠陥領域の輝度が非欠陥領域の輝度に比べて「ｄ」だけ低くて、「ｄ」は３ΔＬと４ΔＬとの間の値を有する場合、本発明の第３の実施の形態に係る補償データの算定方法は次のようである。
図１８Ａを参照すると、第１補償データ３３１ａはパネル欠陥領域で＋３ΔＬの補償値に決定される。そして、第３補償データ３２２ａはパネル欠陥領域では境界に隣接したピクセルに対して−２ΔＬの補償値に決定され、このピクセルから隔セル置きに離れるピクセル毎にΔＬずつ増加する補償値に決定される。また、非欠陥領域ではパネル欠陥領域の境界に隣接したピクセルと境界を介して隔セル置きに位置したピクセルに対して＋２ΔＬの補償値に決定され、このピクセルから隔セル置きに離れるピクセル毎にΔＬずつ減少する補償値に決定される。第３補償データ３３２ａは、上記ピクセルを含めて最大で境界からパネル欠陥領域の両末端距離の半分だけ離れたピクセルまで隔セル毎に決定され得る。このような第１補償データ３３１ａと第３補償データ３３２ａの補償位置が重畳することによって、第１補償データ３３１ａと第３補償データ３３２ａとの和として算出されるパネル欠陥領域及び非欠陥領域の奇数ラインに対する補償データは３３３ａのようである。
図１８Ｂを参照すると、第２補償データ３３１ｂは第１補償データ３３１ａとは異なり、パネル欠陥領域で＋４ΔＬの補償値に決定される。そして、第４補償データ３３２ｂは非欠陥領域では境界に隣接したピクセルに対して＋２ΔＬの補償値に決定され、このピクセルから隔セル置きに離れるピクセル毎にΔＬずつ減少する補償値に決定される。かつ、パネル欠陥領域では非欠陥領域の境界に隣接したピクセルと境界を介して隔セル置きに位置したピクセルに対して−２ΔＬの補償値に決定され、このピクセルから隔セル置きに離れるピクセル毎にΔＬずつ増加する補償値に決定される。第４補償データ３３２ｂは、上記ピクセルを含めて最大で境界からパネル欠陥領域の両末端距離の半分だけ離れたピクセルまで隔セル毎に決定され得る。このような第２補償データ３３１ｂと第４補償データ３３２ｂの補償位置が重畳することによって、第２補償データ３３１ｂと第４補償データ３３２ｂとの和として算出されるパネル欠陥領域及び非欠陥領域の偶数ラインに対する補償データは３３３ｂのようになる。
このように決定された第１〜第４補償データ３３１ａ、３３１ｂ、３３２ａ、３３２ｂで予測できるパネル欠陥領域と境界部の輝度補償結果は図１８Ｃに示すようである。即ち、パネル欠陥領域及び非欠陥領域で、隣接した奇数ラインと偶数ラインの輝度が３００ａ及び３００ｂのようである場合、３３３ａのように算出される補償データを用いて奇数ラインの輝度を３３４ａのように補償し、３３３ｂのように算出される補償データを用いて偶数ラインの輝度を３３４ｂのように補償すると、その結果として表れる隣接する両ラインの平均輝度は３３５のようになる。
図１８Ｄ〜図１８Ｆは、パネル欠陥領域及びその境界部に配置されたピクセルの各位置に対応して補償データを決定する具体例を示す図面である。
図１８Ｄを参照すると、第１補償データ３３１ａはパネル欠陥領域で「＋Ａ×ΔＬ」の補償値に決定される。ここで、パネル欠陥領域と非欠陥領域との輝度差が図９Ａのようである場合、Ａは３である。そして、第３補償データ３３２ａは、パネル欠陥領域では境界に隣接したピクセルに対して−１/２Ａ×ΔＬの補償値に決定され、このピクセルから隔セル置きに離れるピクセル毎にΔＬずつ増加する補償値に決定される。また、非欠陥領域では、上記パネル欠陥領域の境界に隣接したピクセルと境界を介して隔セル置きに位置したピクセルに対して＋１/２Ａ×ΔＬの補償値に決定され、このピクセルから隔セル置きに離れるピクセル毎にΔＬずつ減少する補償値に決定される。このような第３補償データ３３２ａは、上記ピクセルを含めて、最大で境界からパネル欠陥領域の両末端距離の半分だけ離れたピクセルまで隔セル毎に決定され得る。３３３ａは、第１補償データ３３１ａと第３補償データ３３２ａとの和として算出されるパネル欠陥領域及び非欠陥領域の奇数ラインに対する補償データを表す。
図１８Ｅを参照すると、第２補償データ３３１ｂは、第１補償データ３３１ａとは異なり、パネル欠陥領域で「＋（Ａ＋１）×ΔＬ」の補償値に決定される。そして、第４補償データは非欠陥領域では境界に隣接したピクセルに対して＋１/２Ａ×ΔＬの補償値に決定され、このピクセルから隔セル置きに離れるピクセル毎にΔＬずつ減少する補償値に決定される。また、パネル欠陥領域では、上記非欠陥領域の境界に隣接したピクセルと境界を介して隔セル置きに位置したピクセルに対して−１/２Ａ×ΔＬの補償値に決定され、このピクセルから隔セル置きに離れるピクセル毎にΔＬずつ増加する補償値に決定される。第４補償データ３３２ｂは、上記ピクセルを含めて、最大で境界からパネル欠陥領域の両末端距離の半分だけ離れたピクセルまで隔セル毎に決定され得る。３３３ｂは、第２補償データ３３１ｂと第４補償データ３３２ｂとの和として算出されるパネル欠陥領域及び非欠陥領域の偶数ラインに対する補償データを表す。
欠陥領域及び非欠陥領域の奇数及び偶数ラインに最終補償値３３３ａ及び３３３ｂを補償データとして適用し、その補償データを各ピクセルにマッピングした結果は図１８Ｆに示すようである。
図１９Ａ〜図１９Ｅは、上述した本発明の第３の実施の形態に係る補償データの算定方法を、図１９Ａに示した任意の数値に適用した例を示す図面である。
例えば、図１９Ａに示すように、非欠陥領域の輝度が１２０である場合、パネル欠陥領域の輝度が１１６．５を表すとする。このとき、パネル欠陥領域と非欠陥領域との輝度差ｄが３．５であり、ΔＬは１の値を有すると仮定すると、第１補償データ３３１ａは、図１９Ｂに示すように、非欠陥領域で「０」の補償値に決定され、パネル欠陥領域で「＋３」の補償値に決定される。そして、第３補償データ３３２ａは、パネル欠陥領域では境界に隣接したピクセルに対して−２の補償値に決定され、このピクセルから隔セル置きに離れるピクセル毎に１ずつ増加する補償値に決定される。かつ、非欠陥領域ではパネル欠陥領域の境界に隣接したピクセルと境界を介して隔セル置きに位置したピクセルに対して＋２の補償値に決定され、このピクセルから隔セル置きに離れるピクセル毎に１ずつ減少する補償値に決定される。３３３ａは、第１補償データ３３１ａと第３補償データ３３２ａとの和として算出されるパネル欠陥領域及び非欠陥領域の奇数ラインに対する補償データを表す。
図１９Ｃを参照すると、第２補償データ３３１ｂは、第１補償データ３３１ａのように、非欠陥領域で「０」の補償値に決定され、パネル欠陥領域で「＋４」に決定される。そして、第４補償データは非欠陥領域では境界に隣接したピクセルに対して＋２×ΔＬの補償値に決定され、このピクセルから隔セル置きに離れるピクセル毎に１ずつ減少する補償値に決定される。かつ、パネル欠陥領域では非欠陥領域の境界に隣接したピクセルと境界を介して隔セル置きに位置したピクセルに対して−２の補償値に決定され、このピクセルから隔セル置きに離れるピクセル毎に１ずつ増加する補償値に決定される。このような第４補償データ３３２ｂは、上記ピクセルを含めて、最大で境界線からパネル欠陥領域の両末端の１/２距離だけ離れたピクセルまで隔セル毎に決定され得る。３３３ｂは、第２補償データ３３１ｂと第４補償データ３３２ｂとの和として算出されるパネル欠陥領域及び非欠陥領域の偶数ラインに対する補償データを表す。
欠陥領域及び非欠陥領域の奇数及び偶数ラインに３３３ａ及び３３３ｂのような補償データが適用された結果は図１９Ｄに示すようであり、このように決定された第１〜第４補償データで予測できるパネル欠陥領域及び境界部の輝度補償結果は図１９Ｅに示すようである。
そして、本発明の補償データの算定方法は、リンクピクセルに対する第５補償データを±ｋ×ΔＬの補償値に決定する。リンクピクセルの位置と前述のパネル欠陥領域または境界部の位置が重畳する場合には、前述の第１補償データと第３補償データ、または第２補償データと第４補償データの場合のように、他の補償データと重畳位置に対して合算されてメモリに格納される。
尚、前述の実施の形態においては、前述の段階を順をおって全部経て、補償データを算出することを中心として説明したが、製造工程の単純化等の合理的な工程過程のために、実際の量産過程では実験の繰り返しを通じて欠陥及び境界部ノイズの多様なパターンに対して対応する複数の整形化された補償データのパターンをデータベース化することにより、簡単な検査工程の後、欠陥領域と境界領域との輝度差類型に対応する最適の補償データパターンを整形化されたパターンの中から選択して、一回に最適の補償データを算出することもできる。
以下、本発明の実施の形態に係る画質制御方法について説明する。
本発明の実施の形態に係る画質制御方法は、前述のような過程によって算出されメモリに格納された補償データを用いて、パネル欠陥領域、境界部及びリンクピクセルに示されるデータを調整する補償段階を含む。
本発明の第１の実施の形態に係る補償段階は、パネル欠陥領域、境界部及びリンクピクセルに供給されるデータを補償データで増減させる。例えば、パネル欠陥領域、境界部及びリンクピクセルに対して、位置別、階調別充電特性補償データが次の表１に示すように決定された場合、本発明の第１の実施の形態に係る補償段階は、例えば、「位置１」に供給されるデータが「階調区間２」に当たる「０１００００００（６４）」であると、「０１００００００（６４）」に「０００００１１０（６）」を加算して「位置１」に供給されるデータを「０１０００１１０（７０）」に変調し、「位置２」に供給されるデータが「階調区間３」に当たる「１０００００００（１２８）」であると、「１０００００００（１２８）」に「０００００１１０（６）」を加算して「位置２」に供給されるデータを「１００００１１０（１３４）」に変調する。
Figure 0005361150
本発明の第２の実施の形態に係る補償段階は、パネル欠陥領域、境界部、及びリンクピクセルに表示される赤色Ｒ、緑色Ｇ及び青色Ｂの情報を含むｍ／ｍ／ｍビットのＲ／Ｇ／Ｂデータを輝度Ｙ及び色差Ｕ／Ｖ情報を含むｎ／ｎ／ｎ（ｎは、ｍより大きな自然数）ビットのＹ／Ｕ／Ｖデータに変換し、変換されたｎ／ｎ／ｎビットのＹ／Ｕ／Ｖデータのうち、パネル欠陥領域及び境界部に表示されるＹデータを補償データで増減して変調し、これを再び赤色Ｒ、緑色Ｇ、青色Ｂの情報を含むｍ／ｍ／ｍビットのＲ／Ｇ／Ｂデータに変換する。例えば、８／８／８ビットのＲ／Ｇ／Ｂデータをビット数が拡張された１０／１０／１０ビットのＹ／Ｕ／Ｖデータに変換し、Ｙ／Ｕ／Ｖデータに変換する際、Ｙデータの拡張されたビットに補償データを加算または減算した後、Ｙデータが増減された１０／１０／１０ビットのＹ／Ｕ／Ｖデータを８／８／８ビットのＲ／Ｇ／Ｂデータにまた変換する。
例えば、パネル欠陥領域、境界部、及びリンクピクセルに対して、位置別、階調別補償データが次の表２のように決定された場合、「位置１」に供給される８／８／８ビットのＲ／Ｇ／Ｂデータを１０／１０／１０ビットのＹ／Ｕ／Ｖデータに変換し、変換されたＹデータの上位８ビットが「階調区間２」に当たる「０１００００００（６４）」であると、このＹデータの下位２ビットに「１０（２）」を加算してＹデータを変調し、この変調されたＹデータを含むＹ／Ｕ／Ｖデータをまた８／８／８ビットのＲ／Ｇ／Ｂデータに変換することによりデータを変調する。そして、「位置４」に供給される８／８／８ビットのＲ／Ｇ／Ｂデータを１０／１０／１０ビットのＹ／Ｕ／Ｖデータに変換し、変換されたＹデータの上位８ビットが「階調区間３」に当たる「１０００００００（１２８）」であると、このＹデータの下位２ビットに「１１（３）」を加算してＹデータを変調し、この変調されたＹデータを含むＹ／Ｕ／Ｖデータをまた８／８／８ビットのＲ／Ｇ／Ｂデータに変換することによりデータを変調する。但し、Ｒ/Ｇ/ＢデータとＹ／Ｕ／Ｖデータとの間の変換方法については、後述する本発明に係る液晶表示装置の画質制御方法に対する説明を通じて詳細に説明する。
Figure 0005361150
前述のように、本発明の第２の実施の形態に係る補償段階は、肉眼が色差よりは輝度差に敏感であるということに着目して、パネル欠陥領域、境界部、及びリンクピクセルに示されるＲＧＢビデオデータを輝度成分と色成分に変換し、このうち、輝度情報を含むＹデータのビット数を拡張して、パネル欠陥領域、境界部、及びリンクピクセルの輝度を調整することによって、輝度の微細な調整ができるという利点がある。
本発明の第３の実施の形態に係る補償段階は、補償データをフレームレートコントロール（ＦＲＣ）方法を用いて複数のフレームに分散させ、かつパネル欠陥領域、境界部、及びリンクピクセルに供給されるビデオデータを複数のフレームに分散された補償データで増減させる。ここで、フレームレートコントロールは視感の積分効果を用いる映像制御方法であり、他の色または階調を示すピクセルの時間的配列として、その間の色または階調を表現する映像を作り出す画質制御方法を指す。ピクセルの時間的配列はフレーム期間を単位とする。フレーム期間とは、フィールド期間ともいい、一画面の全ピクセルにデータが印加される一画面の表示期間を指し、このフレーム期間はＮＴＳＣ方式の場合、１/６０秒であり、ＰＡＬ方式の場合、１/５０秒に標準化されている。
本発明の第４の実施の形態に係る補償段階は、補償データをディザリング（Ｄｉｔｈｅｒｉｎｇ）方法を用いて、隣接する複数のピクセルに分散させ、かつパネル欠陥領域、境界部、及びリンクピクセルに供給されるデータを複数のピクセルに分散された補償データを用いて増減させる。ここで、ディザリングは視感の積分効果を用いた映像制御方法であり、他の色または階調を示すピクセルの空間的配列によって、その間の色または階調を表現する映像を作り出す画質制御方法を指す。
本発明の第５の実施の形態に係る補償段階は、補償データをフレームレートコントロール方法を用いて複数のフレームに分散させると共に、ディザリング方法を用いて、隣接する複数のピクセルに分散させ、かつパネル欠陥領域、境界部、及びリンクピクセルに供給されるデータを複数のフレーム及びピクセルに分散されたデータを用いて増減させる。
フレームレートコントロールとディザリング方法について、図２０〜図２３を参照して説明する。
０階調と１階調だけが表示可能なピクセルに構成される画面で１/４階調、１/２階調、３/４階調等のような中間階調を表現しようとする場合、フレームレートコントロール方法では、図２０の（ａ）に示すように、４フレームを一フレームグループとして順次連結させ、４つのフレーム中の１つのフレームの間、いずれか一つのピクセルに対応するデジタルデータに「１」を加算すると、観察者にはそのピクセルからデジタルデータの階調＋１/４階調が感じられる。図２０の（ｂ）に示すように、４つのフレーム中の２つのフレームの間、いずれか一つのピクセルに対応するデジタルデータに「１」を加算すると、観察者にはそのピクセルからデジタルデータの階調＋１/２階調が感じられる。図２０の（ｃ）に示すように、４つのフレーム中の３つのフレームの間、いずれか一つのピクセルに対応するデジタルデータに「１」を加算すると、観察者にはそのピクセルからデジタルデータの階調＋３/４階調が感じられる。
ディザリング方法においては、図２１の（ａ）に示すように、２×２ピクセル構造、即ち、４ピクセルを一ピクセルグループとした一ディザパターンＰｗにおいて、４ピクセルの中の１ピクセルに対応するデジタルデータに「１」を加算すると、観察者にはそのディザパターンＰｗからデジタルデータの階調＋１/４階調が感じられる。図２１の（ｂ）に示すように、ディザパターンＰｗにおいて、４ピクセルの中の２ピクセルに対応するデジタルデータに「１」を加算すると、観察者にはそのディザパターンＰｗからデジタルデータの階調＋１/２階調が感じられる。図２１の（ｃ）に示すように、ディザパターンＰｗにおいて、４ピクセルの中の３ピクセルに対応するデジタルデータに「１」を加算すると、観察者にはそのディザパターンＰｗからデジタルデータの階調＋３/４階調が感じられる。
このようなフレームレートコントロール方法とディザリング方法とを共に用いる方法として、図２２は、２×２ピクセル構造を一ピクセルグループとしたディザパターンと、このディザパターンに対して４フレーム期間を単位としてフレームレートコントロールを同時に適用し、中間階調を表現することを示す。このような２×２ディザパターン及び４フレーム期間を単位としたフレームレートコントロールを行うと、図２２の（ａ）に示すように、４フレーム期間の間、２×２ディザパターンが表現する階調は１/４階調であるため、４フレーム期間の間、観察者には２×２ディザパターンから１/４階調が感じられる。図２２の（ｂ）に示すように、４フレーム期間の間、２×２ディザパターンが表現する階調は１/２階調であるため、４フレーム期間の間、観察者には２×２ディザパターンから１/２階調が感じられる。図２２の（ｃ）に示すように、４フレーム期間の間、２×２ディザパターンが表現する階調は３/４階調であるため、４フレーム期間の間、観察者には２×２ディザパターンから３/４階調が感じられる。
このように、フレームレートコントロールとディザリングとを共に適用する画質制御方法は、フレームレートコントロールから発生され得るフリッカ（Ｆｌｉｃｋｅｒ）とディザリングから発生され得る解像度との低下の問題を解決することができるという利点がある。
フレームレートコントロールにおいてのフレームグループを形成するフレーム数、あるいはディザリングにおいてのディザパターンの大きさ及びディザパターン内の補償ピクセルの位置と個数は、必要に応じて多様に調整することができる。図２３は、８（ピクセル）×８（ピクセル）の大きさを有するディザパターンを８フレームを単位としてフレームレートコントロールする方法を示す例示図である。
例えば、パネル欠陥領域、境界部、及びリンクピクセルに対して、位置別、階調別補償データが次の表３に示すように決定された場合、「位置１」に供給されるデジタルビデオデータが「階調区間２」に当たる「０１００００００（６４）」であると、「０１１（３）」の補償データを用いて、図２３の（ｄ）に示すようなパターンにフレームレートコントロール及びディザリングを行うことによって、「位置１」に供給されるデジタルビデオデータを変調する。また、「位置４」に供給されるデジタルビデオデータが「階調区間３」に当たる「１０００００００（１２８）」であると、「１１０（６）」の補償データを用いて、図２３の（ｇ）に示すようなパターンにフレームレートコントロール及びディザリングを行うことによって、「位置４」に供給されるデジタルビデオデータを変調する。
Figure 0005361150
図２４Ａ〜図２６Ｄは、ディザパターンを用いるフレームレートコントロール方法の他の例を示す図面である。
図２４Ａ〜図２４Ｃは、８（ピクセル）×３２（ピクセル）のディザパターンを用いて、補償値０、１/８、２/８、３/８、４/８、５/８、６/８、７/８、１を入力デジタルビデオデータに加減するフレームレートコントロール方法を示す図面である。各ディザパターンにおいて、黒色は「１」が加算または減算されるピクセルであり、灰色は「０」が加算または減算されるピクセルである。この例において、ディザパターンの大きさである８×３２は多数の実験を通じて決定されたものであり、このディザパターンの大きさでは、同一なパターンが繰り返されても観察者には繰り返しの周期が殆ど感じられなく、互いに異なる補償値を表現するディザパターン間に境界が表れない。従って、それぞれの補償値を表現するディザパターンの大きさを８×３２より大きいディザパターン、例えば、１６×３２、２４×３２、３２×３２、１６×４０、１６×４４の大きさを有するディザパターンを本発明に適用することができる。
それぞれのディザパターン内には、補償値が同一であり、互いに補償値が加減されるピクセルの位置が異なるように決定された４サブディザパターンを含む。図２５Ａ〜図２５Ｄは、それぞれのディザパターンが４サブディザパターンを含む例を示す図面である。例えば、補償値１/８のディザパターンは、図２５Ａに示すような補償値１/８の第１サブディザパターン、図２５Ｂに示すような補償値１/８の第２サブディザパターン、図２５Ｃに示すような補償値１/８の第３サブディザパターン、及び図２５Ｄに示すような補償値１/８の第４サブディザパターンを含む。
ｘを、左から右への順番が１ずつ増加する横方向と仮定し、ｙを、上から下までの順番が１ずつ増加する縦方向と仮定し、かつ、補償値が適用されるピクセルを「Ｐ［ｘ、ｙ］」と仮定する場合、 第１サブディザパターンにおいて、補償値「１」が加算または減算されるピクセルは、図２５Ａに示すように、Ｐ［１、１］、Ｐ［１、５］、Ｐ［２、２］、Ｐ［２、６］、Ｐ［５、３］、Ｐ［５、７］、Ｐ［６、４］、Ｐ［６、８］である。 第２サブディザパターンにおいて、補償値「１」が加算または減算されるピクセルは、図２５Ｂに示すように、Ｐ［３、３］、Ｐ［３、７］、Ｐ［４、４］、Ｐ［４、８］、Ｐ［７、１］、Ｐ［７，５］、Ｐ［８、２］、Ｐ［８，６］であり、第３サブディザパターンにおいて、補償値「１」が加算または減算されるピクセルは、図２５Ｃに示すように、Ｐ［１、３］、Ｐ［１、７］、Ｐ［２、４］、Ｐ［２、８］、Ｐ［５、１］、Ｐ［５、５］、Ｐ［６、２］、Ｐ［６、６］である。そして、第４サブディザパターンにおいて、補償値「１」が加算または減算されるピクセルは、図２５Ｄに示すように、Ｐ［３、１］、Ｐ［３、５］、Ｐ［４、２］、Ｐ［４、６］、Ｐ［７、３］、Ｐ［７、７］、Ｐ［８、４］、Ｐ［８、８］である。
このような補償値１/８のディザパターンは、第１フレーム期間で、上から下へ第１サブディザパターン、第２サブディザパターン、第３サブディザパターン、及び第４サブディザパターンが配置され、上下/左右から補償値が加減されるピクセルのパターンが同一に繰り返されないよう、各サブディザパターンから補償値が加減されるピクセルの位置が左右または上下にシフトされる。このようなサブディザパターンの配置は、図２４Ａ及び図２５Ａ〜図２５Ｄに示すように、各フレーム期間毎に異なるようになる。即ち、第２フレーム期間で、補償値１/８のディザパターンは、上から下へ第２サブディザパターン、第３サブディザパターン、第４サブディザパターン及び第１サブディザパターンが配置され、各サブディザパターンから補償値が加減されるピクセルの位置が左右または上下にシフトされる。第３フレーム期間で、補償値１/８のディザパターンは、上から下へ第３サブディザパターン、第４サブディザパターン、第１サブディザパターン及び第２サブディザパターンが配置され、各サブディザパターンから補償値が加減されるピクセルの位置が左右または上下にシフトされる。そして、第４フレーム期間で、補償値１/８のディザパターンは、上から下へ第４サブディザパターン、第１サブディザパターン、第２サブディザパターン及び第３サブディザパターンが配置され、各サブディザパターンから補償値が加減されるピクセルの位置が左右または上下にシフトされる。第５〜第８フレーム期間の間、補償値１/８のディザパターンは第１〜第４フレーム期間を繰り返す。
補償値１/８のディザパターンと同様に、図２４Ａ〜図２４Ｃ及び図２５Ａ〜図２５Ｄに示すように、２/８ディザパターン、３/８ディザパターン、４/８ディザパターン、５/８ディザパターン、６/８ディザパターン及び７/８ディザパターンは、補償値を「Ｉ」とし、「Ｊ」をサブディザパターンの個数とする場合、補償値がＩ（Ｉは、正の実数）であり、その補償値が加減されるピクセルのパターンが互いに異なるＪ（Ｊは、正の自然数）個のサブディザパターンを含む。そして、このようなディザパターンは、Ｊ個のフレームのそれぞれでサブディザパターンの配置が異なり、Ｊ＋１個のフレーム期間周期に同一な補償値のディザパターンが表れる。
図２６Ａ〜図２６Ｄのディザパターンは、図２４Ａ〜図２４Ｄと同様の条件で設計されたディザパターンの他の例である。
前述のように、本発明に係る補償段階の第３〜第５の実施の形態は、表示装置のデータ処理容量によって表示装置の画面が表現し得る色または階調を更に細分化して表現することのできるフレームレートコントロール及び/またはディザリングのような画質制御方法を通じて、パネル欠陥領域及び境界部の輝度を補償することにより、自然で上品な画質を具現することが可能になるという利点がある。
以下、前述の本発明の画質制御方法を実現するための液晶表示装置について説明する。図２７は、本発明に係る液晶表示装置を示すブロック図である。図２７に示すように、本発明の液晶表示装置は、データの入力を受け、これを変調して液晶表示パネル１０３を駆動する駆動部１０１に供給する補償回路１０５を備える。
図２７を参照すると、本発明の実施の形態に係る液晶表示装置は、データライン１０６と、データライン１０６に交差するゲートライン１０８と、データライン１０６とゲートライン１０８との交差部に形成され、液晶セルＣｌｃを駆動するための薄膜トランジスタＴＦＴとを備える表示パネル１０３と、表示パネル１０３のパネル欠陥の位置に供給される入力データＲｉ／Ｇｉ／Ｂｉを変調し、補正されたデータＲｃ／Ｇｃ／Ｂｃを発生させる補償回路１０５と、データライン１０６に補正されたデータＲｃ／Ｇｃ／Ｂｃを供給するデータ駆動回路１０１と、ゲートライン１０８にスキャン信号を供給するゲート駆動回路１０２と、これら駆動回路１０１、１０２を制御するタイミングコントローラ１０４とを備える。
表示パネル１０３は、二枚の基板（ＴＦＴ基板、カラーフィルター基板）と、この基板の間に注入される液晶分子とを含む。ＴＦＴ基板上に形成されたデータライン１０６とゲートライン１０８は互いに直交する。データライン１０６とゲートライン１０８の交差部に形成されたＴＦＴは、ゲートライン１０８からのスキャン信号に応答して、データライン１０６を経由して供給されるアナログガンマ電圧を液晶セルＣｌｃのピクセル電極に供給する。カラーフィルタ基板上には図示していないブラックマトリクス、カラーフィルタ及び共通電極が形成される。尚、カラーフィルタ基板上に形成される共通電極は、電界印加方式である場合にはＴＦＴ基板上に形成される。ＴＦＴ基板及びカラーフィルタ基板には、互いに垂直の偏光軸を有する偏光板がそれぞれ付着されている。
補償回路１０５は、システムインターフェースから入力データＲｉ／Ｇｉ／Ｂｉの供給を受け、パネル欠陥の位置、即ち、パネル欠陥領域、境界部、及びリンクピクセルに供給される入力データを変調して補正されたデータＲｃ／Ｇｃ／Ｂｃを発生させ、非欠陥領域に供給される入力データはバイパスしてそのまま出力する。補償回路１０５の詳細については、後述する。
タイミングコントローラ１０４は、補償回路１０５を経由して供給される補正されたデジタルビデオデータＲｃ／Ｇｃ／ＢｃをドットクロックＤＣＬＫに合わせてデータ駆動回路１０１に供給すると共に、垂直／水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクロックＤＣＬＫを利用して、ゲート駆動回路１０２を制御するためのゲート制御信号ＧＤＣ、データ駆動回路１０１を制御するためのデータ制御信号ＤＤＣを発生させる。
データ駆動回路１０１は、タイミングコントローラ１０４からデジタル信号として供給される補正されたデータＲｃ／Ｇｃ／Ｂｃをアナログガンマ補償電圧（データ電圧）に変換してデータライン１０６に供給する。
ゲート駆動回路１０２は、データ電圧が供給される水平ラインを選択するスキャン信号をゲートライン１０８に順次供給する。データライン１０６からのデータ電圧はスキャン信号に同期されることによって、１水平ラインの液晶セルＣｌｃに供給される。
以下、図２８〜図３６を参照して、補償回路１０５について詳細に説明する。
図２８は、図２７に示す補償回路１０５の構成を更に具体的に示すブロック図である。図２８を参照すると、本発明に実施の形態に係る補償回路１０５は、表示パネル１０３上のパネル欠陥領域、境界部、及びリンクピクセルの位置データＰＤと補償データＣＤが格納されるＥＥＰＲＯＭ１２２と、ＥＥＰＲＯＭ１２２に格納される位置データＰＤと補償データＣＤを用いて、外部システムから供給される入力データＲｉ／Ｇｉ／Ｂｉを変調することにより補償されたデータＲｃ／Ｇｃ／Ｂｃを発生させる補償部１２１と、補償回路１０５と外部システムとの通信のためのインタフェース回路１２４と、インタフェース回路１２４を経由してＥＥＰＲＯＭ１２２に格納されるデータが一時格納されるレジスタ１２３とを備える。
ＥＥＰＲＯＭ１２２には、液晶表示パネル１０３上のパネル欠陥領域、境界部、及びリンクピクセルの位置のそれぞれを指示する位置データＰＤ及びパネル欠陥領域、境界部、及びリンクピクセルのそれぞれに対する補償データＣＤが格納される。補償データＣＤは、前述の第１〜第５補償データを含む。ＥＥＰＲＯＭ１２２は外部システムから印加される電気的信号により位置データＰＤ及び補償データＣＤの更新ができる。
インタフェース回路１２４は、補償回路１０５と外部システム間の通信のための構成として、このインタフェース回路１２４は、ＩＩＣ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）等の通信標準プロトコル規格に合わせて設計されている。外部システムにおいては、このインタフェース回路１２４を通じてＥＥＰＲＯＭ１２２に格納されたデータを読み取るか、修正することができる。即ち、ＥＥＰＲＯＭ１２２に格納された位置データＰＤ及び補償データＣＤは、工程上の変化、適用モデル間の差異等のような理由により更新が要求され、使用者は更新しようとする位置データＵＰＤ及び補償データＵＣＤを外部システムから供給してＥＥＰＲＯＭ１２２に格納されたデータを修正することができる。
レジスタ１２３には、ＥＥＰＲＯＭ１２２に格納された位置データＰＤ及び補償データＣＤを更新するため、インタフェース回路１２４を通じて伝送される更新しようとする位置データＵＰＤ及び補償データＵＣＤが一時格納される。
補償部１２１は、ＥＥＰＲＯＭ１２２に格納された位置データＰＤ及び補償データＣＤを用いてパネル欠陥領域、境界部、及びリンクピクセルに供給される入力データＲｉ／Ｇｉ／Ｂｉを調整して補正されたデータＲｃ／Ｇｃ／Ｂｃを発生させる。
図２９〜図３６は、図２８に示す補償部１２１の多様な実施の形態を示す図面である。
図２９は、図２８に示す補償部１２１の第１の実施の形態を具体的に示すブロック図である。図２９を参照すると、本発明の第１の実施の形態に係る補償部１２１は、位置判断部２８１、階調判断部２８２Ｒ、２８２Ｇ、２８２Ｂ、アドレス生成部２８３Ｒ、２８３Ｇ、２８３Ｂ、及び演算器２８５Ｒ、２８５Ｇ、２８５Ｂを備える。但し、図２９及びその以下の図面において、Ｒ、Ｇ、Ｂは赤（Ｒ）、緑（Ｇ）、青（Ｂ）毎の構成を意味する。
位置判断部２８１は、垂直／水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクロックＤＣＬＫを用いて入力データＲｉ／Ｇｉ／Ｂｉの液晶表示パネル１０３上の表示位置を判断する。
階調判断部２８２Ｒ、２８２Ｇ、２８２Ｂは、入力データＲｉ／Ｇｉ／Ｂｉの階調または入力データＲｉ／Ｇｉ／Ｂｉの階調が含まれる階調区間を分析する。
アドレス生成部２８３Ｒ、２８３Ｇ、２８３Ｂは、ＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂに格納された位置データと位置判断部２８１及び階調判断部２８２Ｒ、２８２Ｇ、２８２Ｂから供給される入力データＲｉ／Ｇｉ／Ｂｉの表示位置及び階調情報を用いて、ＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂから補償データＣＤＲ、ＣＤＧ、ＣＤＢを読み取るためのリードアドレスを生成し、このリードアドレスをＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂに供給する。リードアドレスによってＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂから出力される補償データＣＤＲ、ＣＤＧ、ＣＤＢは演算器２８５Ｒ、２８５Ｇ、２８５Ｂに供給される。
演算器２８５Ｒ、２８５Ｇ、２８５Ｂは、入力データＲｉ/Ｇｉ/Ｂｉを補償データＣＤＲ、ＣＤＧ、ＣＤＢを用いて増減して、補正されたデータＲｃ、Ｇｃ、Ｂｃを発生させる。尚、演算器２８５Ｒ、２８５Ｇ、２８５Ｂは、加算器、減算器の外にも入力データＲｉ/Ｇｉ/Ｂｉに補償データＣＤＲ、ＣＤＧ、ＣＤＢを乗算または除算する乗算器または除算器を含むこともできる。
図３０は、図２８に示す補償部１２１の第２の実施の形態を具体的に示すブロック図である。図３０を参照すると、本発明の第２の実施の形態に係る補償部１２１は、ＲＧＢ−ＹＵＶ変換器２０６、位置判断部２０１、階調判断部２０２、アドレス生成部２０３、演算器２０５及びＹＵＶ−ＲＧＢ変換器２０７とを備える。このような補償部１２１は、赤色（Ｒ）、緑色（Ｇ）及び青色差（Ｂ）情報を含むｍ/ｍ/ｍビットのＲ/Ｇ/Ｂ入力データＲｉ/Ｇｉ/Ｂｉを輝度Ｙ及び色Ｕ、Ｖの情報を含むｎ/ｎ/ｎ（ｎは、ｍより大きな自然数）ビットのＹ/Ｕ/ＶデータＹｉ、Ｕｉ、Ｖｉに変換し、ｎビットのＹデータＹｉをＥＥＰＲＯＭ１２２Ｙに格納された第１補償データＣＤＹを用いて増減して、補正されたＹデータＹｃを発生させ、補正されたＹデータＹｃ及び未補正されたＵ/ＶデータＵｉ、Ｖｉを赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の情報を含むｍ/ｍ/ｍビットの補正されたデータＲｃ、Ｇｃ、Ｂｃに変換する。
ＲＧＢ−ＹＵＶ変換器２０６は、ｍ/ｍ/ｍビットのＲ/Ｇ/Ｂデータを有する入力データＲｉ/Ｇｉ/Ｂｉを変数とする次式の数１〜数３を用いて、ｎ/ｎ/ｎビットの輝度情報Ｙｉと色差情報Ｕｉ/Ｖｉとを算出する。
［数１］
Ｙｉ＝０．２９９Ｒｉ＋０．５８７Ｇｉ＋０．１１４Ｂｉ
［数２］
Ｕｉ＝−０．１４７Ｒｉ−０．２８９Ｇｉ＋０．４３６Ｂｉ
＝０．４９２（Ｂｉ−Ｙｉ）
［数３］
Ｖｉ＝０．６１５Ｒｉ−０．５１５Ｇｉ− ０．１００Ｂｉ
＝０．８７７（Ｒｉ−Ｙｉ）
位置判断部２０１は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクロックＤＣＬＫを用いて入力データＲｉ/Ｇｉ/Ｂｉの表示位置を判断する。
階調判断部２０２は、ＲＧＢ−ＹＵＶ変換器２０６からの輝度情報Ｙｉに基づいて入力データＲｉ/Ｇｉ/Ｂｉの階調を分析する。
アドレス生成部２０３は、ＥＥＰＲＯＭ１２２Ｙに格納されたパネル欠陥領域の位置データと位置判断部２０１及び階調判断部２０２から供給される入力データＲｉ／Ｇｉ／Ｂｉの表示位置及び階調情報を用いて、ＥＥＰＲＯＭ１２２Ｙから第１補償データＣＤＹを読み取るためのリードアドレスを生成し、このリードアドレスをＥＥＰＲＯＭ１２２Ｙに供給する。リードアドレスによってＥＥＰＲＯＭ１２２Ｙから出力される補償データＣＤＹは演算器２０５に供給される。
演算器２０５は、ＲＧＢ−ＹＵＶ変換器２０６からのｎビット輝度情報ＹｉにＥＥＰＲＯＭ１２２Ｙからの補償データＣＤＹを加算または減算し、パネル欠陥領域に表示される入力データＲｉ/Ｇｉ/Ｂｉの輝度を変調する。ここで、演算器２０５は、加算器、減算器の他にもｎビット輝度情報Ｙｉに補償データを乗算または除算する乗算器または除算器を含むこともできる。
ＹＵＶ−ＲＧＢ変換器２０７は、演算器２０５により変調された輝度情報ＹｃとＲＧＢ−ＹＵＶ変換器２０６からの色差情報Ｕｉ/Ｖｉを変数とする次式の数４〜数６を用いて、ｍ/ｍ/ｍビットの変調されたデータＲｃ/Ｇｃ/Ｂｃを算出する。
［数４］
Ｒｃ＝Ｙｃ＋１．１４０Ｖｉ
［数５］
Ｇｃ＝Ｙｃ−０．３９５Ｕｉ−０．５８１Ｖｉ
［数６
Ｂｃ＝Ｙｃ＋２．０３２Ｕｉ
前述のように、本発明の第２の実施の形態に係る補償部１２１は、ビット数が拡張されて更に細分化された階調情報を含むｎビットの輝度情報Ｙｉを補償データを用いて増減することにより、入力データＲｉ/Ｇｉ/Ｂｉのパネル欠陥領域、境界部、及びリンクピクセルに表示される輝度を微細に調整することができる。
図３１は、図２８に示す補償部１２１の第３の実施の形態を具体的に示すブロック図である。図３１を参照すると、本発明の第３の実施の形態に係る補償部１２１は、位置判断部１４１、階調判断部１４２Ｒ、１４２Ｇ、１４２Ｂ、アドレス生成部１４３Ｒ、１４３Ｇ、１４３Ｂ及びＦＲＣ制御器１４５Ｒ、１４５Ｇ、１４５Ｂとを備える。このような補償部１２１は、ＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂに格納された補償データＣＤＲ、ＣＤＧ、ＣＤＢを用いて、パネル欠陥領域、境界部、及びリンクピクセルに供給される入力データＲｉ/Ｇｉ/Ｂｉをフレームレートコントロール方法を用いて変調する。
位置判断部１４１は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクロックＤＣＬＫを用いて入力データＲｉ/Ｇｉ/Ｂｉの液晶表示パネル１０３上の表示位置を判断し、入力データＲｉ/Ｇｉ/Ｂｉの表示位置に対する情報をアドレス生成部１４３Ｒ、１４３Ｇ、１４３Ｂに供給する。
階調判断部１４２Ｒ、１４２Ｇ、１４２Ｂは、入力データＲｉ/Ｇｉ/Ｂｉの階調または入力データＲｉ/Ｇｉ/Ｂｉの階調が含まれる階調区間を分析し、これに対する情報をアドレス生成部１４３Ｒ、１４３Ｇ、１４３Ｂに供給する。
アドレス生成部１４３Ｒ、１４３Ｇ、１４３Ｂは、ＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂに格納されたパネル欠陥領域の位置データ、位置判断部１４１の位置判断の結果及び階調判断部１４２Ｒ、１４２Ｇ、１４２Ｂの階調判断の結果に基づいて、ＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂから補償データＣＤＲ、ＣＤＧ、ＣＤＢを読み取るためのリードアドレスを生成し、このリードアドレスをＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂに供給する。リードアドレスによってＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂから出力される補償データＣＤＲ、ＣＤＧ、ＣＤＢはＦＲＣ制御部１４５Ｒ、１４５Ｇ、１４５Ｂに供給される。
ＦＲＣ制御部１４５Ｒ、１４５Ｇ、１４５Ｂは、ＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂからの補償データＣＤＲ、ＣＤＧ、ＣＤＢを複数のフレームに分散させ、かつ分散された補償データＣＤＲ、ＣＤＧ、ＣＤＢを用いてパネル欠陥領域に表示される入力データＲｉ/Ｇｉ/Ｂｉを増減する。このＦＲＣ制御部１４５Ｒ、１４５Ｇ、１４５Ｂは、赤色データを補正するための第１ＦＲＣ制御部１４５Ｒ、緑色データを補正するための第２ＦＲＣ制御部１４５Ｇ、及び青色データを補正するための第３ＦＲＣ制御部１４５Ｂを含む。
図３２は、図３１に示す補償部１２１の第１ＦＲＣ制御部１４５Ｒを具体的に示すブロック図である。図３２を参照すると、第１ＦＲＣ制御部１４５Ｒは、補償値判定部１５３、フレーム数感知部１５１及び演算器１５４を備える。
補償値判定部１５３は、Ｒ補償値を判定し、その補償値をフレーム数に応じて割られた値にＦＲＣデータＦＤを発生させる。この補償値判定部１５３は、Ｒ補償データＣＤＲによってＦＲＣデータＦＤが自動に出力されるようにプログラミングされてある。例えば、補償値判定部１５３には、２進データに表現されるＲ補償データＣＤＲが「００」であると０階調、「０１」であると１/４階調、「１０」であると１/２階調、「１１」であると３/４階調に対する補償値として認識されるように予めプログラミングされてあり、図２０に示すように、ＦＲＣ制御のための単位フレームを４フレームとする場合、補償値判定部１５３は「０１」のＲ補償データＣＤＲが供給されると、図２０の（ａ）に示すように、第１〜第４フレームの中のいずれか一つのフレームに１階調が加算されるように、加算される一つのフレームに「１」のＦＲＣデータＦＤを発生させ、残りの３つのフレームに「０」のＦＲＣデータＦＤを発生させる。この際、補償値判定部１５３は、Ｒ補償データＣＤＲが分散されるフレームをそれぞれ異なるように指定する複数のＦＲＣパターンを決定することができる。
フレーム数感知部１５１は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥの中の何れか一つ以上を用いてフレーム数を感知する。例えば、フレーム数感知部１５１は垂直同期信号Ｖｓｙｎｃをカウントしてフレーム数を感知することができる。
演算器１５４は、パネル欠陥領域に供給されるＲ入力データＲｉをＦＲＣデータＦＤを用いて増減して補正されたＲデータＲｃを発生させる。
また、第１ＦＲＣ制御部１４５Ｒには、補正されるＲ入力データＲｉとＲ補償データＣＤＲがそれぞれ異なるデータ伝送回線を経由して供給されるか、補正されるＲ入力データＲｉとＲ補償データＣＤＲが併合され、同一な回線に供給されることができる。例えば、補正されるＲ入力データＲｉが８ビットの「０１００００００」であり、Ｒ補償データＣＤＲが３ビットの「０１１」である場合、「０１００００００」と「０１１」がそれぞれ異なるデータ伝送回線を経由して第１ＦＲＣ制御部１４５Ｒに供給されるか、「０１０００００００１１」の１１ビットデータに併合されて第１ＦＲＣ制御部１４５Ｒに供給されることができる。このように補正されるＲ入力データＲｉとＲ補償データＣＤＲが１１ビットデータに併合されて第１ＦＲＣ制御部１４５Ｒに供給される場合、 第１ＦＲＣ制御部１４５Ｒは１１ビットデータの中、上位８ビットを補正されるＲ入力データＲｉとして認識し、下位３ビットをＲ補償データＣＤＲとして認識してＦＲＣ制御を行う。尚、上記「０１００００００」と「０１１」が併合された「０１０００００００１１」のデータを生成する方法の一例として、「０１００００００」の最下位ビットにダミービット「０００」を加えて「０１０００００００００」に変換し、それに「０１１」を加算して「０１０００００００１１」のデータを生成する方法がある。
第２及び第３ＦＲＣ制御部１４５Ｇ、１４５Ｂは、第１ＦＲＣ制御部１４５Ｒと実質的に同一な回路構成を有する。従って、第２及び第３ＦＲＣ制御部１４５Ｇ、１４５Ｂについての詳細な説明は省略する。
前述のように、本発明の第３の実施の形態に係る補償部１２１によると、Ｒ、Ｇ、Ｂデータのそれぞれが８ビットであり、フレームレートコントロールのための単位フレームを４つのフレームに構成して補償値を時間的に分散させる場合には、パネル欠陥領域に表示されるデータをＲ、Ｇ、Ｂのそれぞれに対して１０２１階調に細分化された補償値で微細に調整することができる。
図３３は、図２８に示す補償部１２１の第４の実施の形態を具体的に示すブロック図である。図３３を参照すると、本発明の第４の実施の形態に係る補償部１２１は、位置判断部１６１、階調判断部１６２Ｒ、１６２Ｇ、１６２Ｂ、アドレス生成部１６３Ｒ、１６３Ｇ、１６３Ｂ及びディザリング制御部１６５Ｒ、１６５Ｇ、１６５Ｂとを備える。このような補償部１２１は、ＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂに格納された補償データＣＤＲ、ＣＤＧ、ＣＤＢを用いて、パネル欠陥領域に供給される入力データＲｉ/Ｇｉ/Ｂｉをディザリング方法を用いて変調する。
位置判断部１６１は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクロックＤＣＬＫを用いて入力データＲｉ/Ｇｉ/Ｂｉの液晶表示パネル１０３上の表示位置を判断する。
階調判断部１６２Ｒ、１６２Ｇ、１６２Ｂは、入力データＲｉ/Ｇｉ/Ｂｉの階調または入力データＲｉ/Ｇｉ/Ｂｉの階調が含まれる階調区間を分析する。
アドレス生成部１６３Ｒ、１６３Ｇ、１６３Ｂは、ＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂに格納されたパネル欠陥領域の位置データと位置判断部１６１及び階調判断部１６２Ｒ、１６２Ｇ、１６２Ｂから供給される入力データＲｉ/Ｇｉ/Ｂｉの表示位置及び階調情報を用いて、ＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂから補償データＣＤＲ、ＣＤＧ、ＣＤＢを読み取るためのリードアドレスを生成し、このリードアドレスをＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂに供給する。リードアドレスによってＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂから出力される補償データＣＤＲ、ＣＤＧ、ＣＤＢはディザリング制御部１６５Ｒ、１６５Ｇ、１６５Ｂに供給される。
ディザリング制御部１６５Ｒ、１６５Ｇ、１６５Ｂは、ＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂからの補償データＣＤＲ、ＣＤＧ、ＣＤＢを複数のピクセルを含む単位ウィンドー内の各ピクセルに分散させ、かつ分散された補償データＣＤＲ、ＣＤＧ、ＣＤＢを用いてパネル欠陥領域に表示される入力データＲｉ/Ｇｉ/Ｂｉを増減する。このディザリング制御部１６５Ｒ、１６５Ｇ、１６５Ｂは、赤色データを補正するための第１ディザリング制御部１６５Ｒ、緑色データを補正するための第２ディザリング制御部１６５Ｇ、及び青色データを補正するための第３ディザリング制御部１６５Ｂを含む。
図３４は、図３３に示す第１ディザリング制御部１６５Ｒを具体的に示すブロック図である。図３４を参照すると、第１ディザリング制御部１６５Ｒは、補償値判定部１７３、ピクセル位置感知部１７２及び演算器１７４を備える。
補償値判定部１７３は、Ｒ補償値を判定し、その補償値を単位ウィンドー内に含まれたピクセルに分散される値にディザリングデータＤＤを発生させる。この補償値判定部１７３は、Ｒ補償データＣＤＲによってディザリングデータＤＤが自動に出力されるようにプログラミングされてある。例えば、補償値判定部１７３には、２進データに表現されるＲ補償データＣＤＲが「００」であると０階調、「０１」であると１/４階調、「１０」であると１/２階調、「１１」であると３/４階調に対する補償値として認識されるように予めプログラミングされてある。これにより、図２１に示すように、４ピクセルを含む単位ウィンドーに対してディザリングを行う場合、補償値判定部１７３は「０１」のＲ補償データＣＤＲが供給されると、図２１の（ａ）に示すように、単位ウィンドー内の一つのピクセル位置で「１」をディザリングデータＤＤとして発生させ、残りの３つのピクセル位置で「０」をディザリングデータＤＤとして発生させる。この際、補償値判定部１７３は、単位ウィンドー内でＲ補償データＣＤＲが分散されるピクセル位置をそれぞれ異なるように指定する複数のディザパターンを決定することができる。
ピクセル位置感知部１７２は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥの中の何れか一つ以上を用いてピクセル位置を感知する。例えば、ピクセル位置感知部１７２は水平同期信号ＨｓｙｎｃとドットクロックＤＣＬＫをカウントしてピクセル位置を感知することができる。
演算器１７４は、入力データＲｉ/Ｇｉ/ＢｉをディザリングデータＤＤを用いて増減して第１補正されたＲデータＲｃを発生させる。
また、第１ディザリング制御部１６５Ｒには、補正されるＲ入力データＲｉとＲ補償データＣＤＲがそれぞれ異なるデータ伝送回線を経由して供給されるか、補正されるＲ入力データＲｉとＲ補償データＣＤＲが併合され、同一な回線に供給されることができる。例えば、補正されるＲ入力データＲｉが８ビットの「０１００００００」であり、Ｒ補償データＣＤＲが３ビットの「０１１」である場合、「０１００００００」と「０１１」がそれぞれ異なるデータ伝送回線を経由して第１ディザリング制御部１６５Ｒに供給されるか、「０１０００００００１１」の１１ビットデータに併合されて第１ディザリング制御部１６５Ｒに供給されることができる。このように補正されるＲ入力データＲｉとＲ補償データＣＤＲが１１ビットデータに併合されて第１ディザリング制御部１６５Ｒに供給される場合、 第１ディザリング制御部１６５Ｒは１１ビットデータの中、上位８ビットを補正されるＲ入力データＲｉとして認識し、下位３ビットをＲ補償データＣＤＲとして認識してディザリング制御を行う。尚、上記「０１００００００」と「０１１」が併合された「０１０００００００１１」のデータを生成する方法の一例として、「０１００００００」の最下位ビットにダミービット「０００」を加えて「０１０００００００００」に変換し、それに「０１１」を加算して「０１０００００００１１」のデータを生成する方法がある。
第２及び第３ディザリング制御部１６５Ｇ、１６５Ｂは、第１ディザリング制御部１６５Ｒと実質的に同一な回路構成を有する。従って、第２及び第３ディザリング制御部１６５Ｇ、１６５Ｂについての詳細な説明は省略する。
前述のように、本発明の第４の実施の形態に係る補償部１２１によると、Ｒ、Ｇ、Ｂデータのそれぞれが８ビットであり、ディザリングのための単位ウィンドーを４つのピクセルに構成して補償値を空間的に分散させる場合には、パネル欠陥領域に表示されるデータをＲ、Ｇ、Ｂのそれぞれに対して１０２１階調に細分化された補償値に微細に調整することができる。
図３５は、図２８に示す補償部１２１の第５の実施の形態を具体的に示すブロック図である。図３５を参照すると、本発明の第５の実施の形態に係る補償部１２１は、位置判断部１８１、階調判断部１８２Ｒ、１８２Ｇ、１８２Ｂ、アドレス生成部１８３Ｒ、１８３Ｇ、１８３Ｂ及びＦＲＣ/ディザリング制御部１８５Ｒ、１８５Ｇ、１８５Ｂを備える。このような補償部１２１は、ＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂに格納された補償データＣＤＲ、ＣＤＧ、ＣＤＢを用いて、パネル欠陥領域に供給される入力データＲｉ/Ｇｉ/Ｂｉをフレームレートコントロール及びディザリング方法を用いて変調する。
位置判断部１８１は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクロックＤＣＬＫを用いて入力データＲｉ/Ｇｉ/Ｂｉの液晶表示パネル１０３上の表示位置を判断する。
階調判断部１８２Ｒ、１８２Ｇ、１８２Ｂは、入力データＲｉ/Ｇｉ/Ｂｉの階調または入力データＲｉ/Ｇｉ/Ｂｉの階調が含まれる階調区間を分析する。
アドレス生成部１８３Ｒ、１８３Ｇ、１８３Ｂは、ＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂに格納されたパネル欠陥領域の位置データと位置判断部１８１及び階調判断部１８２Ｒ、１８２Ｇ、１８２Ｂから供給される入力データＲｉ/Ｇｉ/Ｂｉの表示位置及び階調情報を用いて、ＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂから補償データＣＤＲ、ＣＤＧ、ＣＤＢを読み取るためのリードアドレスを生成し、このリードアドレスをＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂに供給する。リードアドレスによってＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂから出力される補償データＣＤＲ、ＣＤＧ、ＣＤＢはＦＲＣ/ディザリング制御部１８５Ｒ、１８５Ｇ、１８５Ｂに供給される。
ＦＲＣ/ディザリング制御部１８５Ｒ、１８５Ｇ、１８５Ｂは、ＥＥＰＲＯＭ１２２Ｒ、１２２Ｇ、１２２Ｂからの補償データＣＤＲ、ＣＤＧ、ＣＤＢを図２３〜図２６のディザパターンを用いて、ディザパターン内のピクセルに分散させると共に、複数のフレーム期間に分散させ、かつ分散された補償データＣＤＲ、ＣＤＧ、ＣＤＢを用いてパネル欠陥領域に表示される入力データＲｉ/Ｇｉ/Ｂｉを増減する。このＦＲＣ/ディザリング制御部１８５Ｒ、１８５Ｇ、１８５Ｂは、赤色データを補正するための第１ＦＲＣ/ディザリング制御部１８５Ｒ、緑色データを補正するための第２ＦＲＣ/ディザリング制御部１８５Ｇ、及び青色データを補正するための第３ＦＲＣ/ディザリング制御部１８５Ｂを含む。
図３６は、図３５に示す第１ＦＲＣ/ディザリング制御部１８５Ｒを具体的に示すブロック図である。図３６を参照すると、第１ＦＲＣ/ディザリング制御部１８５Ｒは、補償値判定部１９３、フレーム数感知部１９１、ピクセル位置感知部１９２及び演算器１９４を備える。
補償値判定部１９３は、Ｒ補償値を判定し、その補償値を単位ウィンドー内に含まれたピクセルと複数のフレーム期間の間に分散される値にＦＲＣ/ディザリングデータＦＤＤを発生させる。この補償値判定部１９３は、Ｒ補償データＣＤＲによってＦＲＣ/ディザリングデータＦＤＤが自動に出力されるようにプログラミングされる。例えば、補償値判定部１９３には、２進データに表現されるＲ補償データＣＤＲが「００」であると０階調、「０１」であると１/４階調、「１０」であると１/２階調、「１１」であると３/４階調に対する補償値として認識されるように予めプログラミングされてある。また、補償値判定部１９３は、４つのフレームを含む単位フレームをフレームレートコントロール単位とし、４つのピクセルを含む単位ウィンドーをディザリング単位とするフレームレートコントロール及びディザリングを行う場合、「０１」のＲ補償データＣＤＲが供給されると、図２２の（ａ）に示したように、４つのフレーム期間の間、単位ウィンドー内で１つのピクセル位置に「１」をＦＲＣ/ディザリングデータＦＤＤとして発生させ、残りの３つのピクセル位置に「０」をＦＲＣ/ディザリングデータＦＤＤとして発生させ、「１」が発生されるピクセルの位置をフレーム毎に変更させる。この際、補償値判定部１９３は、Ｒ補償データＣＤＲが分散されるフレームのそれぞれを異なるように指定する複数のＦＲＣパターン及び単位ウィンドー内で、Ｒ補償データＣＤＲが分散されるピクセル位置のそれぞれを異なるように指定する複数のディザパターンを決定することができる。
フレーム数感知部１９１は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥの中の何れか一つ以上を用いてフレーム数を感知する。例えば、フレーム数感知部１９１は垂直同期信号Ｖｓｙｎｃをカウントしてフレーム数を感知することができる。
ピクセル位置感知部１９２は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥの中の何れか一つを用いてピクセル位置を感知する。例えば、ピクセル位置感知部１９２は水平同期信号ＨｓｙｎｃとドットクロックＤＣＬＫをカウントしてピクセル位置を感知することができる。
演算器１９４は、Ｒ入力データＲｉをＦＲＣ/ディザリングデータＦＤＤを用いて増減して補正されたＲデータＲｃを発生させる。
また、第１ＦＲＣ/ディザリング制御部１８５Ｒには、補正されるＲ入力データＲｉとＲ補償データＣＤＲがそれぞれ異なるデータ伝送回線を経由して供給されるか、補正されるＲ入力データＲｉとＲ補償データＣＤＲが併合され、同一な回線に供給されることができる。例えば、補正されるＲ入力データＲｉが８ビットの「０１００００００」であり、Ｒ補償データＣＤＲが３ビットの「０１１」である場合、「０１００００００」と「０１１」がそれぞれ異なるデータ伝送回線を経由してＦＲＣ/ディザリング制御部１８５に供給されるか、「０１０００００００１１」の１１ビットデータに併合されてＦＲＣ/ディザリング制御部１８５に供給されることができる。このように補正されるＲ入力データＲｉとＲ補償データＣＤＲが１１ビットデータに併合されてＦＲＣ/ディザリング制御部１８５に供給される場合、ＦＲＣ/ディザリング制御部１８５は１１ビットデータの中、上位８ビットを補正されるＲ入力データＲｉとして認識し、下位３ビットをＲ補償データＣＤＲとして認識してＦＲＣ/ディザリング制御を行う。尚、上記「０１００００００」と「０１１」が併合された「０１０００００００１１」のデータを生成する方法の一例として、「０１００００００」の最下位ビットにダミービット「０００」を加えて「０１０００００００００」に変換し、それに「０１１」を加算して「０１０００００００１１」のデータを生成する方法がある。
第２及び第３ＦＲＣ/ディザリング制御部１８５Ｇ、１８５Ｂは、第１ＦＲＣ/ディザリング制御部１８５Ｒと実質的に同一な回路構成を有する。従って、第２及び第３ＦＲＣ/ディザリング制御部１８５Ｇ、１８５Ｂについての詳細な説明は省略する。
前述のように、本発明の第５の実施の形態に係る補償部１２１は、Ｒ、Ｇ、Ｂデータのそれぞれが８ビットであり、４つのフレームをフレームレートコントロールの単位フレームとし、ディザリングのための単位ウィンドーを４つのピクセルに構成して補償値を時間的及び空間的に分散させる場合には、パネル欠陥領域に表示されるデータをＲ、Ｇ、Ｂのそれぞれに対してフリッカと解像度の低下が殆どなしに１０２１階調に細分化された補償値に微細に調整することができる。
前述の補償部１２１を通じて補正されたデータＲｃ、Ｇｃ、Ｂｃは、タイミングコントローラ１０４及びデータ駆動回路１０１を経由して液晶表示パネル１０３に供給され、画質補正された画像を表示する。
但し、前述の本発明の実施の形態に係る平板表示装置とその画質制御方法は、液晶表示装置を中心として説明されたが、アクティブマトリクス有機発光ダイオードＯＬＥＤのような他の平板表示装置にも類似適用され得る。
以上、説明した内容を通じて、当業者であれば本発明の技術思想を逸脱しない範囲内で種々なる変更および修正が可能であることが分かる。従って、本発明の技術的範囲は、明細書の詳細な説明に記載した内容に限定されるものではなく、特許請求の範囲により定めなければならない。
表示パネルの多様な形状のパネル欠陥領域を示す図面である。 表示パネルの多様な形状のパネル欠陥領域を示す図面である。 表示パネルの多様な形状のパネル欠陥領域を示す図面である。 表示パネルの多様な形状のパネル欠陥領域を示す図面である。 表示パネルの多様な形状のパネル欠陥領域を示す図面である。 暗点化された不良ピクセルの階調別認知程度を示す図面である。 暗点化された不良ピクセルの階調別認知程度を示す図面である。 暗点化された不良ピクセルの階調別認知程度を示す図面である。 本発明に係る平板表示装置の製造方法を段階的に示すフローチャートである。 本発明に係る平板表示装置の製造方法を段階的に示すフローチャートである。 ガンマ特性曲線を示す図面である。 表示パネルのパネル欠陥領域と非欠陥領域の境界部から表れる輝度特性を説明するための図面である。 表示パネルのパネル欠陥領域と非欠陥領域の境界部から表れる輝度特性を説明するための図面である。 表示パネルのパネル欠陥領域と非欠陥領域の境界部から表れる輝度特性を説明するための図面である。 本発明の実施の形態に係るリペア工程を概略的に説明するための図面である。 本発明に係るＴＮモードの液晶表示装置のリペア工程の一例を示す図面である。 本発明に係るＴＮモードの液晶表示装置のリペア工程の一例を示す図面である。 本発明に係るＴＮモードの液晶表示装置のリペア工程の一例を示す図面である。 本発明に係るＴＮモードの液晶表示装置のリペア工程の他の例を示す図面である。 本発明に係るＴＮモードの液晶表示装置のリペア工程の他の例を示す図面である。 本発明に係るＴＮモードの液晶表示装置のリペア工程の他の例を示す図面である。 本発明に係るＩＰＳモードの液晶表示装置のリペア工程の一例を示す図面である。 本発明に係るＩＰＳモードの液晶表示装置のリペア工程の一例を示す図面である。 本発明に係るＩＰＳモードの液晶表示装置のリペア工程の他の例を示す図面である。 本発明に係るＩＰＳモードの液晶表示装置のリペア工程の他の例を示す図面である。 本発明に係るＩＰＳモードの液晶表示装置のリペア工程の他の例を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本発明に係る補償データ算定方法の多様な実施の形態を示す図面である。 本願発明のフレームレートコントロール方法に係る画質制御方法を説明するための図面である。 本願発明のディザリング方法に係る画質制御方法を説明するための図面である。 本願発明のフレームレートコントロール/ディザリング方法に係る画質制御方法を説明するための図面である。 本願発明の８×８ディザパターンを用いるフレームレートコントロール方法に係る画質制御方法を説明するための図面である。 本願発明の８×３２ディザパターンを用いるフレームレートコントロール方法に係る画質制御方法を説明するための図面である。 本願発明の８×３２ディザパターンを用いるフレームレートコントロール方法に係る画質制御方法を説明するための図面である。 本願発明の８×３２ディザパターンを用いるフレームレートコントロール方法に係る画質制御方法を説明するための図面である。 図２４Ａに示す１/８ディザパターン内に配置されたサブディザパターンを示す図面である。 図２４Ａに示す１/８ディザパターン内に配置されたサブディザパターンを示す図面である。 図２４Ａに示す１/８ディザパターン内に配置されたサブディザパターンを示す図面である。 図２４Ａに示す１/８ディザパターン内に配置されたサブディザパターンを示す図面である。 本願発明の８×３２ディザパターンを用いるフレームレートコントロール方法に係る他の画質制御方法を説明するための図面である。 本願発明の８×３２ディザパターンを用いるフレームレートコントロール方法に係る他の画質制御方法を説明するための図面である。 本願発明の８×３２ディザパターンを用いるフレームレートコントロール方法に係る他の画質制御方法を説明するための図面である。 本願発明の８×３２ディザパターンを用いるフレームレートコントロール方法に係る他の画質制御方法を説明するための図面である。 本発明の実施の形態に係る液晶表示装置を示すブロック図である。 図２７に示す補償回路の構成を更に具体的に示すブロック図である。 図２８に示す補償部の第１の実施形態を具体的に示すブロック図である。 図２８に示す補償部の第２の実施形態を具体的に示すブロック図である。 図２８に示す補償部の第３の実施形態を具体的に示すブロック図である。 図３１に示す第１ＦＲＣ制御部を具体的に示すブロック図である。 図２８に示す補償部の第４の実施形態を具体的に示すブロック図である。 図３３に示す第１ディザリング制御部を具体的に示すブロック図である。 図２８に示す補償部の第５の実施形態を具体的に示すブロック図である。 図３５に示す第１ＦＲＣ/ディザリング制御部を具体的に示すブロック図である。
符号の説明
１０１：データ駆動回路
１０２：ゲート駆動回路
１０３：表示パネル
１０４：タイミングコントローラ
１０５：補償回路
１０６：データライン
１０８：ゲートライン
１２１：補償部
１２２、１２２Ｒ、１２２Ｇ、１２２Ｂ、１２２Ｙ：メモリ
１２３：レジスタ
１２４：インタフェース回路
１４１、１６１、１８１、２０１、２８１：位置判断部
１４２Ｒ、１４２Ｇ、１４２Ｂ、１６２Ｒ、１６２Ｇ、１６２Ｂ、１８２Ｒ、１８２Ｇ、１８２Ｂ、２０２、２８２Ｒ、２８２Ｇ、２８２Ｂ：階調判断部
１４３Ｒ、１４３Ｇ、１４３Ｂ、１６３Ｒ、１６３Ｇ、１６３Ｂ、１８３Ｒ、１８３Ｇ、１８３Ｂ、２０３、２８３Ｒ、２８３Ｇ、２８３Ｂ：アドレス生成部
１４５Ｒ、１４５Ｇ、１４５Ｂ：ＦＲＣ制御部
１５１、１９１、２５１：フレーム数感知部
１５３、１７３、１９３：補償値判定部
１５４、１７４、１９４、２０５、２８５Ｒ、２８５Ｇ、２８５Ｂ：演算器
１６５Ｒ、１６５Ｇ、１６５Ｂ：ディザリング制御部
１８５Ｒ、１８５Ｇ、１８５Ｂ：ＦＲＣ/ディザリング制御部
１７２、１９２：ピクセル位置感知部
２０６：ＲＧＢ−ＹＵＶ変換器
２０７：ＹＵＶ−ＲＧＢ変換器

Claims (34)

  1. 表示パネルの検査工程により規定される、非欠陥領域、多数のピクセルを含むパネル欠陥領域、及び輝度または色度が補正されたパネル欠陥領域と前記非欠陥領域との間の境界線と、その境界線の周りの一定領域を含む線状又はブロック状の境界部を含み、一つの不良ピクセルと、前記不良ピクセルと隣接する一つの正常ピクセルが電気的に相互リンクされた少なくとも一つのリンクピクセルを有する前記表示パネル；
    前記パネル欠陥領域において、前記境界線に対して垂直方向の奇数ラインに示されるデータを補償するための第１補償データ、前記パネル欠陥領域において、前記境界線に対して前記垂直方向の偶数ラインに示されるデータを補償するための第２補償データ、前記第１及び第２補償データを用いて前記輝度または色度が補正されたパネル欠陥領域と前記非欠陥領域との間の前記境界部に表れる境界部ノイズ補償するための、前記境界部に含まれた奇数ラインに示されるデータを補償するための第３補償データ、前記境界部の偶数ラインに示されるデータを補償するための第４補償データ、及び、一つの薄膜トランジスタを通じて、前記リンクピクセルに含まれた前記一つの不良ピクセル及び前記隣接する一つの正常ピクセルを充電する、前記リンクピクセルにの充電特性と、リンクされていない一つの正常サブピクセルとの充電特性差を補償するための、前記リンクピクセルに示されるデータを補償するための第５補償データが格納されたメモリ；
    前記第１〜第５補償データの各々を用いて、前記パネル欠陥領域、前記境界部、及び前記リンクピクセルに示されるデータを調整する補償部；及び
    前記補償部によって調整されたデータを用いて前記表示パネルを駆動する駆動部；
    を備え、
    同一階調に対して、
    前記第１補償データは隣接したピクセル間に互いに同一な補償値として算定され、前記第２補償データは隣接したピクセル間に互いに同一な補償値として算定され、前記第１及び第２補償データは、前記奇数及び前記偶数ラインと垂直方向に隣接したピクセル間に互いに異なる又は同一な補償値として算定され、
    前記第３補償データは、隣接したピクセル間に互いに異なる補償値として算定され、前記第４補償データは、隣接したピクセル間に互いに異なる補償値として決定され、前記第３及び第４補償データは、前記奇数及び前記偶数ラインと垂直方向に隣接したピクセル間に互いに異なる補償値として算定され、
    前記第３及び第４補償データは、前記パネル欠陥領域と前記境界部が重畳する位置で、前記第１及び第２補償データの補償値より小さな補償値を有することを特徴とする平板表示装置。
  2. 前記境界部は、前記パネル欠陥領域の一側端に形成される第１境界部と、前記パネル欠陥領域の他側端に形成される第２境界部とを含み、
    前記第３及び第４補償データは、前記境界部に沿って配置されたピクセルを含めて、前記第１境界部から前記第２境界部までの１/２距離内に配置されたピクセルのデータに対して適用されることを特徴とする請求項１に記載の平板表示装置。
  3. 前記第３及び第４補償データは、前記境界部に含まれた前記パネル欠陥領域の縁部の輝度を減少させて、前記境界部に含まれた前記非欠陥領域の縁部の輝度を増加させる補償値として算定されることを特徴とする請求項１に記載の平板表示装置。
  4. 前記第３及び第４補償データは、前記境界部に含まれた前記パネル欠陥領域の縁部の輝度を増加させて、前記境界部に含まれた前記非欠陥領域の縁部の輝度を減少させる補償値として算定されることを特徴とする請求項１に記載の平板表示装置。
  5. 前記第１〜第５補償データの補償値は、前記パネル欠陥領域、前記境界部、及び前記リンクピクセルが重畳する位置で合算されることを特徴とする請求項１に記載の平板表示装置。
  6. 前記パネル欠陥領域、前記境界部、及び前記リンクピクセルが重畳する位置で、前記第１〜第４補償データの補償値は前記第５補償データの補償値より小さいことを特徴とする請求項１に記載の平板表示装置。
  7. 前記第１及び第２補償データは、前記パネル欠陥領域の位置と前記パネル欠陥領域に示されるデータの階調値に応じて異なることを特徴とする請求項１に記載の平板表示装置。
  8. 前記第３及び第４補償データは、前記境界部内のピクセル位置と前記境界部領域に示されるデータの階調値に応じて異なることを特徴とする請求項１に記載の平板表示装置。
  9. 前記第５補償データは、前記リンクピクセルの位置と前記リンクピクセルに示されるデータの階調値に応じて異なることを特徴とする請求項１に記載の平板表示装置。
  10. 前記補償部は、前記パネル欠陥領域、前記境界部及び前記リンクピクセルに示されるデータを前記第１〜第５補償データの各々を用いて増減させることを特徴とする請求項１に記載の平板表示装置。
  11. 前記補償部は、
    前記パネル欠陥領域、前記境界部及び前記リンクピクセルに示されるｍ（ｍは、自然数）ビットの赤色データ、ｍビットの緑色データ及びｍビットの青色データからｎビット（ｎは、ｍより大きな自然数）の輝度情報及び色差情報を抽出し、前記ｎビットの輝度情報を前記第１〜第５補償データの各々で増減させて変調されたｎビットの輝度情報を発生させ、
    前記変調されたｎビットの輝度情報と、未変調の前記色差情報とを用いて、ｍビットの変調された赤色データ、ｍビットの変調された緑色データ、及びｍビットの変調された青色データを発生させることを特徴とする請求項１に記載の平板表示装置。
  12. 前記補償部は、
    前記第１〜第５補償データをフレーム期間単位に分散させ、
    かつ前記パネル欠陥領域、前記境界部、及び前記リンクピクセルに供給されるデータを前記分散された第１〜第５補償データの各々を用いて増減させることを特徴とする請求項１に記載の平板表示装置。
  13. 前記補償部は、
    前記第１〜第５補償データをディザパターン内のピクセルに分散させ、
    かつ前記パネル欠陥領域、前記境界部、及び前記リンクピクセルに供給されるデータを前記分散された第１〜第５補償データの各々を用いて増減させることを特徴とする請求項１に記載の平板表示装置。
  14. 前記補償部は、
    前記第１〜第５補償データをディザパターン内のピクセルに分散させると共に、前記ディザパターンを複数のフレーム期間に分散させ、
    かつ前記パネル欠陥領域、前記境界部、及び前記リンクピクセルに供給されるデータを前記第１〜第５補償データの各々を用いて増減させることを特徴とする請求項１に記載の平板表示装置。
  15. 前記ディザパターンの補償値は互いに異なり、
    前記複数のディザパターンのそれぞれは、補償値が同一であり、補償ピクセルの位置が互いに異なる複数のサブディザパターンを含むことを特徴とする請求項１４に記載の平板表示装置。
  16. 前記補償値を「Ｉ」（Ｉは、正の実数）とし、前記サブディザパターンの個数を「Ｊ」（Ｊは、自然数）とする場合、前記補償値がＩである前記ディザパターンは、前記補償値がＩであり、前記補償ピクセルの位置が互いに異なるＪ個のサブディザパターンを含み、前記Ｊ個のフレームのそれぞれでサブディザパターンの配置が異なることを特徴とする請求項１４に記載の平板表示装置。
  17. 前記ディザパターンのサブディザパターンの配置は、Ｊ＋１個のフレーム期間単位に同一となることを特徴とする請求項１６に記載の平板表示装置。
  18. 平板表示装置の画質制御方法において、
    表示パネルの検査工程及びリペア工程を通じて、前記表示パネルの多数のピクセルを含むパネル欠陥領域において、前記パネル欠陥領域と非欠陥領域との間の境界線に対して垂直方向の、奇数ラインに示されるデータを補償するための第１補償データ、前記パネル欠陥領域において、前記境界線に対して前記垂直方向の、偶数ラインに示されるデータを補償するための第２補償データ、前記表示パネルの検査工程により、前記第１及び第２補償データを用いて輝度または色度が補正されたパネル欠陥領域と前記非欠陥領域との間の前記境界線と、その境界線の周りの一定領域を含む境界部に表れる境界部ノイズ補償するための、前記境界部に含まれた奇数ラインに示されるデータを補償するための第３補償データ、前記境界部に含まれた偶数ラインに示されるデータを補償するための第４補償データ、及び前記表示パネルにおいて、一つの不良ピクセルと、前記不良ピクセルと隣接する一つの正常ピクセルが電気的に相互リンクされたリンクピクセルに示されるデータを補償するための第５補償データを算定する段階；
    前記第１〜第５補償データをメモリに格納する段階；
    前記メモリに格納された前記第１〜第５補償データの各々を用いて、前記パネル欠陥領域、前記境界を含む一定領域及び前記リンクピクセルに示されるデータを調整する補償段階；及び
    前記補償段階によって調整されたデータを用いて前記表示パネルを駆動する段階；
    を含み、
    同一階調に対して、
    前記第１補償データは隣接したピクセル間に互いに同一な補償値として算定され、前記第２補償データは隣接したピクセル間に互いに同一な補償値として算定され、前記第１及び第２補償データは、前記奇数及び前記偶数ラインと垂直方向に隣接したピクセル間に互いに異なる又は同一な補償値として算定され、
    前記第３補償データは、前記奇数ラインの中で隣接したピクセル間に互いに異なる補償値として算定され、前記第４補償データは、前記偶数ラインの中で隣接したピクセル間に互いに異なる補償値として算定され、前記第３及び第４補償データは、前記奇数及び偶数ラインと垂直方向に隣接したピクセル間に互いに異なる補償値として算定され、
    前記第３及び第４補償データは、前記パネル欠陥領域と前記境界部が重畳する位置で、前記第１及び第２補償データの補償値より小さな補償値を有し、
    前記第５補償データは、一つの薄膜トランジスタを通じて、前記リンクピクセルに含まれた前記一つの不良ピクセル及び前記隣接する一つの正常ピクセルを充電する、前記リンクピクセルにの充電特性と、リンクされていない一つの正常サブピクセルとの充電特性差を補償するための補償値を有することを特徴とする平板表示装置の画質制御方法。
  19. 前記境界部は、前記パネル欠陥領域の一側端に形成される第１境界部と、前記パネル欠陥領域の他側端に形成される第２境界部とを含み、
    前記第３及び第４補償データは、前記第１及び第２境界部と、前記第１境界部から前記第２境界部までの１/２距離内に配置されたピクセルのデータに対して適用されることを特徴とする請求項１８に記載の平板表示装置の画質制御方法。
  20. 前記第３及び第４補償データは、前記境界部に含まれた前記パネル欠陥領域の縁部の輝度を減少させて、前記境界部に含まれた前記非欠陥領域の縁部の輝度を増加させる補償値に決定されることを特徴とする請求項１９に記載の平板表示装置の画質制御方法。
  21. 前記第３及び第４補償データは、前記境界部に含まれた前記パネル欠陥領域の縁部の輝度を増加させて、前記境界部に含まれた前記非欠陥領域の縁部の輝度を減少させる補償値に決定されることを特徴とする請求項１９に記載の平板表示装置の画質制御方法。
  22. 前記第１〜第５補償データは、前記パネル欠陥領域、前記境界部、及び前記リンクピクセルの中、いずれか一つ以上が重畳する位置で互いに合算されることを特徴とする請求項１８に記載の平板表示装置の画質制御方法。
  23. 前記パネル欠陥領域、前記境界部、及び前記リンクピクセルが重畳する位置で、前記第１〜第４補償データは前記第５補償データより輝度補償の程度が小さな補償値として算定されることを特徴とする請求項１８に記載の平板表示装置の画質制御方法。
  24. 前記第１及び第２補償データは、前記パネル欠陥領域の表示位置と前記パネル欠陥領域に示されるデータの階調値に応じて異なることを特徴とする請求項１８に記載の平板表示装置の画質制御方法。
  25. 前記第３及び第４補償データは、前記境界部の表示位置と前記境界部に示されるデータの階調に応じて異なることを特徴とする請求項１８に記載の平板表示装置の画質制御方法。
  26. 前記第５補償データは、前記リンクピクセルの位置と前記リンクピクセルに示されるデータの階調に応じて異なるように決定されることを特徴とする請求項１８に記載の平板表示装置の画質制御方法。
  27. 前記補償段階は、
    前記パネル欠陥領域、前記境界部及び前記リンクピクセルに示されるデータを前記第１〜第５補償データを用いて調整することを特徴とする請求項１８に記載の平板表示装置の画質制御方法。
  28. 前記補償段階は、
    前記パネル欠陥領域、前記境界部及び前記リンクピクセルに示されるｍ（ｍは、自然数）ビットの赤色データ、ｍビットの緑色データ及びｍビットの青色データからｎビット（ｎは、ｍより大きな自然数）の輝度情報及び色差情報を算出する段階；
    前記ｎビットの輝度情報を前記第１〜第５補償データを用いて調整し、調整されたｎビットの輝度情報を発生させる段階；及び
    前記調整されたｎビットの輝度情報と、未調整の前記色差情報とを用いて、ｍビットの調整された赤色データ、ｍビットの調整された緑色データ、及びｍビットの調整された青色データを発生させる段階；
    を含むことを特徴とする請求項１８に記載の平板表示装置の画質制御方法。
  29. 前記補償段階は、
    前記第１〜第５補償データをフレーム期間単位に分散させる段階と、
    前記パネル欠陥領域、前記境界部及び前記リンクピクセルに示されるデータを前記分散された補償データを用いて増減させる段階とを含むことを特徴とする請求項１８に記載の平板表示装置の画質制御方法。
  30. 前記補償段階は、
    前記第１〜第５補償データをディザパターン内のピクセルに分散させる段階と、
    前記パネル欠陥領域、前記境界部及び前記リンクピクセルに示されるデータを前記分散された補償データを用いて増減させる段階とを含むことを特徴とする請求項１８に記載の平板表示装置の画質制御方法。
  31. 前記補償段階は、
    前記第１〜第５補償データをディザパターン内のピクセルに分散させると共に、前記ディザパターンを複数のフレーム期間に分散させる段階と、
    前記パネル欠陥領域、前記境界部及び前記リンクピクセルに供給されるデータを前記第１〜第５補償データを用いて増減させる段階とを含むことを特徴とする請求項１８に記載の平板表示装置の画質制御方法。
  32. 前記ディザパターンの補償値は互いに異なり、
    前記複数のディザパターンのそれぞれは、補償値が同一であり、補償ピクセルの位置が互いに異なる複数のサブディザパターンを含むことを特徴とする請求項３１に記載の平板表示装置の画質制御方法。
  33. 前記補償値を「Ｉ」（Ｉは正の実数）とし、前記サブディザパターンの個数を「Ｊ」（Ｊは自然数）とする場合、前記補償値がＩである前記ディザパターンは、前記補償値がＩであり、前記補償ピクセルの位置が互いに異なるＪ個のサブディザパターンを含み、前記Ｊ個のフレームのそれぞれでサブディザパターンの配置が異なることを特徴とする請求項３２に記載の平板表示装置の画質制御方法。
  34. 前記ディザパターンのサブディザパターンの配置は、Ｊ＋１個のフレーム期間単位に同一となることを特徴とする請求項３３に記載の平板表示装置の画質制御方法。
JP2007172972A 2006-06-29 2007-06-29 平板表示装置とその画質制御方法 Active JP5361150B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060059330A KR101243800B1 (ko) 2006-06-29 2006-06-29 평판표시장치와 그 화질제어 방법
KR10-2006-0059330 2006-06-29

Publications (2)

Publication Number Publication Date
JP2008009438A JP2008009438A (ja) 2008-01-17
JP5361150B2 true JP5361150B2 (ja) 2013-12-04

Family

ID=39011472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007172972A Active JP5361150B2 (ja) 2006-06-29 2007-06-29 平板表示装置とその画質制御方法

Country Status (4)

Country Link
US (1) US7889188B2 (ja)
JP (1) JP5361150B2 (ja)
KR (1) KR101243800B1 (ja)
CN (1) CN101097674B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101182327B1 (ko) * 2006-06-29 2012-09-24 엘지디스플레이 주식회사 평판표시장치와 그 화질제어 방법
KR101329074B1 (ko) * 2006-06-29 2013-11-12 엘지디스플레이 주식회사 평판표시장치의 화질제어 장치 및 방법
US8189017B2 (en) * 2007-03-29 2012-05-29 Lg Display Co., Ltd. Apparatus and method for controlling picture quality of flat panel display
US8610705B2 (en) * 2007-11-12 2013-12-17 Lg Display Co., Ltd. Apparatus and method for driving liquid crystal display device
KR101385476B1 (ko) * 2008-08-26 2014-04-29 엘지디스플레이 주식회사 표시 결함을 보상하기 위한 영상 표시 장치
JP5557178B2 (ja) * 2008-11-21 2014-07-23 Ｎｌｔテクノロジー株式会社 液晶表示装置及び輝点抑制方法
JP5384184B2 (ja) 2009-04-23 2014-01-08 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
KR101291799B1 (ko) * 2009-05-29 2013-07-31 엘지디스플레이 주식회사 입체영상 표시장치
JP2012185149A (ja) * 2011-02-17 2012-09-27 Ricoh Co Ltd 欠陥検査装置及び欠陥検査処理方法
WO2013031867A1 (ja) * 2011-08-31 2013-03-07 シャープ株式会社 表示装置及びその駆動方法
US8958049B2 (en) * 2012-07-10 2015-02-17 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal display panel and repair method thereof
KR102051633B1 (ko) * 2013-05-27 2019-12-04 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동 방법
KR102123979B1 (ko) * 2013-12-09 2020-06-17 엘지디스플레이 주식회사 리페어 구조를 갖는 유기발광표시장치
US9230316B2 (en) * 2013-12-31 2016-01-05 Shenzhen China Star Optoelectronics Technology Co., Ltd Defect inspection device for display panel and method for the same
KR102148487B1 (ko) * 2014-05-08 2020-08-26 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그의 리페어 방법
US9672768B2 (en) * 2014-06-24 2017-06-06 Xi'an Novastar Tech Co., Ltd. Luminance-chrominance calibration production line of LED display module
KR102313063B1 (ko) * 2014-07-29 2021-10-15 삼성디스플레이 주식회사 표시 장치
US10192477B2 (en) * 2015-01-08 2019-01-29 Lighthouse Technologies Limited Pixel combination of full color LED and white LED for use in LED video displays and signages
CN106129202B (zh) * 2015-10-04 2018-06-12 美科米尚技术有限公司 发光二极管与其制作方法
CN105244004B (zh) * 2015-11-23 2018-05-25 深圳市华星光电技术有限公司 控制板及具有该控制板的液晶显示器
JP2017129781A (ja) * 2016-01-21 2017-07-27 株式会社メガチップス 色むら補正装置及び色むら補正方法
CN106328095B (zh) * 2016-08-31 2018-10-09 南京巨鲨显示科技有限公司 一种灰阶扩展自适应增强方法
KR20180058266A (ko) * 2016-11-23 2018-06-01 삼성디스플레이 주식회사 표시 장치 및 이의 휘도 보상 방법
CN107515481B (zh) * 2017-08-29 2020-09-11 惠科股份有限公司 一种显示面板的检测方法和装置
US10950679B1 (en) * 2017-09-07 2021-03-16 Apple Inc. Display having vertically driven gate and data paths
CN107644410B (zh) * 2017-09-29 2020-05-19 上海天马有机发光显示技术有限公司 图像处理方法、图像处理装置、图像处理系统及显示装置
CN107610143B (zh) * 2017-09-29 2020-05-19 上海天马有机发光显示技术有限公司 图像处理方法、图像处理装置、图像处理系统及显示装置
CN107564446A (zh) * 2017-09-30 2018-01-09 深圳市华星光电半导体显示技术有限公司 一种面板点灯机、面板点灯测试系统及测试方法
KR102441479B1 (ko) * 2017-12-27 2022-09-13 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
CN108460346B (zh) * 2018-02-09 2020-06-19 厦门美图移动科技有限公司 指纹识别方法及装置
CN114495796A (zh) * 2022-02-23 2022-05-13 成都中电熊猫显示科技有限公司 亮度不均补偿方法及其装置、电子设备和存储介质

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3470586B2 (ja) 1997-06-25 2003-11-25 日本ビクター株式会社 表示用マトリクス基板の製造方法
JP2001305586A (ja) 2000-02-15 2001-10-31 Matsushita Electric Ind Co Ltd 液晶表示装置、その画素修正方法及びその駆動方法
JP2003066924A (ja) * 2001-08-29 2003-03-05 Seiko Epson Corp 液晶パネルの欠点を目立たなくする画像処理方法、及びこれを用いた画像表示装置
JP2004198875A (ja) * 2002-12-20 2004-07-15 Casio Comput Co Ltd 電子機器
JP2004279482A (ja) * 2003-03-12 2004-10-07 Sharp Corp 表示装置
US7542082B2 (en) 2004-03-30 2009-06-02 Canon Kabushiki Kaisha Method and apparatus for correcting a defective pixel
JP2005348176A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 画像処理装置
JP4549762B2 (ja) * 2004-07-13 2010-09-22 シャープ株式会社 画像信号処理装置及び方法
US20060092329A1 (en) * 2004-10-29 2006-05-04 Canon Kabushiki Kaisha Image display apparatus and correction apparatus thereof
US7292024B2 (en) * 2005-04-28 2007-11-06 Avago Technologies Ecbu Ip (Singapore) Pte Ltd Defect mitigation in display panels
KR101137856B1 (ko) * 2005-10-25 2012-04-20 엘지디스플레이 주식회사 평판표시장치 및 그 화질제어방법
JP4754939B2 (ja) * 2005-11-01 2011-08-24 オリンパス株式会社 画像処理装置
KR101182307B1 (ko) * 2005-12-07 2012-09-20 엘지디스플레이 주식회사 평판표시장치와 그 화질 제어장치 및 화질 제어방법
KR101127829B1 (ko) * 2005-12-07 2012-03-20 엘지디스플레이 주식회사 평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및화질 제어방법
KR100769194B1 (ko) * 2006-02-06 2007-10-23 엘지.필립스 엘시디 주식회사 평판표시장치와 그 제조방법, 화질제어 방법 및 장치
KR100769193B1 (ko) * 2006-02-06 2007-10-23 엘지.필립스 엘시디 주식회사 평판표시장치와 그 화질제어 방법 및 장치
KR101147083B1 (ko) * 2006-03-29 2012-05-18 엘지디스플레이 주식회사 화질제어 방법
KR101182327B1 (ko) * 2006-06-29 2012-09-24 엘지디스플레이 주식회사 평판표시장치와 그 화질제어 방법
KR101255311B1 (ko) * 2006-06-29 2013-04-15 엘지디스플레이 주식회사 평판표시장치와 그 화질제어 방법

Also Published As

Publication number Publication date
US7889188B2 (en) 2011-02-15
KR20080001168A (ko) 2008-01-03
US20080036797A1 (en) 2008-02-14
JP2008009438A (ja) 2008-01-17
CN101097674A (zh) 2008-01-02
KR101243800B1 (ko) 2013-03-18
CN101097674B (zh) 2010-10-27

Similar Documents

Publication Publication Date Title
JP5361150B2 (ja) 平板表示装置とその画質制御方法
JP5295495B2 (ja) 平板表示装置とその製造方法、その画質制御方法及び装置
JP4641291B2 (ja) 平板表示装置とその画質制御方法及び平板表示装置
JP4516558B2 (ja) 画質制御方法とそれを用いた平板表示装置
KR101182327B1 (ko) 평판표시장치와 그 화질제어 방법
KR101255311B1 (ko) 평판표시장치와 그 화질제어 방법
JP5100042B2 (ja) 平板表示装置とその製造方法、製造装置、画質制御方法及び画質制御装置
JP4668854B2 (ja) 平板表示装置、その製造方法、その製造装置、その画質制御方法及びその画質制御装置
JP4555260B2 (ja) 平板表示装置の製造装置
JP5302518B2 (ja) 平板表示装置及びそのデータ多重変調方法
JP4764870B2 (ja) 平板表示装置の表示欠陥補償方法及び装置
KR20070041942A (ko) 평판표시장치 및 그 화질제어방법
KR20130065380A (ko) 액정표시장치 및 그 구동방법
KR20060047359A (ko) 액정 표시 장치 및 그 구동 방법
KR101362145B1 (ko) 메모리 인터페이스 장치와 이를 이용한 평판표시장치 및 그구동방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130903

R150 Certificate of patent or registration of utility model

Ref document number: 5361150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250