JP5295495B2 - 平板表示装置とその製造方法、その画質制御方法及び装置 - Google Patents

Description

本発明は、表示装置に関し、特にリペア工程と補償回路とを用いて画質の向上を可能にした平板表示装置とその製造方法、その画質制御方法及び装置に関する。

最近、陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）の短所である重量及び体積を減少させることのできる各種平板表示装置が開発されている。このような平板表示装置としては、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ：ＦＥＤ）、プラズマ表示パネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：ＰＤＰ）及び有機発光素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）表示装置等がある。

このような平板表示装置は、画像を表示するための表示パネルを備え、このような表示パネルにはテスト過程でパネル欠陥が発見されている。このようなパネル欠陥には、露光器のレンズ収差による欠陥、不良ピクセルによる輝点等がある。このようなパネル欠陥は、表示画面上で望まない輝度差を誘発する。即ち、表示パネル上のパネル欠陥領域と非欠陥領域とに同一な階調値のデータ信号を印加する場合、パネル欠陥領域に表示される画像は非欠陥領域に表示される画像に比べ暗く、または明るく表示されるか、色感が異なって示される。このようなパネル欠陥は、大分、表示パネルの製造工程上発生し、その発生原因によって、点、線、帯、円、多角形等のような定型的な形状を有するか、または不定型的な形状を有する。このように多様な形状を有するパネル欠陥の例を図１Ａないし図１Ｅに示した。このうち、図１Ａないし図１Ｃに示すように、垂直の帯状のパネル欠陥は、主に重畳露光、レンズ収差等の原因により発生し、図１Ｄに示すように、点状のパネル欠陥は、主に異物質等により発生する。パネル欠陥はその程度によって製品の不良につながることもあり、パネル欠陥による製品の不良は、収率を低下させ、費用を上昇させる。また、このようなパネル欠陥が見つけられた製品が良品として出荷されるとしても、パネル欠陥により低下された画質は製品の信頼度を低下させる。従って、パネル欠陥による画質欠陥を改善するために、多様な方法が提案されてきた。しかし、従来の改善案は、大分、製造工程上の問題点を解決しようとしたが、緩和の程度に限界があるため、パネル欠陥を完璧に解決することはできなかった。

点状のパネル欠陥に表れる不良ピクセルは、製造工程で混入される異物質、パターニング工程の不良により発生される信号配線のショート（Ｓｈｏｒｔ）及び断線（Ｏｐｅｎ）、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）の不良、電極パターンの不良等により発生される。このような不良ピクセルによる画質欠陥は表示画面から暗点または輝点に示されるが、輝点が暗点に比べ肉眼で感じられる認知程度が相対的に大きいため、リペア工程では輝点に表れる不良ピクセルを暗点化させることにより画質欠陥を克服しようとした。ところで、図２Ａに示すように、暗点化された不良ピクセルはブラック階調の表示画面では殆ど認知されないが、図２Ｂ及び図２Ｃに示すように、中間階調とホワイト階調で暗点として確然に認知される問題点がある。

このようなパネル欠陥の外にも、画質を低下させる要因として、バックライトによる輝線がある。バックライトによる輝線は、バックライトが要る液晶表示装置から表れ得る画質欠陥であり、バックライトの光の不均一により発生されている。

図３は、直下型バックライトを用いる液晶表示装置に主に表れる輝線の例を示す図面である。バックライトの輝線の問題を解決するために、従来にはバックライトの構造または動作を改善する方法が主に行われた。しかし、このようなバックライトの構造や動作を改善することだけでは、バックライト輝線を解決することに限界がある。

一方、本願出願人は韓国特許出願第10-2003-0093433号を通じて重畳露光が実施される対面的液晶表示装置で露光が重畳されるブロックに表示されるデータを補償する方法を提案した。しかし、前記方法は補償データの更新が容易ではないため、各モデルに適応的に対応し難く、多様な形態のパネル欠陥を正確に補償し難く、また、補償値を微細に調整し難いという問題点があった。
韓国特許出願第10-2003-0093433号

従って、本発明の目的は、リペア工程及び補償回路を用いて画質の向上を可能にした平板表示装置とその製造方法、その画質制御方法及び装置を提供することにある。

前記目的を達成するために、本発明に係る平板表示装置は、不良ピクセルと、それと隣接する正常ピクセルとが電気的に連結されたリンクピクセルを含む表示パネルと；前記表示パネルにおいて正常的な輝度に表示される正常領域に比べ、輝度差を有するパネル欠陥領域を指示する位置データ、前記パネル欠陥領域の輝度を補償するためのパネル欠陥補償データ、前記リンクピクセルの位置を指示する位置データ及び前記リンクピクセルの充電特性を補償するための充電特性補償データが貯蔵されたメモリと；前記位置データと前記補償データに基づいて前記パネル欠陥領域に表示されるデータをフレームレートコントロールとディザリング（ｄｉｔｈｅｒｉｎｇ）の中の何れか一つ以上の方法で変調し、前記リンクピクセルに表示されるデジタルビデオデータの充電特性を変調する補償回路とを備える。

前記補償回路は、前記パネル欠陥領域に供給されるデジタルビデオデータを前記パネル欠陥補償データを用いて変調する第１の補償部と；前記第１の補償部により変調されたデジタルビデオデータを前記充電特性補償データを用いて変調する第２の補償部とを備える。

前記第１の補償部は前記パネル欠陥補償データをフレーム期間単位に分散させ、前記パネル欠陥領域に表示されるデータを前記分散されたパネル欠陥補償データに増減させる。

前記第１の補償部は、前記パネル欠陥補償データを隣接するピクセルに分散させ、前記パネル欠陥領域に表示されるデータを前記分散されるパネル欠陥補償データに増減させる。

前記第１の補償部は、前記パネル欠陥補償データをフレーム期間単位に分散させると共に隣接したピクセルに分散させ、前記パネル欠陥領域に表示されるデータを前記分散されたパネル欠陥補償データに増減させる。

前記第２の補償部は、前記リンクピクセル位置に表示される前記変調されたデジタルビデオデータを前記充電特性補償データに増減させる。

前記平板表示装置の製造方法は、平板表示装置の検査工程において、前記平板表示装置にテストデータを印加し、前記平板表示装置で不良ピクセルの有無及び正常的な輝度に表示される正常領域に比べ輝度差を有するパネル欠陥領域を判断する段階と；前記不良ピクセルに隣接した正常ピクセルと前記不良ピクセルを電気的に連結してリンクピクセルを形成する段階と；前記パネル欠陥領域を指示する位置データ、前記パネル欠陥領域の輝度を補償するためのパネル欠陥補償データ、前記リンクピクセルの位置を指示する位置データ及び前記リンクピクセルの充電特性を補償するための充電特性補償データを決定する段階と；前記位置データと補償データを前記平板表示装置のデータ変調用メモリに貯蔵する段階とを含む。

前記平板表示装置の画質制御方法は、平板表示装置の表示パネルにおいて、不良ピクセルと、それと隣接する正常ピクセルとが電気的に連結されたリンクピクセルを形成する段階と；前記表示パネルにおいて、正常的な輝度に表示される正常領域に比べ、輝度差を有するパネル欠陥領域を指示する位置データ、前記パネル欠陥領域に表示される輝度を補償するためのパネル欠陥補償データ、前記リンクピクセルの位置を指示する位置データ及び前記リンクピクセルの充電特性を補償するための充電特性補償データを決定する段階と；前記位置データと補償データを前記平板表示装置のデータ変調用メモリに貯蔵する段階と；前記メモリに貯蔵された位置データと補償データを用いて前記パネル欠陥領域に表示されるデータをフレームレートコントロールとディザリングの中の何れか一つ以上の方法で変調し、前記リンクピクセルに表示されるデジタルビデオデータの充電特性を変調する段階とを含む。

前記平板表示装置の画質制御装置は、平板表示装置の表示パネルにおいて、不良ピクセルと、それと隣接する正常ピクセルとが電気的に連結されたリンクピクセルの位置を指示する位置データ、前記リンクピクセルに対する充電特性を補償するための充電特性補償データ、前記表示パネルにおいて、正常的な輝度に表示される正常領域に比べ輝度差を有するパネル欠陥領域を指示する位置データ、前記パネル欠陥領域に対する補償データが貯蔵されたメモリと；前記パネル欠陥補償データをフレームレートコントロールとディザリングの中の何れか一つ以上の方法で分散させ、前記分散されたパネル欠陥補償データに前記パネル欠陥領域に表示されるデータを変調する第１の補償部と；前記第１の補償部を通じて供給されるデータのうち、前記リンクピクセルに表示されるデータを前記充電特性補償データに変調する第２の補償部とを備える。

本発明は、リペア工程及び補償回路を用いたデータ変調を通じて平板表示装置の画質を向上させることにより、不良ピクセルに対して肉眼で感じられる認知程度を顕著に低下させると共に、パネル欠陥から齎される表示むらを除去することができる。また、本発明は、パネル欠陥を補償することにおいて、細分化された階調表現のできるフレームレートコントロール及びディザリング技法を用いて、不良ピクセルとパネル欠陥領域の輝度を微細に補正することができる。

以下、図４ないし図３１を参照し、本発明の好ましい実施の形態について説明する。以下の実施の形態についての説明は液晶表示装置を中心として説明する。

図４は、本発明の実施の形態に係る液晶表示装置の製造方法を示す図面である。

図４を参照すると、本発明の実施の形態に係る液晶表示装置の製造方法は、まず、表示パネルの上部基板（カラーフィルタ基板）及び下部基板（ＴＦＴ−アレイ基板）をそれぞれ製作する（Ｓ１、Ｓ２）。Ｓ１及びＳ２の段階には、基板洗浄工程、基板パターニング工程、配向膜形成/ラビング工程等が含まれる。基板洗浄工程では、上部基板及び下部基板の表面上の異物質を洗浄液で除去する。基板パターニング工程では、上部基板のパターニングと下部基板のパターニング工程に分けられる。上部基板のパターニング工程では、カラーフィルタ、共通電極、ブラックマトリクス等が形成される。下部基板のパターニング工程では、データラインとゲートライン等の信号配線が形成され、データラインとゲートラインとの交差部にＴＦＴが形成され、データラインとゲートラインとの交差に設けられるピクセル領域にピクセル電極が形成される。一方、下部基板の基板パターニング工程では、図５に示すように、正常サブピクセル１１と不良サブピクセル１０とをリンクするための電導性リンクパターン１２をパターニングする過程が含まれることができる。電導性リンクパターン１２についての詳細な説明は後述する。

続いて、本発明の実施の形態に係る液晶表示装置の製造方法は、表示パネルの下部基板に各階調のテストデータを印加してテスト画像を表示し、その画像に対して電気/磁気的な検査及び/または肉眼検査を通じてパネル欠陥の有無及び不良サブピクセルの有無を１次検査する（Ｓ３）。ここでサブピクセルは、一つのピクセルを構成する赤Ｒ、緑Ｇ、青Ｂ色のサブピクセルの中の何れか一つを指し、一般的にピクセル不良は、サブピクセルを単位として表れるため、この１次検査工程（Ｓ３）を含み、後述される２次及び３次検査工程（Ｓ８、Ｓ１４）と、後述される１次及び２次リペア工程（Ｓ５、Ｓ１０）はサブピクセルを単位として成される。

本発明の実施の形態に係る液晶表示装置の製造方法は、Ｓ３の段階の１次検査の結果、パネル欠陥が検出された場合（Ｓ４［はい］）、パネル欠陥（またはパネル欠陥領域）の位置に対する情報と共にパネル欠陥の有無に対する情報が検査用コンピューターに貯蔵される。検査用コンピューターはパネル欠陥の各位置に対して階調別パネル欠陥補償データを算定する（Ｓ６）。パネル欠陥補償データの算定についての詳細な説明は後述する。

本発明の実施の形態に係る液晶表示装置の製造方法は、Ｓ３の段階の検査の結果、不良サブピクセルが検出された場合（Ｓ４［はい］）、検出された不良サブピクセルに対して１次リペア工程（Ｓ５）を行う。１次リペア工程（Ｓ５）は、図５に示すように、不良サブピクセル１０をこの不良サブピクセル１０と隣接しながら同一色を示す正常サブピクセル１１と電気的にショートまたはリンクさせる方法で成される。この１次リペア工程（Ｓ５）は、不良サブピクセル１０のピクセル電極にデータ電圧が供給される経路を遮る過程及び正常サブピクセル１１と不良サブピクセル１０とを電導性リンクパターン１２を用いて電気的にショートまたはリンクさせる過程を含むが、前記過程は後述される電導性リンクパターン１２の形成に対する実施の形態によって、即ち、図７ないし図１７に示すように、Ｗ−ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）工程によるリンクパターン４４、１０４を用いる場合、下部基板の製作工程中、予め形成されたリンクパターン７４を用いる場合、またはゲートラインのヘッド部１３３を用いる場合によってその過程が異なる。従って、１次リペア工程（Ｓ５）についての説明は、以後の電導性リンクパターン１２の形成に対する実施の形態についての説明を通じて詳細にする。

一方、図５のように、１次リぺア工程（Ｓ５）において、同一な色の正常サブピクセル１１と不良サブピクセル１０が電気的に連結されたリンクサブピクセル１３にリンクされている正常サブピクセル１１のデータ電圧の充電時にリンクされている不良サブピクセル１０は同一なデータ電圧を充電する。ところで、リンクサブピクセル１３は、一つのＴＦＴを通じて二つのサブピクセル１０、１１に含まれるピクセル電極に電荷が供給されるため、リンクされていない正常サブピクセル１４に比べ充電特性が異なる。例えば、リンクサブピクセル１３とリンクされていない正常サブピクセル１４とに同一なデータ電圧が供給されるという場合、リンクサブピクセル１３は二つのサブピクセル１０、１１に電荷が分散されるため、リンクされていない正常サブピクセル１４に比べ電荷充電量が少ない。その結果、リンクされていない正常サブピクセル１４とリンクサブピクセル１３に同一なデータ電圧が供給される場合、リンクサブピクセル１３はデータ電圧が小さい程、透過率または階調が高くなるノーマリホワイトモード（Ｎｏｒｍａｌｌｙ Ｗｈｉｔｅ Ｍｏｄｅ）で、リンクされていない正常サブピクセル１１に比べ更に明るく映される。反面、データ電圧が大きい程、透過率または階調が低くなるノーマリブラックモード（Ｎｏｒｍａｌｌｙ Ｂｌａｃｋ Ｍｏｄｅ）で、リンクされていない正常サブピクセル１４に比べ更に暗く映される。一般的に、液晶セルのピクセル電極と共通電極が液晶を介して対向する二つの基板上に分離形成され、ピクセル電極と共通電極の間に縦電界が印加されるツイステッドネマチックモード（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ Ｍｏｄｅ：ＴＮモード）は、ノーマリホワイトモードで駆動される反面、液晶セルのピクセル電極と共通電極が同一基板上に形成され、ピクセル電極と共通電極の間に横電界が印加されるインプレインスイッチングモード（Ｉｎ−ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ Ｍｏｄｅ：ＩＰＳモード）はノーマリブラックモードで駆動される。

不良サブピクセル１０に対する１次リペア工程（Ｓ５）を経ると、リンクサブピクセル１３の位置に対する情報と共に、不良サブピクセル１０の有無に対する情報は検査用コンピューターに貯蔵され、検査用コンピューターはリンクサブピクセル１３の各位置に対して階調別充電特性補償データを算定する（Ｓ６）。ここで、充電特性補償データは、リンクされていない正常ピクセル１４に対するリンクサブピクセル１３の充電特性を補償するためのデータである。この充電特性補償データの決定方法についての詳細な説明は後述する。

続いて、本発明の実施の形態に係る液晶表示装置の製造方法は、上/下部基板をシーラント（Ｓｅａｌａｎｔ）やフリットガラス（Ｆｒｉｔ ｇｌａｓｓ）で合着する（Ｓ７）。Ｓ７の段階は、配向膜形成/ラビング工程と基板合着/液晶注入工程を含む。配向膜形成/ラビング工程では、表示パネルの上部基板と下部基板とのそれぞれに配向膜を塗布し、その配向膜をラビング布等にラビングする。基板合着/液晶注入工程では、シーラントを用いて上部基板と下部基板とを合着し、液晶注入口を通じて液晶とスペーサを注入した後、その液晶注入口を封止する工程に進まれる。

続いて、本発明の実施の形態に係る液晶表示装置の製造方法は、上/下部基板が合着された表示パネルに各階調のテストデータを印加してテスト画像を表示し、その画像に対して電気/磁気的な検査及び/または肉眼検査を通じてパネル欠陥の有無及び不良サブピクセルの有無を２次検査する（Ｓ８）。

本発明の実施の形態に係る液晶表示装置の製造方法は、Ｓ８の段階の２次検査の結果、パネル欠陥が検出された場合（Ｓ９[はい]）、パネル欠陥（またはパネル欠陥領域）の位置に対する情報と共に、パネル欠陥の有無に対する情報が検査用コンピューターに貯蔵される。検査用コンピューターは、パネル欠陥の各位置に対して階調別パネル欠陥補償データを算定する（Ｓ６）。

本発明の実施の形態に係る液晶表示装置の製造方法は、Ｓ８の段階の検査の結果、不良サブピクセルが検出された場合（Ｓ９[はい]）、検出された不良サブピクセルに対して２次リペア工程（Ｓ１０）を行う。２次リペア工程（Ｓ１０）も１次リペア工程（Ｓ５）と同様に、不良サブピクセル１０をこの不良サブピクセル１０と隣接しながら同一色を示す正常サブピクセル１１と電気的にショートまたはリンクさせる過程に成されるが、後述される電導性リンクパターン１２の形成に対する実施の形態によって、１次リペア工程（Ｓ５）と２次リペア工程（Ｓ１０）は同一であるか、または異なる。従って、２次リペア工程（Ｓ１０）についての説明も、以後、電導性リンクパターン１２の形成に対する実施の形態についての説明を通じて詳細にする。

不良サブピクセル１０に対する２次リペア工程（Ｓ１０）を経ると、リンクサブピクセル１３の位置に対する情報と共に、不良サブピクセル１０の有無に対する情報は検査用コンピューターに貯蔵され、検査用コンピューターはリンクサブピクセル１３の各位置に対して階調別充電特性補償データを算定する（Ｓ６）。

続いて、本発明の実施の形態に係る液晶表示装置の製造方法は、上/下部基板が合着された表示パネルに駆動回路を実装し、駆動回路が実装された表示パネル及びバックライト等をケースに搭載して表示パネルのモジュール組み立て工程を行う（Ｓ１１）。駆動回路の実装工程においては、ゲートドライブ集積回路及びデータドライブ集積回路等の集積回路が実装されたテープキャリアパッケージ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ：ＴＣＰ）の出力段を基板上のパッド部に接続させ、ＴＣＰの入力段をタイミングコントローラが実装された印刷回路基板（ＰｒｉｎｔｅｄＣｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）と接続させる。このＰＣＢ上には、パネル欠陥及び/またはリンクサブピクセルの位置データとパネル欠陥補償データ及び/または充電特性補償データが貯蔵される非揮発性メモリと、非揮発性メモリに貯蔵されたデータを用いてパネル欠陥及び/またはリンクサブピクセル１３に供給されるデジタルビデオデータを変調する補償回路が実装される。非揮発性メモリとしては、データの更新及び消去のできるＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等が使用される。一方、補償回路はタイミングコントローラとワンチップ（ＯｎｅＣｈｉｐ）化してタイミングコントローラに内蔵することができ、ドライブ集積回路はテープキャリアパッケージを用いたＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式の外に、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等に基板上に直接実装されることもできる。

続いて、本発明の実施の形態に係る液晶表示装置の製造方法は、検査用コンピューターに貯蔵されたパネル欠陥及び/または不良サブピクセルの有無に対する情報を参照して表示パネル上のパネル欠陥及び/または不良サブピクセルの存在の可否を判断し、表示パネルにパネル欠陥及び/または不良サブピクセルが存在する場合（Ｓ１２[はい]）、検査用コンピューターに貯蔵されたパネル欠陥及び/またはリンクサブピクセルの位置データと検査用コンピューターにより算定されたパネル欠陥補償データ及び/または充電特性補償データを前記ＥＥＰＲＯＭに貯蔵する（Ｓ１３）。一方、Ｓ１２[はい]及びＳ１３の段階と前記Ｓ１１の段階は、その実施の順序が変わっても関係ない。

検査用コンピューターはＲＯＭ記録器を用いて前記位置データ及び補償データをＥＥＰＲＯＭに供給する。ここで、ＲＯＭ記録器は、ユーザーコネクタ（ｕｓｅｒ ｃｏｎｎｅｃｔｏｒ）を通じてＥＥＰＲＯＭに位置データ及び補償データを伝送することができる。ユーザーコネクタを通じて補償データが直列に伝送され、また、ユーザーコネクタを通じて直列クロック（Ｓｅｒｉａｌ Ｃｌｏｃｋ）と電源、接地電源等がＥＥＰＲＯＭに伝送される。

この際、検査用コンピューターにより算定されるパネル欠陥補償データ、即ち、ＥＥＰＲＯＭに貯蔵されるパネル欠陥補償データが有する補償値は、パネル欠陥の位置によって非欠陥領域との輝度差または色差の程度が異なるため、位置別に最適化されるべきであり、また、図６のようなガンマ特性を考慮して、各階調別に最適化されるべきである。従って、補償値はＲ、Ｇ、Ｂサブピクセルそれぞれで各階調別に設定されるか、図５に示すように、複数の階調を含む階調区間（Ａ、Ｂ、Ｃ、Ｄ）別に設定されることができる。例えば、補償値は、「パネル欠陥１」の位置で「＋１」、「パネル欠陥２」の位置で「−１」、「パネル欠陥３」の位置で「０」等に、位置別に最適化された値に設定され、また、「階調区間Ａ」で「０」、「階調区間Ｂ」で「０」、「階調区間Ｃ」で「１」、「階調区間Ｄ」で「１」等に、階調区間別に最適化された値に設定されることができる。従って、補償値は同一なパネル欠陥位置で階調別に異になる可能性があり、また、同一な階調でパネル欠陥位置別に異になる可能性がある。このような補償値は輝度補正の際、一つのピクセル（Ｐｉｘｅｌ）のＲ、Ｇ、Ｂデータのそれぞれで同一な値に設定され、Ｒ、Ｇ、Ｂサブピクセルを含む一つのピクセル単位に設定される。また、補償値は色差補正の際、Ｒ、Ｇ、Ｂデータのそれぞれで異なって設定される。例えば、特定パネル欠陥位置で、赤色が非欠陥位置でより更に目立つと、Ｒ補償値はＧ、Ｂ補償値より更に小さくなる。

そして、リンクサブピクセル１３の充電特性もリンクサブピクセル１３の位置によってリンクされていない正常サブピクセル１４との輝度差または色差の程度が異なるため、ＥＥＰＲＯＭに貯蔵される充電特性補償データが有する補償値はリンクサブピクセル１３の各位置別に最適化されるべきであり、また、ＥＥＰＲＯＭに貯蔵される充電特性補償データが有する補償値は、リンクサブピクセル１３がリンクされていない正常サブピクセル１４の階調表現能力と同一な階調表現能力を有するように階調別に異にするか、複数の階調を含む階調領域別に異にすることが好ましい。

一方、非揮発性メモリとしては、ＥＥＰＲＯＭの代わり、ＥＤＩＤ ＲＯＭ （Ｅｘｔｅｎｄｅｄ Ｄｉｓｐｌａｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ Ｄａｔａ ＲＯＭ）が使用されることができる。ＥＤＩＤ ＲＯＭには販売者/生産者職別情報（ＩＤ）及び基本表示素子の変数及び特性等のようなモニター情報データが貯蔵され、前記モニター情報データが貯蔵される貯蔵空間とは別途の貯蔵空間に前記位置データ及び補償データが貯蔵される。ＥＥＰＲＯＭの代り、ＥＤＩＤ ＲＯＭに補償データを貯蔵する場合、ＲＯＭ記録器はＤＤＣ（Ｄａｔａ Ｄｉｓｐｌａｙ Ｃｈａｎｎｅｌ）を通じて補償データを伝送する。従って、ＥＤＩＤ ＲＯＭを使用する場合にはＥＥＰＲＯＭとユーザーコネクタが除去される可能性があるため、それ程追加開発費が低減される効果がある。以下、補償データが貯蔵されるメモリはＥＥＰＲＯＭに仮定して説明する。勿論、以下の実施の形態の説明において、ＥＥＰＲＯＭとユーザーコネクタはＥＤＩＤ ＲＯＭとＤＤＣに代えられる。一方、前記位置データ及び補償データの貯蔵のための非揮発性メモリとしては、ＥＥＰＲＯＭとＥＤＩＤ ＲＯＭだけではなく、データの更新及び消去のできる他種の非揮発性メモリの使用もできる。

続いて、本発明に係る液晶表示装置の製造方法は、ＥＤＩＤ ＲＯＭに貯蔵された前記位置データ及び前記補償データを用いてインクサブピクセル１３及び/またはパネル欠陥位置に供給されるデジタルビデオデータを変調し、変調されたデータを液晶表示装置に供給してテスト画像を表示し、その画像に対して電気/磁気的な検査及び/または肉眼検査を通じて画質欠陥を３次検査する（Ｓ１４）。

本発明の実施の形態に係る液晶表示装置の製造方法は、Ｓ１４の段階の３次画質検査の結果、画質欠陥が検出された場合（Ｓ１５[はい]）、この画質欠陥を示す位置に対する情報を検査用コンピューターに貯蔵し、検査用コンピューターはこの位置に対して階調別画質欠陥に対する補償データを算定する（Ｓ６）。画質欠陥に対する補償データの算定は、前述のパネル欠陥及び/またはリンクサブピクセルに対する補償データと共に成され、画質欠陥に対する位置データ及び算定された補償データはＥＥＰＲＯＭに貯蔵される（Ｓ１３）。一方、Ｓ１４の段階の３次検査において検出される画質欠陥は、パネル欠陥及び/またはリンクサブピクセルに対する補償値が最適化されない場合、バックライトによる輝線等を含む。

本発明の実施の形態に係る液晶表示装置の製造方法は、Ｓ１４の段階の３次画質検査の結果、画質欠陥が発見されない場合（Ｓ１５[いいえ]）、即ち、画質欠陥の程度が良品許容基準値以下に発見されると、その液晶表示装置は良品として判定され出荷される（Ｓ１６）。反面、変調されたデータで液晶表示装置を駆動するとしても、バックライト輝線等により画質欠陥が再度発生される場合、その画質欠陥の位置とその補償データとを決定してメモリに貯蔵する。

図７ないし図１７は、前記１次及び２次リペア工程（Ｓ５、Ｓ１０）で電導性リンクパターン１３を形成する多様な実施の形態を示す図面である。

図７及び図８は、本発明第１の実施の形態に係るＴＮモードの液晶表示装置のリフェア工程を説明するための図面である。

図８及び図９を参照すると、本発明に係るリペア工程は、Ｗ−ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）工程を用いてリンクパターン４４を隣接する不良サブピクセル１０の画素電極４３Ａと正常サブピクセル１１の画素電極４３Ｂ上に直接形成する。

下部基板のガラス基板４５上にはゲートライン４１とデータライン４２とが交差され、その交差部にＴＦＴが形成される。ＴＦＴのゲート電極はゲートライン４１に電気的に連結され、ソース電極はデータライン４２に電気的に連結される。そして、ＴＦＴのドレイン電極はコンタクトホールを通じて画素電極４３Ａ、４３Ｂに電気的に連結される。

ゲートライン４１、ＴＦＴのゲート電極等を含むゲート金属パターンは、アルミニウム（Ａｌ）、アルミニウムネオジウム（ＡｌＮｄ）等のゲート金属蒸着工程、フォトリソグラピ工程及びエッチング工程を通じてガラス基板４５上に形成される。

データライン４２、ＴＦＴのソース及びドレイン電極等を含むソース/ドレイン金属パターンは、クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタニウム（Ｔｉ）等のソース/ドレイン金属蒸着工程、フォトリソグラフィ工程及びエッチング工程を通じてゲート絶縁膜４６上に形成される。

ゲート金属パターンとソース/ドレイン金属パターンとを電気的に絶縁するためのゲート絶縁膜４６は、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）等の無機絶縁膜に形成される。そして、ＴＦＴ、ゲートライン４１、データライン４２を覆う保護膜（Ｐａｓｓｉｖａｔｉｏｎ Ｆｉｌｍ）は無機絶縁膜または有機絶縁膜に形成される。

ピクセル電極４３Ａ、４３Ｂは、インジウム・チン・オキサイド（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、チン・オキサイド（Ｔｉｎ Ｏｘｉｄｅ：ＴＯ）、インジウム・ジンク・オキサイド（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）またはインジウム・チン・ジンク・オキサイド（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＴＺＯ）等の透明導電性金属を蒸着する工程、フォトリソグラフィ工程及びエッチング工程を通じて保護膜４７上に形成される。この画素電極４３Ａ、４３Ｂには、ＴＦＴのターンオンされるスキャニング期間の間、ＴＦＴを通じてデータライン４２からデータ電圧が供給される。

リペア工程は、基板合着/液晶注入工程の前の下部基板に対して行う。このリペア工程は、まず、不良サブピクセル１０のＴＦＴと画素電極４３Ａとの間の電流パスを遮るために、ＴＦＴのソース電極とデータライン４２の間、または、ＴＦＴのドレイン電極と画素電極４３Ａの間の電流パスをレーザーカッティング工程で断線（Ｏｐｅｎ）させる。続いて、リペア工程は、Ｗ−ＣＶＤ工程を用いて、リンクパターン４４を不良サブピクセル１０の画素電極４３Ａと、それと隣接する同一色の正常サブピクセル１１の画素電極４３Ｂ、そして、その画素電極４３Ａ、４３Ｂの間の保護膜４７上にタングステン（Ｗ）を直接蒸着させる。一方、断線工程とＷ−ＣＶＤ工程の順序は変わっても関係ない。

Ｗ−ＣＶＤ工程は、図９のように、Ｗ（ＣＯ）６の雰囲気の下で、画素電極４３Ａ、４３Ｂの中の何れか一つの画素電極上にレーザー光を集光させ、その集光されたレーザー光を他の画素電極の方に移動またはスキャニングする。そうすると、レーザー光に反応してＷ（ＣＯ）６からタングステン（Ｗ）が分離され、そのタングステン（Ｗ）がレーザー光のスキャン方向に沿って一側画素電極４３Ａ、保護膜４７、他側画素電極４３Ｂに移動しながら画素電極４３Ａ、４３Ｂとその間の保護膜４７上に蒸着される。

図１０及び図１１は、本発明第２の実施の形態に係るＴＮモードの液晶表示装置のリペア工程を説明するための図面である。

図１０及び図１１を参照すると、本発明に係るリペア工程は、保護膜７７を介して不良サブピクセル１０の画素電極７３Ａ及びそれと隣接する正常サブピクセル１１の画素電極７３Ｂと重畳されるリンクパターン７４を備える。

下部基板のガラス基板７５上にはゲートライン７１とデータライン７２とが交差され、その交差部にＴＦＴが形成される。ＴＦＴのゲート電極はゲートライン７１に電気的に連結され、ソース電極はデータライン７２に電気的に連結される。そして、ＴＦＴのドレイン電極はコンタクトホールを通じて画素電極７３Ａ、７３Ｂに電気的に連結される。

ゲートライン７１、ＴＦＴのゲート電極等を含むゲート金属パターンは、ゲート金属蒸着工程、フォトリソグラフィ工程及びエッチング工程を通じてガラス基板７５上に形成される。

ゲートライン７１はリンクパターン７４と重畳されないようにリンクパターン７４と所定の距離に離隔され、リンクパターン７４を囲む形態の凹パターン８０を含む。

データライン７２、ＴＦＴのソース及びドレイン電極、リンクパターン７４等を含むソース/ドレイン金属パターンは、ソース/ドレイン金属蒸着工程、フォトリソグラフィ工程及びエッチング工程を通じてゲート絶縁膜７６上に形成される。

リンクパターン７４は、リペア工程の前に、ゲートライン７１、データライン７２及び画素電極７３Ａ、７３Ｂと接続されていない独立パターンに形成される。このリンクパターン７４の両端は垂直に隣接する画素電極７３Ａ、７３Ｂと重畳され、レーザー溶接工程で画素電極７３Ａ、７３Ｂと接続される。

ゲート絶縁膜７６は、ゲート金属パターンとソース/ドレイン金属パターンとを電気的に絶縁し、保護膜７７は、ソース/ドレイン金属パターンと画素電極７３Ａ、７３Ｂとを電気的に絶縁する。

画素電極７３Ａ、７３Ｂは、透明導電性金属を蒸着する工程、フォトリソグラフィ工程及びエッチング工程を通じて保護膜７７上に形成される。画素電極７３Ａ、７３Ｂは上端の一側から伸張された伸張部７６を含む。この伸張部７６により画素電極７３Ａ、７３Ｂはリンクパターン７４の一端と十分に重畳される。この画素電極７３Ａ、７３Ｂには、ＴＦＴのターンオンされるスキャニング期間の間、ＴＦＴを通じてデータライン７２からデータ電圧が供給される。

リペア工程は、基板合着/液晶注入工程の前の下部基板または基板合着/液晶注入工程の後のパネルに対して行う。このリペア工程は、まず、不良ピクセルのＴＦＴと画素電極７３Ａとの間の電流パスを遮るために、ＴＦＴのソース電極とデータライン７２の間、またはＴＦＴのドレイン電極と画素電極７３Ａの間の電流パスをレーザーカッティング工程で断線させる。続いて、リペア工程は、レーザー溶接工程を用いて、図８のように、リンクパターン７４の両端で隣接するピクセル電極７３Ａ、７３Ｂにレーザーを照射する。そうすると、レーザー光により画素電極７３Ａ、７３Ｂ及び保護膜７７が溶けるようになり、その結果、画素電極７３Ａ、７３Ｂがリンクパターン７４と接続される。一方、断線工程とレーザー溶接工程の順序は変わっても関係ない。図１２は、レーザー溶接工程の前、保護膜７７により電気的に分離されたピクセル電極７３Ａ、７３Ｂとリンクパターン７４を示す図面である。

図１３及び図１４は、本発明の第３の実施の形態に係るＩＰＳモードの液晶表示装置のリペア工程を説明するための図面である。

図１３及び図１４を参照すると、本発明に係るリペア工程は、Ｗ−ＣＶＤ工程を用いてリンクパターン１０４を隣接する不良サブピクセル１０の画素電極１０３Ａと正常サブピクセル１１の画素電極１０３Ｂ上に直接形成する。

下部基板のガラス基板１０５上にはゲートライン１０１とデータライン１０２が交差され、その交差部にＴＦＴが形成される。ＴＦＴのゲート電極はゲートライン１０１に電気的に連結され、ソース電極はデータライン１０２に電気的に連結される。そして、ＴＦＴのドレイン電極はコンタクトホールを通じて画素電極１０３Ａ、１０３Ｂに電気的に連結される。

ゲートライン１０１、ＴＦＴのゲート電極、共通電極１０８等を含むゲート金属パターンは、ゲート金属蒸着工程、フォトリソグラフィ工程及びエッチング工程を通じてガラス基板１０５上に形成される。共通電極１０８は全液晶セルに連結され、液晶セルに共通電圧Ｖｃｏｍを印加する。この共通電極１０８に印加される共通電圧Ｖｃｏｍと画素電極１０３Ａ、１０３Ｂに印加されるデータ電圧とにより、液晶セルには横電界が印加される。

データライン１０２、ＴＦＴのソース及びドレイン電極等を含むソース/ドレイン金属パターンは、ソース/ドレイン金属蒸着工程、フォトリソグラフィ工程及びエッチング工程を通じてゲート絶縁膜１０６上に形成される。

画素電極１０３Ａ、１０３Ｂは、透明導電性金属を蒸着する工程、フォトリソグラフィ工程及びエッチング工程を通じて保護膜１０７上に形成される。この画素電極１０３Ａ、１０３Ｂには、ＴＦＴのターンオンされるスキャニング期間の間、ＴＦＴを通じてデータライン１０２からデータ電圧が供給される。

リペア工程は基板合着/液晶注入工程の前の下部基板に対して行う。このリペア工程は、まず、不良サブピクセル１０のＴＦＴと画素電極１０３Ａとの間の電流パスを遮るために、ＴＦＴのソース電極とデータライン１０２の間、または、ＴＦＴのドレイン電極と画素電極１０３Ａの間の電流パスをレーザーカッティング工程で断線させる。続いて、リペア工程は、Ｗ−ＣＶＤ工程を用いてリンクパターン４４を不良サブピクセル１０の画素電極１０３Ａと、それと隣接する同一色の正常サブピクセル１１の画素電極１０３Ｂ、そして、その画素電極１０３Ａ、１０３Ｂの間の保護膜１０７上にタングステン（Ｗ）を直接蒸着させる。一方、断線工程とＷ−ＣＶＤ工程の順序は変わっても関係ない。

図１５及び図１６は、本発明第４の実施の形態に係るＩＰＳモードの液晶表示装置のリペア工程を説明するための図面である。図１５及び図１６において、データライン等のデータ金属パターン、ＴＦＴ、画素電極と共に液晶セルに横電界を印加するための共通電極等は省略される。

図１５及び図１６を参照すると、本発明に係る液晶表示装置のゲートライン１２１は、ネック部１３２、ネック部１３２に連結され、面積が拡大されたヘッド部１３３、ネック部１３２及びヘッド部１３３の周りから「Ｃ」字状で除去された開口パターン１３１を含む。

ゲートライン１２１、未図示のＴＦＴのゲート電極、共通電極等を含むゲート金属パターンは、ゲート金属蒸着工程、フォトリソグラフィ工程及びエッチング工程を通じてガラス基板１２５に形成される。

画素電極１２３Ａ、１２３Ｂは、透明導電性金属を蒸着する工程、フォトリソグラフィ工程及びエッチング工程を通じて保護膜１２７上に形成される。

ゲートライン１２１において、ネック部１３１はリペア工程でレーザーカッティング工程により断線される。ヘッド部１３３の一側端はゲート絶縁膜１２６及び保護膜１２７を介して不良サブピクセル１０の画素電極１２３Ａと重畳され、ヘッド部１３３の他端はゲート絶縁膜１２６及び保護膜１２７を介して不良サブピクセル１０と隣接する正常サブピクセル１１の画素電極１２３Ｂと重畳される。

リペア工程は基板合着/液晶注入工程の前の下部基板、または基板合着/液晶注入工程の後のパネルに対して行う。このリペア工程は、まず、不良ピクセルのＴＦＴと画素電極１２３Ａとの間の電流パスを遮るために、ＴＦＴのソース電極とデータライン４２の間、または、ＴＦＴのドレイン電極と画素電極１２３Ａの間の電流パスをレーザーカッティング工程で断線させ、ゲートライン１２１のネック部１３２を断線させる。続いて、リペア工程は、レーザー溶接工程を用いて、図１３のように、ヘッド部１３３の両端で隣接する画素電極１２３Ａ、１２３Ｂにレーザーを照射する。そうすると、レーザー光により画素電極１２３Ａ、１２３Ｂ、保護膜１２７、ゲート絶縁膜１２６が溶けるようになり、その結果、ヘッド部１３３は独立パターンになってゲートライン１２１と分離され、画素電極１２３Ａ、１２３Ｂがヘッド部１３３に接続される。一方、断線工程とレーザー溶接工程の順序は変わっても関係ない。図１４は、レーザー溶接工程の前、保護膜１２７及びゲート絶縁膜１２６により電気的に分離された画素電極１２３Ａ、１２３Ｂとヘッド部１３３とを示す図面である。

本発明の第４の実施の形態に係るリペア工程は、ゲートライン１２１のパターニング工程において、ネック部１３３を予め除去して、図１０のリンクパターン７４のような独立パターンで形成し、リペア工程において、ネック部１３３のカッティング工程を省略することもできる。

一方、図１０のリンクパターン７４や図１５のヘッド部１３３、ネック部１３２及び開口パターン１３１は、前述の実施の形態のように、一ピクセル当り一つずつ形成することもできるが、リンクピクセルの電気的接触特性、即ち、接触抵抗を減らすために、一ピクセル当り複数個ずつ形成することもできる。

本発明の実施の形態に係る液晶表示装置の画質制御方法は、表示画面中、画質欠陥が表れる位置に供給されるデジタルビデオデータを、前述のような液晶表示装置の製造方法を通じて算定された補償データに変調し、画質欠陥が表れる位置に供給することにより画質欠陥を補償する。この際、画質欠陥が表れる位置に供給されるデジタルビデオデータに対する変調方法は、画質欠陥の種類によって異にすることができる。例えば、一般的にある領域に表れるパネル欠陥に比べ発生範囲が狭いため、データ変化に対する認知度が低いリンクサブピクセルに対しては、画質欠陥が表れる位置に供給されるデジタルビデオデータを、このデジタルビデオデータが表現できる階調表現単位に増減するデータ変調方法を適用し、パネル欠陥領域に対しては下記の通り、細分化された階調表現のできるフレームレートコントロール（Ｆｒａｍｅ Ｒａｔｅ Ｃｏｎｔｒｏｌ：ＦＲＣ）及び／またはディザリング方法を適用してデータを変調する。ここで、フレームレートコントロールとディザリングは視感の積分効果を用いる映像制御方法として、このうち、フレームレートコントロールは他の色または階調を示すピクセルの時間的配列として、その間の色または階調を表現する映像を作り出す画質制御方法を指し、ピクセルの時間的配列はフレーム期間を単位とする。フレーム期間とは、フィールド期間ともいい、一画面の全ピクセルにデータが印加される一画面の表示期間を意味し、このフレーム期間はＮＴＳＣ方式の場合は１／６０秒に、ＰＡＬ方式の場合は１／５０秒に標準化されてある。そして、ディザリングは他の色または階調を示すピクセルの空間的配列として、その間の色または階調を表現する映像を作り出す画質制御方法を意味する。「パネル欠陥補償データ」が多数の画素を含む領域形態で現われる欠陥領域と、非欠陥領域との輝度差を補償するために設定されたパネル欠陥領域の補償データ（第１補償データ）である。「充電特性補償データ」がサーブ画素形態で現われるリンクサーブ画素と、リンクされない正常サーブ画素との充電特性差を補償するためにリンクサーブ画素の補償データ（第２補償データ）である。」

本発明の実施の形態に係る液晶表示装置の画質制御方法は、パネル欠陥に対する１次補償段階と、リンクサブピクセルに対する２次補償段階に分けられる。

本発明に係る液晶表示装置の画質制御方法の中、１次補償段階に対する第１の実施の形態は、パネル欠陥位置に対する位置情報とパネル欠陥位置に対応し、入力デジタルビデオデータの階調によって最適化された補償値がメモリに貯蔵され、入力デジタルビデオデータの表示位置と階調とを判断し、その入力デジタルビデオデータがパネル欠陥位置に表示されるデータに判断されると、フレームレートコントロール方法を用いて補償値を複数のフレームに分散させる。本発明の実施の形態に係る液晶表示装置の画質制御方法の中、１次補償段階に対する第２の実施の形態は、パネル欠陥位置に対する位置情報とパネル欠陥位置に対応し、入力デジタルビデオデータの階調によって最適化された補償値がメモリに貯蔵され、入力デジタルビデオデータの表示位置と階調とを判断し、その入力デジタルビデオデータがパネル欠陥位置に表示されるデータに判断されると、ディザリング方法を用いて隣接する複数のピクセルに補償値を分散させる。本発明の実施の形態に係る液晶表示装置の画質制御方法の中、１次補償段階に対する第３の実施の形態は、パネル欠陥位置に対する位置情報とパネル欠陥位置に対応し、入力デジタルビデオデータの階調によって最適化された補償値がメモリに貯蔵され、入力デジタルビデオデータの表示位置と階調とを判断し、その入力デジタルビデオデータがパネル欠陥位置に表示されるデータに判断されると、フレームレートコントロール方法を用いて補償値を複数のフレームに分散させると共にディザリング方法を用いて隣接する複数のピクセルに補償値を分散させる。

フレームレートコントロールとディザリング方法について、図１８ないし図２０を参照して説明する。例えば、０階調と１階調のみが表示できるピクセルに構成される画面で１/４階調、１/２階調、３/４階調等のような中間階調を表現しようとする場合、フレームレートコントロール方法においては、図１８（ａ）に示すように、４フレームをフレームグループとして順次繋がる４フレームの間、ある一つのピクセルに３フレームは０階調を表示し、１フレームは１階調を表示すると、このピクセルに対して観察者は１/４階調を感じるようになる。同様に、図１８（ｂ）及び（ｃ）に示すように、１/２階調と３/４階調も表現される。そして、ディザリング方法においては、図１９（ａ）に示すように、２×２ピクセル構造、即ち、四つのピクセルを一つのピクセルグループとして、ある一つのピクセルグループで四つのピクセルのうち、三つのピクセルに０階調を表示し、一つのピクセルに１階調を表示すると、このピクセルグループに対して観察者は１/４階調を感じるようになる。同様に、図１９（ｂ）及び（ｃ）に示すように、１/２階調と３/４階調も表現される。そして、このようなフレームレートコントロールとディザリング方法を共に用いる方法として、図２０は、２×２ピクセル構造を一つのピクセルグループとしたディザリングと、このピクセルグループに対して、４フレームを単位としたフレームレートコントロールとを同時適用して中間階調を表現することを示す。このような２×２ピクセル構造及び４フレームを単位としたフレームレートコントロール及びディザリング方法の場合、図２０（ａ）を参照すると、４フレームの間、毎フレームにおいて、このピクセルグループが示す階調は１/４階調であり、このピクセルグループを形成する各ピクセル（第１ないし第４のピクセル）は、４フレームを単位としてそれぞれ１/４階調を示す。同様に、１/２階調を表現する場合にも、（ｂ）に示すように、各ピクセルグループはフレーム毎にディザリングによる１/２階調を表現し、各ピクセルは４フレームに渡ってそれぞれ１/２階調を表現する。同様に、（ｃ）に示すように、３/４階調も表現される。このようにフレームレートコントロールとディザリングとを共に適用する制御方法は、フレームレートコントロールから発生され得るフリッカー（Ｆｌｉｃｋｅｒ）とディザリングから発生され得る解像度の低下の問題を解決することができる利点がある。

一方、フレームレートコントロールにおいてのフレームグループを形成するフレーム数や、ディザリングにおいてのピクセルグループを形成するピクセル数は、必要に応じて多様な調整が可能である。その例として、図２１は、８×８ピクセル構造及び８フレームを単位とし、フレームレートコントロール及びディザリングを用いる制御方法を示す図面である。

例えば、図２２Ａに示すように、表示パネル上にパネル欠陥領域１ないし４ＰＤＡ１ないしＰＤＡ４が存在する場合、図２１でのようなフレームレートコントロール及びディザリング方法でパネル欠陥領域１ないし４ＰＤＡ１ないしＰＤＡ４を補償するために、下記の表１に示すように、各パネル欠陥領域ＰＤＡ１ないしＰＤＡ４の位置別、階調別パネル欠陥補償データをＥＥＰＲＯＭに貯蔵することができる。

ＥＥＰＲＯＭに貯蔵されたパネル欠陥補償データが前記表１のようである場合、本発明の１次補償段階は、例えば、「パネル欠陥領域１ＰＤＡ１」に供給されるデジタルビデオデータが「階調区間２」に当たる「０１００００００（６４）」であると、「０１１（３）」の補償データを用いて、図２１のＤに示すようなパターンでフレームレートコントロール及びディザリングを行うことによって「パネル欠陥領域１」の位置に供給されるデジタルビデオデータを変調し、「パネル欠陥領域４」の位置に供給されるデジタルビデオデータが「階調区間３」に当たる「１０００００００（１２８）」であると、「１１０（６）」の補償データを用いて、図２１のＧに示すようなパターンでフレームレートコントロール及びディザリングを行うことによって「パネル欠陥領域４ＰＤＡ４」に供給されるデジタルビデオデータを変調する。

前述のように、本発明の実施の形態に係る液晶表示装置の画質制御方法の中の１次補償段階は、表示装置のデータ処理容量によって表示装置の画面が表現することのできる色または階調を更に細分化して表現することのできるフレームレートコントロール及び/またはディザリングのような画質制御方法を通じてパネル欠陥位置の輝度差を補償することにより、自然で上品な画質具現が可能になる利点がある。

本発明の実施の形態に係る液晶表示装置の画質制御方法の中の２次補償段階は、リンクサブピクセルに対して、リンクサブピクセルに供給されるデジタルビデオデータを、このデジタルビデオデータが表現することのできる階調表現単位に増減する。

例えば、図２２Ｂに示すように、表示パネル上にリンクサブピクセル１及び２が存在する場合、リンクサブピクセル１及び２ＬＳＰ１、ＬＳＰ２の充電特性を補償するため、下記の表２に示すように、各リンクサブピクセルＬＳＰ１、ＬＳＰ２の位置別、階調別パネル欠陥補償データをＥＥＰＲＯＭに貯蔵することができる。

ＥＥＰＲＯＭに貯蔵されたパネル欠陥補償データが前記表２のようである場合、本発明の２次補償段階は、例えば、リンクサブピクセル１ＬＳＰ１に供給されるデジタルビデオデータが「階調区間１」に当たる「０１０００００１（６４）」であると、「０１０００００１（６４）」に「０００００１００（４）」を加算してリンクサブピクセル１ＬＳＰ１に供給されるデジタルビデオデータを「０１０００１００（６８）」に変調し、リンクサブピクセル２ＬＳＰ２に供給されるデジタルビデオデータが「階調区間３」に当たる「１０００００００（１２８）」であると、「１０００００００（１２８）」に「０００００１１０（６）」を加算してリンクサブピクセル２ＬＳＰ２に供給されるデジタルビデオデータを「１００００１１０（１３４）」に変調する。

前述のように、本発明の２次補償段階は、不良サブピクセルを、それと隣接する同一色の正常サブピクセルと電気的に連結してリンクサブピクセルを形成し、リンクサブピクセルに表示されるデジタルビデオデータをリンクピクセルの充電特性を補償するために予め設定された補償データに変調することにより、不良サブピクセルの認知程度を低下させ、不良サブピクセルを含むリンクサブピクセルの充電特性を補償することができる。

一方、図２２Ｃに示すように、表示パネル上でパネル欠陥領域ＰＤＡ３内にリンクサブピクセルＬＳＰ３が存在することができる。このように、パネル欠陥領域ＰＤＡ３とリンクサブピクセルＬＳＰ３とが重畳される場合、２次補償部においては、１次補償部で算定したパネル欠陥補償データ値を勘案して充電特性補償データを算定する。例えば、パネル欠陥領域とリンクサブピクセルとが分離されたことを仮定し、特定階調でパネル欠陥補償データを「＋２」に、充電特性補償データを「＋６」に決定したとすると、前記のようにパネル欠陥領域ＰＤＡ３とリンクピクセルＬＳＰ３とが重畳された場合、１次補償部で前記リンクサブピクセルＬＳＰ３に対する充電特性を「＋２」だけ補償するので、２次補償部ではリンクサブピクセルに対して「＋４」だけの充電特性を補償する。

前述のように、本発明の実施の形態に係る画質制御方法を実現するため、本発明の実施の形態に係る液晶表示装置は、図２３に示すように、ビデオデータの入力を受け、これを変調して表示パネル２０３を駆動する駆動部２１０に供給する補償回路２０５を備える。

図２４は、本発明の実施の形態に係る液晶表示装置を示す図面である。

図２４を参照すると、本発明の実施の形態に係る液晶表示装置は、データライン２０６とゲートライン２０８とが交差し、その交差部に、液晶セルＣｌｃを駆動するためのＴＦＴが形成された表示パネル２０３と、補正されたデジタルビデオデータＲｃ／Ｇｃ／Ｂｃを発生させる補償回路２０５と、補正されたデジタルビデオデータＲｃ／Ｇｃ／Ｂｃをアナログのデータ電圧に変換してデータライン２０６に供給するデータ駆動回路２０１と、ゲートライン２０８にスキャンパルスを供給するゲート駆動回路２０２と、データ駆動回路２０１及びゲート駆動回路２０２を制御するタイミングコントローラ２０４とを備える。

表示パネル２０３は、２枚の基板（ＴＦＴ基板、カラーフィルタ基板）の間に液晶分子が注入される。ＴＦＴ基板上に形成されたデータライン２０６とゲートライン２０８は相互直交する。データライン２０６とゲートライン２０８との交差部に形成されたＴＦＴは、ゲートライン２０８からのスキャン信号に応答して、データライン２０６を経由して供給されるデータ電圧を液晶セルＣｌｃのピクセル電極に供給する。カラーフィルタ基板上には未図示のブラックマトリクス、カラーフィルタ及び共通電極が形成される。一方、カラーフィルタ基板上に形成される共通電極は、電界印加方式によってＴＦＴ基板上に形成される。ＴＦＴ基板とカラーフィルタ基板には互いに垂直の偏光軸を有する偏光板がそれぞれ付着される。

補償回路２０５は、システムインターフェースから入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの供給を受け、パネル欠陥の位置に供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉを変調して補正されたデジタルビデオデータＲｃ／Ｇｃ／Ｂｃを発生する。このような補償回路２０５に対しては詳細に後述する。

タイミングコントローラ２０４は、補償回路２０５を経由して供給される垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクラックＤＣＬＫを用いてゲート駆動回路２０２を制御するためのゲート制御信号ＧＤＣ、データ駆動回路２０１を制御するためのデータ制御信号ＤＤＣを発生すると共に、補正されたデジタルビデオデータＲｃ/Ｇｃ/ＢｃをドットクラックＤＣＬＫに合わせてデータ駆動回路２０１に供給する。

データ駆動回路２０１は、補正されたデジタルビデオデータＲｃ/Ｇｃ/Ｂｃの入力を受け、このデジタルビデオデータＲｃ/Ｇｃ/Ｂｃをアナログガンマ補償電圧（データ電圧）に変換し、タイミングコントローラ２０４の制御下に表示パネル２０３のデータライン２０６に供給する。

ゲート駆動回路２０２は、スキャン信号をゲートライン２０８に供給することにより、そのゲートライン２０８に接続されたＴＦＴをターンオン（Ｔｕｒｎ−ｏｎ）させ、データ電圧が供給される１水平ラインの液晶セルＣｌｃを選択する。データ駆動回路２０１から発生されるアナログデータ電圧はスキャンパルスに同期されることによって選択された１水平ラインの液晶セルＣｌｃに供給される。

以下、図２５ないし図３１を参照し、補償回路２０５について詳細に説明する。

図２５を参照すると、補償回路２０５は、表示パネル２０３のパネル欠陥領域及びリンクサブピクセルの位置を指示する位置データＰＤ、パネル欠陥領域に表示される輝度を補償するためのパネル欠陥補償データＣＤ及びリンクサブピクセルの充電特性を補償するための充電特性補償データＣＤが貯蔵されるＥＥＰＲＯＭ２５３と、ＥＥＰＲＯＭ２５３に貯蔵される位置データ及び補償データを用いて入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉを変調することにより補正されたデジタルビデオデータＲｃ/Ｇｃ/Ｂｃを発生する補償部２５１と、補償回路２０５と外部システムとの通信のためのインタフェース回路２５７と、インタフェース回路２５７を経由してＥＥＰＲＯＭ２５３に貯蔵されるデータが臨時貯蔵されるレジスタ２５５とを備える。

ＥＥＰＲＯＭ２５３に貯蔵される補償データの補償値は、入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの階調によって異になる。ここで、補償データは、それぞれ複数の階調を含む階調区間を単位として異になる。階調区間に対応して補償値が設定される場合、ＥＥＰＲＯＭ２５３には階調区間に対する情報、即ち、階調区間が含む階調に対する情報も貯蔵される。このＥＥＰＲＯＭ２５３に貯蔵された位置データＰＤと補償データＣＤは、ＲＯＭ記録器（ＲＯＭ ｗｒｉｔｅｒ）により更新することができる。

インタフェース回路２５７は、補償回路２０５と外部システム間の通信のための構成として、このインタフェース回路２５７はＩ２Ｃ等の通信標準プロトコル規格に合わせて設計される。外部システムにおいては、このインタフェース回路２５７を通じてＥＥＰＲＯＭ２５３に貯蔵されたデータを読み取るか、修正することができる。即ち、ＥＥＰＲＯＭ２５３に貯蔵された位置データＰＤと補償データＣＤは、工程上の変化、適用モデル間の差異等のような理由により更新が要求され、使用者は更新しようとする位置データＵＰＤと補償データＵＣＤを外部システムから供給してＥＥＰＲＯＭ２５３に貯蔵されたデータを修正することができる。

レジスタ２５５には、ＥＥＰＲＯＭ２５３に貯蔵された位置データＰＤと補償データＣＤを更新するため、インタフェース回路２５７を通じて伝送される位置データＵＰＤ及び補償データＵＣＤが臨時貯蔵される。

以下、図２６ないし図３１を参照し、本発明に係る補償部２５１の実施の形態について詳細に説明する。

図２６を参照すると、本発明の第１の実施の形態に係る補償部２５１は、ＥＥＰＲＯＭ２５３に貯蔵されたパネル欠陥位置データＰＤ及びパネル欠陥補償データＣＤを用いてパネル欠陥位置に供給される入力デジタルビデオデータＲｉ/Ｇｉ/ＢｉをＦＲＣ方法で変調する第１の補償部２５１Ａと、第１の補償部２５１Ａにより変調されたデジタルビデオデータＲｍ/Ｇｍ/Ｂｍを充電特性補償データを用いて変調する第２の補償部２５１Ｂとを備える。

第１の補償部２５１Ａは、位置判断部２６１Ａ、階調判断部２６２、アドレス生成部２６３及びＦＲＣ制御部２６４を備える。

一方、第１の補償部２５１Ａが参照するＥＥＰＲＯＭ２５３は、パネル欠陥位置データＰＤ及びパネル欠陥補償データＣＤが貯蔵される赤Ｒ、緑Ｇ、青Ｂ別のＥＥＰＲＯＭ２５３ＦＲ、２５３ＦＧ、２５３ＦＢを含む。

位置判断部２６１は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクラックＤＣＬＫを用いて入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉが表示される表示パネル２０３上の位置を判断する。

階調判断部２６２は、赤Ｒ、緑Ｇ、青Ｂ別の階調判断部２６２Ｒ、２６２Ｇ、２６２Ｂを含む。この階調判断部２６２Ｒ、２６２Ｇ、２６２Ｂは入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの階調を分析する。

アドレス生成部２６３は、赤Ｒ、緑Ｇ、青Ｂ別のアドレス生成部２６３Ｒ、２６３Ｇ、２６３Ｂを含む。このアドレス生成部２６３Ｒ、２６３Ｇ、２６３Ｂは、ＥＥＰＲＯＭ２５３ＦＲ、２５３ＦＧ、２５３ＦＢのパネル欠陥位置データと位置判断部２６１の判断結果を参照し、入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示位置がパネル欠陥領域に当たると、そのパネル欠陥領域のパネル欠陥補償データを読み出すためのリードアドレス（Ｒｅａｄ Ａｄｄｒｅｓｓ）を生成してＥＥＰＲＯＭ２５３ＦＲ、２５３ＦＧ、２５３ＦＢに供給する。リードアドレスによってＥＥＰＲＯＭ２５３ＦＲ、２５３ＦＧ、２５３ＦＢから出力されるパネル欠陥補償データはＦＲＣ制御部２６４Ｒ、２６４Ｇ、２６４Ｂに供給される。

ＦＲＣ制御部２６４は、赤Ｒ、緑Ｇ、青Ｂ別のＦＲＣ制御部２６４Ｒ、２６４Ｇ、２６４Ｂを含む。このＦＲＣ制御部２６４Ｒ、２６４Ｇ、２６４Ｂは、入力デジタルビデオデータＲｉ/Ｇｉ/ＢｉにＥＥＰＲＯＭ２５３ＦＲ、２５３ＦＧ、２５３ＦＢからのパネル欠陥補償データを増減し、パネル欠陥領域に表示されるデータを変調する。しかし、図１８に示すように、パネル欠陥補償値によってパネル欠陥補償データが増減されるフレームの個数とフレームの順序を異にし、パネル欠陥補償データを複数のフレームに分散させる。例えば、図１８に示すように、ＦＲＣ制御のためのフレーム単位を４フレームとし、「００」は０階調、「０１」は１/４階調、「１０」は１/２階調、「１１」は３/４階調を補償するためのパネル欠陥補償データである場合、パネル欠陥位置に補償される補償値に設定されるパネル欠陥補償データが０．５（１/２）階調を補償するための「０１」であると、ＦＲＣ制御部２６４Ｒ、２６４Ｇ、２６４Ｂは四つのフレームの中の二つのフレーム期間の間、該当パネル欠陥位置のピクセルデータに「１」階調を加算し、パネル欠陥位置に表示されるデータＲｉ/Ｇｉ/Ｂｉのパネル欠陥程度０．５階調を補償する。このようなＦＲＣ制御部２６４Ｒ、２６４Ｇ、２６４Ｂは、図２７のような回路構成を有する。

図２７は、赤色データを補正するための第１のＦＲＣ制御部２６４Ｒを詳細に示す図面である。一方、第２及び第３のＦＲＣ制御部２６４Ｇ、２６４Ｂは、第１のＦＲＣ制御部２６４Ｒと実質的に同一な回路構成を有する。

図２７を参照すると、第１のＦＲＣ制御部２６４Ｒは、補償値判定部２７１、フレーム数感知部２７２及び演算器２７３を備える。

補償値判定部２７１は、Ｒ補償値を判定し、その補償値をフレーム数によって分けられる値にＦＲＣデータＦＤを発生する。例えば、四つのフレームをＦＲＣの一つのフレームグループとする場合、Ｒパネル欠陥補償データ「００」は０階調、Ｒパネル欠陥補償データ「０１」は１/４階調、Ｒパネル欠陥補償データ「１０」は１/２階調、「１１」は３/４階調に対する補償値に認識するように予め設定されると、補償値判定部１７１はＲパネル欠陥補償データ「０１」を該当パネル欠陥位置のデータの表示階調に１/４階調を加算するデータに判定する。このように、Ｒパネル欠陥補償データの階調が判定されると、補償値判定部２７１は該当パネル欠陥位置に供給される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉに１/４階調を補償するため、図１８（ａ）に示すように、第１ないし第４のフレームの中の何れか一つのフレームに１階調が加算されるように、加算される一つのフレーム期間に「１」のＦＲＣデータＦＤを発生し、残りの三つのフレーム期間の間、「０」のＦＲＣデータＦＤを発生する。

フレーム数感知部２７２は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ドットクラックＤＣＬＫ及びデータイネーブル信号ＤＥの中の何れか一つ以上を用いてフレーム数を感知する。例えば、フレーム数感知部２７２は、垂直同期信号Ｖｓｙｎｃをカウンティングしてフレーム数を感知することができる。

演算器２７３は、入力デジタルビデオデータＲｉ/Ｇｉ/ＢｉをＦＲＣデータＦＤに増減して補正されたデジタルビデオデータＲｍを発生する。

一方、ＦＲＣ制御部２６４Ｒ、２６４Ｇ、２６４Ｂには、補正される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉとパネル欠陥補償データＣＤとがそれぞれ異なるデータ伝送回線を経由して供給されるか、または補正される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉとパネル欠陥補償データＣＤとが併合されて同一回線に供給されることができる。例えば、補正される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉが８ビットの「０１００００００」であり、パネル欠陥補償データＣＤが３ビットの「０１１」である場合、「０１００００００」と「０１１」とがそれぞれ異なるデータ伝送回線を経由してＦＲＣ制御部２６４Ｒ、２６４Ｇ、２６４Ｂに供給されるか、または「０１０００００００１１」の１１ビットデータに併合され、ＦＲＣ制御部２６４Ｒ、２６４Ｇ、２６４Ｂに供給されることができる。このように、補正される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉとパネル欠陥補償データＣＤとが１１ビットデータに併合されてＦＲＣ制御部２６４に供給される場合、ＦＲＣ制御部２６４は１１ビットデータのうち、上位８ビットを補正される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉに認識し、下位３ビットをパネル欠陥補償データＣＤに認識してＦＲＣ制御を行う。一方、前記「０１００００００」と「０１１」とが併合された「０１０００００００１１」のデータを生成する方法の一例として、「０１００００００」の最下位ビットにダミー（ｄｕｍｍｙ）ビット「０００」を追加して「０１０００００００００」に変換し、ここに「０１１」を加算して「０１０００００００１１」のデータを生成する方法がある。

前述のように、本発明の第１の実施の形態に係る第１の補償部２５１Ａは、入力Ｒ、Ｇ、Ｂデジタルビデオデータがそれぞれ８ビットであり、四つのフレーム期間を一つのフレームグループとして補償値を時間的に分散させることに仮定する場合、１０２１階調に細分化してパネル欠陥位置に表示されるデータを細密に補正することができる。

第２の補償部２５１Ｂは、第１の補償部２５１Ａにより変調されたデジタルビデオデータＲｍ/Ｇｍ/Ｂｍに含まれるリンクサブピクセル１３のデータ、または第１の補償部２５１Ａにより変調されない非欠陥領域のデータに含まれるリンクサブピクセル１３のデータをＥＥＰＲＯＭ２５３に貯蔵された充電特性補償データに増減して補正されたデジタルビデオデータＲｃ/Ｇｃ/Ｂｃを発生する。このような第２の補償部２５１Ｂは、位置判断部２６１Ｂ、階調判断部２６２、アドレス生成部２６３、演算器２６５を備える。一方、第２の補償部２５１Ｂが参照するＥＥＰＲＯＭ２５３は、リンクサブピクセル１３の位置データＰＤ及び充電特性補償データＣＤが貯蔵される赤Ｒ、緑Ｇ、青Ｂ別のＥＥＰＲＯＭ２５３Ｒ、２５３Ｇ、２５３Ｂを含む。

位置判断部２６１Ｂは、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクラックＤＣＬＫを用いて入力ディジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示位置を判断する。

階調判断部２６２は、赤Ｒ、緑Ｇ、青Ｂ別の階調判断部２６２Ｒ、２６２Ｇ、２６２Ｂを含む。この階調判断部２６２Ｒ、２６２Ｇ、２６２Ｂは入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの階調を分析する。

アドレス生成部２６３は、赤Ｒ、緑Ｇ、青Ｂ別のアドレス生成部２６３Ｒ、２６３Ｇ、２６３Ｂを含む。このアドレス生成部２６３Ｒ、２６３Ｇ、２６３Ｂは、ＥＥＰＲＯＭ２５３Ｒ、２５３Ｇ、２５３Ｂに貯蔵されたリンクサブピクセル１３の位置データと位置判断部２６１Ｂの判断結果を参照して、入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示位置がリンクサブピクセル１３の位置に当たると判断されると、そのリンクサブピクセル１３においての充電特性補償データを読み出すためのリードアドレス（Ｒｅａｄ Ａｄｄｒｅｓｓ）を生成してＥＥＰＲＯＭ２５３Ｒ、２５３Ｇ、２５３Ｂに供給する。リードアドレスによってＥＥＰＲＯＭ２５３Ｒ、２５３Ｇ、２５３Ｂから出力される充電特性補償データは演算器２６５Ｒ、２６５Ｇ、２６５Ｂに供給される。

演算器２６５は、赤Ｒ、緑Ｇ、青Ｂ別の演算器２６５Ｒ、２６５Ｇ、２６５Ｂを含む。演算器２６５Ｒ、２６５Ｇ、２６５Ｂは入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉに充電特性補償データを加算または減算し、リンクサブピクセル１３に含まれる正常サブピクセル１１に表示される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉを変調する。ここで、演算器２６５Ｒ、２６５Ｇ、２６５Ｂは、加算器、減算器の外にも、入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉに充電特性補償データを乗算または除算するための乗算器または除算器を含むこともできる。

前述の第１及び第２の補償部２５１Ａ、２５１Ｂを通じて変調され、パネル欠陥及び/または充電特性が補償されたデジタルビデオデータＲｃ/Ｇｃ/Ｂｃ、即ち、補正されたデジタルビデオデータＲｃ/Ｇｃ/Ｂｃは、駆動回路２１０を経由して表示パネル２０３に供給され、画質の補正された画像を表示するようになる。

図２８を参照すると、本発明の第２の実施の形態に係る補償部２５１は、ＥＥＰＲＯＭ２５３に貯蔵されたパネル欠陥位置データＰＤ及びパネル欠陥補償データＣＤを用いて、パネル欠陥位置に供給される入力ディジタルビデオデータＲｉ/Ｇｉ/Ｂｉをディザリング方法で変調する第１の補償部２５１Ａと、第１の補償部２５１Ａの出力データのうち、リンクサブピクセルのデータに対して充電特性補償データに変調する第２の補償部２５１Ｂとを備える。

第１の補償部２５１Ａは、位置判断部２８１Ａ、階調判断部２８２、アドレス生成部２８３及びディザリング制御部２８４を備える。一方、第１の補償部２５１Ａが参照するＥＥＰＲＯＭ２５３は、パネル欠陥領域の位置データＰＤ及びパネル欠陥領域の補償データＣＤが貯蔵される赤Ｒ、緑Ｇ、青Ｂ別のＥＥＰＲＯＭ２５３ＤＲ、２５３ＤＧ、２５３ＤＢを含む。

位置判断部２８１Ａは、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクラックＤＣＬＫを用いて入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示位置を判断する。

階調判断部２８２は、赤Ｒ、緑Ｇ、青Ｂ別の階調判断部２８２Ｒ、２８２Ｇ、２８２Ｂを含む。この階調判断部２８２Ｒ、２８２Ｇ、２８２Ｂは入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの階調を分析する。

アドレス生成部２８３は、赤Ｒ、緑Ｇ、青Ｂ別のアドレス生成部２８３Ｒ、２８３Ｇ、２８３Ｂを含む。このアドレス生成部２８３Ｒ、２８３Ｇ、２８３Ｂは、ＥＥＰＲＯＭ２５３ＤＲ、２５３ＤＧ、２５３ＤＢのパネル欠陥位置データを参照して、入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示位置がパネル欠陥領域に当たると、そのパネル欠陥領域においてのパネル欠陥補償データを読み出すためのリードアドレス（Ｒｅａｄ Ａｄｄｒｅｓｓ）を生成してＥＥＰＲＯＭ２５３ＤＲ、２５３ＤＧ、２５３ＤＢに供給する。リードアドレスによってＥＥＰＲＯＭ２５３ＤＲ、２５３ＤＧ、２５３ＤＢから出力されるパネル欠陥補償データはディザリング制御部２８４Ｒ、２８４Ｇ、２８４Ｂに供給される。

ディザリング制御部２８４Ｒ、２８４Ｇ、２８４Ｂは、ＥＥＰＲＯＭ２５３ＤＲ、２５３ＤＧ、２５３ＤＢからのパネル欠陥補償データを、複数のピクセルを含む単位ピクセルウィンドーの各ピクセルに分散してパネル欠陥位置に表示される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉを変調する。

図２９は、赤色データを補正するための第１のディザリング制御部２８４Ｒを詳細に示す図面である。一方、第２及び第３のディザリング制御部２８４Ｇ、２８４Ｂは、第１のディザリング制御部２８４Ｒと実質的に同一な回路構成を有する。

図２９を参照すると、第１のディザリング制御部２８４Ｒは、補償値判定部２９１、ピクセル位置感知部２９２及び演算器２９３を備える。

補償値判定部２９１は、Ｒ補償値を判定し、その補償値を単位ピクセルウィンドー内に含まれるピクセルに分散される値にディザリングデータＤＤを発生する。この補償値判定部２９１には、Ｒ補償値によってディザリングデータＤＤが自動出力されるようにプロミングされてある。例えば、補償値判定部２９１は、２進データに表現されるＲ補償値が「００」であると単位ピクセルウィンドーの補償値を１/４階調に、Ｒ補償値が「１０」であると１/２階調に、Ｒ補償値が「１１」であると３/４階調にディザ補償値を認識するように予めプログラミングされてある場合、単位ピクセルウィンドーに四つのピクセルが含まれていて、Ｒ補償値が「０１」であると、その単位ピクセルウィンドー内の一つのピクセル位置から「１」をディザリングデータＤＤに発生する反面、残りの三つのピクセル位置から「０」をディザリングデータＤＤに発生する。このようなディザリングデータＤＤは演算器２９３により、図１９に示すように、入力ディジタルビデオデータに単位ピクセルウィンドー内のピクセル位置別に増減される。

ピクセル位置感知部２９２は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ドットクラックＤＣＬＫ及びデータイネーブル信号ＤＥの中の何れか一つ以上を用いてピクセル位置を感知する。例えば、ピクセル位置感知部２９２は、水平同期信号ＨｓｙｎｃとドットクラックＤＣＬＫとをカウンティングしてピクセル位置を感知することができる。

演算器２９３は、入力デジタルビデオデータＲｉ/Ｇｉ/ＢｉをディザリングデータＤＤに増減して補正されたデジタルビデオデータＲｍを発生する。

一方、ディザリング制御部２８４Ｒ、２８４Ｇ、２８４Ｂには、補正される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉとパネル欠陥補償データＣＤとがそれぞれ異なるデータ伝送回線を経由して供給されるか、または補正される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉとパネル欠陥補償データＣＤとが併合されて同一回線に供給されることができる。例えば、補正される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉが８ビットの「０１００００００」であり、パネル欠陥補償データＣＤが３ビットの「０１１」である場合、「０１００００００」と「０１１」とがそれぞれ異なるデータ伝送回線を経由してディザリング制御部２８４Ｒ、２８４Ｇ、２８４Ｂに供給されるか、または「０１０００００００１１」の１１ビットデータに併合され、ディザリング制御部２８４Ｒ、２８４Ｇ、２８４Ｂに供給されることができる。このように、補正される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉとパネル欠陥補償データＣＤとが１１ビットデータに併合されてディザリング制御部２８４に供給される場合、ディザリング制御部２８４Ｒ、２８４Ｇ、２８４Ｂは１１ビットデータのうち、上位８ビットを補正される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉに認識し、下位３ビットをパネル欠陥補償データＣＤに認識してディザリング制御を行う。一方、前記「０１００００００」と「０１１」とが併合された「０１０００００００１１」のデータを生成する方法の一例として、「０１００００００」の最下位ビットにダミー（ｄｕｍｍｙ）ビット「０００」を追加して「０１０００００００００」に変換し、ここに「０１１」を加算して「０１０００００００１１」のデータを生成する方法がある。

前述のように、本発明の第２の実施の形態に係る第１の補償部２５１Ａは、単位ピクセルウィンドーを四つのピクセルに構成すると仮定する場合、Ｒ、Ｇ、Ｂそれぞれに対して１０２１階調に細分化された補償値でパネル欠陥位置に表示されるデータを細密に補正することができる。

第２の補償部２５１Ｂは、第１の補償部２５１Ａにより変調されたデジタルビデオデータＲｍ/Ｇｍ/Ｂｍに含まれるリンクサブピクセルのデータ、あるいは第１の補償部２５１Ａをバイパスして変調されないリンクサブピクセルのデータをＥＥＰＲＯＭ２５３に貯蔵された充電特性補償データに増減して補正されたデジタルビデオデータＲｃ/Ｇｃ/Ｂｃを発生する。このような第２の補償部２５１Ｂは、位置判断部２８１Ｂ、階調判断部２８２、アドレス生成部２８３、演算器２８５を備える。一方、第２の補償部２５１Ｂが参照するＥＥＰＲＯＭ２５３は、リンクサブピクセルの位置データＰＤと充電特性補償データＣＤが貯蔵される赤Ｒ、緑Ｇ、青Ｂ別のＥＥＰＲＯＭ２５３Ｒ、２５３Ｇ、２５３Ｂを含む。

位置判断部２８１Ｂは、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクラックＤＣＬＫを用いて入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示パネル１０３上の位置を判断する。

階調判断部２８２は、赤Ｒ、緑Ｇ、青Ｂ別の階調判断部２８２Ｒ、２８２Ｇ、２８２Ｂを含む。この階調判断部２８２Ｒ、２８２Ｇ、２８２Ｂは第１の補償部２５１の入力データＲｍ/Ｇｍ/Ｂｍそれぞれに対する階調を分析する。

アドレス生成部２８３は、赤Ｒ、緑Ｇ、青Ｂ別のアドレス生成部２８３Ｒ、２８３Ｇ、２８３Ｂを含む。このアドレス生成部２８３Ｒ、２８３Ｇ、２８３Ｂは、ＥＥＰＲＯＭ２５３Ｒ、２５３Ｇ、２５３Ｂに貯蔵されたリンクサブピクセルの位置データと位置判断部２８１Ｂの判断結果を参照して、階調判断部２８２から入力されるデジタルビデオデータの表示位置がリンクサブピクセルに当たると、そのリンクサブピクセルに対する充電特性補償データを読み出すためのリードアドレスを生成してＥＥＰＲＯＭ２５３Ｒ、２５３Ｇ、２５３Ｂに供給する。リードアドレスによってＥＥＰＲＯＭ２５３Ｒ、２５３Ｇ、２５３Ｂから出力される充電特性補償データは演算器２８５Ｒ、２８５Ｇ、２８５Ｂに供給される。

演算器２８５は、赤Ｒ、緑Ｇ、青Ｂ別の演算器２８５Ｒ、２８５Ｇ、２８５Ｂを含む。演算器２８５Ｒ、２８５Ｇ、２８５Ｂは入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉに充電特性補償データを加算または減算し、リンクサブピクセル１３に含まれる正常サブピクセル１１に表示されるデジタルビデオデータ Ｒｉ/Ｇｉ/Ｂｉを変調する。ここで、演算器２８５Ｒ、２８５Ｇ、２８５Ｂは、加算器、減算器の外にも、入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉに充電特性補償データを乗算または除算するための乗算器または除算器を含むこともできる。

前述の第１及び第２の補償部２５１Ａ、２５１Ｂを通じて変調され、パネル欠陥及び/または充電特性が補償されたデジタルビデオデータＲｃ/Ｇｃ/Ｂｃ、即ち、補正されたデジタルビデオデータＲｃ/Ｇｃ/Ｂｃは、駆動回路２１０を経由して表示パネル２０３に供給され、画質の補正された画像を表示するようになる。

図３０を参照すると、本発明の第３の実施の形態に係る補償部２５１は、ＥＥＰＲＯＭ２５３に貯蔵されたパネル欠陥位置データＰＤ及びパネル欠陥補償データＣＤを用いて、パネル欠陥領域に供給される入力デジタルビデオデータＲｉ/Ｇｉ/ＢｉをＦＲＣ＆ディザリング方法で変調する第１の補償部２５１Ａと、第１の補償部２５１Ａを通じて入力されるデジタルビデオデータＲｍ/Ｇｍ/Ｂｍにおいて、リンクサブピクセルのデータを充電特性補償データに変調する第２の補償部２５１Ｂとを備える。

第１の補償部２５１Ａは、位置判断部３０１、階調判断部３０２、アドレス生成部３０３、ＦＲＣ＆ディザリング制御部３０４を備える。一方、第１の補償部２５１Ａが参照するＥＥＰＲＯＭ２５３は、パネル欠陥位置データＰＤ及びパネル欠陥補償データＣＤが貯蔵される赤Ｒ、緑Ｇ、青Ｂ別のＥＥＰＲＯＭ２５３ＦＤＲ、２５３ＦＤＧ、２５３ＦＤＢを含む。

位置判断部３０１は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクラックＤＣＬＫを用いて入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示パネル１０３上の表示位置を判断する。

階調判断部３０２は、赤Ｒ、緑Ｇ、青Ｂ別の階調判断部３０２Ｒ、３０２Ｇ、３０２Ｂを含む。この階調判断部３０２Ｒ、３０２Ｇ、３０２Ｂは入力ディジタルビデオデータＲｉ/Ｇｉ/Ｂｉの階調を分析する。

アドレス生成部３０３は、赤Ｒ、緑Ｇ、青Ｂ別のアドレス生成部３０３Ｒ、３０３Ｇ、３０３Ｂを含む。このアドレス生成部３０３Ｒ、３０３Ｇ、３０３Ｂは、ＥＥＰＲＯＭ２５３ＦＤＲ、２５３ＦＤＧ、２５３ＦＤＢのパネル欠陥位置データと位置判断部３０１の判断結果を参照して、入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示位置がパネル欠陥位置に当たると、そのパネル欠陥領域においてのパネル欠陥補償データを読み出すためのリードアドレスを生成してＥＥＰＲＯＭ２５３ＦＤＲ、２５３ＦＤＧ、２５３ＦＤＢに供給する。リードアドレスによってＥＥＰＲＯＭ２５３ＦＤＲ、２５３ＦＤＧ、２５３ＦＤＢから出力されるパネル欠陥補償データはＦＲＣ＆ディザリング制御部３０４Ｒ、３０４Ｇ、３０４Ｂに供給される。

ＦＲＣ＆ディザリング制御部３０４Ｒ、３０４Ｇ、３０４Ｂは、ＥＥＰＲＯＭ２５３ＦＤＲ、２５３ＦＤＧ、２５３ＦＤＢからのパネル欠陥補償データを、複数のピクセルを含む単位ピクセルウィンドーの各ピクセルに空間的に分散し、また、パネル欠陥補償データを複数のフレーム期間に分散させ、パネル欠陥位置に表示される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉを変調する。

図３１は、赤色データを補正するための第１のＦＲＣ＆ディザリング制御部３０４Ｒを詳細に示す図面である。一方、第２及び第３のＦＲＣ＆ディザリング制御部３０４Ｇ、３０４Ｂは、第１のディザリング制御部３０４Ｒと実質的に同一な回路構成を有する。

図３１を参照すると、第１のＦＲＣ＆ディザリング制御部３０４Ｒは、補償値判定部３１１、フレーム数感知部３１３、ピクセル位置感知部３１４及び演算器３１２を備える。

補償値判定部３１１は、Ｒ補償値を判定し、その補償値を単位ピクセルウィンドー内に含まれるピクセルと複数のフレーム期間の間に分散される値にＦＲＣ＆ディザリングデータＦＤＤを発生する。この補償値判定部３１１には、Ｒ補償値によってＦＲＣ＆ディザリングデータＦＤＤが自動出力されるようにプロミングされてある。例えば、補償値判定部３１１は、Ｒパネル欠陥補償データが「００」であると０階調、「０１」であると１/４階調、「１０」であると１/２階調、「１１」であると３/４階調に対する補償値に認識するように予めプログラミングされてある。Ｒパネル欠陥補償データが「０１」であり、四つのフレーム期間をＦＲＣフレームグループとし、四つのピクセルをディザリングの単位ピクセルウィンドーに構成すると仮定すると、補償値判定部３１１は、図１５に示すように、四つのフレーム期間の間、単位ピクセルウィンドー内から一つのピクセル位置に「１」をＦＲＣ＆ディザリングデータＦＤＤに発生し、残りの三つのピクセル位置に「０」をＦＲＣ＆ディザリングデータＦＤＤに発生する。しかし、「１」が発生されるピクセルの位置をフレーム毎に変更させる。

フレーム数感知部３１３は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ドットクラックＤＣＬＫ及びデータイネーブル信号ＤＥの中の何れか一つ以上を用いてフレーム数を感知する。例えば、フレーム数感知部３１３は、垂直同期信号Ｖｓｙｎｃをカウンティングしてフレーム数を感知することができる。

ピクセル位置感知部３１４は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ドットクラックＤＣＬＫ及びデータイネーブル信号ＤＥの中の何れか一つ以上を用いてピクセル位置を感知する。例えば、ピクセル位置感知部３１４は、水平同期信号ＨｓｙｎｃとドットクラックＤＣＬＫとをカウンティングしてピクセル位置を感知することができる。

演算器３１２は、入力デジタルビデオデータＲｉ/Ｇｉ/ＢｉをＦＲＣ＆ディザリングデータＦＤＤに増減して補正されたデジタルビデオデータＲｍを発生する。

一方、ＦＲＣ＆ディザリング制御部３０４Ｒ、３０４Ｇ、３０４Ｂには、補正される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉとパネル欠陥補償データＣＤとがそれぞれ異なるデータ伝送回線を経由して供給されるか、または補正される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉとパネル欠陥補償データＣＤとが併合されて同一回線に供給されることができる。例えば、表１に示すように、補正される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉが８ビットの「０１００００００」であり、パネル欠陥補償データＣＤが３ビットの「０１１」である場合、「０１００００００」と「０１１」とがそれぞれ異なるデータ伝送回線を経由してＦＲＣ＆ディザリング制御部３０４Ｒ、３０４Ｇ、３０４Ｂに供給されるか、または「０１０００００００１１」の１１ビットデータに併合され、ＦＲＣ＆ディザリング制御部３０４Ｒ、３０４Ｇ、３０４Ｂに供給されることができる。このように、補正される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉとパネル欠陥補償データＣＤとが１１ビットデータに併合され、ＦＲＣ＆ディザリング制御部３０４Ｒ、３０４Ｇ、３０４Ｂに供給される場合、ＦＲＣ＆ディザリング制御部３０４は１１ビットデータのうち、上位８ビットを補正される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉに認識し、下位３ビットをパネル欠陥補償データＣＤに認識してＦＲＣ＆ディザリング制御を行う。一方、前記「０１００００００」と「０１１」とが併合された「０１０００００００１１」のデータを生成する方法の一例として、「０１００００００」の最下位ビットにダミー（ｄｕｍｍｙ）ビット「０００」を追加して「０１０００００００００」に変換し、ここに「０１１」を加算して「０１０００００００１１」のデータを生成する方法がある。

前述のように、本発明の第３の実施の形態に係る第１の補償部２５１Ａは、単位ピクセルウィンドーを四つのピクセルに構成し、四つのフレーム期間を一つのＦＲＣフレームグループであると仮定する場合、Ｒ、Ｇ、Ｂそれぞれに対してフリッカーと解像度の低下が殆どなしに、１０２１階調に細分化された補償値でパネル欠陥位置に表示されるデータを細密に補正することができる。

第２の補償部２５１Ｂは、第１の補償部２５１Ａにより変調されたデジタルビデオデータＲｍ/Ｇｍ/Ｂｍに含まれるリンクサブピクセルのデータ、あるいは第１の補償部２５１Ａをバイパスして変調されないリンクサブピクセルのデータをＥＥＰＲＯＭ２５３に貯蔵された充電特性補償データに増減して補正されたデジタルビデオデータＲｃ/Ｇｃ/Ｂｃを発生する。このような第２の補償部２５１Ｂは、位置判断部３０１Ｂ、階調判断部３０２、アドレス生成部３０３、演算器３０５を備える。

第２の補償部２５１Ｂが参照するＥＥＰＲＯＭ２５３は、リンクサブピクセルの位置データＰＤ及びリンクサブピクセルの充電特性補償データＣＤが貯蔵される赤Ｒ、緑Ｇ、青Ｂ別のＥＥＰＲＯＭ２５３Ｒ、２５３Ｇ、２５３Ｂを含む。

位置判断部３０１Ｂは、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクラックＤＣＬＫを用いて入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示パネル１０３上の位置を判断する。

階調判断部３０２は、赤Ｒ、緑Ｇ、青Ｂ別の階調判断部３０２Ｒ、３０２Ｇ、３０２Ｂを含む。この階調判断部３０２Ｒ、３０２Ｇ、３０２Ｂは入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの階調を分析する。

アドレス生成部３０３は、赤Ｒ、緑Ｇ、青Ｂ別のアドレス生成部３０３Ｒ、３０３Ｇ、３０３Ｂを含む。このアドレス生成部３０３Ｒ、３０３Ｇ、３０３Ｂは、ＥＥＰＲＯＭ２５３Ｒ、２５３Ｇ、２５３Ｂに貯蔵されたリンクサブピクセルの位置データと位置判断部の判断結果を比較して、第１の補償部２５１Ｂから入力されるデジタルビデオデータＲｍ/Ｇｍ/Ｂｍの表示位置がリンクサブピクセル１３に当たると、そのリンクサブピクセル１３においての充電特性補償データを読み出すためのリードアドレスを生成してＥＥＰＲＯＭ２５３Ｒ、２５３Ｇ、２５３Ｂに供給する。リードアドレスによってＥＥＰＲＯＭ２５３Ｒ、２５３Ｇ、２５３Ｂから出力される充電特性補償データは演算器３０５Ｒ、３０５Ｇ、３０５Ｂに供給される。

演算器３０５は、赤Ｒ、緑Ｇ、青Ｂ別の演算器３０５Ｒ、３０５Ｇ、３０５Ｂを含む。演算器３０５Ｒ、３０５Ｇ、３０５Ｂは入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉに充電特性補償データを加算または減算し、リンクサブピクセル１３に含まれる正常サブピクセル１１に表示されるデジタルビデオデータＲｍ/Ｇｍ/Ｂｍを変調する。この演算器３０５Ｒ、３０５Ｇ、３０５Ｂは、加算器、減算器の外にも、入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉに充電特性補償データを乗算または除算するための乗算器または除算器を含むこともできる。

前述の第１及び第２の補償部２５１Ａ、２５１Ｂを通じて変調され、パネル欠陥及び/または充電特性が補償されたデジタルビデオデータＲｃ/Ｇｃ/Ｂｃ、即ち、補正されたデジタルビデオデータＲｃ/Ｇｃ/Ｂｃは、駆動回路２１０を経由して表示パネル２０３に供給され、画質の補正された画像を表示するようになる。

一方、前述の本発明の実施の形態に係る平板表示装置とその製造方法、その画質制御方法及び装置は、液晶表示装置を中心として説明されたが、アクティブマトリクス有機発光ダイオードＯＬＥＤのような他の平板表示装置にも類似に適用されることができる。

前述のように、本発明は、リペア工程及び補償回路を用いたデータ変調を通じて平板表示装置の画質を向上させることにより、不良ピクセルに対して肉眼で感じられる認知程度を顕著に低下させることができ、パネル欠陥から齎される表示むらを除去することができる。また、本発明は、パネル欠陥を補償することにおいて、細分化された階調表現のできるフレームレートコントロール及びディザリング技法を用いて、不良ピクセルとパネル欠陥領域の輝度を微細に補正することができる。

以上、説明した内容を通じて、当業者であれば本発明の技術思想を逸脱しない範囲内で種々なる変更および修正が可能であることが分かる。従って、本発明の技術的範囲は、明細書の詳細な説明に記載した内容に限定されるものではなく、特許請求の範囲により定めなければならない。

パネル欠陥の多様な形状の例を示す図面である。 パネル欠陥の多様な形状の例を示す図面である。 パネル欠陥の多様な形状の例を示す図面である。 パネル欠陥の多様な形状の例を示す図面である。 パネル欠陥の多様な形状の例を示す図面である。 不良ピクセルが暗点化される場合、多様な階調での不良ピクセルの認知程度を示す図面である。 不良ピクセルが暗点化される場合、多様な階調での不良ピクセルの認知程度を示す図面である。 不良ピクセルが暗点化される場合、多様な階調での不良ピクセルの認知程度を示す図面である。 バックライトによる輝線による画質欠陥を示す図面である。 本発明の実施の形態に係る平板表示装置の製造方法を段階的に示す図面である。 本発明の実施の形態に係るリペア工程を概略的に説明するための図面である。 ガンマ特性を示す図面である。 本発明の第１の実施の形態に係るリペア工程を説明するため、不良ピクセルとそれと隣接する同一色の正常ピクセルとを示す平面図である。 リペア工程の後、図７から線「Ｉ−Ｉ’」を切り取って、不良ピクセルと、それと隣接する同一色の正常ピクセルとを示す断面図である。 本発明の第１の実施の形態に係るリペア工程において、Ｗ−ＣＶＤ工程を段階的に示す断面図である。 本発明の第２の実施の形態に係るリペア工程を説明するために、不良ピクセルと、それと隣接する同一色の正常ピクセルとを示す平面図である。 リペア工程の後、図１０から線「II−II’」を切り取って、不良ピクセルと、それと隣接する同一色の正常ピクセルとを示す断面図である。 リペア工程の前、図１０から線「II−II’」を切り取って、不良ピクセルと、それと隣接する同一色の正常ピクセルとを示す断面図である。 本発明の第３の実施の形態に係るリペア工程を説明するために、不良ピクセルと、それと隣接する同一色の正常ピクセルとを示す平面図である。 リペア工程の後、図１３から線「III−III’」を切り取って、不良ピクセルと、それと隣接する同一色の正常ピクセルとを示す断面図である。 本発明の第４の実施の形態に係るリペア工程を説明するために、不良ピクセルと、それと隣接する同一色の正常ピクセルとを示す平面図である。 リペア工程の後、図１５から線「IV−IV’」を切り取って、不良ピクセルと、それと隣接する同一色の正常ピクセルとを示す断面図である。 リペア工程の前、図１２から線「IV−IV’」を切り取って、不良ピクセルと、それと隣接する同一色の正常ピクセルとを示す断面図である。 フレームレートコントロール方法の例を示す図面である。 ディザリング方法の例を示す図面である。 フレームレートコントロールとディザリングとを混合した方法の例を示す図面である。 フレームレートコントロールとディザリングとを混合した方法の他の例を示す図面である。 パネル欠陥補償データを説明するためのパネル欠陥の例を示す図面である。 充電特性補償データを説明するためのリンクピクセルの例を示す図面である。 パネル欠陥の位置とリンクピクセルの位置とが重畳される例を示す図面である。 本発明の実施の形態に係る平板表示装置を概略的に示す図面である。 本発明の実施の形態に係る平板表示装置を示す図面である。 図２４に示す補償回路を示す図面である。 図２５に示す補償部の第１の実施の形態を示す図面である。 図２６に示すフレームレートコントロール制御部を示す図面である。 図２５に示す補償部の第２の実施の形態を示す図面である。 図２８に示すディザリング制御部を示す図面である。 図２５に示す補償部の第３の実施の形態を示す図面である。 図３０に示すフレームレートコントロール及びディザリング制御部を示す図面である。

符号の説明

２５１：補償部
２５３：メモリ
２５５：レジスタ
２５７：インタフェース回路
２０１：データ駆動回路
２０２：ゲート駆動回路
２０３：表示パネル
２０４：タイミングコントローラ
２０５：補償回路
２０６：データライン
２０８：ゲートライン
２１０：駆動部
２６１、２８１、３０１：位置判断部
２６２、２８２、３０２：階調判断部
２６３、２８３，３０３：アドレス生成部
２６４：ＦＲＣ制御部
２６５、２７３、２８５、２９３、３０５、３１２：演算器
２７１、２９１、３１１：補償値判定部
２７２、３１３：フレーム数感知部
２９２、３１４：ピクセル位置感知部
２８４：ディザリング制御部
３０４：ＦＲＣ＆ディザリング制御部

Claims (10)

1. 正常領域と輝度差を有し複数のピクセルを含む欠陥領域と、一つの不良サブピクセルと、それと隣接する一つの正常サブピクセルとが電気的に連結されたリンクピクセル中、少なくとも一つを含む表示パネルと、ここで、前記欠陥領域は前記リンクピクセルに比べ発生範囲が大きい領域であり；
   前記欠陥領域を指示する第１位置データ、前記欠陥領域の輝度を補償するための第１補償データ、前記リンクピクセルの位置を指示する第２位置データ及び前記リンクピクセルの充電特性を補償するための第２補償データが貯蔵されたメモリと；
   前記第１位置データと前記第１補償データに基づいて、前記欠陥領域に表示されるデータをフレームレートコントロールとディザリングの中の何れか一つ以上の方法で変調する第１の補償部と、
   前記第２位置データと前記第２補償データに基づいて、前記リンクピクセルに表示されるデータを変調する第２の補償部を備え、
   前記第1の補償部と前記第２の補償部は互いに分離され、
   前記第1補償データと第２補償データは、全体階調を複数の階調を含む複数の階調領域(前記複数の階調領域の数は前記全体階調数より小さい)で区分し、各階調領域別で補償データが異なるよう設定され、
   前記欠陥領域と前記リンクピクセルの位置が重畳されるとき、前記リンクピクセルを補償するための第２補償データが、前記第１補償データを考慮して算定されることを特徴とする平板表示装置。
2. 前記第１の補償部は、前記第１補償データをフレーム期間単位に分散させ、前記欠陥領域に表示されるデータを前記分散された第１補償データにより増減させることを特徴とする請求項１に記載の平板表示装置。
3. 前記第１の補償部は、前記第１補償データを隣接するピクセルに分散させ、前記欠陥領域に表示されるデータを前記分散される第１補償データにより増減させることを特徴とする請求項１に記載の平板表示装置。
4. 前記第１の補償部は、前記第１補償データをフレーム期間単位に分散させると共に隣接したピクセルに分散させ、前記欠陥領域に表示されるデータを前記分散された第１補償データにより増減させることを特徴とする請求項１に記載の平板表示装置。
5. 前記第２の補償部は、前記リンクピクセル位置に表示されるデータを前記第２データにより増減させることを特徴とする請求項２に記載の平板表示装置。
6. 正常領域と輝度差を有し複数のピクセルを含む欠陥領域と、一つの不良サブピクセルと、それと隣接する一つの正常サブピクセルとが電気的に連結されたリンクピクセル中、少なくとも一つを含む表示パネルにおいて、ここで、前記欠陥領域は前記リンクピクセルに比べ発生範囲が 大きい領域であり、
   前記欠陥領域を指示する第１位置データ、前記欠陥領域に表示される輝度を補償するための第１補償データ、前記リンクピクセルの位置を指示する第２位置データ及び前記リンクピクセルの充電特性を補償するための第２補償データを決定する段階と；
   前記第１位置データと、前記第２位置データと、前記第１補償データと、前記第２補償データとをメモリに貯蔵する段階と；
   前記メモリに貯蔵された第１位置データと第１補償データを用いて、前記欠陥領域に表示されるデータをフレームレートコントロールとディザリングの中の何れか一つ以上の方法で変調する第1の補償段階と；
   前記メモリに貯蔵された第２位置データと第２補償データを用いて、前記リンクピクセルに表示されるデータを変調する第２の補償段階とを含み、
   前記第1の補償段階と前記第２の補償段階は互いに分離され、
   前記第1補償データと第２補償データは、全体階調を複数の階調を含む複数の階調領域(前記複数の階調領域の数は前記全体階調数より小さい)で区分し、各階調領域別で補償データが異なるよう設定され、
   前記欠陥領域と前記リンクピクセルの位置が重畳されるとき、前記リンクピクセルを補償するための第２補償データが、前記第１補償データを考慮して算定されることを特徴とする平板表示装置の画質制御方法。
7. 前記第１補償段階は、前記第１補償データをフレーム期間単位に分散させ、前記欠陥領域に表示されるデータを前記分散された第１補償データにより増減させる段階を含むことを特徴とする請求項６に記載の平板表示装置の画質制御方法。
8. 前記第１補償段階は、前記第１補償データを隣接したピクセルに分散させ、前記欠陥位置に表示されるデータを前記分散された第１補償データにより増減させる段階を含むことを特徴とする請求項６に記載の平板表示装置の画質制御方法。
9. 前記第１補償段階は、前記第１補償データをフレーム期間単位に分散させると共に隣接したピクセルに分散させ、前記欠陥位置に表示されるデータを前記分散された第１補償データにより増減させる段階を含むことを特徴とする請求項６に記載の平板表示装置の画質制御方法。
10. 前記第２補償段階は、前記リンクピクセル位置に表示されるデータを前記第２データにより増減させる段階を含むことを特徴とする請求項６に記載の平板表示装置の画質制御方法。