CN106129202B - 发光二极管与其制作方法 - Google Patents

发光二极管与其制作方法 Download PDF

Info

Publication number
CN106129202B
CN106129202B CN201610789116.7A CN201610789116A CN106129202B CN 106129202 B CN106129202 B CN 106129202B CN 201610789116 A CN201610789116 A CN 201610789116A CN 106129202 B CN106129202 B CN 106129202B
Authority
CN
China
Prior art keywords
semiconductor layer
type semiconductor
current control
dislocation
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610789116.7A
Other languages
English (en)
Other versions
CN106129202A (zh
Inventor
陈立宜
张佩瑜
詹志辉
张俊仪
林师勤
李欣薇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mikro Mesa Technology Co Ltd
Original Assignee
Mikro Mesa Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/874,467 external-priority patent/US9385267B2/en
Application filed by Mikro Mesa Technology Co Ltd filed Critical Mikro Mesa Technology Co Ltd
Publication of CN106129202A publication Critical patent/CN106129202A/zh
Application granted granted Critical
Publication of CN106129202B publication Critical patent/CN106129202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管与其制作方法，该发光二极管包含第一型半导体层、主动层、第二型半导体层以及至少一个电流控制结构。第一型半导体层具有第一区及第二区。第一区具有第一穿透位错密度。第二区具有第二穿透位错密度。第一穿透位错密度大于第二穿透位错密度。主动层连接于第一型半导体层。第二型半导体层连接于主动层。电流控制结构连接于第一型半导体层及第二型半导体层的其中至少一个。电流控制结构具有至少一个电流注入区域。第二区在电流控制结构的垂直投影与电流注入区域至少部分重叠。因此，主动层对应第二区处，是以较小的穿透位错密度形成，故可改善发光二极管的发光效率。

Description

发光二极管与其制作方法
技术领域
本发明涉及一种发光二极管与其制作方法。
背景技术
发光二极管(light-emitting diode；LED)是一种能够将电流转换为光能的半导体发光装置。作为光源，发光二极管具有低能量消耗、使用寿命长、体积小、反应速度快等优点。因此，发光二极管已经逐渐取代白炽灯等传统照明装置。
据此，以氮化镓(包含氮化铟镓及氮化铝镓)做为基底的发光二极管已成为发光二极管照明领域的主流。然而，在磊晶时，以氮化镓做为基底的发光二极管的发光效率可能会受到穿透位错(threading dislocation)缺陷的影响。穿透位错缺陷通常是在一种材料上磊晶成长另一种晶体材料时产生。由于两种材料具有不同的晶格常数与热膨胀系数，因此两种材料之间的晶格不匹配将在材料沉积时产生应力，致使穿透位错缺陷的产生。若穿透位错缺陷产生在发光二极管装置的发光区，则发光二极管装置的发光效率将会降低，尤其是对于进入到微米尺度的发光二极管将会产生极大影响。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种具有更高发光效率的发光二极管及其制造方法。
本发明内容的一实施方式提供一种发光二极管(light-emitting-diode； LED)，其特征在于，包含第一型半导体层、主动层、第二型半导体层以及至少一个电流控制结构。第一型半导体层具有第一区及第二区。第一区具有第一穿透位错密度(threadingdislocation density)。第二区具有第二穿透位错密度。第一穿透位错密度大于第二穿透位错密度。主动层连接于第一型半导体层。第二型半导体层连接于主动层。电流控制结构连接于第一型半导体层及第二型半导体层的其中至少一个。电流控制结构具有至少一个电流注入区域，其中电流注入区域可允许载子通过。第二区于电流控制结构的垂直投影与电流注入区域至少部分重叠。
本发明内容的一实施方式提供一种发光二极管的制作方法，其特征在于，包含下列步骤。在基板上形成至少一个错位控制功能结构。在错位控制功能结构及基板上形成第一型半导体层，其中第一型半导体层具有第一区及第二区，且错位控制功能结构使第一区的穿透位错密度大于第二区的穿透位错密度。第二型半导体层形成于第一型半导体层上。形成电流控制结构以连接第一型半导体层及第二型半导体层的其中至少一个，其中电流控制结构中具有至少一个电流注入区域，且错位控制功能结构在电流控制结构的垂直投影与电流注入区域至少部分重叠。
故此，通过本发明制造的发光二极管的发光区域具有较小的穿透位错密度，故可改善发光二极管的发光效率。
附图说明
图1A绘示依照本发明内容的第一实施方式的发光二极管 (light-emitting-diode；LED)的侧视剖面图。
图1B至图1E绘示图1A的第一电流控制结构在本发明内容的多个实施方式的平面图。
图2A至图2J绘示制作图1A的发光二极管的方法的侧视剖面图。
图3A至图3E绘示错位控制功能结构在本发明内容的多个实施方式所具有的多个形状的立体图。
第4绘示依照本发明内容的第二实施方式的发光二极管的侧视剖面图。
图5A及图5B绘示制作图4的发光二极管的方法的侧视剖面图。
图6绘示依照本发明内容的第三实施方式的发光二极管的侧视剖面图。
图7A至图7D绘示制作图6的发光二极管的方法的侧视剖面图。
图8绘示依照本发明内容的第四实施方式的发光二极管的侧视剖面图。
图9A至图9F绘示制作图8的发光二极管的方法的侧视剖面图。
图10绘示依照本发明内容的第五实施方式的发光二极管的侧视剖面图。
图11绘示依照本发明内容的第六实施方式的发光二极管的侧视剖面图。
图12绘示依照本发明内容的第七实施方式的发光二极管的侧视剖面图。
具体实施方式
以下将结合附图形式公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与元件在图式中将以简单示意的方式绘示之。
关于本文中所使用之“约”、“大约”或“大致约”一般通常是指数值的误差或范围约百分之二十以内，优选地是约百分之十以内，而更佳地则是约百分五之以内。文中若无明确说明，其所提及的数值皆视作为近似值，即如“约”、“大约”或“大致约”所表示的误差或范围。
在此使用的“上方”、“至”、“之间”以及“上”等用词，指的是一层相对于其它层的相对位置。一层位于另一层“上方”或“上”或接合“至”另一层的描述，可能是直接接触另一层或隔着一个或多个中间层。一层位于多层“之间”的描述，可能是直接接触所述多层或隔着一个或多个中间层。
本发明的部分实施方式是与发光二极管(light-emitting-diode；LED)有关。在本发明的一个或多个实施方式中，通过形成错位控制功能结构，当层状结构在基板上形成时，会因晶格不匹配而产生的穿透位错，而延伸进入层状结构的穿透位错可因错位控制功能结构而被阻挡。再者，发光二极管包含电流控制结构，其中电流控制结构中具有电流注入区域。电流注入区域可限制进入发光二极管的电流，使得发光二极管内发光区的电流密度可提升。在本发明的部分实施方式中，电流注入区域可对准于具有较小穿透位错密度的发光区，可以提升发光二极管的发光效率。
图1A绘示依照本发明内容的第一实施方式的发光二极管100A的侧视剖面图。发光二极管100A包含第一型半导体层110、主动层120、第二型半导体层130、至少一个第一电流控制结构140以及电极层150。第一型半导体层 110具有第一区R1及第二区R2。第一区R1具有第一穿透位错密度(threading dislocation density)。第二区R2具有第二穿透位错密度。第一穿透位错密度大于第二穿透位错密度。主动层120连接于第一型半导体层110。第二型半导体层130连接于主动层120，使得主动层120位于第一型半导体层110及第二型半导体层130之间。第一电流控制结构140连接于第二型半导体层130。第一电流控制结构140具有至少一个电流注入区域141，其中电流注入区域141可允许载子通过。本实施方式中，电流注入区域141以开口呈现，然而并不以此为限。第二区R2在第一电流控制结构140的垂直投影与电流注入区域141 至少部分重叠。电极层150可通过第一电流控制结构140的电流注入区域141，而与第二型半导体层130电性耦合。
在此配置下，由于第一型半导体层110的第一区R1所具有的第一穿透位错密度大于第一型半导体层110的第二区R2所具有的第二穿透位错密度，形成于第一型半导体层110后的主动层120的穿透位错密度可具有类似分布型式。亦即，在主动层120中，其对应第一区R1处的穿透位错密度(或是第一区R1上的穿透位错密度)会大于对应第二区R2处的穿透位错密度(或是第二区R2上的穿透位错密度)。也就是说，主动层120对应第二区R2处，是以较小的穿透位错密度形成。
再者，如图1所示，电流注入区域141可定义电极层150及第二型半导体层130之间的接触区域。当发光二极管100A被施予顺向偏压时，载流粒子可自电极层150及第二型半导体层130之间的接触区域流至主动层120。在主动层120中，电子电洞可跨过半导体能隙而复合，以使主动层120发光。进一步来说，由于电流注入区域141限制电流进入发光二极管100A的区域及位置，故主动层120中的发光区122可形成于电流注入区域141的下方。
此外，由于第二区R2在第一电流控制结构140的垂直投影与电流注入区域141至少部分重叠，故主动层120中的发光区122也可与电流注入区域141 至少部分重叠。换言之，发光区122所在位置的穿透位错密度为对应于第二区R2。也就是说，主动层120中的发光区122所具有的穿透位错密度会相对小于主动层120中的其它区域，因此可改善发光二极管100A的发光效率。
在部分实施方式中，第二区R2在第一电流控制结构140的垂直投影大于电流注入区域141，且电流注入区域141位于第二区R2在第一电流控制结构 140的垂直投影中。因此，可有效避免自电流注入区域141进入的载流粒子进入穿透位错密度高于第二区R2的第一区R1之中。也因此，发光二极管100A 的发光效率可不受到第一区R1的影响。
在部分实施方式中，第一区R1具有较高的穿透位错密度，其穿透位错密度的范围大致介于105/cm2至107/cm2或高于107/cm2。第二区R2具有较低的穿透位错密度，其穿透位错密度的范围大致介于105/cm2至107/cm2或低于 107/cm2。在另一实施方式中，第一区R1的第一穿透位错密度与第二区R2的第二穿透位错密度的比例至少大致高于2:1。
在部分实施方式中，主动层120可被省略。在主动层120被省略的实施方式中，第二型半导体层130可直接设置在第一型半导体层110上，而发光区域将会形成于电流注入区域141之下，并位于第一型半导体层110及第二型半导体层130之间的界面处。举例而言，在第一型半导体层110为P型半导体层而第二型半导体层130为N型半导体层的情况下，发光区域实质上会是第一型半导体层110及第二型半导体层130之间的PN接合面。
图1B至图1E绘示图1A的第一电流控制结构140在本发明内容的多个实施方式的平面图。如图1A至图1E所示，图1A所绘的第一电流控制结构 140的电流注入区域141的数量及形状可有其它变型。
图1B中，第一电流控制结构140的电流注入区域141的数量为一个。此外，电流注入区域141通过第一电流控制结构140的至少一部分，而与第二型半导体层130(请见图1A)的边缘132隔开。换言之，图1B所绘示的电流注入区域141可视为封闭式的开口。
图1C中，第一电流控制结构140的电流注入区域141的数量为三个。换言之，在部分实施方式中，第一电流控制结构140的电流注入区域141的数量可为多个。雷同于图1B，图1C所绘示的电流注入区域141可视为封闭式的开口。此外，在第一电流控制结构140的电流注入区域141的数量为多个的实施方式中，第二区R2(请见图1A)在第一电流控制结构140的垂直投影会大于多个的电流注入区域141中的至少一个，且此至少一个的电流注入区域 141会位于第二区R2(请见图1A)在第一电流控制结构140的垂直投影中。
图1D中，第一电流控制结构140的电流注入区域141的数量可视为一个。此外，电流注入区域141毗邻于第二型半导体层130的边缘132。换言之，图 1D所绘示的电流注入区域141可视为开放式的开口。
图1E中，第一电流控制结构140的电流注入区域141的数量可视为三个，且图1E所绘示的电流注入区域141可视为开放式的开口。雷同于图1C，在图1E所绘的实施方式中，第二区R2(请见图1A)在第一电流控制结构140的垂直投影会大于多个的电流注入区域141中的至少一个，且此至少一个的电流注入区域141会位于第二区R2(请见图1A)在第一电流控制结构140的垂直投影中。
接着，以下将说明发光二极管100A的制作方法。图1A所示的发光二极管100A可通过图2A至图2J所绘示的步骤依序制作，其中图2A至图2J绘示制作图1A的发光二极管100A的方法的侧视剖面图。
如图2A所示，缓冲层170形成于基板180上，其中基板180可以是成长基板。进一步而言，缓冲层170可利用许多生成技术而形成，像是金属有机化学气相沉积法(metalorganic chemical vapor deposition；MOCVD)、分子束磊晶法(molecular beamepitaxy；MBE)、氢化物气相磊晶法(hydride vapor phase epitaxy；HVPE)及液态磊晶法(liquid phase epitaxy；LPE)。
在部分实施方式中，当缓冲层170的材料及基板180的材料不相同时，由于缓冲层170及基板180之间的晶格常数与热膨胀系数不同，故易产生晶格不匹配的现象于缓冲层170及基板180之间。如图2A所示，会有多个穿透位错171自缓冲层170及基板180之间产生并延伸，其中穿透位错171实质上是随机分布在缓冲层170之中。
在部分实施方式中，基板180可以是蓝宝石块材(Al2O3)。或是，基板180 也可由其它适宜的材料形成，像是硅(Si)、氮化镓(GaN)、碳化硅(SiC)或砷化镓(GaAs)。在部分实施方式中，缓冲层170的材料可以是与基板180相同或是与基板180不相同。缓冲层170可以是三五族半导体材料，像是氮化镓 (GaN)、氮化铟(InN)、氮化铝(AlN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝铟镓(InAlGaN)或其组合。
如图2B所示，错位控制功能结构162形成在缓冲层170及基板180上，其中错位控制功能结构162可用以阻挡穿透位错171的生成。除此之外，在本实施方式中，位于基板180上的缓冲层170为形成于错位控制功能结构162 之前，而错位控制功能结构162为形成在缓冲层170上。接着，磊晶侧向增生层160(epitaxial lateral overgrowth layer；ELOG layer)至少形成在错位控制功能结构162上。
在部分实施方式中，磊晶侧向增生层160可沿水平方向(平行基板180的方向)通过磊晶形成，然而，此将可能在错位控制功能结构162上形成空隙164，或是于磊晶侧向增生层160及错位控制功能结构162之间形成空隙164。举例而言，至少一个的空隙164将可能形成在对应错位控制功能结构162的中央处。在其它实施方式中，可通过调整磊晶侧向增生层160的生长速率，而控制所生成的空隙164。例如，当磊晶侧向增生层160通过较慢的生长速率形成时，将可能使空隙164不存在。
如图2C所示，第一型半导体层110形成在磊晶侧向增生层160、错位控制功能结构162、缓冲层170及基板180上。主动层120形成在第一型半导体层110上。第二型半导体层130形成在主动层120及第一型半导体层110上。第一电流控制结构140形成在第二型半导体层130上，以连接于第二型半导体层130。
在本实施方式中，第一型半导体层110为形成于磊晶侧向增生层160上，且其中第一型半导体层110与磊晶侧向增生层160之间的分隔以虚线形式绘示在图2C中。在第一型半导体层110及磊晶侧向增生层160的制程中，第一型半导体层110及磊晶侧向增生层160可通过单一道或多道的工艺形成。换句话说，对于以两层结构形式绘示在图2C的虚线两侧的第一型半导体层110 及磊晶侧向增生层160，其可为同一层的结构，或是也可为独立的两层结构。
请同时看到图2B及图2C，在本实施方式中，每个错位控制功能结构162 为错位阻挡功能结构。在此配置下，错位控制功能结构162下的穿透位错171 将不会延伸至磊晶侧向增生层160之中。缓冲层170之中的穿透位错171仅会进入相邻的错位控制功能结构162之间的区域中。因此，图2B及图2C中所绘的穿透位错171的分布是以被分隔的型态呈现。亦即，位于错位控制功能结构162上方的区域的穿透位错密度会小于非位于错位控制功能结构162上方的区域的穿透位错密度。
由于错位控制功能结构162可阻挡穿透位错171延伸至上方的各层结构，错位控制功能结构162可使第一区R1(请见图1A)的穿透位错密度大于第二区 R2(请见图1A)的穿透位错密度。亦即，在第一型半导体层110中，其垂直投影至磊晶侧向增生层160且与错位控制功能结构162重叠的区域会具有较小的穿透位错密度。
除此之外，在部分实施方式中，缓冲层170可被省略。在缓冲层170被省略的实施方式中，磊晶侧向增生层160为形成于基板180上，且错位控制功能结构162会设置于磊晶侧向增生层160与基板180之间。
因此，根据前述，缓冲层170、磊晶侧向增生层160及第一型半导体层 110可被独立形成，且缓冲层170、磊晶侧向增生层160及第一型半导体层110 可分别以不同材料形成，或是也可以相同材料形成。在其它实施方式中，缓冲层170、磊晶侧向增生层160及第一型半导体层110的其中两者可以相同材料形成，而其中的另一者可以另一种不同材料形成。
此外，在部分实施方式中，错位控制功能结构162可由介电材料形成。具体而言，错位控制功能结构162可由例如像是氮化硅或氧化硅形成，其中氮化硅为SiNx且0<x≦3，而氧化硅为SiOx且0<x≦3。或者，错位控制功能结构162可由导电材料形成，例如像是钨、镍、银、铝、钛或铬，也可以是由合金形成，例如像是钛金合金或是铝银合金，或是，由金属氮化物形成，例如像是氮化钛或氮化钽。在部分实施方式中，错位控制功能结构162也可以是由上述材料所形成的多层结构。另一方面，适用于形成错位控制功能结构162的沉积方法包含物理气相沉积(physical vapor deposition,PVD)技术或化学气相沉积(chemical vapordeposition,CVD)技术。此外，在错位控制功能结构 162是由金属材料形成的实施方式中，错位控制功能结构162的沉积方法可包含溅镀。接着，错位控制功能结构162的图案化工艺可通过干蚀刻或是湿蚀刻完成，以使其具有分隔结构。
如图2D所示，多个电流注入区域141形成于第一电流控制结构140之中。在本实施方式中，图案化的第一电流控制结构140中会具有电流注入区域141，且错位控制功能结构162在第一电流控制结构140的垂直投影会与电流注入区域141至少部分重叠。因此，流入主动层120的电流可进入具有较小穿透位错密度的区域之中。
除此之外，根据本发明的部分实施方式，当多个发光二极管100A形成后 (如以下所述的工艺)，每一个发光二极管100A可具有至少一个的电流注入区域141，然而本发明不以此为限。在部分实施方式中，当多个发光二极管100A 形成后，每一个发光二极管100A会具有多个电流注入区域141。
在部分实施方式中，具有至少一个电流注入区域141的第一电流控制结构140可形成于第一型半导体层110及第二型半导体层130中的至少一个之中。关于将具有至少一个电流注入区域141的第一电流控制结构140形成于第一型半导体层110及第二型半导体层130中的至少一个之中的实施方式将在之后会再叙述。
如图2E所示，电极层150可接着形成在第一电流控制结构140上。电极层150可通过电流注入区域141在第一电流控制结构140而与第二型半导体层130电性连接。电极层150可作为导电层，也可包含其它层。在部分实施方式中，电极层150可具有约1微米至约15微米的厚度。或者，在部分实施方式中，电极层150可先形成在其它基板(未绘示)上，以取代形成在图案化的第一电流控制结构140(请见图2D)上。
如图2F及图2G所示，基板180上的由第一型半导体层110、主动层120、第二型半导体层130、第一电流控制结构140及电极层150所共同形成的结构可在切片(chipping)前被转移至承载基板200。然而，基板180上的由第一型半导体层110、主动层120、第二型半导体层130、第一电流控制结构140及电极层150所共同形成的结构也可在转移至承载基板200前先被切片。
除此之外，承载基板200上具有黏合层210，其中前述的共同形成的结构可通过黏合层210而与承载基板200接合。本发明的实施方式在形成用以转移至另一基板(未绘示)的发光二极管100A阵列期间，可以多种变化实施。举例而言，图2G中，前述的共同形成的结构是通过连接电极层150及承载基板 200而与承载基板200接合。在其它实施方式中，前述的共同形成的结构是以相对电极层150的一侧而与承载基板200连接，以接合至承载基板200。在此连接方式中，前述的共同形成的结构是在移除基板180后，与承载基板200 接合。此外，在移除基板180后，缓冲层170或/以及磊晶侧向增生层160可在将前述的共同形成的结构接合至承载基板200前，先被移除，然而不以此为限。
在部分实施方式中，黏合层210可具有约0.1微米至约100微米的厚度。黏合层210可由具有黏合能力的有机或非有机材料所制成，例如紫外线固化胶或硅胶。黏合层210可由将第一型半导体层110、主动层120、第二型半导体层130、第一电流控制结构140及电极层150的共同形成的结构黏合至承载基板200的材料所制成。具体来说，黏合层210的黏合力可通过电场、紫外光线、电磁辐射、热、超音波、机械力、压力或其任意组合而调整或减少。如图2G所示，由第一型半导体层110、主动层120、第二型半导体层130、第一电流控制结构140及电极层150的共同形成的结构与承载基板200可通过黏合层210而互相接合。
如图2H所示，基板180、缓冲层170及磊晶侧向增生层160以于前述图 2G所示的接合结构移除。基板180可通过适当的方法移除，例如化学剥离 (chemical lift-off)技术或雷射剥离(laser lift-off；LLO)技术。此外，可移除预定量值的缓冲层170及磊晶侧向增生层160，或是移除第一型半导体层110的一部分，使得可在薄化后留下可操作的PN二极管。
在部分实施方式中，缓冲层170及磊晶侧向增生层160可以完全地被蚀刻。在缓冲层170及磊晶侧向增生层160完全地蚀刻后，绘示在图2G的空隙 164也会消失。或着，缓冲层170及磊晶侧向增生层160可以部份地被蚀刻，并形成接点孔(contact hole；未绘示)，且第一型半导体层110可通过接点孔而电性连接至其它结构。在部分实施方式中，缓冲层170可完全地被蚀刻，而磊晶侧向增生层160为部份地被蚀刻，并形成接点孔。
此外，在缓冲层170被省略的实施方式中，移除缓冲层170的工艺也可被省略。根据不同的底层结构，薄化工艺可利用适当的技术，像是干蚀刻，而选择性地执行蚀刻缓冲层170及磊晶侧向增生层160。
除此之外，在缓冲层170及磊晶侧向增生层160被完全地蚀刻的实施方式中，错位控制功能结构162也可自由第一型半导体层110、主动层120、第二型半导体层130、第一电流控制结构140及电极层150所共同形成的结构上移除。再者，在缓冲层170及磊晶侧向增生层160被移除后，第一型半导体层110可被薄化至预定的厚度。
如图2I所示，多个发光二极管100A位于黏合层210上方。在部分实施方式中，发光二极管100A具有竖直侧壁。举例来说，电感偶合式电浆 (Inductively-Coupled Plasma,ICP)，其为氯基(chlorine-based)蚀刻化学，可用来获得前述竖直侧壁。
此外，在图2I所绘的发光二极管100A中，缓冲层170、错位控制功能结构162及磊晶侧向增生层160已被移除。在其它实施方式中，发光二极管100A 也可以具有缓冲层170与磊晶侧向增生层160中的至少一个，且其上带有接点孔。
如图2J所示，绘示于图2J的发光二极管100A阵列中的发光二极管100A 可被例如像是转移头400进行拾取与转移。此外，绘示在图2J的发光二极管 100A阵列中的发光二极管100A可被转移至接收基板(未绘示)。
在本发明的多个实施方式中，各种适合的转移头可用来帮助拾取与放置操作。举例来说，为了拾取微型发光二极管100A，转移头400可通过真空、磁力、黏合力或静电吸引等方式对微型发光二极管100A施加拾取压力。
请再回到图1A，在部分实施方式中，主动层120可由例如是异质结构(heterostructure)或量子井结构所制成。第一电流控制结构140可由介电材料所制成，例如像是氮化硅(silicon nitride)或二氧化硅(silicon dioxide)。在部分实施方式中，第一型半导体层110、第二型半导体层130及主动层120可由例如磊晶的方式形成，像是金属有机化学气相沉积技术。第一电流控制结构140可由例如是物理气相沉积技术形成。此外，在主动层120被移除的实施方式中，第二型半导体层130为直接设置在第一型半导体层110上。
在部分实施方式中，第一型半导体层110的厚度范围可为约0.1微米至约 50微米，主动层120的厚度范围可为约50纳米至约5微米(其可为单量子井或多重量子井)，第二型半导体层130的厚度范围可为约50纳米至约20微米。
在部分实施方式中，第一型半导体层110及第二型半导体层130形成第一PN接面，而第一电流控制结构140及第二型半导体层130形成第二PN接面，且电极层150及通过转移头400接收发光二极管100A的接收基板的电极为用以正向偏压第一PN接面，并反向偏压第二PN接面。
在部分实施方式中，第一型半导体层110及第一电流控制结构140为P 型半导体层，而第二型半导体层130为N型半导体层。或是，在部分实施方式中，第一型半导体层110及第一电流控制结构140为N型半导体层，而第二型半导体层130为P型半导体层。
在部分实施方式中，第一型半导体层110与第二型半导体层130形成PN 接面，而第一电流控制结构140与第二型半导体层130形成萧特基阻障 (Schottky barrier)。在部分实施方式中，举例来说，第二型半导体层130可为大量掺杂镁(Mg)的P掺杂氮化镓或适当掺杂镁的P掺杂氮化镓。为了制作第一电流控制结构140，可通过预定的工作压力、高频电源与预定工艺时间在第二型半导体层130上进行氩离子电浆处理(Ar+plasma treatment)。萧特基阻障利用镍/银/铂(Ni/Ag/Pt)欧姆接点作为电极层150，并先制作于第二型半导体层130的电浆处理表面上。显而易见的是，形成于第二型半导体层130的电浆处理表面上的镍/银/铂欧姆接点的偏压电流(bias current)，在-1至5伏特的量测电压范围内趋近于零，而第二型半导体层130的电浆处理表面显示欧姆行为。亦即，对第二型半导体层130进行氩离子电浆处理将形成大的阻障高度(barrier height)。因此，没有电流会通过主动层120对应至第一电流控制结构140的部分，进而可避免主动层120的前述部分发光。
在部分实施方式中，第二型半导体层130的电阻率为ρ2，第一电流控制结构140为具有高电阻率的层状结构，其电阻率为ρh，且ρh>ρ2。举例来说，ρh可超过ρ2的10倍以上，但本发明并不以此为限。在部分实施方式中，第一电流控制结构140可为比第二型半导体层130掺杂较低浓度的或未掺杂的半导体层、半金属(semi-metal)层、陶瓷层或半绝缘(semi-insulator)层。因此，第一电流控制结构140可控制大部分的电流通过第一电流控制结构140的电流注入区域141，以此尽可能地将主动层120的发光面积限制在对应至电流注入区域141的部分。举例来说，在第一电流控制结构140的电阻率ρh大于第二型半导体层130的电阻率ρ2的10倍的情况之下，至少50％的电流会通过具有相对小面积的电流注入区域141。借此，相较于其它区域，电流注入区域 141区域的电流密度会较大。
在部分实施方式中，第一型半导体层110为N型半导体层，第二型半导体层130为P型半导体层，且第一电流控制结构140为电洞阻挡层。第一电流控制结构140的最低占据分子轨域(Lowest Unoccupied Molecular Orbital, LUMO)能量水平低于第二型半导体层130的最低占据分子轨域能量水平至少 0.2eV，从而阻挡电洞由第二型半导体层130传输至主动层120。因此，第二型半导体层130中的电洞只能经由第一电流控制结构140的电流注入区域141 区域传输至主动层120。举例来说，第一电流控制结构140的材料可为 AlxGayN(1-x-y)且具有超晶格结构(superlattice structure)。
在部分实施方式中，第一型半导体层110为P型半导体层，第二型半导体层130为N型半导体层，且第一电流控制结构140为电子阻挡层。第一电流控制结构140的最高占据分子轨域(Highest Occupied Molecular Orbital, HOMO)能量水平高于第二型半导体层130的最高占据分子轨域能量水平至少 0.2eV，从而阻挡电子由第二型半导体层130传输至主动层120。因此，第二型半导体层130中的电子只能经由第一电流控制结构140的电流注入区域141 区域传输至主动层120。举例来说，第一电流控制结构140的材料可为 AlxGayN(1-x-y)且具有超晶格结构(superlattice structure)。
在本发明的多个实施方式中，上述所描述的错位控制功能结构162可具有多种形状。举例而言，如图3A至图3E所示，其中图3A至图3E绘示错位控制功能结构162在本发明内容的多个实施方式所具有的多个形状的立体图，错位控制功能结构162形状可以是条状、锯齿状、圆形或多边形。举例而言，图3A所示的错位控制功能结构162为圆形，图3B所示的错位控制功能结构 162为条状，图3C及图3D所示的错位控制功能结构162为多边形，图3E所示的错位控制功能结构162为图案化形式。此外，图3D所示的两个多边形的错位控制功能结构162可互相连接，图3E所示的两个图案化形式的错位控制功能结构162也可互相连接，以形成多列的错位控制功能结构162。
同前所述，在缓冲层170及基板180上的错位控制功能结构162的设置位置可相对地定义电流注入区域141(请见图1A)的位置。然而，每个错位控制功能结构162的形状与电流注入区域141(请见图1A)的形状为独立于彼此。举例而言，每个错位控制功能结构162的形状可以是多边形，而电流注入区域 141(请见图1A)的形状可以是圆形。
在本发明的多个实施方式中，前述所描述的多个的错位控制功能结构162 可为实质上等距排列或是非等距排列。除此之外，无论错位控制功能结构162 为实质上等距排列或是非等距排列，在多个实施方式中，相邻的两个错位控制功能结构162的间距范围可为约0.5微米至约20微米。
图4绘示依照本发明内容的第二实施方式的发光二极管100B的侧视剖面图。本实施方式与第一实施方式的差异在于，本实施方式的错位控制功能结构162具有反射性。
如图4所示，由于错位控制功能结构162具有反射性，光线可自错位控制功能结构162向上反射。因此，可提升发光二极管100B的光线取出效率。更具体而言，当光线穿过发光二极管100B与空气之间的中界面时，部分光线将会因全反射而反射回发光二极管100B，而因全反射回到发光二极管100B 的光线将可能行进至错位控制功能结构162，接着，这些光线将可再次自错位控制功能结构162反射。因此，光线将可以再次获得自发光二极管100B射出的可能性，而留存于发光二极管100B内的光线将会再次通过错位控制功能结构162而在其上反射。亦即，在多次反射后，大部分的光线将可以自发光二极管100B离开并进入空气，以提升发光二极管100B的光线取出效率。
除此之外，在本实施方式中，错位控制功能结构162可以是微反射镜阵列(micromirror array；MMA)。更具体而言，错位控制功能结构162可以由导电材料，像是金属或是金属合金制成。此外，在错位控制功能结构162是由导电材料制成的实施方式中，在进行高温制成时，导电材料将不会扩散至半导体层之中，使得制成错位控制功能结构162的基材不会在制作过程扩散至第一型半导体层110之中。或是，错位控制功能结构162也可以是由介电材料制成。
接着，以下将说明发光二极管100B的制作方法。图4所示的发光二极管 100B可通过图5A及图5B所绘示的步骤依序制作，其中图5A及图5B绘示制作图4的发光二极管100B的方法的侧视剖面图。此外，由于制作图4的发光二极管100B的方法之中，在图5A及图5B所绘示的步骤前所进行的步骤雷同于图2A至图2G所绘示的步骤，故在此不再重复叙述。
如图5A及图5B所示，同在第一实施方式，由第一型半导体层110、主动层120、第二型半导体层130、第一电流控制结构140及电极层150所共同形成的结构，在被切片前先转移至承载基板200。本实施方式的图5B所绘示的步骤与第一实施方式的步骤的差异为，具反射性的错位控制功能结构162 被留存于结构之中。同前所述，发光二极管100B(请见图4)的光线取出效率可以通过具反射性的错位控制功能结构162而被提升。此外，用以移除缓冲层170及磊晶侧向增生层160的工艺可与第一实施方式相同，在此不再重复叙述。在移除缓冲层170及磊晶侧向增生层160后，图5B所绘示的结构可通过蚀刻形成图4所绘示的发光二极管100B。
图6绘示依照本发明内容的第三实施方式的发光二极管100C的侧视剖面图。本实施方式与第一实施方式的差异在于，本实施方式之第一型半导体层 110的第一区R1及第二区R2是以不同方式形成(不同于第一实施方式所描述的方式)。
同于第一实施方式，在第一型半导体层110之中，第一区R1具有第一穿透位错密度，而第二区R2具有第二穿透位错密度，且第一穿透位错密度大于第二穿透位错密度。本实施方式中，绘于图6的发光二极管100C可通过图 7A至图7D所绘示的步骤依序制作，其中图7A至图7D绘示制作图6的发光二极管100C的方法的侧视剖面图。
如图7A及图7B所示，错位控制功能结构162为形成于基板180，其中每个错位控制功能结构162在本实施方式中为错位抑制功能结构 (dislocation-reduction feature)。接着，缓冲层170形成于基板180及错位控制功能结构162上。由于基板180及基板180上的层状结构(缓冲层170)之间产生有晶格不匹配，故张应力(Tensile Stress)将会顺应层状结构的形成而产生。由于张应力主要会产生于错位控制功能结构162设置的位置，因此穿透位错 171将会倾向源于错位控制功能结构162上成形。换句话说，基板180上具有至少一个错位控制功能结构162，且穿透位错171源于错位控制功能结构162 上成形。具体而言，穿透位错171源于错位控制功能结构162的周遭区域产生，且由于张应力，穿透位错171将会倾斜延伸。
除此之外，在部分实施方式中，基板180可以是图案化的蓝宝石基板，而错位控制功能结构162为位于蓝宝石基板上的图案(Pattern)。在其它实施方式中，基板180的材料例如可以是硅(Si)、碳化硅(SiC)、氧化锌(ZnO)、磷化铟(InP)、氮化铝(AlN)、磷化镓(GaP)和氮化镓(GaN)等材料。缓冲层170的材料例如可以是为氮化镓(GaN)、氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铟镓 (InGaN)和氮化铟铝镓(InAlGaN)等掺杂或未掺杂其它掺杂物的材料，以此降低缓冲层170与基板180之间的晶格不匹配。同于第一实施方式，错位控制功能结构162可以实质上等距或非等距的方式排列。
如图7C所示，第一型半导体层110形成于错位控制功能结构162、缓冲层170及基板180上，主动层120形成于第一型半导体层110上，第二型半导体层130形成于主动层120及第一型半导体层110上，连接第二型半导体层130的第一电流控制结构140形成于第二型半导体层130上。此外，由于所进行的工艺、材料及细部结构为雷同于第一实施方式，在此不再赘述。
通过错位控制功能结构162，由于穿透位错171是源于错位控制功能结构 162而倾斜延伸，故穿透位错171会接续延伸进入缓冲层170上所形成的层状结构。因此，第一型半导体层110中的第一区R1(请见图6)的第一穿透位错密度及第二区R2(请见图6)的第二穿透位错密度会顺应而形成，其中第一穿透位错密度大于第二穿透位错密度。
如图7D所示，多个电流注入区域141形成于第一电流控制结构140之中。同于第一实施方式，每个电流注入区域141至第一型半导体层110的垂直投影会与第二区R2(请见图6)至少部分重叠。因此，流入主动层120的电流可进入具有较小穿透位错密度的区域之中。
接着，绘示于图7D的结构在接续步骤中再进行转移及切片，而其它与绘示于图7D的结构有关的细节将雷同于第一实施方式，因此不再重复叙述。此外，在部分实施方式中，缓冲层170可以被省略，而第一型半导体层110将与基板180连接。在缓冲层170被省略的实施方式中，错位控制功能结构162 绘位于基板180及第一型半导体层110之间。除此之外，在图7D所绘示的结构形成之后，基板180及错位控制功能结构162可以通过例如化学剥离技术或激光剥离技术移除，其中第一型半导体层110的一部分可以与错位控制功能结构162一起移除。
请参照图8，其中图8绘示依照本发明内容的第四实施方式的发光二极管 100D的侧视剖面图。本实施方式与第一实施方式的差异在于，本实施方式的错位控制功能结构162为留存于第一型半导体层110之中。在部分实施方式中，第一型半导体层110具有第一部分110a及第二部分110b，其中错位控制功能结构162位于第一型半导体层110的第一部分110a及第二部分110b之间。此外，为了方便说明，第一型半导体层110的第一部分110a及第二部分110b 之间绘示有虚线。在此配置下，第一部分110a及第二部分110b可通过相同或不相同的工艺形成，且其也可是由相同或不相同的材料制成，而错位控制功能结构162可由导电材料制成。
同于第一实施方式，在第一型半导体层110之中，第一区R1具有第一穿透位错密度，而第二区R2具有第二穿透位错密度，且第一穿透位错密度大于第二穿透位错密度。此外，错位控制功能结构162至第一电流控制结构140 的垂直投影会与电流注入区域141至少部分重叠。除此之外，本实施方式中，绘示于图8的发光二极管100D可通过图9A至图9F所绘示的步骤依序制作，其中图9A至图9F绘示制作图8的发光二极管100D的方法的侧视剖面图。
如图9A及图9B所示，缓冲层170形成于基板180上，而接着第一电流控制结构140形成于缓冲层170上。此外，多个穿透位错(未绘示，其例如是像前述图2A所提的穿透位错171)会因基板180及缓冲层170间的晶格不匹配而顺势形成，其中穿透位错实质上为随机分布于缓冲层170之中。除此之外，本实施方式的制作方法与第一实施方式的差异在于第一电流控制结构140的形成早于错位控制功能结构162的形成。接着，多个电流注入区域141形成于第一电流控制结构140之中。雷同于第一实施方式，图案化的第一电流控制结构140中具有电流注入区域141。
如图9C及图9D所示，第一型半导体层110的第一部分110a(其为前述图 8所提的第一型半导体层110)形成于第一电流控制结构140及缓冲层170上，且错位控制功能结构162接着形成于第一型半导体层110的第一部分110a上。本实施方式中，错位控制功能结构162至第一电流控制结构140的垂直投影会与电流注入区域141至少部分重叠。换句话说，电流注入区域141至错位控制功能结构162的垂直投影会分别落于错位控制功能结构162的范围内。
如图9E及图9F所示，第一型半导体层110的第二部分110b形成于第一型半导体层110的第一部分110a上，以使第一型半导体层110形成于缓冲层 170及基板180上。同前所述，由于第一部分110a及第二部分110b可属于同一层状结构，故第一型半导体层110的第一部分110a及第二部分110b之间绘示有虚线。在第一型半导体层110中，由于错位控制功能结构162可阻挡穿透位错延伸至上方的各层结构，错位控制功能结构162可使第一型半导体层110分为第一区R1(请见图8)及第二区R2(请见图8)。第一区R1具有第一穿透位错密度，第二区R2具有第二穿透位错密度，且第一穿透位错密度大于第二穿透位错密度。接着，主动层120形成于第一型半导体层110上，而第二型半导体层130接着形成于主动层120及第一型半导体层110上。
在部分实施方式中，当第一型半导体层110、主动层120、第二型半导体层130及第一电流控制结构140所共同形成的结构形成后，此共同形成的结构将会于切片前转移至承载基板，如同第一实施方式，而接着再移除基板180 及缓冲层170。除此之外，在部分实施方式中，可以保留缓冲层170。
根据前所述的实施方式，第一电流控制结构140及错位控制功能结构162 的制作顺序可以交换。亦即，在部分实施方式中，错位控制功能结构162的制作步骤可以早于第一电流控制结构140的制作步骤。而在其它实施方式中，第一电流控制结构140的制作步骤可以早于错位控制功能结构162的制作步骤。
图10绘示依照本发明内容的第五实施方式的发光二极管100E的侧视剖面图。本实施方式与第一实施方式的差异在于，本实施方式的具有电流注入区域141的第一电流控制结构140为设置在第二型半导体层130中。
如图10所示，在本实施方式的发光二极管100E之中，具有电流注入区域141的第一电流控制结构140为设置在第二型半导体层130与主动层120 之间，且第一电流控制结构140接触主动层120。图10所示的第一电流控制结构140设置在第二型半导体层130与主动层120之间的发光二极管100E的制作方法可如下所述，以图2C所示的步骤中，第一电流控制结构140的制作步骤可晚于主动层120的制作步骤并早于第二型半导体层130的制作步骤。亦即，第一电流控制结构140为设置在第二型半导体层130的至少一部分之中。
图11绘示依照本发明内容的第六实施方式的发光二极管100F的侧视剖面图。本实施方式与第五实施方式的差异在于，本实施方式的具有电流注入区域141的第一电流控制结构140为设置在第二型半导体层130之中，然而第一电流控制结构140未接触主动层120。亦即，具有电流注入区域141的第一电流控制结构140通过第二型半导体层130的至少一部分而与主动层120 隔开。
在此配置下，第二型半导体层130可于制作第一电流控制结构140时保护主动层120。图11所示的第一电流控制结构140设置在第二型半导体层130 之中的发光二极管100E的制作方法可如下所述，以图2C所示的步骤中，第一电流控制结构140的制作步骤可进行于第二型半导体层130的制作步骤之中。举例而言，第一电流控制结构140的制作步骤可在第二型半导体层130 的制作步骤进行10％时加入，而剩余的90％的第二型半导体层130的制作步骤可在第一电流控制结构140的制作步骤完成后继续执行。
图12绘示依照本发明内容的第七实施方式的发光二极管100G的侧视剖面图。本实施方式与第一实方式的差异在于，本实施方式的发光二极管100G 还包含第二电流控制结构190，其中第二电流控制结构190具有电流注入区域 191。
本实施方式中，第一型半导体层110、主动层120及第二型半导体层130 所共同形成的结构位于第一电流控制结构140及第二电流控制结构190之间。此外，电流注入区域141至第二电流控制结构190的垂直投影与电流注入区域191至少部分重叠。具体而言，第二电流控制结构190的电流注入区域191 背向第一电流控制结构140的电流注入区域141，换言之，第二电流控制结构 190的电流注入区域191与第一电流控制结构140的电流注入区域141互朝向相对的方向。
雷同于第一实施方式，第一型半导体层110具有第一区R1及第二区R2，其中第一区R1具有第一穿透位错密度而第二区R2具有第二穿透位错密度，且第一穿透位错密度大于第二穿透位错密度。在此配置下，主动层120的对应第二区R2的部份至第二电流控制结构190的垂直投影会与电流注入区域 191至少部分重叠。同前所述，由于主动层120的发光区122是位于具有较小穿透位错密度的区域，故可提升发光二极管100G的发光效率。
除此之外，在部分实施方式中，上述实施方式所提的第一电流控制结构 140及第二电流控制结构190的配置可以做变形。举例而言，第一电流控制结构140及第二电流控制结构190的其中至少一个可以对应地设置在第一型半导体层110或第二型半导体层130之中，而在将电流控制结构设置于半导体层之中的实施方式中，电流控制结构可以是接触主动层120，也可以是通过半导体层而与主动层120分隔一段距离。
虽然本发明已以多种实施方式公开如上，然其并非用以限定本发明，任何所属领域中的一般技术人员，在不脱离本发明之精神和范围内，当可作各种的改动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims (20)

1.一种发光二极管，其特征在于，包含：
第一型半导体层，具有第一区及第二区，其中所述第一区具有第一穿透位错密度，所述第二区具有第二穿透位错密度，且所述第一穿透位错密度大于所述第二穿透位错密度；
主动层，连接于所述第一型半导体层；
第二型半导体层，连接于所述主动层；以及
至少一个电流控制结构，连接于所述第一型半导体层及所述第二型半导体层中的至少一个，所述电流控制结构具有至少一个电流注入区域，其中所述电流注入区域允许载子通过，且所述第二区在所述电流控制结构的垂直投影与所述电流注入区域至少部分重叠。
2.如权利要求1所述的发光二极管，其特征在于，所述电流注入区域通过所述电流控制结构的至少一部分，而与所述第一型半导体层及所述第二型半导体层中与所述电流控制结构连接的半导体层的边缘隔开。
3.如权利要求1所述的发光二极管，其特征在于，所述电流注入区域毗邻于所述第一型半导体层及所述第二型半导体层中与所述电流控制结构连接的半导体层的边缘。
4.如权利要求1所述的发光二极管，其特征在于，所述第二区在所述电流控制结构的垂直投影大于所述电流注入区域，且所述电流注入区域位于所述第二区在所述电流控制结构的垂直投影中。
5.如权利要求1所述的发光二极管，其特征在于，所述至少一个电流注入区域为多个电流注入区域，所述第二区在所述电流控制结构的垂直投影大于所述多个电流注入区域中的至少一个，且所述多个电流注入区域中的至少一个位于所述第二区在所述电流控制结构的垂直投影中。
6.如权利要求1所述的发光二极管，还包含：
至少一个错位控制功能结构，连接于所述第一型半导体层，其中所述错位控制功能结构在所述电流控制结构的垂直投影与所述电流注入区域至少部分重叠。
7.如权利要求6所述的发光二极管，其特征在于，所述错位控制功能结构具有反射性。
8.如权利要求1所述的发光二极管，还包含：
至少一个电极，通过所述电流控制结构的所述电流注入区域，而与所述第一型半导体层及所述第二型半导体层中与所述电流控制结构连接的半导体层电性耦合。
9.如权利要求1所述的发光二极管，其特征在于，所述电流控制结构设置在所述第一型半导体层及所述第二型半导体层中与所述电流控制结构连接的半导体层中。
10.如权利要求9所述的发光二极管，其特征在于，所述电流控制结构接触于所述主动层。
11.如权利要求9所述的发光二极管，其特征在于，所述电流控制结构通过所述第一型半导体层及所述第二型半导体层中与所述电流控制结构连接的半导体层的至少一部分，而与所述主动层隔开。
12.一种发光二极管的制作方法，其特征在于，包含：
在基板上形成至少一个错位控制功能结构；
在所述错位控制功能结构及所述基板上形成第一型半导体层，其中所述第一型半导体层具有第一区及第二区，且所述错位控制功能结构使所述第一区的穿透位错密度大于所述第二区的穿透位错密度；
在所述第一型半导体层上形成第二型半导体层；以及
形成电流控制结构，所述电流控制结构连接于所述第一型半导体层及所述第二型半导体层中的至少一个，其中所述电流控制结构中具有至少一个电流注入区域，且所述错位控制功能结构在所述电流控制结构的垂直投影与所述电流注入区域至少部分重叠。
13.如权利要求12所述的制作方法，其特征在于，所述错位控制功能结构为错位阻挡功能结构。
14.如权利要求13所述的制作方法，其特征在于，所述错位阻挡功能结构的材料为介电材料。
15.如权利要求13所述的制作方法，其特征在于，所述错位阻挡功能结构的材料具反射性。
16.如权利要求13所述的制作方法，其特征在于，所述错位阻挡功能结构的形状为条状、锯齿状、圆形、多边形或其组合。
17.如权利要求13所述的制作方法，还包含：
在形成所述错位阻挡功能结构之前，在所述基板上形成缓冲层，其中所述错位阻挡功能结构形成在所述缓冲层上。
18.如权利要求13所述的制作方法，还包含：
在所述错位阻挡功能结构上至少形成磊晶侧向增生层，其中在所述磊晶侧向增生层上至少形成所述第一型半导体层。
19.如权利要求12所述的制作方法，其特征在于，所述错位控制功能结构为错位抑制功能结构。
20.如权利要求12所述的制作方法，还包含：
至少移除所述错位控制功能结构及所述基板。
CN201610789116.7A 2015-10-04 2016-08-31 发光二极管与其制作方法 Active CN106129202B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/874,467 2015-10-04
US14/874,467 US9385267B2 (en) 2014-08-28 2015-10-04 Light-emitting diode

Publications (2)

Publication Number Publication Date
CN106129202A CN106129202A (zh) 2016-11-16
CN106129202B true CN106129202B (zh) 2018-06-12

Family

ID=57273543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610789116.7A Active CN106129202B (zh) 2015-10-04 2016-08-31 发光二极管与其制作方法

Country Status (1)

Country Link
CN (1) CN106129202B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538979A (zh) * 2017-03-06 2018-09-14 美科米尚技术有限公司 发光二极管及其制造方法
US10199532B1 (en) * 2017-09-08 2019-02-05 Mikro Mesa Technology Co., Ltd. Light-emitting diode and method for manufacturing the same
CN107680983B (zh) * 2017-10-30 2022-03-29 厦门乾照光电股份有限公司 Micro LED阵列器件、拾取装置及相关制作方法、转运方法
US10340307B1 (en) * 2017-12-20 2019-07-02 Mikro Mesa Technology Co., Ltd. Light emitting diode having current confinement structure
CN110580861B (zh) * 2018-06-08 2022-01-25 錼创显示科技股份有限公司 显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124573A (ja) * 2001-10-12 2003-04-25 Sumitomo Electric Ind Ltd 半導体発光素子の製造方法、半導体素子の製造方法、素子の製造方法、窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法、半導体層の成長方法および層の成長方法
CN1582520A (zh) * 2001-10-12 2005-02-16 住友电气工业株式会社 半导体光发射装置的制造方法、半导体光发射装置、半导体装置的制造方法、半导体装置、一种装置的制造方法、以及一种装置
CN101097674A (zh) * 2006-06-29 2008-01-02 Lg.菲利浦Lcd株式会社 平板显示器以及控制其图像质量的方法
CN101728244A (zh) * 2008-10-21 2010-06-09 先进开发光电股份有限公司 阻断半导体差排缺陷的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124573A (ja) * 2001-10-12 2003-04-25 Sumitomo Electric Ind Ltd 半導体発光素子の製造方法、半導体素子の製造方法、素子の製造方法、窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法、半導体層の成長方法および層の成長方法
CN1582520A (zh) * 2001-10-12 2005-02-16 住友电气工业株式会社 半导体光发射装置的制造方法、半导体光发射装置、半导体装置的制造方法、半导体装置、一种装置的制造方法、以及一种装置
CN101097674A (zh) * 2006-06-29 2008-01-02 Lg.菲利浦Lcd株式会社 平板显示器以及控制其图像质量的方法
CN101728244A (zh) * 2008-10-21 2010-06-09 先进开发光电股份有限公司 阻断半导体差排缺陷的方法

Also Published As

Publication number Publication date
CN106129202A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
CN106129202B (zh) 发光二极管与其制作方法
US7504667B2 (en) Light emitting diode having surface containing flat portion and plurality of bores
US8008646B2 (en) Light emitting diode
US9099610B2 (en) Light emitting device and light emitting device package
US8772805B2 (en) High efficiency light emitting diode and method for fabricating the same
RU2566383C1 (ru) Нитридный полупроводниковый элемент и способ его изготовления
US8685764B2 (en) Method to make low resistance contact
US6781160B1 (en) Semiconductor light emitting device and method for manufacturing the same
CN101572289B (zh) 具有嵌入式上电极的发光二极管元件及发光二极管结构
JP2006108698A (ja) フリップチップ発光デバイス用のコンタクト及び全方向反射ミラー
KR20070093087A (ko) 전도 금속 기판을 구비하는 발광 다이오드
TWI420698B (zh) 半導體發光元件之製造方法
US20140154821A1 (en) Method for fabricating vertical light emitting diode (vled) structure using a laser pulse to remove a carrier substrate
US9385267B2 (en) Light-emitting diode
JP2007081312A (ja) 窒化物系半導体発光素子の製造方法
US6929966B2 (en) Method for producing a light-emitting semiconductor component
US10161046B2 (en) Method for forming metal particle layer and light emitting device fabricated using metal particle layer formed by the method
CN101861662A (zh) 发光器件
US20050145873A1 (en) Light-emitting diode
JP4751093B2 (ja) 半導体発光素子
KR101742617B1 (ko) 발광소자
KR20050063493A (ko) 웨이퍼 본딩을 이용한 반도체 발광소자 및 그 제조 방법
JP2005197506A (ja) 窒化ガリウム基ｉｉｉ−ｖ族化合物半導体発光ダイオードとその製造方法
JP2006147679A (ja) 集積型発光ダイオード、集積型発光ダイオードの製造方法、発光ダイオードディスプレイおよび発光ダイオード照明装置
CN108538985A (zh) 发光二极管以及包括该发光二极管的灯丝发光二极管灯

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant