KR101362145B1 - 메모리 인터페이스 장치와 이를 이용한 평판표시장치 및 그구동방법 - Google Patents

메모리 인터페이스 장치와 이를 이용한 평판표시장치 및 그구동방법 Download PDF

Info

Publication number
KR101362145B1
KR101362145B1 KR1020070047785A KR20070047785A KR101362145B1 KR 101362145 B1 KR101362145 B1 KR 101362145B1 KR 1020070047785 A KR1020070047785 A KR 1020070047785A KR 20070047785 A KR20070047785 A KR 20070047785A KR 101362145 B1 KR101362145 B1 KR 101362145B1
Authority
KR
South Korea
Prior art keywords
data
memory
compensation
display panel
display
Prior art date
Application number
KR1020070047785A
Other languages
English (en)
Other versions
KR20080101262A (ko
Inventor
황종희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070047785A priority Critical patent/KR101362145B1/ko
Publication of KR20080101262A publication Critical patent/KR20080101262A/ko
Application granted granted Critical
Publication of KR101362145B1 publication Critical patent/KR101362145B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Abstract

본 발명은 표시결함의 수준 및 위치 결정시 메모리 인터페이스 회로의 하드웨어적인 회로절환을 최소로 하여 메모리의 데이터 갱신이 가능하도록 한 메모리 인터페이스 장치와 이를 이용한 평판표시장치 및 그 구동방법에 관한 것이다.
본 발명에 따른 메모리 인터페이스 장치는 표시패널의 제조공정에서 발견된 상기 표시패널의 표시결함 영역의 위치를 지시하는 위치 데이터와 상기 표시결함 영역의 휘도를 보상하기 위한 보상 데이터를 생성함과 아울러, 상기 위치 데이터와 보상 데이터의 기록명령을 발생하는 호스트 컴퓨터; 상기 위치 데이터와 상기 보상 데이터를 일시 저장하는 레지스터; 상기 호스트 컴퓨터와 상기 레지스터 간의 시리얼 데이터 통신을 중계하는 슬레이브 인터페이스 회로; 상기 위치 데이터와 상기 보상 데이터들을 저장하는 메모리; 및 상기 레지스터와 상기 메모리 간의 시리얼 데이터 통신을 중계하는 마스터 인터페이스회로를 구비하고; 상기 호스트 컴퓨터에 의해 상기 데이터들이 갱신되는 데이터 갱신과정에서 상기 표시패널을 구동하기 위한 시스템 구동전압(VCC)이 인가된 상태에서 상기 레지스터의 데이터들이 갱신되고; 상기 메모리는 상기 레지스터로부터 입력되는 상기 데이터 갱신과정에서의 최종 위치 데이터와 최종 보상 데이터를 저장한다.

Description

메모리 인터페이스 장치와 이를 이용한 평판표시장치 및 그 구동방법{Memory Interface Device And Flat Panel Display And Driving Method Thereof Using It}
도 1은 종래 검사 및 보상값 결정 과정에 이용되는 메모리 인터페이스회로를 타내는 도면.
도 2는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 나타내는 도면.
도 3은 도 2의 B급 검사방법을 나타내는 도면.
도 4는 링크 서브픽셀을 설명하기 위한 도면.
도 5는 EEPROM의 내부를 보여주는 도면.
도 6은 계조별 감마보상전압을 보여 주는 그래프.
도 7은 본 발명의 실시예에 따른 인터페이스회로를 나타내는 도면.
도 8은 I2C의 통신 표준 프로토콜의 버스 스펙(Bus Spec)을 보여주는 도면.
도 9는 도 7의 보상회로를 상세히 나타내는 도면.
도 10은 도 9에 도시된 제1 변조부를 상세히 나타내는 블록도.
도 11은 히스토그램의 일예를 보여 주는 그래프.
도 12 및 도 13은 도 9에 도시된 제2 변조부에 의한 변조로 인하여 응답특성 의 개선효과를 보여 주는 그래프.
도 14는 도 9에 도시된 제2 변조부를 상세히 나타내는 블록도.
도 15는 표시얼룩과 정상 표시면의 휘도차, 제3 보상값 및 제3 보상값이 적용된 표시얼룩의 휘도보상 예를 보여 주는 도면.
도 16은 프레임 레이트 콘트롤(FRC)에 적용 가능한 디더패턴들의 예를 보여 주는 그래프.
도 17은 본 발명의 실시예에 따른 액정표시장치를 나타내는 도면.
<도면의 주요 부호에 대한 설명>
110 : 불량 서브픽셀 111 : 정상 서브픽셀
112 : 도전성 쇼트패턴 113 : 링크 서브픽셀
100 : 데이터 다중 변조장치 120 : 메모리
122 : 마스터 인터페이스회로 124 : 내부 레지스터
125 : 인터페이스회로 126 : 슬레이브 인터페이스회로
128 : 호스트 컴퓨터 130 : 보상회로
132 : 제1 변조부 134 : 제2 변조부
136 : 제3 변조부 140 : 타이밍 콘트롤러
150 : 데이터 구동회로 160 : 게이트 구동회로
170 : 액정표시패널 180 :데이터라인
190 : 게이트라인 1321 : 휘도/색 분리부
1322 : 지연부 1323 : 휘도/색 믹싱부
1324 : 데이터 처리부 1325 : 히스토그램 분석부
1326 : 백라이트 제어부 1327 : 인버터
1341 : 제1 프레임 메모리 1342 : 제2 프레임 메모리
1343 : 룩업 테이블
본 발명은 평판표시장치에 관한 것으로 특히, 표시결함의 수준 및 위치 결정시 메모리의 데이터 갱신이 편리하게 되도록 한 메모리 인터페이스 장치와 이를 이용한 평판표시장치 및 그 구동방법에 관한 것이다.
평판표시장치에는 액정표시소자(Liquid Crystal Display, LCD), 전계 방출 표시소자(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 및 유기발광다이오드 표시소자(Organic Linght Emitting Diode Display, OLED) 등이 있고 이들 대부분이 실용화되어 시판되고 있다.
평판표시장치에서 응답속도 개선이나, 동영상에서 휘도 및 콘트라스트를 개선하기 위하여 디지털 비디오 데이터를 변조하고 변조된 디지털 비디오 데이터에 기초하여 평판표시패널을 구동하는 방법들이 제안되고 있다.
또한, 평판표시장치의 검사 과정에서 발견되는 표시결함을 보상하기 위하여 표시결함 영역에 표시될 디지털 비디오 데이터를 변조하고 변조된 디지털 비디오 데이터에 기초하여 평판표시패널을 구동하는 방법들이 제안되고 있다.
표시결함은 표시얼룩, 백 라이트에 의한 휘선, 및 불량픽셀에 의한 점결함등을 포함한다.
표시얼룩은 그 발생 원인에 따라 점, 선, 띠, 원, 다각형 등과 같은 정형적인 형상을 가지기도 하고 부정형적인 형상을 가지기도 한다. 표시얼룩이 발생되는 영역은 정상 표시면에 비하여 휘도와 색감이 다르게 나타난다. 표시얼룩이 발생되는 원인은 중첩노광과 렌즈수차에 의한 노광량의 차이로 인하여 TFT의 게이트-드레인 간의 중첩면적, 스페이서의 높이, 신호배선들 간의 기생용량, 신호배선과 화소전극 간의 기생용량 등이 정상 표시면과 달라지는 데에서 기인한다.
백 라이트에 의한 휘선은 다양한 평판표시장치 중 특히 액정표시장치에서 나타날 수 있는 표시결함이다. 액정표시장치는 표시패널의 배면에 백 라이트를 배치하고 표시패널의 배면에서 전면으로의 광투과율을 조절한다. 따라서, 액정표시장치에서는 백 라이트로부터의 광이 표시패널의 입사면 전체에 고르게 입사되지 않으면 표시화면상에 휘선이 나타난다.
불량픽셀에 의한 점결함은 신호배선의 단선(open), 박막트랜지스터(Thin Film Transistor : 이하, "TFT"라 함)의 불량, 전극 패턴의 불량 등에 의해 발생한다. 불량픽셀에 의한 점결함은 표시화면에서 암점 또는 휘점으로 나타난다. 휘점이 암점에 비하여 육안으로 느끼는 인지정도가 상대적으로 크기 때문에, 종래 리페어 공정에서는 휘점으로 나타나는 불량픽셀을 암점화시켰다. 그러나, 암점화된 불 량픽셀은 블랙 계조의 표시화면에서는 거의 인지되지 않지만, 중간 계조 및 화이트 계조에서는 여전히 표시화상에서 어두운 점으로 확연히 인지된다.
이러한 표시결함을 보상하기 위하여, 종래 평판표시장치는 메모리 인터페이스장치를 이용하여 표시결함을 보상하기 위한 보상값을 최적화하고 이를 외부의 메모리에 저장한다. 다시 말해, 메모리에는 결함 영역에 표시될 데이터들의 표시 위치와 계조값에 따라 다른 값으로 최적화된 보상값이 제조공정 중 검사 과정에서 결정되어 저장된다.
도 1은 종래 검사 및 보상값 결정 과정에 이용되는 메모리 인터페이스장치를 타낸다.
도 1을 참조하면, 메모리 인터페이스장치는 메모리(10)와 메모리 제어기(20)를 구비한다. 메모리(10)에는 표시패널에서의 표시결함 영역의 위치를 지시하는 위치 데이터와, 상기 표시결함의 수준 및 상기 표시결함 영역에 표시될 입력데이터들(RGB)의 계조값에 따라 다른 값으로 최적화된 보상 데이터가 저장된다. 이러한 보상 데이터와 위치 데이터를 최적화하기 위하여, 검사 및 보상값 결정 과정에서는 각 계조별 보상 데이터와 위치 데이터를 테스트 데이터로서 호스트 컴퓨터(30)를 이용하여 메모리(10)에 저장한다. 보상회로(40)는 메모리(10)에 저장된 보상 데이터를 독출하여 해당 표시결함 영역에 표시될 입력데이터(RGB)에 가감한 후 표시패널에 공급하여 표시패널을 점등시킨다. 그리고, 이 점등 상태에서 각 위치별 휘도를 측정결과 표시 결함이 보상되지 않으면 상술한 과정의 반복을 통해 위치 데이터와 보상 데이터가 조정된다. 메모리 인터페이스회로는 보상회로(40)와 호스트 컴 퓨터(30) 간의 통신을 위한 구성으로써 I2C 등의 통신 표준 프로토콜 규격에 맞춰 설계된다. 메모리 제어기(20)는 직렬 클럭(SCL)을 이용하여 호스트 컴퓨터(30)로부터의 위치 데이터 및 보상 데이터를 직렬 데이터(SDA)로 메모리(10)에 전송한다. 또한, 메모리 제어기(20)는 메모리 구동전원(DDC), 접지전원 등을 메모리(10)에 전송하며, 메모리(10)에 공급되는 시스템전원(VCC)을 제어하기 위한 스위치 제어신호(Csw)를 발생한다.
그런데, 이와 같은 종래 메모리 인터페이스회로에서 메모리(10)에 저장된 테스트 데이터의 갱신을 위해서는 메모리(10)의 쓰기금지(Writing Protection:WP) 단자에 접속되어 있는 시스템 전원(VCC)이 차단되어야 한다. 그리고, 시스템 전원(VCC)이 차단된 상태에서 일단 메모리(10)에 테스트 데이터가 저장되면, 이 테스트 데이터에 의한 표시 결함의 보상 정도를 확인하기 위해 다시 시스템 전원(VCC)을 연결하여야 한다. 이로 인해, 종래 메모리 인터페이스회로를 이용한 표시장치에서는 표시 결함의 수준 및 위치 데이터를 변경하기 위해 매번 시스템 전원(VCC)을 온/오프 함으로써, 메모리의 데이터 갱신에 소요되는 시간이 증가하게 됨과 아울러 보상시 많은 불편함을 초래하는 문제점이 있다. 또한, 잦은 시스템 전원(VCC)의 온/오프로 인해 외부로부터의 노이즈 유입에 노출되기 쉬운 문제점이 있다.
따라서, 본 발명의 목적은 종래 기술에 의해 나타나는 문제점을 해결하고자 하는 것으로서, 표시결함의 수준 및 위치 결정시 메모리 인터페이스 회로의 하드웨어적인 회로절환을 최소로 하여 메모리의 데이터 갱신이 가능하도록 한 메모리 인터페이스 장치와 이를 이용한 평판표시장치 및 그 구동방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 메모리 인터페이스 장치는 표시패널의 제조공정에서 발견된 상기 표시패널의 표시결함 영역의 위치를 지시하는 위치 데이터와 상기 표시결함 영역의 휘도를 보상하기 위한 보상 데이터를 생성함과 아울러, 상기 위치 데이터와 보상 데이터의 기록명령을 발생하는 호스트 컴퓨터; 상기 위치 데이터와 상기 보상 데이터를 일시 저장하는 레지스터; 상기 호스트 컴퓨터와 상기 레지스터 간의 시리얼 데이터 통신을 중계하는 슬레이브 인터페이스 회로; 상기 위치 데이터와 상기 보상 데이터들을 저장하는 메모리; 및 상기 레지스터와 상기 메모리 간의 시리얼 데이터 통신을 중계하는 마스터 인터페이스회로를 구비하고; 상기 호스트 컴퓨터에 의해 상기 데이터들이 갱신되는 데이터 갱신과정에서 상기 표시패널을 구동하기 위한 시스템 구동전압(VCC)이 인가된 상태에서 상기 레지스터의 데이터들이 갱신되고; 상기 메모리는 상기 레지스터로부터 입력되는 상기 데이터 갱신과정에서의 최종 위치 데이터와 최종 보상 데이터를 저장한다.
상기 시스템 구동전압은 상기 메모리의 쓰기금지단자(Writing Protect)로 인 가되며; 상기 메모리는 상기 쓰기금지단자로의 전원 패스가 절체(Switching Off)된 후에 상기 최종 위치 데이터와 최종 보상 데이터를 저장한다.
상기 마스터 인터페이스 회로는, 상기 메모리를 구동하기 위한 구동전원(DDC); 및 상기 메모리의 쓰기금지단자로의 전원 패스를 절체하기 위한 스위치 제어신호를 발생한다.
상기 호스트 컴퓨터와 상기 레지스터 사이에서, 그리고 상기 레지스터와 상기 메모리 사이에서 전송되는 데이터패킷은, 상기 메모리를 식별하기 위한 디바이스 어드레스 정보; 상기 디바이스 어드레스 정보에 뒤이어 할당되는 기록 데이터 어드레스; 상기 기록 데이터 어드레스에 뒤이어 할당되는 제어 데이터; 및 상기 제어 데이터에 뒤이어 할당되는 데이터영역을 구비하고; 상기 위치 데이터와 상기 보상 데이터는 상기 데이터영역 내에 포함된다.
상기 디바이스 어드레스 정보, 상기 기록 데이터 어드레스 및 상기 데이터영역은 각각 8 비트로 할당되며; 상기 제어 데이터는 2 비트로 할당된다.
상기 제어 데이터에 의해, 상기 최종 위치 데이터 및 최종 보상 데이터를 상기 메모리에 저장하도록 지시하는 기록명령신호; 및 상기 메모리에 저장된 데이터들의 상기 표시패널로의 공급 타이밍을 지시하는 소프트웨어 리셋신호가 생성된다.
상기 메모리는, 데이터의 갱신 및 소거가 가능한 EEPROM(Electrically Erasable Programmable Read Only Memory) 및 EDID ROM(Extended Display Identification Data ROM) 중 어느 하나를 구비한다.
상기 메모리는, 상기 표시패널의 제조공정에서 미리 저장된 상기 표시패널의 명암비를 조정하기 위한 보상 데이터와 상기 표시패널의 응답특성을 조정하기 위한 보상 데이터를 더 구비하며; 상기 표시결함의 최종 위치 데이터 및 최종 보상 데이터의 기록방향은 상기 명암비 조정을 위한 보상 데이터 및 상기 응답특성을 조정하기 위한 보상 데이터의 기록방향과 반대이다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 따른 평판표시장치는 표시패널; 상기 표시패널의 제조 공정에 발견된 상기 표시패널의 표시결함 영역의 위치를 지시하는 위치 데이터와 상기 표시결함 영역의 휘도를 보상하기 위한 보상 데이터를 일시 저장한 후 상기 표시패널을 구동하기 위한 구동전압이 인가된 상태에서 상기 임시로 저장된 위치 데이터 및 보상 데이터를 상기 표시패널에 공급한 다음 상기 표시결함의 정도가 미리 정해진 기준치 이하로 발견되면 상기 임시로 저장된 상기 위치 데이터들 및 보상 데이터들을 최종 데이터로서 메모리에 저장하는 인터페이스 장치; 상기 표시패널의 응답특성을 조정하기 위하여 상기 메모리에 미리 저장된 소정의 제1 보상값으로 입력 디지털 비디오 데이터를 1차 변조한 후, 상기 1차 변조된 디지털 비디오 데이터들을 상기 표시패널의 명암비를 조정하기 위하여 상기 메모리에 미리 저장된 소정의 제2 보상값으로 2차 변조한 다음, 상기 2차 변조된 디지털 비디오 데이터들 중에서 상기 표시패널의 표시결함 영역에 표시될 데이터들을 상기 메모리의 최종 데이터인 제3 보상값으로 3차 변조하는 보상회로; 및 상기 3차 변조된 디지털 비디오 데이터들을 이용하여 상기 표시패널에 영상을 표시하기 위한 구동회로를 구비한다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 따른 평판표시장치의 구동 방법은 표시패널의 제조 공정에 발견된 상기 표시패널의 표시결함 영역의 위치를 지시하는 위치 데이터와 상기 표시결함 영역의 휘도를 보상하기 위한 보상 데이터를 일시 저장한 후 상기 표시패널을 구동하기 위한 구동전압이 인가된 상태에서 상기 임시로 저장된 위치 데이터 및 보상 데이터를 상기 표시패널에 공급한 다음 상기 표시결함의 정도가 미리 정해진 기준치 이하로 발견되면 상기 임시로 저장된 상기 위치 데이터들 및 보상 데이터들을 최종 데이터로서 메모리에 저장하는 단계; 상기 표시패널의 응답특성을 조정하기 위하여 상기 메모리에 미리 저장된 소정의 제1 보상값으로 입력 디지털 비디오 데이터를 1차 변조하는 단계; 상기 1차 변조된 디지털 비디오 데이터들을 상기 표시패널의 명암비를 조정하기 위하여 상기 메모리에 미리 저장된 소정의 제2 보상값으로 2차 변조하는 단계; 상기 2차 변조된 디지털 비디오 데이터들 중에서 상기 표시패널의 표시결함 영역에 표시될 데이터들을 상기 메모리의 최종 데이터인 제3 보상값으로 3차 변조하는 단계; 및 상기 3차 변조된 디지털 비디오 데이터들을 이용하여 상기 표시패널에 영상을 표시하는 단계를 포함한다.
이하, 도 2 내지 도 17을 참조하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다. 이하의 본 발명의 실시예에서는 평판표시장치 중 액정표시장치를 중심으로 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 나타낸다.
도 2를 참조하면, 본 발명의 실시예에 따른 액정표시장치의 제조방법은 우선, 표시패널의 상부기판(컬러필터 기판) 및 하부기판(TFT-어레이 기판)을 각각 제 작한다(S1, S2). S1 및 S2 단계에는 기판 세정 공정, 기판 패터닝 공정, 배향막형성/러빙 공정 등이 포함된다. 기판 세정 공정에서는 상부기판 및 하부기판의 표면상 이물질을 세정액으로 제거한다. 기판 패터닝 공정에서는 상부기판의 패터닝과 하부기판의 패터닝 공정으로 나뉘어진다. 상부기판의 패터닝 공정에서는 컬러필터, 공통전극, 블랙 매트릭스 등이 형성된다. 하부기판의 패터닝 공정에서는 데이터라인과 게이트라인 등의 신호배선이 형성되고, 데이터라인과 게이트라인의 교차부에 TFT가 형성되며, 데이터라인과 게이트라인의 교차로 마련되는 픽셀영역에 픽셀전극이 형성된다.
이어서, 본 발명의 실시예에 따른 액정표시장치의 제조방법은 표시패널의 하부기판에 각 계조의 테스트 데이터를 인가하여 테스트 화상을 표시하고 그 화상에 대하여 전기/자기적인 검사 및/또는 육안 검사를 통해 불량 서브픽셀의 유무를 1차 검사하여 불량여부를 판단한다(S3,S4). 여기서 서브픽셀은 하나의 픽셀을 구성하는 적(R), 녹(G), 청(B) 색의 서브픽셀 중 어느 하나를 말하며, 일반적으로 픽셀 불량은 서브픽셀을 단위로 나타나므로 이 1차 검사 공정(S3)을 포함하여 후술될 2차 및 3차 검사 공정(S8, S13)과 후술될 1차 및 2차 리페어 공정(S5, S10)은 서브픽셀을 단위로 이루어진다.
S4 단계의 판단결과 불량 서브픽셀이 검출된 경우, 검출된 불량 서브픽셀에 대하여 1차 리페어 공정을 실시한다(S5). 1차 리페어 공정(S5)은 도 4에서 보는 바와 같이 불량 서브픽셀(110)을 이 불량 서브픽셀(110)과 이웃하며 동일한 색을 나타내는 정상 서브픽셀(111)과 전기적으로 쇼트 또는 링크시키는 방법으로 이루어 진다. 이 1차 리페어공정(S5)은 불량 서브픽셀(110)의 픽셀전극에 데이터전압이 공급되는 경로를 차단하는 과정 및 정상 서브픽셀(111)과 불량 서브픽셀(110)을 전도성 링크 패턴(112)을 이용하여 전기적으로 쇼트 또는 링크시키는 과정을 포함한다. 전도성 링크 패턴(112)은 W-CVD(Chemical Vapor Deposition)공정에 의한 링크 패턴을 이용하거나, 하부기판 제작 공정 중 미리 형성된 링크 패턴을 이용하거나, 또는 게이트 라인의 헤드부를 이용하여 형성할 수 있다. 1차 리페어 공정(S5)에서 동일 색의 정상 서브픽셀(111)과 불량 서브픽셀(110)이 전기적으로 연결된 링크 서브픽셀(113)에서 링크된 정상 서브픽셀(111)과 링크된 불량 서브픽셀(110)은 동시에 데이터 전압이 충전된다. 이 링크 서브픽셀(113)을 이루는 두 개의 서브픽셀(110, 111)들은 하나의 TFT를 통해 데이터전압을 분산하여 공급받음으로 인해 링크되지 않은 정상 서브픽셀(114)에 비하여 충전량이 감소하게 된다. 그 결과, 링크되지 않은 정상 서브픽셀(114)과 링크 서브픽셀(113)에 동일한 데이터전압이 공급될 때 링크 서브픽셀(113)은, 데이터전압이 작을수록 투과율 또는 계조가 높아지는 노말리 화이트 모드(Normally White Mode)에서 링크되지 않은 정상 서브픽셀(111)에 비하여 더 밝게 보이게 되는 반면, 데이터 전압이 클수록 투과율 또는 계조가 높아지는 노말리 블랙 모드(Normally Black Mode)에서 링크되지 않은 정상 픽셀(114)에 비하여 더 어둡게 보이게 된다. 일반적으로, 액정셀의 픽셀전극과 공통전극이 액정을 사이에 두고 대향하는 두 개의 기판상에 분리형성되어 픽셀전극과 공통전극 사이에 종전계가 인가되는 트위스티드 네마틱 모드(Twisted Nematic Mode : 이하 "TN 모드"라 함)는 노말리 화이트 모드로 구동되는 반면, 액정셀의 픽 셀전극과 공통전극이 동일 기판상에 형성되어 픽셀전극과 공통전극 사이에 횡전계가 인가되는 인플레인 스위칭 모드(In-Plane Switching Mode : 이하, "IPS 모드"라 함)는 노말리 블랙 모드로 구동된다.
불량 서브픽셀(110)에 대한 1차 리페어 공정(S5)을 거치면, 링크 서브픽셀(113)의 위치에 대한 정보와 함께 불량 서브픽셀(110)의 유무에 대한 정보는 호스트 컴퓨터에 저장된다. 호스트 컴퓨터는 링크 서브픽셀(113)의 각 위치에 대하여 계조별 충전특성 보상 데이터를 산정하고(S6), 이를 표시패널의 모델 식별정보(ID)별로 분류하여 저장한다. 여기서, 충전특성 보상 데이터는 링크되지 않은 정상 픽셀(114)에 대한 링크 서브픽셀(113)의 충전특성을 보상하기 위한 데이터를 말하며, 이 충전특성 보상 데이터 산정에 대한 상세한 설명은 후술하기로 한다. 표시패널의 모델 식별정보(ID)에는 표시패널의 크기, 해상도, 셀피치 등이 포함된다.
이어서, 본 발명의 실시예에 따른 액정표시장치의 제조방법은 상/하부기판을 실재(Sealant)나 프릿글라스(Frit glass)로 합착한다(S7). S7 단계는 배향막형성/러빙 공정과 기판합착/액정주입 공정을 포함한다. 배향막형성/러빙 공정에서는 표시패널의 상부기판과 하부기판 각각에 배향막을 도포하고 그 배향막을 러빙포 등으로 러빙하게 된다. 기판합착/액정주입 공정에서는 실재를 이용하여 상부기판과 하부기판을 합착하고 액정주입구를 통하여 액정과 스페이서를 주입한 다음, 그 액정주입구를 봉지하는 공정으로 진행된다.
이어서, 본 발명의 실시예에 따른 액정표시장치의 제조방법은 상/하부기판이 합착된 표시패널에 각 계조의 테스트 데이터를 인가하여 테스트 화상을 표시하고 그 화상에 대하여 전기/자기적인 검사 및/또는 육안 검사를 통해 표시얼룩의 유무 및 불량 서브픽셀의 유무를 2차 검사하여 불량여부를 판단한다(S8, S9)
S9 단계의 판단결과 표시얼룩이 검출된 경우, 표시얼룩의 위치에 대한 정보와 함께 표시얼룩의 수준에 대한 정보 및 표시얼룩의 유무에 대한 정보가 호스트 컴퓨터에 저장된다. 호스트 컴퓨터는 표시얼룩 각 위치 및 수준에 대하여 계조별 표시얼룩 보상 데이터를 산정하고(S6), 이를 표시패널의 모델 식별정보(ID)별로 분류하여 저장한다.
S9 단계의 판단결과 불량 서브픽셀이 검출된 경우, 검출된 불량 서브픽셀에 대하여 2차 리페어 공정을 실시한다(S10). 2차 리페어 공정(S10)도 1차 리페어 공정(S5)과 마찬가지로 불량 서브픽셀(110)을 이 불량 서브픽셀(110)과 이웃하며 동일한 색을 나타내는 정상 서브픽셀(111)과 전기적으로 쇼트 또는 링크시키는 과정으로 이루어진다. 불량 서브픽셀(110)에 대한 2차 리페어 공정(S10)을 거치면, 링크 서브픽셀(113)의 위치에 대한 정보와 함께 불량 서브픽셀(110)의 유무에 대한 정보는 호스트 컴퓨터에 저장된다. 호스트 컴퓨터는 링크 서브픽셀(113)의 각 위치에 대하여 계조별 충전특성 보상 데이터를 산정하고(S6), 이를 표시패널의 모델 식별정보(ID)별로 분류하여 저장한다.
이어서, 본 발명의 실시예에 따른 액정표시장치의 제조방법은 상/하부기판이 합착된 표시패널에 구동회로를 실장하고, 구동회로가 실장된 표시패널 및 백 라이트 등을 케이스에 탑재하여 표시패널의 모듈 조립 공정을 실시한다(S11). 구동회 로의 실장공정에서는 게이트 드라이브 집적회로 및 데이터 드라이브 집적회로 등의 집적회로가 실장된 테이프 케리어 패키지(Tape Carrier Package : 이하 "TCP"라 한다)의 출력단을 기판상의 패드부에 접속시키고, 테이프 케리어 패키지의 입력단을 타이밍 콘트롤러가 실장된 인쇄회로기판(Printed Circuit Board : 이하 "PCB"라 한다)과 접속시킨다. 이 PCB상에는 표시얼룩 및/또는 링크 서브픽셀의 위치 데이터와 표시얼룩 보상 데이터 및/또는 충전특성 보상 데이터가 저장될 비휘발성 메모리와, 비휘발성 메모리에 저장된 데이터를 이용하여 표시얼룩 및/또는 링크 서브픽셀(113)에 공급될 디지털 비디오 데이터를 변조하는 보상회로가 실장된다. 비휘발성 메모리로는 데이터의 갱신 및 소거가 가능한 EEPROM(Electrically Erasable Programmable Read Only Memory) 등이 사용된다. 한편, 보상회로는 타이밍 콘트롤러와 원-칩(One-Chip)화 하여 타이밍 콘트롤러에 내장하는 것이 가능하며, 드라이브 집적회로들은 테이프 케리어 패키지를 이용한 테이프 오토메이티드 본딩(Tape Automated Bonding) 방식 이외에 칩 온 글라스(Chip On Glass ; COG) 방식 등으로 기판상에 직접 실장될 수도 있다.
이어서, 본 발명에 따른 액정표시장치의 제조방법은 호스트 컴퓨터에 저장된 표시결함의 위치 데이터들 및 보상 데이터들을 이용하여 링크 서브픽셀(113) 및/또는 표시얼룩 위치에 공급될 디지털 비디오 데이터를 변조하여 변조된 데이터를 액정표시장치에 공급하여 테스트 화상을 표시하고, 그 화상에 대하여 전기/자기적인 검사 및/또는 육안 검사를 통해 표시결함을 3차 검사하여 불량여부를 판단한다(S12, S13).
호스트 컴퓨터에 저장된 표시얼룩 및/또는 링크 서브픽셀의 위치 데이터와 호스트 컴퓨터에 의해 산정된 표시얼룩 보상 데이터 및/또는 충전특성 보상 데이터는 표시패널의 모델 식별정보(ID)별로 차이를 보인다. 따라서, 동일한 모델의 표시패널에 대해서는 빠른 시간내 보상처리를 위해 동일한 보상 데이터가 산정되게 된다. 그러나, 동일한 모델의 표시패널이라도 중첩노광과 렌즈수차에 의한 노광량의 차이로 인하여 표시결함의 위치 및/또는 수준이 달라질 수 있다. 이러한 이유로 S13 단계에서의 판단결과 표시결함이 검출된 경우 이 표시결함의 위치 및/또는 수준 정보를 호스트 컴퓨터에 저장한 후 이 표시패널을 B급 검사(S15)를 위해 후술할 리페어라인으로 이송한다.
한편, 본 발명의 실시예에 따른 액정표시장치의 제조방법은, S13 단계에서의 판단결과 표시결함이 발견되지 않은 경우, 즉 화질 결함의 정도가 양품 허용 기준치 이하로 발견되면, 그 표시패널을 양품으로 출하한다(S14).
도 3은 본 발명의 실시예에 따른 리페어 라인에서의 B급 검사방법(S15)을 나타낸다.
본 발명에 따른 B급 검사방법은 입력되는 표시패널의 모델 식별정보(ID)에 응답하여(S151) 호스트 컴퓨터는 해당 표시패널에 나타나는 표시결함의 위치 및/또는 수준에 대한 정보를 불러낸다. 이어서, 호스트 컴퓨터는 이 표시결함의 위치 및/또는 수준에 대한 정보를 기반으로 한 검사자의 트라이 앤 에러(Try and Error)를 통한 표시결함 정보 변경에 응답하여 표시얼룩 보상 데이터 및/또는 충전특성 보상 데이터를 재산정한다(S152). 변경된 표시결함 위치 및/또는 수준정보와 호스 트 컴퓨터에 의해 재산정된 보상 데이터들은 도 7과 같은 메모리 인터페이스 장치내에 임시로 저장된다(S153). 메모리 인터페이스 장치는 호스트 컴퓨터와 내부 레지스터간 및 내부 레지스터와 메모리간의 통신을 위한 구성으로써 I2C 등의 통신 표준 프로토콜 규격에 맞춰 설계된다. 여기서, 변경된 표시결함 위치 및/또는 수준정보와 호스트 컴퓨터에 의해 재산정된 보상 데이터들은 시스템으로부터의 구동전압이 온(ON) 상태에서 내부 레지스터에 저장된 후 표시결함의 보상하기 위한 보상회로로 공급된다. 이러한 메모리 인터페이스 장치에 대해서는 도 7을 참조하여 상세히 설명하기로 한다.
이어서, 본 발명에 따른 B급 검사방법은 내부 레지스터에 저장된 표시결함의 위치 데이터들 및 보상 데이터들을 이용하여 링크 서브픽셀(113) 및/또는 표시얼룩 위치에 공급될 디지털 비디오 데이터를 변조하여 변조된 데이터를 액정표시장치에 공급하여 테스트 화상을 표시하고, 그 화상에 대하여 전기/자기적인 검사 및/또는 육안 검사를 통해 표시결함을 4차 검사하여 보상결과에 대한 양부를 판단한다(S155). 이와 같이 본 발명은 타이밍 콘트롤러내에 별도의 내부 레지스터를 실장하고 표시결함의 수준 및/또는 위치와 보상 데이터들을 시스템 구동전압이 온 된 상태에서 실시간적으로 저장함과 아울러 이를 이용하여 보상결과의 양부를 판단한다. 따라서, 종래 표시결함의 수준 및/또는 위치 변경시 매번 구동전압의 온/오프를 반복하던 것에 비해 구동전압의 온/오프 횟수를 획기적으로 줄여 검사시간 단축과 외부 노이즈로부터의 영향을 배제할 수 있게 된다.
S155 단계에서의 판단결과 보상결과가 양호하면, 호스트 컴퓨터는 내부 레지스터에 저장된 표시결함의 위치 데이터들 및 보상 데이터들을 최종값으로 확정하고(156), 이를 메모리 인터페이스 장치를 통해 EEPROM에 저장한다(S157).
EEPROM에는 도 5에 도시된 바와 같이 표시결함을 보상하기 위한 위치 데이터들 및 보상 데이터들뿐만 아니라 명암비 확장을 위한 보상데이터들과 응답특성을 향상시키기 위한 보상데이터들도 저장된다. 명암비 확장을 위한 보상데이터들과 응답특성을 향상시키기 위한 보상데이터들은 EEPROM이 PCB 상에 실장되기 전에 미리 룩업 테이블 형태로 EEPROM에 기록된다. 예를 들어, 8K EEPROM의 어드레스(Add) 000 ~ 0FF 영역(AI region)에는 명암비 확장을 위한 보상데이터들이, 100 ~ 1C7 영역(ODC region)에는 응답특성 개선을 위한 보상데이터들이 EEPROM이 PCB 상에 실장되기 전에 미리 Y1 방향으로 기록되어 있다. 그리고, 8K EEPROM의 어드레스(Add) 1CD ~ 3FF 영역(DCA region)에는 표시결함을 보상하기 위한 위치 데이터들 및 보상 데이터들이 S157 단계에서 Y2 방향으로 기록된다. 이와 같이 기록 방향을 다르게 하는 이유는 미리 저장되어 있는 데이터들과의 충돌을 방지하여 데이터 관리를 용이하게 하기 위함이다.
한편, 호스트 컴퓨터에 의해 산정되는 표시얼룩을 보상하기 위한 보상 데이터, 즉 EEPROM에 저장되는 보상 데이터는 표시얼룩의 위치에 따라 정상표시영역과의 휘도차의 정도가 다르기 때문에 각 위치별로 최적화되어야 하며, 또한 도 6과 같은 감마특성을 고려하여 각 계조별로 최적화되어야 한다. 따라서, 보상값은 R, G, B 서브픽셀 각각에서 각 계조별로 설정되거나 도 6에서 보는 바와 같이 다수의 계조들을 포함하는 계조 구간(A, B, C, D)별로 설정될 수 있다. 예컨대, 보상값은 '표시얼룩 1' 위치에서 '+1', '표시얼룩 2' 위치에서 '-1', '표시얼룩 3' 위치에서 '0' 등으로 위치별로 최적화된 값으로 설정되고, 또한 '계조 구간 A'에서 '0', '계조 구간 B'에서 '0', '계조 구간 C'에서 '1', '계조 구간 D'에서 '1' 등으로 계조 구간별로 최적화된 값으로 설정될 수 있다. 따라서, 보상값은 동일한 표시얼룩 위치에서 계조별로 다르게 될 수 있고 또한, 동일한 계조에서 표시얼룩 위치별로 달라질 수 있다. 이와 같은 보상값은 휘도 보정시에 한 픽셀(Pixel)의 R, G, B 데이터 각각에 동일한 값으로 설정되어 R, G, B 서브픽셀을 포함한 한 픽셀 단위로 설정된다.
그리고, 링크 서브픽셀(113)의 충전특성도 링크 서브픽셀(113)의 위치에 따라 링크되지 않은 정상 서브픽셀(114)과의 휘도차의 정도가 다르기 때문에 EEPROM에 저장되는 충전특성 보상 데이터는 링크 서브픽셀(113)의 각 위치별로 최적화되어야 한다. 또한 EEPROM에 저장되는 충전특성 보상 데이터는 링크 서브픽셀(113)이 링크되지 않은 정상 서브픽셀(114)의 계조 표현능력과 동일한 계조표현능력을 가지도록 계조별로 다르게 되거나 다수의 계조를 포함한 계조영역별로 다르게 되게 하는 것이 바람직하다.
한편, 비휘발성 메모리로는 EEPROM 대신 EDID ROM(Extended Display Identification Data ROM)이 사용될 수 있다. EDID ROM에는 판매자/생산자 식별정보(ID) 및 기본 표시소자의 변수 및 특성 등과 같은 모니터 정보 데이터가 저장되며, 상기 모니터 정보 데이터가 저장되는 저장공간과는 별도의 저장공간에 상기 위 치 데이터들 및 보상 데이터들이 저장된다. EEPROM 대신에 EDID ROM에 보상 데이터를 저장하는 경우에 ROM 기록기는 DDC(Data Display Channel)을 통해 보상 데이터를 전송한다. 따라서, EDID ROM을 사용하는 경우에는 EEPROM과 유저 커넥터가 제거될 수 있기 때문에 그 만큼 추가 개발비가 저감되는 효과가 있다. 이하, 보상 데이터가 저장되는 메모리는 EEPROM으로 가정하여 설명하기로 한다. 물론, 이하의 실시예 설명에서 EEPROM과 유저 커넥터는 EDID ROM과 DDC로 대신될 수 있다. 한편, 상기 위치 데이터들 및 보상 데이터들의 저장을 위한 비휘발성 메모리로는 EEPROM과 EDID ROM 뿐만 아니라 데이터의 갱신 및 소거가 가능한 다른 종류의 비휘발성 메모리의 사용도 가능하다.
이어서, 본 발명에 따른 B급 검사방법은 EEPROM에 저장된 상기 위치 데이터들 및 상기 보상 데이터들을 이용하여 링크 서브픽셀(113) 및/또는 표시얼룩 위치에 공급될 디지털 비디오 데이터를 변조하여 변조된 데이터를 액정표시장치에 공급하여 테스트 화상을 표시하고, 그 화상에 대하여 전기/자기적인 검사 및/또는 육안 검사를 통해 화질 결함을 5차 검사한다(S158).
S158 단계에서 판단결과 보상결과가 양호하지 않으면, S152 내지 S158 단계를 반복한다.
S158 단계에서 판단결과 보상결과가 양호하면, 즉 표시결함의 정도가 양품 허용 기준치 이하로 발견되면, 그 표시패널은 양품으로 판정되어 출하된다(S160).
도 7은 본 발명의 실시예에 따른 메모리 인터페이스 장치(125)를 나타낸다.
도 7을 참조하면, 본 발명의 실시예에 따른 메모리 인터페이스 장치(125)는 표시패널의 제조공정에서 발견된 표시패널의 표시결함 영역의 위치를 지시하는 위치 데이터와 표시결함 영역의 휘도를 보상하기 위한 보상 데이터를 생성함과 아울러 이 위치 데이터와 보상 데이터의 기록 명령을 발생하는 호스트 컴퓨터(128)와, 호스트 컴퓨터(128)로부터 공급되는 표시결함의 위치 데이터와 보상 데이터를 일시 저장하는 내부 레지스터(124)와, 내부 레지스터(124)와 호스트 컴퓨터간의 시리얼 데이터 통신을 중계하는 슬레이브 인터페이스 회로(126)와, 최종 결정된 표시결함의 위치 데이터와 보상 데이터가 룩업 테이블 형태로 저장되는 EEPROM(120)과, 내부 레지스터(124)와 EEPROM(120)간의 시리얼 데이터 통신을 중계하는 마스터 인터페이스 회로(122)를 구비한다.
호스트 컴퓨터(128)는 표시패널의 제조공정에서 발견된 표시패널의 표시결함 영역의 위치를 지시하는 위치 데이터와 표시결함 영역의 휘도를 보상하기 위한 보상 데이터를 생성한다. 다시 말해, 호스트 컴퓨터(128)는 도 2의 1차 및 2차 검사(S3,S8)를 통해 발견되는 링크 서브픽셀의 위치 데이터와 표시얼룩의 위치/수준 데이터에 따른 보상 데이터를 산정 및 생성한다. 호스트 컴퓨터(128)는 이 생성된 위치 및 보상 데이터를 기반으로 한 검사자의 갱신 데이터를 내부 레지스터(124)로 중계한다. 호스트 컴퓨터(128)는 내부 레지스터(124)에 일시 저장된 갱신 데이터에 의해 표시결함이 보상되면 일시 저장된 위치 데이터 및 보상 데이터를 EEPROM(120)에 저장하도록 기록명령 신호를 발생한다.
내부 레지스터(124)는 호스트 컴퓨터로부터의 표시결함의 위치 데이터와 호스트 컴퓨터에 의해 산정된 표시결함의 보상 데이터를 액정표시장치를 구동하기 위 한 구동전압(VCC)이 인가된 상태에서 실시간적으로 슬레이브 인터페이스 회로(126)를 통해 공급받아 이를 임시로 저장한다. 그리고, 내부 레지스터(124)는 임시로 저장된 표시결함의 위치 데이터 및 보상 데이터를 구동전압(VCC)이 인가된 상태에서 실시간적으로 보상회로(130)에 공급한다. 보상회로(130)는 링크 서브픽셀 및/또는 표시얼룩 위치에 공급될 디지털 비디오 데이터를 상기 보상 데이터를 이용하여 변조하고 변조된 데이터를 액정표시장치에 공급하여 테스트 화상을 표시한다. 검사자는 이 표시된 테스트 화상에 기반하여 보상 결과의 양부를 확인하면서, 구동전압(VCC)이 인가된 상태에서 양호한 보상 결과를 얻을 때까지 호스트 컴퓨터와 슬레이브 인터페이스 회로(126)를 이용하여 반복적으로 표시결함의 위치 데이터 및/또는 보상 데이터를 갱신할 수 있다. 이를 통해 표시결함의 위치 데이터 및 보상 데이터를 갱신하고 보상결과를 확인하기 위해 구동전압(VCC)을 반복적으로 온/오프 시키는 종래에 비해 데이터 갱신에 소요되는 시간이 획기적으로 줄어들게 된다.
EEPROM(120)은 갱신을 통해 데이터가 최적화되어 보상결과가 양호하게 될 때의 최종 위치 데이터 및 최종 보상 데이터를 마스터 인터페이스 회로(122)를 통해 내부 레지스터(124)로부터 공급받고, 이를 마스터 인터페이스 회로(122)의 제어하에 저장한다. 이를 위해, EEPROM(120)은 마스터 인터페이스 회로(122)로부터 구동전원(DDC)과, 자신의 쓰기금지단자(WP)를 비활성화시키기 위한 스위치 제어신호(Csw)를 공급받는다. 스위치 제어신호(Csw)가 인가되면 EEPROM(120)의 쓰기금지 단자(WP)로 공급되는 시스템 구동전압(VCC)은 차단되므로, EEPROM(120)은 호스트 컴퓨터(128)로부터 입력되는 기록명령 신호에 응답하여 최종 데이터들을 저장할 수 있게 된다.
슬레이브 인터페이스 회로(126)는 호스트 컴퓨터(128)와 내부 레지스터(124)간의 시리얼 데이터 통신을 위한 구성으로써 I2C 등의 통신 표준 프로토콜 규격에 맞춰 설계되며, 갱신을 위한 표시결함의 위치 데이터 및 보상 데이터를 직렬 데이터로서 직렬 클럭에 동기시켜 내부 레지스터(124)로 전송한다.
마스터 인터페이스 회로(122)는 내부 레지스터(124)와 EEPROM(120)간의 시리얼 데이터 통신을 위한 구성으로써 I2C 등의 통신 표준 프로토콜 규격에 맞춰 설계되며, 갱신을 통해 최적화된 표시결함의 최종 위치 데이터 및 최종 보상 데이터를 직렬 데이터로서 직렬 클럭에 동기시켜 EEPROM(120)에 전송한다. 그리고, 마스터 인터페이스 회로(122)는 EEPROM(120)에 저장된 최종 위치 데이터 및 최종 보상 데이터를 액정표시장치의 정상 구동시 보상회로(130)에 공급하여 표시결함을 보상한다. 이 마스터 인터페이스 회로(122)는 EEPROM(120)을 구동하기 위한 구동전원(DDC)과, EEPROM(120)의 쓰기금지단자(WP)로 시스템 구동전압(VCC)을 선택적으로 공급하기 위한 스위치(SW)를 제어하기 위해 스위치 제어신호(Csw)를 발생한다.
슬레이브 및 마스터 인터페이스 회로(122,126)는 도 8에 도시된 I2C의 통신 표준 프로토콜을 이용하여 데이터들을 전송한다. I2C의 통신 표준 프로토콜을 이용하여 전송되는 데이터패킷은 디바이스 어드레스 정보, 기록 데이터 어드레스, 제어 데이터 및 데이터영역을 포함한다. 디바이스 어드레스 정보는 다수개의 EEPROM(120) 중 해당 EEPROM(120)을 식별하기 위해 8 비트로 할당되며, 이 디바이스 어드레스 정보에 뒤이어 기록 데이터 어드레스가 8 비트로 할당된다. 제어 데이터는 기록 데이터 어드레스에 뒤이어 2 비트로 할당되며, 이 제어 데이터에 의해 소프트 웨어 리셋 신호와 기록 지시신호가 생성된다. 예를 들어, 갱신을 통해 데이터가 최적화되어 보상결과가 양호하게 되면 호스트 컴퓨터(128)는 기록명령을 지시하는 "01"의 제어 데이터를 데이터패킷에 포함시켜 전송할 수 있으며, 최적화된 데이터들이 EEPROM(120)에 저장되면 소프트 웨어 리셋을 지시하는 "10"의 제어 데이터를 데이터패킷에 포함시켜 전송할 수 있다. 여기서, 기록명령 신호는 최적화된 데이터들을 EEPROM(120)에 저장하도록 지시하는 신호를 의미이며, 소프트 웨어 리셋 신호는 EEPROM(120)에 저장된 데이터들을 보상회로(130)로 공급하도록 지시하는 신호를 의미한다. 이 제어 데이터에 뒤이어 최종 위치 데이터 및 최종 보상 데이터가 포함되는 데이터영역이 8 비트로 할당된다. 한편, 슬레이브 및 마스터 인터페이스 회로(122,126)는 내부 레지스터(124) 및 보상회로(130)와 함께 타이밍 콘트롤러에 내장될 수 있다.
도 9는 도 7의 보상회로를 자세히 나타낸다.
도 9를 참조하면, 본 발명의 실시예에 따른 보상회로(130)는 한 화면분의 디지털 비디오 데이터(RiGiBi)의 휘도를 분석하여 그 휘도 분석결과에 기초하여 디지털 비디오 데이터(RiGiBi)를 1차 변조함과 동시에 백라이트의 휘도를 조정하는 제1 변조부(132)와, 응답특성을 개선하기 위하여 디지털 비디오 데이터(RiGiBi)를 2차 변조하는 제2 변조부(134)와, 표시얼룩, 및 링크 서브픽셀 등에 표시될 디지털 비 디오 데이터(AI(RGB))를 3차 변조하는 제3 변조부(136)를 구비한다. 변조부들(132, 134, 136)에 필요한 보상값들과 위치정보는 메모리(120)에 저장된다. 제3 변조부(136)로부터 입력되는 디지털 비디오 데이터(DCA(RGB))는 데이터 구동회로를 경유하여 평판표시패널에 표시된다.
메모리(120)는 전술한 실시예와 유사하게 EEPROM 및/또는 EDID ROM을 포함하여 변조부들(132, 134, 136) 각각의 데이터 변조에 필요한 보상값들과, 위치정보들을 저장한다.
제1 변조부(132)는 도 10과 같은 회로구성을 이용하여 한 화면분의 디지털 비디오 데이터(RiGiBi)에 대하여 휘도를 분석하고 그 휘도 분석결과에 따라 메모리(120)에 저장된 제1 보상값들로 디지털 비디오 데이터(RiGiBi)를 변조하여 밝은 영상 부분에 표시될 디지털 비디오 데이터(RiGiBi)의 휘도값을 높이는 반면, 상대적으로 어두운 영상 부분에 표시될 디지털 비디오 데이터(RiGiBi)의 휘도값을 낮춘다. 제1 보상값들은 각 계조구간의 휘도 및 콘트라스트를 강화하기 위한 다양한 형태의 데이터 스트레칭 커브들의 출력 계조들에 대응하는 값으로 결정된다. 여기서, 제1 변조부(132)는 한 화면의 계조 분포에서 디지털 비디오 데이터들(RiGiBi)이 집중되는 계조구간에서 기울기가 크고, 상대적으로 디지털 비디오 데이터들(RiGiBi)의 분포가 작은 계조구간에서 기울기가 작은 데이터 스트레칭 커브의 제1 보상값들로 디지털 비디오 데이터들(RiGiBi)을 변조한다. 이와 동시에, 제1 변조부(132)는 휘도 분석 결과에 따라, 밝은 영상 부분에 빛을 조사하는 백라이트 광원의 밝기를 높이는 반면에, 상대적으로 어두운 부분에 빛을 조사하는 백라이트 광 원의 밝기를 낮추도록 액정표시장치의 백라이트 유닛 휘도를 제어한다. 결과적으로, 제1 변조부(132)는 영상분석 결과에 따라 디지털 비디오 데이터(RiGiBi)의 휘도를 변조함과 동시에 백라이트 휘도를 제어하여 표시영상의 휘도 및 콘트라스트를 증가시켜 동영상에서 동적 명암대비(Dynamic contrast ratio)를 크게 한다. 도 10을 참조하여 제1 변조부(132)의 회로구성을 상세히 설명하면 다음과 같다. 도 10을 참조하면, 제1 변조부(132)는 휘도/색 분리부(1321), 지연부(1322), 휘도/색믹싱부(1323), 히스토그램 분석부(1325), 데이터 처리부(1324), 및 백라이트 제어부(1326)를 구비한다.
휘도/색 분리부(1321)는 디지털 비디오 데이터(RiGiBi)를 휘도성분(Y)과 색차성분(U,V)으로 분리한다. 여기서, 휘도성분(Y)과 색차성분(U,V) 각각은 수학식 1 내지 3에 의하여 산출된다.
Y=0.299×Ri + 0.587×Gi + 0.114×Bi
U=0.493×(Bi-Y)
V=0.887×(Ri-Y)
히스토그램 분석부(1325)는 휘도/색 분리부(1321)에 의해 분리된 휘도성분(Y)을 입력받아 그 휘도성분(Y)을 계조별 누적 분포함수로 분류 즉, 도 11과 같은 히스토그램으로 분류한다. 또한, 히스토그램 분석부(1325)는 수평 및 수직 동 기신호(H,V)와 클럭신호(CLK)를 이용하여 디지털 비디오 데이터(RiGiBi)의 표시위치를 판단한다.
데이터 처리부(1324)는 히스토그램 분석부(1325)로부터 입력되는 히스토그램 분석결과와 메모리(120)로부터 입력되는 제1 보상값을 이용하여 입력 영상의 휘도성분(Y)을 선택적으로 변조하여 명암대비가 선택적으로 강조된 휘도성분(YM)을 출력한다. 이러한 휘도성분(YM)의 변조방법에 대하여는 다양한 방법이 있을 수 있고, 그 예로 본원 출원인에 의해 기출원된 대한민국 특허출원 제10-2003-036289호, 대한민국 특허출원 제10-2003-040127호, 대한민국 특허출원 제10-2003-041127호 등에서 제안된 방법들이 이용될 수 있다.
지연부(1322)는 데이터 처리부(1324)에서 변조된 휘도성분(YM)이 생성될 때까지 색차성분(U,V)을 지연시켜 휘도/색 믹싱부(1323)에 입력되는 변조된 휘도성분(YM)과 색차성부(UD, VD)를 동기시킨다.
휘도/색 믹싱부(1323)는 변조된 휘도성분(YM)과 지연된 색차성분(UD,VD)을 변수로 하는 아래의 수학식 4 내지 6을 이용하여 제2 변조부(134)에 공급될 디지털 비디오 데이터(AI(RGB))를 산출한다.
R = YM + 0.000×UD + 1.140×VD
G = YM - 0.396×UD - 0.581×VD
B = YM + 2.029×UD + 0.000×VD
백라이트 제어부(1326)는 히스토그램 분석부(1325)로부터 입력되는 히스토그램 분석 결과와 디지털 비디오 데이터(RiGiBi) 각각의 표시 위치 판정 결과에 근거하여 디밍제어신호(Dim)를 다르게 발생하여 데이터 처리부(1324)에 의해 명암대비가 강조된 데이터(AI(RGB))의 표시면에 빛을 조사하는 백라이트 광원의 휘도를 조정한다.
인버터(1327)는 디밍제어신호(Dim)에 따라 백라이트 광원들 각각에 공급되는 구동 교류전원의 듀티비(duty ratio, 또는 점등 및 소등 비)를 다르게 제어하여 표시영상의 휘도에 따라 백라이트 휘도를 다르게 제어한다. 이 인버터(1327)에 의해 구동되는 백라이트 광원들은 냉음극형광램프(Cold Cathod Fluorescent Lamp, CCFL), 외부전극 형광램프(External Electrode Fluorescent Lamp, EEFL), 발광다이오드들(Light Emitting Diode, LED) 중 어느 하나 또는 이들의 조합으로 구현된다.
제1 변조부(132)의 변조방법은 본원 출원인에 의해 기출원된 대한민국 특허출원 제10-2003-0099334호, 제10-2004-0030334호, 제10-2003-0041127호, 제10-2004-0078112호, 제10-2003-0099330호, 제10-2004-0115740호, 제10-2004-0049637호, 제10-2003-0040127호, 제10-2003-0081171호, 제10-2004-0030335호, 제10-2004-0049305호, 제10-2003-0081174호, 제10-2003-0081175호, 제10-2003-0081172호, 제10-2003-0080177호, 제10-2003-0081173호, 제10-2004-0030336호 등에서 상세히 설명된 바 있으며, 이러한 변조방법 모두가 본 발명에 적용될 수 있다.
제2 변조부(134)는 제1 변조부(132)에 의해 명암대비가 강조된 1차 변조 데 이터(AI(RGB)에 대하여 응답특성을 높이기 위하여 2차 변조한다. 다시 말해, 제2 변조부(134)는 이전 프레임 데이터와 현재 프레임 데이터를 비교하고, 그 비교결과에 따른 데이터의 변화를 판단하여 그 판단결과에 대응하는 제2 보상값을 메모리(120)로부터 읽어 그 제2 보상값으로 디지털 비디오 데이터(RiGiBi)를 2차 변조함으로써 평판표시패널의 응답특성을 향상시킨다. 이러한 제2 변조부(134)의 2차 데이터 변조로 인한 응답특성의 개선 원리를 액정의 응답특성을 중심으로 설명하면 다음과 같다.
액정표시장치는 수학식 7 및 8에서 알 수 있는 바, 액정의 고유한 점성과 탄성 등의 특성에 의해 응답속도가 느린 단점이 있다.
Figure 112007036157823-pat00001
여기서, τr는 액정에 전압이 인가될 때의 라이징 타임(rising time)을, Va는 인가전압을, VF는 액정분자가 경사운동을 시작하는 프리드릭 천이 전압(Freederick Transition Voltage)을, d는 액정셀의 셀갭(cell gap)을,
Figure 112007036157823-pat00002
(gamma)는 액정분자의 회전점도(rotational viscosity)를 각각 의미한다.
Figure 112007036157823-pat00003
여기서, τf는 액정에 인가된 전압이 오프된 후 액정이 탄성 복원력에 의해 원위치로 복원되는 폴링타임(falling time)을, K는 액정 고유의 탄성계수를 각각 의미한다.
액정표시장치에서 주로 이용되고 있는 TN 모드(Twisted Nematic mode)의 액정 응답속도는 액정 재료의 물성과 셀갭 등에 의해 달라질 수 있지만 통상, 라이징 타임이 20-80ms이고 폴링 타임이 20-30ms이다. 이러한 액정의 응답속도는 한 프레임기간(NTSC : 16.67ms)보다 길다. 이 때문에 도 12와 같이 액정셀에 충전되는 전압이 원하는 전압에 도달하기 전에 다음 프레임으로 진행되므로 동영상에서 화면이 흐릿하게 되는 모션 블러링(Motion Burring) 현상이 나타날 수 있다. 즉, 액정의 느린 응답속도로 인하여 한 레벨에서 다른 레벨로 데이터(VD)가 변할 때 그에 대응하는 표시 휘도(BL)가 도 12와 같이 원하는 목표 휘도에 도달하지 못한다.
제2 변조부(134)는 디지털 비디오 데이터(RiGiBi)를 이전 프레임과 현재 프레임 사이에서 비교하고, 그 비교 결과에 따라 미리 설정된 제2 보상값을 선택하며, 선택된 보상값으로 디지털 비디오 데이터(RiGiBi)를 변조하여 도 13과 같이 액정표시패널에 공급되는 전압의 절대치를 VD에서 MVD로 크게 즉, 수학식 7에서
Figure 112007036157823-pat00004
을 크게 한다. 이를 위하여, 제2 변조부(134)는 도 14와 같이 두 개의 프레임 메모리(1341,1342)와 룩업 테이블(1343)을 포함한다.
제1 및 제2 프레임 메모리(1341, 1342)는 데이터를 프레임 단위로 교대로 저장하고 저장된 데이터를 교대로 출력하여 룩업 테이블(1343)에 이전 프레임 데이터 즉, n-1 번째 프레임 데이터(Fn-1)를 공급한다.
룩업 테이블(1343)은 아래의 표 1과 같은 제2 보상값들이 등재되며 메모리(120)에 저장된다. 이 룩업 테이블(1343)은 n 번째 프레임 데이터(Fn)와 제1 및 제2 프레임 메모리(1341, 1342)로부터 입력되는 n-1 번째 프레임 데이터(Fn-1)를 비교하고 그 비교결과에 대응하는 제2 보상값을 2차 변조된 디지털 비디오 데이터(ODC(RGB))로써 출력한다. 메모리(120)에 저장된 이 룩업 테이블(1343)은 평판표시장치에 전원이 공급된 직후에 제2 변조부(134)에 로드된다.
구분 0 32 64 96 128 160 192 208 224 240 248 255
0 0 36 76 113 152 184 214 225 238 249 253 255
32 0 32 72 110 149 182 212 224 237 247 253 255
64 0 28 64 104 143 177 209 222 235 246 252 255
96 0 27 60 96 136 172 205 220 233 245 252 255
128 0 27 56 89 128 166 201 216 231 243 251 255
160 0 27 53 83 121 160 197 213 229 242 251 255
192 0 27 51 77 114 153 192 210 227 241 250 255
208 0 27 50 73 111 149 189 208 225 241 250 255
224 0 27 48 70 106 145 186 205 224 240 249 255
240 0 27 46 69 104 143 185 204 223 240 249 255
248 0 27 45 68 103 142 184 203 223 239 248 255
255 0 27 44 67 102 141 183 203 222 239 247 255
표 1에 있어서, 최좌측열은 이전 프레임(Fn-1)의 디지털 비디오 데이터(RiGiBi)이며, 최상측행은 현재 프레임(Fn)의 디지털 비디오 데이터(RiGiBi)이다.
표 1에서 알 수 있는 바, 제2 변조부(134)는 아래와 같은 수학식 9 내지 11에 따라 디지털 비디오 데이터(RiGiBi)를 변조한다.
Fn(RiGiBi) < Fn-1(RiGiBi) ---> Fn(ODC(RGB)) < Fn(RiGiBi)
Fn(RiGiBi) = Fn-1(RiGiBi) ---> Fn(ODC(RGB)) = Fn(RiGiBi)
Fn(RiGiBi) > Fn-1(RiGiB) ---> Fn(ODC(RGB)) > Fn(RiGiBi)
수학식 9 내지 수학식 11에서 알 수 있는 바, 제2 변조부(134)는 미리 결정된 제2 보상값에 따라 동일한 픽셀에서 그 픽셀 데이터 값이 이전 프레임(Fn-1)보다 현재 프레임(Fn)에서 더 커지면 현재 프레임(Fn)보다 더 큰 값으로 디지털 비디오 데이터(RiGiBi)를 변조하는 반면에, 이전 프레임(Fn-1)보다 현재 프레임(Fn)에서 더 작아지면 현재 프레임(Fn)보다 더 작은 값으로 디지털 비디오 데이터(RiGiBi)를 변조한다. 그리고 제2 변조부(134)는 동일한 픽셀에서 그 픽셀 데이터 값이 이전 프레임(Fn-1)과 현재 프레임(Fn)에서 동일하면 현재 프레임(Fn)과 동일한 값으로 디지털 비디오 데이터(RiGiBi)를 변조 즉, 현재 프레임(Fn)의 데이터를 제3 변조부(136)로 그대로 공급한다.
이러한 제2 변조부(134)는 본원 출원인에 의해 기출원된 대한민국 특허출원 제10-2001-0032364호, 대한민국 특허출원 제10-2001-0057119호, 대한민국 특허출원 제10-2001-0054123호, 대한민국 특허출원 제10-2001-0054124호, 대한민국 특허출원 제10-2001-0054125호, 대한민국 특허출원 제10-2001-0054127호, 대한민국 특허출원 제10-2001-0054128 호, 대한민국 특허출원 제10-2001-0054327호, 대한민국 특허출원 제10-2001-0054889호, 대한민국 특허출원 제10-2001-0056235호, 대한민국 특허출원 제10-2001-0078449호, 대한민국 특허출원 제10-2002-0046858호, 대한민국 특 허출원 제10-2002-0074366호 등에 개시된 변조방식을 이용하여 액정의 응답특성을 빠르게 할 수도 있다.
제3 변조부(136)는 제2 변조부(134)로부터 입력되는 디지털 비디오 데이터(ODC(RGB)) 중에서 표시얼룩, 및 링크 서브픽셀에 표시될 데이터들(ODC(RGB))을 3차 변조한다.
제3 변조부(136)는 평판표시패널의 검사공정에서 측정된 휘도를 기초로 하여 평판표시패널의 표시면에서 휘도차로 보이는 표시얼룩에 표시될 디지털 비디오 데이터(ODC(RGB))를 3차 변조한다. 표시얼룩은 점, 선, 띠, 원, 다각형 등과 같은 정형적인 형상을 가지기도 하고 부정형적인 형상을 가지기도 한다. 이러한 표시얼룩은 포토리소그래피(Photolithography) 공정의 노광공정에서 렌즈들 간의 중첩, 렌즈 수차 등에 의해 주로 발생된다. 구체적으로는 포토레지스트의 노광양 차이로 인하여, 한 평판표시패널의 표시면 상에서 박막트랜지스터(Thin film transistor, TFT)의 게이트-드레인(또는 소스) 간 기생용량의 편차, 셀갭을 유지하기 위한 컬럼 스페이서의 높이 편차, 신호배선과 화소전극과의 기생용량 편차 등이 존재하게 되고, 그 결과 정상적인 휘도로 표시되는 정상 표시면에 비하여 블럭, 띠, 점 또는 부정형 면 형태로 휘도가 낮게 또는 높은 표시얼룩이 나타난다. 표시얼룩은 정상 표시면과 다른 휘도로 보이는 면, 또는 정상 표시면과 경계를 이루고 점진적인 기울기로 휘도가 변화되는 경계부를 포함한다. 이러한 표시얼룩의 휘도는 일반적으로 정상 표시면의 그것에 비하여 낮거나 높기 때문에 제3 변조부(136)는 표시얼룩에 표시될 디지털 비디오 데이터(ODC(RGB))에 제3 보상값을 가산하거나 감산하여 표시얼룩의 휘도를 정상 표시면과 유사한 휘도로 보상한다.
또한, 제3 변조부(136)는 도 4와 같이 TFT 불량 등으로 인하여 신호가 공급되지 않는 불량 서브픽셀(110)을 그와 같은 색을 표현하기 위한 인접 서브픽셀(111)과 전기적으로 단락(Short)시켜 링크 서브픽셀(113)에 대하여 충전특성을 보상하기 제4 보상값으로 그 링크 서브픽셀(113)에 표시될 디지털 비디오 데이터(ODC(RGB))를 변조한다. 이러한 제4 보상값은 링크 서브픽셀(113)의 위치와 링크 서브픽셀(113)에 표시될 디지털 비디오 데이터(ODC(RGB))의 계조값에 따라 달라진다. 한편, 제3 변조부(136)는 표시패널상에서 표시얼룩의 위치와 링크 서브픽셀의 위치가 중첩되는 경우가 제3 보상값을 감안하여 제4 보상값을 산정한다. 예를 들어, 표시얼룩과 링크 서브픽셀이 중첩되는 위치에 대하여 각각 필요로 하는 제1 보상값이 '+2'이고, 제2 보상값이 '+6'이라면, 제3 변조부(136)는 링크 서브픽셀에 대하여 '+4'(+6-2) 만큼의 충전특성을 보상한다.
이러한 제3 변조부(136)에서 이용되는 보상값들의 결정방법에 대해서는 도 2 및 도 3을 통해 상술한 바와 같다. 도 2 및 도 3에 도시된 일련의 공정을 거쳐 결정된 표시결함의 제3 및 제4 보상값과 위치 데이터를 기반으로 제3 변조부(136)는 표시결함에 표시될 디지털 비디오 데이터(ODC(RGB)))를 변조한다. 동일 계조에서 정상 표시면에 비하여 휘도가 낮은 표시얼룩에 표시될 디지털 데이터는 보상값이 가산되는 반면, 동일 계조에서 정상 표시면에 비하여 휘도가 높은 표시얼룩 또는 램프 휘선에 표시될 디지털 비디오 데이터는 보상값으로 감산된다. 이렇게 제3 변조부(136)에 의해 변조되어 데이터 구동회로에 공급되는 디지털 비디오 데이 터(DCA(RGB))는 데이터 구동회로에 의해 평판표시패널의 구동특성에 따라 아날로그 전압 또는 아날로그 전류로 변환되어 평판표시패널에 공급된다. 평판표시패널에 표시되는 데이터는 제1 내지 제3 변조부(132,134,136)에 의한 디지털 비디오 데이터의 변조 결과, 미변조시에 비하여 명암비가 확장되게 되고 응답속도가 더 빠르게 되며 도 15와 같이 동일 계조를 표시한다고 할 때 표시얼룩 부분의 휘도가 정상 표시면과 거의 차이가 없게 된다.
제3 변조부(136)의 변조에 필요한 보상값은 정수, 혹은 정수+1 미만의 소수로 결정될 수 있으며, 제3 변조부(136)는 미리 설정된 프로그램에 따라 디더링(Dithering)이나 도 16과 같은 디더패턴을 이용한 프레임 레이트 콘트롤(Frame Rate Control : 이하, "FRC"라 함)으로 보상값의 소수를 표현한다.
도 16은 보상값 '1/8'을 표현하기 위한 1/8 디더패턴, 보상값 '2/8'을 표현하기 위한 2/8 디더패턴, 보상값 '3/8'을 표현하기 위한 3/8 디더패턴, 보상값 '4/8'을 표현하기 위한 4/8 디더패턴, 보상값 '5/8'를 표현하기 위한 5/8 디더패턴, 보상값 '6/8'을 표현하기 위한 6/8 디더패턴, 및 보상값 '7/8'을 표현하기 위한 7/8 디더패턴을 보여 준다. 각각의 디더패턴에서 붉은 색으로 표시된 부분은 디지털 비디오 데이터(ODC(RGB))에 '1'이 가산 또는 감산되는 보상픽셀을 의미하며, 4 픽셀×8 픽셀 크기의 각 디더패턴 내에서 보상픽셀의 수에 따라 보상값이 결정되고, 그 보상픽셀들의 위치는 보상값이 적용되는 픽셀의 반복주기를 낮추기 위하여 매 프레임기간마다 바뀐다. 여기서, 각각의 디더패턴 크기는 동일 패턴들이 반복되더라도 관찰자가 반복주기를 거의 인식하지 못하고 서로 다른 보상치를 표현 하는 디더패턴들 사이에 경계가 나타나지 않도록 하기 위해 8 픽셀 × 32 픽셀 이상의 크기로 결정될 수도 있다.
제3 변조부(136)는 본원 출원인에 의해 기출원된 대한민국 특허출원 제10-2005-0097618호, 대한민국 특허출원 제10-2005-0100927호, 대한민국 특허출원 제10-2005-0100934호, 대한민국 특허출원 제10-2005-0117064호, 대한민국 특허출원 제10-2005-0109703호, 대한민국 특허출원 제10-2005-0118959호, 대한민국 특허출원 제10-2005-118966호 등에 개시된 변조방식을 적용할 수 있다.
휘도 역전 현상을 예방하기 위하여, 제3 변조부(136)는 제1 및 제2 변조부(132, 134)에 이어서 데이터 변조를 실시하여야 하며, 제1 및 제2 변조부(132, 134)의 데이터 변조 순서는 바뀔 수 있다. 휘도 역전 현상에 대해서는 본원 출원인에 의해 기출원된 대한민국 특허출원 제10-2006-0071382호에 개시된 바 있다.
도 17은 본 발명의 실시예에 따른 액정표시장치를 나타낸다.
도 17을 참조하면, 본 발명의 액정표시장치는 데이터라인들(180)과 게이트라인들(190)이 교차하고 그 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터들(TFT)이 형성된 액정표시패널(170)과, 검사자에 의해 공급되는 표시결함에 대한 보상값들과 위치정보를 임시로 저장함과 아울러 이를 실시간적으로 보상회로(130)에 공급하고, 보상 결과에 의해 최종 결정된 상기 보상값들과 위치정보를 EEPROM(120)에 공급하는 인터페이스회로(125)와, 상기 최종 결정된 상기 보상값들과 위치정보를 저장하는 메모리(120)와, 메모리(120)에 저장된 보상값들과 위치정보를 이용하여 디지털 비디오 데이터(RiGiBi)를 변조하기 위한 보상회로(130)와, 데이터라인들(180)에 보상된 데이터(DCA(RGB))를 공급하는 데이터 구동회로(150); 게이트라인들(190)에 스캔신호를 공급하는 게이트 구동회로(160); 및 구동회로들(150, 160)을 제어하는 타이밍 콘트롤러(140)를 구비한다.
액정표시패널(170)은 두 장의 기판(TFT 기판, 컬러필터 기판)의 사이에 액정분자들이 주입된다. TFT 기판 상에 형성된 데이터라인들(180)과 게이트라인들(190)은 상호 직교한다. 데이터라인들(180)과 게이트라인들(190)의 교차부에 형성된 TFT는 게이트라인(190)으로부터의 스캔신호에 응답하여 데이터라인(180)을 경유하여 공급되는 데이터전압을 액정셀(Clc)의 픽셀전극에 공급한다. 컬러필터 기판 상에는 도시하지 않은 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 공통전극은 전계 인가 방식에 따라 TFT 기판상에 형성될 수 있다. 이러한 TFT 기판과 컬러필터 기판에는 서로 수직한 투과축을 가지는 편광판이 각각 부착된다.
인터페이스회로(125)는 도 7을 통해 설명한 바와 같이 내부 레지스터(124), 슬레이브 인터페이스 회로(126), 및 마스터 인터페이스 회로(122)를 구비한다. 인터페이스회로(125)는 검사자에 의해 공급되는 표시결함에 대한 보상값들과 위치정보를 임시로 저장함과 아울러 이를 시스템 구동전압이 인가된 상태에서 실시간적으로 보상회로(130)에 공급한다. 그리고, 보상결과의 양부에 따라 최종 결정된 보상값들과 위치정보를 EEPROM(120)에 공급한다. 이를 통해 표시결함의 보상값들과 위치정보를 갱신하고 보상결과를 확인하기 위해 시스템 구동전압을 반복적으로 온/오프 시키는 종래에 비해 데이터 갱신에 소요되는 시간이 획기적으로 줄어들게 된다.
메모리(120)는 전술한 실시예와 유사하게 EEPROM 및/또는 EDID ROM을 포함하여 보상회로(130)내의 제1 내지 제3 변조부들(132, 134, 136) 각각의 데이터 변조에 필요한 보상값들과, 위치정보들을 저장한다.
보상회로(130)는 전술한 실시예에서 설명된 바와 같이 영상 분석 결과에 따라 부분적으로 명암비가 강조되도록 함과 아울러 액정표시패널(170)의 응답특성을 향상시키기 위하여 서로 다른 보상값으로 디지털 비디오 데이터(RiGiBi)를 변조한 후에, 그 데이터들 중에 표시얼룩, 및 링크 서브픽셀에 표시될 데이터들의 휘도를 보상하기 위한 변조를 실시한다.
타이밍 콘트롤러(140)는 보상회로(130)로부터의 디지털 비디오 데이터(DCA(RGB))를 도트 클럭(DCLK)에 맞추어 데이터 구동회로(150)에 공급함과 아울러 수직/수평 동기 신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 이용하여 게이트 구동회로(160)를 제어하기 위한 게이트 제어신호(GDC), 데이터 구동회로(150)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 이러한 보상회로(130)와 타이밍 콘트롤러(140)는 하나의 칩으로 집적될 수 있다.
데이터 구동회로(150)는 타이밍 콘트롤러(140)로부터 공급되는 디지털 비디오 데이터(DCA(RGB))를 아날로그 감마보상전압으로 변환하고 그 아날로그 감마보상전압을 데이터전압으로써 데이터라인들(180)에 공급한다.
게이트 구동회로(160)는 데이터전압이 공급될 수평라인을 선택하는 스캔신호를 게이트라인들(190)에 순차적으로 공급한다.
이러한 액정표시장치는 다른 평판표시장치에도 큰 변경없이 적용될 수 있다. 예컨대, 액정표시패널(170)은 전계 방출 표시소자, 플라즈마 디스플레이 패널 및 유기발광다이오드 표시소자 등으로 대신될 수 있다.
상술한 바와 같이, 본 발명에 따른 메모리 인터페이스 장치는 검사자에 의해 공급되는 표시결함에 대한 보상값들과 위치정보를 임시로 저장함과 아울러 이를 시스템 구동전압이 인가된 상태에서 실시간적으로 보상회로에 공급하는 내부 레지스터를 구비함으로써, 표시결함에 대한 보상값들과 위치정보를 메모리에 저장하기 전에 검사자로 하여금 보상결과의 양부를 판정할 수 있게 한다.
이에 따라, 이 메모리 인터페이스 장치를 이용한 본 발명에 따른 평판표시장치 및 구동방법은 표시결함의 보상값들과 위치정보를 갱신 및 보상결과를 확인하기 위해 시스템 구동전압을 반복적으로 온/오프 시키는 종래에 비해 데이터 갱신에 소요되는 시간을 획기적으로 줄임과 동시에 외부로부터의 노이즈 유입을 사전에 차단할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (24)

  1. 표시패널의 제조공정에서 발견된 상기 표시패널의 표시결함 영역의 위치를 지시하는 위치 데이터와 상기 표시결함 영역의 휘도를 보상하기 위한 보상 데이터를 생성함과 아울러, 상기 위치 데이터와 보상 데이터의 기록명령을 발생하는 호스트 컴퓨터;
    상기 위치 데이터와 상기 보상 데이터를 일시 저장하는 레지스터;
    상기 호스트 컴퓨터와 상기 레지스터 간의 시리얼 데이터 통신을 중계하는 슬레이브 인터페이스 회로;
    상기 위치 데이터와 상기 보상 데이터들을 저장하는 메모리; 및
    상기 레지스터와 상기 메모리 간의 시리얼 데이터 통신을 중계하는 마스터 인터페이스회로를 구비하고;
    상기 호스트 컴퓨터에 의해 상기 데이터들이 갱신되는 데이터 갱신과정에서 상기 표시패널을 구동하기 위한 시스템 구동전압(VCC)이 인가된 상태에서 상기 레지스터의 데이터들이 갱신되고;
    상기 메모리는 상기 레지스터로부터 입력되는 상기 데이터 갱신과정에서의 최종 위치 데이터와 최종 보상 데이터를 저장하고;
    상기 메모리는 상기 표시패널의 제조공정에서 미리 저장된 상기 표시패널의 명암비를 조정하기 위한 보상 데이터와 상기 표시패널의 응답특성을 조정하기 위한 보상 데이터를 더 구비하고;
    상기 표시결함의 최종 위치 데이터 및 최종 보상 데이터의 기록방향은 상기 명암비 조정을 위한 보상 데이터 및 상기 응답특성을 조정하기 위한 보상 데이터의 기록방향과 반대인 것을 특징으로 하는 메모리 인터페이스 장치.
  2. 제 1 항에 있어서,
    상기 시스템 구동전압은 상기 메모리의 쓰기금지단자(Writing Protect)로 인가되며;
    상기 메모리는 상기 쓰기금지단자로의 전원 패스가 절체(Switching Off)된 후에 상기 최종 위치 데이터와 최종 보상 데이터를 저장하는 것을 특징으로 하는 메모리 인터페이스 장치.
  3. 제 2 항에 있어서,
    상기 마스터 인터페이스 회로는,
    상기 메모리를 구동하기 위한 구동전원(DDC); 및
    상기 메모리의 쓰기금지단자로의 전원 패스를 절체하기 위한 스위치 제어신호를 발생하는 것을 특징으로 하는 메모리 인터페이스 장치.
  4. 제 1 항에 있어서,
    상기 호스트 컴퓨터와 상기 레지스터 사이에서, 그리고 상기 레지스터와 상기 메모리 사이에서 전송되는 데이터패킷은,
    상기 메모리를 식별하기 위한 디바이스 어드레스 정보;
    상기 디바이스 어드레스 정보에 뒤이어 할당되는 기록 데이터 어드레스;
    상기 기록 데이터 어드레스에 뒤이어 할당되는 제어 데이터; 및
    상기 제어 데이터에 뒤이어 할당되는 데이터영역을 구비하고;
    상기 위치 데이터와 상기 보상 데이터는 상기 데이터영역 내에 포함되는 것 을 특징으로 하는 메모리 인터페이스 장치.
  5. 제 4 항에 있어서,
    상기 디바이스 어드레스 정보, 상기 기록 데이터 어드레스 및 상기 데이터영역은 각각 8 비트로 할당되며;
    상기 제어 데이터는 2 비트로 할당되는 것을 특징으로 하는 메모리 인터페이스 장치.
  6. 제 5 항에 있어서,
    상기 제어 데이터에 의해,
    상기 최종 위치 데이터 및 최종 보상 데이터를 상기 메모리에 저장하도록 지시하는 기록명령신호; 및
    상기 메모리에 저장된 데이터들의 상기 표시패널로의 공급 타이밍을 지시하는 소프트웨어 리셋신호가 생성되는 것을 특징으로 하는 메모리 인터페이스 장치.
  7. 제 1 항에 있어서,
    상기 메모리는,
    데이터의 갱신 및 소거가 가능한 EEPROM(Electrically Erasable Programmable Read Only Memory) 및 EDID ROM(Extended Display Identification Data ROM) 중 어느 하나를 구비하는 것을 특징으로 하는 메모리 인터페이스 장치.
  8. 삭제
  9. 표시패널;
    상기 표시패널의 제조 공정에 발견된 상기 표시패널의 표시결함 영역의 위치를 지시하는 위치 데이터와 상기 표시결함 영역의 휘도를 보상하기 위한 보상 데이터를 일시 저장한 후 상기 표시패널을 구동하기 위한 구동전압이 인가된 상태에서 상기 임시로 저장된 위치 데이터 및 보상 데이터를 상기 표시패널에 공급한 다음 상기 표시결함의 정도가 미리 정해진 기준치 이하로 발견되면 상기 임시로 저장된 상기 위치 데이터들 및 보상 데이터들을 최종 데이터로서 메모리에 저장하는 인터페이스 장치;
    상기 표시패널의 응답특성을 조정하기 위하여 상기 메모리에 미리 저장된 소정의 제1 보상값으로 입력 디지털 비디오 데이터를 1차 변조한 후, 상기 1차 변조된 디지털 비디오 데이터들을 상기 표시패널의 명암비를 조정하기 위하여 상기 메모리에 미리 저장된 소정의 제2 보상값으로 2차 변조한 다음, 상기 2차 변조된 디지털 비디오 데이터들 중에서 상기 표시패널의 표시결함 영역에 표시될 데이터들을 상기 메모리의 최종 데이터인 제3 보상값으로 3차 변조하는 보상회로; 및
    상기 3차 변조된 디지털 비디오 데이터들을 이용하여 상기 표시패널에 영상을 표시하기 위한 구동회로를 구비하고;
    상기 메모리에 저장된 제3 보상값의 기록 방향은 상기 메모리에 저장된 제1 및 제2 보상값의 기록 방향과 반대인 것을 특징으로 하는 평판표시장치.
  10. 제 9 항에 있어서,
    상기 표시결함은,
    상기 표시패널에서 동일 계조를 표시할 때 정상 표시면에 비하여 어둡게 보이는 표시얼룩; 및
    상기 표시패널에서 동일 계조를 표시할 때 정상 표시면에 비하여 어둡게 보이는 정상 서브픽셀과 전기적으로 접속된 불량픽셀을 포함한 링크 서브픽셀을 구비하는 것을 특징으로 하는 평판표시장치.
  11. 제 9 항에 있어서,
    상기 인터페이스 장치는,
    상기 위치 데이터와 상기 보상 데이터를 생성함과 아울러 상기 위치 데이터와 보상 데이터의 기록명령을 발생하는 호스트 컴퓨터;
    상기 위치 데이터와 상기 보상 데이터를 일시 저장하는 레지스터;
    상기 호스트 컴퓨터와 상기 레지스터 간의 시리얼 데이터 통신을 중계하는 슬레이브 인터페이스 회로;
    상기 위치 데이터와 상기 보상 데이터들을 저장하는 메모리; 및
    상기 레지스터와 상기 메모리 간의 시리얼 데이터 통신을 중계하는 마스터 인터페이스회로를 구비하고;
    상기 호스트 컴퓨터에 의해 상기 데이터들이 갱신되는 데이터 갱신과정에서 상기 표시패널을 구동하기 위한 시스템 구동전압(VCC)이 인가된 상태에서 상기 레지스터의 데이터들이 갱신되고;
    상기 메모리는 상기 레지스터로부터 입력되는 상기 데이터 갱신과정에서의 최종 위치 데이터와 최종 보상 데이터를 저장하는 것을 특징으로 하는 평판표시장치.
  12. 제 11 항에 있어서,
    상기 시스템 구동전압은 상기 메모리의 쓰기금지단자(Writing Protect)로 인가되며;
    상기 메모리는 상기 쓰기금지단자로의 전원 패스가 절체(Switching Off)된 후에 상기 최종 위치 데이터와 최종 보상 데이터를 저장하는 것을 특징으로 하는 평판표시장치.
  13. 제 12 항에 있어서,
    상기 마스터 인터페이스 회로는,
    상기 메모리를 구동하기 위한 구동전원(DDC); 및
    상기 메모리의 쓰기금지단자로의 전원 패스를 절체하기 위한 스위치 제어신호를 발생하는 것을 특징으로 하는 평판표시장치.
  14. 제 11 항에 있어서,
    상기 호스트 컴퓨터와 상기 레지스터 사이에서, 그리고 상기 레지스터와 상기 메모리 사이에서 전송되는 데이터패킷은,
    상기 메모리를 식별하기 위한 디바이스 어드레스 정보;
    상기 디바이스 어드레스 정보에 뒤이어 할당되는 기록 데이터 어드레스;
    상기 기록 데이터 어드레스에 뒤이어 할당되는 제어 데이터; 및
    상기 제어 데이터에 뒤이어 할당되는 데이터영역을 구비하고;
    상기 위치 데이터와 상기 보상 데이터는 상기 데이터영역 내에 포함되는 것을 특징으로 하는 평판표시장치.
  15. 제 14 항에 있어서,
    상기 디바이스 어드레스 정보, 상기 기록 데이터 어드레스 및 상기 데이터영역은 각각 8 비트로 할당되며;
    상기 제어 데이터는 2 비트로 할당되는 것을 특징으로 하는 평판표시장치.
  16. 제 15 항에 있어서,
    상기 제어 데이터에 의해,
    상기 최종 위치 데이터 및 최종 보상 데이터를 상기 메모리에 저장하도록 지시하는 기록명령신호; 및
    상기 메모리에 저장된 데이터들의 상기 표시패널로의 공급 타이밍을 지시하는 소프트웨어 리셋신호가 생성되는 것을 특징으로 하는 평판표시장치.
  17. 제 9 항에 있어서,
    상기 메모리는,
    데이터의 갱신 및 소거가 가능한 EEPROM(Electrically Erasable Programmable Read Only Memory) 및 EDID ROM(Extended Display Identification Data ROM) 중 어느 하나를 구비하는 것을 특징으로 하는 평판표시장치.
  18. 삭제
  19. 제 9 항에 있어서,
    상기 보상회로는,
    상기 표시패널의 응답특성을 조정하기 위하여 상기 메모리에 미리 저장된 소 정의 제1 보상값으로 입력 디지털 비디오 데이터를 1차 변조하는 제1 변조부;
    상기 1차 변조된 디지털 비디오 데이터들을 상기 표시패널의 명암비를 조정하기 위하여 상기 메모리에 미리 저장된 소정의 제2 보상값으로 2차 변조하는 제2 변조부; 및
    상기 2차 변조된 디지털 비디오 데이터들 중에서 상기 표시패널의 표시결함에 표시될 데이터들을 상기 메모리의 최종 데이터인 제3 보상값으로 3차 변조하는 제3 변조부를 구비하는 것을 특징으로 하는 평판표시장치.
  20. 제 19 항에 있어서,
    상기 구동회로는,
    상기 3차 변조된 디지털 비디오 데이터를 아날로그 비디오 신호로 변환하여 상기 표시패널의 데이터라인에 공급하는 데이터 구동회로;
    상기 표시패널의 스캔라인들에 스캔신호를 공급하는 게이트 구동회로;
    상기 데이터 구동회로에 상기 3차 변조된 디지털 비디오 데이터를 공급함과 아울러 상기 데이터 구동회로와 상기 게이트 구동회로를 제어하는 타이밍 콘트롤러를 구비하는 것을 특징으로 하는 평판표시장치.
  21. 제 20 항에 있어서,
    상기 타이밍 콘트롤러, 및 상기 제1 내지 제3 변조부는 하나의 칩으로 집적되는 것을 특징으로 하는 평판표시장치.
  22. 제 9 항에 있어서,
    상기 표시패널은 액정표시패널, 전계 방출 표시소자, 플라즈마 디스플레이 패널 및 유기발광다이오드 표시소자 중 어느 하나를 구비하는 것을 특징으로 하는 평판표시장치.
  23. 표시패널을 가지는 평판표시장치의 구동방법에 있어서,
    상기 표시패널의 제조 공정에 발견된 상기 표시패널의 표시결함 영역의 위치를 지시하는 위치 데이터와 상기 표시결함 영역의 휘도를 보상하기 위한 보상 데이터를 일시 저장한 후 상기 표시패널을 구동하기 위한 구동전압이 인가된 상태에서 상기 임시로 저장된 위치 데이터 및 보상 데이터를 상기 표시패널에 공급한 다음 상기 표시결함의 정도가 미리 정해진 기준치 이하로 발견되면 상기 임시로 저장된 상기 위치 데이터들 및 보상 데이터들을 최종 데이터로서 메모리에 저장하는 단계;
    상기 표시패널의 응답특성을 조정하기 위하여 상기 메모리에 미리 저장된 소정의 제1 보상값으로 입력 디지털 비디오 데이터를 1차 변조하는 단계;
    상기 1차 변조된 디지털 비디오 데이터들을 상기 표시패널의 명암비를 조정하기 위하여 상기 메모리에 미리 저장된 소정의 제2 보상값으로 2차 변조하는 단계;
    상기 2차 변조된 디지털 비디오 데이터들 중에서 상기 표시패널의 표시결함 영역에 표시될 데이터들을 상기 메모리의 최종 데이터인 제3 보상값으로 3차 변조하는 단계; 및
    상기 3차 변조된 디지털 비디오 데이터들을 이용하여 상기 표시패널에 영상을 표시하는 단계를 포함하고;
    상기 메모리에 저장하는 단계에서, 상기 제3 보상값의 기록 방향은 상기 메모리에 미리 저장된 제1 및 제2 보상값의 기록 방향과 반대인 것을 특징으로 하는 평판표시장치의 구동방법.
  24. 삭제
KR1020070047785A 2007-05-16 2007-05-16 메모리 인터페이스 장치와 이를 이용한 평판표시장치 및 그구동방법 KR101362145B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070047785A KR101362145B1 (ko) 2007-05-16 2007-05-16 메모리 인터페이스 장치와 이를 이용한 평판표시장치 및 그구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070047785A KR101362145B1 (ko) 2007-05-16 2007-05-16 메모리 인터페이스 장치와 이를 이용한 평판표시장치 및 그구동방법

Publications (2)

Publication Number Publication Date
KR20080101262A KR20080101262A (ko) 2008-11-21
KR101362145B1 true KR101362145B1 (ko) 2014-02-12

Family

ID=40287542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070047785A KR101362145B1 (ko) 2007-05-16 2007-05-16 메모리 인터페이스 장치와 이를 이용한 평판표시장치 및 그구동방법

Country Status (1)

Country Link
KR (1) KR101362145B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083179A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 구동부 및 이를 포함하는 표시장치
US9390645B2 (en) 2013-12-31 2016-07-12 Samsung Display Co., Ltd. Display apparatus and method of driving the same
US11798452B2 (en) 2021-12-03 2023-10-24 Samsung Electronics Co., Ltd. Display driving circuit and operating method of the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101641532B1 (ko) * 2009-02-10 2016-08-01 삼성디스플레이 주식회사 타이밍 제어방법, 이를 수행하기 위한 타이밍 제어장치 및 이를 갖는 표시장치
KR101664967B1 (ko) * 2010-06-03 2016-10-11 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법과 제조방법
KR102149752B1 (ko) * 2013-12-27 2020-08-31 엘지디스플레이 주식회사 메모리 제어회로 및 이를 포함하는 액정표시장치
KR102061233B1 (ko) 2014-01-20 2020-01-02 삼성디스플레이 주식회사 표시 장치 및 집적 회로 칩

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050040689A (ko) * 2003-10-29 2005-05-03 후지쯔 디스플레이 테크놀로지스 코포레이션 표시 보정 회로 및 표시 장치
KR20070041942A (ko) * 2005-10-17 2007-04-20 엘지.필립스 엘시디 주식회사 평판표시장치 및 그 화질제어방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050040689A (ko) * 2003-10-29 2005-05-03 후지쯔 디스플레이 테크놀로지스 코포레이션 표시 보정 회로 및 표시 장치
KR20070041942A (ko) * 2005-10-17 2007-04-20 엘지.필립스 엘시디 주식회사 평판표시장치 및 그 화질제어방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390645B2 (en) 2013-12-31 2016-07-12 Samsung Display Co., Ltd. Display apparatus and method of driving the same
KR20160083179A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 구동부 및 이를 포함하는 표시장치
KR102228556B1 (ko) 2014-12-30 2021-03-16 엘지디스플레이 주식회사 구동부 및 이를 포함하는 표시장치
US11798452B2 (en) 2021-12-03 2023-10-24 Samsung Electronics Co., Ltd. Display driving circuit and operating method of the same

Also Published As

Publication number Publication date
KR20080101262A (ko) 2008-11-21

Similar Documents

Publication Publication Date Title
KR101243817B1 (ko) 평판표시장치와 그 데이터 다중 변조방법
KR101136286B1 (ko) 평판표시장치 및 그 화질제어방법
US8648850B2 (en) Method and apparatus for compensating for display defect of flat panel display
KR101127843B1 (ko) 평판표시장치 및 그 화질제어방법
JP5361150B2 (ja) 平板表示装置とその画質制御方法
US8013876B2 (en) Flat panel display and method of controlling picture quality thereof
KR101201314B1 (ko) 평판표시장치의 제조방법 및 장치
KR100769193B1 (ko) 평판표시장치와 그 화질제어 방법 및 장치
KR101147083B1 (ko) 화질제어 방법
KR101182324B1 (ko) 평판표시장치의 화질제어 방법
KR101362145B1 (ko) 메모리 인터페이스 장치와 이를 이용한 평판표시장치 및 그구동방법
KR20100023750A (ko) 액정 표시 장치
KR20080047892A (ko) 평판표시장치의 표시결함 보상방법 및 장치
KR101286515B1 (ko) 평판표시장치의 가로선 보상방법 및 장치
KR101346980B1 (ko) 평판표시장치의 흑선 보상방법 및 장치
KR101232177B1 (ko) 평판표시장치의 선 결함 보상방법 및 장치
KR20050014272A (ko) 잔상을 최소화하는 액정 표시 장치의 구동 방법 및 그 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 7