KR102228556B1

KR102228556B1 - 구동부 및 이를 포함하는 표시장치

Info

Publication number: KR102228556B1
Application number: KR1020140193047A
Authority: KR
Inventors: 김아진; 유승우
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-12-30
Filing date: 2014-12-30
Publication date: 2021-03-16
Also published as: KR20160083179A

Abstract

본 발명은, 기준클럭을 이용하여 플래시클럭을 생성하고, 플래시클럭과 조정요청신호를 출력하고, 플래시데이터입력을 입력받고, 승강조정신호에 따라 플래시클럭의 상승시간 및 하강시간을 조정하는 타이밍제어부와, 플래시클럭에 따라 플래시데이터입력을 생성하여 출력하는 저장부와, 조정요청신호에 따라 타이밍조정신호 또는 승강조정신호를 출력하는 조정부를 포함하는 표시장치용 구동부를 제공하며, 이에 따라 플래시데이터입력의 로딩 오류가 방지되어 영상의 표시품질이 개선된다.

Description

구동부 및 이를 포함하는 표시장치{Driving Unit And Display Device Including The Same}

본 발명은 구동부에 관한 것으로, 보다 상세하게는 출력신호의 타이밍 또는 승강시간을 조정할 수 있는 구동부 및 이를 포함하는 표시장치에 관한 것이다.

근래, 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이 분야가 급속도로 발전해 왔고, 이에 부응하여 여러 가지 다양한 평판 표시장치(flat panel display: FPD)가 개발되어 각광받고 있는데, 평판 표시장치의 예로는 액정표시장치(liquid crystal display device: LCD device), 유기발광다이오드 표시장치(organic light emitting diode device: OLED device), 플라즈마 표시장치(plasma display panel device: PDP device) 등을 들 수 있다.

이러한 표시장치는, 영상을 표시하는 표시패널과, 표시패널에 신호 및 전원을 공급하는 구동부로 이루어지고, 구동부는 표시패널의 각 화소영역에 게이트전압 및 데이터전압을 각각 공급하는 게이트구동부 및 데이터구동부와, 게이트구동부 및 데이터구동부에 게이트제어신호, 데이터제어신호 및 영상데이터를 공급하는 타이밍제어부로 이루어진다.

한편, 대형 고해상도 표시장치의 경우 제조공정 상의 편차에 따라 완성된 제품별로 상이한 얼룩이 발생할 수 있는데, 이 경우 얼룩보상 알고리즘을 적용하여 얼룩이 제거되도록 영상데이터를 변조함으로써, 표시장치의 표시품질을 향상시키고 있다.

이러한 얼룩보상 알고리즘은 타이밍제어부 외부의 저장부를 이용하여 수행되는데, 이를 도면을 참조하여 설명한다.

도 1은 종래의 표시장치용 구동부를 도시한 도면이다.

도 1에 도시한 바와 같이, 종래의 표시장치용 구동부는 타이밍제어부(20) 및 저장부(22)를 포함한다.

타이밍제어부(20)는, 전원인가(power on) 시 저장부(22)의 얼룩보상 초기데이터를 로딩(loading)하여 얼룩보상 알고리즘을 수행한다.

저장부(22)는, 얼룩보상 초기데이터를 저장하고, 저장된 얼룩보상 초기데이터를 타이밍제어부(20)로 전달하는데, 예를 들어 저장부(22)는 플래시 메모리(flash memory)일 수 있다.

타이밍제어부(20) 및 저장부(22)는 얼룩보상 초기데이터 등의 신호를 송수신하는데, 예를 들어 타이밍제어부(20)가 저장부(22)로 플래시클럭(CLKF), 플래시데이터출력(DOF), 플래시칩선택(CSF)을 전송하고, 저장부(22)가 타이밍제어부(20)로 얼룩보상 초기데이터를 포함하는 플래시데이터입력(DIF)을 전송할 수 있다.

이러한 타이밍제어부(20) 및 저장부(22)는 인쇄회로기판(printed circuit board: PCB)에 장착되어 인쇄회로기판의 연결배선(CL) 및 직렬저항(Rs)을 통하여 서로 연결되는데, 타이밍제어부(20) 및 저장부(22)는 각각 패드(PD)를 통하여 인쇄회로기판의 연결배선(CL)에 연결될 수 있다.

그런데, 고온 등의 신뢰성 환경에서는 전원인가 시 타이밍제어부(20)가 생성하는 플래시클럭(CLKF)의 타이밍이 변경되어 얼룩보상 초기데이터의 로딩에러(loading error)가 발생하고, 그 결과 얼룩보상 알고리즘이 수행되지 않고, 제거되지 않은 얼룩에 의하여 표시품질이 저하되는데, 이를 도면을 참조하여 설명한다.

도 2는 종래의 표시장치용 구동부의 신호의 타이밍도로서, 도 1을 함께 참조하여 설명한다.

도 2에 도시한 바와 같이, 타이밍제어부(20)는 특정 1주기(1P)의 기준클럭(CLKR)을 이용하여 플래시클럭(CLKF)을 생성하는데, 기준클럭(CLKR)은 외부시스템으로부터 입력될 수 있으며, 플래시클럭(CLKF)은 기준클럭(CLKR)보다 긴 주기를 가질 수 있고, 로우레벨에서 하이레벨로 변동할 때 특정 상승시간(Tr)을 갖고 하이레벨에서 로우레벨로 변동할 때 특정 하강시간(Tf)을 갖는 파형을 가질 수 있으며, 플래시클럭(CLKF)의 하강지점(falling)은 기준클럭(CLKR)의 하이레벨의 중앙부에 대응되도록 타이밍이 결정될 수 있다.

타이밍제어부(20)에서 생성된 플래시클럭(CLKF)은 인쇄회로기판의 패드(PD), 연결배선(CS) 및 직렬저항(Rs)을 통하여 저장부(22)로 전송되는데, 패드(PD)의 접촉저항, 연결배선(CS)의 등가저항, 직렬저항(Rs)에 의하여 지연(delay)되어 저장부(22)에 입력된다.

예를 들어, 타이밍제어부(20)에서 출력되는 플래시클럭(CLKF)은 제1타이밍(t1)에 하강지점을 갖는 반면, 저장부(22)에 입력되는 지연된 플래시클럭(dCLKF)은 제1타이밍(t1)보다 늦은 제2타이밍(t2)에 하강지점을 가질 수 있다.

저장부(22)는 지연된 플래시클럭(dCLKF)에 따라 저장된 얼룩보상 초기데이터를 포함하는 플래시데이터입력(DIF)을 생성하는데, 예를 들어 저장부(22)는 지연된 플래시클럭(dCLKF)의 하강지점인 제2타이밍(t2)으로부터 플래시데이터입력(DIF)의 생성에 소요되는 시간 이후인 제3타이밍(t3)에 플래시데이터입력(DIF)을 생성할 수 있다.

플래시데이터입력(DIF)의 생성에 소요되는 시간, 즉 제2 및 제3타이밍(t2, t3) 사이의 간격은 저장부(22)인 플래시메모리의 제조사에 따라 상이하며, 예를 들어 최대 약 8nsec 일 수 있다.

저장부(22)에서 생성된 플래시데이터입력(DIF)은 인쇄회로기판의 패드(PD), 연결배선(CS) 및 직렬저항(Rs)을 통하여 타이밍제어부(20)로 전송되는데, 패드(PD)의 접촉저항, 연결배선(CS)의 등가저항, 직렬저항(Rs)에 의하여 지연(delay)되어 타이밍제어부(20)에 입력된다.

예를 들어, 저장부(22)에서 출력되는 플래시데이터입력(DIF)은 플래시클럭(CLKF)은 제3타이밍(t3)에 시작지점을 갖는 반면, 타이밍제어부(20)에 입력되는 지연된 플래시데이터입력(dDIF)은 제3타이밍(t3)보다 늦은 제4타이밍(t4)에 시작지점을 가질 수 있다.

타이밍제어부(20)는 기준클럭(CLKR)에 따라 지연된 플래시데이터입력(dDIF)을 이용하여 얼룩보상 알고리즘을 수행하는데, 지연된 플래시데이터입력(dDIF) 입력 이후 기준클럭(CLKR)의 최초의 상승지점(rising)부터 얼룩보상 알고리즘을 수행할 수 있다.

즉, 지연된 플래시데이터입력(dDIF)가 제4타이밍(t4)에 시작지점을 갖고, 기준클럭(CLKR)이 제4타이밍(t4)보다 늦은 제5타이밍(t5)에 상승지점을 가질 경우, 타이밍제어부(20)는 제4 및 제5타이밍(t4, t5) 사이의 간격을 얼룩보상 초기데이터의 로딩구간(LP)으로 사용할 수 있다.

이와 같이, 이러한 종래의 표시장치용 구동부에서는, 플래시클럭(CLKF)의 전송 지연(t1, t2), 플래시데이터입력(DIF)의 생성 지연(t2, t3), 플래시데이터입력(DIF)의 전송 지연(t3, t4)을 고려하여 타이밍제어부(20)를 설계함으로써, 충분한 로딩구간(LP)을 확보할 수 있으며, 그 결과 상온과 같은 일반 구동조건에서는 얼룩보상 알고리즘을 수행하여 표시품질을 향상시킬 수 있다.

예를 들어, 로딩구간(LP)은 약 0.4nsec 이상이 확보되어야 타이밍제어부(20)가 얼룩보상 초기데이터를 오류없이 로딩하여 얼룩보상 알고리즘을 수행할 수 있다.

그러나, 고온과 같은 특수 구동조건에서는 타이밍제어부(20)에서 생성되는 플래시클럭(CLKF)의 타이밍이 변경되어 로딩구간(LP)이 기준클럭(CLKR)의 반주기(P/2) 미만으로 감소되고, 그 결과 타이밍제어부(20)가 얼룩보상 초기데이터를 로딩하지 못하여 얼룩보상 알고리즘을 수행하지 못하는 경우가 발생할 수 있다.

또한, 인쇄회로기판의 패드(PD)의 접촉저항, 연결배선(CL)의 등가저항, 직렬저항(Rs)이 오차범위를 벗어나서 플래시클럭(CLKF)의 전송 지연(t1, t2), 플래시데이터입력(DIF)의 전송 지연(t3, t4)이 증가하여 로딩구간(LP)이 기준클럭(CLKR)의 반주기(P/2) 미만으로 감소되고, 그 결과 타이밍제어부(20)가 얼룩보상 초기데이터를 로딩하지 못하여 얼룩보상 알고리즘을 수행하지 못하는 경우가 발생할 수 있다.

즉, 고온 등의 특수 동작조건에서의 타이밍 변경 또는 제품별 편차에 따른 지연 증가에 의하여 충분한 로딩구간(LP)이 확보되지 않으면, 타이밍제어부(20)가 얼룩보상 초기데이터를 로딩할 수 없으며, 그 결과 얼룩보상이 수행되지 않아서 표시장치의 표시품질이 저하되는 문제가 있다.

본 발명은 이러한 문제점을 해결하기 위하여 제시된 것으로, 플래시클럭의 타이밍을 조정함으로써, 플래시데이터입력의 로딩 오류가 방지되고 표시품질이 개선되는 구동부 및 이를 포함하는 표시장치를 제공하는 것을 목적으로 한다.

그리고, 본 발명은, 프리-엠파시스(pre-emphasis) 기법을 적용하여 플래시클럭의 승강시간을 조정함으로써, 플래시데이터입력의 로딩 오류가 방지되고 표시품질이 개선되는 구동부 및 이를 포함하는 표시장치를 제공하는 것을 다른 목적으로 한다.

위와 같은 과제의 해결을 위해, 본 발명은, 기준클럭을 이용하여 플래시클럭을 생성하고, 상기 플래시클럭과 조정요청신호를 출력하고, 플래시데이터입력을 입력받는 타이밍제어부와, 상기 플래시클럭에 따라 상기 플래시데이터입력을 생성하여 출력하는 저장부와, 상기 조정요청신호에 따라 타이밍조정신호 또는 승강조정신호를 출력하는 조정부를 포함하고, 상기 타이밍제어부는, 상기 타이밍조정신호에 따라 상기 플래시클럭의 타이밍을 조정하거나, 상기 승강조정신호에 따라 상기 플래시클럭의 상승시간 및 하강시간을 조정하는 표시장치용 구동부를 제공한다.

그리고, 상기 타이밍제어부는, 상기 플래시데이터입력의 로딩에 오류가 발생할 경우, 상기 플래시클럭의 하강지점이 상기 플래시데이터입력의 로딩에 오류가 발생하지 않을 경우의 상기 플래시클럭의 하강지점보다 빠르도록 조정할 수 있다.

또한, 상기 타이밍제어부는, 상기 플래시데이터입력의 로딩에 오류가 발생할 경우, 상기 플래시클럭의 상기 상승시간 및 상기 하강시간이 각각 상기 플래시데이터입력의 로딩에 오류가 발생하지 않을 경우의 상기 플래시클럭의 상기 상승시간 및 상기 하강시간보다 짧도록 조정할 수 있다.

그리고, 상기 타이밍제어부는, 제1구간 동안 프리-엠파시스 전압을 이용하여 상기 플래시클럭을 생성하고, 제2구간 동안 상기 프리-엠파시스 전압보다 절대값이 작은 전압을 이용하여 상기 플래시클럭을 생성할 수 있다.

또한, 상기 조정부는 EEPROM(electrically erasable read only memory)이고, 상기 승강조정신호는 상기 EEPROM 통신용 인터페이스 규격에 따라 다수의 비트를 포함하고, 상기 다수의 비트 중 적어도 하나는 상기 프리-엠파시스 전압 생성을 위한 조정전압에 할당될 수 있다.

그리고, 상기 조정부는 다수의 저항열을 포함하고, 상기 다수의 저항열의 연결노드로부터 출력되는 전압은 상기 프리-엠파시스 전압 생성을 위한 조정전압에 대응될 수 있다.

한편, 본 발명은, 게이트제어신호, 데이터제어신호 및 영상데이터를 생성하고, 기준클럭을 이용하여 플래시클럭을 생성하고, 상기 플래시클럭과 조정요청신호를 출력하고, 플래시데이터입력을 입력받는 타이밍제어부와, 상기 플래시클럭에 따라 상기 플래시데이터입력을 생성하여 출력하는 저장부와, 상기 조정요청신호에 따라 타이밍조정신호 또는 승강조정신호를 출력하는 조정부와, 상기 데이터제어신호 및 상기 영상데이터를 이용하여 데이터전압을 생성하는 데이터구동부와, 상기 게이트제어신호를 이용하여 게이트전압을 생성하는 게이트구동부와, 상기 게이트전압 및 상기 데이터전압을 이용하여 영상을 표시하는 표시패널을 포함하고, 상기 타이밍제어부는, 상기 타이밍조정신호에 따라 상기 플래시클럭의 타이밍을 조정하거나, 상기 승강조정신호에 따라 상기 플래시클럭의 상승시간 및 하강시간을 조정하는 표시장치를 제공한다.

본 발명은, 플래시클럭의 타이밍을 조정함으로써, 플래시데이터입력의 로딩 오류가 방지되고 표시품질이 개선되는 효과를 갖는다.

그리고, 본 발명은, 프리-엠파시스(pre-emphasis) 기법을 적용하여 플래시클럭의 승강시간을 조정함으로써, 플래시데이터입력의 로딩 오류가 방지되고 표시품질이 개선되는 효과를 갖는다.

도 1은 종래의 표시장치용 구동부를 도시한 도면.
도 2는 종래의 표시장치용 구동부의 신호의 타이밍도.
도 3은 본 발명의 제1실시예에 따른 표시장치를 도시한 도면.
도 4a는 본 발명의 제1실시예에 따른 표시장치용 구동부의 타이밍 조정을 나타내는 신호의 타이밍도.
도 4b는 본 발명의 제1실시예에 따른 표시장치용 구동부의 승강시간 조정을 나타내는 신호의 타이밍도.
도 5는 본 발명의 제2실시예에 따른 표시장치용 구동부의 조정부를 도시한 도면.

첨부한 도면을 참고로 하여 본 발명에 따른 구동부 및 이를 포함하는 표시장치를 설명한다.

도 3은 본 발명의 제1실시예에 따른 표시장치를 도시한 도면이다.

도 3에 도시한 바와 같이, 본 발명의 제1실시예에 따른 표시장치(110)는, 타이밍제어부(120), 저장부(122), 조정부(124), 데이터구동부(130), 게이트구동부(140) 및 표시패널(150)을 포함한다.

타이밍제어부(120)는, 그래픽카드 또는 TV시스템과 같은 외부시스템으로부터 전달되는 영상신호(IS)와 데이터인에이블신호(DE), 수평동기신호(HSY), 수직동기신호(VSY), 클럭(CLK) 등의 다수의 타이밍신호를 이용하여, 게이트제어신호(GCS), 데이터제어신호(DCS) 및 영상데이터(RGB)를 생성하고, 생성된 데이터제어신호(DCS) 및 영상데이터(RGB)는 데이터구동부(130)에 공급하고, 생성된 게이트제어신호(GCS)는 게이트구동부(140)에 공급한다.

여기서, 타이밍제어부(120)는, 전원인가(power on) 시 얼룩보상 알고리즘을 수행하여 영상데이터(RGB)를 변조함으로써, 제품별 얼룩을 제거하여 영상의 표시품질을 개선할 수 있는데, 이를 위하여 타이밍제어부(120)는 저장부(122)와 통신하여 얼룩보상 초기데이터를 로딩(loading)하며, 로딩 오류(loading error)를 방지하기 위하여 조정부(124)와 통신하여 플래시클럭의 타이밍 또는 승강시간을 조정한다.

저장부(122)는, 제품별로 상이한 얼룩보상 초기데이터를 저장하고, 저장된 얼룩보상 초기데이터를 타이밍제어부(120)로 전달하는데, 예를 들어 저장부(122)는 플래시 메모리(flash memory)일 수 있다.

그리고, 타이밍제어부(120) 및 저장부(122)는 직렬주변기기 인터페이스(serial peripheral interface: SPI)와 같은 통신방법을 이용하여 얼룩보상 초기데이터 등의 신호를 송수신할 수 있는데, 예를 들어 타이밍제어부(120)가 저장부(122)로 플래시클럭(CLKF), 플래시데이터출력(DOF), 플래시칩선택(CSF)을 전송하고, 저장부(122)가 타이밍제어부(120)로 얼룩보상 초기데이터를 포함하는 플래시데이터입력(DIF)을 전송할 수 있다.

조정부(124)는, 타이밍조정신호(TAS) 또는 승강조정신호(RFAS)를 생성하여 타이밍제어부(120)로 전달하는데, 예를 들어 조정부(124)는 EEPROM(electrically erasable programmable read only memory)일 수 있다.

그리고, 타이밍제어부(120) 및 조정부(124)는 신호를 송수신할 수 있는데, 예를 들어 타이밍제어부(120)가 조정부(124)로 조정대상인 플래시클럭(CLKF)의 타이밍 또는 플래시클럭(CLKF)의 승강시간(rising time, falling time)에 대한 정보를 포함하는 조정요청신호를 전송하고, 조정부(124)가 타이밍제어부(120)로 플래시클럭(CLKF)의 타이밍을 조정하기 위한 타이밍조정신호(TAS) 또는 플래시클럭(CLKF)의 승강시간을 조정하기 위한 승강조정신호(RFAS)를 전송할 수 있다.

이러한 타이밍제어부(120), 저장부(122) 및 조정부(124)는 인쇄회로기판(printed circuit board: PCB)에 장착되어 인쇄회로기판의 연결배선(CL) 및 직렬저항(Rs)을 통하여 서로 연결되는데, 타이밍제어부(120), 저장부(122) 및 조정부(124)는 각각 패드(PD)를 통하여 인쇄회로기판의 연결배선(CL)에 연결될 수 있다.

데이터구동부(130)는, 타이밍제어부(120)로부터 공급되는 데이터제어신호(DCS) 및 영상데이터(RGB)를 이용하여 데이터전압(Vd)을 생성하고, 생성된 데이터전압(Vd)을 표시패널(150)의 데이터배선(DL)에 공급한다.

게이트구동부(140)는, 타이밍제어부(120)로부터 공급되는 게이트제어신호(GCS)를 이용하여 게이트전압(Vg)을 생성하고, 생성된 게이트전압(Vg)을 표시패널(150)의 게이트배선(GL)에 공급한다.

타이밍제어부(120), 저장부(122), 조정부(124), 데이터구동부(130) 및 게이트구동부(140)는 표시장치(110)의 구동부를 구성한다.

표시패널(150)은, 데이터구동부(130)로부터 공급되는 데이터전압(Vd)과 게이트구동부(140)로부터 공급되는 게이트전압(Vg)을 이용하여 영상을 표시한다.

이를 위하여 표시패널(150)에는, 서로 교차하여 화소영역을 정의하는 게이트배선(GL) 및 데이터배선(DL)이 형성되고, 게이트배선(GL) 및 데이터배선(DL)에는 박막트랜지스터(T)가 연결되며, 박막트랜지스터(T)에는 화소전극(PE)이 연결된다.

즉, 게이트배선(GL)의 게이트전압(Vg)의 하이레벨에 따라 박막트랜지스터(T)가 턴-온(turn-on) 되고, 데이터배선(DL)의 데이터전압(Vd)이 박막트랜지스터(T)를 통하여 화소전극(PE)에 인가되어 계조를 표시한다.

이러한 표시장치용 구동부의 동작을 도면을 참조하여 설명한다.

도 4a는 본 발명의 제1실시예에 따른 표시장치용 구동부의 타이밍 조정을 나타내는 신호의 타이밍도이고, 도 4b는 본 발명의 제1실시예에 따른 표시장치용 구동부의 승강시간 조정을 나타내는 신호의 타이밍도로서, 도 3을 함께 참조하여 설명한다.

게이트전압 및 데이터전압을 도시한 파형도로서, 도 3을 함께 참조하여 설명한다.

도 4a에 도시한 바와 같이, 타이밍제어부(120)는 특정 1주기(1P)의 기준클럭(CLKR)을 이용하여 플래시클럭(CLKF)을 생성하는데, 기준클럭(CLKR)은 외부시스템으로부터 입력될 수 있으며, 플래시클럭(CLKF)은 기준클럭(CLKR)보다 긴 주기를 가질 수 있고, 로우레벨에서 하이레벨로 변동할 때 특정 상승시간(Tr)을 갖고 하이레벨에서 로우레벨로 변동할 때 특정 하강시간(Tf)을 갖는 파형을 가질 수 있다.

이때, 타이밍제어부(120)는 조정부(124)에서 전송되는 타이밍조정신호(TAS)에 따라 플래시클럭(CLKF)의 타이밍을 조정할 수 있는데, 예를 들어 플래시클럭(CLKF)의 하강지점(falling)이 기준클럭(CLKR)의 상승지점(rising)에 대응되도록 플래시클럭(CLKF)의 타이밍을 조정할 수 있다.

즉, 본 발명의 제1실시예의 플래시클럭(CLKF)은, 조정부(124)의 타이밍조정신호(TAS)에 따라 하강지점(기준클럭(CLKR)의 상승지점에 대응)이 종래의 플래시클럭(CLKF)의 하강지점(기준클럭(CLKR)의 하이레벨의 중앙부에 대응, 도 2)보다 빨라지도록 타이밍이 조정된다.

타이밍제어부(120)에서 생성된 플래시클럭(CLKF)은 인쇄회로기판의 패드(PD), 연결배선(CS) 및 직렬저항(Rs)을 통하여 저장부(122)로 전송되는데, 패드(PD)의 접촉저항, 연결배선(CS)의 등가저항, 직렬저항(Rs)에 의하여 지연(delay)되어 저장부(122)에 입력된다.

예를 들어, 타이밍제어부(120)에서 출력되는 플래시클럭(CLKF)은 제1타이밍(t1)에 하강지점(falling)을 갖는 반면, 저장부(122)에 입력되는 지연된 플래시클럭(dCLKF)은 제1타이밍(t1)보다 늦은 제2타이밍(t2)에 하강지점을 가질 수 있다.

저장부(122)는 지연된 플래시클럭(dCLKF)에 따라 저장된 얼룩보상 초기데이터를 포함하는 플래시데이터입력(DIF)을 생성하는데, 예를 들어 저장부(122)는 지연된 플래시클럭(dCLKF)의 하강지점인 제2타이밍(t2)으로부터 플래시데이터입력(DIF)의 생성에 소요되는 시간 이후인 제3타이밍(t3)에 플래시데이터입력(DIF)을 생성할 수 있다.

플래시데이터입력(DIF)의 생성에 소요되는 시간, 즉 제2 및 제3타이밍(t2, t3) 사이의 간격은 저장부(122)인 플래시메모리의 제조사에 따라 상이하며, 예를 들어 최대 약 8nsec 일 수 있다.

저장부(122)에서 생성된 플래시데이터입력(DIF)은 인쇄회로기판의 패드(PD), 연결배선(CS) 및 직렬저항(Rs)을 통하여 타이밍제어부(120)로 전송되는데, 패드(PD)의 접촉저항, 연결배선(CS)의 등가저항, 직렬저항(Rs)에 의하여 지연(delay)되어 타이밍제어부(120)에 입력된다.

예를 들어, 저장부(122)에서 출력되는 플래시데이터입력(DIF)은 플래시클럭(CLKF)은 제3타이밍(t3)에 시작지점을 갖는 반면, 타이밍제어부(120)에 입력되는 지연된 플래시데이터입력(dDIF)은 제3타이밍(t3)보다 늦은 제4타이밍(t4)에 시작지점을 가질 수 있다.

이후, 타이밍제어부(120)는 기준클럭(CLKR)에 따라 지연된 플래시데이터입력(dDIF)을 이용하여 얼룩보상 알고리즘을 수행하는데, 지연된 플래시데이터입력(dDIF) 입력 이후 기준클럭(CLKR)의 최초의 상승지점(rising)부터 얼룩보상 알고리즘을 수행할 수 있다.

즉, 지연된 플래시데이터입력(dDIF)가 제4타이밍(t4)에 시작지점을 갖고, 기준클럭(CLKR)이 제4타이밍(t4)보다 늦은 제5타이밍(t5)에 상승지점을 가질 경우, 타이밍제어부(120)는 제4 및 제5타이밍(t4, t5) 사이의 간격을 얼룩보상 초기데이터의 로딩구간(LP)으로 사용할 수 있다.

여기서, 타이밍제어부(120)가 생성한 플래시클럭(CLKF)은 종래의 플래시클럭(CLKF, 도 2)보다 빠른 타이밍에 하강지점을 가지므로, 지연된 플래시데이터입력(dDIF)의 시작지점(t4)도 종래의 지연된 플래시데이터입력(dDIF)의 시작지점(t4, 도 2)보다 빨라지며, 그 결과 제4 및 제5타이밍(t4, t5) 사이의 간격이 증가하여 충분한 로딩구간(LP)을 확보할 수 있다.

예를 들어, 플래시클럭(CLKF)의 타이밍을 조정하여 기준클럭(CLKR)의 1주기(1P) 이상의 로딩구간(LP)을 확보할 수 있다.

따라서, 본 발명의 제1실시예에 따른 구동부 및 이를 포함하는 표시장치(110)에서는, 조정부(124)의 타이밍조정신호(TAS)에 따라 타이밍제어부(120)가 플래시클럭(CLKF)의 타이밍을 조정함으로써, 충분한 로딩구간(LP)을 확보하여 얼룩보상 초기데이터의 로딩 오류를 방지할 수 있으며, 그 결과 고온 등 특수 동작조건에서도 얼룩을 보상하여 영상의 표시품질을 개선할 수 있다.

그리고, 도 4b에 도시한 바와 같이, 타이밍제어부(120)는 특정 1주기(1P)의 기준클럭(CLKR)을 이용하여 플래시클럭(CLKF)을 생성하는데, 플래시클럭(CLKF)은 기준클럭(CLKR)보다 긴 주기를 가질 수 있다.

이때, 타이밍제어부(120)는 조정부(124)에서 전송되는 승강조정신호(RFAS)에 따라 프리-엠파시스(pre-emphasis) 기법을 이용하여 플래시클럭(CLKF)의 상승시간(Tr) 및 하강시간(Tf)을 조정할 수 있는데, 예를 들어 로딩 오류의 발생횟수 증가에 따라 플래시클럭(CLKF)의 상승시간(Tr) 및 하강시간(Tf)이 각각 더 감소하도록 플래시클럭(CLKF)의 승강시간을 조정할 수 있다.

즉, 본 발명의 제1실시예의 플래시클럭(CLKF)은, 조정부(124)의 승강조정신호(RFAS)에 따라 상승시간(Tr) 및 하강시간(Tf)이 각각 종래의 플래시클럭(CLKF)의 상승시간(Tr, 도 2) 및 하강시간(Tf, 도 2)보다 감소하도록 승강시간(Tr, Tf)이 조정된다.

구체적으로, 타이밍제어부(120)는 제1구간(PH1) 동안 프리-엠파시스 전압(Vp)을 이용하여 플래시클럭(CLKF)을 생성하고, 제2구간(PH2) 동안 프리-엠파시스 전압(Vp)보다 절대값이 작은 전압을 이용하여 플래시클럭(CLKF)을 생성할 수 있다.

여기서, 제1구간(PH1)의 길이(즉, 프리-엠파시스 구간의 듀티(duty))는 확보하고자 하는 로딩구간(LP)의 길이에 따라 결정될 수 있으며, 프리-엠파시스 전압(Vp)의 크기는 조정부(124)의 승강조정신호(RFAS)에 따라 결정될 수 있다.

예를 들어, 조정부(124)의 승강조정신호(RFAS)는 플래시클럭(CLKF)의 진폭(즉, 하이레벨 및 로우레벨의 차이)의 약 50%, 약 100%, 약 150% 중 하나인 조정전압을 포함할 수 있으며, 타이밍제어부(120)는 조정전압을 이용하여 플래시클럭(CLKF)의 진폭의 약 150%, 약 200%, 약 250% 중 하나인 프리-엠파시스 전압(Vp)을 생성할 수 있고, 플래시클럭(CLKF)의 진폭의 약 150%, 약 200%, 약 250%인 프리-엠파시스 전압(Vp)은 각각 로딩 오류가 1회, 2회, 3회 발생한 경우에 플래시클럭(CLKF) 생성에 적용할 수 있다.

즉, 타이밍제어부(120)는, 로딩 오류가 발생하지 않았을 경우 프리-엠파시스 기법을 이용하지 않고 플래시클럭(CLKF)을 생성하고, 로딩 오류가 1회 발생했을 경우 기존 플래시클럭(CLKF)의 진폭보다 약 50% 큰 프리-엠파시스 전압(Vp)(즉, 기존 플래시클럭(CLKF)의 약 150%의 크기)을 이용하여 플래시클럭(CLKF)을 생성할 수 있다. 그리고, 로딩 오류가 2회 발생했을 경우 기존 플래시클럭(CLKF)의 진폭보다 약 100% 큰 프리-엠파시스 전압(Vp)(즉, 기존 플래시클럭(CLKF)의 약 200%의 크기)을 이용하여 플래시클럭(CLKF)을 생성하고, 로딩 오류가 3회 발생했을 경우 기존 플래시클럭(CLKF)의 진폭보다 약 150% 큰 프리-엠파시스 전압(Vp)(즉, 기존 플래시클럭(CLKF)의 약 250%의 크기)을 이용하여 플래시클럭(CLKF)을 생성할 수 있다.

이와 같이 상승지점 또는 하강지점에 프리-엠파시스 전압(Vp)을 적용하므로, 플래시클럭(CLKF)의 상승시간(Tr) 및 하강시간(Tf)은 각각 감소한다.

즉, 본 발명의 제1실시예의 플래시클럭(CLKF)은, 조정부(124)의 승강조정신호(RFAS)에 따라 상승시간(Tr) 및 하강시간(Tf)이 종래의 플래시클럭(CLKF)의 상승시간(Tr, 도 2) 및 하강시간(Tf, 도 2)보다 감소하도록 승강시간(Tr, Tf)이 조정된다.

그리고, 플래시클럭(CLKF)의 승강시간(Tr, Tf)이 감소함에 따라 플래시클럭(CLF)의 주기를 실질적으로 감소시킬 수 있으며, 그 결과 플래시클럭(CLF)의 타이밍이 실질적으로 빨라질 수 있다.

즉, 본 발명의 제1실시예의 지연된 플래쉬데이터입력(dDIF)은, 조정부(124)의 승강조정신호(RFAS)에 따라 플래시클럭(CLKF)으로부터 일정시간 지연된 시작지점(t4)(기준클럭(CLKR)의 하이레벨 초기에 대응)이 종래의 지연된 플래쉬데이터입력(dDIF)의 시작지점(t4)(기준클럭(CLKR)의 하이레벨의 말기에 대응, 도 2)보다 빨라지도록 타이밍이 조정될 수 있다.

여기서, 타이밍제어부(120)가 생성한 플래시클럭(CLKF)은 종래의 플래시클럭(CLKF, 도 2)보다 짧은 상승시간(Tr) 및 하강시간(Tf)을 가지므로, 지연된 플래시데이터입력(dDIF)의 시작지점(t4)은 종래의 지연된 플래시데이터입력(dDIF)의 시작지점(t4, 도 2)보다 빨라지며, 그 결과 제4 및 제5타이밍(t4, t5) 사이의 간격이 증가하여 충분한 로딩구간(LP)을 확보할 수 있다.

따라서, 본 발명의 제1실시예에 따른 구동부 및 이를 포함하는 표시장치(110)에서는, 조정부(124)의 승강조정신호(RFAS)에 따라 타이밍제어부(120)가 플래시클럭(CLKF)의 승강시간(Tr, Tf)을 조정함으로써, 충분한 로딩구간(LP)을 확보하여 얼룩보상 초기데이터의 로딩 오류를 방지할 수 있으며, 그 결과 고온 등 특수 동작조건에서도 얼룩을 보상하여 영상의 표시품질을 개선할 수 있다.

조정부(124)를 EEPROM으로 구성할 경우의 승강조정신호를 간단히 설명한다.

조정부(124)가 생성하는 승강조정신호(RFAS)는 EPI(estimation program interface)와 같은 인터페이스 규격에 따라 다수의 비트를 포함하는데, 승강조정신호(RFAS)를 구성하는 다수의 비트 중 일부를 프리-엠파시스(Vp) 생성을 위한 조정전압에 할당할 수 있다.

예를 들어, 2비트의 0, 1, 2, 3을 각각 플래시클럭(CLKF)의 진폭(즉, 하이레벨 및 로우레벨의 차이)의 약 50%, 약 100%, 약 150%에 대응되는 조정전압에 할당할 수 있으며, 타이밍제어부(120)는 이러한 2비트의 조정전압을 이용하여 플래시클럭(CLKF)의 진폭의 약 150%, 약 200%, 약 250% 중 하나인 프리-엠파시스 전압(Vp)을 생성할 수 있다.

한편, 다른 실시예에서는 표시장치용 구동부의 조정부를 다수의 저항열로 구성할 수 있는데, 이를 도면을 참조하여 설명한다.

도 5는 본 발명의 제2실시예에 따른 표시장치용 구동부의 조정부를 도시한 도면으로, 표시장치의 타이밍제어부, 저장부, 데이터구동부, 게이트구동부 및 표시패널은 제1실시예와 동일하므로, 이에 대한 설명은 생략한다.

도 5에 도시한 바와 같이, 본 발명의 제2실시예에 따른 표시장치용 구동부의 조정부(224)는, 디지털 고전위전압(VCC)과 접지전압(GND) 사이에 연결되는 제1 내지 제3저항열을 포함하는데, 제1저항열은 직렬연결되는 제1 및 제2저항(R1, R2)을 포함하고, 제2저항열은 직렬연결되는 제3 및 제4저항(R3, R4)을 포함하고, 제3저항열은 직렬연결되는 제5 및 제6저항(R5, R6)을 포함한다.

여기서, 제1 내지 제3저항열의 연결노드에서는 제1 내지 제3전압(V1, V2, V3)이 출력되고, 조정부(224)는 타이밍제어부(120)의 조정요청신호에 따라 제1 내지 제3전압(V1, V2, V3) 중 하나를 조정전압으로 설정하여 타이밍제어부(120)로 전송한다.

예를 들어, 제1 및 제2저항(R1, R2)은 제1전압(V1=VCC*R2/(R1+R2))이 플래시클럭(도 4b의 CLKF)의 진폭(즉, 하이레벨 및 로우레벨의 차이)의 약 50%에 대응되도록 설정될 수 있으며, 제3 및 제4저항(R3, R4)은 제2전압(V2=VCC*R4/(R3+R4))이 플래시클럭(도 4b의 CLKF)의 진폭(즉, 하이레벨 및 로우레벨의 차이)의 약 100%에 대응되도록 설정될 수 있으며, 제5 및 제6저항(R5, R6)은 제3전압(V3=VCC*R6/(R5+R6))이 플래시클럭(도 4b의 CLKF)의 진폭(즉, 하이레벨 및 로우레벨의 차이)의 약 150%에 대응되도록 설정될 수 있다.

다른 실시예에서는 조정부(224)에 포함되는 저항열의 개수 및 각 저항열에 사용되는 저항의 크기 및 개수는 다양하게 변경될 수 있으며, 다수의 저항열 대신 직렬연결되는 가변저항으로 이루어지는 하나의 저항열이 사용될 수도 있다.

이와 같이, 본 발명의 제2실시예에 따른 구동부 및 이를 포함하는 표시장치에서는, 조정부(224)를 다수의 저항열로 구성하여 제조비용을 절감할 수 있으며, 조정부(224)의 승강조정신호(RFAS)에 따라 타이밍제어부가 플래시클럭(CLKF)의 승강시간(Tr, Tf)을 조정함으로써, 충분한 로딩구간(LP)을 확보하여 얼룩보상 초기데이터의 로딩 오류를 방지할 수 있으며, 그 결과 고온 등 특수 동작조건에서도 얼룩을 보상하여 영상의 표시품질을 개선할 수 있다.

제1 및 제2실시예에서는 타이밍제어부가 저장부의 얼룩보상 초기데이터를 로딩할 때 발생하는 오류를 방지하기 위하여 타이밍제어부가 생성하여 저장부로 전송하는 플래시클럭의 타이밍 또는 승강시간을 조정하는 것을 예로 들었지만, 다른 실시예에서는 타이밍제어부가 생성하는 다양한 클럭의 타이밍 및 승강시간을 조정하는데 본 발명을 적용할 수도 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

110: 표시장치 120: 타이밍제어부
122: 저장부 124: 조정부
130: 데이터구동부 140: 게이트구동부
150: 표시패널

Claims

기준클럭을 이용하여 플래시클럭을 생성하고, 상기 플래시클럭과 조정요청신호를 출력하고, 플래시데이터입력을 입력받는 타이밍제어부와;
상기 플래시클럭에 따라 상기 플래시데이터입력을 생성하여 출력하는 저장부와;
상기 조정요청신호에 따라 타이밍조정신호 또는 승강조정신호를 출력하는 조정부
를 포함하고,
상기 타이밍제어부는, 상기 타이밍조정신호에 따라 상기 플래시클럭의 타이밍을 조정하거나, 상기 승강조정신호에 따라 상기 플래시클럭의 상승시간 및 하강시간을 조정하는 표시장치용 구동부.
제 1 항에 있어서,
상기 타이밍제어부는,
상기 플래시데이터입력의 로딩에 오류가 발생할 경우, 상기 플래시클럭의 하강지점이 상기 플래시데이터입력의 로딩에 오류가 발생하지 않을 경우의 상기 플래시클럭의 하강지점보다 빠르도록 조정하는 표시장치용 구동부.
제 1 항에 있어서,
상기 타이밍제어부는,
상기 플래시데이터입력의 로딩에 오류가 발생할 경우, 상기 플래시클럭의 상기 상승시간 및 상기 하강시간이 각각 상기 플래시데이터입력의 로딩에 오류가 발생하지 않을 경우의 상기 플래시클럭의 상기 상승시간 및 상기 하강시간 보다 짧도록 조정하는 표시장치용 구동부.
제 3 항에 있어서,
상기 타이밍제어부는,
제1구간 동안 프리-엠파시스 전압을 이용하여 상기 플래시클럭을 생성하고,
제2구간 동안 상기 프리-엠파시스 전압보다 절대값이 작은 전압을 이용하여 상기 플래시클럭을 생성하는 표시장치용 구동부.
제 4 항에 있어서,
상기 조정부는 EEPROM(electrically erasable read only memory)이고, 상기 승강조정신호는 상기 EEPROM 통신용 인터페이스 규격에 따라 다수의 비트를 포함하고, 상기 다수의 비트 중 적어도 하나는 상기 프리-엠파시스 전압 생성을 위한 조정전압에 할당되는 표시장치용 구동부.
제 4 항에 있어서,
상기 조정부는 다수의 저항열을 포함하고, 상기 다수의 저항열의 연결노드로부터 출력되는 전압은 상기 프리-엠파시스 전압 생성을 위한 조정전압에 대응되는 표시장치용 구동부.
게이트제어신호, 데이터제어신호 및 영상데이터를 생성하고, 기준클럭을 이용하여 플래시클럭을 생성하고, 상기 플래시클럭과 조정요청신호를 출력하고, 플래시데이터입력을 입력받는 타이밍제어부와;
상기 플래시클럭에 따라 상기 플래시데이터입력을 생성하여 출력하는 저장부와;
상기 조정요청신호에 따라 타이밍조정신호 또는 승강조정신호를 출력하는 조정부와;
상기 데이터제어신호 및 상기 영상데이터를 이용하여 데이터전압을 생성하는 데이터구동부와;
상기 게이트제어신호를 이용하여 게이트전압을 생성하는 게이트구동부와;
상기 게이트전압 및 상기 데이터전압을 이용하여 영상을 표시하는 표시패널
을 포함하고,
상기 타이밍제어부는, 상기 타이밍조정신호에 따라 상기 플래시클럭의 타이밍을 조정하거나, 상기 승강조정신호에 따라 상기 플래시클럭의 상승시간 및 하강시간을 조정하는 표시장치.
제 7 항에 있어서,
상기 타이밍제어부는,
상기 플래시데이터입력의 로딩에 오류가 발생할 경우, 상기 플래시클럭의 하강지점이 상기 플래시데이터입력의 로딩에 오류가 발생하지 않을 경우의 상기 플래시클럭의 하강지점보다 빠르도록 조정하는 표시장치.
제 7 항에 있어서,
상기 타이밍제어부는,
상기 플래시데이터입력의 로딩에 오류가 발생할 경우, 상기 플래시클럭의 상기 상승시간 및 상기 하강시간이 각각 상기 플래시데이터입력의 로딩에 오류가 발생하지 않을 경우의 상기 플래시클럭의 상기 상승시간 및 상기 하강시간 보다 짧도록 조정하는 표시장치.