KR101182324B1 - 평판표시장치의 화질제어 방법 - Google Patents

평판표시장치의 화질제어 방법 Download PDF

Info

Publication number
KR101182324B1
KR101182324B1 KR1020060071381A KR20060071381A KR101182324B1 KR 101182324 B1 KR101182324 B1 KR 101182324B1 KR 1020060071381 A KR1020060071381 A KR 1020060071381A KR 20060071381 A KR20060071381 A KR 20060071381A KR 101182324 B1 KR101182324 B1 KR 101182324B1
Authority
KR
South Korea
Prior art keywords
display
compensation
stain
luminance
digital video
Prior art date
Application number
KR1020060071381A
Other languages
English (en)
Other versions
KR20080010819A (ko
Inventor
김혜진
한상철
황종희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060071381A priority Critical patent/KR101182324B1/ko
Priority to CNB2007101268883A priority patent/CN100545902C/zh
Priority to US11/881,736 priority patent/US7932917B2/en
Publication of KR20080010819A publication Critical patent/KR20080010819A/ko
Application granted granted Critical
Publication of KR101182324B1 publication Critical patent/KR101182324B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S345/00—Computer graphics processing and selective visual display systems
    • Y10S345/904—Display with fail/safe testing feature

Abstract

본 발명은 불규칙한 형태의 부정형 표시얼룩의 형상, 크기 및 휘도를 자동적으로 분석하고 그 분석결과에 기초하여 상기 부정형 표시얼룩의 휘도를 보상하도록 한 평판표시장치의 화질제어 방법에 관한 것이다.
본 발명의 실시예에 따른 평판표시장치는 평판표시패널 상에서 보이는 표시얼룩의 휘도를 종방향과 횡방향 각각에서 측정하는 단계; 상기 측정 결과 상기 종방향과 상기 횡방향 중에서 휘도변화가 방향을 따라 소정의 간격으로 상기 표시얼룩을 가상적으로 분할하는 단계; 상기 분할된 표시얼룩들의 분할 경계선과 상기 표시얼룩의 에지가 만나는 에지점들을 검출하는 단계; 상기 표시얼룩 내에서 상기 에지점들과 상기 분할 경계선들에 의해 정의되는 다수의 보상 적용면들 각각에 적용되는 보상값들을 결정하는 단계; 및 상기 보상 적용면들에 표시될 디지털 비디오 데이터들을 상기 보상값들로 조정하는 단계를 포함한다.

Description

평판표시장치의 화질제어 방법{Method of Controlling Picture Quality in Flat Panel Display}
도 1은 부정형 표시얼룩의 일예를 나타내는 도면.
도 2는 본 발명의 실시예에 따른 평판표시장치의 제조방법을 단계적으로 나타내는 흐름도.
도 3은 평판표시장치의 계조별 감마특성을 보여 주는 그래프.
도 4는 표시얼룩의 휘도 및 형상을 자동으로 측정하고 측정된 표시얼룩의 휘도와 형상에 따라 그리고 디지털 비디오 데이터의 계조값에 따라 보상값을 자동으로 최적화하기 위한 측정 및 보상값 결정장치를 보여 주는 도면.
도 5는 부정형 표시얼룩 탐색 프로그램의 제어수순을 단계적으로 보여 주는 흐름도.
도 6 내지 도 9는 부정형 표시얼룩의 탐색방법을 설명하기 위한 부정형 표시얼룩의 일예를 보여 주는 도면들.
도 10 내지 도 13은 분할된 보상 적용면들과 그 보상 적용면들에 적용되는 보상값의 예들을 보여 주는 도면들.
도 14는 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도.
도 15는 도 14에 도시된 보상회로를 상세히 보여 주는 블록도.
도 16은 본 발명의 제1 실시예에 따른 보상부를 나타내는 도면.
도 17은 본 발명의 제2 실시예에 따른 보상부를 나타내는 도면.
도 18은 본 발명의 제3 실시예에 따른 보상부를 나타내는 도면.
도 19는 도 18에 도시된 제1 FRC 제어부를 상세히 나타내는 도면.
도 20은 도 18 및 도 19에 도시된 FRC 제어부에서 적용 가능한 디더패턴의 일예를 보여 주는 도면.
도 21은 부정형 표시얼룩에 적용되는 디더패턴의 일예를 도식적으로 보여 주는 도면.
<도면의 주요 부호에 대한 설명>
10 : 평판표시패널 12 : 감지장치
14 : 컴퓨터 141 : 데이터 구동회로
142 : 게이트 구동회로 143 : 표시패널
144 : 타이밍 컨트롤러 145 : 보상회로
161, 171, 181 : 위치 판단부
162R, 162G, 162B, 173, 182R, 182G, 182B : 계조 판단부
163R, 163G, 163B, 174, 183R, 183G, 183B : 어드레스 생성부
164R, 164G, 164B, 175, 193 : 연산기
172 : 제1 변환기
176 : 제2 변환기
FRC 제어부 : 184R, 184G, 184B
192 : 보상값 판정부
191 : 프레임 수 감지부
본 발명은 평판표시장치에 관한 것으로 특히, 불규칙한 형태의 부정형 표시얼룩의 형상, 크기 및 휘도를 자동적으로 분석하고 그 분석결과에 기초하여 상기 부정형 표시얼룩의 휘도를 보상하도록 한 평판표시장치의 화질제어 방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tude)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치들이 대두되고 있다. 이러한 평판표시장치로는 액정표시장치(Liquid Crystal Display, LCD), 전계방출표시장치(Field Emission Display, FED), 플라즈마 표시패널(Plasma Display Panel, PDP) 및 유기발광소자(Organic Light Emitting Diode, OLED) 등이 있다.
이와 같은 평판표시장치들은 화상을 표시하기 위한 표시패널을 구비하며, 이러한 표시패널에는 테스트 과정에서 정상 표시면에 비하여 휘도나 색도가 다른 화질 결함이 발견되고 있다.
표시패널의 테스트 과정에서 나타나는 표시 얼룩은 주로 제조공정에서의 공정 편차에 의해 발생하는데, 예를 들면, 노광공정에서 렌즈들의 중첩, 렌즈 수차 등으로 인한 포토레지스트의 노광량 편차에 의해 발생되고 있다. 이러한 포토레지스트의 노광량 편차는 포토리소그래피공정(Photolithography) 공정으로 형성되는 박막트랜지스터(Thin Film Transistor, TFT)의 게이트-드레인(또는 소스) 간 기생용량의 편차, 셀갭을 유지하기 위한 컬럼 스페이서의 높이 편차, 신호배선과 화소전극과의 기생용량 편차 등을 유발하여 표시화상에서 휘도나 색도의 차이를 초래한다.
표시얼룩은 점, 선, 띠, 블럭, 원, 다각형 등 정형적인 형상으로 나타나기도 하고, 불규칙한 행태의 부정형으로 나타나기도 한다. 이 중에서, 부정형 표시얼룩은 도 1과 같이 형태뿐만 아니라 휘도나 색도의 차이가 균일하지도 않다. 이러한 부정형 표시얼룩은 다른 정형적인 표시얼룩에 비하여 그 형태와 얼룩 정도를 자동적으로 측정하기가 어렵다. 이 때문에 부정형 표시얼룩이 테스트 과정에서 발견되는 표시패널은 주로 불량처리되어 수율을 떨어뜨리는 주요한 원인이 되고 있다.
따라서, 본 발명의 목적은 종래 기술에 의해 나타나는 문제점을 해결하고자 하는 것으로써 표시얼룩을 자동적으로 분석하고 그 분석결과에 기초하여 상기 부정형 표시얼룩의 휘도를 보상하도록 한 평판표시장치의 화질제어 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 평판표시장치는 평판표시패널 상에서 보이는 표시얼룩의 휘도를 종방향과 횡방향 각각에서 측정하는 단계; 상기 측정 결과 상기 종방향과 상기 횡방향 중에서 휘도변화가 큰 방향을 따라 소정의 간격으로 상기 표시얼룩을 가상적으로 분할하는 단계; 상기 분할된 표시얼룩들의 분할 경계선과 상기 표시얼룩의 에지가 만나는 에지점들을 검출하는 단계; 상기 표시얼룩 내에서 상기 에지점들과 상기 분할 경계선들에 의해 정의되는 다수의 보상 적용면들 각각에 적용되는 보상값들을 결정하는 단계; 및 상기 보상 적용면들에 표시될 디지털 비디오 데이터들을 상기 보상값들로 조정하는 단계를 포함한다.
상기 표시얼룩은 동일 계조에서 정상 표시면에 비하여 휘도가 다르게 보인다.
상기 표시얼룩은 상기 정상 표시면에 비하여 휘도가 낮은 표시얼룩, 상기 정상 표시면에 비하여 휘도가 높은 표시얼룩, 상기 정상 표시면에 비하여 휘도가 높은 램프 휘선을 포함한다.
상기 보상값은 상기 디지털 비디오 데이터의 계조값과 상기 표시얼룩의 픽셀 위치에 따라 다르다.
상기 보상값은 상기 정상 표시면에 비하여 휘도가 낮은 표시얼룩에 가산된다.
상기 보상값은 상기 정상 표시면에 비하여 휘도가 높은 표시얼룩, 및 상기 정상 표시면에 비하여 휘도가 높은 램프 휘선에 감산된다.
상기 보상값은 상기 표시얼룩의 각 픽셀 위치를 지시하는 위치 정보와 함께 데이터의 갱신이 가능한 휘발성 메모리에 저장된다.
상기 디지털 비디오 데이터들을 상기 보상값들로 조정하는 방법은 상기 위치 정보에 근거하여 상기 디지털 비디오 데이터들의 표시위치를 판단하는 단계; 및 상기 표시얼룩에 표시될 디지털 비디오 데이터들을 선택하여 상기 보상값으로 상기 디지털 비디오 데이터들만을 선별적으로 변조하는 단계를 포함한다.
이하, 도 2 내지 도 21을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 2를 참조하면, 본 발명의 실시예에 따른 평판표시장치의 제조방법은 상판 및 하판을 각각 제작한 후에, 상/하판을 실재(Sealant)나 프릿글라스(Frit glass)로 합착한다.(S1, S2, S3) 상판과 하판은 평판표시패널의 종류에 따라 여러 형태로 제작될 수 있다. 예컨대, 액정표시패널의 경우에 상판에는 컬러필터, 블랙 매트릭스, 공통전극, 상부 배향막 등이 형성될 수 있고, 하판에는 데이터라인, 게이트라인, TFT, 화소전극, 하부 배향막, 컬럼 스페이서 등이 형성될 수 있다. 플라즈마 디스플레이 패널의 경우에 하판에는 어드레스전극, 하부 유전체, 격벽, 형광체 등이 형성될 수 있고, 상판에는 상부 유전체, MgO 보호막, 서스테인전극쌍이 형성될 수 있다.
이어서, 평판표시장치의 검사공정에서 상/하판이 합착된 평판표시장치에 대 하여 각 계조의 테스트 데이터를 평판표시장치에 인가하여 테스트 화상을 표시하고 그 화상에 대하여 카메라 등의 측정장비를 이용한 전기적인 검사 및/또는 육안검사를 통해 표시면 전체의 휘도 및 색도를 측정한다.(S4) 그리고 검사공정에서 평판표시장치에 표시얼룩이 발견되면(S5), 그 표시얼룩이 나타나는 위치와 표시얼룩면의 휘도를 분석한다.(S6) 여기서, 표시얼룩은 전술한 바와 같이 정상 표시면에 비하여 휘도가 낮거나 높은 점, 선, 띠, 블럭, 원, 다각형 등의 표시얼룩, 부정형 표시얼룩, 표시얼룩과 정상 표시면 사이의 경계부, 또는 정상 표시면에 비하여 휘도가 높은 램프 휘선을 포함한다.
그리고 본 발명은 평판표시장치의 표시얼룩 판정공정에서 표시얼룩의 각 픽셀을 지시하는 위치 데이터와 계조 영역별 보상값을 결정한 후, 표시얼룩의 각 픽셀별 위치를 지시하는 위치 데이터와, 디지털 비디오 데이터에 가감되는 보상값들을 유저 커넥터(User connector)와 롬기록기(ROM writer)를 통해 메모리에 저장한다.(S7 S8) 여기서, 디지털 비디오 데이터에 가감되는 보상값은 도 3과 같이 평판표시패널의 아날로그 감마특성을 고려하여 각 계조영역(A 구간 내지 D 구간)별로 최적화되어야 한다. 예컨대, 보상값들은 표시얼룩이나 램프휘선에서 휘도가 다른 위치마다 다르게 되고 또한, 동일 위치에서도 계조에 따라 달라진다. 다시 말하여, 표시얼룩의 계조 영역별 보상값은 표시얼룩의 위치, 표시얼룩과 정상 표시면의 휘도 차, 표시얼룩에 표시될 디지털 비디오 데이터의 계조값 등에 따라 달라진다.
보상값들과 위치 데이터들이 저장되는 메모리는 데이터의 갱신 및 소거가 가능한 비휘발성 메모리 예를 들면, 메모리(Electrically Erasable Programmable Read Only Memory) 및/또는 EDID ROM(Extended Display Identification Data ROM)을 포함한다. 한편, EDID ROM에는 보상값과 위치 데이터 이외에, 기본적으로 모니터 정보 데이터로써 판매자/생산자 식별정보 및 기본 표시소자의 변수 및 특성 등이 저장된다. 이 메모리에 저장된 보상값들과 위치 데이터들은 디지털 비디오 데이터와 위치정보를 리드 어드레스(Read Address)로 하여 보상값을 출력하는 룩업 테이블 형태로 저장된다.
S5 단계에서 표시얼룩의 크기, 개수 및 정도가 양품 허용 기준치 이하로 발견되면, 그 평판표시장치는 양품으로 판정되어 출하된다.(S9)
이러한 일련의 공정을 거쳐 결정된 보상값과 위치 데이터를 기반으로 하여, 본 발명의 실시예에 따른 평판표시장치의 화질제어 방법은 블록, 면, 선, 점, 부정형 형태로 나타나고 정상 표시면에 비하여 휘도가 낮거나 높은 표시얼룩에 표시될 디지털 비디오 데이터와, 정상 표시면에 비하여 휘도가 높은 램프 휘선에 표시될 디지털 비디오 데이터에 보상값을 가감하여 상기 디지털 비디오 데이터들을 변조한다. 여기서, 동일 계조에서 정상 표시면에 비하여 휘도가 낮은 표시얼룩에 표시될 디지털 데이터는 보상값이 가산되는 반면, 동일 계조에서 정상 표시면에 비하여 휘도가 높은 표시얼룩 또는 램프 휘선에 표시될 디지털 비디오 데이터는 보상값으로 감산된다. 이러한 데이터 변조에 의해 본 발명에 따른 평판표시장치는 제조공정의 문제로 발생한 램프휘선을 포함한 표시얼룩의 휘도를 정상 표시면과 유사하게 보상할 수 있다.
도 4는 표시얼룩의 휘도 및 형상을 자동으로 측정하고 측정된 표시얼룩의 휘 도와 형상에 따라 그리고 디지털 비디오 데이터의 계조값에 따라 보상값을 자동으로 최적화하기 위한 측정 및 보상값 결정장치를 나타낸다.
도 4를 참조하면, 본 발명의 실시예에 따른 평판표시장치의 측정 및 보상값 결정장치는 평판표시패널(10)의 휘도 및 색도를 감지하기 위한 감지장치(12), 평판표시패널(10)에 테스트 데이터를 공급하고 감지장치(12)로부터 휘도 및 색도 신호가 입력되는 컴퓨터(14)를 구비한다.
감지장치(12)는 카메라 및/또는 광센서를 포함하여 평판표시패널(10)에 표시된 테스트 화상의 휘도 및 색도를 감지하여 전압 또는 전류를 발생한 후, 그 전압 또는 전류를 디지털 감지 데이터로 변환하여 컴퓨터(14)에 공급한다.
컴퓨터(14)는 각 계조별로 테스트 데이터를 평판표시패널의 구동회로에 공급하고, 감지장치(12)로부터 입력되는 디지털 감지 데이터에 따라 테스트 화상의 각 계조별로 평판표시패널의 전 표시면에 대하여 휘도 및 색도를 판정한다. 그리고 컴퓨터(14)는 미리 저장된 표시얼룩 탐지 프로그램을 실행시켜 각 계조별로 표시얼룩의 형상을 자동 검출한 후, 각 계조별로 표시얼룩에 표시될 디지털 데이터에 보정값을 가감하면서 표시얼룩과 정상 표시면의 휘도차를 모니터한다. 표시얼룩과 정상 표시면의 휘도차가 소정의 기준값 미만에 도달할 때 컴퓨터(14)는 표시얼룩에 표시될 디지털 비디오 데이터에 가감된 보상값을 최적값으로 자동 결정한다. 상기 소정의 기준값은 동일 계조에서 표시얼룩과 정상 표시면 사이의 휘도차가 육안으로 느껴지지 않는 값으로써 실험에 의해 결정된다.
도 5는 도 4에 도시된 컴퓨터(14)에 의해 실행되는 부정형 표시얼룩 탐색 프 로그램의 제어수순을 단계적으로 나타낸다. 그리고 도 6 내지 도 9는 부정형 표시얼룩의 탐색 예를 나타낸다.
도 5 내지 도 9를 참조하면, 본 발명의 실시예에 따른 부정형 표시얼룩 탐색 프로그램은 도 6과 같이 부정형 표시얼룩(62)과 그와 경계를 이루는 정상 표시면(60)의 횡방향과 종방향 각각에서 감지장치(12)에 의해 측정된 휘도를 분석한다.(S51) 이 휘도 분석 결과, 부정형 표시얼룩 탐색 프로그램은 부정형 표시얼룩(62)과 그와 경계를 이루는 정상 표시면(60) 사이에 휘도 변화가 큰 방향을 선택하고, 선택된 방향에서 휘도가 변화되는 정상 표시면(60)과 부정형 표시면(62)의 경계를 판정한 다음, 선택된 방향에서 그 경계에 따라 정해진 부정형 표시얼룩(62)을 i(i는 2 이상의 양의 정수) 픽셀(pixel) 간격으로 가상 분할한다. 여기서, 부정형 표시얼룩(62) 내에서 가상 분할되는 간격은 부정형 표시얼룩(62) 내에서의 휘도 변화 정도에 따라 달라진다. 예컨대, 부정형 표시얼룩(62) 내에서 휘도 변화가 크면 'i'는 작아지는 반면, 상대적으로 휘도 변화가 작으면 'i'는 커진다. 이하에서, 'i'를 '8'로 가정하기로 한다. 도 7은 종방향에서 휘도 변화가 큰 부정형 표시얼룩과, 그 부정형 표시얼룩이 종방향에서 i 픽셀 간격으로 가상 분할된 예를 보여 준다.(S52)
이어서, 본 발명의 실시예에 따른 부정형 표시얼룩 탐색 프로그램은 도 8과 같이 가상의 분할선들(Ldiv)에 의해 분할된 표시얼룩면마다 분할선들(Ldiv)과 만나는 부정형 표시얼룩의 외곽라인을 에지점(Pedge)으로 판정하고, 도 9와 같이 에지점(Pedge)과 경계선들(Ldiv)로 정의되는 사각 표시면들을 보상값이 각각 적용되는 보상 적용면으로 결정한다.(S53)
도 10 내지 도 13은 부정형 표시얼룩 내의 휘도 변화가 다른 경우에 분할된 보상 적용면과 그 보상 적용면에 적용되는 보상값의 예들을 보여 준다. 도 10 내지 도 13에 도시된 부정형 표시얼룩은 그 휘도가 동일 계조에서 정상 표시면에 비하여 휘도가 낮은 것을 예시한 것이다.
도 10은 횡방향에 비하여 종방향에서 휘도변화가 큰 부정형 표시얼룩의 예이다. 도 10에서, 종방향을 따라 부정형 표시얼룩이 제1 내지 제4 보상 적용면들로 분할되었고 종방향에서의 휘도 변화가 대략 우측의 그래프와 같다면, 보상 적용면들 각각에서 계조별로 최적화된 보상값은 아래의 표 1과 같다.
제1 보상 적용면 제2 보상 적용면 제3 보상 적용면 제4 보상 적용면
G30~G80 2 3 3 1
G81~G150 4 5 5 3
G151~G250 6 8 8 5
표 1에 있어서, 최좌측 컬럼의 'Gxy'는 보상값이 가산되는 디지털 비디오 데이터의 계조(Gray scale)를 의미한다. 도 10에서 원 숫자는 보상 적용면의 일련 번호이다.
도 11은 횡방향에 비하여 종방향에서 휘도변화가 크고 도 10의 부정형 표시얼룩에 비하여 각 계조들에서 제2 및 제3 보상 적용면들의 휘도가 더 낮은 부정형 표시얼룩의 예이다. 도 11에서, 종방향을 따라 부정형 표시얼룩이 제1 내지 제4 보상 적용면들로 분할되었고 종방향에서의 휘도 변화가 대략 우측의 그래프와 같다면, 보상 적용면들 각각에서 계조별로 최적화된 보상값은 아래의 표 2과 같다.
제1 보상 적용면 제2 보상 적용면 제3 보상 적용면 제4 보상 적용면
G30~G80 2 4 4 2
G81~G150 5 8 8 5
G151~G250 7 11 11 7
도 12는 종방향에 비하여 횡방향에서 휘도변화가 큰 부정형 표시얼룩의 예이다. 도 12에서, 횡방향을 따라 부정형 표시얼룩이 제1 내지 제4 보상 적용면들로 분할되었고 횡방향에서의 휘도 변화가 대략 우측의 그래프와 같다면, 보상 적용면들 각각에서 계조별로 최적화된 보상값은 아래의 표 3과 같다.
제1 보상 적용면 제2 보상 적용면 제3 보상 적용면 제4 보상 적용면
G30~G80 2 3 3 1
G81~G150 4 5 5 3
G151~G250 6 8 8 5
도 13은 종방향에 비하여 횡방향에서 휘도변화가 크고 도 12의 부정형 표시얼룩에 비하여 중간 계조 이상에서 제2 및 제3 보상 적용면들의 휘도가 더 낮은 부정형 표시얼룩의 예이다. 도 13에서, 횡방향을 따라 부정형 표시얼룩이 제1 내지 제4 보상 적용면들로 분할되었고 횡방향에서의 휘도 변화가 대략 우측의 그래프와 같다면, 보상 적용면들 각각에서 계조별로 최적화된 보상값은 아래의 표 4와 같다.
제1 보상 적용면 제2 보상 적용면 제3 보상 적용면 제4 보상 적용면
G30~G80 1 3 3 1
G81~G150 5 8 8 5
G151~G250 7 9 9 7
도 10 내지 도 13의 부정형 표시얼룩은 동일 계조에서 정상 표시면에 비하여 휘도가 낮기 때문에 표 1 내지 4 내의 보상값은 보상 적용면에 표시될 디지털 비디오 데이터에 가산되어 디지털 비디오 데이터의 값을 높인다. 이에 반하여, 동일 계조에서 정상 표시면에 비하여 휘도가 높은 부정형 표시얼룩의 경우에는 분할된 보상 적용면들 각각에 적용되는 보상값은 보상 적용면들에 표시될 디지털 비디오 데이터에 감산되어 디지털 비디오 데이터의 값을 낮춘다. 보상 적용면들에 적용되는 보상값은 표 1 내지 표 4와 같은 정수로 결정될 수 있지만 부정형 표시얼룩의 휘도를 보다 미세하게 보상하기 위하여, 정수+소수 또는, 소수로 결정될 수도 있다.
도 14 내지 도 19는 본 발명의 실시예에 따른 평판표시장치를 나타낸다. 이하에서, 액정표시장치를 중심으로 본 발명의 평판표시장치에 대하여 설명하기로 한다.
도 14를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 데이터라인(146)들과 게이트라인(148)들이 교차하고 그 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(TFT)가 형성된 표시패널(143)과, 표시패널(143)의 표시얼룩에 표시될 디지털 비디오 데이터(Ri/Bi/Gi)를 변조하여 변조된 데이터(Rc/Gc/Bc)를 발생하는 보상회로(145)와, 데이터라인들(146)에 변조된 데이터(Rc/Gc/Bc)를 공급하는 데이터 구동회로(141)와, 게이트라인들(148)에 스캔신호를 순차적으로 공급하는 게이트 구동회로(142)와, 구동회로들(141, 142)을 제어하는 타이밍 컨트롤러(144)를 구비한다.
또한, 본 발명의 실시예에 따른 액정표시장치는 표시패널(143)에 광을 조사하기 위한 백라이트유닛(Back light unit)을 구비한다. 백라이트 유닛은 광원의 위치에 따라 직하형 방식과 에지형 방식 등이 있다. 에지형 백라이트 유닛은 표시패널(143)의 일측 가장자리에 광원을 설치하고, 그 광원으로부터 입사되는 빛을 도광판과 다수의 광학 시트들을 통해 표시패널(143)에 조사한다. 직하형 백라이트 유닛은 표시패널(143)의 바로 아래에 다수의 광원을 배치하고, 그 광원들로부터 입사되는 빛을 확산판과 다수의 광학 시트들을 통해 액정표시패널에 조사한다. 직하형 백라이트 유닛을 채용하면 에지형 백라이트에 비하여 표시면의 휘도를 전체적으로 높일 수 있으나, 표시화상에서 직하형 백라이트유닛의 광원이 밝게 즉, 램프 휘선이 보일 수 있다. 한편, 직하형 백라이트 유닛의 광원은 냉음극형광램프(Cold Cathod Fluorescent Lamp, CCFL), 외부전극 형광램프(External Electrode Fluorescent Lamp, EEFL) 등의 방전관 램프, 또는 발광다이오드(Light Emitting Diode, LED)나 이들의 조합으로 구성된다. 따라서, 램프 휘선은 CCFL, EFFL로 인한 램프 휘선 뿐만 아니라, LED가 밝게 보이는 표시얼룩도 포함한다.
표시패널(143)은 두 장의 기판(TFT 기판, 컬러필터 기판)의 사이에 액정이 주입된다. TFT 기판상에 형성된 데이터라인들(146)과 게이트라인들(148)은 상호 직교한다. 데이터라인들(146)과 게이트라인들(148)의 교차부에 형성된 TFT는 게이트라인(148)으로부터의 스캔신호에 응답하여 데이터라인(146)으로부터의 데이터전압을 액정셀(Clc)의 픽셀전극에 공급한다. 칼라필터 기판 상에는 도시하지 않은 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 공통전극은 액정층을 사이에 두고 픽셀전극과 대향하고 공통전압(Vcom)이 공급된다. 한편, 컬러필터 기판 상에 형성되는 공통전극은 전계 인가 방식에 따라 TFT 기판 상에 형성될 수 있다. TFT 기판과 컬러필터 기판에는 서로 수직한 광투과축을 가지는 편광판이 각각 부착된다.
보상회로(145)는 시스템 인터페이스(System Interface)로부터 입력되는 디지털 비디오 데이터(Ri/Gi/Bi)를 공급받아 표시얼룩에 표시될 디지털 비디오 데이터(Ri/Gi/Bi)를 변조하여 변조된 데이터(Rc/Gc/Bc)를 발생한다. 이 보상회로(145)에 대한 상세한 설명은 후술된다. 여기서, 표시얼룩이란 전술한 바와 같이, 점, 선, 띠, 블럭, 원, 다각형 등 정형적인 형상으로 나타나거나 부정형 형상으로 나타나고 정상 표시면에 비하여 동일 계조에서 휘도가 높게 또는 낮게 보인다. 또한, 표시얼룩은 전술한 램프 휘선으로 인하여 동일계조에서 정상 표시면에 비하여 밝게 보이는 표시얼룩을 포함한다.
타이밍 컨트롤러(144)는 보상회로(145)로부터 공급되는 디지털 비디오 데이터(Rc/Gc/Bc)를 도트 클럭(DCLK)에 맞추어 데이터 구동회로(141)에 공급함과 아울러 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 이용하여 게이트 구동회로(142)를 제어하기 위한 게이트 제어신호(GDC), 데이터 구동회로(141)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다.
데이터 구동회로(141)는 타이밍 컨트롤러(144)의 제어 하에 디지털 비디오 데이터(Rc/Gc/Bc)를 아날로그 감마보상전압(데이터전압)으로 변환하여 데이터라인들(146)에 공급한다.
게이트 구동회로(142)는 표시패널(143)에서 아날로그 데이터전압이 공급될 수평라인을 선택하는 스캔신호를 게이트라인들(148)에 순차적으로 공급한다. 데이터라인들(146)로부터의 데이터전압은 스캔신호에 동기하여 수평라인의 액정셀들(Clc)에 공급된다.
도 15는 본 발명의 실시예에 따른 보상회로(145)를 나타낸다.
도 15를 참조하면, 본 발명의 실시예에 따른 보상회로(145)는 표시패널(143)의 표시얼룩에 대한 위치 데이터들(PD)과 보상 데이터들(CD)이 저장되는 메모리(152)와, 메모리(152)에 저장된 위치데이터들(PD)과 보상 데이터들(CD)을 이용하여 디지털 비디오 데이터(Ri/Gi/Bi)를 변조하여 변조된 데이터(Rc/Gc/Bc)를 발생하는 보상부(151)와, 외부 시스템과의 통신을 위한 인터페이스 회로(154)와, 인터페이스 회로(154)를 경유하여 메모리(152)에 저장될 데이터를 임시 저장하는 레지스터(153)를 구비한다.
메모리(152)는 전술한 바와 같이 EEPROM 및/또는 EDID ROM을 포함하여 표시패널(143)의 표시얼룩에 포함된 픽셀들 각각을 지시하는 위치데이터(PD)와, 표시얼룩의 각 픽셀들별로 할당되고 위치별, 계조별로 최적화된 보상값으로 결정된 보상 데이터들(CD)이 저장된다.
인터페이스 회로(154)는 보상회로(145)와 외부 시스템 간의 통신을 위한 구성으로써 이 인터페이스 회로(154)는 I2C 등의 통신 표준 프로토콜 규격을 만족한다. 메모리(152)에 저장된 위치데이터(PD)들 및 보상 데이터(CD)들은 공정상 변화, 적용 모델간 차이 등과 같은 이유에 의해 갱신이 요구된다. 운용자는 외부 시스템의 데이터 입력장치를 통해 인터페이스 회로(154)에 접속될 수 있다. 따라서, 운용자는 상기와 같이 갱신이 요구되는 상황에서 외부 시스템의 데이터 입력장치와 인터페이스 회로(154)를 통해 메모리(152)에 저장된 데이터를 읽어들이거나 수정할 수 있다. 외부 시스템의 데이터 입력장치는 컴퓨터에 접속된 키보드, 마우스 등의 입력장치, 컴퓨터에 접속된 롬 기록기 등을 포함한다.
레지스터(153)에는 메모리(152)에 저장된 위치데이터(PD) 및 보상 데이터(CD)를 갱신하기 위하여 인터페이스 회로(154)를 통해 전송되는 갱신하고자 하는 위치데이터(UPD) 및 보상 데이터(UCD)가 임시 저장된다.
보상부(151)는 메모리(152)에 저장된 위치데이터(PD) 및 보상 데이터(CD)를 이용하여 표시얼룩에 표시될 디지털 비디오 데이터(Ri/Gi/Bi)를 가감하여 변조된 데이터(Rc/Gc/Bc)를 발생한다.
도 16은 본 발명의 제1 실시예에 따른 보상부(151)를 나타낸다.
도 16을 참조하면, 본 발명의 제1 실시예에 따른 보상부(151)는 위치 판단부(161), 계조 판단부(162R, 162G, 162B), 어드레스 생성부(163R, 163G, 163B), 및 연산기(164R, 164G, 164B)를 구비한다.
위치 판단부(161)는 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 이용하여 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치를 판단하고, 그 판단결과를 어드레스 생성부(163R, 163G, 163B)에 공급한다.
계조 판단부(162R, 162G, 162B)는 디지털 비디오 데이터(Ri/Gi/Bi)의 계조 또는 그 계조가 포함된 계조구간을 판단하고, 그 판단결과를 어드레스 생성부(163R, 163G, 163B)에 공급한다.
어드레스 생성부(163R, 163G, 163B)는 메모리(152R, 152G, 152B)에 저장된 위치데이터, 위치 판단부(161)의 위치 판단결과, 계조 판단부(162R, 162G, 162B)의 계조 판단결과를 이용하여 메모리(152R, 152G, 152B)로부터 보상 데이터(CDR, CDG, CDB)를 읽어내기 위한 리드 어드레스(Read Address)를 생성한다.
메모리(152R, 152G, 152B)는 어드레스 생성부(163R, 163G, 163B)로부터의 리드 어드레스에 저장된 보상 데이터(CDR, CDG, CDB) 즉, 표시얼룩에 표시될 디지털 비디오 데이터(Ri/Gi/Bi)에 대응하는 보상값을 출력한다.
연산기(164R, 164G, 164B)는 디지털 비디오 데이터(Ri/Gi/Bi)에 보상 데이터(CDR, CDG, CDB)를 가산 또는 감산하여 변조된 데이터(Rc/Gc/Bc)를 발생한다. 이 연산기(164R, 164G, 164B)는 가산기, 감산기 이외에도 디지털 비디오 데이터(Ri/Gi/Bi)에 보상 데이터(CDR, CDG, CDB)를 승산하거나 제산하는 승산기 또는 제산기를 포함할 수도 있다.
도 16의 보상부(151)는 보상값이 '1' 이상의 정수로만 결정될 때 적용될 수 있다. 이하의 실시예들에서 설명되는 보상부(151)는 보상값이 '1' 계조 미만의 소수, 또는 '1' 계조보다 큰 정수+소수로 결정될 때 적용될 수 있다.
도 17은 본 발명의 제2 실시예에 따른 보상부(151)를 나타낸다.
도 17을 참조하면, 본 발명의 제2 실시예에 따른 보상부(151)는 제1 변환기(172), 위치 판단부(171), 계조 판단부(173), 어드레스 생성부(174), 연산기(175), 및 제2 변환기(176)를 구비한다.
이러한 보상부(151)는 m 비트의 적색(R) 데이터, m 비트의 녹색(G) 데이터 및 m 비트의 청색(B) 데이터를 포함한 디지털 비디오 데이터(Ri/Gi/Bi)로부터 비트 확장된 n(n은 m보다 큰 정수) 비트의 휘도정보(Yi)와 n 비트의 색차정보(UiVi)를 산출하고, n 비트의 휘도정보(Yi)를 메모리(152Y)에 저장된 제1 보상 데이터(CDY)로 증감하여 변조된 n 비트의 휘도정보(Yc)를 발생한다. 그리고 보상부(151)는 변조된 휘도정보(Yc)와 미보정된 m 비트의 색차정보(UiVi)로부터 m 비트의 변조된 데이터(Rc/Gc/Bc)를 출력한다.
제1 변환기(172)는 디지털 비디오 데이터(Ri/Gi/Bi)를 변수로 하는 아래의 수학식 1 내지 수학식 3을 이용하여 n 비트의 휘도정보(Yi)와 n 비트의 색차정보(Ui/Vi)를 산출한다.
Yi = 0.299Ri + 0.587Gi + 0.114Bi
Ui = -0.147Ri - 0.289Gi + 0.436Bi = 0.492(Bi - Y)
Vi = 0.615Ri - 0.515Gi - 0.140Bi = 0.877(Ri - Y)
위치 판단부(171)는 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 이용하여 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치를 판단하고, 그 판단결과를 어드레스 생성부(174)에 공급한다.
계조 판단부(173)는 제1 변환기(172)로부터의 휘도정보(Yi)에 기초하여 디지털 비디오 데이터(Ri/Gi/Bi)의 계조를 판단하고, 그 판단결과를 어드레스 생성 부(174)에 공급한다.
어드레스 생성부(174)는 메모리(152Y)에 저장된 표시얼룩의 위치데이터, 위치 판단부(171)의 위치 판단결과, 및 계조 판단부(173)의 계조 판단결과로부터 공급되는 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치 및 계조 정보를 이용하여 메모리(152Y)로부터 보상 데이터(CDY)를 읽어내기 위한 리드 어드레스(Read Address)를 생성한다.
연산기(175)는 제1 변환기(172)로부터의 n 비트 휘도정보(Yi)에 메모리(152Y)로부터의 보상 데이터(CDY)를 가산 또는 감산하여 표시얼룩에 표시될 입력데이터(Ri/Gi/Bi)의 휘도를 변조한다. 여기서, 연산기(175)는 가산기, 감산기 이외에도 n 비트 휘도 정보(Yi)에 보상 데이터를 승산하거나 제산하는 승산기 또는 제산기를 포함할 수도 있다.
제2 변환기(176)는 연산기(175)로부터의 변조된 휘도정보(Yc)와 제1 변환기(172)로부터의 색차정보(UiVi)를 변수로 하는 아래의 수학식 4 내지 수학식 6을 이용하여 m 비트의 변조된 데이터(Rc/Gc/Bc)를 산출한다.
Rm = Yc + 1.140Vi
Gm = Yc - 0.395Ui - 0.581Vi
Bm = Yc + 2.032Ui
이러한 보상부(151)는 비트수가 확장되어 더 세분화된 계조정보를 포함하는 n 비트의 휘도정보(Yi)를 보상 데이터로 증감함으로써 입력데이터(Ri/Gi/Bi)의 표시얼룩에 표시될 휘도를 미세하게 조정할 수 있다.
도 18은 본 발명의 제3 실시예에 따른 보상부(151)를 나타낸다.
도 18을 참조하면, 본 발명의 제3 실시예에 따른 보상부(151)는 위치 판단부(181), 계조 판단부(182R, 182G, 182B), 어드레스 생성부(183R, 183G, 183B) 및 FRC 제어부(184R, 184G, 184B)를 구비한다.
이러한 보상부(151)는 프레임 레이트 컨트롤을 이용하여 표시얼룩에 표시될 디지털 비디오 데이터(Ri/Gi/Bi)에 가산 또는 감산되는 보상값을 시간적, 공간적으로 확산하여 '1'계조 미만의 소수 계조만큼 디지털 비디오 데이터(Ri/Gi/Bi)의 계조값을 변조할 수 있다.
위치 판단부(181)는 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 이용하여 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치를 판단하고, 그 판단결과를 어드레스 생성부(183R, 183G, 183B)에 공급한다.
계조 판단부(182R, 182G, 182B)는 디지털 비디오 데이터(Ri/Gi/Bi)의 계조를 판단하고, 그 판단결과를 어드레스 생성부(183R, 183G, 183B)에 공급한다.
어드레스 생성부(183R, 183G, 183B)는 메모리(152R, 152G, 152B)에 저장된 표시얼룩의 위치데이터, 위치 판단부(181)의 위치 판단결과 및 계조 판단부(182R, 182G, 182B)의 계조 판단결과에 근거하여 메모리(152R, 152G, 152B)로부터 보상 데이터(CDR, CDG, CDB)를 읽어내기 위한 리드 어드레스(Read Address)를 생성한다.
메모리(152R, 152G, 152B)는 어드레스 생성부(183R, 183G, 183B)로부터의 리드 어드레스에 대응하는 보상 데이터(CDR, CDG, CDB)를 출력한다.
FRC 제어부(184R, 184G, 184B)에는 '1' 계조 미만의 보상값들 각각을 표현하기 위한 다수의 디더패턴들이 저장되어 있다. FRC 제어부(184R, 184G, 184B)는 미리 저장된 디더패턴들의 보상픽셀들에 대응하는 디지털 비디오 데이터들(Ri/Gi/Bi) 각각에 '1'을 가산 또는 감산하고, 디더패턴들의 비보상픽셀들에 대응하는 디지털 비디오 데이터들(Ri/Gi/Bi)에 '0'을 가산하여 '1' 계조 미만의 계조값으로 디지털 비디오 데이터(Ri/Gi/Bi)를 증감시킨다. 예컨대, FRC 제어부(184R, 184G, 184B)는 8 픽셀× 8 픽셀에 표시될 디지털 비디오 데이터들(Ri/Gi/Bi)에 '3/8(=0.375)'을 가산한다면, 8 픽셀× 8 픽셀 크기를 가지며 보상값 '3/8'을 표현하는 디더패턴으로 그 디지털 비디오 데이터들(Ri/Gi/Bi)을 가산한다. 그리고 FRC 제어부(184R, 184G, 184B)는 8 픽셀× 8 픽셀에 표시될 디지털 비디오 데이터들(Ri/Gi/Bi)에 '3+3/8(=0.375)'을 가산한다면, 그 디지털 비디오 데이터들(Ri/Gi/Bi) 각각에 '1'을 더함과 아울러, 상기 3/8 디더패턴 내의 보상픽셀들에 대응하는 디지털 비디오 데이터들(Ri/Gi/Bi)에 '1'을 가산한다. 이러한 FRC 제어부(184R, 184G, 184B)는 적색 데이터를 보정하기 위한 제1 FRC 제어부(184R), 녹색 데이터를 보정하기 위한 제2 FRC 제어부(184G), 및 청색 데이터를 보정하기 위한 제3 FRC 제어부(184B)를 포함한다.
도 19는 제1 FRC 제어부(184R)를 상세히 나타낸다.
도 19를 참조하면, 제1 FRC 제어부(184R)는 보상값 판정부(192), 프레임 수 감지부(191) 및 연산기(193)를 구비한다.
프레임수 감지부(191)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 카운트하여 프레임 수를 감지한다. 예를 들어, 프레임 수 감지부(191)는 수직 동기신호(Vsync)를 카운트하여 프레임 수를 감지할 수 있다.
보상값 판정부(192)는 메모리(152R)로부터의 R 보상 데이터(CDR)의 보상값을 판정하고, 그 보상값을 현재 프레임기간에 선택된 디더패턴의 보상픽셀들과 디더패턴의 반복주기에 대응하는 프레임수로 나누어진 FRC 데이터(FD)를 발생한다. 이 보상값 판정부(192)는 미리 저장된 다수의 디더패턴들을 프레임기간에 자동 대응시켜 보상값을 시간적, 공간적으로 자동 분산하는 프로그램에 따라 보상값을 분산시킨다. 예컨대, 보상값 판정부(192)는 2진 데이터로 표현되는 R 보상 데이터(CDR)가 '000'이면 0 계조, '001'이면 1/8 계조, '010'이면 2/8 계조, '011'이면 3/8 계조, '100'이면 4/8 계조, '101'이면 5/8 계조, '110'이면 6/8 계조, '111'이면 7/8 계조에 대한 보상값으로 인식하도록 미리 프로그래밍되어 있고, 그 보상값을 표현하기 위한 디더패턴을 자동 선택한다.
연산기(193)는 표시얼룩에 공급될 R 디지털 비디오 데이터(Ri)를 FRC 데이터(FD)로 증감하여 변조된 R 디지털 비디오 데이터(Rc)를 발생한다.
제2 및 제3 FRC 제어부(184G, 184B)는 제1 FRC 제어부(184R)와 실질적으로 동일한 회로구성을 가진다. 따라서, 제2 및 제3 FRC 제어부(184G, 184B)에 대한 상세한 설명은 생략한다.
도 20은 보상값 '1/8'을 표현하기 위한 1/8 디더패턴, 보상값 '2/8'을 표현하기 위한 2/8 디더패턴, 보상값 '3/8'을 표현하기 위한 3/8 디더패턴, 보상값 '4/8'을 표현하기 위한 4/8 디더패턴, 보상값 '5/8'를 표현하기 위한 5/8 디더패턴, 보상값 '6/8'을 표현하기 위한 6/8 디더패턴, 및 보상값 '7/8'을 표현하기 위한 7/8 디더패턴을 보여 준다.
각각의 디더패턴에서 붉은 색으로 표시된 부분은 디지털 비디오 데이터(DDC(RGB))에 '1'이 가산되는 보상픽셀을 의미하며, 4 픽셀×8 픽셀 크기의 각 디더패턴 내에서 보상픽셀의 수에 따라 보상값이 결정되고, 그 보상픽셀들의 위치는 보상값이 적용되는 픽셀의 반복주기를 낮추기 위하여 매 프레임기간마다 바뀐다. 또한, 동일한 디더패턴은 8 프레임 주기로 적용된다.
도 20에서 알 수 있는 바, 1/8 디더패턴은 4×8(=32) 개의 픽셀들 중에서 '1'이 가산되는 보상픽셀의 개수가 4개로 지정되어 보상값 '1/8'을 표현한다. 2/8 디더패턴은 4×8(=32) 개의 픽셀들 중에서 '1'이 가산되는 보상픽셀의 개수가 8개로 지정되어 보상값 '1/8'을 표현한다. 3/8 디더패턴은 4×8(=32) 개의 픽셀들 중에서 '1'이 가산되는 보상픽셀의 개수가 12개로 지정되어 보상값 '3/8'을 표현한다. 4/8 디더패턴은 4×8(=32) 개의 픽셀들 중에서 '1'이 가산되는 보상픽셀의 개수가 16개로 지정되어 보상값 '4/8'를 표현한다. 5/8 디더패턴은 4×8(=32) 개의 픽셀들 중에서 '1'이 가산되는 보상픽셀의 개수가 20개로 지정되어 보상값 '5/8'를 표현한다. 6/8 디더패턴은 4×8(=32) 개의 픽셀들 중에서 '1'이 가산되는 보상픽셀의 개수가 24개로 지정되어 보상값 '6/8'을 표현한다. 그리고 7/8 디더패턴은 4 ×8(=32) 개의 픽셀들 중에서 '1'이 가산되는 보상픽셀의 개수가 28개로 지정되어 보상값 '7/8'을 표현한다.
한편, 본 발명의 프레임 레이트 콘트롤에서는 도 20에 도시된 디더패턴들 이외에도 공지의 어떠한 디더패턴들도 이용할 수 있다.
도 21은 부정형 표시얼룩에 적용되는 디더패턴의 일예를 도식적으로 보여 준다.
본 발명의 실시예에 따른 평판표시장치는 액정표시장치 이외에도 다른 평판표시장치에 적용될 수 있음은 물론이다. 예컨대, 표시패널(143)은 전계 방출 표시소자, 플라즈마 디스플레이 패널 및 유기발광다이오드 표시소자 등으로 대신될 수 있다.
상술한 바와 같이, 본 발명에 따른 평판표시장치의 화질제어 방법은 표시얼룩의 탐색 프로그램의 알고리즘을 이용하여 표시얼룩을 자동적으로 분석하고 그 분석결과에 기초하여 상기 부정형 표시얼룩의 휘도를 보상할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (7)

  1. 평판표시패널 상에서 보이는 표시얼룩의 휘도를 종방향과 횡방향 각각에서 측정하는 단계;
    상기 측정 결과 상기 종방향과 상기 횡방향 중에서 휘도변화가 방향을 따라 소정의 간격으로 상기 표시얼룩을 가상적으로 분할하는 단계;
    상기 분할된 표시얼룩들의 분할 경계선과 상기 표시얼룩의 에지가 만나는 에지점들을 검출하는 단계;
    상기 표시얼룩 내에서 상기 에지점들과 상기 분할 경계선들에 의해 정의되는 다수의 보상 적용면들 각각에 적용되는 보상값들을 결정하는 단계; 및
    상기 보상 적용면들에 표시될 디지털 비디오 데이터들을 상기 보상값들로 조정하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 화질제어 방법.
  2. 제 1 항에 있어서,
    상기 표시얼룩은,
    동일 계조에서 정상 표시면에 비하여 휘도가 다르게 보이는 것을 특징으로 하는 평판표시장치의 화질제어 방법.
  3. 제 2 항에 있어서,
    상기 표시얼룩은,
    상기 정상 표시면에 비하여 휘도가 낮은 표시얼룩, 상기 정상 표시면에 비하여 휘도가 높은 표시얼룩, 상기 정상 표시면에 비하여 휘도가 높은 램프 휘선을 포함하는 것을 특징으로 하는 평판표시장치의 화질제어 방법.
  4. 제 3 항에 있어서,
    상기 보상값은 상기 디지털 비디오 데이터의 계조값과 상기 표시얼룩의 픽셀 위치에 따라 다른 것을 특징으로 하는 평판표시장치의 화질제어 방법.
  5. 제 4 항에 있어서,
    상기 보상값은,
    상기 정상 표시면에 비하여 휘도가 낮은 표시얼룩에 가산되고;
    상기 정상 표시면에 비하여 휘도가 높은 표시얼룩, 및 상기 정상 표시면에 비하여 휘도가 높은 램프 휘선에 감산되는 것을 특징으로 하는 평판표시장치의 화질제어 방법.
  6. 제 5 항에 있어서,
    상기 보상값은 상기 표시얼룩의 각 픽셀 위치를 지시하는 위치 정보와 함께 데이터의 갱신이 가능한 휘발성 메모리에 저장되는 것을 특징으로 하는 평판표시장치의 화질제어 방법.
  7. 제 6 항에 있어서,
    상기 디지털 비디오 데이터들을 상기 보상값들로 조정하는 단계는,
    상기 위치 정보에 근거하여 상기 디지털 비디오 데이터들의 표시위치를 판단하는 단계; 및
    상기 표시얼룩에 표시될 디지털 비디오 데이터들을 선택하여 상기 보상값으로 상기 디지털 비디오 데이터들만을 선별적으로 변조하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 화질제어 방법.
KR1020060071381A 2006-07-28 2006-07-28 평판표시장치의 화질제어 방법 KR101182324B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060071381A KR101182324B1 (ko) 2006-07-28 2006-07-28 평판표시장치의 화질제어 방법
CNB2007101268883A CN100545902C (zh) 2006-07-28 2007-06-29 用于控制平板显示器中的图像质量的方法
US11/881,736 US7932917B2 (en) 2006-07-28 2007-07-27 Method of controlling picture quality in flat panel display for compensating brightness of a display stain of indeterminate shape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060071381A KR101182324B1 (ko) 2006-07-28 2006-07-28 평판표시장치의 화질제어 방법

Publications (2)

Publication Number Publication Date
KR20080010819A KR20080010819A (ko) 2008-01-31
KR101182324B1 true KR101182324B1 (ko) 2012-09-20

Family

ID=39022749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060071381A KR101182324B1 (ko) 2006-07-28 2006-07-28 평판표시장치의 화질제어 방법

Country Status (3)

Country Link
US (1) US7932917B2 (ko)
KR (1) KR101182324B1 (ko)
CN (1) CN100545902C (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8391585B2 (en) * 2006-12-28 2013-03-05 Sharp Kabushiki Kaisha Defect detecting device, defect detecting method, image sensor device, image sensor module, defect detecting program, and computer-readable recording medium
KR101319341B1 (ko) * 2008-08-26 2013-10-16 엘지디스플레이 주식회사 영상 표시 장치의 결함 보상 영역 생성 방법
KR101385476B1 (ko) * 2008-08-26 2014-04-29 엘지디스플레이 주식회사 표시 결함을 보상하기 위한 영상 표시 장치
KR101537415B1 (ko) * 2009-02-24 2015-07-17 엘지디스플레이 주식회사 액정표시장치
KR101108171B1 (ko) * 2010-03-16 2012-01-31 삼성모바일디스플레이주식회사 평판 표시 장치 및 그 암점 보상방법
CN101800022B (zh) * 2010-03-17 2012-01-11 福州大学 基于子行驱动技术场致发射显示的低灰度增强方法
US9062439B2 (en) * 2010-08-10 2015-06-23 Saydoeasy Co., Ltd. Temperature displaying device for faucet
KR101784216B1 (ko) * 2011-02-14 2017-10-12 삼성디스플레이 주식회사 보상 테이블 생성 시스템, 휘도 보상 테이블을 갖는 표시 장치 및 보상 테이블 생성방법
CN102915172B (zh) * 2011-08-03 2017-02-08 中兴通讯股份有限公司 一种管理显示屏的方法及装置
CN102681775A (zh) * 2012-04-13 2012-09-19 中兴通讯股份有限公司 一种显示区域控制方法、系统及移动终端
US9001097B2 (en) 2012-06-08 2015-04-07 Apple Inc. Systems and methods for reducing or eliminating mura artifact using image feedback
US8928758B2 (en) * 2012-06-18 2015-01-06 Electronic Warfare Associates, Inc. Imaging data correction system and method
US9740046B2 (en) * 2013-11-12 2017-08-22 Nvidia Corporation Method and apparatus to provide a lower power user interface on an LCD panel through localized backlight control
US9898998B2 (en) 2013-11-28 2018-02-20 Samsung Electronics Co., Ltd. Apparatus and method for generating correction data, and image quality correction system thereof
KR102255299B1 (ko) * 2014-11-03 2021-05-24 엘지디스플레이 주식회사 타이밍 컨트롤러, 표시장치 및 구동방법
CN105549240B (zh) * 2016-03-11 2018-09-21 京东方科技集团股份有限公司 液晶显示器件的水波纹等级的测量方法和装置
CN110088828A (zh) * 2016-10-26 2019-08-02 堺显示器制品株式会社 校正系统
CN107564446A (zh) * 2017-09-30 2018-01-09 深圳市华星光电半导体显示技术有限公司 一种面板点灯机、面板点灯测试系统及测试方法
KR102423637B1 (ko) * 2017-10-27 2022-07-22 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
CN108550341B (zh) * 2018-05-31 2021-01-15 联想(北京)有限公司 一种显示设备及显示方法
CN113362781A (zh) * 2021-06-23 2021-09-07 合肥维信诺科技有限公司 显示面板的亮度补偿方法及亮度补偿系统
KR20230143211A (ko) * 2022-04-01 2023-10-12 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09101236A (ja) * 1995-10-04 1997-04-15 Hitachi Ltd 表示欠陥検査装置および表示欠陥検査方法
JP2003028757A (ja) * 2001-07-18 2003-01-29 Advanced Display Inc 画像表示ムラ検出方法
KR20030049706A (ko) * 2001-12-17 2003-06-25 삼성전자주식회사 액정 표시 장치의 구동 장치 및 구동 방법
JP2004045353A (ja) * 2002-07-16 2004-02-12 Dainippon Printing Co Ltd カラー周期性パターンのムラ検査装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH055709A (ja) * 1991-06-27 1993-01-14 Matsushita Electric Ind Co Ltd 画面検査装置
US5764209A (en) * 1992-03-16 1998-06-09 Photon Dynamics, Inc. Flat panel display inspection system
US5917935A (en) * 1995-06-13 1999-06-29 Photon Dynamics, Inc. Mura detection apparatus and method
US6208327B1 (en) * 1998-07-31 2001-03-27 International Business Machines Corporation Camouflage of imaged post spacers and compensation of pixels that depart from nominal operating conditions by luminance diffusion
JP3468755B2 (ja) * 2001-03-05 2003-11-17 石川島播磨重工業株式会社 液晶駆動基板の検査装置
JP3431075B2 (ja) * 2001-08-27 2003-07-28 科学技術振興事業団 液晶ディスプレイパネルムラの分類処理方法、その装置及びプログラム
KR100422295B1 (ko) * 2002-05-18 2004-03-11 엘지.필립스 엘시디 주식회사 디스플레이 장치의 화질 분석 방법 및 시스템
JP3944439B2 (ja) * 2002-09-26 2007-07-11 株式会社日立ハイテクノロジーズ 電子線を用いた検査方法および検査装置
US20060007196A1 (en) * 2004-06-04 2006-01-12 Han-Ping Chen Panel display control and adjustment
JP4622425B2 (ja) * 2004-09-29 2011-02-02 セイコーエプソン株式会社 表示制御装置及び方法
US20060164407A1 (en) * 2005-01-21 2006-07-27 Eastman Kodak Company Method and apparatus for defect correction in a display
US7948506B2 (en) * 2005-11-15 2011-05-24 Global Oled Technology Llc Method and apparatus for defect correction in a display

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09101236A (ja) * 1995-10-04 1997-04-15 Hitachi Ltd 表示欠陥検査装置および表示欠陥検査方法
JP2003028757A (ja) * 2001-07-18 2003-01-29 Advanced Display Inc 画像表示ムラ検出方法
KR20030049706A (ko) * 2001-12-17 2003-06-25 삼성전자주식회사 액정 표시 장치의 구동 장치 및 구동 방법
JP2004045353A (ja) * 2002-07-16 2004-02-12 Dainippon Printing Co Ltd カラー周期性パターンのムラ検査装置

Also Published As

Publication number Publication date
KR20080010819A (ko) 2008-01-31
US20080049051A1 (en) 2008-02-28
US7932917B2 (en) 2011-04-26
CN101114438A (zh) 2008-01-30
CN100545902C (zh) 2009-09-30

Similar Documents

Publication Publication Date Title
KR101182324B1 (ko) 평판표시장치의 화질제어 방법
KR101201314B1 (ko) 평판표시장치의 제조방법 및 장치
KR101127829B1 (ko) 평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및화질 제어방법
KR101264718B1 (ko) 평판표시장치의 표시결함 보상방법 및 장치
KR101127843B1 (ko) 평판표시장치 및 그 화질제어방법
KR101136286B1 (ko) 평판표시장치 및 그 화질제어방법
KR101323457B1 (ko) 평판표시장치의 표시결함 보상방법 및 장치
KR101232178B1 (ko) 평판표시장치의 표시결함 보상방법 및 장치
JP2007122009A (ja) 平板表示装置及びその画質制御方法
KR101286515B1 (ko) 평판표시장치의 가로선 보상방법 및 장치
KR101274691B1 (ko) 평판표시장치의 표시결함 보상방법
KR101213859B1 (ko) 평판표시장치의 데이터 보상방법 및 장치
KR101346980B1 (ko) 평판표시장치의 흑선 보상방법 및 장치
KR101286537B1 (ko) 표시 결함을 보상하기 위한 영상 표시 장치
KR101232177B1 (ko) 평판표시장치의 선 결함 보상방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 7