KR101319341B1 - 영상 표시 장치의 결함 보상 영역 생성 방법 - Google Patents

영상 표시 장치의 결함 보상 영역 생성 방법 Download PDF

Info

Publication number
KR101319341B1
KR101319341B1 KR1020080083299A KR20080083299A KR101319341B1 KR 101319341 B1 KR101319341 B1 KR 101319341B1 KR 1020080083299 A KR1020080083299 A KR 1020080083299A KR 20080083299 A KR20080083299 A KR 20080083299A KR 101319341 B1 KR101319341 B1 KR 101319341B1
Authority
KR
South Korea
Prior art keywords
compensation
regions
defect
region
area
Prior art date
Application number
KR1020080083299A
Other languages
English (en)
Other versions
KR20100024636A (ko
Inventor
김혜진
박주성
황종희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080083299A priority Critical patent/KR101319341B1/ko
Priority to CN2008101835281A priority patent/CN101661171B/zh
Priority to TW097149381A priority patent/TWI405174B/zh
Priority to US12/318,267 priority patent/US8085278B2/en
Publication of KR20100024636A publication Critical patent/KR20100024636A/ko
Application granted granted Critical
Publication of KR101319341B1 publication Critical patent/KR101319341B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 부정형 결함 영역에 대한 보상 영역을 설정하는 방법에 관한 것으로, 부정형 표시 결함을 검출하는 단계와; 검출된 부정형 결함 영역의 가로 폭을 설정하는 단계와; 상기 설정된 가로 폭에 따라 상기 부정형 결함 영역을 가로 방향으로 분할하는 다수의 가이드 라인을 생성하는 단계와; 상기 다수의 가이드 라인 사이의 공간마다 상기 부정형 결함 영역에 대한 상하측 경계선을 설정하여 상기 다수의 가이드 라인과 상기 상하측 경계선으로 이루어진 다수의 주보상 영역을 생성하는 단계와; 상기 다수의 주보상 영역의 상하좌우 측에 상기 다수의 가이드 라인의 간격을 유지하는 다수의 상하좌우 보조 보상 영역을 생성하는 단계를 포함한다.
부정형 결함, 주보상 영역, 보조 보상 영역, 가이드 라인

Description

영상 표시 장치의 결함 보상 영역 생성 방법{METHOD OF GENERATING COMPENSATION REGION FOR COMPENSATING DEFECT OF IMAGE DISPLAY DEVICE}
본 발명은 영상 표시 장치에 관한 것으로, 특히 부정형 표시 결함의 종류에 관계없이 동일한 알고리즘을 적용하여 보상 영역을 생성할 수 있는 영상 표시 장치의 결함 보상 영역 생성 방법에 관한 것이다.
최근 영상 표시 장치로는 액정 표시 장치(Liquid Crystal Display; LCD), 플라즈마 디스플레이 패널(Plasma Dispaly Panel; PDP), 유기 발광 다이오드(Organic Light Emitting Diode; OLED) 표시 장치 등과 같은 평판 표시 장치가 주로 이용된다.
영상 표시 장치는 영상을 표시하는 표시 패널을 완성한 다음 표시 결함을 검출하는 검사 공정을 거치게 된다. 검사 공정에서 표시 결함이 검출된 표시 패널은 결함 부분에 대한 리페어 공정을 거치기도 하지만, 리페어 공정으로도 해결할 수 없는 표시 결함이 존재하고 있다.
표시 결함은 주로 박막 패턴 형성 공정에서 이용되는 노광 장비의 멀티 노광시 중첩 노광과 멀티렌즈들의 수차 등으로 인한 노광량 편차에서 기인한다. 노광량 편차에 의해 박막 패턴의 폭이 가변되어서 박막 트랜지스터의 기생 용량 편차, 셀갭을 유지하는 컬럼 스페이서의 높이 편차, 신호 라인들 간의 기생 용량 편차 등이 발생되고, 이 편차들은 휘도 편차를 유발하여 세로선 또는 가로선 형태의 정형 표시 결함이 표시될 수 있다. 또한, 슬림화를 위해 액정 패널과 백라이트 유닛의 간격이 감소되면서 광 확산 경로가 부족하여서 다수의 램프 위치에 대응하는 가로선 형태의 정형 표시 결함이 표시될 수 있다. 표시 결함은 상기 정형 표시 결함 뿐만 아니라, 이물질 유입이나 핀홀(Pinhole) 등과 같은 공정 불량의 이유로 불규칙한 부정형 형태로 표시될 수 있다. 정형 및 부정형 표시 결함은 공정기술의 개선을 통해서도 해결되지 못하므로, 최근에는 데이터 보상 방법을 이용하여 표시 결함 영역의 휘도를 보상하는 방법이 고려되고 있다.
데이터 보상 방법으로 표시 결함 영역의 휘도를 보상하기 위하여, 검사 과정에서 검출된 표시 결함 영역에 대한 보상 영역을 적절하게 설정하고, 보상 영역과 비보상 영역(즉, 정상 영역)과의 휘도차를 고려하여 보상 데이터를 적절하게 설정하는 작업이 필요하다.
그런데, 정형 결함 영역에 비하여 부정형 결함 영역은 형상이 다양하므로 부정형 결함 영역에 대한 보상 영역의 위치 정보, 즉 좌표 정보를 설정하는 작업이 어려운 문제점이 있다. 예를 들면, 마우스 클릭으로 부정형 결함 영역의 경계를 따라 경계 좌표를 추출하는 방법은 설정해야 하는 좌표가 많고 부정형 결함 영역의 형상에 따라 좌표 정보를 설정하는 작업 내용이 달라지기 때문에, 작업이 복잡하고 시간이 많이 걸리는 문제점이 있다. 또한, 부정형 결함 영역의 경계 좌표를 설정 하는 방법에 대한 기준이 없기 때문에 작업자에 따라 보상 영역이 다르게 설정되어서 결함 영역과 보상 영역과의 정합성이 떨어지는 문제점이 있다.
또한, 정형 결함 영역에 비하여 부정형 결함 영역은 많은 좌표 정보를 필요로 한다. 이에 따라, 부정형 결함 영역과 정형 결함 영역에 대한 좌표 정보를 메모리의 서로 다른 공간에 각각 저장하는 경우 메모리의 용량이 증가하는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 부정형 결함 영역에 대한 보상 영역을 설정하는 방법을 부정형 결함의 종류에 관계없이 공용화 및 단순화할 수 있는 영상 표시 장치의 보상 영역 설정 방법을 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 메모리의 용량을 감소시킬 수 있는 영상 표시 장치의 보상 영역 설정 방법을 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명의 실시 예에 따른 영상 표시 장치의 보상 영역 설정 방법은 부정형 표시 결함을 검출하는 단계와; 검출된 부정형 결함 영역의 가로 폭을 설정하는 단계와; 상기 설정된 가로 폭에 따라 상기 부정형 결함 영역을 가로 방향으로 분할하는 다수의 가이드 라인을 자동 생성하는 단계와; 상기 다수의 가이드 라인 사이의 공간마다 상기 부정형 결함 영역에 대한 상하측 경계선을 설정하여 상기 다수의 가이드 라인과 상기 상하측 경계선으로 이루어진 다수의 주보상 영역을 생성하는 단계와; 상기 다수의 주보상 영역의 상하좌우 측에 상기 다수의 가이드 라인의 간격을 유지하는 다수의 상하좌우 보조 보상 영역을 자동 생성하는 단계를 포함한다.
상기 다수의 가이드 라인은 상기 부정형 결함 영역의 가로 폭을 미리 설정된 분할 수로 나누어서 산출된 일정한 간격을 갖고, 상기 다수의 상하측 보조 보상 영역 각각의 세로 비율은, 상기 가이드 라인이 동일한 주보상 영역의 세로 비율에 따 라 변경된다.
상기 다수의 주보상 영역이 생성되면, 상기 다수의 가이드 라인이 각각 지시하는 가로 화소 좌표와, 상기 주보상 영역의 상하 경계선이 각각 지시하는 세로 화소 좌표를 저장한다.
상기 다수의 상측 보조 보상 영역이 생성되면, 상기 상측 보조 보상 영역의 상측 경계선이 각각 지시하는 세로 화소 좌표만 저장하고, 상기 다수의 주보상 영역의 가로 화소 좌표와, 상측 경계선의 세로 화소 좌표를 공유한다.
상기 다수의 하측 보조 보상 영역이 생성되면, 상기 다수의 주보상 영역과 독립적으로, 상기 다수의 가이드 라인이 각각 지시하는 가로 화소 좌표와, 상기 하측 보조 보상 영역의 상하 경계선이 각각 지시하는 세로 화소 좌표를 저장한다.
상기 좌측 및 우측 보조 보상 영역이 생성되면, 상기 좌측 보조 보상 영역의 좌측 경계선이 지시하는 가로 화소 좌표와, 상기 우측 보조 보상 영역의 우측 경계선이 지시하는 가로 화소 좌표만 저장하고, 상기 좌측 및 우측 주보상 영역의 상측 경계선의 세로 화소 좌표를 공유한다.
본 발명에 따른 영상 표시 장치의 보상 영역 설정 방법은 결함 영역의 가로 폭과 간격 산출을 통해 보상 영역을 자동으로 설정하는 정규화된 가이드 라인을 제시함으로써 부정형 결함의 보상 영역을 설정하는 작업을 단순화할 수 있고, 부정형 결함의 종류에 관계없이 공용화될 수 있으며, 작업자가 부정형 결함의 경계를 용이하게 판단할 수 있다. 따라서, 부정형 결함 영역의 보상 영역을 설정하는 작업 시 간이 단축되어서 생산성이 향상되고, 표시 결함 영역을 정확하게 보상하여 화질을 향상시킬 수 있다.
또한, 본 발명에 따른 영상 표시 장치의 보상 영역 설정 방법은 부정형 결함의 보상 영역에 대한 위치 정보의 변수와, 정형 결함의 보상 영역에 대한 위치 정보 변수를 통일하여 1개의 부정형 결함에 대한 보상 영역들의 위치 정보를 저장하는 공간에 2개의 정형 결함 영역에 대한 보상 영역들의 위치 정보를 저장할 수 있다. 이 결과, 부정형/정형 결함의 구분없이 메모리를 공용하면서도 부정형 결함의 보상 영역들과 정형 결함의 보상 영역들이 위치 정보를 저장하는 공간을 공유함으로써 부정형 결함 및 정형 결함의 보상 영역에 대한 위치 정보를 각각 다른 주소 또는 별개의 메모리에 저장하는 경우 보다 메모리의 용량을 감소시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 부정형 결함의 보상 영역을 설정하는 방법을 단계적으로 나타낸 도면이다.
도 1에 도시된 부정형 결함의 보상 영역을 설정 방법은 부정형 결함 영역의 가로 폭을 설정하는 제1 단계(S1)와, 설정된 가로 폭에 따라 부정형 결함 영역을 가로 방향으로 분할하는 다수의 가이드 라인을 자동으로 생성하는 제2 단계(S3)와, 다수의 가이드 라인과 상하측 경계선으로 이루어진 다수의 주보상 영역을 생성하는 제3 단계(S3)와, 주보상 영역의 상하좌우 측에 위치하는 다수의 보조 보상 영역을 자동으로 생성하는 제4 단계(S4)를 포함한다.
제1 단계(S1)에서 검사 장비를 이용하여 영상 표시 장치에 표시되는 부정형 표시 결함 영역의 가로 폭을 산출한다. 작업자가 영상 표시 장치에 표시되는 부정형 결함 영역의 좌측 경계점과 우측 경계점을 각각 클릭하면 검사 장비에서 좌우 경계점 사이의 화소수가 자동으로 산출되어 부정형 결함 영역의 가로 폭으로 설정된다.
제2 단계(S2)에서, 상기 제1 단계(S1)에서 설정된 가로 폭의 크기에 따라 부정형 결함 영역을 가로 방향으로 분할하는 다수의 가이드 라인을 자동으로 생성한다. 상기 제1 단계(S1)에서 설정된 부정형 결함 영역의 가로 폭을 미리 설정된 다수의 주보상 영역의 개수로 나누어서 가이드 라인의 간격을 설정한다. 또한, 가이드 라인의 간격은 각 주보상 영역의 가로 폭에 해당하므로, 보상 회로에서 미세 휘도 보상을 위해 이용되는 디더링 패턴의 균형성을 유지하도록 설정된다. 예를 들어, 디더링 패턴이 4*4 화소 크기를 갖는 경우 각 주보상 영역의 가로 값에 해당하는 가이드 라인의 간격은 4의 배수로 설정될 수 있다. 설정된 간격을 갖는 다수의 가이드 라인이 부정형 결함 영역의 중심을 기준으로 좌측 및 우측에 자동으로 생성된다. 다수의 가이드 라인은 표시 영역의 상측 끝에서 하측 끝까지 이어지는 세로선 형태로 생성된다.
예를 들면, 도 1과 같이 부정형 결함 영역을 10개의 주보상 영역으로 분할한 경우, 부정형 결함 영역의 가로 폭을 10개로 나누어서 가이드 라인의 간격을 8 화소로 설정하면, 8 화소 간격을 갖는 11개의 가이드 라인이 부정형 결함 영역의 중심을 기준으로 좌측 및 우측에 자동으로 생성된다.
제3 단계(S3)에서 가이드 라인 사이의 공간마다 부정형 결함 영역의 상측 및 하측 경계선을 설정하여 가이드 라인과 상하 경계선으로 이루어진 다수의 주보상 영역을 설정한다. 작업자가 가이드 라인 사이의 공간마다 부정형 결함 영역의 상측 경계점과 하측 경계점을 각각 클릭함으로써 주보상 영역 각각의 상하측 경계선이 생성된다. 이 결과, 가이드 라인과 상하 경계선으로 이루어진 다수의 주보상 영역이 설정된다. 다수의 주보상 영역 각각의 X 좌표는 좌우측 가이드 라인에 해당하는 가로 방향의 화소 위치로 설정되고, Y 좌표는 상하측 경계선에 해당하는 세로 방향의 화소 위치로 설정된다.
제4 단계(S4)에서 주보상 영역의 상하좌우 측에 다수의 보조 보상 영역을 설정한다. 검사자가 부정형 결함 영역의 산포 정도에 따라 상하측 보조 보상 영역에 대한 세로 비율을 설정하면, 주보상 영역의 세로 길이의 비율에 따라 가이드 라인 사이의 공간마다 상측 보조 영역의 상측 경계선과, 하측 보조 영역의 하측 경계선이 자동으로 생성됨으로써 상하측 보조 보상 영역이 자동으로 생성된다. 상하측 보조 보상 영역은 해당 주보상 영역과 X 좌표는 동일하고, 각 보조 보상 영역의 세로 화소 수에 따라 Y 좌표가 다르게 설정된다. 이때, 디더링 패턴의 균형성을 유지하기 위하여, 디더링 패턴이 4*4 화소 크기를 갖는 경우 상하측 보조 보상 영역의 세로 비율은 4의 배수로 설정되고, 해당 주보상 영역의 세로 비율이 클 수록 상하측 보조 보상 영역의 세로 비율은 4의 배수로 확장될 수 있다. 또한, 주보상 영역의 좌측 및 우측에 양끝의 주보상 영역과 동일한 크기를 갖는 좌우 보상 영역(미도시)이 자동으로 생성된다. 좌우측 보조 보상 영역은 인접한 주보상 영역과 Y 좌표가 동일하고, 주보상 영역의 양끝 X 좌표로부터 가이드 라인의 간격을 두고 X 좌 표가 설정된다.
이와 같이, 본 발명에 따른 부정형 결함의 보상 영역 설정 방법은 영상 표시 장치의 검사 공정에서 부정형 표시 결함이 검출되면, 부정형 결함 영역의 종류에 관계없이 전술한 상기 제1 내지 제4 단계를 수행하여 부정형 결함에 대한 다수의 주보상 영역과, 다수의 보조 보상 영역을 용이하게 설정할 수 있다. 특히, 부정형 결함 영역의 가로 폭과 분할 간격의 산출을 통해 부정형 결함 영역을 가로 방향으로 분할하는 다수의 가이드 라인이 자동으로 생성되므로 부정형 결함 영역의 경계를 설정하기가 용이하고, 검사자에 관계없이 일정한 형태의 주보상 영역이 생성되도록 유도할 수 있다. 또한, 주보상 영역의 상하좌우 측에 보조 보상 영역이 자동으로 생성되므로 작업 내용 및 단계가 단순화되고 작업 시간이 단축될 수 있다. 또한, 부정형 결함 영역의 종류에 관계없이 동일한 알고리즘이 적용되므로 공용화가 가능하다.
그리고, 본 발명에 따른 부정형 결함의 보상 영역 설정 방법을 통해 설정된 주보상 영역과 보조 보상 영역의 좌표 정보를 메모리에 저장된다. 이때, 메모리의 용량을 감소시키기 위해, 다수의 주보상 영역과 다수의 보조 보상 영역을 설정하는 좌표를 모두 저장하지 않고, 다음과 같이 필요한 x 좌표와 y 좌표를 선별하여 저장할 수 있다.
도 2는 1개의 부정형 결함을 보상하기 위해 설정된 10개의 주보상 영역(M1-M10)과, 10개 주보상 영역의 상하좌우 측에 설정된 22개의 보조 보상 영역(S1-S22)을 예를 들어 나타낸 것이다.
도 2에서 10개의 주보상 영역(M1-M10)과 22개의 보조 보상 영역(S1-S22)을 위치를 각각 설정하기 위해서는 총 57개의 (x,y) 좌표가 필요하다. 그러나, 주보상 영역(M1-M10)과 보조 보상 영역(S1-S22)은 x좌표 또는 y좌표가 동일해서 서로 중복되는 부분이 있다. 따라서, 상측 보조 보상 영역(S1-S10)과 좌우측 보조 보상 영역(S21, S22)에 대해서는 주보상 영역(M1-M10)과 중복되지 않는 x좌표 또는 y좌표만 선택하여 저장한다. 한편, 메모리에서 부정형 결함의 보상 영역의 위치 정보에 할당된 저장 공간을 정형 결함의 보상 영역과도 공유하기 위하여, 하측 보조 보상 영역(S11-S20)에 대해서는 주보상 영역(M1-M10)과 좌표가 중복되더라도 별개로 설정한다. 이 경우, 1개의 부정형 결함 영역에 대한 보상 영역들의 위치 정보를 저장하는 공간에 2개의 정형 결함 영역에 대한 보상 영역들의 위치 정보를 저장할 수 있다.
구체적으로, 10개의 주보상 영역(M1-M10) 및 2개의 좌우 보조 보상 영역(S21, S22)에 대한 좌우 경계선 위치를 지시하는 13개의 x1 좌표(x1_0, x1_1, x1_2, ..., x1_9, x1_10, x1_11, x1_12)와, 상하 경계선 위치를 지시하는 10개의 y1 좌표(y1_1, y1_2, ..., y1_9, y1_10) 및 10개의 y2 좌표(y2_1, y2_2, ..., y2_9, y2_10)가 설정된다. 그리고, 상측에 위치하는 10개의 보조 보상 영역(S1-S10)에 대한 상측 경계선 위치를 지시하는 10개의 y0 좌표(y0_1, y0_2, ..., y0_9, y0_10)가 설정된다.
그리고, 하측 보조 보상 영역(S11-S20)에 대한 좌우 경계선 위치를 지시하는 11개의 x3 좌표(x3_1, x3_2, ..., x3_9, x3_10, x3_11)와, 상하 경계선 위치를 지 시하는 10개의 y3 좌표(y3_1, y3_2, ..., y3_9, y3_10) 및 10개의 y4 좌표(y4_1, y4_2, ..., y4_9, y4_10)가 설정된다. 여기서, 하측 보조 보상 영역(S11-S20)의 좌우 경계선 위치를 지시하는 11개의 x3 좌표(x3_1, x3_2, ..., x3_9, x3_10, x3_11)는 상기 10개의 주보상 영역(M1-M10)의 좌우 경계선 위치를 지시하는 11개의 x1 좌표(x1_1, x1_2, ..., x1_9, x1_10, x1_11)와 동일하다. 또한, 하측 보조 보상 영역(S11-S20)의 상측 경계선 위치를 지시하는 10개의 y3 좌표(y3_1, y3_2, ..., y3_9, y3_10)는 상기 주보상 영역(M1-M10)의 하측 경계선 위치를 지시하는 y2 좌표(y2_1, y2_2, ..., y2_9, y2_10)에 1을 추가하여 설정한다. 이렇게 주보상 영역(M1-M10)과 중복된 x 좌표 및 y 좌표가 있지만, 하측 보조 보상 영역(S11-S20)에 대한 위치 정보를 주보상 영역(M1-M10)과 별개로 설정함으로써, 1개의 부정형 결함에 대한 보상 영역들의 위치 정보를 저장하는 공간에 2개의 정형 결함 영역에 대한 보상 영역들의 위치 정보를 저장할 수 있다.
이에 따라, 1개의 부정형 결함 영역을 분할한 다수의 보상 영역에 대한 위치 정보를 지시하는 총 57개의 (x,y) 좌표 중 24개의 x 좌표와, 50개의 y 좌표만 저장하면 되므로 위치 정보의 저장 공간을 줄일 수 있다. 또한, 하측 보조 보상 영역(S11-S20)의 위치 정보는 주보상 영역(M1-M10)과 별개로 저장함으로써, 1개의 부정형 결함 영역에 대한 보상 영역들의 위치 정보를 저장하는 공간에 2개의 정형 결함 영역에 대한 보상 영역들의 위치 정보를 저장할 수 있다.
또한, 부정형 결함의 보상 영역들에 대한 위치 정보를 저장하는 공간과, 정형 결함의 보상 영역들에 대한 위치 정보를 저장하는 공간을 서로 공유하기 위해서 는 다음과 같이, 부정형 결함의 보상 영역들의 위치 정보에 대한 변수와, 정형 결함의 보상 영역들의 위치 정보에 대한 변수가 통일되어야 한다.
도 3a는 1개의 부정형 결함의 보상 영역들의 위치를 지시하는 좌표들을 나타내고 있고, 도 3b는 2개의 정형 결함의 보상 영역들의 위치를 지시하는 좌표들을 나타내고 있다.
도 3a에 있어서, 1개의 부정형 결함을 보상하기 위해 할당된 10개의 주보상 영역(M1-M10)과, 22개의 보조 보상 영역(S1-S22)의 위치 정보는, 도 2에서 전술한 바와 같이 24개의 x 좌표와, 50개의 y 좌표로 설정되어서 메모리에 저장된다. 도 3b에 있어서, 첫번째 정형 결함을 보상하기 위해 할당된 10개의 보상 영역에 대한 위치 정보는 13개의 x 좌표와, 30개의 y 좌표로 설정되고, 두번째 정형 결함을 보상하기 위해 할당된 10개의 보상 영역에 대한 위치 정보는 11개의 x 좌표와, 20개의 y 좌표로 설정된다. 첫번째 정형 결함을 보상하기 위해 10개의 보상 영역은, 두번째 정형 결함의 보상 영역들과 같이 11개의 x 좌표 및 20개의 y 좌표만 필요하지만, 도 3a와의 변수 통일을 위해 가상으로 2개의 x좌표와 10개의 y좌표를 더 설정한다. 이에 따라, 도 3b에 도시된 2개의 정형 결함의 보상 영역들에 대한 위치 정보의 변수가 24개의 x 좌표와 50개의 y 좌표로 설정되어서, 도 3a에 도시된 1개의 부정형 결함의 보상 영역들에 대한 위치 정보 영역의 변수와 동일하므로, 부정형 결함의 보상 영역들에 대한 위치 정보를 저장하는 공간과, 정형 결함의 보상 영역들에 대한 위치 정보를 저장하는 공간을 서로 공유할 수 있다.
도 4a를 참조하면, 도 3a에서 1개의 부정형 결함을 보상하기 위해 할당된 10 개의 주보상 영역(M1-M10)에 대한 좌우 경계선 위치를 지시하는 11개의 x1 좌표(x1_1, x1_2, ..., x1_9, x1_10, x1_11)가 설정되어서 메모리의 제1 주소 그룹에 저장되고, 하측 보조 보상 영역(S11-S20)에 대한 좌우 경계선 위치를 지시하는 11개의 x3 좌표(x3_1, x3_2, ..., x3_9, x3_10, x3_11)가 설정되어서 메모리의 제2 주소 그룹에 저장된다. 도 4b를 참조하면, 상측 보조 보상 영역(S1-S10)에 대한 상측 경계선 위치를 지시하는 10개의 y0 좌표(y0_1, y0_2, ..., y0_9, y0_10)가 설정되어서 메모리의 제3 주소 그룹에 저장되고, 주보상 영역(M1-M10)의 상측 경계선 위치를 지시하는 10개의 y1 좌표(y1_1, y1_2, ..., y1_9, y1_10)가 제4 주소 그룹에, 주보상 영역(M1-M10)의 하측 경계선 위치를 지시하는 10개의 y2 좌표(y2_1, y2_2, ..., y2_9, y2_10)가 제5 주소 그룹에, 하측 보조 보상 영역(S11-S20)의 상측 경계선 위치를 지시하는 10개의 y3 좌표(y3_1, y3_2, ..., y3_9, y3_10)가 설정되어서 제6 주소 그룹에, 그리고 하측 보조 보상 영역(S11-S20)의 하측 경계선 위치를 지시하는 10개의 y4 좌표(y4_1, y4_2, ..., y4_9, y4_10)가 설정되어서 제7 주소 그룹에 저장된다.
도 5a를 참조하면, 도 3b에서 첫번째 정형 결함을 보상하기 위해 할당된 10개의 보상 영역에 대한 좌우 경계선 위치를 지시하는 11개의 x1 좌표(x1_1, x1_2, ..., x1_9, x1_10, x1_11)와, 2개의 가상 x 좌표(x1_0, x1_12)가 설정되어서 메모리의 제1 주소 그룹에 저장된다. 그리고, 두번째 정형 결함을 보상하기 위해 할당된 10개의 보상 영역에 대한 좌우 경계선 위치를 지시하는 11개의 x3 좌표(x3_1, x3_2, ..., x3_9, x3_10, x3_11)가 설정되어서 메모리의 제2 주소 그룹에 저장된다. 도 5b를 참조하면, 첫번째 정형 결함에 대한 보상 영역들의 상측 경계선 위치를 지시하는 10개의 y0 좌표(y0_1, y0_2, ..., y0_9, y0_10)가 설정되어서 메모리의 제3 주소 그룹에 저장되고, 첫번째 정형 결함에 대한 보상 영역들의 하측 경계선 위치를 지시하는 10개의 y1 좌표(y1_1, y1_2, ..., y1_9, y1_10)가 제4 주소 그룹에, 가상으로 설정된 10개의 y2 좌표(y2_1, y2_2, ..., y2_9, y2_10)가 제5 주소 그룹에, 두번째 정형 결함에 대한 보상 영역들의 상측 경계선 위치를 지시하는 10개의 y3 좌표(y3_1, y3_2, ..., y3_9, y3_10)가 설정되어서 제6 주소 그룹에, 그리고 두번째 정형 결함에 대한 보상 영역들의 하측 경계선 위치를 지시하는 10개의 y4 좌표(y4_1, y4_2, ..., y4_9, y4_10)가 설정되어서 제7 주소 그룹에 저장된다.
이와 같이, 본 발명에서는 1개의 부정형 결함에 대한 보상 영역들의 위치 정보 변수와, 2개의 정형 결함에 대한 보상 영역들의 위치 정보 변수를 통일함으로써, 1개의 부정형 결함에 대한 보상 영역들의 위치 정보를 저장하는 공간에 2개의 정형 결함 영역에 대한 보상 영역들의 위치 정보를 저장할 수 있다. 이 결과, 부정형/정형 결함의 구분없이 메모리를 공용할 수 있고, 부정형 결함의 보상 영역들과 정형 결함의 보상 영역들이 위치 정보를 저장하는 공간을 공유할 수 있으므로, 부정형 결함 및 정형 결함의 보상 영역에 대한 위치 정보를 각각 다른 주소 또는 별개의 메모리에 저장하는 경우 보다 메모리의 용량을 감소시킬 수 있다.
그리고, 메모리에는 부정형 결함을 보상하기 위해 설정된 다수의 주보상 영역과 다수의 보조 보상 영역에 대한 위치 정보와 함께, 각 보상 영역에 대한 보상 데이터가 계조 구간 별로 설정되어서 저장된다.
도 6은 부정형 표시 결함을 보상하기 위한 액정 표시 장치를 나타낸 블록도이다.
도 6에 도시된 액정 표시 장치는 보상 회로(100) 및 타이밍 컨트롤러(200)와, 액정 패널(400)을 구동하는 데이터 드라이버(310) 및 게이트 드라이버(320)와, 보상 회로(100)와 접속된 메모리(120)를 구비한다. 여기서, 보상 회로(100)는 타이밍 컨트롤러(200)에 내장되어 하나의 반도체 칩(Chip)으로 구현될 수 있다.
메모리(120)에는 전술한 부정형 결함의 보상 영역 설정 방법을 통해 미리 설정된 다수의 보상 영역에 대한 위치 정보(PD1), 계조 구간 정보(GD1), 보상 데이터(CD1)가 저장된다. 위치 정보(PD1)는 도 2와 같이 부정형 결함에 대한 다수의 주보상 영역과, 상하좌우 측의 다수의 보조 보상 영역에 대한 위치 정보를 나타낸다. 계조 구간 정보(GD1)는 감마 특성에 따라 분할된 다수의 계조 구간 정보를 나타낸다. 보상 데이터(CD1)는 정상 영역 대비 결함 영역의 휘도차 또는 색도차를 보상하기 위한 것으로, 결함 영역의 위치에 따라 계조 구간별로 구분되어 저장된다. 또한, 메모리(120)에는 포인트 결함에 대한 위치 정보(PD2), 계조 구간 정보(GD2), 보상 데이터(CD2)를 포함하는 포인트 결함 정보가 저장된다.
보상 회로(100)는 외부로부터 입력된 데이터(R, G, B)와, 다수의 동기 신호(Vsync, Hsync, DE, DCLK)를 입력한다. 보상 회로(100)는 외부 메모리(120)에 저장된 부정형 결함의 보상 영역의 정보(PD1)를 이용하여 입력 데이터가 보상 영역에 표시될 데이터로 판단되면, 입력 데이터의 계조값에 해당되는 계조 구간의 보상 데이터를 이용하여, 입력 데이터를 보상하여 출력한다. 또한, 보상 회로(100)는 프레임 레이트 컨트롤(FRC) 디더링 방법을 이용하여 상기 보상된 데이터를 공간적 및 시간적으로 분산시킴으로써 휘도를 미세 보상한다. 보상 회로(100)는 외부 메모리(120)에 저장된 포인트 결함 영역의 정보(PD2, GD2, CD2)를 이용하여 포인트 결함 영역에 표시될 데이터를 보상하여 출력한다. 그리고, 보상 회로(100)는 보상된 데이터(Rc, Gc, Bc)와 다수의 동기 신호(Vsync, Hsync, DE, DCLK)를 타이밍 컨트롤러(200)로 공급한다. 보상 회로(100)는 정상 영역에 표시될 데이터는 보상없이 타이밍 컨트롤러(200)로 공급한다.
타이밍 컨트롤러(200)는 보상 회로(100)의 출력 데이터(Rc, Gc, Bc)를 정렬하여 데이터 드라이버(310)로 출력한다. 또한, 타이밍 컨트롤러(200)는 다수의 동기신호(Vsync, Hsync, DE, DCLK)를 이용하여 데이터 드라이버(310)의 구동 타이밍을 제어하기 위한 데이터 제어 신호(DDC)와, 게이트 드라이버(320)의 구동 타이밍을 제어하기 위한 게이트 제어 신호(GDC)를 생성하여 출력한다.
데이터 드라이버(310)는 타이밍 컨트롤러(200)의 데이터 제어 신호(DDC)에 응답하여 타이밍 컨트롤러(200)로부터의 디지털 데이터(Ro, Go, Bo)를 감마 전압을 이용하여 아날로그 데이터로 변환하여서 액정 패널(400)의 데이터 라인으로 출력한다.
게이트 드라이버(320)는 타이밍 컨트롤러(200)의 게이트 제어 신호(GDC)에 응답하여 액정 패널(400)의 게이트 라인을 순차 구동한다.
액정 패널(400)은 다수의 화소들이 배열된 화소 매트릭스를 통해 영상을 표 시한다. 각 화소는 데이터 신호에 따른 액정 배열의 가변으로 광투과율을 조절하는 적, 녹, 청 서브화소의 조합으로 원하는 색을 구현한다. 각 서브화소는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)와 병렬 접속된 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 구비한다. 액정 커패시터(Clc)는 박막 트랜지스터(TFT)를 통해 화소 전극에 공급된 데이터 신호와, 공통 전극에 공급된 공통 전압(Vcom)과의 차전압을 충전하고 충전된 전압에 따라 액정을 구동하여 광투과율을 조절한다. 액정 패널(400)에 공정상 포함될 수 있는 부정형 결함 영역이나 포인트 결함 영역은 보상 회로(100)에 의해 보상된 데이터를 표시한다. 따라서, 액정 패널(400)에서 정상 영역과 결함 영역과의 휘도차가 방지되므로 화질을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 부정형 결함에 대한 보상 영역 설정 방법을 단계적으로 나타낸 도면.
도 2는 도 1에 도시된 다수의 주보상 영역과 보조 보상 영역의 생성 좌표를 나타낸 도면.
도 3a 및 도 3b는 1개 부정형 결함 영역과 2개의 정형 결함 영역에 대한 보상 영역들의 생성 좌표를 비교하여 나타낸 도면.
도 4a 및 도 4b는 도 3a 도시된 부정형 결함에 대한 보상 영역들의 생성 좌표의 저장 방법을 나타낸 도면.
도 5a 및 도 5b는 도 3b 도시된 부정형 결함에 대한 보상 영역들의 생성 좌표의 저장 방법을 나타낸 도면.
도 6은 본 발명이 적용된 액정 표시 장치를 나타낸 블록도.

Claims (7)

  1. 부정형 표시 결함을 검출하는 단계와;
    검출된 부정형 결함 영역의 가로 폭을 설정하는 단계와;
    상기 설정된 가로 폭에 따라 상기 부정형 결함 영역을 가로 방향으로 분할하는 다수의 가이드 라인을 자동으로 생성하는 단계와;
    상기 다수의 가이드 라인 사이의 공간마다 상기 부정형 결함 영역에 대한 상하측 경계선을 설정하여 상기 다수의 가이드 라인과 상기 상하측 경계선으로 이루어진 다수의 주보상 영역을 생성하는 단계와;
    상기 다수의 주보상 영역의 상하좌우 측에 상기 다수의 가이드 라인의 간격을 유지하는 다수의 상하좌우 보조 보상 영역을 자동으로 생성하는 단계를 포함하고,
    상기 각 보조 보상 영역의 폭은 상기 각 주보상 영역의 폭과 동일하고,
    상기 주보상 영역 및 보조 보상 영역 각각의 폭은, 보상 회로에서 휘도 보상을 위해 이용되는 디더링 패턴이 갖는 크기의 배수가 되도록 설정되는 것을 특징으로 하는 부정형 결함 영역의 보상 영역 설정 방법.
  2. 청구항 1에 있어서,
    상기 다수의 가이드 라인은
    상기 부정형 결함 영역의 가로 폭을 미리 설정된 분할 수로 나누어서 산출된 일정한 간격을 갖는 것을 특징으로 하는 부정형 결함 영역의 보상 영역 설정 방법.
  3. 청구항 1에 있어서,
    상기 다수의 상하측 보조 보상 영역 각각의 세로 비율은, 상기 가이드 라인 이 동일한 주보상 영역의 세로 비율에 따라 변경되는 것을 특징으로 하는 부정형 결함 영역의 보상 영역 설정 방법.
  4. 청구항 1에 있어서,
    상기 다수의 주보상 영역이 생성되면,
    상기 다수의 가이드 라인이 각각 지시하는 가로 화소 좌표와, 상기 주보상 영역의 상하 경계선이 각각 지시하는 세로 화소 좌표를 저장하는 것을 특징으로 하는 부정형 결함 영역의 보상 영역 설정 방법.
  5. 청구항 4에 있어서,
    상기 다수의 상측 보조 보상 영역이 생성되면,
    상기 상측 보조 보상 영역의 상측 경계선이 각각 지시하는 세로 화소 좌표만 저장하고, 상기 다수의 주보상 영역의 가로 화소 좌표와, 상측 경계선의 세로 화소 좌표를 공유하는 것을 특징으로 하는 부정형 결함 영역의 보상 영역 설정 방법.
  6. 청구항 5에 있어서,
    상기 다수의 하측 보조 보상 영역이 생성되면,
    상기 다수의 주보상 영역과 독립적으로, 상기 다수의 가이드 라인이 각각 지시하는 가로 화소 좌표와, 상기 하측 보조 보상 영역의 상하 경계선이 각각 지시하는 세로 화소 좌표를 저장하는 것을 특징으로 하는 부정형 결함 영역의 보상 영역 설정 방법.
  7. 청구항 5에 있어서,
    상기 좌측 및 우측 보조 보상 영역이 생성되면,
    상기 좌측 보조 보상 영역의 좌측 경계선이 지시하는 가로 화소 좌표와, 상기 우측 보조 보상 영역의 우측 경계선이 지시하는 가로 화소 좌표만 저장하고, 상기 좌측 및 우측 주보상 영역의 상측 경계선의 세로 화소 좌표를 공유하는 것을 특징으로 하는 부정형 결함 영역의 보상 영역 설정 방법.
KR1020080083299A 2008-08-26 2008-08-26 영상 표시 장치의 결함 보상 영역 생성 방법 KR101319341B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080083299A KR101319341B1 (ko) 2008-08-26 2008-08-26 영상 표시 장치의 결함 보상 영역 생성 방법
CN2008101835281A CN101661171B (zh) 2008-08-26 2008-12-17 为图像显示装置中的不规则缺陷区设置补偿区的方法
TW097149381A TWI405174B (zh) 2008-08-26 2008-12-18 影像顯示裝置中供不規則缺陷區域之設定補償區域之方法
US12/318,267 US8085278B2 (en) 2008-08-26 2008-12-23 Method for setting compensation region for irregular defect region in manage display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080083299A KR101319341B1 (ko) 2008-08-26 2008-08-26 영상 표시 장치의 결함 보상 영역 생성 방법

Publications (2)

Publication Number Publication Date
KR20100024636A KR20100024636A (ko) 2010-03-08
KR101319341B1 true KR101319341B1 (ko) 2013-10-16

Family

ID=41724701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080083299A KR101319341B1 (ko) 2008-08-26 2008-08-26 영상 표시 장치의 결함 보상 영역 생성 방법

Country Status (4)

Country Link
US (1) US8085278B2 (ko)
KR (1) KR101319341B1 (ko)
CN (1) CN101661171B (ko)
TW (1) TWI405174B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388254B2 (en) 2016-11-23 2019-08-20 Samsung Display Co., Ltd. Display device and method of compensating luminance of the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9898998B2 (en) 2013-11-28 2018-02-20 Samsung Electronics Co., Ltd. Apparatus and method for generating correction data, and image quality correction system thereof
US9436977B2 (en) * 2014-12-29 2016-09-06 Shenzhen China Star Optoelectronics Technology Co., Ltd Grayscale compensation method and system for defect on display panel
KR102406975B1 (ko) * 2015-05-29 2022-06-13 엘지디스플레이 주식회사 패널 결함 검출 방법 및 유기발광표시장치
CN104977154B (zh) * 2015-06-26 2017-10-24 清华大学 具有子像素结构的空间光调制器缺陷分类方法
TWI693584B (zh) * 2017-12-14 2020-05-11 矽創電子股份有限公司 顯示畫面之補償電路及決定顯示畫面之補償區域的方法
CN111273971B (zh) 2018-12-04 2022-07-29 腾讯科技（深圳）有限公司 视图中的信息处理方法、装置及存储介质
CN110717902B (zh) * 2019-09-29 2023-06-09 中山市瑞福达触控显示技术有限公司 一种显示图像边缘的处理方法
KR102648002B1 (ko) * 2020-11-13 2024-03-15 엘지디스플레이 주식회사 디스플레이 장치 및 구동 방법
CN112558849A (zh) * 2020-12-07 2021-03-26 北京锐安科技有限公司 一种图形模型生成方法、装置、设备及存储介质
CN114266802B (zh) * 2022-03-01 2022-07-08 聚时科技(江苏)有限公司 不规则孔洞形态缺陷图像生成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060165311A1 (en) 2005-01-24 2006-07-27 The U.S.A As Represented By The Administrator Of The National Aeronautics And Space Administration Spatial standard observer
KR20070059744A (ko) * 2005-12-07 2007-06-12 엘지.필립스 엘시디 주식회사 평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및화질 제어방법
KR20080010819A (ko) * 2006-07-28 2008-01-31 엘지.필립스 엘시디 주식회사 평판표시장치의 화질제어 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255311B1 (ko) * 2006-06-29 2013-04-15 엘지디스플레이 주식회사 평판표시장치와 그 화질제어 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060165311A1 (en) 2005-01-24 2006-07-27 The U.S.A As Represented By The Administrator Of The National Aeronautics And Space Administration Spatial standard observer
KR20070059744A (ko) * 2005-12-07 2007-06-12 엘지.필립스 엘시디 주식회사 평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및화질 제어방법
KR20080010819A (ko) * 2006-07-28 2008-01-31 엘지.필립스 엘시디 주식회사 평판표시장치의 화질제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388254B2 (en) 2016-11-23 2019-08-20 Samsung Display Co., Ltd. Display device and method of compensating luminance of the same

Also Published As

Publication number Publication date
TW201009799A (en) 2010-03-01
TWI405174B (zh) 2013-08-11
US8085278B2 (en) 2011-12-27
CN101661171B (zh) 2011-09-14
US20100053204A1 (en) 2010-03-04
CN101661171A (zh) 2010-03-03
KR20100024636A (ko) 2010-03-08

Similar Documents

Publication Publication Date Title
KR101319341B1 (ko) 영상 표시 장치의 결함 보상 영역 생성 방법
US8648850B2 (en) Method and apparatus for compensating for display defect of flat panel display
JP5068222B2 (ja) 表示欠陥を補償するための映像表示装置
KR101182324B1 (ko) 평판표시장치의 화질제어 방법
KR101385476B1 (ko) 표시 결함을 보상하기 위한 영상 표시 장치
KR101232178B1 (ko) 평판표시장치의 표시결함 보상방법 및 장치
CN101599244B (zh) 能补偿显示缺陷的视频显示装置
KR101274707B1 (ko) 표시 결함을 보상하기 위한 영상 표시 장치의 보상 회로 및방법
US20160035320A1 (en) Timing controller, display device including the same, and method for driving the same
US20180226045A1 (en) Display device and driving method thereof
KR101675852B1 (ko) 얼룩 보상을 위한 영상 표시 장치
KR102190106B1 (ko) 표시장치의 영상데이터 보상장치
KR101286515B1 (ko) 평판표시장치의 가로선 보상방법 및 장치
KR101611919B1 (ko) 얼룩 보상 영역 설정 방법과 그를 이용한 영상 표시 장치
KR20080047888A (ko) 평판표시장치의 표시결함 보상방법
KR101296655B1 (ko) 영상 표시 장치의 데이터 보상 회로 및 방법
KR101286537B1 (ko) 표시 결함을 보상하기 위한 영상 표시 장치
KR101346980B1 (ko) 평판표시장치의 흑선 보상방법 및 장치
KR101232177B1 (ko) 평판표시장치의 선 결함 보상방법 및 장치
KR101945924B1 (ko) 화상 표시장치 및 그의 구동방법
JP4970028B2 (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 7