KR101286515B1 - 평판표시장치의 가로선 보상방법 및 장치 - Google Patents

평판표시장치의 가로선 보상방법 및 장치 Download PDF

Info

Publication number
KR101286515B1
KR101286515B1 KR1020060104973A KR20060104973A KR101286515B1 KR 101286515 B1 KR101286515 B1 KR 101286515B1 KR 1020060104973 A KR1020060104973 A KR 1020060104973A KR 20060104973 A KR20060104973 A KR 20060104973A KR 101286515 B1 KR101286515 B1 KR 101286515B1
Authority
KR
South Korea
Prior art keywords
compensation
value
twenty
horizontal
digital video
Prior art date
Application number
KR1020060104973A
Other languages
English (en)
Other versions
KR20080037823A (ko
Inventor
김혜진
이성우
김지경
황종희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060104973A priority Critical patent/KR101286515B1/ko
Publication of KR20080037823A publication Critical patent/KR20080037823A/ko
Application granted granted Critical
Publication of KR101286515B1 publication Critical patent/KR101286515B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

본 발명은 가로선 형태로 나타나는 얼룩의 휘도를 데이터 변조를 통해 보상하도록 한 평판표시장치의 가로선 보상방법 및 장치에 관한 것이다.
이 평판표시장치의 가로선 보상방법은 동일 계조의 데이터를 평판표시패널의 표시면 전체에 공급하여 휘도를 측정하는 단계; 상기 휘도의 측정 결과에 기초하여, 상기 평판표시패널의 표시면 내에서 기준면 대비 휘도가 낮게 보이는 가로선 결함영역을 감지하는 단계; 상기 가로선 결함영역에 표시될 디지털 비디오 데이터를 상기 다수의 보상값 으로 변조하면서 상기 가로선 결함영역의 휘도 변화를 관찰하고 그 결과 상기 기준면과 상기 가로선 결함영역의 휘도가 실질적으로 동일할 때의 보상값을 선택하는 단계; 상기 선택된 보상값을 상기 평판표시패널을 구동하기 위한 메모리에 저장하는 단계; 및 상기 메모리에 저장된 보상값을 이용하여 상기 가로선에 표시될 디지털 비디오 데이터를 변조하여 상기 평판표시패널에 화상을 표시하는 단계를 포함한다.

Description

평판표시장치의 가로선 보상방법 및 장치{Method and Apparatus for Compensating Horizontal Line of Flat Display}
도 1은 세로선 결함이 나타나는 예를 설명하기 위한 도면.
도 2는 가로선 결함이 나타나는 예를 설명하기 위한 도면.
도 3은 가로선 결함영역을 가지는 평판표시패널의 휘도를 설명하기 위한 도면.
도 4는 도 3에 도시된 제1 가로 보상면을 상세히 나타내는 도면.
도 5a 및 도 5b는 도 3에 도시된 제2 가로 보상면을 상세히 나타내는 도면.
도 6은 도 3에 도시된 제3 가로 보상면을 상세히 나타내는 도면.
도 7은 디지털 비디오 데이터의 계조값에 따른 휘도 변화를 나타내는 그래프.
도 8은 본 발명의 실시예에 따른 평판표시장치의 제조방법을 단계적으로 보여 주는 흐름도.
도 9는 도 8의 제조방법에서 이용되는 가로선 결함의 분석 및 보상값 결정 시스템을 나타낸다.
도 10은 본 발명에서 적용 가능한 디더패턴의 일예를 나타내는 도면.
도 11은 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도.
도 12는 도 11에 도시된 보상회로를 상세히 나타내는 블록도.
<도면의 주요 부호에 대한 설명>
30 : 평판표시패널 101 : 데이터 구동회로
102 : 게이트 구동회로 103 : 액정표시패널
104 : 타이밍 콘트롤러 105 : 보상회로
111 : FRC 제어부 112 : EEPROM
113 : 레지스터 114 : 인터페이스회로
본 발명은 평판표시장치에 관한 것으로 특히, 가로선 형태로 나타나는 얼룩의 휘도를 데이터 변조를 통해 보상하도록 한 평판표시장치의 가로선 보상방법 및 장치에 관한 것이다.
평판표시장치에는 액정표시소자(Liquid Crystal Display, LCD), 전계 방출 표시소자(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 및 유기발광다이오드 표시소자(Organic Linght Emitting Diode Display, OLED) 등이 있고 이들 대부분이 실용화되어 시판되고 있다.
액정표시소자는 전자제품의 경박단소 추세를 만족할 수 있고 양산성이 향상되고 있어 많은 응용분야에서 음극선관을 빠른 속도로 대체하고 있다.
특히, 박막트랜지스터(Thin Film Transistor : 이하, "TFT"라 한다)를 이용하여 액정셀을 구동하는 액티브 매트릭스 타입의 액정표시소자는 화질이 우수하고 소비전력이 낮은 장점이 있으며, 최근의 양산기술 확보와 연구개발의 성과로 대형화와 고해상도화로 급속히 발전하고 있다.
이러한 액정표시소자의 제조공정은 포토리소그래피 공정을 포함한 반도체 공정으로 TFT 어레이 기판을 제작하게 된다. 포토리소그래피 공정은 일련의 노광, 현상, 식각 공정을 포함하게 된다.
최근, 도 1 및 도 2와 같이 대형 모기판(Mother substrate) 한 장에 다수의 픽셀 어레이들(A1 내지 A18 또는 B1 내지 B6)을 동시에 형성하는 공정에서 이용되는 노광장비는 다수의 렌즈들(10)이 2 열로 배열되고 그 렌즈들(10)이 소정의 폭(GW)으로 중첩되는 멀티 렌즈를 포함하고 있다. 픽셀 어레이들(A1 내지 A18, B1 내지 B6) 각각은 다수의 데이터라인들과 다수의 게이트라인들이 직교되고 그 교차부에 TFT가 형성되며, 화소전극들이 매트릭스 형태로 배치된다. 또한, 픽셀 어레이들(A1 내지 A18, B1 내지 B6) 각각은 셀갭(Cell gap)을 유지하기 위한 컬럼 스페이서(Column spacer)가 형성되기도 한다. 이러한 픽셀 어레이들(A1 내지 A18, B1 내지 B6)은 스크라이빙 공정에 의해 분리된다. 도 1에서, 화살표와 번호는 렌즈들(10)의 스캔방향과 스캔순서를 나타낸다. 즉, 노광장비의 멀티 렌즈는 우에서 좌로①, 좌에서 우로②, 위로 이동한 후 우에서 좌로③, 좌에서 우로④, 다시 위로 이동한 후 우에서 좌로⑤, 좌에서 우로⑥ 이동하면서 픽셀 어레이들(A1 내지 A18, B1 내지 B6)을 차례로 노광한다.
노광장비의 렌즈들(10) 각각은 수차를 가지고 있으며, 그 수차가 렌즈마다 편차가 있다. 이 때문에 모기판(12) 상에 도포된 포토레지스트의 수광양과 광분포가 렌즈 위치와 중첩 위치마다 차이가 나게 된다. 렌즈들(10) 각각의 위치와 렌즈들(10) 간의 중첩(GW) 위치에서 다르게 나타나는 포토레지스트의 노광양 차이에 의해 현상 공정 후의 포토레지스트 패턴이 렌즈들(10) 각각의 위치와 렌즈들(10) 간의 중첩 위치에서 다르게 된다. 그 결과, TFT의 게이트-드레인 간의 중첩면적이 각 픽셀 어레이들(A1 내지 A18, B1 내지 B6)의 표시면에서 부분적으로 다르게 되어 표시면에 따라 화소전압이 다르게 되고, 각 픽셀 어레이들(PA1 내지 PA18)에서 컬럼 스페이서의 높이가 표시면에 따라 다르게 되고 셀갭(Cell gap)이 부분적으로 다르게 된다. 픽셀 어레이들(A1 내지 A18, B1 내지 B6)의 스크라이빙 후 모든 제조공정이 완료되어 완성된 평판표시패널의 모든 픽셀들에 동일한 데이터를 인가할 때 세로선 형태 또는 가로선 형태의 표시얼룩이 나타난다. 이 표시얼룩은 노광장비의 멀티 렌즈가 이동하는 방향으로 길게 나타나며, 세로선과 가로선은 모기판(12)에 배치된 화소 어레이들(A1 내지 A18, B1 내지 B6)의 방향이나 멀티 렌즈들(10)의 이동방향에 따라 다르게 나타난다. 예컨대, 도 1과 같이 소형 화소 어레이(A1 내지 A18)가 한 장의 모기판(12)에 세로로 세워진 형태로 18 개 배치된 경우에는 화소 어레이(A1 내지 A18)의 세로 방향으로 긴 세로선이 나타난다. 도 2와 같이 중/대형 화소 어레이(B1 내지 B6)가 한 장의 모기판(12)에 가로로 누워진 형태로 6 개 배치된 경우에는 화소 어레이(A1 내지 A18)의 가로 방향으로 긴 가로선이 나타나게 된다.
이러한 세로선 또는 가로선 형태의 표시얼룩을 개선하기 위하여, 종래에는 포토 마스크의 정밀도를 검사하여 그 마스크를 개선하거나, 멀티 렌즈들(10)의 배열을 조정하는 등의 방법을 시행해 왔다. 그러나 이러한 방법에 의해서는 세로선 또는 가로선이 나타나는 현상을 막지 못한 실정이다. 이러한 종래 기술의 한계를 극복하기 위하여 본원 출원인은 대한민국 특허출원 제10-2006-0059300호 등을 통해 세로선에 표시될 데이터들을 선별하고 그 데이터들의 변조를 통해 세로선의 휘도를 보상하는 방법을 제안한 바 있다.
그런데 가로선 결함은 세로선 결함과는 전혀 다른 휘도분포로 얼룩지게 보인다. 이 때문에 세로선 보상방법으로는 가로선 결함의 휘도를 보상하기가 곤란하였다.
따라서, 본 발명의 목적은 종래 기술에 의해 나타나는 문제점을 해결하고자 하는 것으로써 가로선 형태로 나타나는 얼룩의 휘도를 데이터 변조를 통해 보상하도록 한 평판표시장치의 가로선 보상방법 및 장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 평판표시장치의 가 로선 보상방법은 동일 계조의 데이터를 평판표시패널의 표시면 전체에 공급하여 휘도를 측정하는 단계; 상기 휘도의 측정 결과에 기초하여, 상기 평판표시패널의 표시면 내에서 기준면 대비 휘도가 낮게 보이는 가로선 결함영역을 감지하는 단계; 상기 가로선 결함영역에 표시될 디지털 비디오 데이터를 상기 다수의 보상값 으로 변조하면서 상기 가로선 결함영역의 휘도 변화를 관찰하고 그 결과 상기 기준면과 상기 가로선 결함영역의 휘도가 실질적으로 동일할 때의 보상값을 선택하는 단계; 상기 선택된 보상값을 상기 평판표시패널을 구동하기 위한 메모리에 저장하는 단계; 및 상기 메모리에 저장된 보상값을 이용하여 상기 가로선에 표시될 디지털 비디오 데이터를 변조하여 상기 평판표시패널에 화상을 표시하는 단계를 포함한다.
상기 가로선 보상영역은 상기 평판표시패널의 상측에 위치되는 제1 가로 보상면, 상기 평판표시패널의 중앙부에 위치되는 제2 가로 보상면, 및 상기 평판표시패널의 하측에 위치하는 제3 가로 보상면을 포함한다.
상기 기준면은 상기 제1 가로 보상면과 상기 제2 가로 보상면 사이에 위치되는 제1 기준면과, 상기 제2 가로 보상면과 상기 제3 가로 보상면 사이에 위치되는 제2 기준면을 포함한다.
상기 제1 가로 보상면은 상기 제1 기준면에 비하여 휘도가 낮은 제1 보상면과, 상기 제1 기준면의 일부와 상기 제1 보상면의 일부에 중첩되어 상기 평판표시패널의 폭방향을 따라 휘도가 점진적으로 다르게 보이는 제1 점진적 보상면을 포함한다.
상기 보상값은 상기 제1 보상면에 표시될 디지털 비디오 데이터에 가산되는 제1 보상값, 상기 제1 점진적 보상면에 표시될 디지털 비디오 데이터에 가산되는 다수의 제1 점진적 보상값을 포함한다.
상기 제1 점진적 보상값은 상기 제1 점진적 보상면을 상기 평판표시패널의 폭방향을 따라 다수의 구간으로 분할할 때 상기 구간별로 다른 값으로 결정되고, 상기 제1 보상면에 가까울수록 높은 값을 갖고, 상기 제1 기준면에 가까울수록 낮은 값을 갖는다.
상기 제2 가로 보상면은 제21 보상면, 제21 보상면보다 어둡게 보이는 제23 보상면, 상기 제21 보상면과 상기 제23 보상면 사이에 위치하고 상기 제21 보상면과 상기 제23 보상면보다 밝게 보이는 제22 보상면, 상기 제21 보상면의 일부와 상기 제1 기준면의 일부에 중첩되는 제2 점진적 보상면, 및 상기 제23 보상면의 일부와 상기 제2 기준면의 일부에 중첩되는 제3 점진적 보상면을 포함한다.
상기 보상값은 상기 제21 보상면에 표시될 디지털 비디오 데이터에 가산되는 제21 보상값, 상기 제21 보상값보다 낮은 값을 가지며 상기 제22 보상면에 표시될 디지털 비디오 데이터에 가산되는 제22 보상값, 상기 제21 보상값보다 높은 값을 가지며 상기 제23 보상면에 표시될 디지털 비디오 데이터에 가산되는 제23 보상값, 상기 제2 점진적 보상면에 표시될 디지털 비디오 데이터에 가산되는 다수의 제2 점진적 보상값, 상기 제3 점진적 보상면에 표시될 디지털 비디오 데이터에 가산되는 다수의 제3 점진적 보상값을 포함한다.
상기 제2 점진적 보상값은 상기 제2 점진적 보상면을 상기 평판표시패널의 폭방향을 따라 다수의 구간으로 분할할 때 상기 구간별로 다른 값으로 결정되고, 상기 제1 기준면에 가까울수록 낮은 값을 갖고, 상기 제21 보상면에 가까울수록 높은 값을 갖는다.
상기 제3 점진적 보상값은 상기 제3 점진적 보상면을 상기 평판표시패널의 폭방향을 따라 다수의 구간으로 분할할 때 상기 구간별로 다른 값으로 결정되고, 상기 제2 기준면에 가까울수록 낮은 값을 갖고, 상기 제23 보상면에 가까울수록 높은 값을 갖는다.
상기 제21 보상값은 상기 제21 보상면을 상기 평판표시패널의 폭방향을 따라 상기 제2 점진적 보상면과 가까운 제211 보상면과, 상기 제22 보상면과 가까운 제222 보상면으로 분할할 때 상기 제211 보상면에 표시될 디지털 비디오 데이터에 가산되는 제211 보상값과, 상기 제212 보상면에 표시될 디지털 비디오 데이터에 가산되는 제212 보상값을 포함한다.
상기 제211 보상값은 상기 제222 보상값보다는 높다.
상기 제21 보상값은 상기 제21 보상면의 일부 면에 표시될 디지털 비디오 데이터에 가산되고 상기 제211 보상값과 상기 제212 보상값보다 높은 보상값을 포함한다.
상기 제23 보상값은 상기 제23 보상면을 상기 평판표시패널의 폭방향을 따라 상기 제22 보상면과 가까운 제231 보상면과, 상기 제3 점진적 보상면과 가까운 제232 보상면으로 분할할 때 상기 제231 보상면에 표시될 디지털 비디오 데이터에 가산되는 제231 보상값과, 상기 제232 보상면에 표시될 디지털 비디오 데이터에 가산되는 제232 보상값을 포함한다.
상기 제231 보상값은 고계조에서 상기 제232 보상값보다는 높다.
본 발명의 실시예에 따른 평판표시장치의 가로선 보상장치는 기준면과 동일 계조에서 상기 기준면에 비하여 어둡게 보이는 가로선 결함영역을 가지는 평판표시패널; 상기 가로선 결함영역의 휘도를 보상하기 위한 보상값들이 저장되는 메모리; 및 상기 메모리에 저장된 보상값을 이용하여 상기 가로선 결함영역에 표시될 디지털 비디오 데이터를 변조하여 상기 평판표시패널에 화상을 표시하는 구동부를 구비한다.
이하, 도 3 내지 도 12를 참조하여 액정표시장치를 중심으로 하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3은 가로선의 전형적인 유형의 일예를 보여 준다. 도 4 내지 도 6은 도 3에 도시된 가로선을 확대하여 보여 준다.
도 3을 참조하면, 가로선 결함영역은 평판표시패널(30)에 동일한 계조의 데이터를 공급할 때 제1 및 제2 기준면(RS1, RS2) 보다 어둡게 보이는 제1, 제2 및 제3 가로 보상면(HC1, HC2, HC3)을 포함한다. 제1 및 제2 기준면(RS1, RS2) 각각은 동일한 휘도로 보이는 면으로써 제1 내지 제3 가로 보상면(HC1, HC2, HC3)의 휘도 보상에 기준이 되는 면으로써 보상값이 할당되지 않는다.
제1 내지 제3 가로 보상면(HC1, HC2, HC3)의 휘도 정도와 휘도 불균일 분포는 서로 다르다. 또한, 제1 내지 제3 가로 보상면(HC1, HC2, HC3)의 폭 역시 서로 다르다. 제1 가로 보상면(HC1)은 도 4와 같이 다른 가로 보상면(HC2, HC3)에 비해 어두운 정도가 약하고 휘도 균일도가 비교적 높다. 제2 가로 보상면(HC2)은 도 5a 및 도 5b와 같이 비교적 어두운 정도가 심한 2 개의 면 사이에 비교적 어두운 정도가 약한 면이 존재하여 휘도 균일도가 좋지 않다. 또한, 제2 가로 보상면(HC2)은 세로선 패널결함과 중첩되는 면으로 인하여 다른 부분보다 국부적으로 휘도가 더 어둡게 나타나는 일부면이 존재한다. 제3 가로 보상면(HC3)은 도 6과 같이 어두운 정도가 가장 심하며 위쪽 면보다 아래 쪽 면에서 더 어둡다.
제1 가로 보상면(HC1)은 도 4와 같이 제1 보상면(C1)과 제1 점진적 보상면(G1)을 포함한다. 제1 보상면(C1)은 제1 가로 보상면(HC1) 내에서 가장 넓은 면을 점유하며 가장 어둡게 보인다.
제1 보상면(C1)의 폭은 폭방향(y축 방향)을 따라 수직으로 배치된 122 라인들(0000(HEX)~0079(HEX))에 해당하는 122 픽셀들의 길이와 동일하다. 따라서, 본 발명은 제1 보상면(C1)에서 각 픽셀들의 데이터들에 가산될 보상값들을 동일하게 결정한다.
제1 점진적 보상면(G1)은 제1 보상면(C1)과 제1 기준면(RS1)이 중첩되어 휘도가 폭방향(y)을 따라 점진적으로 증가 또는 감소한다. 본 발명은 제1 점진적 보상면(G1)을 폭방향(y)에서 다수의 구간들로 가상적으로 분할하여 보상값을 각각 할당한다. 이 구간들 각각의 폭은 4k(k는 양의 정수) 픽셀들의 길이와 동일한 폭을 가진다. 예컨대, 제1 점진적 보상면(G1)의 폭이 007A(HEX) 번째 라인부터 0085(HEX) 번째 라인까지의 12 라인들에 해당하는 12 픽셀들의 길이와 동일할 때, 4 픽셀 길이의 폭을 가지는 3 개의 구간들을 포함한다. 그리고 제1 점진적 보상면(G1)의 구간들은 점진적으로 증가 또는 감소하는 보상값이 할당된다. 즉, 제1 점진적 보상면(G1)에서 제1 보상면(C1)에 가까운 구간일수록 제1 보상면(C1)의 보상값과 가까운 보상값이 할당되고, 제1 기준면(RS1)과 가까운 구간일수록 그 보상값이 '0'에 가까워진다.
제2 가로 보상면(HC2)은 도 5a와 같이 제2 점진적 보상면(G2), 제21 보상면(C21), 제22 보상면(C22), 및 제23 보상면(C23), 및 제3 점진적 보상면(G3)을 포함한다. 제2 점진적 보상면(G2)은 제21 보상면(C21)과 제1 기준면(RS1)이 중첩되어 휘도가 폭방향(y)을 따라 점진적으로 증가 또는 감소한다. 본 발명은 제2 점진적 보상면(G2)을 폭방향(y)에서 다수의 구간들로 가상적으로 분할하여 보상값을 각각 할당한다. 이 구간들 각각의 폭은 4k 픽셀들의 길이와 동일한 폭을 가진다. 예컨대, 제2 점진적 보상면(G2)의 폭이 0114(HEX) 번째 라인부터 0123(HEX) 번째 라인까지이면, 제2 점진적 보상면(G2)은 4 픽셀 길이의 폭을 가지는 4 개의 구간들을 포함한다. 그리고 제2 점진적 보상면(G2)의 구간들은 점진적으로 증가 또는 감소하는 보상값이 할당된다. 즉, 제2 점진적 보상면(G2)에서 제21 보상면(C21)에 가까운 구간일수록 제21 보상면(C21)의 보상값과 가까운 보상값이 할당되고, 제1 기준면(RS1)과 가까운 구간일수록 그 보상값이 '0'에 가까워진다.
제21 보상면(C21)은 0124(HEX) 번째 라인부터 0164(HEX) 라인까지 점유하고 주변에 비하여 휘도가 크게 떨어지는 보상면으로써 제2 점진적 보상면(G2)과 인접하는 제211 보상면(C211)과, 제22 보상면(C22)과 인접하고 제211 보상면(C211)에 비하여 더 어두운 제212 보상면(C212)으로 나뉘어진다. 본 발명은 제211 보상면(C211)의 각 픽셀들의 데이터에 가산되는 보상값들을 서로 동일하게 결정한다. 그리고 본 발명은 제212 보상면(C212)의 각 픽셀들의 데이터에 가산되는 보상값들을 서로 동일하게 하되, 제211 보상면(C211)의 보상값보다 작은 값으로 결정한다. 제211 보상면(C211) 내에서 도 5a 및 도 5b에서 점선으로 나타낸 일부 영역은 세로선 결함이 중첩되어 다른 부분보다 더 어둡게 보이게 된다. 따라서, 본 발명은 점선으로 나타낸 일부 영역의 보상값을 제211 보상면(C211)의 다른 부분의 보상값들보다 더 높은 값으로 결정한다.
제22 보상면(C22)은 0165(HEX) 번째 라인부터 019C(HEX) 라인까지 점유한다. 제22 보상면(C22)은 기준면들(RS1, RS2)에 비하여 어둡지만 제21 보상면(C21)과 제23 보상면(C23)에 비하여 휘도가 상대적으로 높다. 따라서, 본 발명은 제22 보상면(C22)의 각 픽셀들의 데이터에 가산되는 보상값들을 제21 및 제23 보상면들(C21, C23)의 보상값보다 낮게 결정한다.
제23 보상면(C23)은 019D(HEX) 번째 라인부터 01D8(HEX) 라인까지 점유하고 주변에 비하여 휘도가 가장 어둡게 보이는 보상면으로써 제22 보상면(C22)과 인접하는 제231 보상면(C231)과, 제3 점진적 보상면(G3)과 인접하고 고계조에서 제231 보상면(C211)에 비하여 어두운 정도가 낮은 제232 보상면(C232)으로 나뉘어진다. 따라서, 본 발명은 다른 보상면들과 점진적 보상면들에 비하여 제23 보상면(C23)의 각 픽셀들의 데이터들에 가산되는 보상값을 높게 결정하되, 제232 보상면(C232)의 보상값을 고계조에서 제231 보상면(C231)에 비하여 낮게 결정한다.
제3 점진적 보상면(G3)은 제232 보상면(C232)과 제2 기준면(RS2)이 중첩되어 휘도가 폭방향(y)을 따라 점진적으로 증가 또는 감소한다. 본 발명은 제3 점진적 보상면(G3)을 폭방향(y)에서 다수의 구간들로 가상적으로 분할하여 보상값을 각각 할당한다. 이 구간들 각각의 폭은 4k 픽셀들의 길이와 동일한 폭을 가진다. 예컨대, 제3 점진적 보상면(G3)의 폭이 01D9(HEX) 번째 라인부터 01E8(HEX) 번째 라인까지이면 제3 점진적 보상면(G3)은 4 픽셀 길이의 폭을 가지는 4 개의 구간들을 포함한다. 그리고 제3 점진적 보상면(G3)의 구간들은 점진적으로 증가 또는 감소하는 보상값이 할당된다. 즉, 제3 점진적 보상면(G3)에서 제231 보상면(C231)에 가까운 구간일수록 제231 보상면(C231)의 보상값과 가까운 보상값이 할당되고, 제2 기준면(RS2)과 가까운 구간일수록 그 보상값이 '0'에 가까워진다.
제3 가로 보상면(HC3)은 도 6과 같이 제4 점진적 보상면(G4), 제31 보상면(C31), 및 제32 보상면(C32)을 포함한다. 제4 점진적 보상면(G4)은 제31 보상면(C31)과 제2 기준면(RS3)이 중첩되어 휘도가 폭방향(y)을 따라 점진적으로 증가 또는 감소한다. 본 발명은 제2 점진적 보상면(G2)을 폭방향(y)에서 다수의 구간들로 가상적으로 분할하여 보상값을 각각 할당한다. 이 구간들 각각의 폭은 4k 픽셀들의 길이와 동일한 폭을 가진다. 예컨대, 제4 점진적 보상면(G4)의 폭이 027C(HEX) 번째 라인부터 0293(HEX) 번째 라인까지이면, 제4 점진적 보상면(G4)은 4 픽셀 길이의 폭을 가지는 4 개의 구간들을 포함한다. 이 구간들 중 위쪽 2 개의 구간들은 제2 기준면(RS2)와 중첩되고 나머지 4 개의 구간들은 제31 보상면(C31)과 중첩된다. 그리고 본 발명은 제2 기준면(RS2)과의 경계에서 휘선을 보상하도록 제4 점진적 보상면(G4)의 상단에 16 픽셀 폭의 넓은 구간에 보상값을 적용한다. 제4 점진적 보상면(G4)의 구간들은 점진적으로 증가 또는 감소하는 보상값이 할당된다. 즉, 제4 점진적 보상면(G4)에서 제31 보상면(C31)에 가까운 구간일수록 제31 보상면(C31)의 보상값과 가까운 보상값이 할당되고, 제2 기준면(RS2)과 가까운 구간일수록 그 보상값이 '0'에 가까워진다.
제31 보상면(C31)은 0294(HEX) 번째 라인부터 02C0(HEX) 라인까지 점유하고 제4 점진적 보상면(G4)에 비하여 휘도가 낮고 제32 보상면(C32)에 비하여 휘도가 높게 보인다. 본 발명은 제31 보상면(C31)의 각 픽셀들의 데이터에 가산되는 보상값들을 서로 동일하게 결정한다. 그리고 본 발명은 제32 보상면(3212)의 각 픽셀들의 데이터에 가산되는 보상값들을 서로 동일하게 하되, 제31 보상면(C311)의 보상값보다 작은 값으로 결정한다.
제32 보상면(C32)은 02C1(HEX) 번째 라인부터 02FF(HEX) 라인까지 점유하고 가장 어둡게 보이는 화면의 하단에 해당한다. 본 발명은 제32 보상면(C32)의 각 픽셀들의 데이터에 가산되는 보상값들을 서로 동일하게 결정하되, 보상값을 가장 높게 결정한다.
본 발명의 실시예에 따른 평판표시장치의 가로선 보상방법 및 장치는 가로 보상면들(HC1, HC2, HC3)에 표시될 데이터들에 가산되는 보상값을 계조별로 최적화한다.
도 7을 참조하면, 평판표시장치에 표시되는 화상은 전체 계조에서 입력 디지털 데이터의 계조와 그에 따른 휘도가 선형적이지 않다. 대략 계조 '80'을 기준으로 계조 '80' 미만의 계조에서는 입력 디지털 데이터가 증가함에 따라 휘도가 완만히 변하는데 비하여, 계조 '80' 이상의 계조에서는 입력 디지털 데이터가 증가함에 따라 휘도 변화가 상대적으로 크게 된다. 따라서, 가로 보상면들(HC1, HC2, HC3)의 보상값들은 계조에 따라 최적화되어야 한다.
본 발명의 실시예에 따른 평판표시장치의 가로선 보상방법 및 장치는 평판표시장치에서 표현 가능한 총 계조수가 계조 '0'에서 계조 '255'까지 256 개의 계조라면 표현 가능한 계조범위를 계조 '80' 미만의 저계조군과 '80' 이상의 중/고계조군으로 나누고 가로 보상면들(HC1, HC2, HC3)의 보상값을 다른 값으로 최적화한다. 보상값이 적용되는 저계조군에는 계조 '26'이하의 최저 계조범위는 생략 가능하고, 보상값이 적용되는 중/고계조군에는 계조 '200'이상의 최고 계조범위는 생략 가능하다. 이는 상기 최저 계조범위에서는 휘도가 매우 낮고 휘도변화가 작아 기준면과 가로 보상면들(HC1, HC2, HC3)의 휘도차를 육안으로 인지할 수 없고, 상기 최고 계조범위에서는 휘도가 매우 높고 휘도변화가 작아 기준면과 가로 보상면들(HC1, HC2, HC3)의 휘도차를 육안으로 인지할 수 없기 때문이다. 이러한 최저 계조범위와 최고 계조범위를 보상범위에서 생략하면, 상기 보상값이 적용되는 저계조군은 계조 '27'~ 계조 '79'를 포함하는 계조범위이고 상기 보상값이 적용되는 중/고계조군은 계조 '80'~ 계조 '199'를 포함하는 계조범위이다. 저계조군의 보상값은 계조 '45'에서 육안으로 기준면(RS1, RS2)의 휘도와 차이를 인지하지 못하는 값으로 결정되며, 중/고계조군의 보상값은 계조 '127'에서 육안으로 기준면(RS1, RS2)의 휘도와 차이를 인지하지 못하는 값으로 결정된다.
한편, 본 발명의 실시예에 따른 평판표시장치의 가로선 보상방법 및 장치는 표현 가능한 계조범위를 3 이상으로 더 세분화하여 세분화된 계조 구간마다 보상값 들을 다르게 최적화할 수 있다. 이 경우, 계조별로 가로 보상면들(HC1, HC2, HC3)의 휘도 보상이 더 정밀하게 될 수 있다.
가로 보상면들(HC1, HC2, HC3)의 휘도를 보상하기 위한 보상값들은 정수+1 미만의 소수로 결정될 수 있고, 소수값의 보상값은 디더패턴(Dither pattern)을 이용한 프레임 레이트 콘트롤(Frame rate control; 이하, "FRC"라 함)로 표현된다. 가로 보상면들(HC1, HC2, HC3)의 보상값들 중에서 기준면과 중첩되지 않고 주변에 비하여 더 어둡게 보이는 보상면들(C1 내지 C32)의 보상값은 계조 '45'와 계조 '127'에서의 휘도 및 색도 분석과 그 분석 결과에 따른 보상값의 조정에 따라 결정된다. 가로 보상면들(HC1, HC2, HC3)의 보상값들 중에서 기준면과 중첩되고 폭방향에서 휘도가 점진적으로 변하는 점진적 보상면(G1 내지 G4)의 보상값은 그 점진적 보상면(G1 내지 G4)에 인접하는 보상면들(C1 내지 C32)의 보상값으로부터 점진적으로 낮아지는 값으로 자동 결정된다. 즉, 보상면들(C1 내지 C32)의 보상값이 결정되면 점진적 보상면(G1 내지 G4)의 보상값들은 휘도 및 색도의 측정과 보상 데이터의 조정없이 자동 결정된다. 가로 보상면들(HC1, HC2, HC3)의 각 픽셀 데이터들에 가산되는 보상값들은 가로 보상면들(HC1, HC2, HC3)의 각 픽셀 위치를 지시하는 위치 데이터와 함께 룩업 테이블 형태로 비활성 메모리 예를 들면, EEPROM(Electrically Erasable Programmable Read Only Memory) 또는 EDID ROM(Extended Display Identification Data ROM)에 저장된다. EDID ROM에는 무라 보상 데이터 이외에 모니터 정보 데이터로써 판매자/생산자 식별정보(ID) 및 기본 표시소자의 변수 및 특성 등이 저장되어 있다. 이러한 메모리는 보상값을 데이터 에 가산하기 위한 가산기와 함께 평판표시장치의 구동회로에 추가된다.
아래의 표 1 및 표 2는 계조 '45'에서 가로 보상면들(HC1, HC2, HC3)의 휘도를 기준면을 기준으로 보상하기 위하여 최적화된 저계조 범위의 보상값 예이며, 표 3 및 표 4는 계조 '127'에서 가로 보상면들(HC1, HC2, HC3)의 휘도를 기준면을 기준으로 보상하기 위하여 최적화된 중/고계조 범위의 보상값 예이다.
가로 보상면 시작위치(HEX) 끝위치(HEX) 보상값(HEX)
C1 0000 0079 4
G1

 007A 007D 3
007E 0081 2
0082 0085 1
G2


 0114 0117 1
0118 011B 2
011C 011F 3
0120 0123 4
C211 0124 0144 6
C212 0145 0164 5
C22 0165 019C 4
C231 019D 01A8 6
C232 01A9 01D8 6
G3


 01D9 01DC 4
01DD 01E0 3
01E1 01E4 2
01E5 01E8 1
가로 보상면 시작위치(HEX) 끝위치(HEX) 보상값(HEX)
G4






 026C 027B 1
027C 027F 1
0280 0283 2
0284 0287 4
0288 028B 5
028C 028F 6
0290 0293 7
0294 02C0 8
C32 02C1 02FF 9
가로 보상면 시작위치(HEX) 끝위치(HEX) 보상값(HEX)
C1 0000 0079 3
G1

 007A 007D 2
007E 0081 1
0082 0085 0
G2


 0114 0117 1
0118 011B 2
011C 011F 3
0120 0123 5
C211 0124 0144 7
C212 0145 0164 6
C22 0165 019C 5
C231 019D 01A8 8
C232 01A9 01D8 7
G3


 01D9 01DC 6
01DD 01E0 4
01E1 01E4 4
01E5 01E8 3
가로 보상면 시작위치(HEX) 끝위치(HEX) 보상값(HEX)
G4






 026C 027B 0
027C 027F 0
0280 0283 3
0284 0287 6
0288 028B 7
028C 028F 8
0290 0293 A
0294 02C0 B
C32 02C1 02FF C
표 1 내지 표 4에 있어서, 가로 보상면의 시작위치, 끝위치 및 보상값은 16진수로 표현되었다. 보상값은 보상값을 'X'라 할 때 X/8로써 분모 '8'이 생략되었다.
한편, 보상값은 평판표시패널의 가로선 결함영역 이외에도 액정표시장치의 광원으로 이용되는 직하형 백라이트 유닛의 램프 휘선으로 인하여 램프 형태로 표시패널에서 밝게 보이는 영역의 휘도 보상값을 포함할 수 있다.
도 8은 본 발명의 실시예에 따른 평판표시장치의 제조방법을 단계적으로 설명하기 위한 흐름도이다. 도 9는 도 8의 제조방법에서 이용되는 가로선 결함의 분석 및 보상값 결정 시스템을 나타낸다.
도 8 및 도 9를 참조하면, 본 발명의 실시예에 따른 평판표시장치의 제조방법은 상판 및 하판을 각각 제작한 후에, 상/하판을 실재(Sealant)나 프릿글라스(Frit glass)로 합착한다.(S1, S2, S3) 상판과 하판은 평판표시패널(30)의 종류에 따라 여러 형태로 제작될 수 있다. 예컨대, 액정표시패널의 경우에 상판에는 컬러필터, 블랙 매트릭스, 공통전극, 상부 배향막 등이 형성될 수 있고, 하판에는 데이터라인, 게이트라인, TFT, 화소전극, 하부 배향막, 컬럼 스페이서 등이 형성될 수 있다. 플라즈마 디스플레이 패널의 경우에 하판에는 어드레스전극, 하부 유전체, 격벽, 형광체 등이 형성될 수 있고, 상판에는 상부 유전체, MgO 보호막, 서스테인전극쌍이 형성될 수 있다.
이어서, 평판표시장치의 검사공정에서 각 계조의 테스트 데이터를 평판표시패널(30)에 인가하여 테스트 화상을 표시하고 그 화상에 대하여 도 9와 같은 감지장치(42)를 이용한 전기적인 검사 및/또는 육안검사를 통해 표시면 전체의 휘도 및 색도를 측정한다.(S4) 그리고 검사공정에서 평판표시장치에 가로선이 발견되면(S5), 그 가로선이 나타나는 위치와 가로선의 휘도를 분석한다.(S6)
이어서, 본 발명은 가로선 내의 각 픽셀을 지시하는 위치 데이터를 결정함과 아울러 표 1 내지 표 4와 같이 가로선의 다양한 유형과 계조에 따라 최적화된 보상값을 테스트 데이터에 가산하고 보상값이 가산된 테스트 데이터를 평판표시패널(30)에 공급하여 휘도 및 색도를 분석한 결과, 기준면과 가로선 결함영역의 휘도가 실질적으로 동일하게 되는 보상값을 결정한다. 그리고 본 발명은 가로선의 각 픽셀별 위치를 지시하는 위치 데이터와, 선택된 보상값들을 유저 커넥터(User connector)와 롬기록기(ROM writer)를 통해 메모리에 저장한다.(S7, S8)
S5 단계에서 표시면 전체에 흑선이 보이지 않으면 그 평판표시장치는 양품으로 판정되어 출하된다.(S9)
가로선의 분석 및 보상값 결정 시스템은 도 9와 같이 평판표시패널(30)의 휘도와 색도를 감지하기 위한 감지장치(42), 평판표시패널(30)에 데이터를 공급하고 감지장치(42)의 출력신호로부터 평판표시패널(30)의 휘도와 색도 를 분석하는 컴퓨터(44), 및 컴퓨터(44)에 의해 결정된 최적화된 보상값이 저장되는 메모리(46)를 구비한다.
감지장치(42)는 카메라 및/또는 광센서를 포함하여 평판표시패널(30)에 표시된 테스트 화상의 휘도 및 색도를 감지하여 전압 또는 전류를 발생한 후, 그 전압 또는 전류를 디지털 감지 데이터로 변환하여 컴퓨터(44)에 공급한다.
컴퓨터(44)는 각 계조별로 테스트 데이터를 평판표시패널(30)의 구동회로에 공급하고, 감지장치(42)로부터 입력되는 디지털 감지 데이터에 따라 각 계조별로 평판표시패널의 전 표시면에 대하여 테스트 화상의 휘도 및 색도를 판정한다. 이 컴퓨터(44)는 표 1 내지 표 4와 같은 보상값들을 미리 저장하고, 평판표시패널(30)에서 가로선이 감지되면 각 계조별로 기준면과 가로선의 휘도가 실질적으로 동일하게 될 때까지 미리 저장된 보상값을 자동으로 바꿔가면서 가로선에 표시될 테스트 데이터를 변조하여 변조된 데스트 데이터를 평판표시패널(30)에 공급한다. 그리고 컴퓨터(44)는 가로선의 휘도 변화를 관찰하고 그 결과 가로선과 기준면의 휘도가 미리 설정된 임계값 이하로 판정되면 그 때의 보상값을 가로선의 위치 데이터와 함께 메모리(46)에 저장한다. 여기서, 임계값은 동일 계조에서 육안으로 볼 때 가로선과 기준면의 휘도 차이가 보이지 않는 실험적으로 결정된 값이다.
도 10은 가로선 결함영역의 휘도를 보상하기 위한 보상값 중에서 '1' 미만의 미세 보상값을 표현하는 FRC의 디더패턴 예를 나타낸다.
도 10을 참조하면, 본 발명의 실시예에 따른 가로선 보상방법의 FRC는 8 픽셀×8 픽셀 크기를 가지며 보상값에 따라 '1'이 가산되는 픽셀들의 개수가 다르게 설정되어 1 미만의 소수 계조에 해당하는 보상값을 표현하는 1/8 디더패턴 내지 8/7 디더패턴을 이용한다.
1/8 디더패턴은 64 개의 픽셀들 중에서 '1'이 가산되는 8 개의 픽셀들을 설정하여 1/8(=0.125) 계조에 해당하는 보상값을 표현하고, 2/8 디더패턴은 64 개의 픽셀들 중에서 '1'이 가산되는 16 개의 픽셀들을 설정하여 2/8(=0.250) 계조에 해당하는 보상값을 표현하고, 3/8 디더패턴은 64 개의 픽셀들 중에서 '1'이 가산되는 24 개의 픽셀들을 설정하여 3/8(=0.375) 계조에 해당하는 보상값을 표현한다. 4/8 디더패턴은 64 개의 픽셀들 중에서 '1'이 가산되는 32 개의 픽셀들을 설정하여 4/8(=0.500) 계조에 해당하는 보상값을 표현하고, 5/8 디더패턴은 64 개의 픽셀들 중에서 '1'이 가산되는 40 개의 픽셀들을 설정하여 5/8(=0.625) 계조에 해당하는 보상값을을 표현하고, 6/8 디더패턴은 64 개의 픽셀들 중에서 '1'이 가산되는 48 개의 픽셀들을 설정하여 6/8(=0.750) 계조에 해당하는 보상값을 표현한다. 그리고 7/8 디더패턴은 64 개의 픽셀들 중에서 '1'이 가산되는 56 개의 픽셀들을 설정하여 7/8(=0.875) 계조에 해당하는 보상값을 표현한다. 이러한 디더패턴들 각각은 프레임기간마다 '1'이 가산되는 픽셀들의 위치를 변경한다.
도 11은 본 발명의 실시예에 따른 평판표시장치를 나타낸다. 이 평판표시장치에 대하여 액정표시장치를 예로 들어 설명하기로 한다.
도 11을 참조하면, 본 발명의 평판표시장치는 데이터라인들(106)과 게이트라인들(108)이 교차하고 그 교차부에 액정셀들(Clc)을 구동하기 위한 TFT들이 형성된 표시패널(103); 미리 저장된 보상값을 이용하여 가로선 결함영역에 표시될 디지털 비디오 데이터(Ri/Gi/Bi)를 변조하는 보상회로(105); 데이터라인들(106)에 변조된 데이터(Rc/Gc/Bc)를 공급하는 데이터 구동회로(101); 게이트라인들(106)에 스캔신호를 공급하는 게이트 구동회로(102); 및 구동회로들(101, 102)을 제어하는 타이밍 콘트롤러(104)를 구비한다.
액정표시패널(103)은 두 장의 기판(TFT 기판, 컬러필터 기판)의 사이에 액정분자들이 주입된다. TFT 기판 상에 형성된 데이터라인들(106)과 게이트라인(108)들은 상호 직교한다. 데이터라인(106)들과 게이트라인들(108)의 교차부에 형성된 TFT는 게이트라인(108)으로부터의 스캔신호에 응답하여 데이터라인(106)을 경유하여 공급되는 데이터전압을 액정셀(Clc)의 픽셀전극에 공급한다. 칼라필터 기판 상에는 도시하지 않은 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 공통전압(Vcom)이 공급되는 공통전극은 IPS(In-plain Switching) 모드나 FFS(Fringe Field Switching) 모드 등에서 TFT 기판상에 형성되고, TN(Twisted Nematic) 모드, OCB(optically compensated bent) 모드, VA(Vertically Alignment) 모드 등에서 컬러필터 기판에 형성된다. 이러한 TFT 기판과 컬러필터 기판에는 서로 수직한 투과축을 가지는 편광판이 각각 부착된다.
보상회로(105)는 시스템 인터페이스(System Interface)로부터 입력데이터(Ri/Gi/Bi)를 공급받아 가로선 결함영역의 각 픽셀들에 표시될 디지털 비디오 데이터(Ri/Gi/Bi)를 미리 저장된 보정값으로 가산하여 변조된 디지털 비디오 데이터(Rc/Gc/Bc)와 기준면에 표시될 미 변조 데이터(Ri/Gi/Bi)를 출력한다.
타이밍 콘트롤러(104)는 보상회로(105)로부터의 디지털 비디오 데이터(Rc/Gc/Bc, Ri/Gi/Bi)를 도트 클럭(DCLK)에 맞추어 데이터 구동회로(101)에 공급함과 아울러 수직/수평 동기 신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 이용하여 게이트 구동회로(102)를 제어하기 위한 게이트 제어신호(GDC), 데이터 구동회로(101)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 이러한 보상회로(105)와 타이밍 콘트롤러(104)는 하나의 칩으로 집적될 수 있다.
데이터 구동회로(101)는 타이밍 콘트롤러(104)로부터 공급되는 디지털 비디오 데이터(Rc/Gc/Bc, Ri/Gi/Bi)를 아날로그 감마보상전압으로 변환하고 그 아날로그 감마보상전압을 데이터전압으로써 데이터라인들(106)에 공급한다.
게이트 구동회로(102)는 데이터전압이 공급될 수평라인을 선택하는 스캔신호를 게이트라인들(108)에 순차적으로 공급한다.
도 12는 보상회로(105)를 상세히 나타낸다.
도 12를 참조하면, 본 발명의 실시예에 따른 보상회로(105)는 FRC 제어부(111), EEPROM(112), 레지스터(113) 및 인터페이스회로(114)를 구비한다.
FRC 제어부(111)는 수직 및 수평 동기신호(Vsync, Hsync), 데이터 인에이블신호(DE), 도트클럭(DCLK)에 따라 디지털 비디오 데이터(Ri, Bi, Gi)의 표시위치를 판단하고, 그 위치 판단결과와 EEPROM(112)으로부터의 위치정보(PD)를 비교하여 가로선 결함영역에 표시될 디지털 비디오 데이터(Ri/Bi/Gi)를 검출한다. 그리고 FRC 제어부(111)는 가로선 결함영역에 표시될 디지털 비디오 데이터(Ri, Bi, Gi)를 리드 어드레스로 하여 EEPROM(112)에 공급하고, 그 리드 어드레스에 응답하여 EEPROM(112)으로부터 출력된 보상값(CD)을 가로선 결함영역에 표시될 디지털 비디오 데이터(Ri/Bi/Gi)에 가산한다. 여기서, FRC 제어부(111)는 도 10과 같이 미리 결정된 디더패턴에 따라 보상값을 시간적 및 공간적으로 분산시켜 디더패턴 단위로 1 계조 미만의 보상값을 디지털 비디오 데이터(Ri/Bi/Gi)에 가산하고, 1 계조 이상의 정수 보상값을 디지털 비디오 데이터에 각 픽셀 단위로 가산한다.
EEPROM(112)은 가로선 결함영역의 계조별 보상값과 가로선 결함영역의 위치 데이터를 저장한다. 이 EEPROM(112)에 저장된 위치데이터(PD)와 보상값(CD)은 인터페이스회로(114)를 통해 외부 컴퓨터(44)로부터 인가되는 전기적 신호에 의해 갱신될 수 있다.
인터페이스회로(114)는 보상회로(105)와 외부 시스템 간의 통신을 위한 구성으로써 이 인터페이스회로(114)는 I2C 등의 통신 표준 프로토콜 규격에 맞춰 설계된다. EEPROM(112)에 저장된 위치데이터와 보상값(CD)은 공정변화, 적용 모델간 차이 등과 같은 이유에 의해 갱신이 요구되며, 사용자는 갱신하고자 하는 사용자 위치데이터(UPD)와 사용자 보상값(UCD)을 외부 시스템을 통해 입력한다. 컴퓨터(44)는 위와 같은 요구가 있을 때 인터페이스회로(114)를 통해 EEPROM(112)에 저장된 데이터를 읽어들이거나 수정할 수 있다.
레지스터(113)에는 EEPROM(112)에 저장된 위치데이터(PD) 및 보상데이터(CD)를 갱신하기 위하여 인터페이스회로(114)를 통해 전송되는 사용자 데이터들(UPD, CD)이 임시 저장된다.
이러한 액정표시장치는 다른 평판표시장치에도 큰 변경없이 적용될 수 있다. 예컨대, 액정표시패널(103)은 전계 방출 표시소자, 플라즈마 디스플레이 패널 및 유기발광다이오드 표시소자 등으로 대신될 수 있다.
상술한 바와 같이, 본 발명에 따른 평판표시장치의 가로선 보상방법 및 장치는 가로선 형태로 나타나는 얼룩의 휘도를 데이터 변조를 통해 보상하여 공정만으로는 보상이 어려운 가로선 결함영역의 휘도를 보상할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (17)

  1. 동일 계조의 데이터를 평판표시패널의 표시면 전체에 공급하여 휘도를 측정하는 단계;
    상기 휘도의 측정 결과에 기초하여, 상기 평판표시패널의 표시면 내에서 기준면 대비 휘도가 낮게 보이는 가로선 결함영역을 감지하는 단계;
    상기 가로선 결함영역에 표시될 디지털 비디오 데이터를 다수의 보상값 으로 변조하면서 상기 가로선 결함영역의 휘도 변화를 관찰하고 그 결과 상기 기준면과 상기 가로선 결함영역의 휘도가 실질적으로 동일할 때의 보상값을 선택하는 단계;
    상기 선택된 보상값을 상기 평판표시패널을 구동하기 위한 메모리에 저장하는 단계; 및
    상기 메모리에 저장된 보상값을 이용하여 상기 가로선에 표시될 디지털 비디오 데이터를 변조하여 상기 평판표시패널에 화상을 표시하는 단계를 포함하고,
    상기 가로선 보상영역은 상기 평판표시패널의 상측에 위치되는 제1 가로 보상면, 상기 평판표시패널의 중앙부에 위치되는 제2 가로 보상면, 및 상기 평판표시패널의 하측에 위치하는 제3 가로 보상면을 포함하고,
    상기 기준면은 상기 제1 가로 보상면과 상기 제2 가로 보상면 사이에 위치되는 제1 기준면과, 상기 제2 가로 보상면과 상기 제3 가로 보상면 사이에 위치되는 제2 기준면을 포함하며,
    상기 제1 가로 보상면은 상기 제1 기준면에 비하여 휘도가 낮은 제1 보상면과, 상기 제1 기준면의 일부와 상기 제1 보상면의 일부에 중첩되어 상기 평판표시패널의 폭방향을 따라 휘도가 점진적으로 다르게 보이는 제1 점진적 보상면을 포함하고,
    상기 보상값은 상기 제1 보상면에 표시될 디지털 비디오 데이터에 가산되는 제1 보상값, 상기 제1 점진적 보상면에 표시될 디지털 비디오 데이터에 가산되는 다수의 제1 점진적 보상값을 포함하며,
    상기 제1 점진적 보상값은 상기 제1 점진적 보상면을 상기 평판표시패널의 폭방향을 따라 다수의 구간으로 분할할 때 상기 구간별로 다른 값으로 결정되고, 상기 제1 보상면에 가까울수록 높은 값을 갖고, 상기 제1 기준면에 가까울수록 낮은 값을 갖는 것을 특징으로 하는 평판표시장치의 가로선 보상방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제2 가로 보상면은 제21 보상면, 제21 보상면보다 어둡게 보이는 제23 보상면, 상기 제21 보상면과 상기 제23 보상면 사이에 위치하고 상기 제21 보상면과 상기 제23 보상면보다 밝게 보이는 제22 보상면, 상기 제21 보상면의 일부와 상기 제1 기준면의 일부에 중첩되는 제2 점진적 보상면, 및 상기 제23 보상면의 일부와 상기 제2 기준면의 일부에 중첩되는 제3 점진적 보상면을 포함하고,
    상기 보상값은 상기 제21 보상면에 표시될 디지털 비디오 데이터에 가산되는 제21 보상값, 상기 제21 보상값보다 낮은 값을 가지며 상기 제22 보상면에 표시될 디지털 비디오 데이터에 가산되는 제22 보상값, 상기 제21 보상값보다 높은 값을 가지며 상기 제23 보상면에 표시될 디지털 비디오 데이터에 가산되는 제23 보상값, 상기 제2 점진적 보상면에 표시될 디지털 비디오 데이터에 가산되는 다수의 제2 점진적 보상값, 상기 제3 점진적 보상면에 표시될 디지털 비디오 데이터에 가산되는 다수의 제3 점진적 보상값을 포함하며,
    상기 제2 점진적 보상값은 상기 제2 점진적 보상면을 상기 평판표시패널의 폭방향을 따라 다수의 구간으로 분할할 때 상기 구간별로 다른 값으로 결정되고, 상기 제1 기준면에 가까울수록 낮은 값을 갖고, 상기 제21 보상면에 가까울수록 높은 값을 갖으며,
    상기 제3 점진적 보상값은 상기 제3 점진적 보상면을 상기 평판표시패널의 폭방향을 따라 다수의 구간으로 분할할 때 상기 구간별로 다른 값으로 결정되고, 상기 제2 기준면에 가까울수록 낮은 값을 갖고, 상기 제23 보상면에 가까울수록 높은 값을 갖는 것을 특징으로 하는 평판표시장치의 가로선 보상방법.
  5. 제 4 항에 있어서,
    상기 제21 보상값은 상기 제21 보상면을 상기 평판표시패널의 폭방향을 따라 상기 제2 점진적 보상면과 가까운 제211 보상면과, 상기 제22 보상면과 가까운 제222 보상면으로 분할할 때 상기 제211 보상면에 표시될 디지털 비디오 데이터에 가산되는 제211 보상값과, 상기 제212 보상면에 표시될 디지털 비디오 데이터에 가산되는 제212 보상값을 포함하고,
    상기 제211 보상값은 상기 제222 보상값보다는 높은 것을 특징으로 하는 평판표시장치의 가로선 보상방법.
  6. 제 5 항에 있어서,
    상기 제21 보상값은 상기 제21 보상면의 일부 면에 표시될 디지털 비디오 데이터에 가산되고 상기 제211 보상값과 상기 제212 보상값보다 높은 보상값을 포함하는 것을 특징으로 하는 평판표시장치의 가로선 보상방법.
  7. 제 4 항에 있어서,
    상기 제23 보상값은 상기 제23 보상면을 상기 평판표시패널의 폭방향을 따라 상기 제22 보상면과 가까운 제231 보상면과, 상기 제3 점진적 보상면과 가까운 제232 보상면으로 분할할 때 상기 제231 보상면에 표시될 디지털 비디오 데이터에 가산되는 제231 보상값과, 상기 제232 보상면에 표시될 디지털 비디오 데이터에 가산되는 제232 보상값을 포함하고,
    상기 제231 보상값은 고계조에서 상기 제232 보상값보다는 높은 것을 특징으 로 하는 평판표시장치의 가로선 보상방법.
  8. 기준면과 동일 계조에서 상기 기준면에 비하여 어둡게 보이는 가로선 결함영역을 가지는 평판표시패널;
    상기 평판표시패널의 휘도와 색도를 감지하기 위한 감지장치;
    상기 감지장치의 상기 휘도의 측정 결과에 기초하여, 상기 평판표시패널의 표시면 내에서 기준면 대비 휘도가 낮게 보이는 가로선 결함영역을 감지하고, 상기 가로선 결함영역에 표시될 디지털 비디오 데이터를 다수의 보상값으로 변조하면서 상기 가로선 결함영역의 휘도 변화를 관찰하고 그 결과 상기 기준면과 상기 가로선 결함영역의 휘도가 실질적으로 동일할 때의 보상값을 선택하는 컴퓨터;
    상기 가로선 결함영역의 휘도를 보상하기 위한 보상값들이 저장되는 메모리;
    상기 메모리에 저장된 보상값을 이용하여 상기 가로선 결함영역에 표시될 디지털 비디오 데이터를 변조하여 상기 평판표시패널에 화상을 표시하는 구동부를 구비하고,
    상기 가로선 보상영역은 상기 평판표시패널의 상측에 위치되는 제1 가로 보상면, 상기 평판표시패널의 중앙부에 위치되는 제2 가로 보상면, 및 상기 평판표시패널의 하측에 위치하는 제3 가로 보상면을 포함하고,
    상기 기준면은 상기 제1 가로 보상면과 상기 제2 가로 보상면 사이에 위치되는 제1 기준면과, 상기 제2 가로 보상면과 상기 제3 가로 보상면 사이에 위치되는 제2 기준면을 포함하며,
    상기 제1 가로 보상면은 상기 제1 기준면에 비하여 휘도가 낮은 제1 보상면과, 상기 제1 기준면의 일부와 상기 제1 보상면의 일부에 중첩되어 상기 평판표시패널의 폭방향을 따라 휘도가 점진적으로 다르게 보이는 제1 점진적 보상면을 포함하고,
    상기 보상값은 상기 제1 보상면에 표시될 디지털 비디오 데이터에 가산되는 제1 보상값, 상기 제1 점진적 보상면에 표시될 디지털 비디오 데이터에 가산되는 다수의 제1 점진적 보상값을 포함하며,
    상기 제1 점진적 보상값은 상기 제1 점진적 보상면을 상기 평판표시패널의 폭방향을 따라 다수의 구간으로 분할할 때 상기 구간별로 다른 값으로 결정되고, 상기 제1 보상면에 가까울수록 높은 값을 갖고, 상기 제1 기준면에 가까울수록 낮은 값을 갖는 것을 특징으로 하는 평판표시장치의 가로선 보상장치.
  9. 삭제
  10. 삭제
  11. 제 8 항에 있어서,
    상기 제2 가로 보상면은 제21 보상면, 제21 보상면보다 어둡게 보이는 제23 보상면, 상기 제21 보상면과 상기 제23 보상면 사이에 위치하고 상기 제21 보상면과 상기 제23 보상면보다 밝게 보이는 제22 보상면, 상기 제21 보상면의 일부와 상기 제1 기준면의 일부에 중첩되는 제2 점진적 보상면, 및 상기 제23 보상면의 일부와 상기 제2 기준면의 일부에 중첩되는 제3 점진적 보상면을 포함하고,
    상기 보상값은 상기 제21 보상면에 표시될 디지털 비디오 데이터에 가산되는 제21 보상값, 상기 제21 보상값보다 낮은 값을 가지며 상기 제22 보상면에 표시될 디지털 비디오 데이터에 가산되는 제22 보상값, 상기 제21 보상값보다 높은 값을 가지며 상기 제23 보상면에 표시될 디지털 비디오 데이터에 가산되는 제23 보상값, 상기 제2 점진적 보상면에 표시될 디지털 비디오 데이터에 가산되는 다수의 제2 점진적 보상값, 상기 제3 점진적 보상면에 표시될 디지털 비디오 데이터에 가산되는 다수의 제3 점진적 보상값을 포함하며,
    상기 제2 점진적 보상값은 상기 제2 점진적 보상면을 상기 평판표시패널의 폭방향을 따라 다수의 구간으로 분할할 때 상기 구간별로 다른 값으로 결정되고, 상기 제1 기준면에 가까울수록 낮은 값을 갖고, 상기 제21 보상면에 가까울수록 높은 값을 갖으며,
    상기 제3 점진적 보상값은 상기 제3 점진적 보상면을 상기 평판표시패널의 폭방향을 따라 다수의 구간으로 분할할 때 상기 구간별로 다른 값으로 결정되고, 상기 제2 기준면에 가까울수록 낮은 값을 갖고, 상기 제23 보상면에 가까울수록 높은 값을 갖는 것을 특징으로 하는 평판표시장치의 가로선 보상장치.
  12. 제 11 항에 있어서,
    상기 제21 보상값은 상기 제21 보상면을 상기 평판표시패널의 폭방향을 따라 상기 제2 점진적 보상면과 가까운 제211 보상면과, 상기 제22 보상면과 가까운 제222 보상면으로 분할할 때 상기 제211 보상면에 표시될 디지털 비디오 데이터에 가산되는 제211 보상값과, 상기 제212 보상면에 표시될 디지털 비디오 데이터에 가산되는 제212 보상값을 포함하고,
    상기 제211 보상값은 상기 제222 보상값보다는 높은 것을 특징으로 하는 평판표시장치의 가로선 보상장치.
  13. 제 12 항에 있어서,
    상기 제21 보상값은 상기 제21 보상면의 일부 면에 표시될 디지털 비디오 데이터에 가산되고 상기 제211 보상값과 상기 제212 보상값보다 높은 보상값을 포함하는 것을 특징으로 하는 평판표시장치의 가로선 보상장치.
  14. 제 11 항에 있어서,
    상기 제23 보상값은 상기 제23 보상면을 상기 평판표시패널의 폭방향을 따라 상기 제22 보상면과 가까운 제231 보상면과, 상기 제3 점진적 보상면과 가까운 제232 보상면으로 분할할 때 상기 제231 보상면에 표시될 디지털 비디오 데이터에 가산되는 제231 보상값과, 상기 제232 보상면에 표시될 디지털 비디오 데이터에 가산되는 제232 보상값을 포함하고,
    상기 제231 보상값은 고계조에서 상기 제232 보상값보다는 높은 것을 특징으로 하는 평판표시장치의 가로선 보상장치.
  15. 삭제
  16. 제 8 항에 있어서,
    상기 구동부는,
    상기 디지털 비디오 데이터 중에서 상기 가로선 결함영역에 표시될 디지털 비디오 데이터에 상기 보상값을 가산하여 변조된 디지털 비디오 데이터를 발생하는 보상부;
    상기 보상부로부터의 디지털 비디오 데이터를 아날로그 데이터로 변환하여 상기 평판표시패널의 데이터라인들에 공급하기 위한 데이터 구동부;
    상기 평판표시패널의 데이터라인들과 교차하는 스캔라인들에 스캔펄스를 공급하는 스캔 구동부; 및
    상기 보상부로부터의 디지털 비디오 데이터를 상기 데이터 구동부에 공급함과 아울러 상기 데이터 구동부 및 상기 스캔 구동부의 동작 타이밍을 제어하기 위한 타이밍 콘트롤러를 구비하는 것을 특징으로 하는 평판표시장치의 가로선 보상장치.
  17. 삭제
KR1020060104973A 2006-10-27 2006-10-27 평판표시장치의 가로선 보상방법 및 장치 KR101286515B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060104973A KR101286515B1 (ko) 2006-10-27 2006-10-27 평판표시장치의 가로선 보상방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060104973A KR101286515B1 (ko) 2006-10-27 2006-10-27 평판표시장치의 가로선 보상방법 및 장치

Publications (2)

Publication Number Publication Date
KR20080037823A KR20080037823A (ko) 2008-05-02
KR101286515B1 true KR101286515B1 (ko) 2013-07-16

Family

ID=39646714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060104973A KR101286515B1 (ko) 2006-10-27 2006-10-27 평판표시장치의 가로선 보상방법 및 장치

Country Status (1)

Country Link
KR (1) KR101286515B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10789870B2 (en) 2017-12-27 2020-09-29 Samsung Display Co., Ltd. Display device and method of driving the same
US10825377B2 (en) 2017-01-10 2020-11-03 Samsung Electronics Co., Ltd. Display apparatus, control method and compensation coefficient calculation method thereof
US11862106B2 (en) 2021-12-01 2024-01-02 Samsung Display Co., Ltd. Scan driver and display apparatus comprising the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101585680B1 (ko) * 2009-05-04 2016-01-15 엘지디스플레이 주식회사 액정표시장치와 그의 화질보상방법
KR102100882B1 (ko) * 2013-11-01 2020-04-14 엘지디스플레이 주식회사 표시장치와 그 보간 방법
KR102175702B1 (ko) 2013-12-30 2020-11-09 삼성디스플레이 주식회사 표시 장치의 얼룩 보상 방법 및 이를 수행하는 비전 검사 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0474407A (ja) * 1990-07-16 1992-03-09 Matsushita Electric Ind Co Ltd 偏平型アルミ電解コンデンサ
US20050264587A1 (en) 2003-07-29 2005-12-01 Seiko Epson Corporation Color filter, color image display device, and electronic apparatus
KR20060082917A (ko) * 2005-01-13 2006-07-20 삼성전자주식회사 검사 장치
KR20060104114A (ko) * 2005-03-29 2006-10-09 삼성에스디아이 주식회사 전자방출패널의 화소간 균일도 보상방법 및 그 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0474407A (ja) * 1990-07-16 1992-03-09 Matsushita Electric Ind Co Ltd 偏平型アルミ電解コンデンサ
US20050264587A1 (en) 2003-07-29 2005-12-01 Seiko Epson Corporation Color filter, color image display device, and electronic apparatus
KR20060082917A (ko) * 2005-01-13 2006-07-20 삼성전자주식회사 검사 장치
KR20060104114A (ko) * 2005-03-29 2006-10-09 삼성에스디아이 주식회사 전자방출패널의 화소간 균일도 보상방법 및 그 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825377B2 (en) 2017-01-10 2020-11-03 Samsung Electronics Co., Ltd. Display apparatus, control method and compensation coefficient calculation method thereof
US10789870B2 (en) 2017-12-27 2020-09-29 Samsung Display Co., Ltd. Display device and method of driving the same
US11862106B2 (en) 2021-12-01 2024-01-02 Samsung Display Co., Ltd. Scan driver and display apparatus comprising the same

Also Published As

Publication number Publication date
KR20080037823A (ko) 2008-05-02

Similar Documents

Publication Publication Date Title
KR101264718B1 (ko) 평판표시장치의 표시결함 보상방법 및 장치
KR101182324B1 (ko) 평판표시장치의 화질제어 방법
KR101201314B1 (ko) 평판표시장치의 제조방법 및 장치
KR101127829B1 (ko) 평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및화질 제어방법
KR101323457B1 (ko) 평판표시장치의 표시결함 보상방법 및 장치
KR101136286B1 (ko) 평판표시장치 및 그 화질제어방법
CN100557669C (zh) 图像质量控制方法及使用该方法的平板显示器
KR101232178B1 (ko) 평판표시장치의 표시결함 보상방법 및 장치
US8085278B2 (en) Method for setting compensation region for irregular defect region in manage display device
KR101286515B1 (ko) 평판표시장치의 가로선 보상방법 및 장치
KR101362145B1 (ko) 메모리 인터페이스 장치와 이를 이용한 평판표시장치 및 그구동방법
KR101274691B1 (ko) 평판표시장치의 표시결함 보상방법
KR20080001179A (ko) 평판표시장치의 데이터 보상방법 및 장치
KR101213859B1 (ko) 평판표시장치의 데이터 보상방법 및 장치
KR101346980B1 (ko) 평판표시장치의 흑선 보상방법 및 장치
KR20090094694A (ko) 액정표시장치의 검사장치 및 방법
KR101232177B1 (ko) 평판표시장치의 선 결함 보상방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 7