JP4849633B2 - 液晶表示装置用アレイ基板 - Google Patents

液晶表示装置用アレイ基板 Download PDF

Info

Publication number
JP4849633B2
JP4849633B2 JP2007168247A JP2007168247A JP4849633B2 JP 4849633 B2 JP4849633 B2 JP 4849633B2 JP 2007168247 A JP2007168247 A JP 2007168247A JP 2007168247 A JP2007168247 A JP 2007168247A JP 4849633 B2 JP4849633 B2 JP 4849633B2
Authority
JP
Japan
Prior art keywords
layer
electrode
gate
liquid crystal
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007168247A
Other languages
English (en)
Other versions
JP2008015514A (ja
Inventor
チ−ヒョン・ジョン
ドン−ヨン・キム
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2008015514A publication Critical patent/JP2008015514A/ja
Application granted granted Critical
Publication of JP4849633B2 publication Critical patent/JP4849633B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Description

本発明は、液晶表示装置に係り、特に、波状ノイズが発生せずに開口率を改善する液晶表示装置用アレイ基板およびこれを新しい４マスク工程で製造する方法に関する。
一般的な液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質を利用する。液晶は、構造が細く長いために、分子の配列において方向性を有しており、任意に液晶に電界を加えると、分子配列の配列方向が制御できる。従って、液晶の分子配列方向を任意に調節すると、光学的異方性によって液晶の分子配列方向に光が屈折して画像情報を表現する。
液晶表示装置は、共通電極が形成されたカラーフィルター基板(上部基板)と画素電極が形成されたアレイ基板(下部基板)と、両基板間に充填された液晶とで構成されるが、このような液晶表示装置は、共通電極と画素電極に印加される電圧により生じる垂直方向の電界によって液晶を駆動する方式であり、透過率と開口率等の特性が優れる。現在は、薄膜トランジスタとこの薄膜トランジスタに連結された画素電極がマトリックス状に配列されたアクティブマトリックス型の液晶表示装置(ＡＭ−ＬＣＤ、以下、液晶表示装置と称する)が解像度及び動画像の表示能力が優れていて最も注目を浴びている。
以下、図１を参照して、液晶表示装置の構成を説明する。図１は、液晶表示装置を拡大して概略的に示した斜視図である。図１に示したように、液晶パネル５１は、液晶層(図示せず)を間に相互に離隔された第１基板５と第２基板１０で構成されて、第２基板１０と向かい合う第１基板は、ブラックマトリックス６と赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルターパターン７ａ、７ｂ、７ｃと透明な共通電極９で構成される。
第１基板５と向かい合う第２基板１０には、多数の画素領域Ｐが定義されて、画素領域Ｐの一側に延長して形成されたゲート配線１４と、ゲート配線１４が通る画素領域Ｐでゲート配線１４と交差するように延長して形成されたデータ配線２６が形成されている。このような構成によって、画素領域Ｐは、ゲート配線１４とデータ配線２６が交差して定義される領域であって、両配線の交差地点には、薄膜トランジスタＴが形成される。画素領域Ｐには、薄膜トランジスタＴと接触する透明な画素電極３２が形成されて、これは、インジウム−スズ−オキサイドＩＴＯのように、光の透過率が比較的優れている透明導電性金属で形成する。
前述したように構成された液晶表示装置用アレイ基板は大体、５〜６マスク工程を行って製造され、これを簡単に紹介する。
後述する工程は、５マスク工程を例に挙げて説明している。
第１マスク工程：ゲート電極とゲート配線(及びゲートパッド)を形成する工程。
第２マスク工程：ゲート電極の上部のアクティブ層及びオーミックコンタクト層を形成する工程。
第３マスク工程：データ配線(及びデータパッド)、ソース電極及びドレイン電極を形成する工程。
第４マスク工程：基板全面に保護層を形成して、前記ドレイン電極を露出するコンタクトホールを形成する工程。
第５マスク工程：前記コンタクトホールを通じて接触する画素電極を形成する工程。
以上のような５マスク工程で液晶表示装置用アレイ基板を製造することができる。
このように、多数の工程によってアレイ基板が製造されるため、工程が多いほど不良が発生する確率が高くなって、歩留まりが低下する問題があり、工程時間の増加と工程費用の上昇によって製品の競争力が弱化する問題がある。このような問題を解決するための方法として、４マスク工程が提案された。
図２は、従来の４マスク工程で製造した液晶表示装置用アレイ基板の一部を拡大した平面図である。図２に示したように、アレイ基板は、基板６０上に一方向に延長されたゲート配線６２と、これとは交差して画素領域Ｐを定義するデータ配線９８を含む。ゲート配線６２の一端にゲートパッド６４が形成されて、データ配線９８の一端には、データパッド９９が形成される。ゲートパッド６４とデータパッド９９の上部には、各々これと接触する透明なゲートパッド電極ＧＰと、データパッド電極ＤＰが形成される。ゲート配線６２とデータ配線９８の交差地点には、ゲート配線６２と接触するゲート電極６４と、ゲート電極６４の上部に第１半導体層９１と(図３Ａ、３Ｂも参照)、第１半導体層９１の上部に離隔され位置して、データ配線９８に連結されたソース電極９４とこれとは離隔されたドレイン電極９６とを含む薄膜トランジスタＴが形成される。
画素領域Ｐには、ドレイン電極９６と接触する透明な画素電極ＰＸＬが形成される。この時、ゲート配線６２の一部上部に画素電極ＰＸＬと接触するアイランド状の金属層９７を形成することによって、ゲート配線６２の一部を第１電極とし、アイランド状の金属層９７を第２電極として、両電極間に位置したゲート絶縁膜(図示せず)を誘電体とするストレージキャパシターＣｓｔが形成される。
データ配線９８の下部には、第１半導体層９１から延長された第２半導体層９２が形成されて、アイランド状の金属層９７の下部には、第３半導体層９３が形成される。この時、従来の技術による４マスク工程で製造されたアレイ基板は、ソース電極９４及びドレイン電極９６とデータ配線９８の下部に、薄膜トランジスタＴの第１半導体層９１から延長された第２半導体層９２が形成される。
第１及び第２半導体層９１、９２の純粋非晶質シリコン層は、光に露出され光電流が発生して、このように発生した光漏洩電流(photo-leakage current)によって隣接した画素電極ＰＸＬとカップルリング(coupling)現象が発生し、液晶パネルの画面に波状ノイズ(wavy noise)が発生したり、薄膜トランジスタが誤作動したりする問題がある。
また、このような問題を解決するために、第１及び第２半導体層９１、９２に完全に遮るようにブラックマトリックス(図示せず)を設計する場合、開口率が低下される短所がある。一方、画素電極ＰＸＬは、コンタクトホールを通じてドレイン電極９６と接触するが、コンタクトホールを通じて露出された第１半導体層９１に光が入射されることを防ぐために、ブラックマトリックスがコンタクトホールを遮るように設計する場合、開口率がさらに低下される短所がある。
図３Ａ及び図３Ｂは、各々図２のＩＩＩａ-ＩＩＩａ’線、ＩＩＩｂ-ＩＩＩｂ’線に沿った断面図である。図３Ａ及び図３Ｂに示したように、従来の４マスク工程で薄膜トランジスタアレイ基板６０を製造すると、ソース電極９４及びドレイン電極９６とデータ配線９８の下部に、第１半導体層９１と第２半導体層９２が形成される。第１及び第２半導体層９１、９２は、第１及び第２純粋非晶質シリコン層(ａ-Ｓｉ：Ｈ)(９１ａ、９２ａ)と不純物を含む第１及び第２非晶質シリコン層(ｎ+ａ-Ｓｉ：Ｈ)(９１ｂ、９２ｂ)が積層されて形成され、特に、第１半導体層９１を構成する純粋非晶質シリコン層は、アクティブ層９１ａとして、上部の不純物非晶質シリコン層は、オーミックコンタクト層９１ｂとする。
薄膜トランジスタＴの第１半導体層９１の第１純粋非晶質シリコン層９１ａとデータ配線９８の下部に位置して、データ配線９８の両側に突出された第２半導体層９２の第２純粋非晶質シリコン層９２ａは、下部の光源(図示せず)に露出され光漏洩電流が発生する。この時、下部の光源による微細なフリッカーによって、第１及び第２純粋非晶質シリコン層９１ａ、９２ａは、微細に反応して活性化と非活性化状態が繰り返され、これによる光電流の変化が発生する。このような電流成分は、隣接する画素電極ＰＸＬを流れる信号とカップルリング(coupling)され画素電極ＰＸＬに位置した液晶(図示せず)の動きを歪曲させる。これにより、液晶パネルの画面には、波状の細い線が示される波状ノイズが発生する。
また、データ配線９８下部の第２半導体層９２の第２純粋非晶質シリコン層９２ａは、データ配線９８の両側に各々約１.７μｍ程度突出された状態である。一般的に、データ配線９８と画素電極ＰＸＬは、アライン誤差を勘案して、４.７５μｍ程度の隔離距離を置いてパターニングするが、この時、突出部分を勘案してデータ配線９８と画素電極ＰＸＬの隔離距離Ｄは、６.４５μｍになる。すなわち、データ配線９８の一側に突出された部分の長さ程度、画素電極ＰＸＬが離れてパターニングされて、また、この部分の光漏れを遮るブラックマトリックスＢＭの幅も広くなって、開口領域が蚕食される問題がある。
前述したように、波状ノイズが発生するデータ配線９８の下部の第２半導体層９２の形態は、従来の汎用的な４マスク工程によって必然的に発生する。理解のため、従来による４マスク工程を説明する。
以下、工程図面を参照して、従来による４マスク工程でアレイ基板を製造する方法を説明する。図４Ａ〜図４Ｇと図５Ａ〜図５Ｇと図６Ａ〜図６Ｇは、各々図２のＩＩＩａ-ＩＩＩａ’線、Ｖ-Ｖ’線、ＶＩ-ＶＩ’線に沿った、従来の４マスク工程順を示した工程断面図である。但し図４Ａ〜図４ＧはＩＩＩａ-ＩＩＩａ’線のＩＩＩａ’側をＣｓｔの先まで延長した領域を示す。
図４Ａと図５Ａと図６Ａは、第１マスク工程を示した図である。図４Ａと図５Ａと図６Ａに示したように、基板６０上にスイッチング領域Ｓを含む画素領域Ｐと、基板６０の端側に配置されるゲートパッド領域ＧＰとデータパッド領域ＤＰと、ストレージ領域Ｃとを定義する。この時、ストレージ領域Ｃは、ゲート配線領域ＧＬの一部に定義される。多数の領域(Ｓ、Ｐ、ＧＰ、ＤＰ、Ｃ)が定義された基板６０上に一方向に延長されて、一端にゲートパッド６６(ＧＰ)を含むゲート配線６２と、ゲート配線６２に連結されてスイッチング領域Ｓに位置するゲート電極６４を形成する。
図４Ｂ〜図４Ｅと図５Ｂ〜図５Ｅと図６Ｂ〜図６Ｅは、第２マスク工程を示した図である。図４Ｂと図５Ｂと図６Ｂに示したように、ゲート電極６４とゲートパッド６６を含むゲート配線６２が形成された基板６０全面に、ゲート絶縁膜６８と、純粋非晶質シリコン層(ａ-Ｓｉ：Ｈ)７０と不純物を含む非晶質シリコン層(ｎ+またはｐ+ａ-Ｓｉ：Ｈ)７２と導電性金属層７４を形成する。導電性金属層７４が形成された基板６０全面に、フォトレジストを塗布して感光層７６を形成する。感光層７６の離隔された上部に、透過部Ｂ１と遮断部Ｂ２と半透過部Ｂ３で構成されたマスクＭを位置させる。この時、半透過部Ｂ３は、マスクＭにスリット状または半透明膜を形成して、光の強度を低めたり、光の透過量を低めたりして感光層を不完全露光させる機能をする。すなわち、半透過部Ｂ３の透過率は、透過部Ｂ１の透過率よりは小さくて遮断部Ｂ２の透過率よりは大きい。また、遮断部Ｂ２は、光を完全に遮断する機能をして、透過部Ｂ１は、光を透過させ、光によって感光層７６が完全な化学的変化、すなわち、完全露光させる機能をする。
一方、スイッチング領域Ｓには、半透過部Ｂ３と、半透過部Ｂ３の両側に遮断部Ｂ２を位置させ、ストレージ領域Ｃには、遮断部Ｂ２を位置させて、ゲートパッド領域ＧＰには、透過部Ｂ１を位置させ、データパッド領域ＤＰには、遮断部Ｂ２を位置させる。以後、マスクＭの上部に光を照射して、下部の感光層７６を露光して現像する工程を行う。
図４Ｃと図５Ｃと図６Ｃに示したように、スイッチング領域Ｓとデータパッド領域ＤＰとストレージ領域Ｃの上部に、パターニングされた第１〜第３フォトレジストパターン７８ａ、７８ｂ、７８ｃを形成する。以後、第１〜第３フォトレジストパターン７８ａ、７８ｂ、７８ｃの周辺に露出された導電性金属層７４とその下部の不純物非晶質シリコン層７２と、純粋非晶質シリコン層７０を除去する工程を行う。
図４Ｄと図５Ｄと図６Ｄに示したように、前述した除去工程が完了されると、第１〜第３フォトレジストパターン７８ａ、７８ｂ、７８ｃの下部に第１金属パターン８０と、第１金属パターン８０から画素領域Ｐの一側に沿って延長された第２金属パターン８２と、ストレージ領域Ｃに対応してアイランド状の第３金属パターン８６が形成される。この時、第１〜第３金属パターン８０、８２、８６の下部に、純粋非晶質シリコンパターン７０ａと不純物を含む非晶質シリコンパターン７２ａが存在して、便宜上、第１金属パターン８０の下部に構成されたのは、第１半導体パターン９０ａ、第２金属パターン８２の下部に構成されたのは、第２半導体パターン９０ｂ、第３金属パターン８６の下部に構成されたのは、第３半導体パターン９０ｃと称する。
第１感光パターン７８ａのうち、ゲート電極６４の中心に対応して高さの低い部分を除去して、下部の金属パターン８０を露出するためのアッシング工程を行った後、第４〜第６フォトレジストパターン７９ａ、７９ｂ、７９ｃを形成する。結果的に、ゲート電極６４の中心に対応する第１金属パターン８０の一部が露出されて、この時、第４〜第６フォトレジストパターン７９ａ、７９ｂ、７９ｃの周辺へと第１〜第３金属パターン８０、８４、８６の一部が同時に露出される。
図４Ｅと図５Ｅと図６Ｅに示したように、アッシング工程を行った後、第１金属パターン８０の露出された部分とその下部の不純物を含む非晶質シリコンパターン７２ａを除去して第１半導体パターンを形成するが、ゲート電極６４の上部に位置した第１半導体パターン９１のうち、下部層(純粋非晶質シリコン層)は、アクティブ層９１ａとして機能し、アクティブ層９１ａの上部で一部が除去され離隔する上部層は、オーミックコンタクト層９１ｂの機能をする。この時、アクティブ層９１ａの上部のオーミックコンタクト層９１ｂを除去しながら、下部のアクティブ層９１ａをオーバーエッチングしてアクティブ層の表面(アクティブチャンネル)に不純物が残らないようにする。
一方、オーミックコンタクト層９１ｂの上部に位置して分割された第１金属パターン(図４Ｄの８０)は、各々ソース電極９４とドレイン電極９６と称する。ここで、ソース電極９４と接触する第２金属パターン(図６Ｄの８２)は、データ配線９８として、データ配線９８の一端は、データパッド９９とする。また、ストレージ領域Ｃに対応して形成されたアイランド状の第３金属パターン８６は、その下部のゲート配線６２と共にストレージ電極の機能を果たす。
すなわち、ゲート配線６２は、第１ストレージ電極の機能を果たし、上部の第３金属パターン８６(９７)は、第２ストレージ電極の機能を果たす。従って、第１ストレージ電極とその上部のゲート絶縁膜６８と第３半導体パターン９３とその上部の第２ストレージ電極９７は、補助容量部であるストレージキャパシターＣｓｔを構成する。残留した第４〜第６フォトレジストパターン７９ａ、７９ｂ、７９ｃを除去する工程を行うことによって、第２マスク工程が完了される。
図４Ｆと図５Ｆと図６Ｆは、第３マスク工程を示した図であって、ソース電極９４及びドレイン電極９６とデータパッド９９を含むデータ配線９８と、ストレージキャパシターＣｓｔが構成された基板６０全面に、保護膜ＰＡＳを形成する。保護膜ＰＡＳをパターニングして、ドレイン電極９６の一部を露出するドレインコンタクトホールＣＨ１と、アイランド状の第２ストレージ電極９７を露出するストレージコンタクトホールＣＨ２と、ゲートパッド６６の一部を露出するゲートパッドコンタクトホールＣＨ３と、データパッド９９の一部を露出するデータパッドコンタクトホールＣＨ４を形成する。
図４Ｇと図５Ｇと図６Ｇは、第４マスク工程を示した図であって、保護膜ＰＡＳが形成された基板６０全面に、透明な導電性金属グループのうちから選択された一つを蒸着してパターニングし、ドレイン電極９６とアイランド状の第２ストレージ電極９７と接触して画素領域Ｐに位置する画素電極ＰＸＬを形成すると同時に、ゲートパッド６６と接触するゲートパッド電極ＧＰＴとデータパッド９９と接触するデータパッド電極ＤＰＴを形成する。
前述した工程によって、従来による４マスク工程で液晶表示装置用アレイ基板を製造することができる。
しかし、従来の４マスク工程で製造された薄膜トランジスタアレイ基板の構造は、データ配線の両側に半導体層が拡張された形態であるため、画面に波状ノイズが発生する問題があって、拡張された半導体層によって開口率が低下される。また、ドレイン電極と画素電極の接触のためのコンタクトホールを遮るブラックマトリックスによって開口率がさらに低下される。さらに、薄膜トランジスタのアクティブ層がゲート電極の上部のみ形成されず、データ配線の下部まで延長され形成されるので、下部のバックライトに露出される構造であり、その結果、光漏洩電流によって薄膜トランジスタの特性が低下される。
本発明は、前述したような問題を解決するために提案されており、波状ノイズが発生しないので、高画質を実現する液晶パネルすなわち液晶表示装置用アレイ基板を製造することを第１目的として、開口領域を拡大して、高輝度を具現化することを第２目的とする。
前述した目的を達成するための本発明による液晶表示装置用アレイ基板は、基板の上部に相互に交差して形成され画素領域を定義するゲート配線及びデータ配線と、前記ゲート配線及びデータ配線間の絶縁膜と、前記ゲート配線から延長されたゲート電極と、前記絶縁膜の上部のアクティブ層と、前記アクティブ層の両端に別々に隣接して第１物質で構成されるオーミックコンタクト層と、前記オーミックコンタクト層の上部に前記第１物質と相異なる第２物質で構成されるバッファ層と、前記バッファ層の一方と接触し、透明導電層及び不透明導電層でなるソース電極と、前記バッファ層の他方と接触し、前記透明導電層及び前記不透明導電層でなるドレイン電極とを有する前記画素領域のトランジスタを含み、前記アクティブ層は、前記ゲート電極の上部でアイランド状に形成されて、前記ゲート電極の周辺によって定義される境界部内に形成され、前記第２物質は、窒化シリコン膜ＳｉＮ x であることを特徴とする。

また、本発明による液晶表示装置用アレイ基板は、基板の上部に相互に交差して形成され画素領域を定義するゲート配線及びデータ配線と、前記ゲート配線及びデータ配線間の絶縁膜と、前記絶縁膜の上部のアクティブ層と、前記アクティブ層の両端に別々に隣接して第１物質で構成されるオーミックコンタクト層を有する前記画素領域のトランジスタと、前記オーミックコンタクト層に連結されて、各々が透明導電層及び不透明導電層を有するソース電極及びドレイン電極を含み、前記アクティブ層は、前記ゲート配線のゲート電極の上部の前記ゲート電極の周辺によって定義される境界部内にアイランドを有する。
前記ソース電極及びドレイン電極の少なくとも一方の透明導電層は、前記アクティブ層と接触して、前記絶縁膜と接触して、前記オーミックコンタクト層と接触する。
前記液晶表示装置用アレイ基板は、前記ゲート配線の一端のゲートパッドと、ゲートパッドの上部の透明なゲートパッド電極を含み、前記データ配線の一端に、透明導電物質で構成されるデータパッドをさらに含む。
また、前記ドレイン電極から延長される画素電極を含み、前記画素電極は、前記ゲート配線と重なって、前記ゲート配線の重なる部分を第１キャパシター電極として使用して、前記画素電極の重なる部分を第２キャパシター電極として使用するストレージキャパシターを構成する。
前記第１物質は、半導体であって、前記液晶表示装置用アレイ基板は、前記オーミックコンタクト層と前記ソース電極及びドレイン電極間に形成されるバッファ層をさらに含む。
一方、本発明による液晶表示装置用アレイ基板の製造方法は、基板の上部にゲート電極と、前記ゲート電極に連結されるゲート配線を形成する段階と、前記ゲート電極及びゲート配線の上部に第１絶縁膜を形成する段階と、前記第１絶縁膜の上部にアクティブ層を形成する段階と、前記アクティブ層の上部にオーミックコンタクト物質層を形成する段階と、前記アクティブ層及びオーミックコンタクト物質層をパターニングして、前記ゲート電極の上部の前記ゲート電極の周辺によって定義される境界部内にアクティブパターンとオーミックコンタクトパターンで構成されるアイランドを形成する段階と、前記アイランドの上部に、透明導電物質層及び不透明導電物質層を形成する段階と、前記透明導電物質層及び不透明導電物質層をパターニングして、ソース電極及びドレイン電極を形成する段階と、前記オーミックコンタクトパターンをパターニングして、前記ソース電極及びドレイン電極の下部の前記アクティブ層パターンの両端に別々に隣接したオーミックコンタクト層を形成する段階と、前記基板の上部に第２絶縁膜を形成する段階と、前記第２絶縁膜と前記ドレイン電極の不透明導電物質層をパターニングして画素電極を形成する段階とを含むことを特徴とする。
前記アクティブ層と前記オーミックコンタクト物質層をパターニングする前に、前記オーミックコンタクト物質層の上部には、バッファ層が形成されて、前記アクティブ層と前記オーミックコンタクト物質層をパターニングする段階は、前記バッファ層を前記ゲート電極の上部の前記ゲート電極の周辺によって定義される境界部内の前記アイランドの一部にパターニングする段階を含む。
前記アイランドの上部に、前記透明導電物質層及び不透明導電物質層を形成する段階は、前記アクティブパターンと接触する少なくとも一つの透明導電層を提供する段階をさらに含む。
また、前記アイランドの上部に、前記透明導電物質層及び不透明導電物質層を形成する段階は、前記オーミックコンタクト層と接触する少なくとも一つの透明導電層を提供する段階をさらに含む。
前記基板の上部に、前記ゲート電極と前記ゲート配線を形成する段階は、前記ゲート配線の一端にゲートパッドを提供する段階を含み、前記アイランドの上部に、前記透明導電物質層及び不透明導電物質層を形成する段階は、前記ゲートパッドの上部に、前記透明導電物質層及び不透明導電物質層を提供する段階を含む。
前記透明導電物質層及び不透明導電物質層をパターニングする段階は、前記ドレイン電極から延長される画素パターンと、前記ソース電極から延長されるデータ配線を形成する段階を含む。
本発明による液晶表示装置用アレイ基板の構成は、配線の下部にアクティブ層(純粋非晶質シリコン層)が存在しない、すなわち、ゲート電極の上部にアイランド状のアクティブ層のみが存在する構造であるので、波状ノイズ現象が発生せず、下部のバックライトによる光漏洩電流が防げて、薄膜トランジスタの特性を改善して高画質の液晶パネルを製造する。
また、データ配線の外部に、アクティブ層が延長された構造ではないので、開口率がさらに確保され輝度を改善して、画素電極がドレイン電極から延長して形成されるので、別途のコンタクトホールが不要であって、それによる別途のブラックマトリックスも不要であるので、開口率がさらに改善される。
さらに、画素領域の画素電極の上部の保護層である第２絶縁膜が除去されるので、液晶表示装置の透過率が改善されて、データ配線と画素電極が一つのマスク工程によって形成されるので、データ配線と画素電極間の離隔距離が一定に維持される。従って、他の基板で、データ配線と画素電極間の寄生容量の変動を防いで製造された液晶表示装置の特性が均一になる。
以下、添付した図面を参照して、本発明による望ましい実施の形態を説明する。
本発明は、アクティブ層(非晶質シリコン層)のゲート電極の内側の上部にアイランド状で構成され、データ配線とソース電極及びドレイン電極の外部に非晶質シリコン層が露出されない構造のアレイ基板を新しい４マスク工程で製造することを特徴とする。
図７は、本発明による液晶表示装置用アレイ基板の一部を拡大した平面図である。図７に示したように、絶縁基板１００上に一方向に延長されて、一端にゲートパッド１０６を含むゲート配線１０４と、ゲート配線１０４と交差して画素領域Ｐを定義し、一端にデータパッド１４８を含むデータ配線１４６が形成される。この時、ゲートパッド１０６は、上部には、透明なゲートパッド電極１４２が形成される。ゲート配線１０４とデータ配線１４６の交差地点に、ゲート電極１０２とアクティブ層１２２及びオーミックコンタクト層(図示せず)と、オーミックコンタクト層と接触するバッファ層１２６と、バッファ層１２６と接触するソース電極１３６とドレイン電極１３８とを含む薄膜トランジスタＴを形成する(図８Ａも参照)。
画素領域Ｐには、ドレイン電極１３８に連結された透明な画素電極１４０を構成する。一方、画素領域Ｐを定義する部分のゲート配線１０４の上部には、これを第１ストレージ電極として、ゲート配線１０４の上部に延長された画素電極１４０の一部を第２ストレージ電極とするストレージキャパシターＣｓｔを構成する。
前述した構成は、新しい４マスク工程で製造されており、特に、アクティブ層(非晶質シリコン層)が電極１０２の内側の上部にアイランド状に形成されるのみで、データ配線１４６の下部に存在しないことを特徴とする。これによって、薄膜トランジスタのアクティブ層が下部のバックライトに露出されず、バックライトによる光漏洩電流が防げる。また、データ配線の下部には、さらに広い幅の非晶質シリコン層が存在しないので、波状ノイズのような不良が発生せず、これを防ぐためのブラックマトリックスを拡大する必要がない。その結果、開口率が改善される。さらに、画素電極がドレイン電極から延長して形成されるので、別途のコンタクトホールを介した接触が不要であって、コンタクトホールを通した入射光を防ぐための追加的なブラックマトリックスを形成する必要がない。その結果、開口率は、さらに改善される。
以下、図８Ａと図８Ｂと図８Ｃを参照して、本発明による液晶表示装置用アレイ基板の薄膜トランジスタアレイ基板の断面構成を説明する。図８Ａと図８Ｂと図８Ｃは、各々図７のＩＸ-ＩＸ’線、Ｘ-Ｘ’線、ＸＩ-ＸＩ’線に沿った断面図である。各々は、スイッチング領域及び画素領域の断面図であって、ゲート配線及びゲートパッドを切断した断面図とデータ配線及びデータパッドを切断した断面図である。図８Ａと図８Ｂと図８Ｃに示したように、基板１００を、映像を表示する多数の画素領域Ｐと、多数の画素領域Ｐの周辺のゲートパッド領域ＧＰとデータパッド領域ＤＰで定義すると同時に、ゲート配線が形成されるゲート配線領域ＧＬの一部にストレージ領域Ｃを定義して、画素領域Ｐごと、これに近接してスイッチング領域Ｓを定義する。
スイッチング領域Ｓには、ゲート電極１０２と、ゲート電極１０２の上部に第１絶縁膜１０８と、アクティブ層１２２と、離隔されたオーミックコンタクト層１２４と、オーミックコンタクト層１２４と各々接触するバッファ層１２６と、バッファ層１２６と接触するソース電極１３６及びドレイン電極１３８とで構成された薄膜トランジスタＴが形成される。薄膜トランジスタＴの上部には、第２絶縁膜１５０が形成されている。この時、ソース電極１３６及びドレイン電極１３８は、第１及び第２ソース金属層１３６ａ、１３６ｂ及び第１及び第２ドレイン金属層１３８ａ、１３８ｂが積層された状態で構成されて、第１ソース金属層１３６ａ及び第１ドレイン金属層１３８ａは、透明導電性物質で構成されて、第２ソース金属層１３６ｂ及び第２ドレイン金属層１３８ｂは、金属物質で構成される。第１ソース金属層１３６ａ及び第１ドレイン金属層１３８ａと下部のオーミックコンタクト層１２４の接触面で、高いコンタクト(接触)抵抗であったり、オーミックコンタクトではない整流(rectifying)コンタクトであったりする可能性が高いために、低いコンタクト抵抗であったり、オーミックコンタクトであったりするためのバッファ層１２６をさらに構成する。
しかし、このようなバッファ層１２６は、主に金属物質で構成されるが、オーミックコンタクト層１２４と第１ソース金属層１３６ａ及び第１ドレイン金属層１３８ａとの接触に問題がない場合、バッファ層１２６を省略したり、他の物質で形成したりすることができる。例えば、不純物がドーピングされたオーミックコンタクト層１２４の形成後、プラズマ処理によってオーミックコンタクト層１２４の表面に大変薄い窒化シリコン膜ＳｉＮｘを形成して、その上部に第１ソース金属層１３６ａ及び第１ドレイン金属層１３８ａを形成する場合、絶縁物質で構成されたバッファ層によって接触抵抗の問題が解決される。
また、ソース電極１３６に連結されたデータ配線１４６を画素領域Ｐの一側に形成して、データ配線１４６も透明導電性物質の第１データ金属層１４６ａと金属物質の第２データ金属層１４６ｂの積層構造で形成するが、データ配線１４６の一端であるデータパッド１４８は、透明な導電性物質の単一層で構成することを特徴とする。第２絶縁膜１５０は、データパッド１４８を露出するように形成される。さらに、ゲートパッド１０６の上部には、透明導電性物質で構成されたゲートパッド電極１４２を構成して、第２絶縁膜１５０は、ゲートパッド１０６を露出するように形成される。
前述した構成で最も特徴的な構成は、アクティブ層(１２２、純粋非晶質シリコン層)とオーミックコンタクト層(１２４、不純物非晶質シリコン層)がゲート電極１０２の上部にアイランド状に構成されるのみで、純粋非晶質シリコン(ａ-Ｓｉ：Ｈ)と不純物非晶質シリコン(ｎ+ａ-Ｓｉ：Ｈ)がデータ配線１４６の下部に存在しないことであり、このような構成によって従来の４マスク構造の代表的な問題として作用した波状ノイズ及び開口率の問題が解決され、下部のバックライトによる光漏洩電流が防げられて薄膜トランジスタの特性が改善される長所がある。
前述した特徴的な構成は、本発明で提案した４マスク工程により作製される。以下、図面を参照して、本発明による新しい４マスク工程で液晶表示装置用アレイ基板を製造する方法を詳しく説明する。
図９Ａ〜図９Ｌ、図１０Ａ〜図１０Ｌ、図１１Ａ〜図１１Ｌは、各々図７のＩＸ-ＩＸ’線、Ｘ-Ｘ’線、ＸＩ-ＸＩ’線に沿った、本発明の工程順を示した工程断面図である。この時、図７のＩＸ-ＩＸ’線は、薄膜トランジスタ及び画素領域の切断線、Ｘ-Ｘ’線は、ゲートパッド及びゲート配線の切断線、ＸＩ-ＸＩ’線は、データパッド及びデータ配線の切断線である。
図９Ａと図１０Ａと図１１Ａは、第１マスク工程を示した工程断面図である。図９Ａと図１０Ａと図１１Ａに示したように、基板１００上に、スイッチング領域Ｓと画素領域Ｐとゲートパッド領域ＧＰとデータパッド領域ＤＰとストレージ領域Ｃとを定義する。この時、ストレージ領域Ｃをゲート配線領域ＧＬの一部に定義する。多数の領域Ｓ、Ｐ、ＧＰ、ＤＰ、Ｃを定義した基板１００上に、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、クロムＣｒ、モリブデンＭｏ、タングステンＷ、チタンＴｉ、銅Ｃｕ、タンタルＴａを含む導電性金属グループのうちから選択された一つまたはそれ以上を塗布して第１導電性金属層(図示せず)を形成して、第１導電性金属層を第１マスク(図示せず)を利用する工程によってパターニングし、スイッチング領域Ｓにゲート電極１０２を形成して、ゲートパッド領域ＧＰに対応する一端にゲートパッド１０６を含むゲート配線１０４を形成する。
以下、図９Ｂ〜図９Ｅ、図１０Ｂ〜図１０Ｅ、図１１Ｂ〜図１１Ｅは、第２マスク工程を工程順に示した工程断面図である。図９Ｂと図１０Ｂと図１１Ｂに示したように、ゲート電極１０２とゲートパッド１０６及びゲート配線１０４が形成された基板１００全面に、第１絶縁膜１０８と、非晶質シリコン層(ａ-Ｓｉ：Ｈ)１１０と不純物非晶質シリコン層(ｎ+ａ-Ｓｉ：Ｈ)１１２と第２金属層１１４を積層して、第２金属層１１４の上部にフォトレジストを塗布して感光層１１６を形成する。この時、第１絶縁膜１０８は、窒化シリコンＳｉＮｘと酸化シリコンＳｉＯ２を含む無機絶縁物質グループのうちから選択された一つまたはそれ以上の物質を蒸着して形成し、第２金属層１１４は、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、クロムＣｒ、モリブデンＭｏ、タングステンＷ、チタンＴｉ、銅Ｃｕ、タンタルＴａなどを含む導電性金属グループのうちから選択された一つで形成されて、望ましくは、乾式エッチングができるモリブデンＭｏである。
一方、感光層１１６を形成した後、感光層１１６が形成された基板１００の離隔された上部に、透過部Ｂ１と遮断部Ｂ２と半透過部Ｂ３で構成された第２マスクＭ２を位置させる。スイッチング領域Ｓに対応して遮断部Ｂ２を位置させ、ゲートパッド１０６に対応して透過部Ｂ１を位置させて、データパッド領域ＤＰには、半透過部Ｂ３を位置させる。この時、スイッチング領域Ｓの遮断部Ｂ２の面積は、ゲート電極１０２の面積を越えない範囲内に限定する。以後、第２マスクＭ２の上部に光を照射して下部の感光層１１６を露光する工程と、現像工程を行う。
図９Ｃと図１０Ｃと図１１Ｃに示したように、スイッチング領域Ｓに元々の厚さｔ１でパターニングされて、ゲートパッド１０６に対応して完全に除去され下部の第２金属層１１４を露出して、残りの領域は、薄い厚さｔ２でパターニングされた第１感光パターン１１８が残る(ｔ１＞ｔ２)。
ゲートパッド１０６に対応して上部の露出された第２金属層１１４とその下部の不純物非晶質シリコン層１１２と純粋非晶質シリコン層１１０と第１絶縁膜１０８を除去して、感光パターン１１８のうち、スイッチング領域Ｓを除いた領域に対応して、高さが低い状態で現像された部分をアッシングして完全に除去する工程を行う。すなわち、第１感光パターン１１８のうち、第１厚さｔ１を有する部分が第２厚さｔ２に当たる厚さ程度除去され、ほぼ第１及び第２厚さの差(ｔ１−ｔ２)に当たる厚さを有する第２感光パターン１２０が形成される。図９Ｄと図１０Ｄと図１１Ｄに示したように、第１絶縁膜１０８にゲートパッド１０６を露出するゲートパッドコンタクトホールＣＨ１が形成された状態になって、スイッチング領域Ｓには、高さが低くパターニングされた第２感光パターン１２０が残り、データパッド領域ＤＰには、第１絶縁膜１０８と不純物非晶質シリコン層１１２と純粋非晶質シリコン層１１０と第２金属層１１４が積層された状態になる。以後、残された感光パターン１２０の周辺に露出された第２金属層１１４とその下部の不純物非晶質シリコン層１１２と純粋非晶質シリコン層１１０を除去する工程を行う。
図９Ｅと図１０Ｅと図１１Ｅに示したように、スイッチング領域Ｓに対応してゲート電極１０２と第１絶縁膜１０８とアクティブ層(パターニングされた純粋非晶質シリコン層)１２２とオーミックコンタクトパターン(パターニングされた不純物非晶質シリコン層)１２４ａとバッファパターン１２６ａが積層された形態になって、それ以外の領域は、ゲートパッドコンタクトホールＣＨ１を通じてゲートパッドを１０６露出する第１絶縁膜１０８が残された状態になる。
図９Ｆ〜図９Ｈ、図１０Ｆ〜図１０Ｈ、図１１Ｆ〜図１１Ｈは、第３マスク工程を工程順に示した工程断面図である。図９Ｆと図１０Ｆと図１１Ｆに示したように、基板１００全面に、透明金属層１２８と不透明金属層１３０を積層して、不透明金属層１３０の上部に、フォトレジストを塗布して第２感光層１３２を形成する工程を行う。透明金属層１２８は、インジウム−スズ−オキサイドＩＴＯとインジウム−ジンク−オキサイドＩＺＯを含む透明な導電性金属グループのうちから選択された一つで形成して、不透明金属層１３０は、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、クロムＣｒ、モリブデンＭｏ、タングステンＷ、チタンＴｉ、銅Ｃｕ、タンタルＴａなどを含む導電性金属グループのうちから選択された一つで形成する。
第２感光層１３２の離隔された上部に、透過部Ｂ１と遮断部Ｂ２で構成された第３マスクＭ３を位置させる。スイッチング領域Ｓは、透過部Ｂ１を中心に両側に遮断部Ｂ２を位置させ、ゲートパッド１０６とデータパッド領域ＤＰに、遮断部Ｂ２を位置させて、それ以外の領域は、透過部Ｂ１を位置させる。以後、第３マスクＭ３の上部に光を照射して下部の第２感光層１３２を露光した後、現像する工程を行う。
図９Ｇと図１０Ｇと図１１Ｇに示したように、スイッチング領域Ｓに離隔された第３感光パターン１３４ａと、画素領域Ｐに第４感光パターン１３４ｂと、ゲートパッド１０６に対応した第５感光パターン１３４ｃと、データパッド領域ＤＰに対応して第６感光パターン１３４ｄが形成される。以後、第３〜第６感光パターン１３４ａ、１３４ｂ、１３４ｃ、１３４ｄ間に露出された不透明な金属層１３０と下部の透明金属層１２８を除去して、残された第３〜第６感光パターン１３４ａ、１３４ｂ、１３４ｃ、１３４ｄを除去する工程を行う。
図９Ｈと図１０Ｈと図１１Ｈに示したように、スイッチング領域Ｓに対応して離隔されたソース電極１３６とドレイン電極１３８が形成されて、画素領域Ｐには、画素パターン１３９が形成され、ゲートパッド領域ＧＰには、ゲートパッド１０６と接触するゲートパッド電極パターン１４１が形成されて、データパッド領域ＤＰには、一端にデータパッドパターン１４７を含むデータ配線１４６が形成される。この時、ソース電極１３６とドレイン電極１３８と画素パターン１３９とゲートパッド電極パターン１４１とデータ配線１４６及びデータパッドパターン１４７は、透明金属層１２８と不透明金属層１３０(１３６ａ，１３６ｂ、１３８ａ，１３８ｂ、１３９ａ，１３９ｂ、１４１ａ，１４１ｂ、１４６ａ，１４６ｂ、１４７ａ，１４７ｂ、)が積層された状態でパターニングされる。
ソース電極１３６及びドレイン電極１３８の離隔された間に露出された下部のバッファパターン１２６ａとその下部のオーミックコンタクトパターン１２４ａを除去する工程を行って、離隔されたバッファ層１２６とオーミックコンタクト層１２４を形成する。ここで、ソース電極１３６及びドレイン電極１３８、画素パターン１３９、ゲートパッド電極パターン１４１、データ配線１４６、データパッドパターン１４７は、エッチングされずにバッファパターン１２６ａとオーミックコンタクトパターン１２４ａのみエッチングされる条件で工程を行う。
図９Ｉ〜図９Ｌと図１０Ｉ〜図１０Ｌと図１１Ｉ〜図１１Ｌは、第４マスク工程を工程順に示した工程断面図である。図９Ｉと図１０Ｉと図１１Ｉに示したように、前述した工程によって、ソース電極１３６及びドレイン電極１３８の下部に、離隔されたバッファ層１２６とオーミックコンタクト層１２４が形成されて、両電極１３６、１３８の離隔領域間に下部のアクティブ層１２２が露出された形態になる。この時、バッファ層１２６は、透明金属層１２８(１３６ａ，１３８ａ)とオーミックコンタクト層１２４間が低い抵抗になったり、オーミックコンタクトになったりする役割をして、金属物質で構成される。しかし、他の例では、プラズマ処理などによって形成された薄い窒化シリコン膜ＳｉＮｘをバッファ層１２６として使用したり、バッファ層を省略したりして、透明金属層１２８とオーミックコンタクト層間がオーミックコンタクトになったり、低い接触抵抗になったりさせるようにすることもできる。
ソース電極１３６及びドレイン電極１３８と画素パターン１３９とゲートパッド電極パターン１４２とデータ配線１４６及びデータパッドパターン１４７が形成された基板１００全面に、窒化シリコンＳｉＮｘと酸化シリコンＳｉＯ２を含む無機絶縁物質グループのうちから選択された一つまたは一つ以上を蒸着して第２絶縁膜１５０を形成する。第２絶縁膜１５０の上部に、フォトレジストを塗布して第３感光層１５２を形成し、第３感光層１５２の離隔された上部に、透過部Ｂ１と遮断部Ｂ２で構成された第４マスクＭ４を位置させる。この時、スイッチング領域Ｓに対応して遮断部Ｂ２を位置させて、ゲートパッド１０６及びデータパッドパターン１４７と画素領域Ｐの画素パターン１３９に対応して透過部Ｂ１を位置させる。以後、第４マスクＭ４の上部に光を照射して下部の第３感光層１５２を露光した後、現像工程を行う。
図９Ｊと図１０Ｊと図１１Ｊに示したように、画素領域Ｐとゲートパッド１０６及びデータパッド１４８に対応した部分が除去され下部の第２絶縁膜１５０を露出する第７感光パターン１５４が残される。露出された第２絶縁膜１５０を除去して、画素パターン１３９とゲートパッド電極パターン１４１とデータパッドパターン１４７を構成する上部の不透明金属層１３０(１３９ｂ，１４１ｂ，１４７ｂ)を除去する工程を行う。この時、第２絶縁膜１５０は、乾式エッチングを利用して除去し、不透明金属層１３０は、湿式エッチングを利用して除去することができる。
図９Ｋと図１０Ｋと図１１Ｋに示したように、画素領域Ｐには、透明金属層１２８(１３９ａ)のみで構成された画素電極１４０が形成されて、ゲートパッド領域ＧＰ及びデータパッド領域ＤＰには、各々透明金属層１２８(１４１ａ，１４７ａ)のみで構成されたゲートパッド電極１４２とデータパッド１４８が形成される。以後、残された第７感光パターン１５４を除去する工程を行う。
図９Ｌと図１０Ｌと図１１Ｌに示したように、最終的に、スイッチング領域Ｓは、ゲート電極１０２と、第１絶縁膜１０８と、アクティブ層１２２と、離隔されたオーミックコンタクト層１２４と、離隔されたバッファ層１２６と、バッファ層１２６と各々接触して透明金属層１２８と不透明金属層１３０で構成されたソース電極１３６及びドレイン電極１３８とを含む薄膜トランジスタＴを形成して、画素領域Ｐには、透明な画素電極１４０を形成し、ゲートパッド領域ＧＰに対応する一端にゲートパッド１０６を含むゲート配線１０４を形成して、ゲートパッド１０６と接触するゲートパッド電極１４２を形成し、データパッド領域ＤＰに対応する一端に透明なデータパッド１４８を含むデータ配線１４６を形成することができる。
この時、画素電極１４０をゲート配線１０４の上部から延長された形態で構成して、ゲート配線１０４を第１電極とし、画素電極１４０を第２電極として、第１及び第２電極間に介された第１絶縁膜１０８を誘電体にするストレージキャパシターＣｓｔを形成することができる。前述した工程により、本発明による新しい４マスク工程で、配線の下部にアクティブ層が存在しない形状の液晶表示装置用アレイ基板を製造することができる。
以下、本発明による工程を簡単に説明する。
第１マスク工程：ゲート電極１０２とゲート配線１０４及びゲートパッド１４２を形成する。
第２マスク工程：ゲート電極１０２と、ゲート電極の上部に、第１絶縁膜１０８とアクティブ層１２２とオーミックコンタクトパターン１２４とバッファパターン１２６を形成して、第１絶縁膜の下部に前記ゲートパッド１０６を露出する。
第３マスク工程：透明金属層１２８と不透明な金属層１３０で積層されたソース電極１３６とドレイン電極１３８と画素パターン１３９と、前記ゲートパッド１０６と接触するゲートパッド電極パターン１４１と、前記データ配線１４６及びデータパッドパターン１４７を形成して、露出されたバッファパターン１２６ａとオーミックコンタクトパターン１２４ａを除去してバッファ層１２６とオーミックコンタクト層１２４を形成する。
第４マスク工程：第２絶縁膜１５０を形成した後、前記画素パターン１３９とゲートパッド電極パターン１４１とデータパッドパターン１４７の不透明金属層１３０を除去して、下部の透明金属層１２８のみで構成された画素電極１４０、ゲートパッド電極１４２、データパッド１４８を形成する。
以上の工程によって本発明による液晶表示装置用アレイ基板を製造することができる。
一般的な液晶パネルの構成を概略的に示した斜視図である。 従来による液晶表示装置用アレイ基板の一部を拡大した平面図である。 図２のＩＩＩａ-ＩＩＩａ’線に沿った断面図である。 図２のＩＩＩｂ-ＩＩＩｂ’線に沿った断面図である。 図２のＩＩＩａ-ＩＩＩａ’線に沿った、従来の液晶表示装置用アレイ基板の製造工程を示した断面図である。 図４Ａに続く製造工程を示す断面図である。 図４Ｂに続く製造工程を示す断面図である。 図４Ｃに続く製造工程を示す断面図である。 図４Ｄに続く製造工程を示す断面図である。 図４Ｅに続く製造工程を示す断面図である。 図４Ｆに続く製造工程を示す断面図である。 図２のＶ-Ｖ’線に沿った、従来の液晶表示装置用アレイ基板の製造工程を示した断面図である。 図５Ａに続く製造工程を示す断面図である。 図５Ｂに続く製造工程を示す断面図である。 図５Ｃに続く製造工程を示す断面図である。 図５Ｄに続く製造工程を示す断面図である。 図５Ｅに続く製造工程を示す断面図である。 図５Ｆに続く製造工程を示す断面図である。 図２のＶＩ-ＶＩ’線に沿った、従来の液晶表示装置用アレイ基板の製造工程を示した断面図である。 図６Ａに続く製造工程を示す断面図である。 図６Ｂに続く製造工程を示す断面図である。 図６Ｃに続く製造工程を示す断面図である。 図６Ｄに続く製造工程を示す断面図である。 図６Ｅに続く製造工程を示す断面図である。 図６Ｆに続く製造工程を示す断面図である。 本発明による液晶表示装置用アレイ基板の一部を拡大した平面図である。 図７のＩＸ-ＩＸ’線に沿った断面図である。 図７のＸ-Ｘ’線に沿った断面図である。 図７のＸＩ-ＸＩ’線に沿った断面図である。 図７のＩＸ-ＩＸ’線に沿った、本発明による液晶表示装置用アレイ基板の製造工程を示した断面図である。 図９Ａに続く製造工程を示す断面図である。 図９Ｂに続く製造工程を示す断面図である。 図９Ｃに続く製造工程を示す断面図である。 図９Ｄに続く製造工程を示す断面図である。 図９Ｅに続く製造工程を示す断面図である。 図９Ｆに続く製造工程を示す断面図である。 図９Ｇに続く製造工程を示す断面図である。 図９Ｈに続く製造工程を示す断面図である。 図９Ｉに続く製造工程を示す断面図である。 図９Ｊに続く製造工程を示す断面図である。 図９Ｋに続く製造工程を示す断面図である。 図７のＸ-Ｘ’線に沿った、本発明による液晶表示装置用アレイ基板の製造工程を示した断面図である。 図１０Ａに続く製造工程を示す断面図である。 図１０Ｂに続く製造工程を示す断面図である。 図１０Ｃに続く製造工程を示す断面図である。 図１０Ｄに続く製造工程を示す断面図である。 図１０Ｅに続く製造工程を示す断面図である。 図１０Ｆに続く製造工程を示す断面図である。 図１０Ｇに続く製造工程を示す断面図である。 図１０Ｈに続く製造工程を示す断面図である。 図１０Ｉに続く製造工程を示す断面図である。 図１０Ｊに続く製造工程を示す断面図である。 図１０Ｋに続く製造工程を示す断面図である。 図７のＸＩ-ＸＩ’線に沿った、本発明による液晶表示装置用アレイ基板の製造工程を示した断面図である。 図１１Ａに続く製造工程を示す断面図である。 図１１Ｂに続く製造工程を示す断面図である。 図１１Ｃに続く製造工程を示す断面図である。 図１１Ｄに続く製造工程を示す断面図である。 図１１Ｅに続く製造工程を示す断面図である。 図１１Ｆに続く製造工程を示す断面図である。 図１１Ｇに続く製造工程を示す断面図である。 図１１Ｈに続く製造工程を示す断面図である。 図１１Ｉに続く製造工程を示す断面図である。 図１１Ｊに続く製造工程を示す断面図である。 図１１Ｋに続く製造工程を示す断面図である。
符号の説明
１００ 基板、１０２ ゲート電極、１０４ ゲート配線、１０６ ゲートパッド、１２２ アクティブ層、１２６ バッファ層、１３６ ソース電極、１３８ ドレイン電極、１４０ 画素電極、１４２ ゲートパッド電極、１４６ データ配線、１４８ データパッド。

Claims (8)

  1. 基板の上部に相互に交差して形成され画素領域を定義するゲート配線及びデータ配線と、
    前記ゲート配線及びデータ配線間の絶縁膜と、
    前記ゲート配線から延長されたゲート電極と、前記絶縁膜の上部のアクティブ層と、前記アクティブ層の両端に別々に隣接して第１物質で構成されるオーミックコンタクト層と、前記オーミックコンタクト層の上部に前記第１物質と相異なる第２物質で構成されるバッファ層と、前記バッファ層の一方と接触し、透明導電層及び不透明導電層でなるソース電極と、前記バッファ層の他方と接触し、前記透明導電層及び前記不透明導電層でなるドレイン電極とを有する前記画素領域のトランジスタを含み、
    前記アクティブ層は、前記ゲート電極の上部でアイランド状に形成されて、前記ゲート電極の周辺によって定義される境界部内に形成され、
    前記第２物質は、窒化シリコン膜ＳｉＮ x であることを特徴とする液晶表示装置用アレイ基板。
  2. 前記ソース電極及びドレイン電極の少なくとも一方は、前記アクティブ層と接触することを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  3. 前記ソース電極及びドレイン電極の少なくとも一方は、前記絶縁膜と接触することを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  4. 前記ソース電極及びドレイン電極の少なくとも一方は、前記オーミックコンタクト層と接触することを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  5. 前記ゲート配線の一端のゲートパッドと、ゲートパッドの上部の透明なゲートパッド電極を含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  6. 前記データ配線の一端に、透明導電物質で構成されるデータパッドをさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  7. 前記ドレイン電極から延長される画素電極を含み、前記画素電極は、前記ゲート配線と重なって、前記ゲート配線の重なる部分を第１キャパシター電極として使用して、前記画素電極の重なる部分を第２キャパシター電極として使用するストレージキャパシターを構成することを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  8. 前記第１物質は、半導体であることを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
JP2007168247A 2006-06-30 2007-06-26 液晶表示装置用アレイ基板 Expired - Fee Related JP4849633B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060060901A KR101257811B1 (ko) 2006-06-30 2006-06-30 액정표시장치용 어레이 기판과 그 제조방법
KR10-2006-0060901 2006-06-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011164438A Division JP5122672B2 (ja) 2006-06-30 2011-07-27 液晶表示装置用アレイ基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008015514A JP2008015514A (ja) 2008-01-24
JP4849633B2 true JP4849633B2 (ja) 2012-01-11

Family

ID=38777187

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007168247A Expired - Fee Related JP4849633B2 (ja) 2006-06-30 2007-06-26 液晶表示装置用アレイ基板
JP2011164438A Expired - Fee Related JP5122672B2 (ja) 2006-06-30 2011-07-27 液晶表示装置用アレイ基板の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011164438A Expired - Fee Related JP5122672B2 (ja) 2006-06-30 2011-07-27 液晶表示装置用アレイ基板の製造方法

Country Status (6)

Country Link
US (2) US7884362B2 (ja)
JP (2) JP4849633B2 (ja)
KR (1) KR101257811B1 (ja)
CN (1) CN101097385A (ja)
DE (1) DE102007029421B4 (ja)
TW (1) TWI368807B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
KR101284697B1 (ko) * 2006-06-30 2013-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR100920483B1 (ko) 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101458898B1 (ko) * 2008-02-12 2014-11-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US20120133860A1 (en) * 2009-08-04 2012-05-31 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display panel, liquid crystal display device, and method for manufacturing active matrix substrate
WO2011016286A1 (ja) * 2009-08-04 2011-02-10 シャープ株式会社 アクティブマトリックス基板、液晶表示パネル、液晶表示装置およびアクティブマトリックス基板の製造方法
KR101707433B1 (ko) 2009-09-04 2017-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR101574131B1 (ko) * 2009-11-10 2015-12-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
KR101895080B1 (ko) 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101113354B1 (ko) 2010-04-16 2012-02-29 삼성모바일디스플레이주식회사 표시 장치 및 그 제조방법
CN102290413B (zh) * 2010-06-17 2013-04-10 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
JP2012208294A (ja) * 2011-03-29 2012-10-25 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、投射型表示装置および電子機器
KR20130066247A (ko) * 2011-12-12 2013-06-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101258903B1 (ko) * 2012-02-24 2013-04-29 엘지디스플레이 주식회사 액정표시장치 및 액정표시장치 제조방법
CN102709329A (zh) * 2012-06-14 2012-10-03 深超光电（深圳）有限公司 薄膜晶体管及其制造方法
CN102890378B (zh) * 2012-09-17 2015-01-21 京东方科技集团股份有限公司 一种阵列基板及其制造方法
JP2015012048A (ja) * 2013-06-27 2015-01-19 三菱電機株式会社 アクティブマトリクス基板およびその製造方法
CN103715096A (zh) 2013-12-27 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
CN104183603B (zh) * 2014-07-16 2017-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN105140300B (zh) * 2015-10-20 2019-01-18 重庆京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN107402486B (zh) * 2017-08-31 2020-06-30 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示装置
US11251261B2 (en) * 2019-05-17 2022-02-15 Micron Technology, Inc. Forming a barrier material on an electrode

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07239478A (ja) 1994-03-01 1995-09-12 Hitachi Ltd 半導体装置
JPH08262493A (ja) * 1995-03-27 1996-10-11 Toshiba Corp 液晶表示装置およびその製造方法
JP3425851B2 (ja) * 1997-06-30 2003-07-14 日本電気株式会社 液晶表示装置用薄膜トランジスタ
JP3288615B2 (ja) * 1997-10-21 2002-06-04 株式会社アドバンスト・ディスプレイ 薄膜トランジスタの製造方法
US6476481B2 (en) 1998-05-05 2002-11-05 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
JP2000208771A (ja) 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
TW498178B (en) * 2000-05-02 2002-08-11 Hannstar Display Corp Manufacturing method and structure for in-plane switching mode liquid crystal display unit
JP2001326360A (ja) * 2000-05-18 2001-11-22 Sharp Corp アクティブマトリクス基板の製造方法およびアクティブマトリクス基板および薄膜電界効果トランジスタの製造方法
KR100750872B1 (ko) * 2001-01-18 2007-08-22 엘지.필립스 엘시디 주식회사 액정표장치용 어레이기판과 그 제조방법
KR100799464B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100483358B1 (ko) * 2001-09-07 2005-04-14 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP4551049B2 (ja) * 2002-03-19 2010-09-22 三菱電機株式会社 表示装置
CN1333432C (zh) 2003-08-21 2007-08-22 广辉电子股份有限公司 薄膜晶体管阵列基板的制造方法
KR101090252B1 (ko) 2004-09-24 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US7338846B2 (en) * 2006-01-12 2008-03-04 Chunghwa Picture Tubes, Ltd. Fabricating method of pixel structure

Also Published As

Publication number Publication date
TW200811568A (en) 2008-03-01
DE102007029421B4 (de) 2010-05-12
TWI368807B (en) 2012-07-21
KR20080002221A (ko) 2008-01-04
JP2008015514A (ja) 2008-01-24
US7884362B2 (en) 2011-02-08
KR101257811B1 (ko) 2013-04-29
US20110097857A1 (en) 2011-04-28
CN101097385A (zh) 2008-01-02
JP2011227526A (ja) 2011-11-10
DE102007029421A1 (de) 2008-01-03
US20080042134A1 (en) 2008-02-21
JP5122672B2 (ja) 2013-01-16
US7977175B2 (en) 2011-07-12

Similar Documents

Publication Publication Date Title
JP4849633B2 (ja) 液晶表示装置用アレイ基板
JP4908330B2 (ja) 液晶表示装置用アレイ基板の製造方法
JP4668893B2 (ja) 液晶表示装置及びその製造方法
JP4718433B2 (ja) 横電界方式の液晶表示装置用アレイ基板とその製造方法
JP4925057B2 (ja) 横電界型の液晶表示装置用アレイ基板及びその製造方法
JP4885805B2 (ja) 液晶表示装置用アレイ基板とその製造方法
US7692193B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
JP5235029B2 (ja) 液晶表示装置及びその製造方法
JP4567589B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
US8198111B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US7847289B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US8243222B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR20050070415A (ko) 액정표시장치용 어레이기판 제조방법
KR20080001180A (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR101210888B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20060133746A (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR20090051944A (ko) 액정표시장치용 어레이기판의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111014

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees