-
Die
Erfindung betrifft eine Flüssigkristallanzeigevorrichtung
und insbesondere ein Arraysubstrat für eine Flüssigkristallanzeigevorrichtung
(LCD-Vorrichtung) mit einem verbessertem Öffnungsverhältnis und ohne wellenförmigem Rauschen
und ein Herstellungsverfahren derselben in einem Vier-Masken-Prozess.
-
Flüssigkristallanzeigevorrichtungen
verwenden die optische Anisotropie und Polarisationseigenschaften
von Flüssigkristallmolekülen zum
Erzeugen eines Bilds. Die Flüssigkristallmoleküle weisen
eine lange, dünne
Form auf und haben eine Ausrichtungsrichtung. Die Ausrichtungsrichtung
kann durch Anlegen eines elektrischen Felds zum Beeinflussen der Ausrichtung
der Flüssigkristallmoleküle gesteuert werden.
Aufgrund einer optischen Anisotropieeigenschaft von Flüssigkristallen,
hängt die
Brechung einfallenden Lichts von der Ausrichtungsrichtung der Flüssigkristallmoleküle ab. Folglich
kann ein Bild mit einer gewünschten
Helligkeit durch geeignetes Steuern des angelegten elektrischen
Felds erzeugt werden.
-
Die
LCD-Vorrichtung weist ein oberes Substrat mit einer gemeinsamen
Elektrode, ein unteres Substrat mit einer Pixelelektrode und eine
zwischen dem oberen und dem unteren Substrat angeordnete Flüssigkristallschicht
auf. Das obere und das untere Substrat werden jeweils als Farbfiltersubstrat
bzw. als Arraysubstrat bezeichnet. Die Moleküle der Flüssigkristallschicht werden
durch ein vertikales elektrisches Feld angesteuert, das zwischen
der gemeinsamen Elektrode und der Pixelelektrode induziert wird.
-
Unter
den bekannten Arten von LCD-Vorrichtungen sind Aktivmatrix-LCD-Vorrichtungen (AM-LCD-Vorrichtungen),
die matrixförmig
angeordnete Dünnschichttransistoren
(TFTs) und Pixelelektroden aufweisen, aufgrund ihrer hohen Auflösung und überlegenen
Fähigkeit
bei der Anzeige bewegter Bilder, Gegenstand einer umfangreichen
Forschung und Entwicklung.
-
1 ist
eine perspektivische Ansicht, die eine herkömmliche LCD-Vorrichtung zeigt.
In 1 weist die LCD-Vorrichtung 51 ein erstes
Substrat 5, ein zweites Substrat 10 und eine Flüssigkristallschicht
(nicht gezeigt) zwischen dem ersten und dem zweiten Substrat 5 bzw. 10 auf.
Das erste und das zweite Substrat 5 bzw. 10 sind
einander gegenüberliegend
angeordnet und weisen einen Abstand voneinander auf. Eine Schwarzmatrix 6 und
eine Farbfilterschicht mit roten (R), grünen (G) und blauen (B) Farbfiltern 7a, 7b und 7c sind
auf einer Innenfläche des
ersten Substrats 5 gebildet und eine gemeinsame Elektrode 9 ist
auf der Farbfilterschicht gebildet.
-
Eine
Gateleitung 14 und eine Datenleitung 26 sind auf
dem zweiten Substrat 10 gebildet. Die Gateleitung 14 und
die Datenleitung 26 kreuzen einander, so dass ein Pixelbereich
P definiert wird. Ein Dünnschichttransistor
(TFT) T ist mit der Gateleitung 14 und der Datenleitung 26 verbunden.
Eine Pixelelektrode 32, die mit dem TFT T verbunden ist,
ist im Pixelbereich P gebildet. Die Pixelelektrode 32 ist
aus einem transparenten leitfähigen
Material, wie zum Beispiel Indiumzinnoxid (ITO) gebildet.
-
Das
zweite Substrat der LCD-Vorrichtung, das als Arraysubstrat bezeichnet
wird, kann durch einen Fünf-Masken-Prozess
oder einen Sechs-Masken-Prozess hergestellt werden. Zum Beispiel
kann ein Fünf-Masken-Prozess
für ein
Arraysubstrat einen ersten Maskenprozess aus Bilden einer Gateelektrode
und einer Gateleitung (und einem Gatepad); einen zweiten Maskenprozess
aus Bilden einer aktiven Schicht und einer ohmschen Kontaktschicht über der Gateelektrode;
einen dritten Maskenprozess aus Bilden einer Datenleitung (und eines
Datenpads), einer Sourceelektrode und einer Drainelektrode; einen vierten
Maskenprozess aus Bilden einer Passivierungsschicht mit einem Kontaktloch,
dass die Drainelektrode freilegt; und einen fünften Maskenprozess aus Bilden
einer Pixelelektrode, die mit der Drainelektrode durch das Kontaktloch
hindurch verbunden ist, aufweisen. Da das Arraysubstrat durch einen komplizierten
Maskenprozess hergestellt wird, steigt die Wahrscheinlichkeit einer
Störung
und der Produktionsausstoß sinkt.
Zusätzlich
wird die Wettbewerbsfähigkeit
des Produkts geschwächt,
da die Herstellungszeit und die Herstellungskosten steigen.
-
Zum
Lösen der
obigen Probleme wurde eine Vier-Masken-Prozess vorgeschlagen. 2 ist
eine Draufsicht, die ein Arraysubstrat für eine LCD-Vorrichtung zeigt,
das durch einen herkömmlichen Vier-Masken-Prozess
hergestellt ist. In 2 kreuzen sich eine Gateleitung 62 und
eine Datenleitung 98 auf einem Substrat 60, so
dass ein Pixelbereich P definiert wird. Ein Gatepad 66 ist
auf einem Ende der Gateleitung 62 gebildet, und ein Datenpad 99 ist
an einem Ende der Datenleitung 98 gebildet. Ein Gatepadanschluss
GP ist an dem Gatepad 66 gebildet und ein Datenpadanschluss
DP ist auf dem Datenpad 99 angeordnet.
-
Ein
Dünnschichttransistor
(TFT) T, der eine Gateelektrode 64, eine erste Halbleiterschicht 91, eine
Sourceelektrode 94 und eine Drainelektrode 96 aufweist,
ist in der Nähe
eines Kreuzungsabschnitt der Gate- und Datenleitungen 62 und 98 angeordnet. Die
Gateelektrode 64 ist mit der Gateleitung 62 verbunden
und die Sourceelektrode 94 ist mit der Datenleitung 98 verbunden.
Die Source- und Drainelektroden 94 und 96 weisen
einen Abstand voneinander auf der ersten Halbleiterschicht 91 auf.
Eine Pixelelektrode PXL ist im Pixelbereich P gebildet und ist mit der
Drainelektrode 96 verbunden.
-
Eine
Metallschicht 97, die eine Inselform aufweist und mit der
Pixelelektrode PXL verbunden ist, überlappt einen Abschnitt der
Gateleitung 62. Der Abschnitt der Gateleitung 62 als
erste Kapazitätselektrode,
die Metallschicht 97 als zweite Kapazitätselektrode und eine Gateisolationsschicht
(nicht gezeigt) zwischen der ersten und der zweiten Kapazitätselektrode
als Dielektrikum bilden eine Speicherkapazität Cst.
-
Eine
zweite Halbleiterschicht 92 ist unter der Datenleitung 98 gebildet
und eine dritte Halbleiterschicht 93 ist unter der Metallschicht 97 gebildet.
Da die zweite Halbleiterschicht 92 sich von der ersten Halbleiterschicht 91 erstreckt,
ist ein Abschnitt einer aktiven Schicht der aktiven Halbleiterschicht 91 nicht von
der Gateelektrode 64 bedeckt und Licht von einer Hintergrundbeleuchtung
(nicht gezeigt) unter dem Substrat 60 ausgesetzt. Da die
erste Halbleiterschicht 91 aus amorphem Silizium gebildet
ist, wird ein Photoleckstrom in der ersten Halbleiterschicht 91 aufgrund
des Lichts von der Hintergrundbeleuchtung erzeugt. Demzufolge sind
elektrische Eigenschaften des TFTs T aufgrund des Photoleckstroms
verschlechtert.
-
Die
zweite Halbleiterschicht 92 steht über die Datenleitung 98 hervor,
da eine Fotolack-Struktur (PR, photo resist) für die zweite Halbleiterschicht 92 eine
größere Breite
aufweist, wie eine andere PR-Struktur für die Datenleitung 98.
Der hervorstehende Abschnitt der zweiten Halbleiterschicht 92 ist Licht
von der Hintergrundbeleuchtung oder Umgebungslicht ausgesetzt. Da
die zweite Halbleiterschicht 92 aus amorphem Silizium gebildet
ist, wird ein Lichtleckagestrom (light leackage current, Strom aufgrund
der durchscheinenden Hintergrundbeleuchtung) in der zweiten Halbleiterschicht 92 erzeugt.
Der Lichtleckagestrom bewirkt eine Kopplung von Signalen in der
Datenleitung 98 und der Pixelelektrode PXL, was elektrische
Fehler bewirkt, wie zum Beispiel ein wellenförmiges Rauschen, wenn Bilder
angezeigt werden. Eine Schwarzmatrix (nicht gezeigt), bedeckt den
hervorstehenden Abschnitt der zweiten Halbleiterschicht 92,
um das Öffnungsverhältnis der LCD-Vorrichtung
zu verringern. Da die Pixelelektrode PXL mit der Drainelektrode 96 durch
ein Kontaktloch verbunden ist, kann die erste Halbleiterschicht 91 Umgebungslicht
ausgesetzt sein. Folglich bedeckt die Schwarzmatrix auch das Kontaktloch,
was das Öffnungsverhältnis der
LCD-Vorrichtung
weiter reduziert.
-
Die 3A und 3B sind
Querschnittsansichten, die jeweils entlang der Linien IIIa-IIIa' und IIIb-IIIb' in 2 genommen
sind. Wie in den 3A und 3B gezeigt
ist, ist die erste Halbleiterschicht 91 unter den Source-
und Drainelektroden 94 und 96 gebildet, und die
zweite Halbleiterschicht 92 ist unter der Datenleitung 98 in
einem Arraysubstrat gebildet, das durch einen herkömmlichen
Vier-Masken-Prozess hergestellt ist. Die zweite Halbleiterschicht 92 erstreckt
sich in der Richtung der ersten Halbleiterschicht 91. Die
erste Halbleiterschicht 91 weist eine intrinsische amorphe
Siliziumschicht als aktive Schicht 91a und eine Störstellen-dotierte
amorphe Siliziumschicht als ohmsche Kontaktschicht 91b auf. Die
zweite Halbleiterschicht 92 weist eine intrinsische amorphe
Siliziumschicht 92a und eine Störstellen-dotierte amorphe Siliziumschicht 92b auf.
-
Ein
Abschnitt der aktiven Schicht 91 kann nicht vollständig von
der Gateelektrode 64 bedeckt sein. Der Abschnitt der aktiven
Schicht 91a ist Licht von der Hintergrundbeleuchtung (nicht
gezeigt) ausgesetzt, und folglich wird ein Photostrom in der aktiven
Schicht 91a erzeugt. Dieser Photostrom wird zu einem Leckagestrom
in dem TFT T des Pixelbereichs P. Demzufolge werden elektrische
Eigenschaften des TFTs T verschlechtert.
-
Die
intrinsische amorphe Siliziumschicht 92a der zweiten Halbleiterschicht 92 steht über die
Datenleitung 98 hervor. Wenn der hervorstehende Abschnitt
der intrinsischen amorphen Siliziumschicht 92a Licht von
der Hintergrundbeleuchtungseinheit oder Umgebungslicht ausgesetzt
wird, wird er wiederholt aktiviert und inaktiviert, und folglich
wird ein Lichtleckagestrom erzeugt. Da der Lichtleckagestrom mit
dem Signal in der Pixelelektrode PXL gekoppelt ist, wird die Ausrichtung
der Flüssigkristallmoleküle in einer
Richtung anormal gestört.
Folglich werden unerwünschte
wellenförmige
dünne Linien auf
der LCD-Vorrichtung angezeigt.
-
Der
Abstand zwischen der Datenleitung 98 und der Pixelelektrode
PXL ist im Allgemeinen ungefähr
4,75 μm
unter Berücksichtigung
eines Ausrichtungsfehlers in einer LCD-Vorrichtung, die durch einen
Fünf-Masken-Prozess
oder einen Sechs-Masken-Prozess
gebildet wird. Die intrinsische amorphe Siliziumschicht 92a der
zweiten Halbleiterschicht 92 steht über die Datenleitung 98 um
ungefähr
1,7 μm in einer
LCD-Vorrichtung hervor, die durch einen Vier-Masken-Prozess gebildet
wird. Folglich ist der Abstand D zwischen der Datenleitung 98 und
der Pixelelektrode PXL ungefähr
6,45 μm
(= 4,75 μm
+ 1,7 μm)
aufgrund des Vorsprungs der intrinsischen amorphen Siliziumschicht 70.
Demzufolge ist die Pixelelektrode PXL in der durch den Vier-Masken-Prozess gebildeten
LCD-Vorrichtung weiter weg von der Datenleitung 98 als
in der durch den Fünf-Masken-Prozess
oder den Sechs-Masken-Prozess gebildeten LCD-Vorrichtung, und die
Breite W1 einer Schwarzmatrix BM zum Abschirmen der Datenleitung 98 und der
Abstand D steigen in der durch den Vier-Masken-Prozess gebildeten LCD-Vorrichtung
an. Der Anstieg in der Breite der Schwarzmatrix BM reduziert das Öffnungsverhältnis.
-
Die 4A bis 4G sind
Querschnittsansichten entlang der Linie IIIa-IIIa' in 2,
die 5A bis 5G sind
Querschnittsansichten entlang der Linie V-V' in 2 und die 6A bis 6G sind
Querschnittsansichten, die entlang der Linie VI-VI' in 2 genommen
sind, und einen Herstellungsprozess eines Arraysubstrats für eine LCD-Vorrichtung durch
einen herkömmlichen Vier-Masken-Prozess
zeigen.
-
Die 4A, 5A und 6A zeigen
einen ersten Maskenprozess. In den 4A, 5A und 6A werden
eine Gateleitung 62, ein Gatepad 66 und eine Gateelektrode 64 auf
einem Substrat 60 mit einem Pixelbereich P, einem Schaltbereich
S, einem Gatepadbereich GP, einem Datenpadbereich D und einem Speicherbereich
C durch einen ersten Maskenprozess gebildet. Das Gatepad 66 ist
an einem Ende der Gateleitung 62 gebildet.
-
Die 4B bis 4E, 5B bis 5E und 6B bis 6E zeigen
einen zweiten Maskenprozess. In den 4B, 5B und 6B werden
eine Gateisolationsschicht 68, eine intrinsische amorphe
Siliziumschicht 70, eine Störstellen-dotierte amorphe Siliziumschicht 72 und
eine Schicht 74 aus einem metallischen Material (metallische
Materialschicht) auf dem Substrat 60 mit der Gateleitung 62 gebildet.
Eine Fotolack (PR)-Schicht 76 wird auf der metallischen
Materialschicht 74 gebildet. Eine Maske M wird über der
Fotolack-Schicht 76 angeordnet.
Die Maske M weist einen Durchlassbereich B1, einen Abschirmbereich
B2 und einen halbdurchlässigen
Bereich B3 auf. Der Durchlassbereich B1 weist eine relativ hohe
Lichtdurchlässigkeit
(d.h. einen relativ hohen Transmissionswert) auf, so dass Licht
durch den Durchlassbereich B1 hindurch die PR-Schicht 76 chemisch
vollständig
verändern
kann. Der Abschirmbereich B2 schirmt Licht vollständig ab.
Der halbdurchlässige
Bereich B3 weist eine Schlitzform oder eine halbdurchlässige Schicht
auf, so dass die Intensität
oder Durchlässigkeit
von Licht durch den halbdurchlässigen
Bereich B3 hindurch verringert werden kann. Demzufolge ist die Durchlässigkeit
des halbdurchlässigen
Bereichs B3 kleiner als jene des Durchlassbereichs B1 und größer als
jene des Abschirmbereichs B2.
-
Der
halbdurchlässige
Bereich B3 und die Abschirmbereiche B2 auf beiden Seiten des halbdurchlässigen Bereichs
B3 entsprechen dem Schaltbereich S. Der Durchlassbereich B1 entspricht
dem Gatepadbereich GP und der Abschirmbereich B2 entspricht dem
Speicherbereich C und dem Datenpadbereich DP. Die PR-Schicht 76 wird
durch die Maske M hindurch mit Licht bestrahlt.
-
In
den 4C, 5C und 6C werden erste
bis dritte PR-Strukturen 78a bis 78c jeweils im Schaltbereich
S, dem Datenpadbereich DP bzw. dem Speicherbereich C gebildet. Die
metallische Materialschicht 74, die Störstellen-dotierte amorphe Siliziumschicht 72 und
die intrinsische amorphe Siliziumschicht 70 werden geätzt unter
Verwendung der ersten bis dritten PR-Strukturen 78a bis 78c.
-
In
den 4D, 5D und 6D werden erste
bis dritte Metallstrukturen 80, 82 und 86 unter den
ersten bis dritten PR-Strukturen 78a bis 78c gebildet,
und erste bis dritte Halbleiterschichten 90a bis 90c werden
unter den ersten bis dritten Metallstrukturen 80, 82 und 86 gebildet.
Die zweite Metallstruktur 82 erstreckt sich von der ersten
Metallstruktur 80, und die dritte Metallstruktur 86 mit
Inselform wird im Speicherbereich C gebildet. Die ersten bis dritten Halbleiterschichten 90a bis 90c umfassen
eine intrinsische amorphe Siliziumstruktur 70a und eine
Störstellen-dotierte
amorphe Siliziumstruktur 72a.
-
Ein
dünnerer
Abschnitt der ersten PR-Struktur 78a wird durch einen Veraschungsprozess
entfernt, so dass die erste Metallstruktur 80 freigelegt wird.
Gleichzeitig werden auch Randabschnitte der ersten bis dritten PR-Strukturen 78a bis 78c entfernt. Demzufolge
werden erste bis dritte PR-Strukturen 78a bis 78c teilweise
entfernt zum Bilden vierter bis sechster PR-Strukturen 79a bis 79c,
wodurch jeweils die ersten bis dritten Metallstrukturen 80, 82 bzw. 86 freigelegt
werden. Die ersten bis dritten Metallstrukturen 80, 82 und 86 und
die Störstellen-dotierte
amorphe Siliziumschicht 72a der ersten bis dritten Halbleiterschichten 90a bis 90c werden
geätzt
unter Verwendung der vierten bis sechsten PR-Strukturen 79a bis 79c.
-
In
den 4E, 5E und 6E wird
die erste Metallstruktur 80 (aus 4D) im
Schaltbereich S geätzt,
so dass Source- und Drainelektroden 94 und 96 gebildet
werden, die zweite Metallstruktur 84 (aus 6E)
im Datenpadbereich DP wird geätzt zum
Bilden einer Datenleitung 98 und eines Datenpads 99,
und die dritte Metallstruktur 86 (aus 4D) im
Speicherbereich C wird geätzt
zum Bilden einer Metallschicht 97. Die intrinsische amorphe
Siliziumschicht 70a (aus 4D) und
die Störstellen-dotierte amorphe
Siliziumschicht 72a (aus 4D) der
ersten Halbleiterstruktur 90a (aus 4D) werden
geätzt
zum jeweiligen Bilden einer aktiven Schicht 91a bzw. einer
ohmschen Kontaktschicht 91b aus einer ersten Halbleiterschicht 91.
Die aktive Schicht 91a wird durch die ohmsche Kontaktschicht 91b freigelegt
und überätzt, so
dass keine Störstellen
auf der aktiven Schicht 92a verbleiben. Zusätzlich werden die
zweite und dritte Halbleiterstrukturen 90b und 90c (aus
den 6D und 4D) geätzt, so
dass jeweils zweite und dritte Halbleiterschichten 92 bzw. 93 gebildet
werden. Ein überlappter
Bereich der Gateleitung 62 als erste Kapazitätselektrode
und die Metallschicht 97 als zweite Kapazitätselektrode
bilden eine Speicherkapazität
Cst mit der dazwischen angeordneten Gateisolationsschicht 68 und
der dritten Halbleiterschicht 93.
-
Die 4F, 5F und 6F zeigen
einen dritten Maskenprozess. In den 4F, 5F und 6F wird
eine Passivierungsschicht PAS auf dem Substrat 60 mit der
Datenleitung 98 gebildet. Die Passivierungsschicht PAS
wird durch einen dritten Maskenprozess strukturiert, so dass ein
Drainkontaktloch CH1, das die Drainelektrode 96 freilegt,
ein Speicherkontaktloch CH2, das die Metallschicht 97 freilegt
und ein Datenpad-Kontaktloch
CH4, das das Datenpad 99 freilegt, gebildet werden. Die
Passivierungsschicht PAS und die Gateisolationsschicht 68 werden
ebenfalls durch den dritten Maskenprozess strukturiert, so dass
ein Gatepadkontaktloch CH3 gebildet wird, das das Gatepad 66 freilegt.
-
Die 4G, 5G und 6G zeigen
einen vierten Maskenprozess. In den 4G, 5G und 6G wird
ein transparentes leitfähiges
Material auf der Passivierungsschicht PAS abgeschieden und durch
einen vierten Maskenprozess strukturiert, so dass eine Pixelelektrode
PXL, ein Gatepadanschluss GPT und ein Datenpadanschluss DPT gebildet
werden. Die Pixelelektrode PXL steht mit der Drainelektrode 96 durch
das Drainkontaktloch CH1 in Kontakt und die Metallschicht 97 steht
durch das Speicherkontaktloch CH2 in Kontakt. Der Gatepadanschluss
GPT kontaktiert das Gatepad 66 durch das Gatepadkontaktloch
CH3, und der Datenpadanschluss DPT kontaktiert das Datenpad 99 durch
das Datenpad-Kontaktloch CH4.
-
Durch
den obigen Vier-Masken-Prozess wird das Arraysubstrat hergestellt.
Wie oben erklärt,
steht die intrinsische amorphe Siliziumschicht der zweiten Halbleiterschicht über die
Datenleitung hervor. Folglich tritt ein wellenförmiges Rauschen auf und das Öffnungsverhältnis ist
reduziert. Ferner ist ein Abschnitt der aktiven Schicht nicht von
der Gateelektrode bedeckt, da die aktive Schicht mit der intrinsischen amorphen
Siliziumschicht der zweiten Halbleiterschicht verbunden ist. Folglich
wird ein Lichtleckagestrom im Dünnschichttransistor
erzeugt. Ebenfalls steigen die Herstellungsdauer und Produktkosten,
da die aktive Schicht in Anbetracht des Über-Ätzens
dick gebildet werden sollte. Ferner ist eine Schwarzmatrix, die
das Kontaktloch bedeckt notwendig, da die Pixelelektrode mit der
Drainelektrode durch ein Kontaktloch verbunden ist und die erste
Halbleiterschicht Umgebungslicht ausgesetzt ist. Demzufolge wird
das Öffnungsverhältnis aufgrund
der Schwarzmatrix weiter reduziert.
-
Folglich
ist die Erfindung auf ein Arraysubstrat für eine Flüssigkristallanzeigevorrichtung
und ein Herstellungsverfahren derselben gerichtet, die eines oder
mehrere Probleme aufgrund der Beschränkungen und Nachteile des Standes
der Technik überwinden.
-
Zusätzliche
Merkmale und Vorteile der Erfindung werden in der folgenden Beschreibung
erklärt und
werden teilweise aus der Beschreibung offensichtlich, oder können durch
Anwenden der Erfindung erlernt werden. Die anderen Vorteile der
Erfindung werden durch die Struktur verwirklicht und erreicht, auf
die insbesondere in der geschriebenen Beschreibung und Patentansprüchen daraus
hingewiesen wird, sowie den angefügten Zeichnungen.
-
Zum
Erreichen dieser und weiterer Vorteile und in Übereinstimmung mit dem Zweck
der Erfindung, wie sie ausgeführt
und ausführlich
beschrieben ist, weist ein Arraysubstrat für eine Flüssigkristallanzeigevorrichtung
eine Gateleitung und eine Datenleitung, die einander auf einem Substrat
kreuzen, so dass ein Pixelbereich definiert wird, eine Isolationsschicht
zwischen der Gateleitung und der Datenleitung, eine Gateelektrode,
die sich von der Gateleitung erstreckt, und einen Transistor im
Pixelbereich mit einer aktiven Schicht auf der Isolationsschicht, ohmschen
Kontaktschichten aus einem ersten Material, die Enden der aktiven
Schicht benachbart sind, Pufferschichten aus einem zweiten Material,
das von dem ersten Material verschieden ist, auf den ohmschen Kontaktschichten,
einer Sourceelektrode, die eine der Pufferschichten kontaktiert,
und eine Drainelektrode, die eine andere der Pufferschichten kontaktiert,
wobei die aktive Schicht inselförmig über der Gateelektrode
und innerhalb einer Grenze ist, die von einem Umfang der Gateelektrode
definiert ist, auf.
-
Gemäß einem
anderen Aspekt weist ein Arraysubstrat für eine Flüssigkristallanzeigevorrichtung eine
Gateleitung und eine Datenleitung, die einander auf einem Substrat
kreuzen, so dass ein Pixelbereich definiert wird, eine Isolationsschicht
zwischen der Gateleitung und der Datenleitung, einen Transistor im Pixelbereich
mit einer aktiven Schicht auf der Isolationsschicht, ohmschen Kontaktschichten
aus einem ersten Material, die Enden der aktiven Schicht benachbart
sind, Source- und Drainelektroden, die jeweils eine transparente
Schicht aufweisen und eine lichtundurchlässige Schicht auf, so dass
die ohmschen Kontaktschichten verbunden sind, wobei die aktive Schicht
inselförmig über der
Gateelektrode und innerhalb einer Grenze ist, die von einem Umfang
der Gateelektrode definiert ist.
-
Gemäß einem
weiteren Aspekt weist ein Herstellungsverfahren eines Arraysubstrats
für eine Flüssigkristallanzeigevorrichtung
auf: Bilden einer Gateelektrode auf einem Substrat und einer Gateleitung,
die mit der Gateelektrode verbunden ist; Bilden einer ersten Isolationsschicht
auf der Gateleitung und der Gateelektrode; Bilden einer aktiven
Schicht auf der ersten Isolationsschicht; Bilden einer ohmschen Kontaktschicht
auf der aktiven Schicht; Strukturieren der aktiven Schicht und der
ohmschen Kontaktschicht, so dass eine Inselform über der Gateelektrode und innerhalb
einer Grenze gebildet wird, die durch einen Umfang der Gateelektrode
definiert ist, die eine Struktur der aktiven Schicht aufweist; Bilden einer
transparenten leitfähigen
Materialschicht und einer lichtundurchlässigen leitfähigen Materialschicht über der
Inselform; Strukturieren der transparenten leitfähigen Materialschicht und der
lichtundurchlässigen
leitfähigen
Materialschicht, so dass Source- und Drainelektroden gebildet werden;
Strukturieren der ohmschen Kontaktstruktur, so dass ohmsche Kontaktschichten
gebildet werden, die Enden der aktiven Schicht unter den Source- und Drainelektroden
benachbart sind; Bilden einer zweiten Isolationsschicht über dem
Substrat; und Strukturieren der zweiten Isolationsschicht und der
lichtundurchlässigen
leitfähigen
Materialschicht der Drainelektrode, so dass die Pixelelektrode gebildet
wird.
-
Gemäß einem
weiteren Aspekt weist ein Herstellungsverfahren eines Arraysubstrats
für eine Flüssigkristallanzeigevorrichtung
auf: Bilden einer Gateelektrode, einer Gateleitung, die mit der
Gateelektrode verbunden ist, und einem Gatepad an einem Ende der
Gateleitung durch einen ersten Maskenprozess; Bilden einer ersten
Isolationsschicht, einer aktiven Schicht und einer ohmschen Kontaktschicht
auf der Gateelektrode durch einen zweiten Maskenprozess, wobei das
Gatepad von der ersten Gateisolationsschicht freigelegt wird; Bilden
von Source- und Drainelektroden auf der ohmschen Kontaktstruktur, einer
Pixelstruktur, die mit der Drainelektrode verbunden ist, einer Datenleitung,
die mit der Sourceelektrode verbunden ist, einer Datenpadstruktur
an einem Ende der Datenleitung und einer Gatepadanschluss-Struktur, die das
Gatepad kontaktiert, durch einen dritten Maskenprozess, wobei die
Pixelstruktur eine erste Pixel-Metallschicht aus einem transparenten
leitfähigen
Material und eine zweite Pixel-Metallschicht aus einem lichtundurchlässigen leitfähigem Material
aufweist, die Datenpadstruktur eine erste Datenpad-Metallschicht
aus dem transparenten leitfähigen
Material und eine zweite Datenpad-Metallschicht aus dem lichtundurchlässigen leitfähigen Material
aufweist, die Gatepadanschluss-Struktur
eine erste Gatepadanschluss-Metallschicht aus dem transparenten
leitfähigen
Material und eine zweite Gatepadanschluss-Metallschicht aus dem
lichtundurchlässigen
leitfähigen
Material aufweist; und Entfernen der zweiten Pixelstruktur-Metallschicht,
der zweiten Gatepadanschluss-Metallschicht und der zweiten Datenpad-Metallschicht
durch einen vierten Maskenprozess, so dass eine Pixelelektrode aus
der ersten Pixelstruktur-Metallschicht, ein Gatepadanschluss aus
der ersten Gatepadanschluss-Metallschicht und ein Datenpad aus der
ersten Datenpad-Metallschicht gebildet werden.
-
Es
ist verständlich,
dass sowohl die vorangegangene allgemeine Beschreibung als auch
die folgende detaillierte Beschreibung beispielhaft und erklärend sind,
und beabsichtigen, eine weitergehende Erklärung der beanspruchten Erfindung
bereitzustellen.
-
Die
begleitenden Zeichnungen, die enthalten sind, um ein weitergehendes
Verständnis
der Erfindung bereitzustellen, und in dieser Beschreibung enthalten
sind und einen Teil davon bilden, stellen Ausführungsbeispiele der Erfindung
dar, und dienen zusammen mit der Beschreibung zum Erklären der Prinzipien
der Erfindung.
-
1 ist
eine perspektivische Ansicht, die eine herkömmliche LCD-Vorrichtung zeigt;
-
2 ist
ein Draufsicht, die ein Arraysubstrat für eine durch einen herkömmlichen
Vier-Masken-Prozess hergestellte LCD-Vorrichtung zeigt;
-
3A sind
Querschnittsansichten, die entlang der Linien IIIa-IIIa' aus 2 genommen
sind;
-
3B sind
Querschnittsansichten, die entlang der Linien IIIb-IIIb' aus 2 genommen
sind;
-
4A bis 4G sind
Querschnittsansichten, die entlang der Linie IIIa-IIIa' aus 2 genommen
sind, die einen Herstellungsprozess eines Arraysubstrats für eine LCD-Vorrichtung durch
einen herkömmlichen
Vier-Masken-Prozess zeigen;
-
5A bis 5G sind
Querschnittsansichten entlang der Linie V-V' aus 2;
-
6A bis 6G sind
Querschnittsansichten, die entlang der Linie VI-VI' aus 2 genommen sind,
die einen Herstellungsprozess eines Arraysubstrats für eine LCD-Vorrichtung durch
einen herkömmlichen
Vier-Masken-Prozess zeigen;
-
7 ist
eine Draufsicht, die ein Arraysubstrat für eine LCD-Vorrichtung gemäß einem
Ausführungsbeispiel
der Erfindung zeigt;
-
8A, 8B und 8C sind
Querschnittsansichten, die jeweils entlang der Linien IX-IX', X-X' bzw. XI-XI' aus 7 genommen
sind;
-
9A bis 9L sind
Querschnittsansichten, die entlang der Linie IX-IX' aus 7 genommen sind,
die einen Herstellungsprozess eines Arraysubstrats für eine LCD-Vorrichtung gemäß einem
Ausführungsbeispiel
der Erfindung zeigen;
-
10A bis 10L sind
Querschnittsansichten, die entlang der Linie X-X' aus 7 genommen
sind, die einen Herstellungsprozess eines Arraysubstrats für eine LCD-Vorrichtung gemäß einem Ausführungsbeispiel
der Erfindung zeigen; und
-
11A bis 11L sind
Querschnittsansichten, die entlang der Linie XI-XI' aus 7 genommen
sind, die einen Herstellungsprozess eines Arraysubstrats für eine LCD-Vorrichtung gemäß einem
Ausführungsbeispiel
der Erfindung zeigen.
-
Es
wird jetzt im Detail auf dargestellte Ausführungsbeispiele der Erfindung
Bezug genommen, die in den begleitenden Zeichnungen dargestellt sind.
-
In
einem Ausführungsbeispiel
der Erfindung wird ein Arraysubstrat, wo eine amorphe Siliziumschicht
nicht über
eine Datenleitung hervorsteht, durch einen Vier-Masken-Prozess hergestellt.
-
7 ist
eine Draufsicht, die ein Arraysubstrat für eine LCD-Vorrichtung gemäß einem
Ausführungsbeispiel
der Erfindung zeigt. Wie in 7 gezeigt
ist, kreuzen sich eine Gateleitung 104 und eine Datenleitung 146 auf
einem Substrat 100, so dass ein Pixelbereich P definiert
wird. Ein Gatepad 106 und ein Datenpad 148 sind
jeweils an Enden der Gateleitung 104 bzw. der Datenleitung 146 gebildet.
Ein transparenter Gatepadanschluss 142 ist auf dem Gatepad 106 gebildet.
Ein Dünnschichttransistor (TFT)
T ist mit der Gateleitung 104 und der Datenleitung 146 im
Pixelbereich P verbunden. Der TFT T weist eine Gateelektrode 102,
eine aktive Schicht 122, ohmsche Kontaktschichten (nicht
gezeigt), die Enden der aktiven Schicht 122 benachbart
sind, Puffer-Metallschichten 126 auf den ohmschen Kontaktschichten,
eine Sourceelektrode 136 und eine Drainelektrode 138 auf.
Die Gateelektrode 102 und die Sourceelektrode 136 sind
jeweils mit der Gateleitung 104 bzw. der Datenleitung 146 verbunden.
Die Puffer-Metallschichten 126 sind zwischen den ohmschen
Kontaktschichten und der Sourceelektrode 136 bzw. der Drainelektrode 138 gebildet.
Alternativ können
die Puffer-Metallschichten 126 weggelassen sein, so dass
die Sourceelektrode 136 und die Drainelektrode jeweils
mit den ohmschen Kontaktschichten in Kontakt sind. Eine transparente
Pixelelektrode 140 erstreckt sich von der Drainelektrode 138 und
ist damit verbunden. Die Gateleitung 104 und die Pixelelektrode 140 überlappen
einander, so dass sie eine Speicherkapazität Cst bilden, so dass ein überlappter Abschnitt
der Gateleitung 104 und ein überlappter Abschnitt der Pixelelektrode 140 jeweils
als erste Kapazitätselektrode
bzw. als zweite Kapazitätselektrode
dienen.
-
Bei
dem Arraysubstrat für
eine LCD-Vorrichtung hat die aktive Schicht 122 aus amorphem
Silizium Inselform, d.h. sie ist inselförmig gebildet, innerhalb der
Gateelektrode 102 und eine amorphe Siliziumschicht ist
nicht unter der Datenleitung 146 gebildet. Da die Gateelektrode 102 Licht
von einer Hintergrundbeleuchtungseinheit (nicht gezeigt) unter dem Arraysubstrat
abschirmt, ist die aktive Schicht 122 nicht Licht ausgesetzt
und ein Lichtleckagestrom wird nicht im TFT T erzeugt. Ferner tritt
kein wellenförmiges
Rauschen (wavy noise) in der LCD-Vorrungung auf,
da die amorphe Siliziumschicht, die einen vorstehenden Abschnitt
aufweist, nicht unter der Datenleitung 146 gebildet ist,
und eine Schwarzmatrix, die den vorstehenden Abschnitt bedeckt,
ist nicht notwendig. Demzufolge ist das Öffnungsverhältnis der LCD-Vorrichtung verbessert.
Ferner ist eine Schwarzmatrix, die das Kontaktloch bedeckt, um einen
Lichteinfall durch das Kontaktloch hindurch zu verhindern, nicht
notwendig, da die Pixelelektrode 140 direkt die Drainelektrode 138 ohne
ein Kontaktloch kontaktiert. Demzufolge ist das Öffnungsverhältnis der LCD-Vorrichtung weiter
verbessert.
-
Die 8A, 8B und 8C sind
Querschnittsansichten, die jeweils entlang der Linien IX-IX', X-X bzw. XI-XI' aus 7 genommen
sind. 8A zeigt einen Schaltbereich
und einen Pixelbereich, 8B zeigt
einen Gatepadbereich und 8C zeigt
einen Datenpadbereich.
-
In
den 8A, 8B und 8C weist
ein Substrat 100 eine Mehrzahl von Pixelbereichen P, einen
Gatepadbereich GP und einen Datenpadbereich DP an einem Umfang der
Mehrzahl von Pixelbereichen P auf. Ein Abschnitt eines Gateleitungsbereichs GL,
wo eine Gateleitung gebildet ist, ist als Speicherbereich C definiert,
wo eine Speicherkapazität
gebildet ist. Jeder Pixelbereich P weist einen Schaltbereich S auf.
-
Ein
Dünnschichttransistor
(TFT) T, der eine Gateelektrode 102, eine erste Isolationsschicht 108, eine
aktive Schicht 122, ohmsche Kontaktschichten 124 auf
der aktiven Schicht 122 benachbart zu den Enden der aktiven
Schicht, Puffer-Metallschichten 126 auf
den ohmschen Kontaktschichten 124, eine Sourceelektrode 136 und
eine Drainelektrode 138 aufweist, ist im Schaltbereich
S auf dem Substrat 100 gebildet und eine zweite Isolationsschicht 150 ist
auf dem TFT T ausgebildet. Die erste Isolationsschicht 108 ist
auf der Gateelektrode 102 gebildet und die aktive Schicht 122 ist
auf der erste Isolationsschicht 108 gebildet. Die ohmschen
Kontaktschichten 124 sind auf der aktiven Schicht 122 gebildet.
Die Puffer-Metallschichten 126 sind
zwischen der ohmschen Kontaktschicht 124 und der Sourceelektrode 136 und zwischen
der ohmschen Kontaktschicht 124 und der Drainelektrode 138 gebildet.
Folglich sind die Sourceelektrode 136 und die Drainelektrode 138 mit
den ohmschen Kontaktschichten 124 durch die Puffer-Metallschichten 126 verbunden
und auch in direktem Kontakt mit den ohmschen Kontaktschichten 124.
-
Die
Sourceelektrode 136 umfasst erste und zweite Source-Metallschichten 136a und 136b,
und die Drainelektrode umfasst erste und zweite Drain-Metallschichten 138a und 138b.
Die erste Source-Metallschicht 136a ist aus dem gleichen
Material und in der gleichen Schicht wie die erste Drain-Metallschicht 138a gebildet.
Zum Beispiel können
die erste Source-Metallschicht 136a und die erste Drain-Metallschicht 138a ein
transparentes leitfähiges
Material aufweisen. Zusätzlich
ist die zweite Source- Metallschicht 136b aus
dem gleichen Material und aus der gleichen Schicht wie die zweite Drain-Metallschicht 138b gebildet.
Zum Beispiel können
die zweite Source-Metallschicht 136b und
die zweite Drain-Metallschicht 138b ein metallisches Material
aufweisen. Falls die erste Source-Metallschicht 136a und
die erste Drain-Metallschicht 138a die ohmsche Kontaktschicht 124 direkt
kontaktieren, kann der TFT T einen relativ hohen Kontaktwiderstand
der Source- und Drainelektroden 136 und 138 oder
einen gleichgerichteten Widerstand anstatt eines ohmschen Kontakts
aufweisen. Die Puffer-Metallschichten 126 können zwischen
den ersten Source- und ersten Drain-Metallschichten 136a und 138a und
den ohmschen Kontaktschichten 124 gebildet sein, so dass
der Kontaktwiderstand reduziert wird, um einen ohmschen Kontakt
zu erhalten. Wie in 8A gezeigt ist, kann die erste
Source-Metallschicht 136a ein Ende der aktiven Schicht 122,
eine der ohmschen Kontaktschichten 124, eine der Puffer-Metallschichten 126 und
die erste Isolationsschicht 108 direkt kontaktieren, während die
erste Drain-Metallschicht 138a ein anderes Ende der aktiven
Schicht 122, das andere der ohmschen Kontaktschichten 124,
das andere der Puffer-Metallschichten 126 und
die erste Isolationsschicht 108 direkt kontaktieren kann.
-
In
einem anderen Ausführungsbeispiel, wenn
der TFT T einen relativ niedrigen Kontaktwiderstand und einen ohmschen
Kontakt aufweist, können die
Puffer-Metallschichten 126 weggelassen
werden. Zum Beispiel können
die ohmschen Kontaktschichten 124 mit Plasma behandelt
werden, so dass eine sehr dünne
Siliziumnitrid (SiNx)-Schicht auf einer Oberfläche der ohmschen Kontaktschichten 124 als Puffer-Trennschichten
gebildet werden, nachdem die ohmschen Kontaktschichten 124 gebildet
wurden. Dann können
die erste Source- und die erste Drain-Metallschichten 136a und 138a auf
den Puffer-Trennschichten gebildet werden. Der TFT T kann immer
noch einen relativ niedrigen Kontaktwiderstand und einen ohmschen
Kontakt aufgrund der sehr dünnen
SiNx-Schicht ohne den Puffer-Metallschichten
aufweisen.
-
Eine
Gateleitung 104, die mit der Gateelektrode 102 verbunden
ist, ist auf dem Substrat 100 gebildet und ein Gatepad 106 ist
an einem Ende der Gateleitung 104 im Gatepadbereich GP
gebildet. Eine Datenleitung 146, die mit der Sourceelektrode 136 verbunden
ist und die Gateleitung 104 kreuzt, ist auf der ersten
Isolationsschicht 108 gebildet und ein Datenpad 148 ist
an einem Ende der Datenleitung 146 im Datenpadbereich DP
gebildet. Die Datenleitung 146 weist eine erste Daten-Metallschicht 146a aus
dem transparenten leitfähigen
Material und eine zweite Daten-Metallschicht 146b aus
dem metallischen Material auf, während
das Datenpad 148 eine einzelne Schicht aus dem transparenten
leitfähigen Material
aufweist. Die erste Isolationsschicht 108 bedeckt die Gateleitung 104 und
das Gatepad 106 ist von der ersten Isolationsschicht 108 freigelegt.
Zusätzlich
bedeckt die zweite Isolationsschicht 150 die Datenleitung 146,
und das Datenpad 148 ist von der zweiten Isolationsschicht 150 freigelegt.
Ferner ist ein Gatepadanschluss 142 aus dem transparenten leitfähigem Material
auf dem Gatepad 106 gebildet.
-
Die
aktive Schicht 122 aus intrinsischem amorphem Silizium
(a-Si:H) ist inselförmig
direkt über der
darunterliegenden Gateelektrode 102 und innerhalb einer
Grenze, die vom Umfang der darunterliegenden Gateelektrode 102 definiert
ist, gebildet. Zusätzlich
ist die Datenleitung 146 direkt auf der ersten Isolationsschicht 108 ohne
einer zusätzlichen
intrinsischen amorphen Siliziumschicht und einer zusätzlichen
Störstellen-dotierten
amorphen Siliziumschicht dazwischen gebildet. Folglich wird ein
elektrisches Problem, wie zum Beispiel ein wellenförmiges Rauschen,
verhindert und die Bildqualität
wird auch verbessert aufgrund der Verhinderung des Lichtleckagestroms.
Da eine Schwarzmatrix, die den vorstehenden Abschnitt bedeckt, nicht
notwendig ist, steigt das Öffnungsverhältnis.
-
Die 9A bis 9L sind
Querschnittsansichten, die entlang der Linie IX-IX' aus 7 genommen
sind, die einen Herstellungsprozess eines Arraysubstrats für eine LCD-Vorrichtung gemäß einem
Ausführungsbeispiel
der Erfindung zeigen. Die 10A bis 10L sind Querschnittsansichten, die entlang der
Linie X-X' aus 7 genommen
sind, die einen Herstellungsprozess eines Arraysubstrats für eine LCD-Vorrichtung
gemäß einem
Ausführungsbeispiel
der Erfindung zeigen. Die 11A bis 11L sind Querschnittsansichten, die entlang der Linie
XI-XI' aus 7 genommen
sind, die einen Herstellungsprozess eines Arraysubstrats für eine LCD-Vorrichtung
gemäß einem
Ausführungsbeispiel der
Erfindung zeigen. Insbesondere zeigen die 9A bis 9L den
Pixelbereich und den Schaltbereich, die 10A bis 10L zeigen den Gatepadbereich, und die 11A bis 11L zeigen
den Datenpadbereich.
-
Die 9A, 10A und 11A zeigen einen
ersten Maskenprozess. In den 9A, 10A und 11A wird
eine erste Metallschicht (nicht gezeigt) auf einem Substrat 100 gebildet,
indem eine oder mehre metallische Metallschichten, die Aluminium
(Al), eine Aluminium (Al)-Legierung, Chrom (Cr), Molybdän (Mo),
Wolfram (W), Titan (Ti), Kupfer (Cu), eine Kupfer (Cu)-Legierung
oder Tantal (Ta) aufweisen, abgeschieden werden. Die erste Metallschicht
wird durch einen ersten Maskenprozess unter Verwendung einer ersten
Maske (nicht gezeigt) strukturiert, so dass eine Gateelektrode 102 im Schaltbereich
S, und eine Gateleitung 104 und ein Gatepad 106 im
Gatepadbereich GP gebildet werden. Die Gateelektrode 102 ist
mit der Gateleitung 104 verbunden und das Gatepad 106 ist
an einem Ende der Gateleitung 104 gebildet.
-
Die 9B bis 9E, 10B bis 10E und 11B bis 11E zeigen
einen zweiten Maskenprozess. In den 9B, 10B und 11B werden
nacheinander eine erste Isolationsschicht 108, eine intrinsische
amorphe Siliziumschicht 110, eine Störstellen-dotierte amorphe Siliziumschicht 112 und
eine zweite Metallschicht 114 auf der Gateelektrode 102,
der Gateleitung 104 und dem Gatepad 106 gebildet.
Eine erste Fotolack (photo resist, PR)-Schicht 116 wird
auf der zweiten Metallschicht 114 gebildet. Die erste Isolationsschicht 108 kann
ein anorganisches Isolationsmaterial, wie zum Beispiel Siliziumnitrid
(SiNx) oder Siliziumoxid (SiO2) aufweisen,
und die zweite Metallschicht 114 kann eines oder mehrere
metallische Materialien, einschließlich Aluminium (Al), eine
Aluminium (Al)-Legierung, Chrom (Cr), Molybdän (Mo), Wolfram (W), Titan
(Ti), Kupfer (Cu), eine Kupfer (Cu)-Legierung und Tantal (Ta) aufweisen.
-
Eine
zweite Maske M2 mit einem Durchlassbereich B1, einem Abschirmbereich
B2 und einem halbdurchlässigem
Bereich B3 ist über
der ersten PR-Schicht 116 angeordnet, so dass der Abschirmbereich
B2 dem Schaltbereich S entspricht, der Durchlassbereich B1 dem Gatepad 106 entspricht, und
der halbdurchlässige
Bereich B3 dem Datenpadbereich DP entspricht. Die Fläche des
Abschirmbereichs B2, die dem Schaltbereich S entspricht, ist kleiner
als die Fläche
der Gateelektrode 102. Die erste PR-Schicht 116 wird
durch die erste Maske M1 hindurch Licht ausgesetzt und dann wird
die belichtete erste PR-Schicht 116 entwickelt.
-
In
den 9C, 10C und 11C wird eine
erste PR-Struktur 118 auf der zweiten Metallschicht 114 gebildet.
Ein Abschnitt der ersten PR-Struktur 118, der dem Schaltbereich
S entspricht, weist eine erste Dicke t1 auf und der andere Abschnitt
der ersten PR-Struktur 118 weist eine zweite Dicke t2 auf,
die kleiner ist als die erste Dicke t1 (t2 < t1). Das Gatepad 106 wird
durch die erste PR-Struktur 118 hindurch belichtet.
-
Die
zweite Metallschicht 114, die Störstellen-dotierte amorphe Siliziumschicht 112,
die intrinsische amorphe Siliziumschicht 110 und die erste
Isolationsschicht 108 werden strukturiert unter Verwendung
der ersten PR-Struktur 118 als Ätzmaske, so dass eine Inselform
direkt über
der Gateelektrode 102 und innerhalb einer Grenze, die von
einem Umfang der Gateelektrode 102 definiert ist, gebildet
wird. Als Nächstes
wird die erste PR-Struktur 118 entfernt, zum Beispiel durch
einen Veraschungsprozess, so dass eine zweite PR-Struktur 120 im
Schaltbereich S gebildet wird. Der Abschnitt der ersten PR-Struktur 118 mit
der ersten Dicke t1 wird teilweise entfernt, so dass die zweite
PR-Struktur 120 mit einer Dicke gebildet wird, die dem
Unterschied der ersten und der zweiten Dicke entspricht (t1-t2),
und der andere Abschnitt der ersten PR-Struktur 118 mit der zweiten
Dicke t2 wird vollständig
entfernt, so dass die zweite Metallschicht 114 freigelegt
wird.
-
In
den 9D, 10D und 11D wird das
Gatepad 106 durch ein Gatepadkontaktloch CH1 in der ersten
Isolationsschicht 108, der intrinsischen amorphen Siliziumschicht 110,
der Störstellen-dotierten
amorphen Siliziumschicht 112 und der zweiten Metallschicht 114 freigelegt,
und die zweite PR-Struktur 120 wird auf der zweiten Metallschicht 114 im
Schaltbereich S gebildet. Die zweite Metallschicht 114,
die Störstellen-dotierte
amorphe Siliziumschicht 112 und die intrinsische amorphe
Siliziumschicht 110 werden strukturiert unter Verwendung der
zweiten PR-Struktur 120 als Ätzmaske.
-
In
den 9E, 10E und 11E werden
eine aktive Schicht 122 aus intrinsischem amorphem Silizium,
eine ohmsche Kontaktstruktur 124a aus Störstellen-dotiertem
amorphem Silizium und eine Puffer-Metallstruktur 126a nacheinander
auf der ersten Isolationsschicht 108 über der Gateelektrode 102 im
Schaltbereich S gebildet. Im anderen Bereich wird die erste Isolationsschicht 108 mit
dem Gatepadkontaktloch CH1 freigelegt und das Gatepad 106 wird
durch das Gatepadkontaktloch CH1 hindurch freigelegt.
-
Die 9F bis 9H, 10F bis 10H und 11F bis 11H zeigen
einen dritten Maskenprozess. In den 9F, 10F und 11F werden
eine transparente leitfähige
Schicht 128 und eine lichtundurchlässige leitfähige Schicht 130 nacheinander
auf dem Substrat 100 gebildet. Als Nächstes wird eine zweite PR-Schicht 132 auf
der lichtundurchlässigen
leitfähigen
Schicht 130 gebildet. Die transparente leitfähige Schicht 128 weist
ein transparentes leitfähiges
Material, wie zum Beispiel Indiumzinnoxid (ITO) oder Indiumzinkoxid
(IZO) auf, und die lichtundurchlässige
leitfähige
Schicht 130 weist eines oder mehrere der leitfähigen Materialien, einschließlich Aluminium
(Al), eine Aluminium (Al)-Legierung, Chrom (Cr), Molybdän (Mo),
Wolfram (W), Titan (Ti), Kupfer (Cu), eine Kupfer (Cu)-Legierung
oder Tantal (Ta) auf.
-
Eine
dritte Maske M3 mit einem Durchlassbereich B1 und einem Abschirmbereich
B2 wird über der
zweiten PR-Schicht 132 angeordnet, so dass der Durchlassbereich
B1 und der Abschirmbereich B2 auf beiden Seiten des Durchlassbereichs
B1 dem Schalbereich S entsprechen, und der Abschirmbereich B2 dem
Gatepad 106 und dem Datenpadbereich DP entspricht. Die
zweite PR-Schicht 132 wird durch die dritte Maske M3 hindurch
belichtet und dann wird die belichtete zweite PR-Schicht 132 entwickelt.
-
Wie
in den 9G, 10G und 11G gezeigt ist, werden dritte, vierte, fünfte und
sechste PR-Strukturen 134a, 134b, 134c und 134d auf
der lichtundurchlässigen
leitfähigen
Schicht 130 gebildet. Die dritte, die vierte, die fünfte und
die sechste PR-Struktur 134a, 134b, 134c und 134d entsprechen jeweils
dem Schaltbereich S, dem Pixelbereich P, dem Gatepad 106 bzw.
dem Gatepadbereich DP. Die lichtundurchlässige leitfähige Schicht 130 und
die transparente leitfähige
Schicht 128 werden nacheinander unter Verwendung der dritten,
der vierten, der fünften
und der sechsten PR-Struktur 134a, 134b, 134c und 134d als Ätzmaske
strukturiert. Als Nächstes
werden die dritte, die vierte, die fünfte und die sechste PR-Struktur 134a, 134b, 134c und 134d entfernt.
-
Wie
in den 9H, 10H und 11H gezeigt ist, werden Source- und Drainelektroden 136 und 138 im
Schaltbereich S gebildet und eine Pixelstruktur 139 wird
im Pixelbereich P gebildet. Zusätzlich
wird eine Gatepadanschlussstruktur 141, die das Gatepad 106 kontaktiert,
im Gatepadbereich GP gebildet und eine Datenleitung 146 und
eine Datenpadstruktur 147 werden an einem Ende der Datenleitung 146 auf
der ersten Isolationsschicht 108 gebildet. Die Sourceelektrode 136,
die Drainelektrode 138, die Pixelstruktur 139,
die Gatepadanschlussstruktur 141, die Datenleitung 146 und
die Datenpadstruktur 147 weisen eine erste Metallschicht
aus einem transparenten leitfähigen
Material und eine zweite Metallschicht aus einem lichtundurchlässigem leitfähigem Material
auf. Zum Beispiel weist die Sourceelektrode 136 eine erste
Source-Metallschicht 136a und eine zweite Source-Metallschicht 136b auf
und die Drainelektrode 138 weist eine erste Drain-Metallschicht 138a und
eine zweite Drain-Metallschicht 138b auf. Die Pixelstruktur 139 weist
eine erste Pixel-Metallschicht 139a und
eine zweite Pixel-Metallschicht 139b auf und die Gatepadanschlussstruktur 141 weist
eine erste Gatepadanschluss-Metallschicht 141a und eine
zweite Gatepadanschluss-Metallschicht 141b auf. Zusätzlich weist
die Datenleitung 146 eine erste Daten-Metallschicht 146a und
eine zweite Daten-Metallschicht 146b auf
und die Datenpadstruktur 147 weist eine erste Datenpad-Metallschicht 147a und
eine zweite Datenpad-Metallschicht 147b auf.
-
Die
Puffermetallstruktur 126a und die ohmsche Kontaktstruktur 124a werden
strukturiert unter Verwendung der Source- und Drainelektroden 136 und 138 als Ätzmaske,
so das eine Puffer-Metallschicht 126 (aus 9I)
und eine ohmsche Kontaktschicht 124 (aus 9I)
gebildet werden. Demzufolge wird die aktive Schicht 122 durch
die Puffer-Metallschicht 126 und die ohmsche Kontaktschicht 124 freigelegt.
Die Puffermetallstruktur 126a und die ohmsche Kontaktstruktur 124a können selektiv
strukturiert werden mit einer Ätzbedingung,
so dass die Sourceelektrode 136, die Drainelektrode 138,
die Pixelstruktur 139, die Gatepadanschlussstruktur 141, die
Datenleitung 146 und die Datenpadstruktur 147 nicht
geätzt
werden.
-
Die 9I bis 9L, 10L bis 10I und 11I bis 11L zeigen
einen vierten Maskenprozess. In den 9I, 10I und 11I wird die
Puffer-Metallschicht 126 zwischen der ohmschen Kontaktschicht 124 und
der ersten Source-Metallschicht 136a und zwischen der ohmschen
Kontaktschicht 124 und der ersten Drain-Metallschicht 138a gebildet,
so das ein Kontaktwiderstand reduziert wird, oder ein ohmscher Kontakt
zwischen der ohmschen Kontaktschicht 124 und den Source-
und Drainelektroden 136 und 138 erhalten wird.
In anderen Ausführungsbeispielen
kann jedoch der Kontaktwiderstand reduziert oder der ohmsche Kontakt
erhalten werden ohne die Puffer-Metallschicht zu verwenden.
-
Eine
zweite Isolationsschicht 150 wird auf dem Substrat 100 gebildet.
Die zweite Isolationsschicht 150 weist ein anorganisches
Isolationsmaterial, wie zum Beispiel Siliziumnitrid (SiNx) oder
Siliziumoxid (SiO2) auf. Eine dritte PR-Schicht 152 wird auf
der zweite Isolationsschicht 150 gebildet und eine vierte
Maske M4 mit einem Durchlassbereich B1 und einem Abschirmbereich
B2 wird über
der dritten PR-Schicht 152 angeordnet. Der Abschirmbereich B2
entspricht dem Schaltbereich und der Durchlassbereich B1 entspricht
dem Gatepad 106, der Datenpadstruktur 147 und
der Pixelstruktur 139. Die dritte PR-Schicht 152 wird
durch die vierte Maske M4 hindurch belichtet und dann wird die belichtete
dritte PR-Schicht 152 entwickelt.
-
In
den 9J, 10J und 11J wird eine
siebte PR-Struktur 154 auf der zweiten Isolationsschicht 150 gebildet.
Die zweite Isolationsschicht 150, die der Pixelstruktur 139 entspricht,
die Gatepadanschlussstruktur 141 und die Datenpadstruktur 147 werden
durch die siebte PR-Struktur 154 freigelegt. Als Nächstes werden
die zweite Isolationsschicht 150, die Pixelstruktur 139,
die Gatepadanschlussstruktur 141 und die Datenpadstruktur 147 strukturiert
unter Verwendung der siebten PR-Struktur 154 als Ätzmaske.
Folglich werden die zweite Pixel-Metallschicht 139b der
Pixelstruktur 139, die zweite Gatepadanschluss-Metallschicht 141b der Gatepadanschlussstruktur 141 und
die zweite Datenpad-Metallschicht 147b der Datenpadstruktur 147 gleichzeitig
strukturiert, nachdem die zweite Isolationsschicht 150 strukturiert
wurde. Zum Beispiel kann die zweite Isolationsschicht 150 unter
Verwendung eines Trockenätzverfahrens
geätzt
werden, und die zweite Pixel-Metallschicht 139b, die zweite
Gatepadanschluss-Metalischicht 141b und
die zweite Datenpad-Metallschicht 147b mit dem lichtundurchlässigem leitfähigem material
können
unter Verwendung eines Nassätzverfahrens
geätzt
werden.
-
In
den 9K, 10K und 11K verbleiben
die erste Pixel-Metallschicht 139a (aus 9J)
mit dem transparentem leitfähigem
Material im Pixelbereich P, so dass daraus eine Pixelelektrode 140 aus
einer einzelnen transparenten leitfähigen Materialschicht wird.
Die erste Gatepadanschluss-Metallschicht 141a (aus 10J) bleibt im Gatepadbereich GP, so dass daraus
ein Gatepadanschluss 142 aus einer einzelnen transparenten
leitfähigen
Materialschicht wird, und die erste Datenpad-Metallschicht 147a (aus 11J) bleibt im Datenpadbereich DP, so dass daraus
ein Datenpad 148 aus einer einzelnen transparenten leitfähigen Materialschicht
wird. Als Nächstes
wird die siebte PR-Struktur 154 entfernt.
-
In
den 9L, 10L und 11L wird ein
Dünnschichttransistor
(TFT) T mit der Gateelektrode 102, der ersten Isolationsschicht 120,
der aktiven Schicht 122, der ohmschen Kontaktschicht 124, der
Puffer-Metallschicht 126, der Sourceelektrode 136 und
der Drainelektrode 138 im Schaltbereich S gebildet. Die
Sourceelektrode 136 und die Drainelektrode 138 weisen
eine Doppelschicht aus einer ersten Schicht aus einem transparenten
leitfähigen
Material und einer zweiten Schicht aus einem lichtundurchlässigen leitfähigen Material
auf. Die Pixelelektrode 140 im Pixelbereich P weist eine
einzelne Schicht aus dem transparenten leitfähigem Material auf und erstreckt
sich von der ersten Drain-Metallschicht 138a der Drainelektrode 138.
Der Gatepadanschluss 142 im Gatepadbereich GP weist eine
einzelne Schicht aus dem transparenten leitfähigen Material auf und kontaktiert
das Gatepad 106. Das Datenpad 148 im Datenpadbereich
DP weist eine einzelne Schicht aus dem transparenten leitfähigen Material
auf und erstreckt sich von der ersten Daten-Metallschicht 146a der
Datenleitung 146. Zusätzlich
erstreckt sich die Pixelelektrode 140 und überlappt
die Gateleitung 104, so dass ein Speicherkapazität Cst gebildet
wird, die den überlappten
Abschnitt der Gateleitung 104 als erste Kapazitätselektrode,
den überlappten
Abschnitt der Pixelelektrode 140 als zweite Kapazitätselektrode
und die erste Isolationsschicht 120 zwischen der ersten
und der zweiten Kapazitätselektrode
als Dielektrikum aufweist.
-
Ein
Arraysubstrat für
eine LCD-Vorrichtung gemäß der Erfindung,
wo eine Halbleiterschicht nicht unter einer Datenleitung gebildet
ist, wird durch den obigen Vier-Masken-Prozess hergestellt. Der Vier-Masken-Prozess
zum Herstellen eines Arraysubstrats für eine LCD-Vorrichtung gemäß den Ausführungsbeispielen
der Erfindung kann aufweisen: einen ersten Maskenprozess zum Bilden
einer Gateelektrode auf einem Substrat, einer Gateleitung, die mit
der Gateelektrode verbunden ist, und einem Gatepad an einem Ende
der Gateleitung; einen zweiten Maskenprozess zum Bilden einer ersten
Isolationsschicht, die das Gatepad freilegt, einer aktiven Schicht
auf der ersten Isolationsschicht, einer ohmschen Kontaktstruktur
auf der aktiven Schicht und einer Puffermetallstruktur auf der ohmschen
Kontaktstruktur; einem dritten Maskenprozess zum Bilden von Source-
und Drainelektroden auf der Puffermetallstruktur, einer Pixelstruktur,
die sich von der Drainelektrode erstreckt, einer Gatepadanschlussstruktur,
die das Gatepad kontaktiert, einer Datenleitung, die sich von der
Sourceelektrode erstreckt und einer Datenpadstruktur an einem Ende
der Datenleitung mit einer transparenten leitfähigen Materialschicht und einer
lichtundurchlässigen
leitfähigen
Materialschicht, und Strukturieren der Puffermetallstruktur und
der ohmschen Kontaktstruktur zum Bilden einer Puffer-Metallschicht
und einer ohmschen Kontaktschicht; einem vierten Maskenprozess zum
Bilden einer zweiten Isolationsschicht auf einer gesamten Oberfläche des
Substrats und Strukturieren der Pixelstruktur, der Gatepadanschlussstruktur
und der Datenpadstruktur zum Bilden einer Pixelelektrode, eines
Gatepadanschlusses und eines Datenpads aus der transparenten Materialschicht.
-
Folglich
wird in einem Arraysubstrat für
eine LCD-Vorrichtung gemäß Ausführungsbeispielen
der Erfindung wellenförmiges
Rauschen verhindert und das Öffnungsverhältnis verbessert,
da eine Halbleiterschicht nicht unter einer Datenleitung gebildet wird.
Zusätzlich
wird ein Lichtleckagestrom vermieden und Dünnschichttransistor-Eigenschaften
werden verbessert, da eine aktive Schicht in Inselform innerhalb
einer Gateelektrode gebildet wird. Ferner wird das Öffnungsverhältnis weiter
verbessert, da sich eine Pixelelektrode von einer Drainelektrode ohne
Kontaktloch erstreckt.