JPH08262493A - 液晶表示装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 自己整合型で製造工程を簡略化するととも
に、オン特性を低下させない液晶表示装置を提供する。 【構成】 ガラス基板21にゲート電極22、酸化シリコン
（ＳｉＯ）のゲート絶縁膜23を形成する。ゲート絶縁膜
23のゲート電極22の上方に、高抵抗ｉ型アモルファスシ
リコン層24を形成するとともに、ソース領域およびドレ
イン領域の低抵抗ｎ型多結晶ａ−Ｓｉ層25，26を形成す
る。低抵抗ｎ型多結晶ａ−Ｓｉ層25，26上に、５族元素
のアンチモンの導電体層27を介して、表示画素電極を構
成する透明導電膜28を形成する。低抵抗ｎ型多結晶ａ−
Ｓｉ層25，26上に、ソース電極29、ドレイン電極30を形
成し、保護絶縁膜31を形成して、薄膜トランジスタ32を
形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタを用
いたアレイ基板を有する液晶表示装置に関する。

【０００２】

【従来の技術】近年、アクティブマトリクス型の液晶表
示装置は、クロストークのない高コントラスト比の表示
が可能なため、大画面、高精細ディスプレイの開発およ
び製品化が行なわれている。特に、透明絶縁性基板上に
薄膜トランジスタ（Thin FilmTransistor）あるいは金
属−絶縁体−金属構造の非線形抵抗素子（Metal Insula
tor Metal ）をスイッチング素子として設けた直視透過
型ディスプレイへの展開が盛んである。そして、大面積
基板への形成が容易であるなどの理由から、薄膜トラン
ジスタの半導体層としてアモルファスシリコン（ａ−Ｓ
ｉ）を用いるものが多い。

【０００３】そして、現在ではａ−Ｓｉの薄膜トランジ
スタを用いた対角１０インチ級の直視透過型の液晶表示
装置が製品化され、大画面、高精細化への開発が盛んに
なっているとともに、液晶表示装置の製造コストを低減
するために、薄膜トランジスタを有するアレイ基板の製
造プロセスを簡略化するための開発も盛んになってい
る。

【０００４】まず、大画面、高精細液晶表示装置を実現
するためには、薄膜トランジスタのゲート電極とソース
電極およびドレイン電極との間の寄生容量を低減させる
ことが必要であり、この要求に応えるためにたとえば特
開昭６３−１５８８７５号公報に記載の構成が知られて
いる。

【０００５】この特開昭６３−１５８８７５号公報に記
載の構成は、たとえば図８に示すように構成されてい
る。

【０００６】すなわち、この図８に示す従来のアレイ基
板は、ガラス基板１の一主面にゲート電極２を形成し、
このゲート電極２を含むガラス基板１上にゲート絶縁膜
３を形成する。また、このゲート絶縁膜３上に、ソース
領域の低抵抗ｎ型ａ−Ｓｉ層4aおよび金属シリサイド層
5aの積層膜と、ドレイン領域の低抵抗ｎ型ａ−Ｓｉ層4b
および金属シリサイド層5bの積層膜とが形成されている
とともに、これらの間に高抵抗ｉ型ａ−Ｓｉ層６および
絶縁膜７の積層膜が形成されている。

【０００７】さらに、ソース電極８およびドレイン電極
９が形成され、薄膜トランジスタ10が形成されている。

【０００８】また、ソース電極８に一部が積層されたＩ
ＴＯ（Indium Tin Oxide）の表示画素電極11が形成され
ている。

【０００９】そして、薄膜トランジスタ10では、低抵抗
ｎ型ａ−Ｓｉ層4aおよび金属シリサイド層5aのソース領
域、および、低抵抗ｎ型ａ−Ｓｉ層4bおよび金属シリサ
イド層の5bドレイン領域がゲート電極２に対して自己整
合的に形成されるため、ゲート電極２とソース電極８お
よびドレイン電極９との重なり容量が小さく抑えられ
る。

【００１０】また、この薄膜トランジスタ10では、ゲー
ト電極２に対して自己整合的に形成した絶縁膜７をマス
クとして、高抵抗ｉ型ａ−Ｓｉ層６に不純物をドーピン
グして低抵抗ｎ型ａ−Ｓｉ層4a，4bを形成することで、
ソース領域およびドレイン領域がゲート電極２に自己整
合された構造を実現している。

【００１１】さらに、低抵抗ｎ型ａ−Ｓｉ層4a，4bのみ
では、ソース領域およびドレイン領域の抵抗値が高く薄
膜トランジスタ10のオン特性を損なってしまうことに対
して、低抵抗ｎ型ａ−Ｓｉ層4a，4bの上面に金属シリサ
イド層5a，5bを形成し、ソース領域およびドレイン領域
の抵抗値も低減させている。

【００１２】ところが、上記図８に示すような自己整合
型の薄膜トランジスタ10では、基本的な動作には不必要
である不純物のドーピングマスク用の絶縁膜７を成膜し
てパターニングすることが必要となり、薄膜トランジス
タ10のアレイ基板の製造プロセスを煩雑にさせてしま
う。

【００１３】また、ドーピングマスク用の絶縁膜の形成
を無くしてアレイ基板の製造プロセスの簡略化を図った
自己整合型の薄膜トランジスタとしては、たとえば特開
昭６３−１６９７６７号に記載の構成が知られている。

【００１４】この特開昭６３−１６９７６７号公報に記
載の構成は、たとえば図９に示すように構成されてい
る。

【００１５】この図９に示す液晶表示装置は、図８に示
す液晶表示装置において、金属シリサイド層5a，5bの積
層膜と、絶縁膜７を有さないものである。

【００１６】そして、高抵抗ｉ型ａ−Ｓｉ層６まで形成
した後、図１０に示すように、フォスフィンガスなどの
５族元素を含む雰囲気中でガラス基板１の他主面からレ
ーザ照射し、ゲート電極２で遮光された領域以外の高抵
抗ｉ型ａ−Ｓｉ層６に接する部分の５族元素を解離さ
せ、この５族元素をドーピングすることで、ゲート電極
２に自己整合された低抵抗ｎ型ａ−Ｓｉ層4a，4bからな
るソース領域およびドレイン領域を形成している。

【００１７】ところが、図８に示す従来例と同様に、低
抵抗ｎ型ａ−Ｓｉ層4a，4bのみでは抵抗値が高すぎ、薄
膜トランジスタのオン特性を損ねてしまう。このため、
図８に示す従来例ではドーピングマスク用の絶縁膜７を
金属シリサイド層5a，5bの形成時のマスクにも用い、選
択的にソース領域およびドレイン領域上のみに金属シリ
サイド層5a，5bを形成することが容易であった。しか
し、図９に示す従来例では、この絶縁膜７がないため、
ソース領域およびドレイン領域だけでなくチャネル領域
の高抵抗ｉ型ａ−Ｓｉ層６上にも金属シリサイド層が形
成されてしまい、ソース領域およびドレイン領域の分離
ができなくなる。したがって、ソース領域およびドレイ
ン領域上に金属シリサイド層を形成するためには、新た
な工程を追加することが必要となる。

【００１８】上述のように、従来の自己整合型の薄膜ト
ランジスタは、薄膜トランジスタのオン特性を損なわな
いが製造工程数が多くなったり、あるいは、製造工程数
を低減する薄膜トランジスタのオン特性を損ねている。

【００１９】また、これら図８、および、図９および図
１０に示す実施例では、ＩＴＯなどの透明導電膜で表示
画素電極11を形成し、この透明導電膜とは別の金属膜で
ソース電極８およびドレイン電極９を形成し、表示画素
電極11およびソース電極８を電気的に接続している。

【００２０】ところが、表示画素電極11を形成する透明
導電膜の成膜およびパターニング工程と、ソース電極８
およびドレイン電極９を形成する金属膜の成膜およびパ
ターニング工程とが別々に必要であり、製造プロセスを
煩雑にしている。

【００２１】そこで、表示画素電極の形成工程と、ソー
ス電極およびドレイン電極の形成工程とを合体させたア
レイ基板としては、たとえば特開昭６１−４２９６１号
公報に記載の構成が知られている。

【００２２】この特開昭６１−４２９６１号公報に記載
の構成は、たとえば図１１に示すように構成されてい
る。

【００２３】図１１に示すように、ゲート絶縁膜３上に
第２のゲート絶縁膜12を形成し、この第２のゲート絶縁
膜12上に、ソース領域およびドレイン領域を形成する低
抵抗ｎ型ａ−Ｓｉ層4a，4bを形成し、この低抵抗ｎ型ａ
−Ｓｉ層4a，4b上に、表示画素電極を形成する透明導電
膜13と、ソース電極８およびドレイン電極９となる金属
膜を連続的に成膜し、一回のパターニング工程で両膜を
ドレイン電極パターンとソース電極と一体の表示画素電
極パターンとを形成することでアレイ基板の製造プロセ
スの簡略化を図っている。

【００２４】しかしながら、この図１１に示すアレイ基
板では、低抵抗ｎ型ａ−Ｓｉ層4a，4bと表示画素電極が
形成される透明導電膜13が直接接触する。そして、透明
導電膜13にＩＴＯを用いた場合、ＩＴＯ中のＩｎが低抵
抗ｎ型ａ−Ｓｉ層4a，4b中に拡散し、ｐ型ドーパントで
あるＩｎの影響でソース・ドレイン領域の抵抗が上昇
し、薄膜トランジスタのオン特性が低下する。

【００２５】

【発明が解決しようとする課題】上述のように、自己整
合型の薄膜トランジスタについては製造プロセスの簡略
化と薄膜トランジスタのオン特性の維持の両立が難し
く、表示画素電極とソース電極およびドレイン電極との
同時パターニングについては薄膜トランジスタのオン特
性の維持が難しく、大画面、高精細であり、かつ、低製
造コストであるアクティブマトリクス型の液晶表示装置
の実現が難しい問題を有している。

【００２６】本発明は、自己整合型で製造工程を簡略化
するとともに、オン特性を低下させない液晶表示装置を
提供することを目的とする。

【００２７】

【課題を解決するための手段】請求項１記載の液晶表示
装置は、絶縁性基板の一主面上に形成された第１の金属
層、この第１の金属層を含む絶縁性基板上に形成された
第１の絶縁膜、この第１の絶縁膜上の前記第１の金属層
に対応した領域に形成された高抵抗ｉ型アモルファスシ
リコン層、前記第１の絶縁膜上の前記高抵抗ｉ型アモル
ファスシリコン層に隣接する領域に形成された５族元素
を含む低抵抗ｎ型多結晶シリコン層、この低抵抗ｎ型多
結晶シリコン層上の一部にその一端面が前記低抵抗ｎ型
多結晶シリコン層の端面に対応して形成された前記５族
元素を含む導電体層、該導電体層に少なくとも一部が積
層して形成されたＩＴＯからなる透明導電膜、この透明
導電膜に一部が積層して形成された第２の金属層、およ
び、これらの上面に形成された第２の絶縁膜を有する薄
膜トランジスタと、前記透明導電膜および前記第２の金
属層の二層により構成された前記薄膜トランジスタのド
レイン電極に対応するドレイン配線およびソース電極
と、前記透明導電膜にて形成され前記薄膜トランジスタ
に対応して設けられた表示画素電極とを具備したもので
ある。

【００２８】請求項２記載の液晶表示装置の製造方法
は、絶縁性基板の一主面上に第１の金属層パターンを形
成する工程と、この第１の金属層パターンを含む絶縁性
基板上に第１の絶縁膜と高抵抗ｉ型アモルファスシリコ
ン層を成膜する工程、この高抵抗ｉ型アモルファスシリ
コン上に５族元素を含む導電体層を成膜する工程、前記
絶縁性基板の他主面側からレーザ光を照射し前記第１の
金属層パターンで遮光されない領域の前記高抵抗ｉ型ア
モルファスシリコン層を多結晶シリコン化すると同時に
前記５族元素をドーピングし低抵抗ｎ型多結晶シリコン
層を形成する工程、前記導電体層、前記低抵抗ｎ型多結
晶シリコン層および前記高抵抗ｉ型アモルファスシリコ
ン層をパターニングする工程、前記導電体層の少なくと
も一部に積層してＩＴＯの透明導電膜を成膜する工程、
この透明導電膜上に第２の金属層を成膜する工程、この
第２の金属層および前記透明導電膜をパターニングする
工程、前記導電体層を前記第２の金属層および前記透明
導電膜のパターンをマスクとして除去する工程を有する
アレイ基板を製造する工程と、絶縁性基板の一主面に透
明導電膜を形成する工程を含む対向基板を製造する工程
と、これらアレイ基板および対向基板を対向させて貼り
合わせる工程とを具備するものである。

【００２９】

【作用】本発明は、ソース領域およびドレイン領域を低
抵抗ｎ型多結晶シリコンで構成することにより、低抵抗
ｎ型多結晶シリコン層に対して抵抗値を十分に低下させ
ることができ、オン特性の低下を防止できるとともに、
ソース領域およびドレイン領域とＩＴＯ膜との間に低抵
抗ｎ型多結晶シリコン層を形成するために設けた５族元
素を含む導電体層を介在させることでＩＴＯの透明導電
膜からのＩｎ拡散を回避できる。

【００３０】

【実施例】以下、本発明の一実施例の液晶表示装置を図
面を参照して説明する。

【００３１】図１に示すように、絶縁性基板としてのガ
ラス基板21の一主面にクロム（Ｃｒ）のゲート電極22を
形成し、このゲート電極22を含むガラス基板21上に第１
の絶縁膜である酸化シリコン（ＳｉＯ）のゲート絶縁膜
23を形成する。また、このゲート絶縁膜23のゲート電極
22の上方に、高抵抗ｉ型アモルファスシリコン（ａ−Ｓ
ｉ）層24が形成されるとともに、この高抵抗ｉ型ａ−Ｓ
ｉ層24の両側にはソース領域の低抵抗ｎ型多結晶ａ−Ｓ
ｉ層25およびドレイン領域の高抵抗ｉ型アモルファスシ
リコン（ａ−Ｓｉ）層24が形成されている。

【００３２】また、低抵抗ｎ型多結晶ａ−Ｓｉ層25，26
上には、５族元素であるアンチモン（Ｓｂ）からなる導
電体層27を介して、表示画素電極を構成する透明導電膜
28が形成されている。

【００３３】さらに、この透明導電膜28を介した低抵抗
ｎ型多結晶ａ−Ｓｉ層25，26上には、ソース電極29およ
びドレイン電極30が形成され、絶縁保護膜31が形成され
て、薄膜トランジスタ32が形成されている。そして、図
示しない配向膜などが形成されてアレイ基板が形成され
る。

【００３４】一方、同様にガラス基板21の一主面上に共
通電極および配向膜が形成されて対向基板が形成され
る。

【００３５】そして、アレイ基板および対向基板を間隙
を介して対向させ、この間隙に液晶を封入挟持して液晶
表示装置を形成する。

【００３６】次に、上記実施例の製造方法について図１
ないし図７を参照して説明する。

【００３７】まず、図２に示すように、ガラス基板21上
にたとえば３０００オングストロームの膜厚のＣｒを成
膜した後、フォトリソグラフィー法を用いてゲート電極
22を形成する。

【００３８】次に、図３に示すように、ゲート電極22を
含むガラス基板21上に、たとえば３０００オングストロ
ームの膜厚のＳｉＯのゲート絶縁膜23を成膜し、５００
オングストロームの膜厚の高抵抗ｉ型ａ−Ｓｉ層35をプ
ラズマＣＶＤ法で順次成膜し、さらに、たとえば５００
オングストロームの膜厚で５族元素であるアンチモン
（Ｓｂ）からなる導電体層36をスパッタ法で成膜する。

【００３９】さらに、図４に示すように、ガラス基板21
の他主面側から、たとえばＸｅＦガスを用いたエキシマ
レーザ光を照射し、ゲート電極22で遮光されない領域の
高抵抗ｉ型ａ−Ｓｉ層35を多結晶化するとともに、この
領域のみにアンチモンをドーピングする。その結果、ゲ
ート電極22上にはチャネル層となる高抵抗ｉ型ａ−Ｓｉ
層24が残存し、この高抵抗ｉ型ａ−Ｓｉ層24に隣接した
領域はのソース領域またはドレイン領域となる低抵抗ｎ
型多結晶ａ−Ｓｉ層25，26が形成される。

【００４０】そして、図５に示すように、フォトリソグ
ラフィー法を用い導電体層36と低抵抗ｎ型多結晶シリコ
ン層25，26、高抵抗ｉ型ａ−Ｓｉ層24との２層を同一形
状にパターニングする。

【００４１】また、図６に示すように、たとえば１００
０オングストロームのＩＴＯからなる透明導電膜37と、
３０００オングストロームのモリブデン（Ｍｏ）からな
る第２の金属層38をスパッタ法で順次成膜する。

【００４２】次に、図７に示すように、フォトリソグラ
フィー法を用い第２の金属層38と透明導電膜37とを同一
形状でパターニングし、これらのパターンあるいはパタ
ーニングに用いたレジストをマクスとして、チャネル上
方に残存しているアンチモンからなる導電体層36をエッ
チング除去する。

【００４３】最後に、図１に示すように、たとえば３０
００オングストロームのＳｉＮからなる保護絶縁膜31を
プラズマＣＶＤ法で成膜し、フォトリソグラフィー法を
不要部分の保護絶縁膜31を除去する。この際、透明電膜
28の表示画素電極部分の保護絶縁膜も除去し、このパタ
ーンあるいはパターニングに用いたレジストをマスクと
して、透明導電膜上の金属層もエッチング除去し、透明
導電膜を露出させる。このようにして形成されたアレイ
基板と、共通電極が形成された対向基板とを貼り合わ
せ、液晶を注入し液晶表示装置として完成する。

【００４４】このような工程を経て構成された液晶表示
装置では、ドーピングマクス用絶縁膜を設けることな
く、かつ、ソース領域およびドレイン領域の抵抗が十分
に低い自己整合型の薄膜トランジスタを形成できるとと
もに、表示画素電極とソース電極およびドレイン電極と
の同時パターニングを行なった場合でも、ソース領域お
よびドレイン領域の抵抗上昇を引き起こすことがなく、
大画面、高精細であり、製造プロセスが簡略化されたア
クティブマトリクス型の液晶表示装置を形成できる。

【００４５】なお、導電体層27は５族元素を単に含むも
のに限らず、５族元素自体でも同様の効果を得ることが
できる。

【００４６】

【発明の効果】本発明によれば、ソース領域およびドレ
イン領域を低抵抗ｎ型多結晶シリコンで構成することに
より、低抵抗ｎ型多結晶シリコン層に対して抵抗値を十
分に低下させることができ、オン特性の低下を防止でき
るとともに、ソース領域およびドレイン領域とＩＴＯ膜
との間に低抵抗ｎ型多結晶シリコン層を形成するために
設けた５族元素を含む導電体層を介在させることでＩＴ
Ｏの透明導電膜からのＩｎ拡散を回避でき、自己整合型
で製造工程を簡略化するとともに、オン特性を維持でき
る。

【図面の簡単な説明】

【図１】本発明の一実施例のアクティブマトリクス型の
液晶表示装置に用いるアレイ基板を示す断面図である。

【図２】同上アクティブマトリクス型の液晶表示装置に
用いるアレイ基板の一製造工程を示す断面図である。

【図３】同上アクティブマトリクス型の液晶表示装置に
用いるアレイ基板の図２に示す次の製造工程を示す断面
図である。

【図４】同上アクティブマトリクス型の液晶表示装置に
用いるアレイ基板の図３に示す次の製造工程を示す断面
図である。

【図５】同上アクティブマトリクス型の液晶表示装置に
用いるアレイ基板の図４に示す次の製造工程を示す断面
図である。

【図６】同上アクティブマトリクス型の液晶表示装置に
用いるアレイ基板の図５に示す次の製造工程を示す断面
図である。

【図７】同上アクティブマトリクス型の液晶表示装置に
用いるアレイ基板の図６に示す次の製造工程を示す断面
図である。

【図８】従来例のアクティブマトリクス型の液晶表示装
置を示す断面図である。

【図９】他の従来例のアクティブマトリクス型の液晶表
示装置を示す断面図である。

【図１０】同上アクティブマトリクス型の液晶表示装置
の一製造工程を示す断面図である。

【図１１】他の従来例のアクティブマトリクス型の液晶
表示装置を示す断面図である。

【符号の説明】

21 絶縁性基板としてのガラス基板 22 第１の金属層としてのゲート電極 23 第１の絶縁膜としてのゲート絶縁膜 24 高抵抗ｉ型アモルファスシリコン（ａ−Ｓｉ）層 25 低抵抗ｎ型多結晶シリコン（ａ−Ｓｉ）層 28 表示画素電極からなる透明導電膜 29 第２の金属層からなるソース電極 30 第２の金属層からなるドレイン電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三浦 靖憲 神奈川県横浜市磯子区新杉田町８ 株式会 社東芝横浜事業所内 (72)発明者 神内 紀秀 神奈川県横浜市磯子区新杉田町８ 株式会 社東芝横浜事業所内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 絶縁性基板の一主面上に形成された第１
   の金属層、この第１の金属層を含む絶縁性基板上に形成
   された第１の絶縁膜、この第１の絶縁膜上の前記第１の
   金属層に対応した領域に形成された高抵抗ｉ型アモルフ
   ァスシリコン層、前記第１の絶縁膜上の前記高抵抗ｉ型
   アモルファスシリコン層に隣接する領域に形成された５
   族元素を含む低抵抗ｎ型多結晶シリコン層、この低抵抗
   ｎ型多結晶シリコン層上の一部にその一端面が前記低抵
   抗ｎ型多結晶シリコン層の端面に対応して形成された前
   記５族元素を含む導電体層、該導電体層に少なくとも一
   部が積層して形成されたＩＴＯからなる透明導電膜、こ
   の透明導電膜に一部が積層して形成された第２の金属
   層、および、これらの上面に形成された第２の絶縁膜を
   有する薄膜トランジスタと、 前記透明導電膜および前記第２の金属層の二層により構
   成された前記薄膜トランジスタのドレイン電極に対応す
   るドレイン配線およびソース電極と、 前記透明導電膜にて形成され前記薄膜トランジスタに対
   応して設けられた表示画素電極とを具備したことを特徴
   とする液晶表示装置。
2. 【請求項２】 絶縁性基板の一主面上に第１の金属層パ
   ターンを形成する工程と、 この第１の金属層パターンを含む絶縁性基板上に第１の
   絶縁膜と高抵抗ｉ型アモルファスシリコン層を成膜する
   工程、この高抵抗ｉ型アモルファスシリコン上に５族元
   素を含む導電体層を成膜する工程、前記絶縁性基板の他
   主面側からレーザ光を照射し前記第１の金属層パターン
   で遮光されない領域の前記高抵抗ｉ型アモルファスシリ
   コン層を多結晶シリコン化すると同時に前記５族元素を
   ドーピングし低抵抗ｎ型多結晶シリコン層を形成する工
   程、前記導電体層、前記低抵抗ｎ型多結晶シリコン層お
   よび前記高抵抗ｉ型アモルファスシリコン層をパターニ
   ングする工程、前記導電体層の少なくとも一部に積層し
   てＩＴＯの透明導電膜を成膜する工程、この透明導電膜
   上に第２の金属層を成膜する工程、この第２の金属層お
   よび前記透明導電膜をパターニングする工程、前記導電
   体層を前記第２の金属層および前記透明導電膜のパター
   ンをマスクとして除去する工程を有するアレイ基板を製
   造する工程と、 絶縁性基板の一主面に透明導電膜を形成する工程を含む
   対向基板を製造する工程と、 これらアレイ基板および対向基板を対向させて貼り合わ
   せる工程とを具備することを特徴とする液晶表示装置の
   製造方法。