JP4554755B2 - 半導体メモリデバイス内のメモリアレイ間で冗長回路を共有するための方法及び装置 - Google Patents
半導体メモリデバイス内のメモリアレイ間で冗長回路を共有するための方法及び装置 Download PDFInfo
- Publication number
- JP4554755B2 JP4554755B2 JP2000105027A JP2000105027A JP4554755B2 JP 4554755 B2 JP4554755 B2 JP 4554755B2 JP 2000105027 A JP2000105027 A JP 2000105027A JP 2000105027 A JP2000105027 A JP 2000105027A JP 4554755 B2 JP4554755 B2 JP 4554755B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- redundant
- array
- row
- arrays
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Dram (AREA)
Description
【発明の属する技術分野】
本発明は、一般的には半導体メモリデバイスに関する。より詳細には、本発明は半導体メモリデバイス内の冗長回路に関する。
【0002】
本発明は、1999年4月6日に出願された、「半導体メモリデバイス内のメモリアレイ間で冗長回路を共有するための方法および装置」と題する、共に出願中の仮の米国特許出願番号第60/128,040号について、米国特許法119条(e)に基づき、優先権を主張する。1999年4月6日に出願され、「半導体メモリデバイス内のメモリアレイ間で冗長回路を共有するための方法および装置」と題する、仮の出願番号第60/128,040号は、この中で、引用され参照される。
【0003】
【従来の技術】
ランダムアクセスメモリ(RAM)は、エレクトロニックシステム内において使用される構成要素であり、そのシステム内の他の構成要素が使用するデータを保存する。ダイナミックRAM(DRAM)は、コンデンサ型の保存を使用するRAMの型であり、DRAM内に保存されたデータを維持するためには周期的なリフレッシングが必要である。スタティックRAM(SRAM)は、電力が印加されている限り、SRAM内に保存された情報を保持する別の型のRAMである。SRAMは、保存されたデータを維持するために、周期的なリフレッシングを必要としない。シンクロナスDRAM(SDRAM)は、同期メモリシステム内で作動し、そのため、入力信号及び出力信号は、システムクロックのアクティブエッジまで同期する。
【0004】
RAMは、一般に、システム内でアドレス可能なブロックの形に構成されている。個々のブロックは所定の数のメモリセルを含む。RAM内の各メモリセルは、1ビットの情報を示す。メモリセルは、ロウとカラムの形に構成される。メモリセルの個々のロウは1ワードを形成する。1つのロウ内の各メモリセルは、そのロウ内のメモリセルをアクティブにするために使用される同じワード線に接続される。1つのメモリブロックの各カラム内のメモリセルもまたそれぞれ、一対のビットラインに接続される。これらのビット線はまた、ローカル入力/出力(LIO)線に接続される。これらのローカル入力/出力線は、アクティブにされたメモリアレイからのデータを読み出す、あるいはアクティブにされたメモリアレイにデータを書き込むために使用される。対のビット線は、1つのビット線と1つの逆ビット線を含む。そのため、一つのメモリセルは適当なワード線と1対のビット線とをアクティブにすることによりアクセスされる。
【0005】
メモリ回路はウエハ上に作製する。ウエハの歩留まりは、1枚の所定のウエハ上に作製された総チップ数に対する合格チップの比率として規定される。一般に、半導体メモリデバイスにおける集積密度が増加するにつれ、いずれのメモリアレイ内の不良セルの見込みも増加する。そのため、1枚の所定のウエハ上に作製されるチップの集積密度が高くなればなるほど、ウエハの歩留まりは低くなる。
【0006】
ウエハの歩留まりを増加させる有効な方法として、欠陥メモリの代わりに冗長メモリが使用されてきた。冗長メモリは、ロウ及び/またはカラムの形に構成された冗長メモリセルを含み、一つ以上の欠陥メモリセルを有することがわかった主メモリアレイのロウ及び/またはカラムの代わりに使用される。
【0007】
各主メモリアレイに対する冗長メモリ回路を備えた2−アレイメモリ回路のブロック図を図1に示す。第1の冗長メモリ回路6は主メモリアレイ2と関連し、一方、第2の冗長メモリ回路8は主メモリアレイ4と関連する。各主メモリアレイは、対応するメモリ制御装置5を有する。冗長メモリ回路6及び8は、それぞれ、冗長メモリアレイ1及び3、冗長デコーダ回路7及び9を有する。冗長メモリアレイ1及び3は、ロウ及び/またはカラムに配列された冗長メモリセルの群である。
【0008】
最初に、冗長メモリアレイ1及び3は、特定されていないアドレスを有する。作製後、主メモリアレイ2及び4内のメモリセルは試験される。冗長メモリロウ及び/またはカラムはその後、欠陥メモリセルを含んでいることがわかった主メモリアレイ2及び4内のロウ及び/またはカラムの代わりに使用される。冗長デコーダ回路7及び9は、欠陥メモリセルを含む主メモリアレイ2及び4内のロウ及び/またはカラムのアドレスにマッチするようにプログラムすることができる。主メモリアレイ2及び4内の欠陥ロウ及び/またはカラムはその後、適当な冗長デコーダ回路7及び9の出力を使用して電気的に、あるいは局所的なヒューズを用いて物理的に、分断されるあるいは無効とされる。
【0009】
典型的な主メモリアレイと冗長メモリアレイコンフィギュレーションの組織的構造のより詳細な代表的ブロック図が図2に示されている。図示されているように、コンフィギュレーションは、2つの正規nXm主メモリアレイ10を含む。ここで、nは各アレイ内のロウの数であり、mはカラムの数である。コンフィギュレーションはさらに、nXk次元の2つの冗長メモリアレイ50を含む。ここで、nは各冗長メモリアレイ内の冗長ロウの数であり、kは冗長カラムの数である。
【0010】
最初に、冗長メモリアレイ50内の冗長ロウは、プログラムされたアドレスを持っていない。代わりに、冗長アドレスデコーダ60が、冗長メモリアレイ50と正規メモリアレイ10との間に接続される。欠陥セルがメモリデバイスの試験中に発見されると、冗長アドレスデコーダ60は欠陥ロウのアドレスを冗長メモリアレイ50内の冗長ロウにマッチさせる。欠陥ロウのアドレスが冗長メモリアレイ内の1つのロウに位置付けされると、欠陥ロウは分断されるあるいは無効とされる。冗長メモリアレイ50内で利用できるロウが多ければ多いほど、交換可能な正規メモリアレイ10内の欠陥セルを有するロウが多くなる。
【0011】
動作において、メモリ書き込みあるいはメモリ読み出しサイクルが実行される場合、正規メモリアレイ10内の欠陥ロウへのアクセスが阻止される。なぜなら、冗長アドレスデコーダ60は、冗長ロウ50のアドレスに対してのみ応答するからである。書き込みあるいは読み出しサイクルが欠陥メモリセルを含む場合、冗長アドレスデコーダ60は、そのアドレスを認識し、冗長メモリアレイ50内の適当な冗長ロウへのまたは冗長ロウからの経路を定める。冗長アドレスデコーダ60がアドレスを認識しないと、読み出しあるいは書き込み動作が通常どおり実行され、情報は主メモリアレイ10へのまたは主メモリアレイからの経路をたどる。正規ロウアドレスデコーダ20及び正規ロウドライバ40は、正規メモリアレイ50へのまたは正規メモリアレイ50からの情報の流れを制御するために使用される。
【0012】
その代わりに、さらに精度を確実にするものとして、メモリコンフィギュレーションは、付随のヒューズアレイ30を含んでもよい。このヒューズアレイでは、ポリシリコンのヒューズ可能な結合が正規主メモリアレイ10内の各ロウアドレスに接続される。欠陥メモリセルが正規メモリアレイ10内で発見されると、冗長メモリアレイ50内の有効な冗長ロウが冗長アドレスデコーダ60によりプログラムされ、主メモリアレイ10内の欠陥ロウは、正規メモリアレイ10内の欠陥ロウに対応するロウアドレスへのポリシリコンヒューズ可能結合をとばすことにより無効とされる。
【0013】
正規のメモリアレイ1つあたり冗長メモリアレイが1つという典型的なコンフィギュレーションは、正規メモリアレイ内の全ての欠陥セルの代用をするには、しばしば不十分である。しばしば、メモリデバイスのウエハ歩留まりを増加させるために、正規メモリアレイ1つに対し、複数の冗長メモリアレイが使用される。図3は、1つの正規メモリアレイ301につき2つの冗長メモリ回路300を使用する冗長メモリコンフィギュレーションのブロック図を示す。正規メモリアレイ301にはそれぞれメモリ制御装置304が付随する。各冗長メモリ回路300は、冗長ロウメモリアレイ302と冗長ロウアドレスデコーダ回路303とを含む。冗長ロウアドレスデコーダ回路303は、欠陥セルが正規メモリアレイ301内で発見されるといつでも、冗長メモリアレイ302をプログラムするために使用される。より多くの冗長メモリ回路300が使用されるので、ウエハ歩留まりは増加する。
【0014】
しかしながら、複数の正規メモリアレイ301を有する半導体メモリでは、それぞれの追加の冗長メモリ回路300は、メモリ回路が形成されているダイ上に、かなりの空間と、追加のトレースレイアウトを必要とする。さらに、各冗長メモリ回路300は、それ自体の冗長ロウアドレスデコーダ302と冗長ロウドライバ303とを必要とし、それによっても、ダイ上に追加の空間とトレースレイアウトが必要となる。これらの追加のコストと空間の要求により、典型的な冗長メモリコンフィギュレーションは魅力がない。必要なのは、ウエハ歩留まりを増加させ、実行するのに必要なダイ空間が少ない改良冗長メモリ構成である。
【0015】
【課題を解決するための手段】
半導体メモリデバイス内のメモリアレイ間で冗長回路を共有するための装置は、ロウ及び/またはカラムに配列された複数のメモリセルから成る少なくとも2つの主メモリアレイと、共有冗長回路とを含む。冗長回路は好ましくは、複数の冗長ロウと、読み出しあるいは書き込み動作が、冗長ロウが代用されている主メモリアレイ内の欠陥ロウの使用を含む場合いつでも冗長ロウにアクセスするためにコンフィギュアされた冗長デコーダとを含む。
【0016】
好ましくは、各主メモリアレイは共有冗長回路へのアクセスを有する。共有冗長回路は、対応する主メモリアレイ内の欠陥ロウの代用をするために使用される。共有冗長回路は、主メモリアレイの両方に対し、余分な冗長容量を提供する。このように、複数の主メモリアレイを有するメモリデバイスでは、効果的な冗長メモリコンフィギュレーションを実行するのに必要とされる冗長回路の数が減らされる。
【0017】
本発明の好ましい実施形態では、各冗長デコーダは、正規メモリアレイ内の各ロウに接続されている複数のポリシリコンヒューズを有するヒューズアレイを含む。冗長ロウは、2つの主メモリアレイの1つの内の欠陥ロウの代用をするようにプログラムされた後、付随のヒューズアレイ内のポリシリコンヒューズがとばされ、主メモリアレイ内の対応するロウへの接続が無効とされる。共有冗長回路内のヒューズアレイは、主メモリアレイの両方に接続され、そのため、2つの主メモリアレイは1つのヒューズアレイと共有冗長回路用の1つの冗長アドレスデコーダを共有する。
【0018】
本発明の一実施形態において、メモリ回路内の冗長メモリを提供する方法は、主メモリセルの群を含む複数の主メモリアレイを作製する工程と、冗長メモリセル群を含む冗長メモリアレイを作製する工程と、主メモリセル群の試験を行い主メモリセル群のいずれかが欠陥メモリセルを含むかどうかを決定する工程と、主メモリセル群内で欠陥メモリセルが発見された場合、冗長メモリセル群を1以上の欠陥メモリセルを含む主メモリセル群の代わりに用いる工程と、を含み、冗長メモリセル群は複数の主メモリアレイ間で共有される。冗長メモリセル群は、冗長メモリアレイ内のロウであり、主メモリセル群は主メモリアレイ群内のロウである。この方法はまた、1つ以上の欠陥メモリセルを含む主メモリセル群に対するアドレスを決定する工程と、そのアドレスを、1以上の欠陥メモリセルを含むことが発見された主メモリセル群の代わりに用いられる冗長メモリセル群に割り当てる工程と、冗長メモリセル群が代用される主メモリセル群を無効とする工程とを含む。
【0019】
本発明の他の実施形態において、2つの主メモリアレイに接続され、2つの主メモリアレイ内の欠陥主メモリセル群の代わりに冗長メモリセル群を用いるための冗長メモリセル群に配列された複数のメモリセルを含むようにコンフィギュアされる。冗長メモリセル群は冗長メモリ回路内のロウである。冗長メモリ回路は冗長メモリセル群に接続され、欠陥メモリセルが発見されると、冗長メモリセル群内のロウアドレスを2つの主メモリアレイの1つの内の欠陥ロウアドレスとマッチさせるための冗長アドレスデコーダをさらに含む。
【0020】
本発明のさらに別の実施形態において、複数の主メモリアレイに冗長メモリを提供するための装置は、主メモリセル群を含む複数の主メモリアレイと、冗長メモリセル群を含むと共に、1つ以上の欠陥メモリセルを含む主メモリセル群の代わりに冗長メモリセル群を用いるために複数の主メモリ回路に接続された冗長メモリ回路とを含む。冗長メモリセル群は、複数の主メモリアレイ間で共有される冗長メモリアレイ内で形成される。冗長メモリセル群は冗長メモリアレイ内のロウであり、主メモリセル群は主メモリアレイ内のロウである。装置はさらに、1以上の欠陥メモリセルを有することを発見された主メモリセル群のアドレスを決定する手段と、同一のアドレスを1以上の欠陥メモリセルを含む主メモリセル群の代わりに用いられる冗長メモリセル群に割り当てるための手段と、欠陥メモリセルを含むことが見出された主メモリセル群を無効とするための手段とを含む。
【0021】
本発明のさらに別の実施形態において、半導体メモリデバイスのための冗長メモリコンフィギュレーションは、それぞれが主ロウと主カラムのマトリクスに配列されている複数の主メモリセルを含む複数のメモリアレイと、主メモリアレイに接続され、複数の冗長ロウを含む共有冗長回路と、主メモリアレイ間に接続されると共に共有冗長回路に接続され、欠陥メモリセルを有する主ロウの代わりに共有冗長回路内の冗長ロウの1つを用いるために共有冗長回路をプログラムするための手段と、を含む。プログラミング手段は、メモリ読み出し/書き込み動作中に、複数の冗長ロウへのアクセスを制御するための冗長ドライブ手段を含む。冗長メモリコンフィギュレーションは欠陥メモリセルが発見されると、複数の冗長ロウ内のロウアドレスを主メモリアレイの1つの内の欠陥ロウアドレスとマッチさせる冗長アドレスデコーダをさらに含む。プログラミング手段はプログラム可能なアレイを含む。プログラム可能なアレイは、複数のプログラム可能な素子を含み、各プログラム可能な素子は2つの正規メモリアレイのそれぞれの中のロウアドレスに接続され、さらに、各プログラム可能な素子は、プログラム可能な素子が接続されているいずれかのロウ内で欠陥セルが発見されるとプログラムされる。
【0022】
本発明のさらに別の実施形態において、メモリ回路は、ロウとカラムの第1のマトリクスに配列された第1の複数のメモリセルを含む第1の主メモリアレイと、第1の主メモリアレイに接続され、冗長メモリセルの第1の群に配列された第2の複数のメモリセルを含む第1の専用冗長メモリアレイであって、冗長メモリセルの第1の群は第1の主メモリアレイ内のメモリセルの代わりに用いられる第1の専用冗長メモリセルと、ロウとカラムの第2のマトリクスに配列された第3の複数のメモリセルを含む第2の主メモリアレイと、第2の主メモリアレイに接続され、冗長メモリセルの第2の群に配列された第4の複数のメモリセルを含む第2の専用冗長メモリアレイと、第1及び第2の主メモリアレイの両方に接続され、第1及び第2の主メモリアレイの両方の内のメモリセルの代わりに用いられる冗長メモリセルの第3の群に配列された第5の複数のメモリセルを含む共有冗長メモリアレイと、を含む。メモリ回路は第1及び第2のマトリクスの選択的な1つの内の欠陥メモリセルを有するロウを冗長メモリセルの第3の群の1つで代用するための、共有冗長メモリに接続された共有冗長デコーダをさらに含む。共有冗長デコーダは、プログラム可能なアレイを含む。共有冗長デコーダは、共有冗長メモリアレイに接続され、メモリ読み出し/書き込み動作中に冗長メモリセルの第3の群へのアクセスを制御するための、冗長ドライバ手段を含む。
【0023】
【発明の実施の形態】
本発明によれば、メモリ回路は、少なくとも2つの正規メモリアレイと共有冗長回路とを含む。共有冗長回路は2つの主メモリアレイ間で共有され、2つの主メモリアレイのいずれかあるいは両方の中の欠陥ロウの代用をするために使用される。共有冗長回路は好ましくは、複数の冗長ロウと、読み出しあるいは書き込み動作において冗長ロウが代用される2つの主メモリアレイの1つの内の欠陥ロウの使用が含まれるときにはいつも冗長ロウにアクセスするようにコンフィギュアされた冗長デコーダと、を含む。
【0024】
図4は、本発明の好ましい実施形態のマルチ−アレイメモリとロウ冗長コンフィギュレーションのブロック図である。2つのブロックメモリアレイ100、101はそれぞれ、2つの個々のメモリ制御装置150、151に接続される。ブロックメモリアレイ100,101のそれぞれが、専用の、対応する、冗長メモリ回路114,124に接続される。共有冗長メモリ回路104は、2つのブロックメモリアレイ100と101との間に接続される。共有冗長メモリ回路104は、冗長メモリロウアレイ102と、冗長デコーダ回路103と、を含む。各専用冗長メモリ回路は、専用冗長メモリロウアレイ112,122と、専用冗長デコーダ113,123とを含む。2つのブロックメモリアレイ100,101は、共有冗長回路104内の冗長メモリロウアレイ102と冗長デコーダ回路103とを共有する。
【0025】
図5は、本発明のメモリとロウ冗長コンフィギュレーションのより詳細なブロック図である。図示されているように、本発明は、少なくとも2つのmXn正規あるいは主メモリアレイ100,101と、1つのnXk共有冗長メモリロウアレイ102と、2つのnXkエンド冗長メモリアレイ112,122とを含む。共有冗長メモリロウアレイ102は、共有冗長デコーダ回路103に接続され、共有冗長デコーダ回路103は、正規メモリアレイ100,101の両方に接続される。エンド冗長メモリロウアレイ112は冗長デコーダ回路113に接続される。エンド冗長メモリロウアレイ122は冗長デコーダ回路123に接続される。
【0026】
各冗長デコーダ回路103,113,123は、それぞれ、冗長ドライバ108,118,128と、冗長アドレスデコーダ105,115,125と、プログラム可能なアレイ106,116,126とを含む。好ましい実施形態では、プログラム可能なアレイ106,116,126はヒューズアレイを有する。しかしながら、EPROMやアンチヒューズアレイなどのプログラミング用のどのような代わりの手段も使用できることを理解すべきである。プログラム可能なアレイ106,116,126は、それぞれ、デコードされると、対応する正規メモリアレイ100,101内の1からmのロウアドレスのそれぞれにリンクする複数のプログラム可能な素子を含む。好ましい実施の形態では、複数のプログラム可能な素子は、複数のヒューズを含み、各ヒューズは、正規メモリアレイ100,101内の1からmのロウアドレスのそれぞれに接続される。プログラム可能なアレイ106,116,126は、冗長メモリロウアレイ102をプログラムするために使用される。正規メモリアレイ100,101の1つの中の欠陥セルが試験中に発見されると、対応する冗長アドレスデコーダ105,115または125がプログラムされ、対応する冗長メモリロウアレイ102,112また122内のロウの冗長ロウアドレスが正規メモリアレイ100または101内の欠陥ロウのアドレスとマッチされる。したがって、主メモリ内のロウはメモリ用に有効ではなく、その代わりに、冗長メモリロウアレイ102内の対応するロウにより代用されるであろう。このように、正規ロウアドレスにアクセスしようとすると、共有冗長アドレスデコーダ105,115,125は、それぞれ、冗長メモリロウアレイ102,112,122内の正しいロウを、欠陥ロウアドレスとマッチさせる。適当なプログラム可能なアレイ106,116または126がその後、欠陥セルの存在するロウを無効とする。共有プログラム可能アレイ106が使用されると、欠陥セルが存在するロウは、隣接する正規メモリアレイ内の対応するロウと共に無効とされる。好ましい実施の形態では、ロウの無効は、欠陥ロウアドレスに接続されているヒューズをとばすことによりなされる。したがって、正規メモリアレイ内のそれらのロウはメモリ用には有効ではなく、代わりに、冗長メモリロウアレイ102内の対応するロウにより代用される。例として、メモリアレイ100内の第3のロウが試験中に欠陥セルを含むことが見出された場合、冗長アドレスデコーダ105は冗長メモリロウアレイ102内の有効なロウをプログラムし、冗長ロウアドレスを、欠陥ロウのアドレスとマッチさせる。その後、メモリアレイ100内の第3のロウと、メモリアレイ101内の第3のロウは両方とも、プログラム可能なアレイ106により無効とされる。好ましい実施の形態では、これは、ロウ3に対応する正規ロウアドレスへのヒューズをとばすことによりなされる。
【0027】
冗長アドレスデコーダ105,115,125は、対応する冗長メモリロウアレイ102,112,122内でプログラムされているアドレスにのみ応答する。このように、正規の読み出しまたは書き込み動作中に、冗長アドレスデコーダ105,115,125は、その動作が対応する冗長メモリロウアレイ102,112,122内のロウのいずれかを含むかどうかを決定する。そうであれば、メモリから読み出す情報は、適当な冗長メモリロウアレイ102,112,122から検索され、メモリに書きこむ情報は、適当な冗長メモリロウアレイ102,112,122内に保存されるであろう。
【0028】
好ましい実施の形態では、各正規メモリアレイ100,101は付随の専用エンド冗長メモリアレイ112及び122を有する。これは、正規メモリアレイ100,101の両方共がこのコンフィギュレーションのエンドアレイであるからである。2以上の正規メモリアレイを有するコンフィギュレーションでは、エンドアレイはそれぞれ、専用の冗長メモリアレイを有し、センターアレイは共有冗長アレイへのアクセスを有することは当業者にとっては明らかである。共有冗長アレイを含む他のそのようなコンフィギュレーションも可能であることもまた、当業者にとっては明らかである。
【0029】
作製後、主メモリアレイ100,101内のメモリセルの試験を行う。好ましくは、専用冗長メモリアレイ112,122内の冗長メモリロウは、最初に、各正規メモリアレイ100,101内で欠陥メモリセルを含んでいることが見出されたロウの代用をするために使用される。共有冗長メモリアレイ102とは異なり、正規メモリアレイ100,101の1つの内の欠陥ロウが専用冗長メモリアレイ112,122内のロウで代用される場合、隣接する正規メモリアレイ内の対応するロウは無効とはならない。専用冗長メモリアレイ112、122のいずれかが、完全に使用されると、共有冗長メモリアレイ102内の冗長メモリロウは、正規メモリアレイ100,101内の欠陥ロウの代用をするために使用される。
【0030】
各専用冗長メモリアレイ112,122は、付随の冗長デコーダ113,123を有する。冗長アドレスデコーダ105,115,125は欠陥メモリセルを含むことが見出された正規メモリアレイ100,101内のロウのアドレスを、代用のために使用される冗長メモリロウアレイ102,112,122内の対応するロウとマッチさせるためにプログラムされる。
【0031】
各専用エンド冗長メモリアレイ112,122もまた、それぞれ、プログラム可能なアレイ116,126を有する。これらのアレイは、2つの正規メモリアレイ100,101内の欠陥メモリセルを有するロウを無効とするために使用される。好ましい実施の形態では、プログラム可能なアレイはヒューズアレイを含む。しかしながら、EPROMあるいはアンチヒューズアレイを含むプログラミング用の代わりのいずれの手段を使用してもよいことを理解すべきである。好ましくは、各プログラム可能なアレイ116,126内のプログラム可能な素子は、正規メモリアレイ100,101内の各ロウに接続される。好ましい実施の形態においては、複数のプログラム可能な素子は、複数のヒューズであり、各ヒューズは正規メモリアレイ100,101中の1からmまでのロウアドレスの各々に接続される。欠陥ロウは、好ましくは、そのロウに接続された適当なヒューズをとばすことにより無効とされる。
【0032】
メモリ回路が2よりも多い主メモリアレイを含む場合、主メモリアレイは好ましくは、冗長目的のための対にグループ分けされる。各エンド主メモリアレイは図4及び図5に示されているように、好ましくは専用の、対応する冗長回路を有し、好ましくは1つの共有冗長回路を共有する。共有冗長回路を備える4アレイ主メモリシステムのブロック図を図6に示す。各ブロックメモリアレイ200,202,204,206はそれぞれ、個々のメモリ制御装置210,212,214,216に接続される。各エンドブロックメモリアレイ200,206は、それぞれ、専用冗長メモリ回路220,260に接続される。共有冗長メモリ回路230は、2つのブロックメモリアレイ200と202との間に接続される。共有冗長メモリ回路240は、2つのブロックメモリアレイ202と204との間に接続される。共有冗長メモリ回路250は、2つのブロックメモリアレイ204と206との間に接続される。
【0033】
冗長メモリ回路220は、冗長メモリロウアレイ222と冗長デコーダ回路224とを含む。冗長メモリ回路230は、冗長メモリロウアレイ232と冗長デコーダ回路234とを含む。2つのブロックメモリアレイ200,202は、共有冗長回路230内の冗長メモリロウアレイ232と冗長デコーダ回路234を共有する。冗長メモリ回路240は、冗長メモリロウアレイ242と冗長デコーダ回路244とを含む。2つのブロックメモリアレイ202,204は、共有冗長回路240内の冗長メモリアレイロウ242と冗長デコーダ244を共有する。冗長メモリ回路250は、冗長メモリアレイ252と冗長デコーダ回路254とを含む。2つのブロックメモリアレイ204と206は、共有冗長回路250内の冗長メモリロウアレイ252と冗長デコーダ回路254を共有する。冗長メモリ回路260は、冗長メモリロウアレイ262と冗長デコーダ回路264とを含む。
【0034】
本発明については、本発明の構成及び動作の原理の理解が容易になるように、特定の実施の形態の観点から詳細に説明してきた。この中における特定の実施の形態についての言及及びその詳細は、添付の請求の範囲を限定するものではない。説明のために選択した実施の形態において、この発明の精神及び範囲内で、変更が可能であることは当業者においては明らかであろう。
【図面の簡単な説明】
【図1】 デコーダを含む、典型的な従来の主メモリと冗長メモリコンフィギュレーションの組織構造の代表的なブロック図である。
【図2】 典型的な従来のメモリとロウ冗長コンフィギュレーションのより詳細な図である。
【図3】 1つの主メモリアレイにつき2つの冗長メモリ回路を使用する従来の冗長メモリコンフィギュレーションの代表的なブロック図である。
【図4】 本発明の好ましい実施の形態のメモリとロウ冗長コンフィギュレーションに対する代表的なブロック図である。
【図5】 本発明のメモリとロウ冗長コンフィギュレーションのより詳細なブロック図である。
【図6】 共有冗長回路を備えた4アレイ主メモリシステムのブロック図である。
Claims (1)
- メモリ回路内で冗長メモリを提供する方法であって、前記方法は、
a.主メモリセル群を含む複数の主メモリアレイを作製する工程と、
b.冗長メモリセル群を含む冗長メモリアレイを作製する工程と、
c.前記主メモリセル群の試験を行い、前記主メモリセル群のいずれかが欠陥メモリセルを含んでいるかどうかを決定する工程と、
d.前記主メモリセル群内で欠陥メモリセルが発見された場合、1以上の欠陥メモリセルを含む主メモリセル群の代わりに冗長メモリセル群を用いる工程とを含み、前記冗長メモリセル群は前記複数の主メモリアレイ間で共有され、
前記方法はさらに、
e.1以上の欠陥メモリセルを含む主メモリセル群に対するアドレスを決定する工程と、
f.前記1以上の欠陥メモリセルを含むことが見出された主メモリセル群の代わりに用いられる冗長メモリセル群に前記アドレスを割り当てる工程と、
g.前記冗長メモリセル群が代わりに用いられる主メモリセル群を無効とする工程と
を含む、メモリ回路内で冗長メモリを提供する方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12804099P | 1999-04-06 | 1999-04-06 | |
US60/128040 | 1999-07-20 | ||
US09/356805 | 1999-07-20 | ||
US09/356,805 US6208569B1 (en) | 1999-04-06 | 1999-07-20 | Method of and apparatus for sharing redundancy circuits between memory arrays within a semiconductor memory device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010007240A Division JP5033887B2 (ja) | 1999-04-06 | 2010-01-15 | 半導体メモリデバイス内のメモリアレイ間で冗長回路を共有するための方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001014885A JP2001014885A (ja) | 2001-01-19 |
JP4554755B2 true JP4554755B2 (ja) | 2010-09-29 |
Family
ID=26826211
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000105027A Expired - Fee Related JP4554755B2 (ja) | 1999-04-06 | 2000-04-06 | 半導体メモリデバイス内のメモリアレイ間で冗長回路を共有するための方法及び装置 |
JP2010007240A Expired - Fee Related JP5033887B2 (ja) | 1999-04-06 | 2010-01-15 | 半導体メモリデバイス内のメモリアレイ間で冗長回路を共有するための方法及び装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010007240A Expired - Fee Related JP5033887B2 (ja) | 1999-04-06 | 2010-01-15 | 半導体メモリデバイス内のメモリアレイ間で冗長回路を共有するための方法及び装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6208569B1 (ja) |
JP (2) | JP4554755B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6465828B2 (en) * | 1999-07-30 | 2002-10-15 | Micron Technology, Inc. | Semiconductor container structure with diffusion barrier |
US6417537B1 (en) * | 2000-01-18 | 2002-07-09 | Micron Technology, Inc. | Metal oxynitride capacitor barrier layer |
JP2002008390A (ja) * | 2000-06-16 | 2002-01-11 | Fujitsu Ltd | 冗長セルを有するメモリデバイス |
US20020124203A1 (en) * | 2001-02-20 | 2002-09-05 | Henry Fang | Method for utilizing DRAM memory |
KR100425456B1 (ko) * | 2001-08-02 | 2004-03-30 | 삼성전자주식회사 | 메이크-링크를 구비하는 퓨즈 박스, 이를 구비하는 리던던트 어드레스 디코더 및 메모리 셀 대체방법 |
KR100587076B1 (ko) | 2004-04-28 | 2006-06-08 | 주식회사 하이닉스반도체 | 메모리 장치 |
US7385862B2 (en) * | 2005-07-29 | 2008-06-10 | Stmicroelectronics Pvt. Ltd. | Shared redundant memory architecture and memory system incorporating same |
JP2009087513A (ja) * | 2007-10-03 | 2009-04-23 | Nec Electronics Corp | 半導体記憶装置、及びメモリセルテスト方法 |
KR101196907B1 (ko) | 2010-10-27 | 2012-11-05 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 동작 방법 |
JP5870017B2 (ja) * | 2012-12-14 | 2016-02-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
CN112365916A (zh) * | 2020-11-09 | 2021-02-12 | 深圳市芯天下技术有限公司 | 一种NAND Flash存储架构及存储方法 |
CN112837736A (zh) * | 2021-03-16 | 2021-05-25 | 江苏时代全芯存储科技股份有限公司 | 记忆体装置以及其修补方法 |
JP7392181B2 (ja) * | 2021-03-24 | 2023-12-05 | 長江存儲科技有限責任公司 | 冗長バンクを使用した故障メインバンクの修理を伴うメモリデバイス |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6150294A (ja) * | 1984-08-18 | 1986-03-12 | Mitsubishi Electric Corp | 半導体記憶装置の冗長回路 |
JPH0542079B2 (ja) * | 1986-03-06 | 1993-06-25 | Fujitsu Ltd | |
JPH0666394B2 (ja) * | 1983-12-16 | 1994-08-24 | 富士通株式会社 | 半導体記憶装置 |
JPH08153399A (ja) * | 1994-11-29 | 1996-06-11 | Nec Corp | 半導体記憶装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02208897A (ja) * | 1989-02-08 | 1990-08-20 | Seiko Epson Corp | 半導体記憶装置 |
JPH03263697A (ja) * | 1990-03-13 | 1991-11-25 | Sharp Corp | 半導体記憶装置 |
KR960002777B1 (ko) * | 1992-07-13 | 1996-02-26 | 삼성전자주식회사 | 반도체 메모리 장치의 로우 리던던시 장치 |
JP3301047B2 (ja) * | 1993-09-16 | 2002-07-15 | 株式会社日立製作所 | 半導体メモリシステム |
JP3338755B2 (ja) * | 1996-10-24 | 2002-10-28 | シャープ株式会社 | 半導体記憶装置 |
JPH10334690A (ja) * | 1997-05-27 | 1998-12-18 | Nec Corp | 半導体記憶装置 |
US6046945A (en) * | 1997-07-11 | 2000-04-04 | Integrated Silicon Solution, Inc. | DRAM repair apparatus and method |
US5999463A (en) * | 1997-07-21 | 1999-12-07 | Samsung Electronics Co., Ltd. | Redundancy fuse box and semiconductor device including column redundancy fuse box shared by a plurality of memory blocks |
JP3841535B2 (ja) * | 1997-12-09 | 2006-11-01 | 富士通株式会社 | 半導体記憶装置 |
JPH11203890A (ja) | 1998-01-05 | 1999-07-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5889727A (en) | 1998-05-11 | 1999-03-30 | Texas Instruments--Acer Incorporated | Circuit for reducing the transmission delay of the redundancy evaluation for synchronous DRAM |
JP4260247B2 (ja) * | 1998-09-02 | 2009-04-30 | 富士通マイクロエレクトロニクス株式会社 | 半導体記憶装置 |
US6018483A (en) * | 1998-12-10 | 2000-01-25 | Siemens Aktiengesellschaft | Distributed block redundancy for memory devices |
US6052318A (en) * | 1998-12-22 | 2000-04-18 | Siemens Aktiengesellschaft | Repairable semiconductor memory circuit having parrel redundancy replacement wherein redundancy elements replace failed elements |
-
1999
- 1999-07-20 US US09/356,805 patent/US6208569B1/en not_active Expired - Lifetime
-
2000
- 2000-04-06 JP JP2000105027A patent/JP4554755B2/ja not_active Expired - Fee Related
-
2010
- 2010-01-15 JP JP2010007240A patent/JP5033887B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0666394B2 (ja) * | 1983-12-16 | 1994-08-24 | 富士通株式会社 | 半導体記憶装置 |
JPS6150294A (ja) * | 1984-08-18 | 1986-03-12 | Mitsubishi Electric Corp | 半導体記憶装置の冗長回路 |
JPH0542079B2 (ja) * | 1986-03-06 | 1993-06-25 | Fujitsu Ltd | |
JPH08153399A (ja) * | 1994-11-29 | 1996-06-11 | Nec Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5033887B2 (ja) | 2012-09-26 |
JP2001014885A (ja) | 2001-01-19 |
US6208569B1 (en) | 2001-03-27 |
JP2010080057A (ja) | 2010-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5033887B2 (ja) | 半導体メモリデバイス内のメモリアレイ間で冗長回路を共有するための方法及び装置 | |
JP3964491B2 (ja) | 半導体記憶装置及び半導体記憶装置の欠陥救済方法 | |
US5491664A (en) | Flexibilitiy for column redundancy in a divided array architecture | |
US5226009A (en) | Semiconductor memory device supporting cache and method of driving the same | |
US6269035B1 (en) | Circuit and method for a multiplexed redundancy scheme in a memory device | |
US6707730B2 (en) | Semiconductor memory device with efficient and reliable redundancy processing | |
US20050122802A1 (en) | Semiconductor storage device formed to optimize test technique and redundancy technology | |
US20020186606A1 (en) | Device and method for repairing a semiconductor memory | |
JPH05166396A (ja) | 半導体メモリ装置 | |
EP1887582B1 (en) | Semiconductor memory with redundant rows and columns and a flexible redundancy architecture | |
KR0174337B1 (ko) | 유연한 배열 용장 방식을 갖는 랜덤 액세스 메모리 | |
JP4141656B2 (ja) | 半導体メモリ集積回路および半導体メモリ装置をテストする方法 | |
JPH08203297A (ja) | 半導体記憶装置とそれを用いたメモリモジュール | |
US5930183A (en) | Semiconductor memory device | |
JP4257353B2 (ja) | 半導体記憶装置 | |
US7359260B2 (en) | Repair of memory cells | |
JP2001189094A (ja) | メモリ空間制御装置、半導体集積回路装置及び集積回路システム | |
US6072735A (en) | Built-in redundancy architecture for computer memories | |
USRE41013E1 (en) | Method of and apparatus for providing look ahead column redundancy access within a memory | |
JP4693197B2 (ja) | 半導体記憶装置 | |
US6809972B2 (en) | Circuit technique for column redundancy fuse latches | |
JP2005018839A (ja) | 半導体記憶装置 | |
JPH07282597A (ja) | 半導体記憶装置 | |
US6956786B2 (en) | Random access memory with optional inaccessible memory cells | |
JP2594638B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041020 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070406 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080604 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080609 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080703 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080708 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080804 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080904 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100115 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100303 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100715 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4554755 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100831 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20110118 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |