JP4446891B2 - 垂直積層ポア相変化メモリ - Google Patents

垂直積層ポア相変化メモリ Download PDF

Info

Publication number
JP4446891B2
JP4446891B2 JP2004560263A JP2004560263A JP4446891B2 JP 4446891 B2 JP4446891 B2 JP 4446891B2 JP 2004560263 A JP2004560263 A JP 2004560263A JP 2004560263 A JP2004560263 A JP 2004560263A JP 4446891 B2 JP4446891 B2 JP 4446891B2
Authority
JP
Japan
Prior art keywords
phase change
layer
change material
bottom electrode
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004560263A
Other languages
English (en)
Other versions
JP2006510219A (ja
JP2006510219A5 (ja
Inventor
エイ ラウリー,タイラー
Original Assignee
オヴォニクス,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オヴォニクス,インコーポレイテッド filed Critical オヴォニクス,インコーポレイテッド
Publication of JP2006510219A publication Critical patent/JP2006510219A/ja
Publication of JP2006510219A5 publication Critical patent/JP2006510219A5/ja
Application granted granted Critical
Publication of JP4446891B2 publication Critical patent/JP4446891B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Patterning of the switching material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8413Electrodes adapted for resistive heating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/008Write by generating heat in the surroundings of the memory material, e.g. thermowrite
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50Resistive cell structure aspects
    • G11C2213/52Structure characterized by the electrode material, shape, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/13Hollow or container type article [e.g., tube, vase, etc.]

Description

本発明は、概して電子メモリに関し、特に相変化材料を用いる電子メモリに関する。
相変化材料は、少なくとも2種類の状態を持ち、これらの状態は、アモルファス状態および結晶質状態と呼ばれる。両状態間の遷移は、選択的に生じさせることができる。通常アモルファス状態は、結晶質状態よりも高い抵抗を示すため、両状態を区別することができる。アモルファス状態では、より不規則な原子構造となる。通常は、いずれの相変化材料を利用しても良い。ただし、薄膜カルコゲナイド合金材料を用いることが好ましい場合がある。
相変化は可逆的に生じる。すなわちメモリには、温度の変化に応じてアモルファスから結晶質状態に変化し、その後結晶質からアモルファス状態に戻る変化、あるいはその逆の変化が生じ得る。実際には、各メモリセルはプログラム化レジスタとみなすことができ、メモリセルは、高抵抗と低抵抗の状態間で可逆的に変化する。相変化は抵抗加熱によって生じる。
相変化メモリにおいては、相変化材料の加熱が非効率的であることが示されている。従って相変化材料の加熱を適切に行うことに対してニーズがある。
本発明は、相変化材料の加熱をより均一に行うことの可能な相変化メモリ、およびその製作方法を提供することを課題とする。
本発明のある態様では、
絶縁体、
該絶縁体上の相変化材料、
該相変化材料に結合された底部電極であって、低抵抗層の上部に高抵抗層を有する底部電極、
とを有する相変化メモリが提供される。
本発明のメモリにおいて、前記高抵抗層は、前記層変化材料に接続されても良い。
また前記低抵抗層は、前記高抵抗層よりも薄くすることができる。
さらに本発明のメモリは、前記低抵抗層に接続されたカップ状導体を有しても良い。
さらに本発明のメモリは、前記相変化材料の層と前記底部電極の間に絶縁体を有し、該絶縁体内には孔部が形成されても良い。
本発明の別の態様では、
第1の層および第2の層を有する底部電極を形成するステップであって、前記第2の層は、前記第1の層より高い抵抗率を有する、ステップと、
前記第2の層の上部に相変化材料を形成するステップと、
を有する方法が提供される。
本発明の方法は、前記第2の層を導体と接続させるステップを有しても良い。
また本発明の方法は、前記底部電極の上部に絶縁体を形成するステップおよび前記絶縁体に孔部を形成するステップを有しても良い。
さらに本発明の方法は、前記孔部内に、前記底部電極と接続された前記相変化材料を形成するステップを有しても良い。
さらに本発明の方法は、前記孔部よりも幅の広い底部電極を形成するステップを有しても良い。
本発明のさらに別の態様では、
孔部を定形する絶縁層と、
前記孔部に設置された相変化材料と、
前記相変化材料と接続するように前記孔部の底部に設置された底部電極と、
を有する相変化メモリであって、前記底部電極は第1および第2の層を有し、前記第1の層は前記相変化材料と接続され、前記第2の層よりも高い抵抗率を有することを特徴とする、相変化メモリが提供される。
本発明のメモリにおいては、前記第2の層は、前記第1の層よりも薄くすることができる。
また本発明のメモリは、前記第2の層に接続されたカップ状導体を有しても良い。
さらに本発明のメモリにおいては、前記底部電極は、前記孔部より幅が広くても良い。
図1には、複数の相変化メモリセル12からなる相変化メモリ10が示されており、メモリセルには、隣接するビットライン14における隣接セル12aおよび12bが含まれる。各ビットライン14は、バリア材16上に設置される。バリア材16は、相変化材料18の上部に設置され、一部は孔部に向かって延びる。本発明の実施例では、相変化材料はカルコゲナイド材料である。
本実施例では、これに限定されるものではないが、相変化メモリ材料は、テレリウム−ゲルマニウム−アンチモン(TexGeySbz)材料またはGeSbTe合金のようなカルコゲナイド成分を有する。ただし本発明の範囲はこれに限定されるものではない。代わりに電気特性(例えば抵抗、容量等)がエネルギーの印加、例えば光、熱または電流等によって変化するような、別の相変化材料を用いても良い。
ある実施例では孔部46は、側壁スペーサ22によって定形される。孔部46および側壁スペーサ22は、誘電体または絶縁体の材料20内に形成された開口によって定形されても良い。材料20は、酸化物、窒化物または他のいかなる絶縁材料であっても良い。
孔部46の下には、1組の底部電極が設置され、この電極組は、比較的高抵抗の底部電極24と、比較的低抵抗の底部電極26とを有する。高抵抗電極24は、相変化材料46と隣接する箇所を加熱する役割を有し、垂直方向の厚さは厚い。低抵抗電極26は、高抵抗電極24の幅全体にわたって横断する電流を十分に分散させる役割を有する。
ある実施例では、電流は、低抵抗電極26から台座状導体30を介して流れる。本発明のある実施例では、導体30は、中に絶縁体28が充填されたカップ状であって、絶縁体28は、さらに台座状導体30を取り囲む。
台座状導体30は、窒化物層32を貫通している。窒化物層32は、絶縁層35上部に設置される。なお絶縁層35は、p+領域38を有する半導体基板上に形成される。
p+領域38は、シリサイド接触領域34と隣接しても良い。p+領域の下には、n型シリコン層40が存在する。n+領域36は、隣接ビットライン14の間に設置される。本発明のある実施例では、n型シリコン層40の底部には、p型エピタキシャル(EPI)シリコン層42とp++型シリコン基板44が存在する。
高抵抗底部電極24の抵抗は、1乃至500mΩ-cmであるが、30乃至100mΩ-cmの範囲であることが好ましい。本発明のある実施例では、低抵抗底部電極26は、0.01乃至1.0mΩ-cmの抵抗率であって、0.05乃至0.15mΩ-cmであることが好ましい。電極26に用いられる抵抗材料の例として、例えば、窒化タンタルが挙げられる。
図2に示されているプロセッサを基本とするシステムは、プロセッサ50を有し、このプロセッサは、2例を挙げると、通常の目的のプロセッサまたはデジタル信号プロセッサである。プロセッサ50は、例えばバス52によってメモリ10に結合される。ある実施例では、ワイヤレスインターフェース54が提供される。ワイヤレスインターフェース54は、例えばトランシーバまたはアンテナを有する。
本発明は、限定された数の実施例で説明されたが、多くの変更や修正が可能であることは、当業者には明らかであろう。添付の請求項には、本発明の概念および範囲内にあるそのような変更や修正が含まれる。
本発明の実施例による相変化メモリの一部の拡大断面図である。 本発明の実施例による相変化メモリを利用したシステムの概略図である。

Claims (12)

  1. 相変化材料、および
    該相変化材料に結合された底部電極であって、低抵抗層の上部に高抵抗層を有する底部電極、
    を有する相変化メモリであって、
    前記底部電極は、相変化材料を含まず、前記低抵抗層は、前記高抵抗層よりも薄く、
    前記高抵抗層は、前記相変化材料と隣接する箇所を加熱する役割を有することを特徴とする相変化メモリ。
  2. 前記高抵抗層は、前記変化材料に接続されることを特徴とする請求項1に記載のメモリ。
  3. 前記低抵抗層に接続されたカップ状導体を有することを特徴とする請求項1または2に記載のメモリ。
  4. 前記相変化材料の層と前記底部電極の間に絶縁体を有し、該絶縁体内には孔部が形成されることを特徴とする請求項1乃至3のいずれか一つに記載のメモリ。
  5. 第1の層および第2の層を有する底部電極を形成するステップであって、前記第2の層は、前記第1の層より高い抵抗率を有する、ステップと、
    前記第2の層の上部に相変化材料を形成するステップと、
    を有し、
    前記底部電極は、相変化材料を含まず、前記第1の層は、前記第2の層よりも薄く、
    前記第2の層は、前記相変化材料と隣接する箇所を加熱する役割を有することを特徴とする方法。
  6. 前記第1の層を導体と接続させるステップを有することを特徴とする請求項5に記載の方法。
  7. 前記底部電極の上部に絶縁体を形成するステップおよび前記絶縁体に孔部を形成するステップを有することを特徴とする請求項5または6に記載の方法。
  8. 前記孔部内に、前記底部電極と接続された前記相変化材料を形成するステップを有することを特徴とする請求項7に記載の方法。
  9. 前記孔部よりも幅の広い底部電極を形成するステップを有することを特徴とする請求項8に記載の方法。
  10. 孔部を定形する絶縁層と、
    前記孔部に設置された相変化材料と、
    前記相変化材料と接続するように前記孔部の底部に設置された底部電極と、
    を有する相変化メモリであって、前記底部電極は第1および第2の層を有し、前記第1の層は前記相変化材料と接続され、前記第2の層よりも高い抵抗率を有し、
    前記底部電極は、相変化材料を含まず、前記第2の層は、前記第1の層よりも薄く、
    前記第1の層は、前記相変化材料と隣接する箇所を加熱する役割を有することを特徴とする、相変化メモリ。
  11. 前記第2の層に接続されたカップ状導体を有することを特徴とする請求項10に記載のメモリ。
  12. 前記底部電極は、前記孔部より幅が広いことを特徴とする請求項10または11に記載のメモリ。
JP2004560263A 2002-12-13 2003-04-28 垂直積層ポア相変化メモリ Expired - Fee Related JP4446891B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/319,179 US7049623B2 (en) 2002-12-13 2002-12-13 Vertical elevated pore phase change memory
PCT/US2003/013360 WO2004055915A2 (en) 2002-12-13 2003-04-28 Vertical elevated pore phase change memory

Publications (3)

Publication Number Publication Date
JP2006510219A JP2006510219A (ja) 2006-03-23
JP2006510219A5 JP2006510219A5 (ja) 2009-05-14
JP4446891B2 true JP4446891B2 (ja) 2010-04-07

Family

ID=32506588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004560263A Expired - Fee Related JP4446891B2 (ja) 2002-12-13 2003-04-28 垂直積層ポア相変化メモリ

Country Status (8)

Country Link
US (2) US7049623B2 (ja)
JP (1) JP4446891B2 (ja)
KR (1) KR100669312B1 (ja)
CN (1) CN1714461B (ja)
AU (1) AU2003225226A1 (ja)
MY (1) MY135245A (ja)
TW (1) TWI286750B (ja)
WO (1) WO2004055915A2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1331675B1 (en) * 2002-01-17 2007-05-23 STMicroelectronics S.r.l. Integrated resistive element, phase-change memory element including said resistive element, and method of manufacture thereof
US7115927B2 (en) 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
US7425735B2 (en) 2003-02-24 2008-09-16 Samsung Electronics Co., Ltd. Multi-layer phase-changeable memory devices
US7402851B2 (en) * 2003-02-24 2008-07-22 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
US7211819B2 (en) * 2003-08-04 2007-05-01 Intel Corporation Damascene phase change memory
US7943919B2 (en) * 2003-12-10 2011-05-17 International Business Machines Corporation Integrated circuit with upstanding stylus
KR100668824B1 (ko) * 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
KR100668823B1 (ko) * 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
KR100623181B1 (ko) * 2004-08-23 2006-09-19 삼성전자주식회사 상변화 메모리 장치 및 이의 제조 방법
KR100568543B1 (ko) * 2004-08-31 2006-04-07 삼성전자주식회사 작은 접점을 갖는 상변화 기억 소자의 제조방법
JP2006303294A (ja) * 2005-04-22 2006-11-02 Renesas Technology Corp 相変化型不揮発性メモリ及びその製造方法
US7408240B2 (en) * 2005-05-02 2008-08-05 Infineon Technologies Ag Memory device
US20060255328A1 (en) * 2005-05-12 2006-11-16 Dennison Charles H Using conductive oxidation for phase change memory electrodes
KR100650735B1 (ko) * 2005-05-26 2006-11-27 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR100687747B1 (ko) * 2005-07-29 2007-02-27 한국전자통신연구원 상변화 메모리소자 및 그 제조방법
KR100687750B1 (ko) * 2005-09-07 2007-02-27 한국전자통신연구원 안티몬과 셀레늄 금속합금을 이용한 상변화형 메모리소자및 그 제조방법
JP4860249B2 (ja) * 2005-11-26 2012-01-25 エルピーダメモリ株式会社 相変化メモリ装置および相変化メモリ装置の製造方法
JP4860248B2 (ja) * 2005-11-26 2012-01-25 エルピーダメモリ株式会社 相変化メモリ装置および相変化メモリ装置の製造方法
US8896045B2 (en) * 2006-04-19 2014-11-25 Infineon Technologies Ag Integrated circuit including sidewall spacer
KR100782482B1 (ko) * 2006-05-19 2007-12-05 삼성전자주식회사 GeBiTe막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
KR100722769B1 (ko) * 2006-05-19 2007-05-30 삼성전자주식회사 상변화 메모리 장치 및 이의 형성 방법
US7696077B2 (en) * 2006-07-14 2010-04-13 Micron Technology, Inc. Bottom electrode contacts for semiconductor devices and methods of forming same
JP4437299B2 (ja) 2006-08-25 2010-03-24 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7511984B2 (en) * 2006-08-30 2009-03-31 Micron Technology, Inc. Phase change memory
US8003972B2 (en) * 2006-08-30 2011-08-23 Micron Technology, Inc. Bottom electrode geometry for phase change memory
KR100810615B1 (ko) * 2006-09-20 2008-03-06 삼성전자주식회사 고온 상전이 패턴을 구비한 상전이 메모리소자 및 그제조방법
US7388771B2 (en) * 2006-10-24 2008-06-17 Macronix International Co., Ltd. Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states
US8067762B2 (en) * 2006-11-16 2011-11-29 Macronix International Co., Ltd. Resistance random access memory structure for enhanced retention
US8426967B2 (en) * 2007-01-05 2013-04-23 International Business Machines Corporation Scaled-down phase change memory cell in recessed heater
US20080164453A1 (en) * 2007-01-07 2008-07-10 Breitwisch Matthew J Uniform critical dimension size pore for pcram application
KR101350979B1 (ko) * 2007-05-11 2014-01-14 삼성전자주식회사 저항성 메모리 소자 및 그 제조 방법
KR100911473B1 (ko) * 2007-06-18 2009-08-11 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US7863593B2 (en) * 2007-07-20 2011-01-04 Qimonda Ag Integrated circuit including force-filled resistivity changing material
US9018615B2 (en) * 2007-08-03 2015-04-28 Macronix International Co., Ltd. Resistor random access memory structure having a defined small area of electrical contact
US7760546B2 (en) * 2008-02-28 2010-07-20 Qimonda North America Corp. Integrated circuit including an electrode having an outer portion with greater resistivity
JP2009206418A (ja) * 2008-02-29 2009-09-10 Elpida Memory Inc 不揮発性メモリ装置及びその製造方法
JP2009212202A (ja) * 2008-03-03 2009-09-17 Elpida Memory Inc 相変化メモリ装置およびその製造方法
US7848139B2 (en) * 2008-09-18 2010-12-07 Seagate Technology Llc Memory device structures including phase-change storage cells
KR20100084215A (ko) * 2009-01-16 2010-07-26 삼성전자주식회사 베리어 보호막이 있는 실리사이드 하부전극을 갖는 상변화 메모리 소자 및 형성 방법
WO2011146913A2 (en) * 2010-05-21 2011-11-24 Advanced Technology Materials, Inc. Germanium antimony telluride materials and devices incorporating same
US8574954B2 (en) 2010-08-31 2013-11-05 Micron Technology, Inc. Phase change memory structures and methods
WO2014070682A1 (en) 2012-10-30 2014-05-08 Advaned Technology Materials, Inc. Double self-aligned phase change memory device structure
US9112148B2 (en) 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9741930B2 (en) 2015-03-27 2017-08-22 Intel Corporation Materials and components in phase change memory devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414271A (en) * 1991-01-18 1995-05-09 Energy Conversion Devices, Inc. Electrically erasable memory elements having improved set resistance stability
US5534711A (en) * 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US6653733B1 (en) * 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US7173317B1 (en) * 1998-11-09 2007-02-06 Micron Technology, Inc. Electrical and thermal contact for use in semiconductor devices
US6339544B1 (en) * 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6545287B2 (en) * 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
US6566700B2 (en) * 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6791102B2 (en) * 2002-12-13 2004-09-14 Intel Corporation Phase change memory

Also Published As

Publication number Publication date
KR20050085526A (ko) 2005-08-29
JP2006510219A (ja) 2006-03-23
US7364937B2 (en) 2008-04-29
US7049623B2 (en) 2006-05-23
AU2003225226A1 (en) 2004-07-09
WO2004055915A3 (en) 2004-08-26
WO2004055915A2 (en) 2004-07-01
TW200410245A (en) 2004-06-16
US20040115372A1 (en) 2004-06-17
MY135245A (en) 2008-03-31
CN1714461B (zh) 2010-12-08
TWI286750B (en) 2007-09-11
US20060054878A1 (en) 2006-03-16
KR100669312B1 (ko) 2007-01-16
CN1714461A (zh) 2005-12-28

Similar Documents

Publication Publication Date Title
JP4446891B2 (ja) 垂直積層ポア相変化メモリ
US9159915B2 (en) Phase change memory with threshold switch select device
US8377741B2 (en) Self-heating phase change memory cell architecture
KR101067969B1 (ko) 자체 정렬 상변화 재료층을 이용한 상변화 메모리 소자와 그 제조 및 이용 방법
JP6059349B2 (ja) 3次元メモリアレイアーキテクチャ
TWI384585B (zh) 具有減低的底部接觸面積之可變電阻記憶體裝置以及形成其之方法
JP6007255B2 (ja) メモリセルおよびメモリセルアレイ
KR101486984B1 (ko) 가변 저항 메모리 소자 및 그 형성방법
US6992365B2 (en) Reducing leakage currents in memories with phase-change material
US20120220099A1 (en) Forming a Phase Change Memory With an Ovonic Threshold Switch
KR101051520B1 (ko) 저 전력 소비 상 변화 메모리 및 그 형성 방법
JP2014523647A (ja) メモリセル構造
KR20040033017A (ko) 상 변화 재료 메모리 디바이스
JP2007194631A (ja) ストレージノードに非晶質固体電解質層を備える抵抗性メモリ素子
WO2005017906A1 (en) Multilayered phase change memory
JP2006190941A (ja) 相変化メモリおよびその製造方法
US20110309320A1 (en) Method for active pinch off of an ovonic unified memory element
US20060098524A1 (en) Forming planarized semiconductor structures
TWI559517B (zh) 側壁二極體驅動裝置及使用此種裝置的記憶體
US8680499B2 (en) Memory cells
US9059404B2 (en) Resistive memory with a stabilizer
KR20050059855A (ko) 상전이 메모리소자 및 그 제조방법
CN110867464B (zh) 基于1t1r结构的忆阻器及其制备方法、集成结构
TW201709367A (zh) 用於低功率非揮發絲切換器的熱管理結構
EP1710850B1 (en) Lateral phase change memory

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20090330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4446891

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees