JP6007255B2 - メモリセルおよびメモリセルアレイ - Google Patents
メモリセルおよびメモリセルアレイ Download PDFInfo
- Publication number
- JP6007255B2 JP6007255B2 JP2014535731A JP2014535731A JP6007255B2 JP 6007255 B2 JP6007255 B2 JP 6007255B2 JP 2014535731 A JP2014535731 A JP 2014535731A JP 2014535731 A JP2014535731 A JP 2014535731A JP 6007255 B2 JP6007255 B2 JP 6007255B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive lines
- programmable material
- memory cell
- trench
- cell array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 claims description 218
- 239000003989 dielectric material Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 13
- 230000007704 transition Effects 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 210000004027 cell Anatomy 0.000 description 92
- 150000002500 ions Chemical class 0.000 description 39
- 230000004888 barrier function Effects 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 16
- 239000010949 copper Substances 0.000 description 16
- 239000000203 mixture Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 238000003491 array Methods 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- 230000005012 migration Effects 0.000 description 5
- 238000013508 migration Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229910052714 tellurium Inorganic materials 0.000 description 4
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VMQMZMRVKUZKQL-UHFFFAOYSA-N Cu+ Chemical compound [Cu+] VMQMZMRVKUZKQL-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011262 electrochemically active material Substances 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000037427 ion transport Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- -1 silver cations Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
- H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8822—Sulfides, e.g. CuS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
Landscapes
- Semiconductor Memories (AREA)
Description
メモリセルおよびメモリセルアレイ。
メモリは、集積回路の一タイプであって、データを格納するためにコンピュータシステムにおいて使用される。集積メモリは、個々のメモリセルの一つ以上のアレイにおいて通常作製される。メモリセルは、少なくとも二つの異なる選択可能な状態に、メモリを保持するか格納するように構成される。バイナリシステムにおいては、状態は、“０”か“１”かのいずれかと考えられる。他のシステムにおいては、少なくとも幾つかの個々のメモリセルは、二レベルもしくは二状態以上の情報を格納するように構成されてもよい。
例示的なメモリデバイスは、プログラマブル金属化セル（ＰＭＣ）である。これらは、あるいは、導電性ブリッジングＲＡＭ（ＣＢＲＡＭ）、ナノブリッジメモリもしくは電解質メモリとも称されることがある。ＰＭＣは、一対の電流導通電極間に挟まれたイオン導電性材料（例えば、適切なカルコゲナイドもしくは任意の種々の適切な酸化物）を利用し、当該材料は、“スイッチング”材料もしくは“プログラマブル“材料と称されることがある。電極間に印加される適切な電圧は、電流導通スーパーイオン性クラスタもしくは導電性フィラメントを生成することができる。これらは、電極のうちの一方（陰極）からイオン導電性材料を通ってクラスタ／フィラメントを成長させる、イオン導電性材料を通るイオン輸送の結果として生じることがある。クラスタもしくはフィラメントは、電極間の電流導通経路を生成する。電極間に印加される逆の電圧は、実質的にプロセスを逆戻りさせ、それによって導電性経路を除去する。ＰＭＣは、したがって、高抵抗状態（スイッチング材料を通って伸長する導電性ブリッジを欠く状態に対応する）と、低抵抗状態（スイッチング材料を通って伸長する導電性ブリッジを有する状態に対応する）とを含み、当該状態は、お互いに可逆的に交換可能である。
ＰＭＣデバイスの発展に対して幾らかの努力が存在するが、いまだ、改良型メモリセルおよび改良型メモリセルアレイに対する必要性が存在する。したがって、新規のメモリセルおよびメモリセルアレイを開発することが望ましい。
幾つかの実施形態は新規のメモリセルアーキテクチャを含む。メモリセルは、プログラマブル材料が上方に開放するトレンチ形状で形成されるＰＭＣデバイスであってもよい。ＰＭＣデバイスのさらなる構造（例えば、電極および／もしくはイオンソース材料）は、トレンチ形状における開口内に伸長するように形成されてもよい。これらは、従来の処理で利用されるステップよりもより少ないマスキングステップでＰＭＣデバイスを形成することを可能にすることがある。さらには、ＰＭＣデバイスは、デバイスの幾つかのコンポーネントがトレンチ形状プログラマブル材料内に収納されるという点で、従来のメモリセルと比較して比較的小型であってもよい。これによって、例えば、メモリアレイなどの高集積回路で、本明細書で記述されるＰＭＣデバイスを使用することを可能にすることがある。
例示的実施形態は、図１−図１０を参照して記述される。
図１および図２に関連して、例示的なメモリセル１２は、半導体構造１０の一部として示される。半導体構造は、その上に誘電性材料１４を有する半導体ベース１２を含み、半導体ベース１２は、誘電性材料１４上に導電性ライン１６を有する。
幾つかの実施形態においては、ベース１２は、半導体材料を含んでもよい。例えば、ベース１２は、単結晶シリコンを含むか、単結晶シリコンで実質的に構成されるか、単結晶シリコンで構成されてもよい。当該実施形態においては、ベースは、半導体基板として、もしくは半導体基板の一部として称されてもよい。“半導電性基板”“半導体構造”および“半導体基板”という用語は、半導電性ウェーハ（単独もしくは他の材料を含むアセンブリのいずれか）および半導電性材料層（単独もしくは他の材料を含むアセンブリのいずれか）などのバルク半導電性材料を含むがそのいずれにも限定はされない半導電性材料を含む任意の構造のことを意味する。“基板”という用語は、上述された半導電性基板を含むがそれには限定されない任意の支持構造のことを称する。ベース１２は均質なものとして示されているが、ベースは、幾つかの実施形態においては複数の材料を含んでもよい。例えば、ベース１２は、集積回路作製に関連する一つ以上の材料を含む半導体基板に対応してもよい。当該実施形態においては、当該材料は、一つ以上の耐火金属材料、バリア材料、拡散材料、絶縁体材料などに対応し、および／もしくは、例えば、トランジスタアクセスデバイスなどのさらなる集積回路を含んでもよい。
誘電性材料１４は、任意の適切な組成もしくは組成の組み合わせを含み、幾つかの実施形態においては、シリコン酸化物を含むか、シリコン酸化物で実質的に構成されるか、シリコン酸化物で構成されてもよい。
導電性ライン１６は、図１の断面に平行かつ、図２の断面に直交する軸５に沿って伸長する。示された実施形態においては、導電性ライン１６は、ラインの側壁および下部に沿って伸長するバリア１７、バリア１７上のコア１９、コア１９上の別のバリア２１を含む。コア１９は、任意の適切な材料を含み、幾つかの実施形態においては、銅を含むか、銅で実質的に構成されるか、銅で構成されてもよい。バリア層１７および２１は、銅マイグレーションに対するバリアであって、任意の適切な材料を含んでもよい。例えば、バリア層１７および２１は、コバルト、タンタルおよびルテニウムのうちの一つ以上を含んでもよい。幾つかの実施形態においては、バリア層のうちの一方もしくは双方は、コバルト、タングステンおよびリンの混合物を含んでもよい。幾つかの実施形態においては、コア１９は、マイグレーションする組成を有さない導電性材料（例えば、コアは、タングステン、チタン、プラチナなどの銅以外の金属で構成されてもよい）を含んでもよく、幾つかの実施形態においては、バリア層１７および２１は省略されてもよい。
導電性ライン１６は、メモリセル１２の電極に対応する領域１８を含む。導電性ラインは、メモリセルの電極と電気的に結合されうる配線コンポーネントの一例である。他の実施形態においては、他の配線コンポーネントが、導電性ラインの代わり、もしくは導電性ラインに加えて使用されてもよい。さらには、導電性ラインは、電極１８を含むように示されているが、他の実施形態においては、電極は、例えば、選択デバイス（例えば、ダイオードもしくはオボニック閾値スイッチ）などの別の電気的コンポーネントによってラインから間隔を開けられてもよい。
誘電性材料２０は、図２に示されるように、導電性ライン１６の側壁に沿っている。誘電性材料２０は、任意の適切な組成を含み、幾つかの実施形態においては、二酸化シリコンを含んでもよい。誘電性材料２０は、幾つかの実施形態においては、誘電性材料１４と同一の組成であってもよいし、他の実施形態においては、誘電性材料１４と異なる組成であってもよい。導電性ライン１６は、例えば従来のダマシン処理もしくは他の既知の方法によって、誘電性材料２０内に伸長するように形成されてもよい。
プログラマブル材料２２は、電極１８上にある。プログラマブル材料は、（図１に示されるように）トレンチ形状であって、その中に画定される開口２３を有する。図１および図２の実施形態においては、トレンチ形状プログラマブル材料２２は、図２に示される軸７の方向に沿って伸長するトラフを形成する。当該トラフは、軸５（図１）の方向に直交、もしくは換言すると、ライン１６に直交して伸長する。
イオンソース材料２４は、トレンチ形状材料２２によって画定される開口２３内にある。イオンソース材料は、プログラマブル材料２２に直接相対する。示された実施形態においては、イオンソース材料は、開口２３を部分的にのみ充填し、イオンソース材料上に開口の残存部分を残す。
導電性ライン２６は、イオンソース材料上かつ開口２３内にある。
示された実施形態においては、導電性ライン２６は、ラインの側壁および下部に沿って伸長する導電性バリア２７、バリア２７上のコア２９、コア２９上の別のバリア３１を含む。コア２９は、任意の適切な材料を含み、幾つかの実施形態においては、銅を含むか、銅で実質的に構成されるか、銅で構成されてもよい。バリア層２７および３１は、銅マイグレーションに対するバリアおよび／もしくはイオンソース材料に対するバリアであって、任意の適切な材料を含んでもよい。例えば、バリア層２７および３１は、コバルト、タンタルおよびルテニウムのうちの一つ以上を含んでもよい。幾つかの実施形態においては、バリア層のうちの一方もしくは双方は、コバルト、タングステンおよびリンの混合物を含んでもよい。幾つかの実施形態においては、コア２９は、マイグレーションする組成を有さない導電性材料を含んでもよく（例えば、コアは、銅以外の材料で構成されてもよい）、幾つかの実施形態においては、バリア層２７および３１は省略されてもよい。
導電性ライン２６は、メモリセル１２の電極に対応する領域２８を含む。電極１８および２８は、幾つかの実施形態においては、其々第一および第二の電極と称されてもよい。電極２８は、ライン２６によって含まれるように示されているが、他の実施形態においては、電極は、例えば、選択デバイス（例えば、ダイオードもしくはオボニック閾値スイッチ）などの別の電気的コンポーネントによってライン２６から間隔を開けられてもよい。
電極１８は、隣接するプログラマブル材料２２に相対する電気化学的にアクティブな表面を含んでもよい。任意の適切な電気化学的にアクティブな材料は、例えば、銅、銀、銅および銀のうちの少なくとも一つを含む合金などの、表面に沿って利用されてもよい。対照的に、電極２８は、イオンソース材料２４に相対する電気化学的に非アクティブな表面を含んでもよい。電気化学的に非アクティブな表面は、任意の適切な導電性組成もしくは組成の組み合わせを含んでもよいし、例えば、一つ以上の種々の金属（例えば、チタン、タンタル、ルテニウム、タングステン、プラチナ、混合金属合金など）および金属含有化合物（例えば、金属窒化物、金属カーバイド、金属シリサイドなど）を含むか、一つ以上の種々の金属および金属含有化合物で実質的に構成されるか、一つ以上の種々の金属および金属含有化合物で構成されてもよい。
プログラマブル材料２２は、固体、ゲルもしくは任意の他の適切な相であって、カルコゲナイドタイプ材料（例えば、アンチモン、テルル、硫黄およびセレンのうちの一つ以上と組み合わせられたゲルマニウムを含む材料）、酸化物（例えば、酸化ジルコニウム、酸化チタン、酸化ハフニウム、酸化アルミニウム、酸化タングステン、酸化シリコンなど）および／もしくは任意の他の適切な材料を含んでもよい。プログラマブル材料は、メモリセルの動作中に電極１８とイオンソース材料２４との間に少なくとも一つの導電性ブリッジを可逆的に保持する。具体的には、プログラマブル材料は、メモリセルをプログラムするために、高抵抗状態と低抵抗状態との間で可逆的にスイッチされてもよい。プログラマブル材料は、導電性ブリッジがプログラマブル材料内に保持されるとき低抵抗状態にあり、導電性ブリッジがプログラマブル材料に連続的でないときに高抵抗状態にある。導電性ブリッジは、電極１８と電極２８との間に第一の極性の適切な電界を提供することによって形成され、イオンソース材料２４からプログラマブル材料２２内へのイオンマイグレーションを引き起こし、それによって、当該導電性ブリッジに対応する一つ以上のフィラメントを生成する。導電性ブリッジは、電極１８と電極２８との間に、第一の極性とは逆の第二の極性の電界を提供することによって除去され、導電性ブリッジの材料が当該導電性ブリッジを効率的に分解するために分散される。
イオンソース材料２４は、プログラマブル材料２２にわたって導電性ブリッジを最終的に形成するイオンを引き起こす。イオンソース材料は、任意の適切な組成もしくは組成の組み合わせを含み、幾つかの実施形態においては、銅および銀のうちの一方もしくは双方を含み、それによって、導電性ブリッジの形成用の銅カチオンおよび／もしくは銀カチオンを引き起こすために構成されてもよい。例えば、イオンソース材料は、銅およびテルルの組み合わせを含んでもよい。イオンソース材料は、導電性であるが、図面を簡略化するために、図１および図２においては網目で示されていない。
図１および図２の実施形態においては、イオンソース材料２４および第二の電極２８の双方は、トレンチ形状構造プログラマブル材料２２における開口内に全体が含まれる。他の実施形態においては、イオンソース材料は当該開口内にない（例えば、図３は、イオンソース材料がプログラマブル材料のトレンチ形状構造内の開口内にない一実施形態を示す）か、上部電極は当該開口内にない（例えば、幾つかの実施形態においては、イオンソース材料は、プログラマブル材料のトレンチ形状構造内の開口を全体として充填してもよい）可能性がある。
構造１０は、プログラマブル材料２２のトレンチ形状の外部側壁に沿って誘電性材料３４を含む。誘電性材料３４は、当該側壁に沿ってライナーとして構成される。幾つかの実施形態においては、誘電性材料は高いｋを有する材料を含み、例えば、シリコン窒化物を含むか、シリコン窒化物で実質的に構成されるか、シリコン窒化物で構成されてもよい。“高いｋを有する”誘電性材料は、３．９よりも大きい誘電率を有する、換言すると、二酸化シリコンの誘電率よりも大きい誘電率を有する任意の誘電性材料である。
誘電性材料３４は、メモリセルに沿って横方向のバリアを形成し、メモリセルの横方向かつ外側へのメモリセルのコンポーネントのマイグレーションを妨げるためのバリアであってもよい。例えば、誘電性材料３４は、イオンソース材料２４が銅およびテルルの組み合わせを含む実施形態において、テルルおよび／もしくは銅のマイグレーションに対するバリアであってもよい。幾つかの実施形態においては、材料１７、２１、２７および３１は、導電性バリア材料と考えられ、材料３４は、電気的に絶縁性のバリア材料と考えられてもよい。メモリセルの領域は、導電性および電気的に絶縁性のバリア材料によってカプセル化され、当該領域は、それによって外側へとコンポーネントをマイグレーションさせるおよび／もしくはそれらの中にコンポーネントをマイグレーションさせることから保護されてもよい。
別の誘電性材料３６は、誘電性材料３４の外側に横方向に提供される。幾つかの実施形態においては、誘電性材料３６は、低いｋを有する材料（“低いｋを有する”誘電性材料とは、二酸化シリコンの誘電率以下の誘電率を有する誘電性材料である）を含み、例えば、二酸化シリコン、真空および気体のうちの一つ以上を含んでもよい。例えば、誘電性材料３６は、多孔性二酸化シリコンを含み、および／もしくは材料３４の隣接するライナー間の間隙に対応してもよい。
構造１０は、高いｋを有する誘電性材料３４と組み合わせて利用される、低いｋを有する誘電性材料３６を含むものとして示されているが、幾つかの実施形態においては、低いｋを有する材料３６は省略されて、高いｋを有する誘電性材料３４に置換されてもよいし、その逆であってもよい。
図１および図２の実施形態は、プログラマブル材料２２と第二の電極２８との間にイオンソース材料２４を有する。他の実施形態においては、イオンソース材料は、プログラマブル材料と第一の電極との間に提供されてもよい。図３は、プログラマブル材料がイオンソース材料と第一の電極との間にある例示的な一実施形態のメモリセル１２ａを示す構造１０ａを示す。図１および図２の実施形態を記述するために上記で使用されたものと類似の参照番号は、適切な場合、図３の実施形態を記述するために使用される。
構造１０ａは、材料３４のライナー間の開口の下部、かつ、下部電極１８の上部表面に直接相対して提供されたイオンソース材料２４を有する。プログラマブル材料２２のトレンチ形状構造は、イオンソース材料２４に直接相対してその上に形成され、上部電極２８は、トレンチ形状構造における開口内に形成される。
図３の実施形態は、プログラマブル材料２２に直接相対する電極２８の電気化学的にアクティブな表面を含み、イオンソース材料２４に直接相対する電極１８の電気化学的に非アクティブな表面を含んでもよい。即ち、電極１８および２８の電気化学的活性は、図１および図２の実施形態に対して、図３の実施形態において逆にされてもよい。
図４および図５は、メモリセルのアレイの例示的な一実施形態を含む構造５０を示す。図１−図３の実施形態を記述するために上記で使用されたものと類似の参照番号が、適切な場合、図４および図５の実施形態を記述するために使用される。
構造５０は、３つの異なるレベルＬ１−Ｌ３に配列された複数のメモリセル５２を含む。レベルＬ１内のメモリセルは、セル５２１とラベルされ、レベルＬ２内のメモリセルはセル５２２とラベルされ、レベルＬ３内のメモリセルは、セル５２３とラベルされる。示されたメモリセルは、図３のセル１２ａと類似する。他の実施形態においては、図１および図２のセル１２に類似するセルが使用されてもよい。
各レベルは一対の導電性ライン１６および２６を含む。導電性ラインは、示された実施形態においては、隣接するレベル間で共有され、それによって、３つのレベルが存在するとしても４つの導電性ラインのみが存在する。最低のラインは１６１とラベルされ、メモリセル５２１用の下部電極を含む。次のレベルのラインは２６１とラベルされ、メモリセル５２１用の上部電極およびメモリセル５２２用の下部電極を含む。次のレベルのラインは１６２とラベルされ、メモリセル５２２用の上部電極およびメモリセル５２３用の下部電極を含む。最後に、最高レベルのラインは２６２とラベルされ、メモリセル５２３用の上部電極を含む。
交互のラベル１６および２６は、メモリセルに対するラインの配置の記述を補助するために使用され、１６とラベルされたラインと２６とラベルされたラインとの間の組成上の相違を示すために使用されるのではない。ライン２６は、図１−図３と一致するように材料２７、２９および３１を含むように示され、ライン１６は、当該図面と一致するように材料１７、１９および２１を含むように示される。しかしながら、図１−図３に関連して上述されたように、材料２７、２９および３１は、材料１７、１９および２１と同一であってもよい。従って、１６とラベルされたラインは、幾つかの実施形態においては、２６とラベルされたラインと組成上同一であってもよい。ライン１６は、第一の方向に沿って伸長し、ライン２６は、第一の方向と交差する第二の方向に沿って伸長し、ライン２６はライン１６と重複する。メモリセル５２は、ライン２６がライン１６と重複する交点で形成される。
示された実施形態においては、メモリセル５２のプログラマブル材料２２は、ライン１６に実質的に直行して伸長するトレンチ形状構造として構成され、ライン２６は、当該トレンチ形状構造における開口内に全体として含まれる。メモリセル５２は、ライン１６および２６の重複セグメント間に直接存在するプログラマブル材料２２の領域とイオンソース２４を含む。
示された実施形態においては、イオンソース材料２４は、プログラマブル材料２２を含むトレンチ形状構造下に直接存在し、当該トレンチ形状構造と同一の広がりを有する複数のラインを形成する。
誘電性材料３４を含む構造は、示された実施形態においてはメモリセル５２に隣接し、イオンソース材料２４のラインの側面に全体として沿っている。当該構造はライナーと称されてもよい。示された実施形態においては、低いｋを有する誘電性材料３６は、誘電性材料３４の隣接するライナー間に提供される。前述されたように、幾つかの実施形態においては、誘電性材料３４は、高いｋを有する誘電性材料（シリコン窒化物など）を含み、低いｋを有する誘電性材料は、二酸化シリコンおよび気体のうちの一方もしくは双方を含んでもよい。幾つかの実施形態においては、低いｋを有する誘電性材料３６は省略されて、高いｋを有する誘電性材料３４は、隣接するメモリセル間の間隙に全体にわたって伸長してもよいし、その逆であってもよい。
より低いライン１６１は、導電性相互接続５４を通って外部回路５６へと電気的に結合されるように示される。導電性相互接続は、任意の適切な材料を含み、幾つかの実施形態においては、例えばタングステンなどの金属を含んでもよい。外部回路５６は、ライン１６１に隣接するメモリセルから読み出す、および／もしくはライン１６１に隣接するメモリセルへと書き込むために利用されてもよい。他のライン１６２、２６１および２６２は、類似の回路に対して電気的に接続されてもよい。動作においては、個々のメモリセルの各々は、導電性ラインの組み合わせを通って一意的にアドレスされてもよい。
示されたレベルＬ１−Ｌ３は、メモリアレイの複数の垂直レベルもしくは層を表す。各垂直レベルは、プログラマブル材料２２の上方に開放するトレンチ構造下に下部を有し、下部とは逆の上部を有するものと考えられてもよい。レベルＬ１−Ｌ３の上部は、Ｔ１−Ｔ３とラベルされ、当該レベルの下部は、Ｂ１−Ｂ３とラベルされる。”上部”“下部”という用語は、メモリセルのトレンチ形状プログラマブル材料に対するメモリセルの方向を定義し、メモリアレイの種々のレベルの垂直方向を比較するための用語を提供するために使用される。メモリセルの“下部”は、トレンチ形状プログラマブル材料の閉端に隣接するメモリセルの一部であって、“上部”は、当該トレンチの開放端に隣接するメモリセルの一部である。以下に続く議論から明らかになるように、メモリセルは、時には、“上部”下に“下部”が配置され、時には、“上部”上に“下部”が配置されてもよい。
レベルＬ１−Ｌ３の各々は、そこに含まれるメモリセルの“上部”と“下部”との間に垂直配置を有し、当該垂直配置は、レベルの下部から上部へと伸長する矢印（例えば、Ｂ１からＴ１へと伸長する矢印）で示される。示された実施形態においては、各レベルは他と同一の垂直配置を有する（具体的には、各レベルの“上部”は“下部”の垂直上にある）。図６−図８は、幾つかの実施形態において使用されうるメモリアレイ内のレベルの垂直配置の幾つかの例示的な実施形態を図示する。
図６は、図４および図５の実施形態に存在するのと同一の垂直配置を示す。特に、全レベルは、同一方向に方向づけられ、“下部”上の“上部”を有し、レベルの“下部”が直下のレベルの“上部”と重複するように、レベルは垂直に重複する。
図７は、垂直メモリセルレベルが、絶縁性レベル（Ｉ１およびＩ２）によってお互いから間隔を開けられ、それによって、メモリセルレベルがお互いに垂直に重複しないことを除いて、図６の実施形態と類似する一実施形態を示す。絶縁性レベルは、任意の適切な誘電性材料を含み、幾つかの実施形態においては、二酸化シリコンを含んでもよい。
図８は、垂直メモリセルレベルが絶縁性レベル（Ｉ１およびＩ２）によってお互いから間隔を開けられ、メモリセルレベルのうちの幾つかが他に対して反転された（具体的には、メモリセルレベルＬ１およびＬ３は“下部”上の“上部”を有するように配置され、メモリセルレベルＬ２は“上部”上の“下部”を有するように配置される）一実施形態を示す。図８は、種々のメモリセルレベル間の絶縁性レベルＩ１およびＩ２を示すが、他の実施形態においては、当該絶縁性レベルは省略されてもよい。
図９および図１０は、メモリセルアレイの別の例示的実施形態を含む構造８０を示す。
構造８０は、複数のメモリセル８２を含む。示されたメモリセルは、図１および図２のセル１２と類似する。他の実施形態においては、図３のセル１２ａに類似するセルが使用されてもよい。
メモリセルは、プログラマブル材料２２のトレンチ形状構造を含み、トレンチ形状によって画定された開口内のイオンソース材料２４を含む。トレンチ形状構造は、より低い導電性ライン１６とより高い導電性ライン２６との間に伸長する複数の間隔をあけられたペデスタル（柱脚）を形成する。イオンソース材料２４は、間隔をあけられたペデスタル内に全体として含まれる。
示された実施形態においては、誘電性材料３６はペデスタル８４の横方向の周囲に全体として沿っている。誘電性材料３４が隣接するペデスタル８４間の間隙に全体としてわたって伸長するように、誘電性材料３６（図４および図５）は、図９および図１０の実施形態から省略される。他の実施形態においては、誘電性材料３６は、図４および図５に関連して上述された実施形態に類似する隣接する誘電性材料ライナー間の領域に含まれる可能性がある。
上述されたメモリセルおよびアレイは、電子システムに組み込まれてもよい。当該電子システムは、例えば、メモリモジュール、デバイスドライバ、電力モジュール、通信モデム、プロセッサモジュール、アプリケーション専用モジュールで使用されてもよいし、マルチレイヤ、マルチチップモジュールを含んでもよい。電子システムは、例えば、時計、テレビ、携帯電話、パーソナルコンピュータ、自動車、産業制御システム、航空機など任意の広範囲のシステムであってもよい。
図面における種々の実施形態の具体的な方向は、例示の目的のためだけのものであり、実施形態は、幾つかの用途においては、示された方向に対して回転されてもよい。本明細書で提供された記述およびそれに続く請求項は、構造が図面の特定の方向にあるか否か、当該方向に対して回転されているか否かに関わらず、種々の特徴の間の記述された関係を有する任意の構造に関連する。
添付の図面の断面図は、断面平面内のフィーチャだけを示し、図面を簡略化するために、断面平面より後ろの材料は示していない。
ある構造が別の構造の“上”もしくは“相対して”いるものとして上記で称されるとき、他の構造上に直接存在してもよいし、中間構造が存在してもよい。対照的に、ある構造が別の構造の“直接上”もしくは“直接相対して”いるものとして称されるとき、中間構造は存在しない。ある構造が別の構造に対して“接続される”か“結合される”ものとして称されるとき、他の構造に直接接続されるか結合されてもよいし、中間構造が存在してもよい。対照的に、ある構造が別の構造に対して“直接接続される”か“直接結合される”ものとして称されるとき、中間構造は存在しない。
幾つかの実施形態においては、メモリセルは、第一の電極と、第一の電極上のトレンチ形状プログラマブル材料構造とを含む。トレンチ形状は、その中に開口を画定する。プログラマブル材料は、導電性ブリッジを可逆的に保持するように構成される。メモリセルは、導電性ブリッジがプログラマブル材料内に保持されるとき低抵抗状態にあり、導電性ブリッジがプログラマブル材料内にないとき高抵抗状態にある。イオンソース材料は、プログラマブル材料に直接相対している。第二の電極は、トレンチ形状プログラマブル材料によって画定された開口へと伸長する。
幾つかの実施形態においては、メモリセルは、第一の電極と、第一の電極上のトレンチ形状プログラマブル材料構造とを含む。トレンチ形状は、その中に開口を画定する。プログラマブル材料は、導電性ブリッジを可逆的に保持するように構成される。メモリセルは、導電性ブリッジがプログラマブル材料内に保持されるとき低抵抗状態にあり、導電性ブリッジがプログラマブル材料内にないとき高抵抗状態にある。イオンソース材料は、トレンチ形状プログラマブル材料構造によって画定された開口内に全体として含まれる。第二の電極は、イオンソース材料上にある。
幾つかの実施形態においては、メモリセルのアレイは、第一の方向に沿って伸長する第一の導電性ラインと、第一のライン上の複数のトレンチ形状プログラマブル材料構造とを含む。トレンチ形状構造は、第一の方向と交差する第二の方向に沿って伸長する。個々のトレンチ形状構造は、その中に画定された開口を有する。プログラマブル材料は、低抵抗状態と高抵抗状態との間でメモリセルを遷移させるために、個々のメモリセル内で導電性ブリッジを可逆的に保持するように構成される。イオンソース材料は、個々のメモリセルによって含まれ、プログラマブル材料に直接相対する。第二の導電性ラインは、トレンチ形状プログラマブル材料構造によって画定された開口へと伸長する。個々のメモリセルは、第一および第二のラインの直接間にあるプログラマブル材料およびイオンソース材料の領域を含む。
Claims (11)
- 第一のレベルのメモリセルアレイと前記第一のレベルのメモリセルアレイ上に配置された第二のレベルのメモリセルアレイとを有するメモリセルのアレイであって、
前記第一のレベルのメモリセルアレイは、
それぞれが互いに平行に、かつ、基板ベース表面に対して水平方向に伸長する複数の第一の導電性ラインと、
それぞれが互いに平行に、かつ、前記基板ベース表面に対して水平方向に伸長する複数の第二の導電性ラインであって、前記複数の第一の導電性ライン上にこれらと交差して形成された複数の第二の導電性ラインと、
前記複数の第一の導電性ラインと前記複数の第二の導電性ラインとの交点にそれぞれ構成された複数の第一のプログラマブル材料構造であって、それぞれが低抵抗状態および高抵抗状態の間で遷移するトレンチ形状プログラマブル材料とイオンソース材料とを対応する前記第一および第二の導電性ラインの間に前記基板ベース表面に対して垂直配置をもって有する複数の第一のプログラマブル材料構造と、を含み
前記第二のレベルのメモリセルアレイは、
それぞれが互いに平行に、かつ、前記基板ベース表面に対して水平方向に伸長する複数の第三の導電性ラインと、
それぞれが互いに平行に、かつ、前記基板ベース表面に対して水平方向に伸長する複数の第四の導電性ラインであって、前記複数の第三の導電性ライン上にこれらと交差して形成された複数の第四の導電性ラインと、
前記複数の第三の導電性ラインと前記複数の第四の導電性ラインとの交点にそれぞれ構成された複数の第二のプログラマブル材料構造であって、それぞれが低抵抗状態および高抵抗状態の間で遷移するトレンチ形状プログラマブル材料とイオンソース材料とを対応する前記第三および第四の導電性ラインの間に前記基板ベース表面に対して垂直配置をもって有する複数の第二のプログラマブル材料構造と、を含み、
前記複数の第二のプログラマブル材料構造の内の前記第四の導電性ラインの伸長方向に並んだ複数の前記第二のプログラマブル材料構造における前記トレンチ形状プログラマブル材料および前記イオンソース材料の少なくとも一方は、前記第四の導電性ラインの伸長方向に互いに連続して伸長している、メモリセルのアレイ。 - 前記複数の第二のプログラマブル材料構造の内の前記第四の導電性ラインの伸長方向に並んだ複数の前記第二のプログラマブル材料構造における前記トレンチ形状プログラマブル材料および前記イオンソース材料は、両方とも前記第四の導電性ラインの伸長方向に互いに連続して伸長している、請求項１に記載のメモリセルのアレイ。
- 第一のレベルのメモリセルアレイと前記第一のレベルのメモリセルアレイ上に配置された第二のレベルのメモリセルアレイとを有するメモリセルのアレイであって、
前記第一のレベルのメモリセルアレイは、
それぞれが互いに平行に伸長する複数の第一の導電性ラインと、
それぞれが互いに平行に伸長する複数の第二の導電性ラインであって、前記複数の第一の導電性ライン上にこれらと交差して形成された複数の第二の導電性ラインと、
前記複数の第一の導電性ラインと前記複数の第二の導電性ラインとの交点にそれぞれ構成された複数の第一のプログラマブル材料構造であって、それぞれが低抵抗状態および高抵抗状態の間で遷移するトレンチ形状プログラマブル材料とイオンソース材料とを対応する前記第一および第二の導電性ラインの間に垂直配置をもって有する複数の第一のプログラマブル材料構造と、を含み
前記第二のレベルのメモリセルアレイは、
それぞれが互いに平行に伸長する複数の第三の導電性ラインと、
それぞれが互いに平行に伸長する複数の第四の導電性ラインであって、前記複数の第三の導電性ライン上にこれらと交差して形成された複数の第四の導電性ラインと、
前記複数の第三の導電性ラインと前記複数の第四の導電性ラインとの交点にそれぞれ構成された複数の第二のプログラマブル材料構造であって、それぞれが低抵抗状態および高抵抗状態の間で遷移するトレンチ形状プログラマブル材料とイオンソース材料とを対応する前記第三および第四の導電性ラインの間に垂直配置をもって有する複数の第二のプログラマブル材料構造と、を含み、
前記複数の第二のプログラマブル材料構造の内の前記第四の導電性ラインの伸長方向に並んだ複数の前記第二のプログラマブル材料構造における前記トレンチ形状プログラマブル材料および前記イオンソース材料の少なくとも一方は、前記第四の導電性ラインの伸長方向に互いに連続して伸長している、とともに、
前記第一のレベルのメモリセルアレイにおける前記複数の第二の導電性ラインと前記第二のレベルのメモリセルアレイにおける前記複数の第三の導電性ラインとが共用されており、前記複数の第一の導電性ラインと前記複数の第四の導電性ラインとは互いに同一方向に伸長している、メモリセルのアレイ。 - 前記第一のレベルのメモリセルアレイにおける前記複数の第二の導電性ラインと前記第二のレベルのメモリセルアレイにおける前記複数の第三の導電性ラインとの間に絶縁層が介在してこれらを分離しており、前記複数の第一の導電性ラインと前記複数の第四の導電性ラインとは互いに交差して伸長している、請求項１又は２に記載のメモリセルのアレイ。
- 第一のレベルのメモリセルアレイと前記第一のレベルのメモリセルアレイ上に配置された第二のレベルのメモリセルアレイとを有するメモリセルのアレイであって、
前記第一のレベルのメモリセルアレイは、
それぞれが互いに平行に伸長する複数の第一の導電性ラインと、
それぞれが互いに平行に伸長する複数の第二の導電性ラインであって、前記複数の第一の導電性ライン上にこれらと交差して形成された複数の第二の導電性ラインと、
前記複数の第一の導電性ラインと前記複数の第二の導電性ラインとの交点にそれぞれ構成された複数の第一のプログラマブル材料構造であって、それぞれが低抵抗状態および高抵抗状態の間で遷移するトレンチ形状プログラマブル材料とイオンソース材料とを対応する前記第一および第二の導電性ラインの間に垂直配置をもって有する複数の第一のプログラマブル材料構造と、を含み
前記第二のレベルのメモリセルアレイは、
それぞれが互いに平行に伸長する複数の第三の導電性ラインと、
それぞれが互いに平行に伸長する複数の第四の導電性ラインであって、前記複数の第三の導電性ライン上にこれらと交差して形成された複数の第四の導電性ラインと、
前記複数の第三の導電性ラインと前記複数の第四の導電性ラインとの交点にそれぞれ構成された複数の第二のプログラマブル材料構造であって、それぞれが低抵抗状態および高抵抗状態の間で遷移するトレンチ形状プログラマブル材料とイオンソース材料とを対応する前記第三および第四の導電性ラインの間に垂直配置をもって有する複数の第二のプログラマブル材料構造と、を含み、
前記複数の第二のプログラマブル材料構造の内の前記第四の導電性ラインの伸長方向に並んだ複数の前記第二のプログラマブル材料構造における前記トレンチ形状プログラマブル材料および前記イオンソース材料の少なくとも一方は、前記第四の導電性ラインの伸長方向に互いに連続して伸長している、とともに、
前記複数の第一のプログラマブル材料構造のそれぞれにおける前記トレンチ形状プログラマブル材料および前記イオンソース材料の垂直配置と前記複数の第二のプログラマブル材料構造のそれぞれにおける前記トレンチ形状プログラマブル材料および前記イオンソース材料の垂直配置とは逆になっている、メモリセルのアレイ。 - それぞれが互いに平行に伸長する複数の第一の導電性ラインと、
それぞれが互いに平行に伸長する複数の第二の導電性ラインであって、前記複数の第一の導電性ライン上にこれらと交差して形成された複数の第二の導電性ラインと、
前記複数の第一の導電性ラインと前記複数の第二の導電性ラインとの交点に、互いに絶縁分離されて間隔の開いた複数の第一のプログラマブル材料構造であって、夫々が独立ペデスタルとして設けられた複数の第一のプログラマブル材料構造と、を含み、
前記複数の第一のプログラマブル材料構造の各々は、低抵抗状態および高抵抗状態の間で遷移するトレンチ形状プログラマブル材料とイオンソース材料とを対応する前記第一および第二の導電性ラインの間に垂直配置をもって有し、
前記複数の第一のプログラマブル材料構造は第一のメモリセルアレイを構成すると共に、前記第一のメモリセルアレイに対し垂直方向に配置された第二のメモリセルアレイを更に有し、前記第二のメモリセルアレイは、
それぞれが互いに平行に伸長する複数の第三の導電性ラインと、
それぞれが互いに平行に伸長する複数の第四の導電性ラインであって、前記複数の第三の導電性ライン上にこれらと交差して形成された複数の第四の導電性ラインと、
前記複数の第三の導電性ラインと前記複数の第四の導電性ラインとの交点に、互いに絶縁分離されて間隔の開いた複数の第二のプログラマブル材料構造であって、夫々が独立ペデスタルとして設けられた複数の第二のプログラマブル材料構造と、を含み、
前記複数の第二のプログラマブル材料構造の各々は、低抵抗状態および高抵抗状態の間で遷移するトレンチ形状プログラマブル材料とイオンソース材料とを対応する前記第三および第四の導電性ラインの間に垂直配置をもって有し、
前記第一のメモリセルアレイにおける前記複数の第二の導電性ラインと前記第二のメモリセルアレイにおける前記複数の第三の導電性ラインとが共用されている、メモリセルのアレイ。 - それぞれが互いに平行に伸長する複数の第一の導電性ラインと、
それぞれが互いに平行に伸長する複数の第二の導電性ラインであって、前記複数の第一の導電性ライン上にこれらと交差して形成された複数の第二の導電性ラインと、
前記複数の第一の導電性ラインと前記複数の第二の導電性ラインとの交点に、互いに絶縁分離されて間隔の開いた複数の第一のプログラマブル材料構造であって、夫々が独立ペデスタルとして設けられた複数の第一のプログラマブル材料構造と、を含み、
前記複数の第一のプログラマブル材料構造の各々は、低抵抗状態および高抵抗状態の間で遷移するトレンチ形状プログラマブル材料とイオンソース材料とを対応する前記第一および第二の導電性ラインの間に垂直配置をもって有し、
前記複数の第一のプログラマブル材料構造は第一のメモリセルアレイを構成すると共に、前記第一のメモリセルアレイに対し垂直方向に配置された第二のメモリセルアレイを更に有し、前記第二のメモリセルアレイは、
それぞれが互いに平行に伸長する複数の第三の導電性ラインと、
それぞれが互いに平行に伸長する複数の第四の導電性ラインであって、前記複数の第三の導電性ライン上にこれらと交差して形成された複数の第四の導電性ラインと、
前記複数の第三の導電性ラインと前記複数の第四の導電性ラインとの交点にそれぞれ構成された複数の第二のプログラマブル材料構造と、を含み、
前記複数の第二のプログラマブル材料構造の各々は、低抵抗状態および高抵抗状態の間で遷移するトレンチ形状プログラマブル材料とイオンソース材料とを対応する前記第三および第四の導電性ラインの間に垂直配置をもって有し、
前記複数の第二のプログラマブル材料構造の内の前記第四の導電性ラインの伸長方向に並んだ複数の前記第二のプログラマブル材料構造における前記トレンチ形状プログラマブル材料および前記イオンソース材料の少なくとも一方は、前記第四の導電性ラインの伸長方向に互いに連続して伸長している、メモリセルのアレイ。 - 前記複数の第二のプログラマブル材料構造の内の前記第四の導電性ラインの伸長方向に並んだ複数の前記第二のプログラマブル材料構造における前記トレンチ形状プログラマブル材料および前記イオンソース材料は、両方とも前記第四の導電性ラインの伸長方向に互いに連続して伸長している、請求項７に記載のメモリセルのアレイ。
- 前記複数の第一のプログラマブル材料構造のそれぞれにおける前記トレンチ形状プログラマブル材料および前記イオンソース材料の垂直配置と前記複数の第二のプログラマブル材料構造のそれぞれにおける前記トレンチ形状プログラマブル材料および前記イオンソース材料の垂直配置とは逆になっている請求項６乃至８のいずれか一項に記載のメモリセルのアレイ。
- 第一の方向に沿って伸長する第一の導電性ラインと、
前記第一の導電性ライン上の複数のトレンチ形状プログラマブル材料構造であって、前記複数のトレンチ形状プログラマブル材料構造は、前記第一の方向と交差する第二の方向に沿って伸長し、前記個々のトレンチ形状プログラマブル材料構造はその中に画定された複数の開口を有し、前記複数のトレンチ形状プログラマブル材料構造は、個々のメモリセル内に複数の導電性ブリッジを可逆的に保持して、低抵抗状態と高抵抗状態との間で前記複数のメモリセルを遷移させるように構成された、トレンチ形状プログラマブル材料構造と、
前記個々のメモリセルによって含まれ、前記複数のトレンチ形状プログラマブル材料構造と直接相対するイオンソース材料と、
前記複数のトレンチ形状プログラマブル材料構造によって画定された前記複数の開口内へと伸長する第二の複数の導電性ラインであって、個々のメモリセルは前記第一および第二の導電性ラインの直接間にトレンチ形状プログラマブル材料構造およびイオンソース材料の領域を含む、第二の複数の導電性ラインと、
を含み、
前記第一および第二の導電性ライン、ならびに、前記第一および第二の導電性ライン間の前記プログラマブル材料およびイオンソース材料は、ともに、前記アレイの第一レベルを形成し、前記第一レベルは、前記第一の導電性ラインから前記複数の第二の導電性ラインまでの垂直配置を有し、前記第一レベル上の第二レベルをさらに含み、前記第二レベルは、前記第一レベルと同一の垂直配置を有するか、前記第一レベルとは逆の垂直配置を有し、
前記複数のトレンチ形状プログラマブル材料構造の複数の外側側壁端に沿って、高いｋを有する複数の誘電性構造を含み、互いに隣接する複数の高いｋを有する誘電性構造の間に低いｋを有する誘電性材料を含み、前記複数の高いｋを有する誘電性構造はシリコン窒化物を含む、ことを特徴とするメモリセルのアレイ。 - 前記低いｋを有する誘電性材料は、気体を含む、ことを特徴とする請求項１０に記載のメモリセルのアレイ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/275,168 US8536561B2 (en) | 2011-10-17 | 2011-10-17 | Memory cells and memory cell arrays |
| US13/275,168 | 2011-10-17 | ||
| PCT/US2012/055928 WO2013058917A1 (en) | 2011-10-17 | 2012-09-18 | Memory cells and memory cell arrays |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014528656A JP2014528656A (ja) | 2014-10-27 |
| JP6007255B2 true JP6007255B2 (ja) | 2016-10-12 |
Family
ID=48085381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014535731A Active JP6007255B2 (ja) | 2011-10-17 | 2012-09-18 | メモリセルおよびメモリセルアレイ |
Country Status (8)
| Country | Link |
|---|---|
| US (4) | US8536561B2 (ja) |
| EP (1) | EP2769414B1 (ja) |
| JP (1) | JP6007255B2 (ja) |
| KR (1) | KR101501419B1 (ja) |
| CN (1) | CN103858231B (ja) |
| SG (1) | SG11201400942YA (ja) |
| TW (1) | TWI470742B (ja) |
| WO (1) | WO2013058917A1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9807796B2 (en) * | 2011-09-02 | 2017-10-31 | Qualcomm Incorporated | Systems and methods for resetting a network station |
| US8536561B2 (en) | 2011-10-17 | 2013-09-17 | Micron Technology, Inc. | Memory cells and memory cell arrays |
| US8759807B2 (en) | 2012-03-22 | 2014-06-24 | Micron Technology, Inc. | Memory cells |
| KR20150041609A (ko) * | 2012-07-31 | 2015-04-16 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 비휘발성 저항성 메모리 셀 |
| US9680094B2 (en) * | 2012-08-30 | 2017-06-13 | Kabushiki Kaisha Toshiba | Memory device and method for manufacturing the same |
| US9691981B2 (en) * | 2013-05-22 | 2017-06-27 | Micron Technology, Inc. | Memory cell structures |
| US9337210B2 (en) | 2013-08-12 | 2016-05-10 | Micron Technology, Inc. | Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors |
| JP2015060890A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社東芝 | 記憶装置 |
| US9263577B2 (en) | 2014-04-24 | 2016-02-16 | Micron Technology, Inc. | Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors |
| US9472560B2 (en) | 2014-06-16 | 2016-10-18 | Micron Technology, Inc. | Memory cell and an array of memory cells |
| US9159829B1 (en) | 2014-10-07 | 2015-10-13 | Micron Technology, Inc. | Recessed transistors containing ferroelectric material |
| US9305929B1 (en) | 2015-02-17 | 2016-04-05 | Micron Technology, Inc. | Memory cells |
| US9691475B2 (en) | 2015-03-19 | 2017-06-27 | Micron Technology, Inc. | Constructions comprising stacked memory arrays |
| US9853211B2 (en) | 2015-07-24 | 2017-12-26 | Micron Technology, Inc. | Array of cross point memory cells individually comprising a select device and a programmable device |
| US10134982B2 (en) | 2015-07-24 | 2018-11-20 | Micron Technology, Inc. | Array of cross point memory cells |
| KR102465966B1 (ko) | 2016-01-27 | 2022-11-10 | 삼성전자주식회사 | 메모리 소자, 및 그 메모리 소자를 포함한 전자 장치 |
| US10396145B2 (en) | 2017-01-12 | 2019-08-27 | Micron Technology, Inc. | Memory cells comprising ferroelectric material and including current leakage paths having different total resistances |
| US10424374B2 (en) * | 2017-04-28 | 2019-09-24 | Micron Technology, Inc. | Programming enhancement in self-selecting memory |
| US10153196B1 (en) * | 2017-08-24 | 2018-12-11 | Micron Technology, Inc. | Arrays of cross-point memory structures |
| US10147875B1 (en) * | 2017-08-31 | 2018-12-04 | Micron Technology, Inc. | Semiconductor devices and electronic systems having memory structures |
| US11289647B2 (en) * | 2017-10-19 | 2022-03-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Resistive random access memory device |
| US10541364B2 (en) | 2018-02-09 | 2020-01-21 | Micron Technology, Inc. | Memory cells with asymmetrical electrode interfaces |
| US10424730B2 (en) | 2018-02-09 | 2019-09-24 | Micron Technology, Inc. | Tapered memory cell profiles |
| US10693065B2 (en) | 2018-02-09 | 2020-06-23 | Micron Technology, Inc. | Tapered cell profile and fabrication |
| US10854813B2 (en) | 2018-02-09 | 2020-12-01 | Micron Technology, Inc. | Dopant-modulated etching for memory devices |
| JP2020047848A (ja) * | 2018-09-20 | 2020-03-26 | キオクシア株式会社 | 半導体メモリ |
| US11170834B2 (en) | 2019-07-10 | 2021-11-09 | Micron Technology, Inc. | Memory cells and methods of forming a capacitor including current leakage paths having different total resistances |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3304754B2 (ja) | 1996-04-11 | 2002-07-22 | 三菱電機株式会社 | 集積回路の多段埋め込み配線構造 |
| DE10036724A1 (de) * | 2000-07-27 | 2002-02-14 | Infineon Technologies Ag | Verfahren zur Bildung eines Grabens in einem Halbleitersubstrat |
| US6709874B2 (en) | 2001-01-24 | 2004-03-23 | Infineon Technologies Ag | Method of manufacturing a metal cap layer for preventing damascene conductive lines from oxidation |
| US6887792B2 (en) | 2002-09-17 | 2005-05-03 | Hewlett-Packard Development Company, L.P. | Embossed mask lithography |
| US6815704B1 (en) * | 2003-09-04 | 2004-11-09 | Silicon Storage Technology, Inc. | Phase change memory device employing thermally insulating voids |
| DE102004056973A1 (de) * | 2004-11-25 | 2006-06-01 | Infineon Technologies Ag | Herstellungsverfahren mit selbstjustierter Anordnung von Festkörperelektrolyt-Speicherzellen minimaler Strukturgröße |
| US7365382B2 (en) | 2005-02-28 | 2008-04-29 | Infineon Technologies Ag | Semiconductor memory having charge trapping memory cells and fabrication method thereof |
| KR100650753B1 (ko) * | 2005-06-10 | 2006-11-27 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
| US7361586B2 (en) | 2005-07-01 | 2008-04-22 | Spansion Llc | Preamorphization to minimize void formation |
| US7449354B2 (en) | 2006-01-05 | 2008-11-11 | Fairchild Semiconductor Corporation | Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch |
| KR100713936B1 (ko) * | 2006-04-14 | 2007-05-07 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
| US7435648B2 (en) | 2006-07-26 | 2008-10-14 | Macronix International Co., Ltd. | Methods of trench and contact formation in memory cells |
| KR100791077B1 (ko) * | 2006-12-13 | 2008-01-03 | 삼성전자주식회사 | 작은 전이영역을 갖는 상전이 메모리소자 및 그 제조방법 |
| US20080247214A1 (en) * | 2007-04-03 | 2008-10-09 | Klaus Ufert | Integrated memory |
| US7800094B2 (en) | 2007-06-11 | 2010-09-21 | Macronix International Co., Ltd. | Resistance memory with tungsten compound and manufacturing |
| US7742323B2 (en) | 2007-07-26 | 2010-06-22 | Unity Semiconductor Corporation | Continuous plane of thin-film materials for a two-terminal cross-point memory |
| US7795596B2 (en) | 2008-01-03 | 2010-09-14 | Alcatel-Lucent Usa Inc. | Cloaking device detection system |
| US8034655B2 (en) * | 2008-04-08 | 2011-10-11 | Micron Technology, Inc. | Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays |
| JP5300839B2 (ja) * | 2008-04-15 | 2013-09-25 | 株式会社東芝 | 情報記録再生装置 |
| JP2009260052A (ja) | 2008-04-17 | 2009-11-05 | Panasonic Corp | 不揮発性半導体記憶装置とその製造方法および半導体装置 |
| US8211743B2 (en) | 2008-05-02 | 2012-07-03 | Micron Technology, Inc. | Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes |
| US8114468B2 (en) | 2008-06-18 | 2012-02-14 | Boise Technology, Inc. | Methods of forming a non-volatile resistive oxide memory array |
| JP2010027753A (ja) * | 2008-07-17 | 2010-02-04 | Panasonic Corp | 不揮発性記憶素子およびその製造方法 |
| WO2010050094A1 (ja) * | 2008-10-30 | 2010-05-06 | パナソニック株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| JP2010225741A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2010251529A (ja) * | 2009-04-16 | 2010-11-04 | Sony Corp | 半導体記憶装置およびその製造方法 |
| US8269203B2 (en) * | 2009-07-02 | 2012-09-18 | Actel Corporation | Resistive RAM devices for programmable logic devices |
| JP5558090B2 (ja) * | 2009-12-16 | 2014-07-23 | 株式会社東芝 | 抵抗変化型メモリセルアレイ |
| US8416609B2 (en) | 2010-02-15 | 2013-04-09 | Micron Technology, Inc. | Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems |
| JP5521612B2 (ja) | 2010-02-15 | 2014-06-18 | ソニー株式会社 | 不揮発性半導体メモリデバイス |
| US8437174B2 (en) | 2010-02-15 | 2013-05-07 | Micron Technology, Inc. | Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming |
| US8409915B2 (en) | 2010-09-20 | 2013-04-02 | Micron Technology, Inc. | Methods of forming memory cells |
| US8536561B2 (en) | 2011-10-17 | 2013-09-17 | Micron Technology, Inc. | Memory cells and memory cell arrays |
-
2011
- 2011-10-17 US US13/275,168 patent/US8536561B2/en active Active
-
2012
- 2012-09-18 JP JP2014535731A patent/JP6007255B2/ja active Active
- 2012-09-18 KR KR1020147008986A patent/KR101501419B1/ko active IP Right Grant
- 2012-09-18 CN CN201280049413.8A patent/CN103858231B/zh active Active
- 2012-09-18 EP EP12842519.6A patent/EP2769414B1/en active Active
- 2012-09-18 SG SG11201400942YA patent/SG11201400942YA/en unknown
- 2012-09-18 WO PCT/US2012/055928 patent/WO2013058917A1/en active Application Filing
- 2012-10-08 TW TW101137133A patent/TWI470742B/zh active
-
2013
- 2013-04-04 US US13/856,561 patent/US8822974B2/en active Active
-
2014
- 2014-07-31 US US14/448,352 patent/US9123888B2/en active Active
-
2015
- 2015-04-15 US US14/687,738 patent/US9214627B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20130221318A1 (en) | 2013-08-29 |
| JP2014528656A (ja) | 2014-10-27 |
| SG11201400942YA (en) | 2014-09-26 |
| US9214627B2 (en) | 2015-12-15 |
| US9123888B2 (en) | 2015-09-01 |
| TWI470742B (zh) | 2015-01-21 |
| CN103858231A (zh) | 2014-06-11 |
| US20150221864A1 (en) | 2015-08-06 |
| US20140339494A1 (en) | 2014-11-20 |
| US8822974B2 (en) | 2014-09-02 |
| WO2013058917A1 (en) | 2013-04-25 |
| EP2769414B1 (en) | 2016-12-07 |
| US20130092894A1 (en) | 2013-04-18 |
| EP2769414A4 (en) | 2015-07-01 |
| TW201334123A (zh) | 2013-08-16 |
| EP2769414A1 (en) | 2014-08-27 |
| KR101501419B1 (ko) | 2015-03-18 |
| KR20140068150A (ko) | 2014-06-05 |
| CN103858231B (zh) | 2016-10-12 |
| US8536561B2 (en) | 2013-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6007255B2 (ja) | メモリセルおよびメモリセルアレイ | |
| TWI474442B (zh) | 非揮發性記憶體單元之陣列及形成非揮發性記憶體單元之陣列之方法 | |
| US7479650B2 (en) | Method of manufacture of programmable conductor memory | |
| JP6280229B2 (ja) | 電界効果トランジスタ構造およびメモリアレイ | |
| JP4446891B2 (ja) | 垂直積層ポア相変化メモリ | |
| US8772122B2 (en) | Programmable metallization memory cell with layered solid electrolyte structure | |
| TWI408778B (zh) | 整合的記憶體陣列，及形成記憶體陣列之方法 | |
| US9496495B2 (en) | Memory cells and methods of forming memory cells | |
| US7423281B2 (en) | Microelectronic device with a plurality of storage elements in serial connection and method of producing the same | |
| US9245964B2 (en) | Integrated circuitry comprising nonvolatile memory cells and methods of forming a nonvolatile memory cell | |
| US9444042B2 (en) | Memory cells and methods of forming memory cells | |
| US8976566B2 (en) | Electronic devices, memory devices and memory arrays | |
| KR102118813B1 (ko) | 메모리 셀들 | |
| US8766229B2 (en) | Electronic memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160912 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6007255 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |