TW201334123A - 記憶體單元及記憶體單元陣列 - Google Patents

記憶體單元及記憶體單元陣列 Download PDF

Info

Publication number
TW201334123A
TW201334123A TW101137133A TW101137133A TW201334123A TW 201334123 A TW201334123 A TW 201334123A TW 101137133 A TW101137133 A TW 101137133A TW 101137133 A TW101137133 A TW 101137133A TW 201334123 A TW201334123 A TW 201334123A
Authority
TW
Taiwan
Prior art keywords
programmable
ion source
programmable material
array
electrically conductive
Prior art date
Application number
TW101137133A
Other languages
English (en)
Other versions
TWI470742B (zh
Inventor
Scott E Sills
Gurtej S Sandhu
Sanh D Tang
John Smythe
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201334123A publication Critical patent/TW201334123A/zh
Application granted granted Critical
Publication of TWI470742B publication Critical patent/TWI470742B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本發明揭示一些實施例，其等包含記憶體單元。該等記憶體單元可具有一第一電極，及在該第一電極之上之一溝槽形狀之可程式化材料結構。該溝槽形狀界定一開口。該可程式化材料可經組態以可逆地保持一導電橋。該記憶體單元可具有直接抵著該可程式化材料之一離子源材料，並且可具有在藉由該溝槽形狀之可程式化材料界定之該開口內的一第二電極。一些實施例包含記憶體單元陣列。該等陣列可具有第一電氣導電線，及在該等第一線之上之溝槽形狀之可程式化材料結構。該等溝槽形狀之結構可界定其等內之開口。離子源材料可直接抵著該可程式化材料，並且第二電氣導電線可在該離子源材料之上並且在藉由該等溝槽形狀之結構界定之開口內。

Description

記憶體單元及記憶體單元陣列
記憶體單元及記憶體單元陣列。
記憶體係一類型之積體電路，並且在電腦系統中使用於儲存資料。積體記憶體一般以個別記憶體單元之一或多個陣列製造。該等記憶體單元經組態以至少兩個不同可選擇狀態保持或者儲存記憶體。在一個二進位系統中，該等狀態考慮為一「0」或者一「1」。在其他系統中，至少一些個別記憶體單元可經組態以儲存多於兩個階層或者狀態之資訊。
一實例記憶體裝置係一可程式化金屬化單元(PMC)。此可替代地稱為一導電橋接RAM(CBRAM)，奈米橋記憶體，或者電解質記憶體。一PMC可使用夾於一對電流導電電極之間的離子導電材料(例如，一適合硫族化合物或者各種適合氧化物之任何者)，並且此材料可稱為「切換」材料或者稱為一「可程式化」材料。橫跨該等電極施加之一適合電壓可產生電流導電超離子團簇或者導電細絲。此可由於通過該離子導電材料之離子輸送，其生長來自該等電極之一者(陰極)並且通過該離子導電材料之該等團簇/細絲。該等團簇或者細絲建立該等電極之間的電流導電路徑。橫跨該等電極施加之一相反電壓本質上使程序逆向並且因此移除該等導電路徑。一PMC因此包括一高電阻狀態(對應於缺乏通過該切換材料延伸之一導電橋的狀態)及一 低電阻狀態(對應於具有通過該切換材料延伸之該導電橋的狀態)，其中此等狀態可逆地可彼此互換。
雖然已經朝PMC裝置之發展做出一些努力，但是仍然需要經改良之記憶體單元，及經改良之記憶體單元陣列。相應地，發展新記憶體單元及記憶體單元陣列將係所欲的。
一些實施例包含新記憶體單元架構。該等記憶體單元可係PMC裝置，其中可程式化材料以向上開口溝槽形狀形成。該等PMC裝置之額外結構(例如，一電極及/或一離子源材料)可經形成以延伸於該等溝槽形狀中之開口內。此可使PMC裝置能夠用較習知處理中所利用之更少之遮罩步驟形成。進一步，該等PMC裝置與習知記憶體單元相比可相對地緊緻，此係因為該等裝置之一些組件嵌套於該溝槽形狀之可程式化材料內之故。此可使本文描述之該等PMC裝置能夠在諸如舉例而言記憶體陣列的高度積體電路中利用。
參考圖1至圖10描述實例實施例。
參照圖1及圖2，一實例記憶體單元12經展示為一半導體構造10之部分。該半導體構造包含具有在其之上之一介電材料14並且具有在該介電材料14之上之一電氣導電線16的一半導體基底12。
在一些實施例中，基底12可包括半導體材料。例如，基底12可包括、本質上由或者由單晶矽構成。在此等實施例中，該基底可稱為一半導體基板，或者稱為一半導體基板 之一部分。術語「半導電基板」、「半導體構造」及「半導體基板」意謂包括半導電材料之任何構造，包含但不限於諸如一半導電晶圓(單獨或者在包括其他材料之總成中)之大塊半導電材料，及半導電材料層(單獨或者在包括其他材料之總成中)。術語「基板」係指任何支撐結構，包含但不限於上文描述之半導電基板。雖然基底12經展示為同質的，但是在一些實施例中該基底可包括許多材料。例如，基底12可對應於含有與積體電路製造相關聯之一或多種材料的一半導體基板。在此等實施例中，此等材料可對應於耐熔金屬材料、障壁材料、擴散材料、絕緣體材料等之一或多者；及/或可包含額外積體電路，諸如舉例而言電晶體存取裝置。
該介電材料14可包括任何適合之成分或者成分之組合；並且在一些實施例中可包括、本質上由或者由氧化矽構成。
該電氣導電線16沿平行於圖1之橫截面並且正交於圖2之橫截面的一軸5延伸。在所展示之實施例中，該導電線16包括沿該線之側壁及底部延伸之一障壁17、在該障壁17之上之一核心19，及在該核心19之上之另一障壁21。該核心19可包括任何適合之材料，並且在一些實施例中可包括、本質上由或者由銅構成。該等障壁層17及21可係對銅遷移之障壁，並且可包括任何適合之材料。例如，該等障壁層17及21可包括鈷、鉭及釕之一或多者。在一些實施例中，該等障壁層之一或二者可包括鈷、鎢及磷之一混合物。在 一些實施例中，該核心19可包括不具有遷移性組分的一電氣導電材料(例如，該核心可由除了銅以外之金屬構成，諸如，舉例而言，鎢、鈦、鉑等)，並且在此等實施例中，該等障壁層17及21可省略。
該電氣導電線16包括對應於該記憶體單元12之一電極的一區域18。該導電線係可與該記憶體單元之電極電氣耦合之一佈線組件的一實例。在其他實施例中，替代地或除了該導電線，可利用其他佈線組件。進一步，雖然該導電線經展示包含該電極18，在其他實施例中該電極可藉由諸如舉例而言一選擇裝置(例如，一個二極體或者一個雙向臨限開關)之另一電氣組件與該線間隔。
一介電材料20沿該導電線16之側壁，如圖2中所展示。該介電材料20可包括任何適合成分，並且在一些實施例中可包括二氧化矽。在一些實施例中，該介電材料20可係與該介電材料14相同之成分，並且在其他實施例中可係不同於介電材料14之一成分。該導電線16可藉由舉例而言習知鑲嵌處理或者其他已知方法形成以在介電材料20內延伸。
一可程式化材料22係在該電極18之上。該可程式化材料係溝槽形狀的(如圖1中所展示)，並且具有界定於其中之一開口23。在圖1及圖2之實施例中，該溝槽形狀之可程式化材料22形成沿圖2中所展示之一軸7的一方向延伸的一凹槽。此凹槽正交於軸5(圖1)之方向；或者換言之正交於該線16延伸。
一離子源材料24係在藉由該溝槽形狀之材料22界定之該 開口23內。該離子源材料直接抵著該可程式化材料22。在所展示之實施例中，該離子源材料僅部分填充開口23以保留該開口在該離子源材料之上的一剩餘部分。
一電氣導電線26在該離子源材料之上並且在該開口23內。
在所展示之實施例中，該電氣導電線26包括沿該線之側壁及底部延伸之一電氣導電障壁27、在該障壁27之上之一核心29，及在該核心29之上之另一障壁31。該核心29可包括任何適合材料，並且在一些實施例中可包括、本質上由或者由銅構成。該等障壁層27及31可係對銅遷移之障壁及/或對該離子源材料之障壁，並且可包括任何適合之材料。例如，該等障壁層27及31可包括鈷、鉭及釕之一或多者。在一些實施例中，該等障壁層之一或二者可包括鈷、鎢及磷之一混合物。在一些實施例中，該核心29可包括不具有遷移性組分之一電氣導電材料(例如，該核心可由除了銅以外之材料構成)，並且在此等實施例中該等障壁層27及31可省略。
該電氣導電線26包括對應於該記憶體單元12之一電極的一區域28。在一些實施例中，該等電極18及28可各自稱為第一及第二電極。雖然該電極28經展示由該線26包含，但是在其他實施例中該電極可藉由諸如舉例而言一選擇裝置(例如一個二極體或者一個雙向臨限開關)之另一電氣組件與該線26間隔。
電極18可包括抵著鄰近可程式化材料22之一電化學活性 表面。可沿該表面利用任何適合之電化學活性材料，諸如舉例而言銅、銀、包含銅及銀之至少一者的合金等。相比之下，該電極28可包括抵著該離子源材料24的一電化學惰性表面。該電化學惰性表面可包括任何適合之電氣導電成分或者成分之組合，並且可舉例而言包括、本質上由或者由各種金屬(例如，鈦、鉭、釕、鎢、鉑、經混合金屬合金等)及含有金屬之化合物(例如，金屬氮化物、金屬碳化物、金屬矽化物等)之一或多者構成。
該可程式化材料22可係一固態、凝膠，或者任何其他適合之相，並且可包括硫族化合物類型材料(例如，包括與銻、碲、硫及硒之一或多者組合之鍺的材料)、氧化物(例如，氧化鋯、氧化鈦、氧化鉿、氧化鋁、氧化鎢、氧化矽等)及/或任何其他適合之材料。在操作記憶體單元期間該可程式化材料可逆地保持電極18與離子源材料24之間的至少一導電橋。明確地，該可程式化材料可在一高電阻狀態與一低電阻狀態之間可逆地切換以程式化該記憶體單元。該可程式化材料在該導電橋保持於該可程式化材料內時在低電阻狀態中，並且在該導電橋非持續而橫跨該可程式化材料時在高電阻狀態中。該導電橋可藉由提供一第一極性的一適合電場於該等電極18與28之間以引起自離子源材料24至該可程式化材料22中之離子遷移以藉此建立對應於此導電橋的一或多個細絲而形成。該導電橋可藉由提供與該第一極性相反之一第二極性之一電場於該等電極18與28之間使得該導電橋之材料經分散以有效地解除此導電橋而移 除。
該離子源材料24貢獻最終形成橫跨該可程式化材料22之導電橋的離子。該離子源材料可包括任何適合成分或者成分之組合；並且在一些實施例中將包括銅及銀之一或二者，並且因此可經組態以貢獻銅陽離子及/或銀陽離子以形成該導電橋。例如，該離子源材料可包括銅及碲之一組合。該離子源材料係電氣導電，但在圖1及圖2中未用交叉影線展示以簡化該等圖式。
在圖1及圖2之實施例中，可程式化材料22之溝槽形狀之結構中之開口內完全含有該離子源材料24及該第二電極28二者。在其他實施例中，該離子源材料可不在此開口內(例如，圖3展示一實施例，其中該離子源材料不在該可程式化材料之溝槽形狀之結構中之開口內)，或者頂部電極可不在此開口內(例如，在一些實施例中該離子源材料可完全填充該可程式化材料之溝槽形狀之結構內的開口)。
該構造10包括沿該可程式化材料22之溝槽形狀之外側壁的一介電材料34。該介電材料34經組態為沿此等側壁之襯料。在一些實施例中，該介電材料可包括高k材料，並且可舉例而言包括、本質上由或者由氮化矽構成。一「高k」介電材料係具有大於3.9之一介電常數或者換言之具有大於二氧化矽之介電常數之一介電常數的任何介電材料。
該介電材料34可形成沿該記憶體單元之一側向障壁，並且可係排除該記憶體單元之組件由該記憶體單元向外側向遷移的一障壁。例如，在該離子源材料24包括銅及碲之組 合的實施例中，該介電材料34可係相對於碲及/或銅之遷移的一障壁。在一些實施例中，該等材料17、21、27及31可考慮為電氣導電障壁材料，並且該材料34可考慮為一電氣絕緣障壁材料。該記憶體單元之區域藉由該等電氣導電及電氣絕緣障壁材料封裝，並且此等區域可藉此經保護使組件不自其等遷移出，及/或使組件不遷移至其等中。
另一介電材料36由該介電材料34向外側向提供。在一些實施例中，介電材料36可包括一低k材料(其中「低k」介電材料係具有小於或者等於二氧化矽之介電常數之介電常數的介電材料)，並且可舉例而言包括二氧化矽、真空及氣體之一或多者。例如，該介電材料36可包括多孔二氧化矽，及/或可對應於在材料34之鄰近襯料之間的一空隙。
雖然該構造10經展示包括與高k介電材料34組合利用之低k介電材料36，但是在一些實施例中，該低k材料36可省略並且用額外高k介電材料34替換，或者反之亦然。
圖1及圖2之實施例具有在該可程式化材料22與該第二電極28之間的離子源材料24。在其他實施例中，該離子源材料可提供於該可程式化材料與該第一電極之間。圖3展示圖解說明一實例實施例記憶體單元12a的一構造10a，其中該可程式化材料係在該離子源材料與該第一電極之間。在適當之情況下，如上文使用以描述圖1及圖2之實施例，將利用相似編號描述圖3之實施例。
該構造10a具有提供於在材料34之襯料之間之一開口底部處並且直接抵著該底部電極18之一上表面的離子源材料 24。可程式化材料22之溝槽形狀之結構形成於該離子源材料24之上並且直接抵著該離子源材料24，並且該上電極28形成於該溝槽形狀之結構中之開口內。
圖3之實施例可包括直接抵著該可程式化材料22之電極28之一電化學活性表面，並且可包括直接抵著該離子源材料24之電極18的一電化學惰性表面。因此，相對於圖1及圖2之實施例，在圖3之實施例中，電極18及28之電化學活性可係逆向的。
圖4及圖5圖解說明包括記憶體單元之一實例實施例陣列的一構造50。在適當之情況下，如上文使用以描述圖1至圖3之實施例，將利用相似編號描述圖4及圖5之實施例。
該構造50包括配置於三個不同階層L1至L3中之複數個記憶體單元52。階層L1內之該等記憶體單元標記為單元521，階層L2內之該等記憶體單元標記為單元522，並且階層L3內之該等記憶體單元標記為523。經圖解說明之記憶體單元類似於圖3之單元12a。在其他實施例中，可利用類似於圖1及圖2之單元12的單元。
每一階層包括一對導電線16及26。在經圖解說明之實施例中，該等導電線在鄰近階層之間共用，並且因此即使存在三個階層，僅存在四個導電線。最下線標記為161，並且包括用於該等記憶體單元521之底部電極。下一階層之線標記為261，並且包括用於該等記憶體單元521之頂部電極及用於該等記憶體單元522之底部電極。下一階層之線標記為162，並且包括用於該等記憶體單元522之頂部電極 及用於該等記憶體單元523之底部電極。最後，頂部階層之線標記為262並且包括用於該等記憶體單元523之頂部電極。
利用交替標記16及26以輔助描述相對於該等記憶體單元之線的配置，並且不指示標記為16之線與標記為26之該等線之間的成分差異。該等線26經展示包括與圖1至圖3一致之材料27、29及31，並且該等線16經展示包括與此等圖一致之材料17、19及21。然而如上文參考圖1至圖3所討論，材料27、29及31可與材料17、19及21一樣。因此，在一些實施例中，標記為16之線可在成分上與標記為26之該等線一樣。該等線16沿一第一方向延伸，並且該等線26沿一第二方向延伸，該第二方向與該第一方向相交使得該等線26與該等線16重疊。該等記憶體單元52形成於該等線26與該等線16重疊之交叉點處。
在所展示之實施例中，該等記憶體單元52之可程式化材料22經組態為實質上正交於該等線16延伸之溝槽形狀之結構，並且於此等溝槽形狀之結構中之開口內完全含有該等線26。該等記憶體單元52包括直接在線16及26之重疊區段之間的可程式化材料22及該離子源24的區域。
在所展示之實施例中，該離子源材料24形成複數個線，該等線直接在含有該可程式化材料22之溝槽形狀之結構之下，並且與此等溝槽形狀之結構共同延伸。
在所展示之實施例中，包括介電材料34之結構鄰近該等記憶體單元52，並且完全沿該離子源材料24之該等線的 側。此等結構可稱為襯料。在所展示之實施例中，低k介電材料36提供於該介電材料34之鄰近襯料之間。如先前所討論，在一些實施例中，該介電材料34可包括高k介電材料(諸如氮化矽)，並且低k介電材料可包括二氧化矽及氣體之一或二者。在一些實施例中，低k介電材料36可省略並且高k介電材料34可橫跨鄰近記憶體單元之間的空隙完全延伸，或者反之亦然。
一下線161經展示通過一導電互連線54電氣耦合至外部電路56。該導電互連線可包括任何適合之材料，並且在一些實施例中可包括諸如舉例而言鎢的一金屬。可利用該外部電路56以自鄰近該線161之該等記憶體單元讀取，及/或寫入鄰近該線161之該等記憶體單元。其他線162、261及262可電氣連接至相似電路。在操作中，個別記憶體單元之每一者可通過該等導電線之成對組合獨特定址。
經圖解說明之階層L1至L3代表一記憶體陣列之多個垂直階層、或者層疊。每一垂直階層可考慮為具有在該可程式化材料22之向上開口溝槽結構下方的一底部，並且具有與該底部呈反向關係之一頂部。該等階層L1至L3之頂部標記為T1至T3，並且此等階層之底部標記為B1至B3。術語「底部」及「頂部」係使用於界定一記憶體單元相對於該記憶體單元之溝槽形狀之可程式化材料的一定向，並且提供用於比較一記憶體陣列之各種階層的垂直定向的專門名詞。一記憶體單元之「底部」係該記憶體單元鄰近該溝槽形狀之可程式化材料之關閉末端的部分，並且該「頂部」係該 記憶體單元鄰近此溝槽之開放末端的部分。如自後續之討論將變得明白，記憶體單元有時可經配置而「底部」在「頂部」下方，並且有時可經配置而「底部」在「頂部」上方。
該等階層L1至L3之每一者具有其中含有之記憶體單元之該等「頂部」與「底部」之間的一垂直配置，其中此等垂直配置用自該等階層之底部至頂部延伸的箭頭(例如自B1至T1延伸之箭頭)展示。在所展示之實施例中，每一階層具有與其他階層相同之垂直配置(明確地，每一階層之「頂部」垂直地在「底部」上方)。圖6至圖8概略地圖解說明可在一些實施例中利用之記憶體陣列內之階層之垂直配置的一些實例實施例。
圖6展示與圖4及圖5之實施例中所呈現相同之垂直配置。特別地，所有該等階層在相同方向上定向，其中「頂部」在「底部」之上，並且該等階層垂直地重疊使得一階層之「底部」重疊緊接在其下方之階層的「頂部」。
圖7展示與圖6之實施例相似之一實施例，除了垂直記憶體單元階層藉由絕緣階層(I1及I2)彼此間隔以外，並且因此該等記憶體單元階層不彼此垂直地重疊。該等絕緣階層可包括任何適合之介電材料，並且在一些實施例中可包括二氧化矽。
圖8展示一實施例，其中該等垂直記憶體單元階層藉由絕緣階層(I1及I2)彼此間隔，並且其中一些之該等記憶體單元階層相對於其他記憶體單元階層係倒置的(明確地，記 憶體單元階層L1及L3經配置而「頂部」在「底部」上方，並且記憶體單元階層L2經配置而「底部」在「頂部」上方)。雖然圖8展示在各種記憶體單元階層之間的絕緣階層I1及I2，但是在其他實施例中此等絕緣階層可省略。
圖9及圖10圖解說明包括記憶體單元之另一實例實施例陣列的一構造80。
該構造80包括複數個記憶體單元82。經圖解說明之記憶體單元類似於圖1及圖2之單元12。在其他實施例中，可利用類似於圖3之單元12a的單元。
該等記憶體單元包括可程式化材料22之溝槽形狀之結構，並且包括在藉由該等溝槽形狀界定之開口內的離子源材料24。該等溝槽形狀之結構形成在一下導電線16與一上導電線26之間延伸之複數個間隔開之台座84。於該等間隔開之台座內完全含有該離子源材料24。
在所展示之實施例中，該介電材料36完全沿該等台座84之側向周邊。自圖9及圖10之實施例省略該介電材料36(圖4及圖5)使得該介電材料34橫跨鄰近台座84之間的空隙完全延伸。在其他實施例中，介電材料36可包含於介於類似於上文參考圖4及圖5討論之實施例的鄰近介電材料襯料之間的區域中。
上文討論之該等記憶體單元及陣列可併入電子系統中。此等電子系統可在舉例而言記憶體模組、裝置驅動器、電源模組、通訊數據機、處理器模組及特定應用模組中使用，並且可包含多層、多晶片模組。該等電子系統可係一 廣泛範圍之系統的任何者，諸如舉例而言時鐘、電視、行動電話、個人電腦、汽車、工業控制系統、飛機等。
圖式中之各種實施例之特定定向係僅為圖解說明目的，並且在一些應用中該等實施例可相對於所展示之定向旋轉。本文提供之描述及後續之申請專利範圍係關於具有在各種特徵之間之經描述關係的任何結構，無論該等結構是否係在圖式之特定定向，或者相對於此定向旋轉。
隨附圖解說明之橫截面圖僅展示橫截面之平面內之特徵，並且不展示該等橫截面之平面後的材料以簡化該等圖式。
當上文將一結構稱為「在」另一結構上或者「抵著」另一結構時，其可直接在另一結構上或者亦可呈現中介結構。相比之下，當一結構稱為「直接在」另一結構上或者「直接抵著」另一結構時，不呈現中介結構。當一結構稱為「連接」或者「耦合」至另一結構時，其可直接連接或者耦合至另一結構，或者可呈現中介結構。相比之下，當一結構稱為「直接連接」或者「直接耦合」至另一結構時，不呈現中介結構。
在一些實施例中，一記憶體單元包括一第一電極，及在該第一電極之上之一溝槽形狀之可程式化材料結構。該溝槽形狀界定其中之一開口。該可程式化材料經組態以可逆地保持一導電橋。該記憶體單元在該導電橋保持於該可程式化材料內時在一低電阻狀態中，並且在該導電橋不在該可程式化材料內時在一高電阻狀態中。一離子源材料直接 抵著該可程式化材料。一第二電極延伸至藉由該溝槽形狀之可程式化材料界定的開口中。
在一些實施例中，一記憶體單元包括一第一電極，及在該第一電極之上之一溝槽形狀之可程式化材料結構。該溝槽形狀界定其中之一開口。該可程式化材料經組態以可逆地保持一導電橋。該記憶體單元在該導電橋保持於該可程式化材料內時在一低電阻狀態中，並且在該導電橋不在該可程式化材料內時在一高電阻狀態中。於藉由該溝槽形狀之可程式化材料結構界定之開口內完全含有一離子源材料。一第二電極在該離子源材料之上。
在一些實施例中，一陣列之記憶體單元包括沿一第一方向延伸之一第一電氣導電線，及在該第一線之上之複數個溝槽形狀之可程式化材料結構。該等溝槽形狀之結構沿與該第一方向相交之一第二方向延伸。個別溝槽形狀之結構具有界定於其中之開口。該可程式化材料經組態以可逆地保持個別記憶體單元內之導電橋以在低與高電阻狀態之間轉變該等記憶體單元。離子源材料包括在該等個別記憶體單元並且直接抵著該可程式化材料。第二電氣導電線延伸至藉由該等溝槽形狀之可程式化材料結構界定之開口中。個別記憶體單元包括直接在該等第一及第二線之間的可程式化材料及離子源材料的區域。
5‧‧‧軸
7‧‧‧軸
10‧‧‧半導體構造
10a‧‧‧構造
12‧‧‧記憶體單元/半導體基底
12a‧‧‧記憶體單元
14‧‧‧介電材料
16‧‧‧導電線
161‧‧‧最下導電線
162‧‧‧下一階層之導電線
17‧‧‧障壁/障壁層/材料
18‧‧‧電極
19‧‧‧核心/材料
20‧‧‧介電材料
21‧‧‧障壁/障壁層/材料
22‧‧‧溝槽形狀之可程式化材料
23‧‧‧開口
24‧‧‧離子源材料
26‧‧‧導電線
261‧‧‧下一階層之導電線
262‧‧‧頂部階層之導電線
27‧‧‧障壁/材料
28‧‧‧電極
29‧‧‧核心/材料
31‧‧‧障壁/障壁層/材料
34‧‧‧高k介電材料
36‧‧‧低k介電材料
50‧‧‧構造
521‧‧‧記憶體單元
522‧‧‧記憶體單元
523‧‧‧記憶體單元
54‧‧‧導電互連線
56‧‧‧外部電路
80‧‧‧構造
82‧‧‧記憶體單元
84‧‧‧台座
B1‧‧‧階層之底部
B2‧‧‧階層之底部
B3‧‧‧階層之底部
I1‧‧‧絕緣階層
I2‧‧‧絕緣階層
L1‧‧‧階層
L2‧‧‧階層
L3‧‧‧階層
T1‧‧‧階層之頂部
T2‧‧‧階層之頂部
T3‧‧‧階層之頂部
圖1及圖2係一實例實施例記憶體單元之概略橫截面圖。圖1之視圖係沿圖2之線1-1，並且圖2之視圖係沿圖1之線2- 2。
圖3係另一實例實施例記憶體單元之一概略橫截面圖。圖3之視圖係沿如圖1之視圖的一相似橫截面。
圖4及圖5係一實例實施例記憶體單元陣列之概略橫截面圖。圖4之視圖係沿圖5之線4-4，並且圖5之視圖係沿圖4之線5-5。
圖6至圖8係可在一些實例實施例記憶體單元陣列中利用之各種階層堆疊組態的概略圖解說明。圖6之組態包含圖4及圖5之實例實施例記憶體單元陣列。
圖9及圖10係另一實例實施例記憶體單元陣列之概略橫截面圖。圖9之視圖係沿圖10之線9-9，並且圖10之視圖係沿圖9之線10-10。
5‧‧‧軸
10‧‧‧半導體構造
12‧‧‧記憶體單元/半導體基底
14‧‧‧介電材料
16‧‧‧導電線
17‧‧‧障壁/障壁層/材料
19‧‧‧核心/材料
21‧‧‧障壁/障壁層/材料
22‧‧‧溝槽形狀之可程式化材料
23‧‧‧開口
24‧‧‧離子源材料
26‧‧‧導電線
27‧‧‧障壁/材料
28‧‧‧電極
29‧‧‧核心/材料
31‧‧‧障壁/障壁層/材料
34‧‧‧高k介電材料
36‧‧‧低k介電材料

Claims (22)

  1. 一種記憶體單元，其包括：一第一電極；在該第一電極之上之一溝槽形狀之可程式化材料結構；該溝槽形狀界定其中之一開口，該可程式化材料經組態以可逆地保持一導電橋；該記憶體單元在該導電橋保持於該可程式化材料內時在一低電阻狀態中，並且在該導電橋不在該可程式化材料內時在一高電阻狀態中；直接抵著該可程式化材料之一離子源材料；及一第二電極，其延伸至藉由該溝槽形狀之可程式化材料界定之該開口中。
  2. 如請求項1之記憶體單元，其中該離子源材料係在該第一電極與該可程式化材料之間。
  3. 如請求項2之記憶體單元，其中該離子源材料包括銅及碲。
  4. 如請求項1之記憶體單元，其中該離子源材料係在藉由該溝槽形狀之可程式化材料界定之該開口內，並且係在該可程式化材料與該第二電極之間。
  5. 如請求項4之記憶體單元，其中該離子源材料包括銅及碲。
  6. 一種記憶體單元，其包括：一第一電極；在該第一電極之上之一溝槽形狀之可程式化材料結構；該溝槽形狀界定其中之一開口，該可程式化材料經 組態以可逆地保持一導電橋；該記憶體單元在該導電橋保持於該可程式化材料內時在一低電阻狀態中，並且在該導電橋不在該可程式化材料內時在一高電阻狀態中；於藉由該溝槽形狀之可程式化材料結構界定之該開口內完全含有之一離子源材料；及在該離子源材料之上之一第二電極。
  7. 如請求項6之記憶體單元，其中於藉由該溝槽形狀之可程式化材料結構界定之該開口內完全含有該第二電極。
  8. 一種記憶體單元陣列，其包括：沿一第一方向延伸之一第一電氣導電線；在該第一電氣導電線之上之複數個溝槽形狀之可程式化材料結構；該等溝槽形狀之結構沿與該第一方向相交之一第二方向延伸；該等個別溝槽形狀之結構具有界定於其中之開口，該可程式化材料經組態以可逆地保持個別記憶體單元內之導電橋以在低與高電阻狀態之間轉變該等記憶體單元；離子源材料，其包括在該等個別記憶體單元並且直接抵著該可程式化材料；及第二電氣導電線，其等延伸至藉由該等溝槽形狀之可程式化材料結構界定之該等開口中；個別記憶體單元包括直接在該等第一及第二電氣導電線之間的可程式化材料及離子源材料的區域。
  9. 如請求項8之陣列，其中該等第一及第二電氣導電線及在該等第一及第二電氣導電線之間的該可程式化材料及 離子源材料一起形成該陣列之一第一階層；該階層具有自該第一電氣導電線至該等第二電氣導電線的一垂直配置；並且進一步包括在該第一階層之上之一第二階層；該第二階層具有與該第一階層相同的垂直配置。
  10. 如請求項8之陣列，其中該等第一及第二電氣導電線及在該等第一及第二電氣導電線之間的該可程式化材料及離子源材料一起形成該陣列之一第一階層；該階層具有自該第一電氣導電線至該等第二電氣導電線的一垂直配置；並且進一步包括在該第一階層之上之一第二階層；該第二階層具有相對於該第一階層的一相反垂直配置。
  11. 如請求項8之陣列，其中該等個別記憶體單元包括在該第一電氣導電線與該可程式化材料之間的該離子源材料。
  12. 如請求項11之陣列，其中該離子源材料經組態為與該等溝槽形狀之可程式化材料結構共同延伸的線。
  13. 如請求項12之陣列，其進一步包括完全沿該離子源材料線之側的高k介電襯料。
  14. 如請求項11之陣列，其中該等可程式化材料結構係在該第一電氣導電線與該等第二電氣導電線之間延伸的複數個間隔開的台座。
  15. 如請求項14之陣列，其進一步包括沿該等間隔開之台座之側向周邊的高k介電材料。
  16. 如請求項8之陣列，其中該第一電氣導電線包括含有銅之一核心，並且其中該第一電氣導電線進一步包括在該 核心與該可程式化材料之間的銅障壁材料。
  17. 如請求項16之陣列，其中該銅障壁材料包括鈷、鎢及磷。
  18. 如請求項8之陣列，其中該等第二電氣導電線包括含有銅之核心，並且其中該等第二電氣導電線進一步包括直接抵著該等含有銅之核心的銅障壁材料。
  19. 如請求項18之陣列，其中該銅障壁材料包括鈷、鎢及磷。
  20. 如請求項8之陣列，其包括沿該等溝槽形狀之可程式化材料結構之外側壁邊緣的高k介電結構，並且包括在鄰近高k介電結構之間的低k介電材料。
  21. 如請求項20之陣列，其中該等高k介電結構包括氮化矽。
  22. 如請求項20之陣列，其中該低k介電材料包括二氧化矽及/或氣體。
TW101137133A 2011-10-17 2012-10-08 記憶體單元及記憶體單元陣列 TWI470742B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/275,168 US8536561B2 (en) 2011-10-17 2011-10-17 Memory cells and memory cell arrays

Publications (2)

Publication Number Publication Date
TW201334123A true TW201334123A (zh) 2013-08-16
TWI470742B TWI470742B (zh) 2015-01-21

Family

ID=48085381

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101137133A TWI470742B (zh) 2011-10-17 2012-10-08 記憶體單元及記憶體單元陣列

Country Status (8)

Country Link
US (4) US8536561B2 (zh)
EP (1) EP2769414B1 (zh)
JP (1) JP6007255B2 (zh)
KR (1) KR101501419B1 (zh)
CN (1) CN103858231B (zh)
SG (1) SG11201400942YA (zh)
TW (1) TWI470742B (zh)
WO (1) WO2013058917A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9807796B2 (en) * 2011-09-02 2017-10-31 Qualcomm Incorporated Systems and methods for resetting a network station
US8536561B2 (en) 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
US8759807B2 (en) 2012-03-22 2014-06-24 Micron Technology, Inc. Memory cells
KR20150041609A (ko) * 2012-07-31 2015-04-16 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 비휘발성 저항성 메모리 셀
US9680094B2 (en) * 2012-08-30 2017-06-13 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
US9691981B2 (en) * 2013-05-22 2017-06-27 Micron Technology, Inc. Memory cell structures
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
JP2015060890A (ja) * 2013-09-17 2015-03-30 株式会社東芝 記憶装置
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9691475B2 (en) 2015-03-19 2017-06-27 Micron Technology, Inc. Constructions comprising stacked memory arrays
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
KR102465966B1 (ko) 2016-01-27 2022-11-10 삼성전자주식회사 메모리 소자, 및 그 메모리 소자를 포함한 전자 장치
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10424374B2 (en) * 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10153196B1 (en) * 2017-08-24 2018-12-11 Micron Technology, Inc. Arrays of cross-point memory structures
US10147875B1 (en) * 2017-08-31 2018-12-04 Micron Technology, Inc. Semiconductor devices and electronic systems having memory structures
US11289647B2 (en) * 2017-10-19 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US10541364B2 (en) 2018-02-09 2020-01-21 Micron Technology, Inc. Memory cells with asymmetrical electrode interfaces
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
JP2020047848A (ja) * 2018-09-20 2020-03-26 キオクシア株式会社 半導体メモリ
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304754B2 (ja) 1996-04-11 2002-07-22 三菱電機株式会社 集積回路の多段埋め込み配線構造
DE10036724A1 (de) * 2000-07-27 2002-02-14 Infineon Technologies Ag Verfahren zur Bildung eines Grabens in einem Halbleitersubstrat
US6709874B2 (en) 2001-01-24 2004-03-23 Infineon Technologies Ag Method of manufacturing a metal cap layer for preventing damascene conductive lines from oxidation
US6887792B2 (en) 2002-09-17 2005-05-03 Hewlett-Packard Development Company, L.P. Embossed mask lithography
US6815704B1 (en) * 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
DE102004056973A1 (de) * 2004-11-25 2006-06-01 Infineon Technologies Ag Herstellungsverfahren mit selbstjustierter Anordnung von Festkörperelektrolyt-Speicherzellen minimaler Strukturgröße
US7365382B2 (en) 2005-02-28 2008-04-29 Infineon Technologies Ag Semiconductor memory having charge trapping memory cells and fabrication method thereof
KR100650753B1 (ko) * 2005-06-10 2006-11-27 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7361586B2 (en) 2005-07-01 2008-04-22 Spansion Llc Preamorphization to minimize void formation
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
KR100713936B1 (ko) * 2006-04-14 2007-05-07 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7435648B2 (en) 2006-07-26 2008-10-14 Macronix International Co., Ltd. Methods of trench and contact formation in memory cells
KR100791077B1 (ko) * 2006-12-13 2008-01-03 삼성전자주식회사 작은 전이영역을 갖는 상전이 메모리소자 및 그 제조방법
US20080247214A1 (en) * 2007-04-03 2008-10-09 Klaus Ufert Integrated memory
US7800094B2 (en) 2007-06-11 2010-09-21 Macronix International Co., Ltd. Resistance memory with tungsten compound and manufacturing
US7742323B2 (en) 2007-07-26 2010-06-22 Unity Semiconductor Corporation Continuous plane of thin-film materials for a two-terminal cross-point memory
US7795596B2 (en) 2008-01-03 2010-09-14 Alcatel-Lucent Usa Inc. Cloaking device detection system
US8034655B2 (en) * 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
JP5300839B2 (ja) * 2008-04-15 2013-09-25 株式会社東芝 情報記録再生装置
JP2009260052A (ja) 2008-04-17 2009-11-05 Panasonic Corp 不揮発性半導体記憶装置とその製造方法および半導体装置
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8114468B2 (en) 2008-06-18 2012-02-14 Boise Technology, Inc. Methods of forming a non-volatile resistive oxide memory array
JP2010027753A (ja) * 2008-07-17 2010-02-04 Panasonic Corp 不揮発性記憶素子およびその製造方法
WO2010050094A1 (ja) * 2008-10-30 2010-05-06 パナソニック株式会社 不揮発性半導体記憶装置及びその製造方法
JP2010225741A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置
JP2010251529A (ja) * 2009-04-16 2010-11-04 Sony Corp 半導体記憶装置およびその製造方法
US8269203B2 (en) * 2009-07-02 2012-09-18 Actel Corporation Resistive RAM devices for programmable logic devices
JP5558090B2 (ja) * 2009-12-16 2014-07-23 株式会社東芝 抵抗変化型メモリセルアレイ
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
JP5521612B2 (ja) 2010-02-15 2014-06-18 ソニー株式会社 不揮発性半導体メモリデバイス
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8409915B2 (en) 2010-09-20 2013-04-02 Micron Technology, Inc. Methods of forming memory cells
US8536561B2 (en) 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays

Also Published As

Publication number Publication date
US20130221318A1 (en) 2013-08-29
JP2014528656A (ja) 2014-10-27
SG11201400942YA (en) 2014-09-26
US9214627B2 (en) 2015-12-15
US9123888B2 (en) 2015-09-01
TWI470742B (zh) 2015-01-21
CN103858231A (zh) 2014-06-11
US20150221864A1 (en) 2015-08-06
US20140339494A1 (en) 2014-11-20
US8822974B2 (en) 2014-09-02
WO2013058917A1 (en) 2013-04-25
EP2769414B1 (en) 2016-12-07
US20130092894A1 (en) 2013-04-18
EP2769414A4 (en) 2015-07-01
JP6007255B2 (ja) 2016-10-12
EP2769414A1 (en) 2014-08-27
KR101501419B1 (ko) 2015-03-18
KR20140068150A (ko) 2014-06-05
CN103858231B (zh) 2016-10-12
US8536561B2 (en) 2013-09-17

Similar Documents

Publication Publication Date Title
TWI470742B (zh) 記憶體單元及記憶體單元陣列
TWI474442B (zh) 非揮發性記憶體單元之陣列及形成非揮發性記憶體單元之陣列之方法
US8772122B2 (en) Programmable metallization memory cell with layered solid electrolyte structure
JP4446891B2 (ja) 垂直積層ポア相変化メモリ
US9040948B2 (en) Nanoscale switching device
CN103811495A (zh) 三维存储器装置及其制造方法
US20120040496A1 (en) Programmable resistive memory cell with oxide layer
US9496495B2 (en) Memory cells and methods of forming memory cells
TWI531099B (zh) 半導體建構、記憶體單元、記憶體陣列及形成記憶體單元之方法
JP5417709B2 (ja) スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
CN103180950B (zh) 包括非易失性存储器单元的集成电路和形成非易失性存储器单元的方法
US9444042B2 (en) Memory cells and methods of forming memory cells
TW201407762A (zh) 側壁二極體驅動裝置及使用此種裝置的記憶體
US8766229B2 (en) Electronic memory device
JPWO2018123678A1 (ja) 抵抗変化素子と半導体装置および製造方法
WO2024098366A1 (en) A multi-stack three-dimensional phase-change memory and methods for making the same