KR100669312B1 - 수직 상승형 구멍의 상변화 메모리 - Google Patents

수직 상승형 구멍의 상변화 메모리 Download PDF

Info

Publication number
KR100669312B1
KR100669312B1 KR1020057010563A KR20057010563A KR100669312B1 KR 100669312 B1 KR100669312 B1 KR 100669312B1 KR 1020057010563 A KR1020057010563 A KR 1020057010563A KR 20057010563 A KR20057010563 A KR 20057010563A KR 100669312 B1 KR100669312 B1 KR 100669312B1
Authority
KR
South Korea
Prior art keywords
phase change
layer
change memory
lower electrode
hole
Prior art date
Application number
KR1020057010563A
Other languages
English (en)
Other versions
KR20050085526A (ko
Inventor
타일러 에이. 로우레이
Original Assignee
오보닉스, 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오보닉스, 아이엔씨. filed Critical 오보닉스, 아이엔씨.
Publication of KR20050085526A publication Critical patent/KR20050085526A/ko
Application granted granted Critical
Publication of KR100669312B1 publication Critical patent/KR100669312B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/13—Hollow or container type article [e.g., tube, vase, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Battery Electrode And Active Subsutance (AREA)
  • Inert Electrodes (AREA)

Abstract

상변화 메모리(10)에 대한 수직 상승형 구멍 구조는 구멍(46)내의 상변화 재료(18)와 접촉되는 구멍 아래의 하부 전극(24, 26)을 갖는 구멍(46)을 포함할 수도 있다. 하부 전극은 더 높은 저항인 하부 전극(24)과 더 높은 저항인 하부 전극(24) 하부의 더 낮은 저항인 하부 전극(26)으로 구성될 수도 있다. 그 결과, 상변화 재료(18)의 보다 균일한 가열은 일부 실시예에서 달성될 수 있으며 보다 나은 접촉이 일부 케이스에서 이루어질 수 있다.
상변화 메모리, 구멍, 하부 전극, 전자 메모리

Description

수직 상승형 구멍의 상변화 메모리{VERTICAL ELEVATED PORE PHASE CHANGE MEMORY}
본 발명은 일반적으로 전자 메모리에 관한 것으로 특히 상변화 재료를 사용하는 전자 메모리에 관한 것이다.
상변화 재료들은 적어도 2개의 상이한 상태를 나타낼 수 있다. 이 상태는 비정질 및 결정 상태라 칭할 수 있다. 이들 상태들 간의 전이는 선택적으로 개시될 수 있다. 상태들은 비정질 상태가 일반적으로 결정 상태보다 높은 저항율을 나타내기 때문에 구별될 수 있다. 비정질 상태는 보다 무질서한 원자 구조를 포함한다. 일반적으로 임의의 상변화 재료가 활용될 수도 있다. 그러나, 일부 실시예에서, 박막 칼코겐화물 합금 재료들이 특히 적합할 수도 있다.
상변화는 역으로 유도될 수도 있다. 따라서, 메모리는 비정질로부터 결정 상태로 변화될 수도 있고 온도 변화에 응답하여 이후 비정질 상태로 역변환되거나 또는 그 정반대일 수도 있다. 사실상, 각 메모리 셀은 더 높은 저항 상태와 더 낮은 저항 상태간에 역으로 변화하는, 프로그램가능한 저항으로서 생각될 수도 있다.
현존 상변화 메모리들은 상변화 재료의 비효과적인 가열을 경험할 수도 있다. 따라서, 상변화 재료를 가열하는 보다 나은 방법에 대한 필요성이 있다.
도 1은 본 발명의 일 실시예에 따라 상변화 메모리의 일부를 확대한 단면도이다.
도 2는 본 발명의 일 실시예에 따라 상변화 메모리를 이용한 시스템의 개략적인 도면이다.
도 1을 참조하면, 상변화 메모리(10)는 인접한 비트라인들(14)상의 인접한 셀들(12a, 12b)를 포함하는 복수의 상변화 메모리 셀들(12)을 포함할 수도 있다. 각 비트라인(14)은 베리어 재료(16) 상에 위치해 있다. 베리어 재료(16)는 본 발명의 일 실시예의 칼코겐화물 재료일 수도 있는 상변화 재료(18)의 상부상의 구멍(46)내에 연장될 수도 있다.
상변화 메모리 재료의 예들은 본 발명의 범위가 단지 이들에 국한되지 않는다고 할지라도, TexGeySbz(tellerium-germanium-antimony) 재료 또는 GeSbTe 합금의 클래스의 칼코겐화물 원소(들) 조합을 포함하지만, 이에 국한되지는 않는다. 대안적으로, 예를 들면, 빛, 열, 또는 전기 전류와 같은 에너지의 인가를 통해 변화될 수도 있는 다른 상변화 재료는 전기 특성(예를 들면, 저항, 캐패시턴스 등)이 사용될 수도 있다.
구멍(46)은 일 실시예에서 측벽 스페이서(22)에 의해 정의될 수도 있다. 구멍(46)과 측벽 스페이서(22)는 유전체 또는 절연 재료(20)로 형성된 개구에 의해 정의될 수도 있다. 재료(20)는 산화물, 질화물 또는 임의의 다른 절연 재료들일 수도 있다.
구멍(46) 하부에는 상대적으로 더 높은 저항인 하부 전극(24)과 상대적으로 더 낮은 저항인 하부 전극(26)을 포함하는 한 쌍의 하부 전극들이 형성된다. 더 높은 저항인 전극(24)는 상변화 재료(46)의 인접한 부분의 가열을 담당할 수도 있기 때문에 더 큰 수직 넓이를 가질 수도 있다. 더 낮은 저항인 전극 재료(26)는 더 높은 저항인 전극 재료(24)의 전체 폭을 효과적으로 가로지르는 전기 전류를 분배하는 기능을 한다.
전기 전류는 일 실시예에서 더 낮은 저항인 전극 재료(26)으로부터 수신되고 페데스털 라이너(pedestal liner) 도전체(30)을 통해 관통된다. 도전체(30)는 본 발명의 일실시예에서 컵 형상일 수도 있으며 페데스털 라이너를 둘러싼 절연체(28)로 채워질 수도 있다.
질화물층(32)은 페데스털 라이너 도전체(30)에의해 관통될 수도 있다. 질화물층(32)은 p+ 영역(38)을 포함하는 반도체 기판상에 형성된 절연층(35) 위에 위치될 수 있다.
p+ 영역(38)은 실리사이드 콘택 영역(34)에 인접할 수도 있다. p+ 영역(38)의 하부에는 n형 실리콘층(40)이 형성된다. n+ 영역(36)은 인접한 비트라인들(14) 사이에 위치할 수도 있다. n형 실리콘층(40)의 바로 아래에는 본 발명의 실시예에서의 p형 에피택셜(EPI) 실리콘층(42)과 P++형 실리콘 기판(44)이 형성된다.
상대적으로 더 높은 저항인 하부 전극(24)의 저항은 1-500mohm-cm일 수 있으며, 바람직하기로는 30-100mohm-cm 범위이다. 더 낮은 저항인 하부 전극(26)은 본 발명의 일 실시예에서 0.01-1.0mohm-cm의 저항을 가질 수 있으며, 바람직하기로는 0.05-0.15mohm-cm 범위이다. 전극들(24, 26)로서 사용될 수도 있는 저항 재료의 예로는 실리콘 질화물 및 탄탈륨 질화물을 포함한다.
도 2에 나타난 프로세서계 시스템은 2개의 예로서 범용 또는 디지털 신호 프로세서와 같은 프로세서(50)를 포함할 수도 있다. 프로세서(50)는 예를 들면, 버스(52)에 의해 메모리(10)에 결합될 수도 있다. 일부 실시예에서, 무선 인터페이스(54)가 제공될 수도 있다. 무선 인터페이스(54)는 2개의 예로서 제공되는, 송수신기 또는 안테나를 포함할 수도 있다.
본 발명이 제한된 수의 실시예들에 대해 기술되었지만,본 분야의 숙련된 자라면 이로부터 수많은 변형 및 변경을 이해할 수 있을 것이다. 첨부된 청구항들은 본 발명의 사상 및 범위내에서 부합되는 모든 변형 및 변경을 커버하는 것이다.

Claims (14)

  1. 상변화 메모리에 있어서,
    절연 재료;
    상기 절연 재료상의 상변화 재료; 및
    상기 상변화 재료에 결합되며, 저저항층 상의 고저항층을 포함하는 하부 전극- 상기 저저항층은 상기 고저항층보다 더 얇음 -
    을 포함하는 것을 특징으로 하는 상변화 메모리.
  2. 제1항에 있어서, 상기 고저항층은 상기 상변화 재료와 접촉하는 것을 특징으로 하는 상변화 메모리.
  3. 삭제
  4. 제1항에 있어서, 상기 저저항층과 접촉하는 컵 형상의 도전체를 포함하는 것을 특징으로 하는 상변화 메모리.
  5. 제4항에 있어서, 상기 상변화 재료층과 상기 하부 전극간의 절연체와, 상기 절연체내에 형성된 구멍(pore)를 포함하는 것을 특징으로 하는 상변화 메모리.
  6. 제1 층과 제2 층 -상기 제2 층은 상기 제1 층보다 더 높은 저항을 가지고, 상기 제1 층은 상기 제2층보다 얇음- 을 갖는 하부 전극을 형성하는 단계; 및
    상기 제2 층상에 상변화 재료를 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서, 상기 더 낮은 저항의 저항층을 도전체와 접촉시키는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제7항에 있어서, 상기 하부 전극상에 절연체를 형성하는 단계와 상기 절연체내에 구멍을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제8항에 있어서, 상기 하부 전극과 접촉하는 상기 구멍내에 상기 상변화 재료를 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  10. 제9항에 있어서, 상기 구멍보다 더 넓은 하부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 상변화 메모리에 있어서,
    구멍을 정의하는 절연층;
    상기 구멍내의 상변화 재료; 및
    상기 상변화 재료와 접촉하는 상기 구멍 하단의 하부 전극 -상기 하부 전극은 제1 층 및 제2 층을 포함하고, 상기 제1 층은 상기 상변화 재료와 접촉하며 상기 제2층보다 더 높은 저항을 가지고, 상기 제2층은 상기 제1층보다 얇음 -을 포함하는 것을 특징으로 하는 상변화 메모리.
  12. 삭제
  13. 제11항에 있어서, 상기 저저항층과 접촉하는 컵 형상의 도전체를 포함하는 것을 특징으로 하는 상변화 메모리.
  14. 제11항에 있어서, 상기 하부 전극은 상기 구멍보다 더 넓은 것을 특징으로 하는 상변화 메모리.
KR1020057010563A 2002-12-13 2003-04-28 수직 상승형 구멍의 상변화 메모리 KR100669312B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/319,179 US7049623B2 (en) 2002-12-13 2002-12-13 Vertical elevated pore phase change memory
US10/319,179 2002-12-13

Publications (2)

Publication Number Publication Date
KR20050085526A KR20050085526A (ko) 2005-08-29
KR100669312B1 true KR100669312B1 (ko) 2007-01-16

Family

ID=32506588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057010563A KR100669312B1 (ko) 2002-12-13 2003-04-28 수직 상승형 구멍의 상변화 메모리

Country Status (8)

Country Link
US (2) US7049623B2 (ko)
JP (1) JP4446891B2 (ko)
KR (1) KR100669312B1 (ko)
CN (1) CN1714461B (ko)
AU (1) AU2003225226A1 (ko)
MY (1) MY135245A (ko)
TW (1) TWI286750B (ko)
WO (1) WO2004055915A2 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60220245D1 (de) * 2002-01-17 2007-07-05 St Microelectronics Srl Integriertes Widerstandselement, Phasenwechsel Speicherelement mit solchem Widerstandselement, und Verfahren zu seiner Herstellung
US7115927B2 (en) 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
US7425735B2 (en) 2003-02-24 2008-09-16 Samsung Electronics Co., Ltd. Multi-layer phase-changeable memory devices
US7402851B2 (en) * 2003-02-24 2008-07-22 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
US7211819B2 (en) * 2003-08-04 2007-05-01 Intel Corporation Damascene phase change memory
US7943919B2 (en) * 2003-12-10 2011-05-17 International Business Machines Corporation Integrated circuit with upstanding stylus
KR100668824B1 (ko) * 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
KR100668823B1 (ko) * 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
KR100623181B1 (ko) * 2004-08-23 2006-09-19 삼성전자주식회사 상변화 메모리 장치 및 이의 제조 방법
KR100568543B1 (ko) * 2004-08-31 2006-04-07 삼성전자주식회사 작은 접점을 갖는 상변화 기억 소자의 제조방법
JP2006303294A (ja) * 2005-04-22 2006-11-02 Renesas Technology Corp 相変化型不揮発性メモリ及びその製造方法
US7408240B2 (en) * 2005-05-02 2008-08-05 Infineon Technologies Ag Memory device
US20060255328A1 (en) * 2005-05-12 2006-11-16 Dennison Charles H Using conductive oxidation for phase change memory electrodes
KR100650735B1 (ko) * 2005-05-26 2006-11-27 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR100687747B1 (ko) * 2005-07-29 2007-02-27 한국전자통신연구원 상변화 메모리소자 및 그 제조방법
KR100687750B1 (ko) * 2005-09-07 2007-02-27 한국전자통신연구원 안티몬과 셀레늄 금속합금을 이용한 상변화형 메모리소자및 그 제조방법
JP4860248B2 (ja) * 2005-11-26 2012-01-25 エルピーダメモリ株式会社 相変化メモリ装置および相変化メモリ装置の製造方法
JP4860249B2 (ja) * 2005-11-26 2012-01-25 エルピーダメモリ株式会社 相変化メモリ装置および相変化メモリ装置の製造方法
US8896045B2 (en) * 2006-04-19 2014-11-25 Infineon Technologies Ag Integrated circuit including sidewall spacer
KR100782482B1 (ko) * 2006-05-19 2007-12-05 삼성전자주식회사 ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
KR100722769B1 (ko) * 2006-05-19 2007-05-30 삼성전자주식회사 상변화 메모리 장치 및 이의 형성 방법
US7696077B2 (en) * 2006-07-14 2010-04-13 Micron Technology, Inc. Bottom electrode contacts for semiconductor devices and methods of forming same
JP4437299B2 (ja) 2006-08-25 2010-03-24 エルピーダメモリ株式会社 半導体装置及びその製造方法
US8003972B2 (en) 2006-08-30 2011-08-23 Micron Technology, Inc. Bottom electrode geometry for phase change memory
US7511984B2 (en) * 2006-08-30 2009-03-31 Micron Technology, Inc. Phase change memory
KR100810615B1 (ko) * 2006-09-20 2008-03-06 삼성전자주식회사 고온 상전이 패턴을 구비한 상전이 메모리소자 및 그제조방법
US7388771B2 (en) * 2006-10-24 2008-06-17 Macronix International Co., Ltd. Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states
US8067762B2 (en) 2006-11-16 2011-11-29 Macronix International Co., Ltd. Resistance random access memory structure for enhanced retention
US8426967B2 (en) * 2007-01-05 2013-04-23 International Business Machines Corporation Scaled-down phase change memory cell in recessed heater
US20080164453A1 (en) * 2007-01-07 2008-07-10 Breitwisch Matthew J Uniform critical dimension size pore for pcram application
KR101350979B1 (ko) * 2007-05-11 2014-01-14 삼성전자주식회사 저항성 메모리 소자 및 그 제조 방법
KR100911473B1 (ko) * 2007-06-18 2009-08-11 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US7863593B2 (en) * 2007-07-20 2011-01-04 Qimonda Ag Integrated circuit including force-filled resistivity changing material
US9018615B2 (en) * 2007-08-03 2015-04-28 Macronix International Co., Ltd. Resistor random access memory structure having a defined small area of electrical contact
US7760546B2 (en) * 2008-02-28 2010-07-20 Qimonda North America Corp. Integrated circuit including an electrode having an outer portion with greater resistivity
JP2009206418A (ja) * 2008-02-29 2009-09-10 Elpida Memory Inc 不揮発性メモリ装置及びその製造方法
JP2009212202A (ja) * 2008-03-03 2009-09-17 Elpida Memory Inc 相変化メモリ装置およびその製造方法
US7848139B2 (en) * 2008-09-18 2010-12-07 Seagate Technology Llc Memory device structures including phase-change storage cells
KR20100084215A (ko) * 2009-01-16 2010-07-26 삼성전자주식회사 베리어 보호막이 있는 실리사이드 하부전극을 갖는 상변화 메모리 소자 및 형성 방법
WO2011146913A2 (en) * 2010-05-21 2011-11-24 Advanced Technology Materials, Inc. Germanium antimony telluride materials and devices incorporating same
US8574954B2 (en) 2010-08-31 2013-11-05 Micron Technology, Inc. Phase change memory structures and methods
US9640757B2 (en) 2012-10-30 2017-05-02 Entegris, Inc. Double self-aligned phase change memory device structure
US9112148B2 (en) * 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9741930B2 (en) 2015-03-27 2017-08-22 Intel Corporation Materials and components in phase change memory devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534711A (en) * 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5414271A (en) * 1991-01-18 1995-05-09 Energy Conversion Devices, Inc. Electrically erasable memory elements having improved set resistance stability
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US6653733B1 (en) * 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US7173317B1 (en) * 1998-11-09 2007-02-06 Micron Technology, Inc. Electrical and thermal contact for use in semiconductor devices
US6339544B1 (en) * 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6545287B2 (en) * 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6566700B2 (en) * 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6791102B2 (en) * 2002-12-13 2004-09-14 Intel Corporation Phase change memory

Also Published As

Publication number Publication date
JP4446891B2 (ja) 2010-04-07
US20060054878A1 (en) 2006-03-16
AU2003225226A1 (en) 2004-07-09
TW200410245A (en) 2004-06-16
MY135245A (en) 2008-03-31
CN1714461B (zh) 2010-12-08
WO2004055915A3 (en) 2004-08-26
TWI286750B (en) 2007-09-11
US20040115372A1 (en) 2004-06-17
CN1714461A (zh) 2005-12-28
WO2004055915A2 (en) 2004-07-01
US7049623B2 (en) 2006-05-23
KR20050085526A (ko) 2005-08-29
JP2006510219A (ja) 2006-03-23
US7364937B2 (en) 2008-04-29

Similar Documents

Publication Publication Date Title
KR100669312B1 (ko) 수직 상승형 구멍의 상변화 메모리
US8377741B2 (en) Self-heating phase change memory cell architecture
KR101067969B1 (ko) 자체 정렬 상변화 재료층을 이용한 상변화 메모리 소자와 그 제조 및 이용 방법
US7381611B2 (en) Multilayered phase change memory
US9159915B2 (en) Phase change memory with threshold switch select device
US7161167B2 (en) Lateral phase change memory
US6992365B2 (en) Reducing leakage currents in memories with phase-change material
KR101051520B1 (ko) 저 전력 소비 상 변화 메모리 및 그 형성 방법
US20040113183A1 (en) Isolating phase change memory devices
US8476612B2 (en) Method for forming a lateral phase change memory element
US8030734B2 (en) Forming phase change memories with a breakdown layer sandwiched by phase change memory material
US20130285002A1 (en) Phase Change Memory Cells And Methods Of Forming Phase Change Memory Cells
KR102407658B1 (ko) 트랜지스터 및 트랜지스터를 형성하는 방법
US9343676B2 (en) Heating phase change material
US20060098524A1 (en) Forming planarized semiconductor structures
US20140377929A1 (en) Resistive memory with a stabilizer
US10559531B2 (en) Integrated circuit structures comprising conductive vias and methods of forming conductive vias
EP1710850B1 (en) Lateral phase change memory
US7271403B2 (en) Isolating phase change memory devices
US20110079763A1 (en) Phase change devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181221

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 14