JP4155735B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4155735B2 JP4155735B2 JP2001394618A JP2001394618A JP4155735B2 JP 4155735 B2 JP4155735 B2 JP 4155735B2 JP 2001394618 A JP2001394618 A JP 2001394618A JP 2001394618 A JP2001394618 A JP 2001394618A JP 4155735 B2 JP4155735 B2 JP 4155735B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- manufacturing
- forming
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 80
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 238000000034 method Methods 0.000 claims description 61
- 239000011229 interlayer Substances 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 50
- 238000005530 etching Methods 0.000 claims description 45
- 239000010410 layer Substances 0.000 claims description 26
- 238000004140 cleaning Methods 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 238000004381 surface treatment Methods 0.000 claims description 9
- 238000005108 dry cleaning Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000356 contaminant Substances 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- 238000003860 storage Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 239000011800 void material Substances 0.000 description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子の製造方法にかかり、より詳細には、コンタクトパッドを有する半導体素子の製造方法に関するものである。
【０００２】
【従来の技術】
半導体素子の集積度の増加に従って、配線の幅及びそれらの間隔が減少しつつある。これに従って、配線間の所定領域を突き抜けるコンタクトホールを形成するための写真工程を実施する際に、整列余裕度を増加させるために、自己整列コンタクト技術が提案されている。また、高集積半導体素子の場合、下部導電膜及び上部導電膜の間にコンタクトパッドを介在させることによって、各コンタクトホールのアスペクト比を減少させる技術が幅広く使用されている。
【０００３】
図１乃至図５は自己整列コンタクトホールの内部にコンタクトパッドを形成する従来の半導体素子の製造方法を説明するための断面図である。
【０００４】
図１を参照すると、半導体基板１の上に並行した複数の絶縁されたゲートパターン８を形成する。各ゲートパターン８はゲート絶縁膜３によって、半導体基板１から絶縁される。また、各ゲートパターン８は順次に積層されたゲート電極５及びキャッピング絶縁膜パターン７を含む。ゲートパターン８の側壁にスペーサ９を形成する。
【０００５】
図２を参照すると、スペーサ９が形成された半導体基板（結果物）上の全面にコンフォーマルな（下地形状に従った）エッチング阻止膜１１及び平坦化された第１層間絶縁膜１３を順次に形成する。エッチング阻止膜１１は第１層間絶縁膜１３に対してエッチング選択比を有する物質膜で形成する。例えば、エッチング阻止膜１１はシリコン窒化膜で形成し、第１層間絶縁膜１３はシリコン酸化膜で形成する。
【０００６】
第１層間絶縁膜１３の上にハードマスク膜を形成する。ハードマスク膜は第１層間絶縁膜１３及びエッチング阻止膜１１に対してエッチング選択比を有する物質膜、例えば、ポリシリコン膜で形成する。ハードマスク膜をパターニングして、第１層間絶縁膜１３の所定領域を露出させるハードマスク１５を形成する。ハードマスク１５は後続工程で形成されるコンタクトホールの位置を限定する。
【０００７】
図３を参照すると、ハードマスク１５をエッチングマスクとして使用して、露出された第１層間絶縁膜１３及びその下のエッチング阻止膜１１を順次にエッチングして、ゲートパターン８の間の半導体基板１を露出させる自己整列コンタクトホール１７を形成する。
【０００８】
この時、露出された半導体基板１の表面にエッチング損傷が加えられる。このようなエッチング損傷は、後続工程で形成されるコンタクトパッドと露出された半導体基板１との間のコンタクト抵抗特性を低下させる。従って、自己整列コンタクトホール１７が形成された半導体基板（結果物）に事前洗浄工程（ｐｒｅ−ｃｌｅａｎｉｎｇ ｐｒｏｃｅｓｓ）を適用して、エッチング損傷層を除去する。
【０００９】
事前洗浄工程は乾式洗浄工程及び湿式洗浄工程を順次に実施することによってなされる。この時、湿式洗浄工程は、自己整列コンタクトホール１７によって露出された半導体基板１の上に残存する自然酸化膜（ｎａｔｉｖｅ ｏｘｉｄｅ ｌａｙｅｒ）を除去するために、酸化膜エッチング溶液を使用して実施する。従って、事前洗浄工程が完了されると、図３に示すように、ハードマスク１５の端部の下にアンダーカット領域１９が形成される。
【００１０】
図４を参照すると、事前洗浄工程が完了された後、半導体基板上の全面に自己整列コンタクトホール１７を充填するドーピングされたポリシリコン膜２１を形成する。この時、図４に示すように、自己整列コンタクトホール１４の内部のドーピングされたポリシリコン膜２１の内部にボイド２３が形成され得る。ボイド２３はアンダーカット領域１９によって形成される。
【００１１】
図５を参照すると、キャッピング絶縁膜パターン７が露出される時まで、ドーピングされたポリシリコン膜２１、ハードマスク１５及び第１層間絶縁膜１３を平坦化して、自己整列コンタクトホール１７の内部にコンタクトパッド２１ａを形成する。ここで、コンタクトパッド２１ａの中心部に、ボイド２３によってリセスされた（凹んだ）領域が形成される。
【００１２】
次に、コンタクトパッド２１ａが形成された後、半導体基板上の全面に第２層間絶縁膜２５を形成する。第２層間絶縁膜２５をパターニングして、コンタクトパッド２１ａを露出させる開口部２７、即ち、ビットラインコンタクトホール又はストレージノードコンタクトホールを形成する。この時、図５に示すように、第２層間絶縁膜２５を過度にエッチングしても、リセスされた領域の内部の第２層間絶縁膜２５ａは容易に除去されない。従って、コンタクトパッド２１ａの露出面積は減少されて、コンタクトパッド２１ａ及び後続工程で開口部の内部に形成される導電膜の間のコンタクト抵抗が増加してしまう。
【００１３】
【発明が解決しようとする課題】
本発明は、自己整列コンタクトホールを充填する導電膜の内部にボイドが形成されることを防止できる半導体素子の製造方法を提供することを目的とする。
【００１４】
さらに、本発明は、自己整列コンタクトホールの内部に形成されるコンタクトパッドの表面にリセスされた領域が形成されることを防止できる半導体素子の製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
前述の目的を達成するために、本発明はコンタクトパッドを有する半導体素子の製造方法を提供する。本発明の特徴は、自己整列コンタクトホールの内部にコンフォーマルな第１導電膜を形成した後、第１導電膜を異方性エッチングして、第１導電膜の側壁プロファイルをプラスの傾斜（ｐｏｓｉｔｉｖｅ ｓｌｏｐｅ）を有する側壁プロファイルに変換することである。これに従って、第１導電膜が異方性エッチングされた後、半導体基板上の全面に第２導電膜を形成する場合、自己整列コンタクトホールの内部にボイドが形成されることを防止できる。
【００１６】
本発明は半導体基板の上に複数の絶縁された配線パターンを形成し、配線パターンを有する半導体基板の全面に下部層間絶縁膜を形成することを含む。下部層間絶縁膜を形成する前に、コンフォーマルなエッチング阻止膜を形成することもできる。下部層間絶縁膜の上に自己整列コンタクトホールを限定するハードマスクを形成する。
【００１７】
ハードマスクをエッチングマスクとして使用して、下部層間絶縁膜をエッチングして、配線パターンの間の半導体基板を露出させる自己整列コンタクトホールを形成する。露出された半導体基板に表面処理工程を適用して、露出された半導体基板の表面に形成されたエッチング損傷層を除去する。この時、表面処理工程は自己整列コンタクトホールによって露出された下部層間絶縁膜の側壁を等方性エッチングする。従って、ハードマスクの端部の下にアンダーカット領域が形成される。
【００１８】
アンダーカット領域が形成された後、半導体基板上の全面にコンフォーマルな第１導電膜を形成する。ここで、自己整列コンタクトホールの内部の第１導電膜の側壁は突出部を含む。このような突出部はアンダーカット領域によって形成される。
【００１９】
第１導電膜を異方性エッチングして突出部を除去する。これによって、自己整列コンタクトホールの内部の第１導電膜はプラスの傾斜を有する側壁プロファイルを有する。
【００２０】
第１導電膜が異方性エッチングされた後、半導体基板上の全面に自己整列コンタクトホールを充填する第２導電膜を形成する。第２導電膜は、自己整列コンタクトホールの内部をボイドなしに完全に充填する。これは第１導電膜を異方性エッチングする工程によって、自己整列コンタクトホールの内部の第１導電膜の側壁がプラスの傾斜を有するためである。
【００２１】
続いて、第２導電膜、第１導電膜、ハードマスク及び下部層間絶縁膜を連続的に平坦化して、配線パターンの上部面を露出させる。これによって、自己整列コンタクトホールの内部に平らな上部面を有し、その内部にボイドがないコンタクトパッドが形成される。
【００２２】
【発明の実施の形態】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。しかし、説明される実施形態に限られなく、他の形態に具体化することもできる。説明される実施形態は開示された内容が完全になるように、そして、当業者に本発明の思想が十分伝達されるようにするために提供されるものである。図において、層及び領域の厚さは、明確性のために誇張される。また、層が他の層又は基板の“上”にあるというのは、他の層又は基板の上に直接形成されることもでき、又は、それらの間の第３層に介在されることもできる。明細書において、同一の参照番号は同一の構成要素を示す。
【００２３】
図６乃至図１２は本発明の望ましい実施形態によるＤＲＡＭの製造方法を説明するための断面図である。
【００２４】
図６を参照すると、シリコン基板のような半導体基板５１の所定領域に素子分離膜５３を形成して活性領域を限定する。素子分離膜５３は通常の素子分離工程、例えば、ＬＯＣＯＳ（ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）工程又はトレンチ素子分離工程を使用して形成する。素子分離膜５３を含む半導体基板の全面にゲート絶縁膜５５を形成する。
【００２５】
ゲート絶縁膜５５は列酸化膜のような絶縁体膜で形成する。ゲート絶縁膜５５が形成された後、半導体基板上の全面に導電膜及びキャッピング絶縁膜を順次に形成する。導電膜はドーピングされたポリシリコン膜又は金属ポリサイド膜で形成し、キャッピング絶縁膜は層間絶縁膜として幅広く使用されるシリコン酸化膜に対してエッチング選択比を有する絶縁膜を含むことが望ましい。例えば、キャッピング絶縁膜はシリコン窒化膜で形成することが望ましい。
【００２６】
キャッピング絶縁膜及び導電膜を連続的にパターニングして、活性領域及び素子分離膜の上部を横切る複数の絶縁された配線パターン６０を形成する。各配線パターン６０は順次に積層された導電膜パターン５７及びキャッピング絶縁膜パターン５９を含む。ここで、各導電膜パターン５７はワード線に該当する。従って、各配線パターン６０はＤＲＡＭのワード線パターンに該当する。
【００２７】
配線パターン６０及び素子分離膜５３をイオン注入マスクとして使用して、半導体基板５１に不純物イオンを注入して、配線パターン６０の間の半導体基板５１に低濃度不純物領域６１ｓ，６１ｄを形成する。この時、不純物イオンの導電型は半導体基板５１の導電型と異なる。また、不純物イオンの注入は、１×１０12ａｔｏｍｓ／ｃｍ2乃至１×１０14ａｔｏｍｓ／ｃｍ2のドーズ量で行うことが望ましい。
【００２８】
各活性領域は、図６に示すように、１対のワード線パターン６０によって、３つの部分に分けられる。従って、各活性領域に３つの低濃度不純物領域６１ｓ，６１ｄが形成される。ここで、各活性領域の中心部に形成された低濃度不純物領域６１ｄは共通ドレイン領域に該当し、共通ドレイン領域の両側に形成された２つの低濃度不純物領域６１ｓはソース領域に該当する。続いて、各配線パターン６０の側壁にスペーサ６３を形成する。スペーサ６３はキャッピング絶縁膜と同一の物質膜で形成することが望ましい。
【００２９】
図７を参照すると、スペーサ６３が形成された半導体基板上の全面にコンフォーマルなエッチング阻止膜６５を形成する。エッチング阻止膜６５は層間絶縁膜として幅広く使用されるシリコン酸化膜に対してエッチング選択比を有する絶縁膜、例えば、シリコン窒化膜で形成することが望ましい。
【００３０】
エッチング阻止膜６５の上に下部層間絶縁膜６７を形成する。下部層間絶縁膜６７は平坦化されたシリコン酸化膜で形成することが望ましい。下部層間絶縁膜６７の上にハードマスク層を形成する。
【００３１】
ハードマスク層はエッチング阻止膜６５及び下部層間絶縁膜６７に対してエッチング選択比を有する物質膜で形成することが望ましい。詳細には、ハードマスク層はシリコン膜、望ましくは、ポリシリコン膜で形成する。ハードマスク層をパターニングして、下部層間絶縁膜６７の所定領域を露出させるハードマスク６９を形成する。
【００３２】
図８を参照すると、ハードマスク６９をエッチングマスクとして使用して露出された下部層間絶縁膜６７をエッチングして、配線パターン６０の間のエッチング阻止膜６５を露出させる。
【００３３】
続いて、ハードマスク６９をエッチングマスクとして使用して露出されたエッチング阻止膜６５をエッチングして、共通ドレイン領域６１ｄ及びソース領域６１ｓを露出させる自己整列コンタクトホール７１を形成する。この時、自己整列コンタクトホール７１によって、露出された共通ドレイン領域６１ｄ及びソース領域６１ｓの表面にエッチング損傷層が形成される。このようなエッチング損傷層はコンタクト抵抗を増加させるので、必ず除去する。従って、露出された共通ドレイン領域６１ｄ及びソース領域６１ｓの表面に表面処理工程を適用する。表面処理工程は乾式洗浄工程及び湿式洗浄工程を含む。
【００３４】
乾式洗浄工程は、工程ガスとしてフッ素を含有するガスと基板バイアスとして２００Ｗａｔｔ以下の低電力を使用して実施する。この時、フッ素を含有するガスはＣＦ4ガスが望ましく、酸素ガス及びアルゴンガスをさらに使用する。他の方法として、乾式洗浄工程は、基板バイアスなしに、エッチングガスとしてＣＦ4ガス及び酸素ガスを使用して実施することもできる。
【００３５】
乾式洗浄工程を実施した後、湿式洗浄工程を実施する。湿式洗浄工程は、水酸化アンモニウム（ａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ：ＮＨ4ＯＨ）、過酸化水素（ｈｙｄｒｏｇｅｎ ｐｅｒｏｘｉｄｅ：Ｈ2Ｏ2）及び脱イオン水（ｄｅ−ｉｏｎｉｚｅｄ ｗａｔｅｒ：ＤＩ ｗａｔｅｒ）の混合溶液を使用して、共通ドレイン領域６１ｄ及びソース領域６１ｓの表面に存在する汚染物質を除去する工程と、フッ酸のような酸化膜エッチング溶液を使用して、混合溶液を使用して汚染物質を除去する間に生成された自然酸化膜を除去する工程を含む。自然酸化膜は混合溶液内の過酸化水素によって生成される。
【００３６】
この時、自己整列コンタクトホール７１によって露出された下部層間絶縁膜６７の側壁が等方性エッチングされる。これによって、図８に示すように、ハードマスク６９の端部の下にアンダーカット領域７３が形成される。
【００３７】
図９を参照すると、表面処理工程が完了された後、半導体基板上の全面に第１導電膜７５をコンフォーマルに形成する。これによって、図９に示すように、自己整列コンタクトホール７１の上部側壁に突出部７７が形成される。このような突出部７７はアンダーカット領域７３によって形成される。第１導電膜７５はＬＰＣＶＤ（ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）工程を使用して、ドーピングされたポリシリコン膜で形成することが望ましい。
【００３８】
図１０を参照すると、第１導電膜７５を異方性エッチングして、オーバーハングしている突出部７７を除去する。これによって、図１０に示すように、自己整列コンタクトホール７１の内部の第１導電膜７５の側壁プロファイルは、オーバーハングしなくなり、プラスの傾斜を有するようになる。ここで、プラスの傾斜とは、側壁プロファイルの接線が全て同一方向となる傾斜をいう。
【００３９】
第１導電膜７５を異方性エッチングする工程は、塩素ガス、酸素ガス及びＨＢｒガスを使用して実施する。結果的に、変形された第１導電膜７５ａが形成される。第１導電膜７５を異方性エッチングする間、ハードマスク６９がさらにエッチングされることもできる。変形された第１導電膜７５ａが形成された後、半導体基板上の全面に第２導電膜７９を形成する。第２導電膜７９は第１導電膜７５と同一の物質膜で形成することが望ましい。
【００４０】
また、第２導電膜７９は変形された第１導電膜７５ａによって囲まれた自己整列コンタクトホールが完全に充填されるように厚く形成する。この時、自己整列コンタクトホール７１の内部の第２導電膜７９の内部にボイドが形成されることを防止できる。これは変形された第１導電膜７５ａの側壁プロファイルがプラスの傾斜を有するためである。
【００４１】
図１１を参照すると、配線パターン６０の上部面が露出される時まで、第２導電膜７９、変形された第１導電膜７５ａ、ハードマスク６９及び下部層間絶縁膜６７を連続的に平坦化して、自己整列コンタクトホール７１の内部にコンタクトパッド８１ｓ，８１ｄを形成する。ここで、共通ドレイン領域６１ｄの上に形成されるコンタクトパッド８１ｄはビット線コンタクトパッドに該当し、ソース領域６１ｓの上に形成されるコンタクトパッド８１ｓはストレージノードコンタクトパッドに該当する。
【００４２】
コンタクトパッド８１ｓ，８１ｄは全部、図１１に示すように、従来技術と違って、平らな上部面を有する。一方、平坦化工程は、化学機械的研磨工程、エッチバック工程又はこれらの組合を使用して実施できる。
【００４３】
図１２を参照すると、コンタクトパッド８１ｓ，８１ｄが形成された後、半導体基板上の全面に第１上部層間絶縁膜８３を形成する。第１上部層間絶縁膜８３をパターニングして、ビットラインコンタクトパッド８１ｄを露出させるビットラインコンタクトホール（図示しない）を形成する。第１上部層間絶縁膜８３の上にビットラインコンタクトホールを覆うビットライン（図示しない）を形成する。
【００４４】
続いて、ビットラインが形成された後、半導体基板上の全面に第２上部層間絶縁膜８５を形成する。第１及び第２上部層間絶縁膜８３，８５は上部層間絶縁膜８６を構成する。上部層間絶縁膜８６をパターニングして、ストレージノードコンタクトパッド８１ｓを露出させるストレージノードコンタクトホール８７を形成する。ここで、図１２に示すように、ストレージノードコンタクトホール８７を形成した後、露出されたストレージノードコンタクトパッド８１ｓの表面には上部層間絶縁膜の残余物が存在しない。これは、コンタクトパッド８１ｄ，８１ｓが、従来技術と違って平らな上部面を有するためである。次に、図示しないが、通常の方法によって、ストレージノードコンタクトホール８７を充填するストレージノードを形成する。
【００４５】
【発明の効果】
前述したように本発明によると、自己整列コンタクトホールを充填するコンタクトパッドの内部にボイドが形成されることを防止できる。これによって、コンタクト抵抗の増加を防止し、これを改善できる。
【図面の簡単な説明】
【図１】 従来の半導体素子の製造方法を説明するための断面図である。
【図２】 図１に続く半導体素子の製造方法を説明するための断面図である。
【図３】 図２に続く半導体素子の製造方法を説明するための断面図である。
【図４】 図３に続く半導体素子の製造方法を説明するための断面図である。
【図５】 図４に続く半導体素子の製造方法を説明するための断面図である。
【図６】 本発明による半導体素子の製造方法を説明するための断面図である。
【図７】 図６に続く半導体素子の製造方法を説明するための断面図である。
【図８】 図７に続く半導体素子の製造方法を説明するための断面図である。
【図９】 図８に続く半導体素子の製造方法を説明するための断面図である。
【図１０】 図９に続く半導体素子の製造方法を説明するための断面図である。
【図１１】 図１０に続く半導体素子の製造方法を説明するための断面図である。
【図１２】 図１１に続く半導体素子の製造方法を説明するための断面図である。
【符号の説明】
１…半導体基板、
３…ゲート絶縁膜、
５…ゲート電極、
７…キャッピング絶縁膜パターン、
８…ゲートパターン、
９…スペーサ、
１１…エッチング阻止膜、
１３…層間絶縁膜、
１４…自己整列コンタクトホール、
１５…ハードマスク、
１７…自己整列コンタクトホール、
１９…アンダーカット領域、
２１ａ…コンタクトパッド、
２１…ポリシリコン膜、
２３…ボイド、
２５、２５ａ…層間絶縁膜、
５１…半導体基板、
５３…素子分離膜、
５５…ゲート絶縁膜、
５７…導電膜パターン、
５９…キャッピング絶縁膜パターン、
６０…配線パターン、
６１ｓ…ソース領域、
６１ｄ…共通ドレイン領域、
６３…スペーサ、
６５…エッチング阻止膜、
６７…下部層間絶縁膜、
６９…ハードマスク、
７１…自己整列コンタクトホール、
７３…アンダーカット領域、
７５、７５ａ…第１導電膜、
７７…突出部、
７９…第２導電膜、
８１ｓ…ストレージノードコンタクトパッド、
８１ｄ…ビットラインコンタクトパッド、
８３…第１上部層間絶縁膜、
８５…第２上部層間絶縁膜、
８６…上部層間絶縁膜、
８７…ストレージノードコンタクトホール。
【発明の属する技術分野】
本発明は半導体素子の製造方法にかかり、より詳細には、コンタクトパッドを有する半導体素子の製造方法に関するものである。
【０００２】
【従来の技術】
半導体素子の集積度の増加に従って、配線の幅及びそれらの間隔が減少しつつある。これに従って、配線間の所定領域を突き抜けるコンタクトホールを形成するための写真工程を実施する際に、整列余裕度を増加させるために、自己整列コンタクト技術が提案されている。また、高集積半導体素子の場合、下部導電膜及び上部導電膜の間にコンタクトパッドを介在させることによって、各コンタクトホールのアスペクト比を減少させる技術が幅広く使用されている。
【０００３】
図１乃至図５は自己整列コンタクトホールの内部にコンタクトパッドを形成する従来の半導体素子の製造方法を説明するための断面図である。
【０００４】
図１を参照すると、半導体基板１の上に並行した複数の絶縁されたゲートパターン８を形成する。各ゲートパターン８はゲート絶縁膜３によって、半導体基板１から絶縁される。また、各ゲートパターン８は順次に積層されたゲート電極５及びキャッピング絶縁膜パターン７を含む。ゲートパターン８の側壁にスペーサ９を形成する。
【０００５】
図２を参照すると、スペーサ９が形成された半導体基板（結果物）上の全面にコンフォーマルな（下地形状に従った）エッチング阻止膜１１及び平坦化された第１層間絶縁膜１３を順次に形成する。エッチング阻止膜１１は第１層間絶縁膜１３に対してエッチング選択比を有する物質膜で形成する。例えば、エッチング阻止膜１１はシリコン窒化膜で形成し、第１層間絶縁膜１３はシリコン酸化膜で形成する。
【０００６】
第１層間絶縁膜１３の上にハードマスク膜を形成する。ハードマスク膜は第１層間絶縁膜１３及びエッチング阻止膜１１に対してエッチング選択比を有する物質膜、例えば、ポリシリコン膜で形成する。ハードマスク膜をパターニングして、第１層間絶縁膜１３の所定領域を露出させるハードマスク１５を形成する。ハードマスク１５は後続工程で形成されるコンタクトホールの位置を限定する。
【０００７】
図３を参照すると、ハードマスク１５をエッチングマスクとして使用して、露出された第１層間絶縁膜１３及びその下のエッチング阻止膜１１を順次にエッチングして、ゲートパターン８の間の半導体基板１を露出させる自己整列コンタクトホール１７を形成する。
【０００８】
この時、露出された半導体基板１の表面にエッチング損傷が加えられる。このようなエッチング損傷は、後続工程で形成されるコンタクトパッドと露出された半導体基板１との間のコンタクト抵抗特性を低下させる。従って、自己整列コンタクトホール１７が形成された半導体基板（結果物）に事前洗浄工程（ｐｒｅ−ｃｌｅａｎｉｎｇ ｐｒｏｃｅｓｓ）を適用して、エッチング損傷層を除去する。
【０００９】
事前洗浄工程は乾式洗浄工程及び湿式洗浄工程を順次に実施することによってなされる。この時、湿式洗浄工程は、自己整列コンタクトホール１７によって露出された半導体基板１の上に残存する自然酸化膜（ｎａｔｉｖｅ ｏｘｉｄｅ ｌａｙｅｒ）を除去するために、酸化膜エッチング溶液を使用して実施する。従って、事前洗浄工程が完了されると、図３に示すように、ハードマスク１５の端部の下にアンダーカット領域１９が形成される。
【００１０】
図４を参照すると、事前洗浄工程が完了された後、半導体基板上の全面に自己整列コンタクトホール１７を充填するドーピングされたポリシリコン膜２１を形成する。この時、図４に示すように、自己整列コンタクトホール１４の内部のドーピングされたポリシリコン膜２１の内部にボイド２３が形成され得る。ボイド２３はアンダーカット領域１９によって形成される。
【００１１】
図５を参照すると、キャッピング絶縁膜パターン７が露出される時まで、ドーピングされたポリシリコン膜２１、ハードマスク１５及び第１層間絶縁膜１３を平坦化して、自己整列コンタクトホール１７の内部にコンタクトパッド２１ａを形成する。ここで、コンタクトパッド２１ａの中心部に、ボイド２３によってリセスされた（凹んだ）領域が形成される。
【００１２】
次に、コンタクトパッド２１ａが形成された後、半導体基板上の全面に第２層間絶縁膜２５を形成する。第２層間絶縁膜２５をパターニングして、コンタクトパッド２１ａを露出させる開口部２７、即ち、ビットラインコンタクトホール又はストレージノードコンタクトホールを形成する。この時、図５に示すように、第２層間絶縁膜２５を過度にエッチングしても、リセスされた領域の内部の第２層間絶縁膜２５ａは容易に除去されない。従って、コンタクトパッド２１ａの露出面積は減少されて、コンタクトパッド２１ａ及び後続工程で開口部の内部に形成される導電膜の間のコンタクト抵抗が増加してしまう。
【００１３】
【発明が解決しようとする課題】
本発明は、自己整列コンタクトホールを充填する導電膜の内部にボイドが形成されることを防止できる半導体素子の製造方法を提供することを目的とする。
【００１４】
さらに、本発明は、自己整列コンタクトホールの内部に形成されるコンタクトパッドの表面にリセスされた領域が形成されることを防止できる半導体素子の製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
前述の目的を達成するために、本発明はコンタクトパッドを有する半導体素子の製造方法を提供する。本発明の特徴は、自己整列コンタクトホールの内部にコンフォーマルな第１導電膜を形成した後、第１導電膜を異方性エッチングして、第１導電膜の側壁プロファイルをプラスの傾斜（ｐｏｓｉｔｉｖｅ ｓｌｏｐｅ）を有する側壁プロファイルに変換することである。これに従って、第１導電膜が異方性エッチングされた後、半導体基板上の全面に第２導電膜を形成する場合、自己整列コンタクトホールの内部にボイドが形成されることを防止できる。
【００１６】
本発明は半導体基板の上に複数の絶縁された配線パターンを形成し、配線パターンを有する半導体基板の全面に下部層間絶縁膜を形成することを含む。下部層間絶縁膜を形成する前に、コンフォーマルなエッチング阻止膜を形成することもできる。下部層間絶縁膜の上に自己整列コンタクトホールを限定するハードマスクを形成する。
【００１７】
ハードマスクをエッチングマスクとして使用して、下部層間絶縁膜をエッチングして、配線パターンの間の半導体基板を露出させる自己整列コンタクトホールを形成する。露出された半導体基板に表面処理工程を適用して、露出された半導体基板の表面に形成されたエッチング損傷層を除去する。この時、表面処理工程は自己整列コンタクトホールによって露出された下部層間絶縁膜の側壁を等方性エッチングする。従って、ハードマスクの端部の下にアンダーカット領域が形成される。
【００１８】
アンダーカット領域が形成された後、半導体基板上の全面にコンフォーマルな第１導電膜を形成する。ここで、自己整列コンタクトホールの内部の第１導電膜の側壁は突出部を含む。このような突出部はアンダーカット領域によって形成される。
【００１９】
第１導電膜を異方性エッチングして突出部を除去する。これによって、自己整列コンタクトホールの内部の第１導電膜はプラスの傾斜を有する側壁プロファイルを有する。
【００２０】
第１導電膜が異方性エッチングされた後、半導体基板上の全面に自己整列コンタクトホールを充填する第２導電膜を形成する。第２導電膜は、自己整列コンタクトホールの内部をボイドなしに完全に充填する。これは第１導電膜を異方性エッチングする工程によって、自己整列コンタクトホールの内部の第１導電膜の側壁がプラスの傾斜を有するためである。
【００２１】
続いて、第２導電膜、第１導電膜、ハードマスク及び下部層間絶縁膜を連続的に平坦化して、配線パターンの上部面を露出させる。これによって、自己整列コンタクトホールの内部に平らな上部面を有し、その内部にボイドがないコンタクトパッドが形成される。
【００２２】
【発明の実施の形態】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。しかし、説明される実施形態に限られなく、他の形態に具体化することもできる。説明される実施形態は開示された内容が完全になるように、そして、当業者に本発明の思想が十分伝達されるようにするために提供されるものである。図において、層及び領域の厚さは、明確性のために誇張される。また、層が他の層又は基板の“上”にあるというのは、他の層又は基板の上に直接形成されることもでき、又は、それらの間の第３層に介在されることもできる。明細書において、同一の参照番号は同一の構成要素を示す。
【００２３】
図６乃至図１２は本発明の望ましい実施形態によるＤＲＡＭの製造方法を説明するための断面図である。
【００２４】
図６を参照すると、シリコン基板のような半導体基板５１の所定領域に素子分離膜５３を形成して活性領域を限定する。素子分離膜５３は通常の素子分離工程、例えば、ＬＯＣＯＳ（ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）工程又はトレンチ素子分離工程を使用して形成する。素子分離膜５３を含む半導体基板の全面にゲート絶縁膜５５を形成する。
【００２５】
ゲート絶縁膜５５は列酸化膜のような絶縁体膜で形成する。ゲート絶縁膜５５が形成された後、半導体基板上の全面に導電膜及びキャッピング絶縁膜を順次に形成する。導電膜はドーピングされたポリシリコン膜又は金属ポリサイド膜で形成し、キャッピング絶縁膜は層間絶縁膜として幅広く使用されるシリコン酸化膜に対してエッチング選択比を有する絶縁膜を含むことが望ましい。例えば、キャッピング絶縁膜はシリコン窒化膜で形成することが望ましい。
【００２６】
キャッピング絶縁膜及び導電膜を連続的にパターニングして、活性領域及び素子分離膜の上部を横切る複数の絶縁された配線パターン６０を形成する。各配線パターン６０は順次に積層された導電膜パターン５７及びキャッピング絶縁膜パターン５９を含む。ここで、各導電膜パターン５７はワード線に該当する。従って、各配線パターン６０はＤＲＡＭのワード線パターンに該当する。
【００２７】
配線パターン６０及び素子分離膜５３をイオン注入マスクとして使用して、半導体基板５１に不純物イオンを注入して、配線パターン６０の間の半導体基板５１に低濃度不純物領域６１ｓ，６１ｄを形成する。この時、不純物イオンの導電型は半導体基板５１の導電型と異なる。また、不純物イオンの注入は、１×１０12ａｔｏｍｓ／ｃｍ2乃至１×１０14ａｔｏｍｓ／ｃｍ2のドーズ量で行うことが望ましい。
【００２８】
各活性領域は、図６に示すように、１対のワード線パターン６０によって、３つの部分に分けられる。従って、各活性領域に３つの低濃度不純物領域６１ｓ，６１ｄが形成される。ここで、各活性領域の中心部に形成された低濃度不純物領域６１ｄは共通ドレイン領域に該当し、共通ドレイン領域の両側に形成された２つの低濃度不純物領域６１ｓはソース領域に該当する。続いて、各配線パターン６０の側壁にスペーサ６３を形成する。スペーサ６３はキャッピング絶縁膜と同一の物質膜で形成することが望ましい。
【００２９】
図７を参照すると、スペーサ６３が形成された半導体基板上の全面にコンフォーマルなエッチング阻止膜６５を形成する。エッチング阻止膜６５は層間絶縁膜として幅広く使用されるシリコン酸化膜に対してエッチング選択比を有する絶縁膜、例えば、シリコン窒化膜で形成することが望ましい。
【００３０】
エッチング阻止膜６５の上に下部層間絶縁膜６７を形成する。下部層間絶縁膜６７は平坦化されたシリコン酸化膜で形成することが望ましい。下部層間絶縁膜６７の上にハードマスク層を形成する。
【００３１】
ハードマスク層はエッチング阻止膜６５及び下部層間絶縁膜６７に対してエッチング選択比を有する物質膜で形成することが望ましい。詳細には、ハードマスク層はシリコン膜、望ましくは、ポリシリコン膜で形成する。ハードマスク層をパターニングして、下部層間絶縁膜６７の所定領域を露出させるハードマスク６９を形成する。
【００３２】
図８を参照すると、ハードマスク６９をエッチングマスクとして使用して露出された下部層間絶縁膜６７をエッチングして、配線パターン６０の間のエッチング阻止膜６５を露出させる。
【００３３】
続いて、ハードマスク６９をエッチングマスクとして使用して露出されたエッチング阻止膜６５をエッチングして、共通ドレイン領域６１ｄ及びソース領域６１ｓを露出させる自己整列コンタクトホール７１を形成する。この時、自己整列コンタクトホール７１によって、露出された共通ドレイン領域６１ｄ及びソース領域６１ｓの表面にエッチング損傷層が形成される。このようなエッチング損傷層はコンタクト抵抗を増加させるので、必ず除去する。従って、露出された共通ドレイン領域６１ｄ及びソース領域６１ｓの表面に表面処理工程を適用する。表面処理工程は乾式洗浄工程及び湿式洗浄工程を含む。
【００３４】
乾式洗浄工程は、工程ガスとしてフッ素を含有するガスと基板バイアスとして２００Ｗａｔｔ以下の低電力を使用して実施する。この時、フッ素を含有するガスはＣＦ4ガスが望ましく、酸素ガス及びアルゴンガスをさらに使用する。他の方法として、乾式洗浄工程は、基板バイアスなしに、エッチングガスとしてＣＦ4ガス及び酸素ガスを使用して実施することもできる。
【００３５】
乾式洗浄工程を実施した後、湿式洗浄工程を実施する。湿式洗浄工程は、水酸化アンモニウム（ａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ：ＮＨ4ＯＨ）、過酸化水素（ｈｙｄｒｏｇｅｎ ｐｅｒｏｘｉｄｅ：Ｈ2Ｏ2）及び脱イオン水（ｄｅ−ｉｏｎｉｚｅｄ ｗａｔｅｒ：ＤＩ ｗａｔｅｒ）の混合溶液を使用して、共通ドレイン領域６１ｄ及びソース領域６１ｓの表面に存在する汚染物質を除去する工程と、フッ酸のような酸化膜エッチング溶液を使用して、混合溶液を使用して汚染物質を除去する間に生成された自然酸化膜を除去する工程を含む。自然酸化膜は混合溶液内の過酸化水素によって生成される。
【００３６】
この時、自己整列コンタクトホール７１によって露出された下部層間絶縁膜６７の側壁が等方性エッチングされる。これによって、図８に示すように、ハードマスク６９の端部の下にアンダーカット領域７３が形成される。
【００３７】
図９を参照すると、表面処理工程が完了された後、半導体基板上の全面に第１導電膜７５をコンフォーマルに形成する。これによって、図９に示すように、自己整列コンタクトホール７１の上部側壁に突出部７７が形成される。このような突出部７７はアンダーカット領域７３によって形成される。第１導電膜７５はＬＰＣＶＤ（ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）工程を使用して、ドーピングされたポリシリコン膜で形成することが望ましい。
【００３８】
図１０を参照すると、第１導電膜７５を異方性エッチングして、オーバーハングしている突出部７７を除去する。これによって、図１０に示すように、自己整列コンタクトホール７１の内部の第１導電膜７５の側壁プロファイルは、オーバーハングしなくなり、プラスの傾斜を有するようになる。ここで、プラスの傾斜とは、側壁プロファイルの接線が全て同一方向となる傾斜をいう。
【００３９】
第１導電膜７５を異方性エッチングする工程は、塩素ガス、酸素ガス及びＨＢｒガスを使用して実施する。結果的に、変形された第１導電膜７５ａが形成される。第１導電膜７５を異方性エッチングする間、ハードマスク６９がさらにエッチングされることもできる。変形された第１導電膜７５ａが形成された後、半導体基板上の全面に第２導電膜７９を形成する。第２導電膜７９は第１導電膜７５と同一の物質膜で形成することが望ましい。
【００４０】
また、第２導電膜７９は変形された第１導電膜７５ａによって囲まれた自己整列コンタクトホールが完全に充填されるように厚く形成する。この時、自己整列コンタクトホール７１の内部の第２導電膜７９の内部にボイドが形成されることを防止できる。これは変形された第１導電膜７５ａの側壁プロファイルがプラスの傾斜を有するためである。
【００４１】
図１１を参照すると、配線パターン６０の上部面が露出される時まで、第２導電膜７９、変形された第１導電膜７５ａ、ハードマスク６９及び下部層間絶縁膜６７を連続的に平坦化して、自己整列コンタクトホール７１の内部にコンタクトパッド８１ｓ，８１ｄを形成する。ここで、共通ドレイン領域６１ｄの上に形成されるコンタクトパッド８１ｄはビット線コンタクトパッドに該当し、ソース領域６１ｓの上に形成されるコンタクトパッド８１ｓはストレージノードコンタクトパッドに該当する。
【００４２】
コンタクトパッド８１ｓ，８１ｄは全部、図１１に示すように、従来技術と違って、平らな上部面を有する。一方、平坦化工程は、化学機械的研磨工程、エッチバック工程又はこれらの組合を使用して実施できる。
【００４３】
図１２を参照すると、コンタクトパッド８１ｓ，８１ｄが形成された後、半導体基板上の全面に第１上部層間絶縁膜８３を形成する。第１上部層間絶縁膜８３をパターニングして、ビットラインコンタクトパッド８１ｄを露出させるビットラインコンタクトホール（図示しない）を形成する。第１上部層間絶縁膜８３の上にビットラインコンタクトホールを覆うビットライン（図示しない）を形成する。
【００４４】
続いて、ビットラインが形成された後、半導体基板上の全面に第２上部層間絶縁膜８５を形成する。第１及び第２上部層間絶縁膜８３，８５は上部層間絶縁膜８６を構成する。上部層間絶縁膜８６をパターニングして、ストレージノードコンタクトパッド８１ｓを露出させるストレージノードコンタクトホール８７を形成する。ここで、図１２に示すように、ストレージノードコンタクトホール８７を形成した後、露出されたストレージノードコンタクトパッド８１ｓの表面には上部層間絶縁膜の残余物が存在しない。これは、コンタクトパッド８１ｄ，８１ｓが、従来技術と違って平らな上部面を有するためである。次に、図示しないが、通常の方法によって、ストレージノードコンタクトホール８７を充填するストレージノードを形成する。
【００４５】
【発明の効果】
前述したように本発明によると、自己整列コンタクトホールを充填するコンタクトパッドの内部にボイドが形成されることを防止できる。これによって、コンタクト抵抗の増加を防止し、これを改善できる。
【図面の簡単な説明】
【図１】 従来の半導体素子の製造方法を説明するための断面図である。
【図２】 図１に続く半導体素子の製造方法を説明するための断面図である。
【図３】 図２に続く半導体素子の製造方法を説明するための断面図である。
【図４】 図３に続く半導体素子の製造方法を説明するための断面図である。
【図５】 図４に続く半導体素子の製造方法を説明するための断面図である。
【図６】 本発明による半導体素子の製造方法を説明するための断面図である。
【図７】 図６に続く半導体素子の製造方法を説明するための断面図である。
【図８】 図７に続く半導体素子の製造方法を説明するための断面図である。
【図９】 図８に続く半導体素子の製造方法を説明するための断面図である。
【図１０】 図９に続く半導体素子の製造方法を説明するための断面図である。
【図１１】 図１０に続く半導体素子の製造方法を説明するための断面図である。
【図１２】 図１１に続く半導体素子の製造方法を説明するための断面図である。
【符号の説明】
１…半導体基板、
３…ゲート絶縁膜、
５…ゲート電極、
７…キャッピング絶縁膜パターン、
８…ゲートパターン、
９…スペーサ、
１１…エッチング阻止膜、
１３…層間絶縁膜、
１４…自己整列コンタクトホール、
１５…ハードマスク、
１７…自己整列コンタクトホール、
１９…アンダーカット領域、
２１ａ…コンタクトパッド、
２１…ポリシリコン膜、
２３…ボイド、
２５、２５ａ…層間絶縁膜、
５１…半導体基板、
５３…素子分離膜、
５５…ゲート絶縁膜、
５７…導電膜パターン、
５９…キャッピング絶縁膜パターン、
６０…配線パターン、
６１ｓ…ソース領域、
６１ｄ…共通ドレイン領域、
６３…スペーサ、
６５…エッチング阻止膜、
６７…下部層間絶縁膜、
６９…ハードマスク、
７１…自己整列コンタクトホール、
７３…アンダーカット領域、
７５、７５ａ…第１導電膜、
７７…突出部、
７９…第２導電膜、
８１ｓ…ストレージノードコンタクトパッド、
８１ｄ…ビットラインコンタクトパッド、
８３…第１上部層間絶縁膜、
８５…第２上部層間絶縁膜、
８６…上部層間絶縁膜、
８７…ストレージノードコンタクトホール。
Claims (16)
- 半導体基板の上に複数の絶縁された配線パターンを形成する段階と、
前記配線パターン及び前記半導体基板を覆う下部層間絶縁膜を形成する段階と、
前記下部層間絶縁膜の上にハードマスクを形成する段階と、
前記ハードマスク膜をエッチングマスクとして使用して、前記下部層間絶縁膜をエッチングして前記配線パターンの間の前記半導体基板を露出させる自己整列コンタクトホールを形成する段階と、
前記露出された半導体基板に表面処理工程を適用し、前記表面処理工程は前記自己整列コンタクトホールによって露出された前記下部層間絶縁膜の側壁を等方性エッチングする段階と、
前記表面処理工程が実施された前記半導体基板の全面に第１導電膜をコンフォーマルに形成する段階と、
前記第１導電膜を異方性エッチングして、前記自己整列コンタクトホールの内部の前記第１導電膜の側壁プロファイルをプラスの傾斜を有する側壁プロファイルに変換する段階と、
前記第１導電膜を異方性エッチングした後、前記半導体基板上の全面に前記自己整列コンタクトホールを完全に充填する第２導電膜を形成する段階とを含むことを特徴とする半導体素子の製造方法。 - 前記第２導電膜を形成する段階の後に、
前記配線パターンの上部面が露出される時まで、前記第２導電膜、前記第１導電膜、前記ハードマスク及び前記下部層間絶縁膜を連続的に平坦化して、前記自己整列コンタクトホールの内部に平らな上部面を有するコンタクトパッドを形成する段階を含むことを特徴とする請求項１に記載の半導体素子の製造方法。 - 前記複数の絶縁された配線パターンを形成する段階は、
前記半導体基板の所定領域に素子分離膜を形成して、活性領域を限定する段階と、
前記活性領域の上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜が形成された前記半導体基板の全面に導電膜及びキャッピング絶縁膜を順次に形成する段階と、
前記キャッピング絶縁膜及び前記導電膜を連続的にパターニングして、前記活性領域の上部を横切る複数のゲート電極及び前記ゲート電極の上に積層されたキャッピング絶縁膜パターンを形成する段階とを含み、
さらに、
むことを特徴とする請求項１または請求項２に記載の半導体素子の製造方法。 - 前記キャッピング絶縁膜は、前記下部層間絶縁膜に対してエッチング選択比を有する絶縁体膜を含むことを特徴とする請求項３に記載の半導体素子の製造方法。
- 前記配線パターンの側壁にスペーサを形成する段階を含むことを特徴とする請求項３に記載の半導体素子の製造方法。
- 前記スペーサは、前記キャッピング絶縁膜と同一の膜で形成することを特徴とする請求項５に記載の半導体素子の製造方法。
- 前記下部層間絶縁膜を形成する前に、
前記配線パターンを有する半導体基板の全面にコンフォーマルなエッチング阻止膜を形成する段階を含むことを特徴とする請求項１または請求項２に記載の半導体素子の製造方法。 - 前記エッチング阻止膜は、前記下部層間絶縁膜に対してエッチング選択比を有する物質膜で形成することを特徴とする請求項７に記載の半導体素子の製造方法。
- 前記下部層間絶縁膜は、シリコン酸化膜で形成することを特徴とする請求項１または請求項２に記載の半導体素子の製造方法。
- 前記ハードマスクは、シリコン膜で形成することを特徴とする請求 項１または請求項２に記載の半導体素子の製造方法。
- 前記表面処理工程は、
前記半導体基板の表面に乾式洗浄工程を適用して、前記自己整列コンタクトホールを形成する間、前記半導体基板の表面に生成されたエッチング損傷層を除去する段階と、
前記エッチング損傷層が除去された半導体基板の表面に湿式洗浄工程を適用して、前記半導体基板の表面に残存する汚染物質及び自然酸化膜を除去する段階とを含むことを特徴とする請求項１または請求項２に記載の半導体素子の製造方法。 - 前記乾式洗浄工程は、フッ素を含有する工程ガスを使用して実施し、前記湿式洗浄工程は、酸化膜エッチング溶液を使用して実施することを特徴とする請求項１１に記載の半導体素子の製造方法。
- 前記第１導電膜は、ドーピングされたポリシリコン膜で形成することを特徴とする請求項１または請求項２に記載の半導体素子の製造方法。
- 前記第２導電膜は、前記第１導電膜と同一の物質膜で形成することを特徴とする請求項１または請求項２に記載の半導体素子の製造方法。
- 前記平坦化工程は、化学機械的研磨、エッチバック工程又はこれらの組合を使用して実施することを特徴とする請求項２に記載の半導体素子の製造方法。
- 下部層間絶縁膜を上部のハードマスクを用いてエッチングし、さらに、前記下部層間絶縁膜の側壁を等方性エッチングして、前記ハードマスクの端部の下にアンダーカット領域を形成してなる前記下部層間絶縁膜の自己整列コンタクトホールの内部に、コンフォーマルな第１導電層を形成する段階と、
前記第１導電層を異方性エッチングして、前記自己整列コンタクトホールの内部の第１導電層の側壁がプラスの傾斜を有するように変形する段階と、
前記基板の上に前記自己整列コンタクトホールを充填する第２導電層を形成する段階とを含むことを特徴とする半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010001615A KR100363328B1 (ko) | 2001-01-11 | 2001-01-11 | 콘택 패드를 갖는 반도체 소자의 제조방법 |
| KR2001-001615 | 2001-01-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002231810A JP2002231810A (ja) | 2002-08-16 |
| JP4155735B2 true JP4155735B2 (ja) | 2008-09-24 |
Family
ID=19704519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001394618A Expired - Fee Related JP4155735B2 (ja) | 2001-01-11 | 2001-12-26 | 半導体素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6562651B2 (ja) |
| JP (1) | JP4155735B2 (ja) |
| KR (1) | KR100363328B1 (ja) |
| TW (1) | TW493246B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6723655B2 (en) * | 2001-06-29 | 2004-04-20 | Hynix Semiconductor Inc. | Methods for fabricating a semiconductor device |
| US6784084B2 (en) * | 2002-06-29 | 2004-08-31 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device capable of reducing seam generations |
| KR100502410B1 (ko) * | 2002-07-08 | 2005-07-19 | 삼성전자주식회사 | 디램 셀들 |
| KR100499630B1 (ko) * | 2002-10-08 | 2005-07-05 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| TWI250579B (en) * | 2003-12-22 | 2006-03-01 | Hynix Semiconductor Inc | Method for fabricating semiconductor device |
| KR100526059B1 (ko) * | 2004-02-19 | 2005-11-08 | 삼성전자주식회사 | 반도체 소자 제조 공정에서의 자기-정렬 컨택 형성 방법 |
| US7604680B2 (en) * | 2004-03-31 | 2009-10-20 | General Electric Company | Producing nickel-base, cobalt-base, iron-base, iron-nickel-base, or iron-nickel-cobalt-base alloy articles by reduction of nonmetallic precursor compounds and melting |
| US20060189080A1 (en) * | 2005-02-21 | 2006-08-24 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device |
| KR100693253B1 (ko) * | 2005-07-06 | 2007-03-13 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
| US7670902B2 (en) * | 2005-07-26 | 2010-03-02 | Semiconductor Manufacturing International (Shanghai) Corporation | Method and structure for landing polysilicon contact |
| TWI355042B (en) * | 2007-04-27 | 2011-12-21 | Nanya Technology Corp | Method for forming bit-line contact plug and trans |
| JP2009194017A (ja) * | 2008-02-12 | 2009-08-27 | Elpida Memory Inc | 半導体装置の製造方法 |
| KR101409840B1 (ko) * | 2008-06-04 | 2014-06-20 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
| KR101185988B1 (ko) * | 2009-12-30 | 2012-09-25 | 에스케이하이닉스 주식회사 | 반도체 메모리소자의 랜딩플러그컨택 형성방법 |
| JP2012227263A (ja) * | 2011-04-18 | 2012-11-15 | Canon Inc | 検出装置の製造方法、その製造方法で製造された検出装置を用いた放射線検出装置、及び、検出システム |
| US9153483B2 (en) * | 2013-10-30 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of semiconductor integrated circuit fabrication |
| CN104810364B (zh) * | 2014-01-26 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种集成电路及其制造方法 |
| KR102376718B1 (ko) | 2018-03-22 | 2022-03-18 | 삼성전자주식회사 | 자기 정렬 컨택을 포함하는 반도체 장치 및 그 제조 방법 |
| JP7036001B2 (ja) * | 2018-12-28 | 2022-03-15 | 三菱電機株式会社 | 半導体装置の製造方法 |
| CN111180583A (zh) * | 2019-10-15 | 2020-05-19 | 北京元芯碳基集成电路研究院 | 晶体管及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5275972A (en) * | 1990-02-19 | 1994-01-04 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window |
| US5945350A (en) * | 1996-09-13 | 1999-08-31 | Micron Technology, Inc. | Methods for use in formation of titanium nitride interconnects and interconnects formed using same |
| US6387759B1 (en) * | 1998-05-18 | 2002-05-14 | Hyundai Electronics Industries Co., Ltd. | Method of fabricating a semiconductor device |
| US6245625B1 (en) * | 1999-06-19 | 2001-06-12 | United Microelectronics Corp. | Fabrication method of a self-aligned contact window |
| JP2001036036A (ja) * | 1999-07-21 | 2001-02-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
2001
- 2001-01-11 KR KR1020010001615A patent/KR100363328B1/ko not_active IP Right Cessation
- 2001-06-29 TW TW090115912A patent/TW493246B/zh not_active IP Right Cessation
- 2001-07-30 US US09/916,319 patent/US6562651B2/en not_active Expired - Lifetime
- 2001-12-26 JP JP2001394618A patent/JP4155735B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW493246B (en) | 2002-07-01 |
| US6562651B2 (en) | 2003-05-13 |
| JP2002231810A (ja) | 2002-08-16 |
| KR20020060491A (ko) | 2002-07-18 |
| KR100363328B1 (ko) | 2002-12-05 |
| US20020090837A1 (en) | 2002-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4155735B2 (ja) | 半導体素子の製造方法 | |
| KR100553835B1 (ko) | 캐패시터 및 그 제조 방법 | |
| KR100339683B1 (ko) | 반도체 집적회로의 자기정렬 콘택 구조체 형성방법 | |
| JP4064674B2 (ja) | 半導体素子のメタルコンタクト形成方法 | |
| JP4040781B2 (ja) | 半導体装置の自己整列コンタクト形成方法 | |
| JP4550185B2 (ja) | Ｄｒａｍ装置の製造方法 | |
| JP2007329501A (ja) | 半導体装置の自己整列コンタクト形成方法 | |
| KR100666387B1 (ko) | 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법. | |
| JP3955416B2 (ja) | 自己整列コンタクト製造方法 | |
| JP2002110819A (ja) | 自己整列されたコンタクト形成方法及びこれを利用した半導体素子の製造方法 | |
| JP2002280452A (ja) | 効果的に短絡を防止できる集積回路装置およびその製造方法 | |
| KR100268447B1 (ko) | 커패시터 및 그의 제조 방법 | |
| KR100382727B1 (ko) | 셀프 얼라인 콘택 식각 공정을 채용할 경우 보이드 없이패드를 형성할 수 있는 반도체 소자의 제조방법 | |
| KR100281124B1 (ko) | 반도체소자 및 그의 제조방법 | |
| US6458680B2 (en) | Method of fabricating contact pads of a semiconductor device | |
| KR101406888B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100356776B1 (ko) | 반도체소자의 자기정렬 콘택 구조체를 형성하는 방법 | |
| KR100505101B1 (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR100521451B1 (ko) | 모스 전계효과 트랜지스터의 트랜치 아이솔레이션막 형성방법 | |
| KR100604801B1 (ko) | 감광막 패턴을 사용하는 자기정렬 콘택 형성방법 | |
| KR20010076938A (ko) | 반도체 장치의 자기 정렬형 콘택 패드 형성 방법 | |
| KR930008584B1 (ko) | 반도체 메모리 셀 제조방법 | |
| KR19980014993A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR20040065491A (ko) | 자기 정렬 콘택 구조를 갖는 반도체 소자의 형성 방법 | |
| KR19980015073A (ko) | 랜딩 패드를 갖는 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080708 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4155735 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |