JP4144517B2 - 固体撮像装置、撮像方法 - Google Patents
固体撮像装置、撮像方法 Download PDFInfo
- Publication number
- JP4144517B2 JP4144517B2 JP2003407515A JP2003407515A JP4144517B2 JP 4144517 B2 JP4144517 B2 JP 4144517B2 JP 2003407515 A JP2003407515 A JP 2003407515A JP 2003407515 A JP2003407515 A JP 2003407515A JP 4144517 B2 JP4144517 B2 JP 4144517B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- image signal
- captured image
- correction
- addition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 53
- 238000012937 correction Methods 0.000 claims description 112
- 238000012545 processing Methods 0.000 claims description 107
- 238000000034 method Methods 0.000 claims description 42
- 238000004364 calculation method Methods 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 9
- 238000007792 addition Methods 0.000 description 124
- 238000001514 detection method Methods 0.000 description 42
- 230000000875 corresponding effect Effects 0.000 description 25
- 238000010586 diagram Methods 0.000 description 10
- 238000012935 Averaging Methods 0.000 description 7
- 230000001186 cumulative effect Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
そして多くの画素を高速に処理するために単純に処理周波数を上げると、アナログ回路系においてノイズや消費電力、精度などが悪化してしまうなどの問題がある。そのため行方向及び列方向に固体撮像素子が配されて成る撮像素子アレイから、各列同時に撮像信号読み出したり、水平方向の転送を複数のラインで並列に行うなどして、これらの信号読出処理を低速で行う手法が用いられている。
またデジタル演算の特性上、量子化誤差や演算丸め誤差などにより、A/D変換の際の階調による補正限界が生じる。特に低階調のA/D変換器を有するシステムにおいてはこの補正限界が問題となり、ノイズキャンセルが不十分となる場合がある。
また固定パターンノイズとして記憶する値の精度を向上させるには、多くの加算平均をとることが好ましいが、その場合、加算平均値の値が大きくなり、メモリ容量も多く要求され効率的ではない。
さらに広ダイナミックレンジ画像や、S/N改善を目的として1画面中に複数のゲインパターンを有する場合があるが、これによって固定ノイズパターンが数種類混在してしまうことがある。このように複数の固定パターンノイズに対応した補正処理も要求される。
また上記デジタル処理手段の上記補正処理において記憶する上記加算値は、複数フレームにわたって上記差分値を連続加算した値とする。
この場合、上記連続加算を行うフレーム数としての上限が設定され、上限フレーム数を越えた各フレーム期間には、1フレーム分の加算量に相当する値を、記憶されている加算値から減算し、該減算値に対して上記差分値の加算を行って、新たな加算値として記憶する。
また、上記デジタル処理手段の上記補正処理においては、上記加算値に対して、上記撮像画像信号に対するデジタルゲイン処理と同様のデジタルゲイン処理を施してから、上記除算平均値の算出を行う。
また、上記画像信号読出手段における上記アナログゲイン処理のゲイン可変ステップに対し、上記デジタル処理手段における上記デジタルゲイン処理のゲイン可変ステップが小さく設定されているようにする。
また、上記デジタル処理手段の上記補正処理においては、上記除算平均値に対してランダムノイズを付加する。
この場合、上記除算平均値の演算時の余りの値に応じて、上記除算平均値に上記ランダムノイズを付加する割合を制御する。
上記制御は、上記余りの値と乱数値との比較結果に応じて上記ランダムノイズの付加を行う処理である。
また、上記デジタル処理手段の上記補正処理においては、1画面を構成する画素について設定された複数のゲイン設定値毎に、上記基準信号平均値の算出、上記加算値の記憶、及び上記加算値の除算平均値を用いた補正を行う。
また上記加算値記憶ステップでは、複数フレームにわたって上記差分値を連続加算した値としての加算値を記憶する。
この場合、上記連続加算を行うフレーム数としての上限が設定され、上限フレーム数を越えた各フレーム期間には、1フレーム分の加算量に相当する値を、記憶されている加算値から減算し、該減算値に対して上記差分値の加算を行って、新たな加算値として記憶する。
また上記補正ステップでは、上記加算値記憶ステップで記憶された加算値に対して、上記デジタルゲイン処理ステップでの上記撮像画像信号に対するデジタルゲイン処理と同様のデジタルゲイン処理を施してから、上記除算平均値の算出を行う。
また上記補正ステップでは、上記除算平均値に対してランダムノイズを付加する。
また1画面を構成する画素について設定された複数のゲイン設定値毎に、上記基準信号平均値算出ステップ、上記加算値記憶ステップ、及び上記補正ステップの処理が行われるようにする。
また、加算値としては1フレーム毎にクリアせず、複数フレームにわたって連続加算していくことで、1フレーム期間における加算回数を少なくしても、複数フレーム期間では十分な精度の固定パターンノイズ成分としての加算値を得る加算回数を実現できる。
このとき上記複数フレーム期間としてのフレーム数に上限を持ち、加算回数が上限フレーム数に到達したら、次のフレームでは、1フレーム分の加算量に相当するデータ量を、今まで蓄積した加算量から減算し、その値に対し次のフレームにおけるデータを加算させることによって、常に一定の加算量を保ちながら、加算データを更新させる。
また、複数フレームにわたって連続加算を行うことは、撮像画像信号の読み出し系の回路に起因する固定パターンノイズを認識するための1フレーム中の無効画素読み出し期間を抑えながら、十分な検出精度を実現できるものとなる。
また連続加算する複数フレームとして上限を設け、上限に達した後は、一定の加算量を保ちながら加算データを更新させていくことで、メモリ容量を適正に保ちつつ、また加算値の精度を保ちながら、さらに電源電圧や温度等の要因で縦筋ノイズ量が変動するような状況にも対応できるものとなる。
また、付加するランダムノイズを加算値の平均演算のための除算演算時の余りの値に応じてノイズを付加する割合を制御する。より具体的には、余り値と擬似一様乱数の大小比較に応じてランダムノイズを付加するか否かを決める。これにより、割算の際の切り捨て量に応じてノイズ付加が行われ、ノイズ緩和に好適である。また擬似的に補正限界精度を向上させることになる。
図1,図2で本実施の形態の固体撮像装置の構成を説明し、また縦筋ノイズ(固定パターンノイズ)について説明する。
図1は固体撮像装置の要部の構成のブロック図であり、図2(a)は、図1におけるセンサアレイ1とカラム読出回路/アナログPGAの部分を詳細に示したブロック図である。
本例では、列並列方式の画素読出を行う。このためセンサアレイ1において行方向に並ぶ撮像画素Gからの信号電荷が同時に読み出されて、各垂直信号線VL(VL1,VL2・・・)に与えられることになる。
より具体的には、垂直信号駆動回路2は、まず選択した行の各画素からリセットレベルの信号電荷を各垂直信号線VLに与えさせ、その後、フォトダイオードPDに蓄積された電荷に応じた画素信号を垂直信号線VLに与える動作を実行させる。垂直信号駆動回路2はこのような読み出し動作を、順次各行の撮像画素Gに対して実行させることになる。
選択された或る1行の撮像画素Gからの画素信号の読出は、1水平期間内の水平ブランキング期間に行われる。つまり水平ブランキング期間においては、垂直信号駆動回路2によって選択された1行の各撮像画素Gからの画素信号が、各垂直信号線VL1,VL2・・・に対して並列的に出力されることになる。
カラム読出回路/アナログPGA3では、まず図2(a)に示すCDS(Correlated Double Sampling:相関二重サンプリング)回路11で垂直信号線VLの電荷のサンプリングを行う。
また、本例では水平信号線HLとして、2本の水平信号線HL1,HL2が配され、上記CDS回路11の各列のサンプリング回路系におけるスイッチ素子SW3は、列毎に交互に水平信号線HL1,HL2に接続される。なお、水平信号線HL1,HL2を2本とするのは、水平信号線1本の場合より水平転送周波数を下げるためである。もちろん水平信号線を1本とする構成でも良いし、さらには3本以上で並列水平転送を行うようにしても良い。
水平信号線HL1と基準信号線Href1にあらわれる信号は、差動アンプA1に入力される。また水平信号線HL2と基準信号線Href2にあらわれる信号は、差動アンプA2に入力される。差動アンプA1,A2には、それぞれ帰還容量C3と、入出力を短絡させるスイッチ素子SW1が接続されている。
アンプA1,A2の出力はマルチプレクサ12で順次選択され、シリアル信号としての撮像画像信号としてアナログPGA14に供給される。
CDS回路11における各列のスイッチ素子SW2,SW3、及びアンプA1,A2に接続されたスイッチ素子SW1は、水平走査回路13によってそれぞれ所定タイミングでオン/オフ制御される。これによってセンサアレイ1において選択された行から列並列で読み出された信号は、順次水平信号線HL1,HL2及びアンプA1,A2に与えられて信号電荷が読み出される。そしてマルチプレクサ12で順次選択されることで、1ラインのシリアル画像信号が出力されることになる。
まずスイッチ素子SW1,SW2がオンとされる。この場合、アンプA1の入出力が短絡されるため容量素子C2の両端電位は同じとなり、電荷が蓄積されていない状態となる。
次に垂直信号線VL1に、選択行の撮像画素Gからリセットレベルが転送される際にスイッチ素子SW2がオフとされ、これによって容量素子C2にリセットレベルの信号電荷が蓄積される。
続いて撮像画素Gからは垂直信号線VL1に信号電荷が与えられる。その信号電荷は容量素子C2に蓄積され、リセットレベルに対する差分としての信号レベルが確定される。
次にスイッチ素子SW3がオンとされる。またその際、スイッチ素子SW1はオフとなっている。すると、容量素子C2に蓄積された電荷が容量素子C3に移動し、これによってアンプA1の出力レベルが変化する。この出力レベルの変化が、或る撮像画素Gから読み出された撮像画像信号成分として出力されるものである。
そして、そのように読み出される撮像画像信号は、アナログPGA14において信号増幅された後、図1のA/D変換器4においてデジタルデータに変換される。デジタルデータとされた撮像画像信号DTは、デジタル処理回路5に供給される。
なお、図2(a)では、アナログPGA14としてアナログ信号段階での撮像画像信号の増幅回路を示しているが、例えばアンプA1,A2の帰還容量C3を、可変容量コンデンサで構成することで、アンプA1,A2をアナログPGAとして機能させることも可能である。
センサ制御ブロック6は、垂直/水平同期タイミングに基づいて垂直信号駆動回路2,カラム読出回路/アナログPGA3の動作タイミングを制御する。また、デジタルPGA/縦筋キャンセル回路7、及びデジタルクランプ回路8の動作タイミングも制御する。
デジタルPGA/縦筋キャンセル回路7は、撮像画像信号DTに対してデジタルゲイン処理を行うとともに、固定パターンノイズとしての縦筋ノイズのキャンセル(補正動作)を行う。このデジタルPGA/縦筋キャンセル回路7の構成については、第1〜第6の実施の形態として述べる。
デジタルPGA/縦筋キャンセル回路7で処理された撮像画像信号DTは、デジタルクランプ回路8でクランプ処理され、カメラ信号処理部9に供給される。
カメラ信号処理部9では、撮像画像信号DTに対して、当該カメラシステムにおいて必要とされる撮像データ処理が行われる。例えばホワイトバランスその他の映像処理や、フォーマット処理、圧縮処理等のエンコード処理が行われることになる。そして所要の処理を経た後、図示しない表示部において画像表示が行われたり、図示しない記録部において記録メディアに記録されたり、或いは図示しない送信部から送信出力が行われることになる。
そして後述する各実施の形態としてのデジタルPGA/縦筋キャンセル回路7では、その加算方式の改善等により効率的且つ高精度な処理を実現する。
昨今の光センサの分野においては多画素化、高速撮像の需要がさらに拡大し、高速な信号処理が要求されるようになってきており、このため画素から出力されたアナログ信号を処理する回路の高速化が課題となっている。
そこで通常、図2で説明したように、画素Gからの信号を列ごとに同時に読み出したり、またその後の水平転送も1本に集約せず、出力段としてアンプA1,A2というように複数有するなど、いろいろな並列読み出し処理技術によって多画素、高速撮像に対応している。
しかしながら、これら並列処理回路はレイアウト設計上では同じように設計しても、製造工程上におけるばらつきなどが原因で、それら各々の特性にばらつきが生じる。この特性のバラツキが、出力画像においてはスジ上の固定パターンノイズとなるものである。
図2(b)に信号のイメージを示しているが、スイッチ特性のバラツキ、レイアウト依存、駆動パルスのカップリング量の違い、CDS特性のバラツキ、電流源負荷特性のバラツキなどの、並列処理に起因する要因で、図示するように信号レベルが変動してしまい、縦筋状のノイズが画像上に発生する。
上記のように各画素信号は、列毎に並列に読み出しを行うため、列読み出し回路の特性ばらつき起因によって出力信号がばらついてしまう。この列毎の入出力特性のばらつきを要因分離すると、主にオフセット性ばらつき、ゲイン性ばらつき、非線形性ばらつきの3つに大別できるが、出力画像で一番目に付きやすく、またデジタル補正も容易なオフセット性ばらつきを抑え込むことが第一に要求される。
ただし通常、出力信号には、熱雑音や1/f雑音などといったアナログ回路特有のランダムノイズがのっているため、それを抑圧するフィルタリング処理も不可欠となる。
本例ではランダムノイズ除去で最も一般的で処理も容易な加算平均法を用いることとする。ちなみ正規分布をなすランダムノイズに対する加算平均法のノイズ抑圧能力は、加算回数の1/2乗に反比例するため、ある程度の加算回数が要求される事になる。
図3に第1の実施の形態としての、デジタルPGA/縦筋キャンセル回路7の構成を示す。即ち、図2に示したように列並列読み出しや並列水平転送という並列処理の際のばらつきに起因する固定パターンノイズ(縦筋ノイズ)の検出および除去を行う回路ブロックである。
また図4には、図3の回路の1フレーム期間におけるタイミングチャートを示す。
デジタルPGA/縦筋キャンセル回路7は、図3に示すように、撮像画像信号DTinに対してデジタル演算処理により増幅を行うデジタルPGA20と、縦筋キャンセルのための回路系から成る。縦筋キャンセルのための回路系としては、平均演算回路31,減算器32、加算器33、RAM(ラインメモリ)34、割算器35、セレクタ36,38、減算器37を有する。また制御信号φ1〜φ4は、例えば図1に示したセンサ制御ブロック6から供給される。
平均演算回路31は、制御信号φ1で指示される期間において、入力される撮像画像信号DTの平均値を算出する。制御信号φ1で指示される期間は、1フレーム期間内において固定値(基準信号)に基づく撮像画像信号が入力される期間内とされる。固定値が読み出される期間としては、例えば固定レベルの信号電荷を垂直信号線VLに与えるダミー画素を用意しておき、そのダミー画素からの読み出し期間としてもよいし、或いは上述した並列処理系に特定の基準信号を発生させる期間としてもよい。
つまり、この平均演算回路31で算出される平均値とは、いわゆるDC成分の平均値とするものである。以下、この平均値を基準信号平均値という。
減算器32は、デジタルPGA20からの撮像画像信号DTと、平均演算回路31で算出された基準信号平均値の差分を出力する。
つまり、連続して累積加算を行う期間は、制御信号φ4によってセレクタ38が0側が選択されており、これによってRAM34の記憶値に、減算器32からの差分値が加算器33で加算され、当該加算値がRAM34に記憶される。即ちRAM34に記憶された加算値が加算器33にフィードバックされて加算されてRAM34の加算値が更新されていく。
なお、RAM34の記憶値(加算値)をリセットし、新たに加算を行っていく際には、加算を開始する最初の1ライン期間において制御信号φ4によってセレクタ38で1側が選択される。この場合、セレクタ38の1側には「0」データが供給されており、つまり減算器32による1ライン期間の各差分値がそのまま初回の1ラインの各加算値としてRAM34に記憶されることになる。
セレクタ36は、制御信号φ3によって、補正を実行する期間のみ1側が選択される。従って割算器37で得られた縦筋ノイズ成分は、補正実行期間において減算器37に供給され、デジタルPGA20からの出力値に対する縦筋ノイズ成分値の減算処理が行われる。この減算処理が、ノイズ補正、つまり撮像画像信号DTからの縦筋ノイズ成分のキャンセル処理となる。
図4に示す1フレーム期間においては、基準信号平均値算出期間T1,縦筋検出期間T2,及び縦筋補正期間T3が設定される。
なお、図4においては平均演算回路31、減算器32,37に入力される撮像画像信号DT、垂直同期信号Vsync、水平同期信号Hsync、及び制御信号φ1〜φ4を示している。
そして基準信号平均値算出期間T1,縦筋検出期間T2は、フレーム内で固定入力としての撮像画像信号DT(例えばダミー画素のデータ)が入力される期間である。また補正期間T3は、センサアレイ1のオプティカルブラック(OPB)としての画素の走査と有効画素の走査期間としている。但し、少なくとも有効画素の走査期間を含むように縦筋補正期間T3が設定されればよい。
この期間T1では、平均演算回路31において、固定値に基づく撮像画像信号DTについての平均値、つまりDC成分としての基準信号平均値が算出されることになる。
なお、この図4の例では、1行分の撮像画像信号DTの平均値計算することによってDCレベルを算出するものであり、この基準信号平均値の誤差は、縦筋除去後の出力画像全面のオフセットを揺らすことになるが、図1に示したように後段のデジタルクランプ回路8でオプティカルブラックに対するデジタルクランプをさらに高精度にかけなおすため、ここで発生する誤差の影響はさほど考えなくて良い。よって基準信号平均値としてDCレベル得るための平均演算として、1行分の撮像画像信号DTの平均を必ずしも必要とするものではない。
なお、制御信号φ2が立ち上げられてから最初の1ライン(1行)期間は、制御信号φ4が「1」となるため、その期間はセレクタ38によって加算器33に0データが供給される。従って、最初の1ラインの期間は、その1ラインの各列の撮像画像信号DTの値について、それぞれ減算器32で算出された基準信号平均値との差分値がラインメモリとしてのRAM34に記憶されていく。従って、まずこの1ライン目の期間で、1ラインの画素数に相当する数の差分値が加算値として記憶される。
このとき、減算器32からは、その時点の1ラインの各列についての差分値が出力されてくる。従って、RAM34に記憶されていた第1列目の画素についての加算値に今回のラインの第1列目の画素についての差分値が加算されて記憶され、また、RAM34に記憶されていた第2列目の画素についての加算値に、今回のラインの第2列目の画素についての差分値が加算されて記憶される。この動作が同様に最終列の画素のデータにまで行われる。
従って、制御信号φ2が立ち下げられるまでの所定数の水平期間(つまり複数行)にわたって、この縦筋検出期間T2の動作が継続されていくことで、差分値を累積加算した加算値として、各列についての加算値がRAM34に記憶されることになる。
そしてこの加算値、つまり累積加算した各列の各差分値についてラインメモリ(RAM34)に記憶された情報は、ライン方向でのオフセットパターンの累積情報であり、即ち固定の縦筋ノイズのパターンに相当するものである。
縦筋補正期間T3は、制御信号φ3がHレベルに立ち上げられる期間となる。つまりセレクタ36が1側を選択する期間であり、これによって、RAM34に記憶された加算値が割算器35で平均化のための除算が施されて減算器37に供給される。この値がデジタルPGA20から出力される撮像画像信号DTから減算されることで、オフセット、つまり縦筋ノイズが除去される。
なお、上記した基準信号平均値算出期間T1、縦筋検出期間T2では制御信号φ3がLレベルとされているため、セレクタ36から減算器37には0データが供給されており、即ちデジタルPGA20から出力される撮像画像信号DTに対しての補正は行われない。
従って、この割算結果の値(1ライン分の各列についてのオフセットレベル)が減算器37に供給され、デジタルPGA20から出力される撮像画像信号DTとしての1ライン分の各信号値から減算されることで、オフセット成分が除去された1ラインの撮像画像信号DTを得ることができる。有効期間における各行の撮像画像信号DTに対して、この処理が継続されることで、1フレームの画像として縦筋ノイズが除去されることになる。つまり縦筋補正が実現される。
そして基準信号平均値に対する上記固定値に基づく撮像画像データDTの差分値の加算値を記憶する処理を行う(縦筋検出期間T2)。
そして1フレーム期間内において少なくとも有効画素の撮像画像信号が入力される期間において、撮像画像信号DTに対して、記憶した上記加算値を除算して得る除算平均値を減算することで縦筋補正を行う(縦筋補正期間T3)。
この動作の場合、縦筋成分の検出としては、基準信号平均値と入力値の差分値を加算していくことになる。
縦筋によるオフセット成分を記憶するのに固定の入力信号を用い、加算平均する方式であるが、必要とする値は縦筋となるばらつき成分だけであるため、入力信号(撮像画像信号DT)のDCレベルは必要とされない。また、差分ではないそのままの入力信号を加算させていくと多くのRAM容量が要求され効率的ではない。よって本例のように、初めに入力信号のDCレベルを基準信号平均値として算出し、RAM34へはその差分量を積算した値を記憶することで、必要なRAM容量を過大にせず、効率的な処理が実現される。また、差分値を積算することは、少ないRAM容量の場合でも、より多数回の連続加算の可能性を得ることになり、縦筋検出期間T2での検出精度を上げ、補正精度を向上させることもできる。
ところで上記第1の実施の形態の処理においては、平均精度をあげるためには1フレーム中になるべく多数行にわたる期間としての縦筋検出期間T2を設ける事が必要となる。ところが縦筋検出期間T2としての行数が多くなると、動作周波数またはフレームレートを圧迫することになるため好ましくない。
よってあまり1フレーム中における縦筋検出用の無効画素期間は長くできない。すると、場合によっては、加算平均の精度が十分確保できないことが生じることがある。
そこで第2の実施の形態として、1フレーム中における縦筋検出用の無効画素期間を長くすることなく、加算平均精度を確保できる構成を実現する。
この構成は、上記図3の構成に加えて減算器40,セレクタ41を追加している。セレクタ41は制御信号φ5により制御される。また割算器35においては、(1/nFrame)除算器50、(1/m)除算器51が設けられる。
(1/nFrame)除算器50は、RAM34の記憶された加算値についての累積加算を行ったフレーム数nFrameを、加算値から除算する。
また(1/m)除算器51のmとは、RAM34の記憶された加算値について、1フレーム期間での加算回数である。
(1/nFrame)除算器50の出力は、(1/m)除算器51に供給されると共に、減算器40に供給される。減算器40では、RAM34からの加算値から(1/nFrame)除算器50の出力を減算する。
これにより加算量を増やし、平均精度を向上させる。ただし、加算しすぎるとRAM34が飽和してしまう。従ってRAM34のレンジと、縦筋の絶対量で加算回数に制限がかかる。
またランダムノイズが1/8から1/10程度に低減すれば、縦筋はランダムノイズに埋もれて、出力画像としては見えにくくなるといったことから、加算回数はその逆数の2乗である100回以上行えば、ほぼ十分と考えられる。
そこで本例では、デジタル除算の容易さを考慮して、加算器33では通算128回の加算を行うとする。1フレーム内における加算回数を16回とした場合、8フレームの加算を行えば128回となる。
なお、図6(a)からわかるように、この制御信号φ4は第2フレーム以降は立ち上げられない。第1の実施の形態において述べたように、この制御信号φ4によるセレクタ38の制御は、RAM34の記憶値のリセットの意味がある。例えば第1の実施の形態の図4の波形では、制御信号φ4がフレーム毎に、縦筋検出期間T2の最初のライン期間でHレベルとされているが、これはフレーム毎にRAM34の加算値をリセットすることになる。
ところが本例において図6(a)に示すように、制御信号φ4が最初のフレームの際のみ、図6(b)のように立ち上げられることは、RAM34の記憶値(加算値)が、複数フレームにわたってリセットされず、継続して累積加算されることを意味する。
また第1フレームの期間においては図6(a)からわかるように制御信号φ5は立ち上げられない。従ってセレクタ41は常に0側(RAM34の出力)を選択する。そして第1フレームの2ライン目以降では、制御信号φ4がLレベルとなり、セレクタ41,38を介してRAM34の記憶値が加算器33にフィードバックされることになるため、その2ライン目以降、縦筋検出期間T2が終了する第16ライン目まで、差分値の累積加算が行われることになる。
第1フレームにおける縦筋検出期間T2にRAM34に記憶された加算値は、1フレーム分の加算値である。一方、(1/nFrame)除算器50は、1フレーム分の加算値を算出する部位である。第1フレームの期間は、(1/nFrame)除算器50は(1/1)除算器となり、RAM34に記憶された16回の加算値が出力される。
また、(1/m)除算器51のmは、1フレーム期間での加算回数であり、本例の場合「16」となる。
従って(1/m)除算器51により、16回の加算値の平均値が出力される。
この平均値は第1の実施の形態の場合と同様、縦筋ノイズとしてのオフセット成分であり、これが第1フレームの縦筋補正期間T3において、セレクタ36を介して減算器37に供給され、縦筋補正が行われることになる。
第2フレームではnFrameの値は「2」とされるため、第2フレームの縦筋補正期間T3では、(1/nFrame)除算器50は(1/2)除算器となり、RAM34に記憶された32回の1/2、つまり1フレーム分(=16回加算)相当の加算値が出力される。
そして(1/m)除算器51で16回の加算値の平均値が出力される。この平均値が第2フレームの縦筋補正期間T3において、セレクタ36を介して減算器37に供給され、縦筋補正が行われることになる。
もちろん各フレーム期間における縦筋補正期間T3では、nFrameの値が更新されていくことで、それぞれ(1/nFrame)除算器50で1フレーム分(=16回加算)相当の加算値が得られ、(1/m)除算器51で16回の加算値の平均値が出力されて、これが減算器37に供給されることで縦筋補正が行われる。
制御信号φ5がHレベルの期間とは、減算器40で、RAM34の加算値から(1/nFrame)除算器50の出力が減算された値が加算器33にフィードバックされる期間となる。
また、図6(a)のようにnFrameの値は、第8フレームで「8」となったら、それが上限として、以降のフレームでも「8」のままとされる。
つまり、第9フレームの縦筋検出期間T2において、最初の1ライン目の期間が、112回分の加算値に対して差分値の加算が行われてRAM34の加算値が113回分の加算値に更新される。次のライン以降、16番目のラインまでは、制御信号φ5がLレベルとなり、RAM34の加算値が加算器33にフィードバックされて、差分値が加算されていくため、結局、縦筋検出期間T2が終了した時点で、128回分の加算値が、RAM34に記憶されることになる。
そして、この第9フレームでの縦筋補正期間T3ではnFrameの値は「8」であるため、(1/nFrame)除算器50は(1/8)除算器となり、RAM34に記憶された128回の1/8、つまり1フレーム分(=16回加算)相当の加算値が出力される。そして(1/m)除算器51で16回の加算値の平均値が出力される。この平均値が第9フレームの縦筋補正期間T3において、セレクタ36を介して減算器37に供給され、縦筋補正が行われることになる。
この場合、128回の加算値という、縦筋ノイズ成分の検出としては十分に精度の高い値を検出できるため、これを用いた補正処理精度を向上できる。また、第9フレーム目以降は、過去の8フレーム分の加算値から1フレーム分の加算値相当を減算し、新たに現フレームでの差分値を加算してRAM34の加算値を更新するものとなるため、各種状況に対する追従性も確保される。例えば電源電圧の変動や温度変化などによって縦筋量が変動したとしても、その変動に追従することが可能となる。
なお、上記動作説明のため、例えば1フレームにつき16回の加算や、128回の加算値などとしての数値の具体例を用いたが、これらの数値は応答速度や縦筋検出しなおした時の初めのフレームの検出精度に影響がでるため、システムやニーズに応じ最適な値を用いればよい。
一方、オートゲインコントロールを使用中など、撮像中にゲイン値が変化した場合、縦筋量が急に変化する。特にデジタルゲインのみが変化した場合は縦筋量も単純にゲイン倍になるが、アナログゲインが変化した場合は縦筋量の変動量を正確に予測することは困難である。よってアナログゲイン変動のタイミングでの縦筋量の検出し直しは不可欠となる。つまり補正処理のかけ直しが必要となる。
第3の実施の形態は、デジタルPGA/縦筋キャンセル回路7におけるデジタルPGA20の配置に関する例である。
図7(a)(b)(c)は、それぞれアナログPGA14,A/D変換器4、デジタルPGA/縦筋キャンセル回路7の部分を簡略化して示したものである。そして、デジタルPGA/縦筋キャンセル回路7に相当するブロックとしては、デジタルPGA20と、補正処理系(平均演算回路31、減算器32、加算器33、RAM34、割算器35、減算器37)を示している。ここではセレクタ38等は省略しているが、図3や図5における補正処理系を概略的に示しているものと認識されたい。
特に説明上、平均演算回路31、減算器32、加算器33、RAM34の部分を検出部DTCとし、また割算器35、減算器37の部分を補正部CLということとする。
また、上記のようにアナログゲインステップを大きくするという観点から、アナログPGA14は、6dBステップで4ステップ、即ち0dB、6dB、12dB、18dBの可変ゲイン設定とし、またデジタルPGA20では、0.1dBステップで20ステップ、即ち0dB〜5.9dBの可変ゲイン設定の例としている。
図7(b)は、上記図3,図5の例のように、デジタルPGA20の出力が補正処理系(検出部DTC、補正部CL)に入力されるようにした構成である。
図7(c)は、デジタルPGA20を、検出部DTCと補正部CLの中間に配置した構成である。で
よって図7(a)に示すように、デジタルゲインをかける前に検出部DTCで縦筋を検出した後、補正部CLで縦筋補正し、その値に対しデジタルゲインをかけるようにすると、その限界精度にもゲインがかかってしまうため、例えば2倍のデジタルゲインをかけた場合、縦筋補正限界が±2digitに拡大してしまうことになる。
ところが、この方式だとデジタルゲインが変わるたびに、縦筋検出しなおしが必要となる。すると、上述した、アナログゲインステップを大きくとるようにするシステムの効果が得られなくなってしまう場合がある。
これは、縦筋積分量であるRAM34の加算値に、システムのデジタルゲイン(撮像画像信号DTに与えるデジタルゲイン)と同じデジタルゲインをかけ、その後で割算器35で平均用の除算をしてそれを縦筋量とみなす処理システムである。
割算器35で除算する前にゲインをかける意味としては、ゲイン前に除算した場合における除算後に切り捨てられる(四捨五入される)はずであった小数点以下の値に対し、ゲインをかけることができることを意味し、その後で除算を行えば平均の精度を損なわないことを意味する。
またこの構成の場合、デジタルPGA20でデジタルゲインをかける前に検出部DTCで縦筋量(加算値)を検出しているため、デジタルゲインが変化した時に改めて縦筋量を検出する必要がない。さらにデジタル処理誤差による補正限界精度をデジタルゲインによって落とさずにすむ事を可能とする。
即ち、デジタルPGA20としては、入力される撮像画像信号DTinに対するゲイン処理部20aと、RAM34の加算値に対するゲイン処理部20bが設けられる。各ゲイン処理部20a、20bは入力に同一のゲインを与える。
そしてRAM34の加算値は、ゲイン処理部20bでデジタルゲインが与えられた後、割算器35で平均値が求められ、セレクタ36を介して減算器37に供給される。また入力された撮像画像信号DTinは、ゲイン処理部20aでデジタルゲインが与えられてから、減算器37に供給され、割算器35で求められた平均値(縦筋ノイズ成分)の減算が行われる。
第4の実施の形態は、縦筋補正量にノイズを付加することで、デジタル補正限界を見た目上、緩和する処理システムである。
上述したように、縦筋補正では整数演算の都合上、±1digitの補正限界が生じることとなるが、これが9bitや10bitといった、さほど高くない分解能のA/D変換器4を有するシステムにおいては、この誤差が縦筋として見えてしまう問題が生じる。
入力される縦筋積分データとは、RAM34に記憶された加算値のことであり、ここではデータMEM[11:0]として、つまりビット0〜ビット11の12ビットデータの例としている。これは、上記第2の実施の形態で説明したように、128回の加算を行ったデータと仮定しており、それが符号付12ビットであった場合である。
128回加算に対する平均除算(1/128)は、7ビットの右シフト演算となる。従って上位6ビットのデータMEMPG[12:7]が平均除算値であり、下位7ビットのデータMEMPG[6:0]が切り捨てられる。
平均値としてのデータMEMPG[12:7]のうち、符号ビットを除いた5ビットのデータMEMPG[11:7]は、セレクタ61の0側に入力されると共に、+1加算部66で+1加算されてセレクタ61の1側に入力される。
セレクタ61は、0側又は1側の入力を選択して、5ビットの平均値を、縦筋補正のための減算値として出力する。つまりこれが、図3,図5,図8においてセレクタ36を介して減算器37に供給される値となる。
つまり、セレクタ62は、切り捨て量の絶対値を出力するものとなる。
セレクタ62からの7ビットの絶対値データは、比較器65に供給される。
また、擬似一様乱数発生回路64が設けられ、発生される一様乱数が比較器65に供給される。この擬似一様乱数は、除算による切捨て量と同じビット長、つまり7ビットとする。一様乱数には、乱数発生アルゴリズムとしては一般的なM系列などを用いれば可能である。
そして比較器65では、上記切り捨て量の絶対値と、一様乱数とを比較し、比較結果をセレクタ61の選択制御信号として出力する。
つまり、このセレクタ61が、ランダムに0側、1側を選択することで、補正のための減算値(減算すべき縦筋量)に対し、ランダムに0または1が加算されるものとなる。
このように、わずかなランダムノイズを付加することによって、固定パターンノイズを目立たなくさせるものである。
つまり、切り捨て量の絶対値と乱数とを比較させて、その結果によりセレクタ61が制御されることで、セレクタ61はランダムな選択でありながら、切り捨て量が多いほど1側、つまり+1のノイズ付加側を選択する確率が高くなり、逆に切り捨て量が少ないほどノイズ付加される確率が減る。
これによって補正後の縦筋量の平均をとった値が、擬似的に補正限界精度を向上させることを可能としている。
第5の実施の形態は、1画面中に複数のゲイン値を有するシステムにおける縦筋補正の例である。
広ダイナミックレンジ画像や、S/N改善、ホワイトバランス処理などさまざまな用途として、1フレーム中にいくつかの異なるゲイン設定で各画素信号を読み出す場合がある。すると、並列読み出しに起因する固定パターンノイズの補正は、画素のゲイン設定毎に区別して行う必要が生ずる。なぜなら、設定されるゲイン毎に縦筋量が異なるためである。
図10の構成は、上記図8の構成を、2つのゲインパターンに対応できるように変形したものであり、この場合、平均演算回路31a、31b、RAM34a、34bが設けられる。またこれに付随して、セレクタ71,72が設けられる。
2つのゲインパターンの各ゲインをGa、Gbとすると、平均演算回路31aは、制御信号φ1aによって指示される期間に、ゲインGaの画素について基準信号平均値の算出を行い、平均演算回路31bは、制御信号φ1bによって指示される期間に、ゲインGbの画素について基準信号平均値の算出を行う。
また、RAM34aは、制御信号φ2aによって、ゲインGaの画素についての差分値加算期間にライトイネーブルとされ、RAM34bは、制御信号φ2bによって、ゲインGbの画素についての差分値加算期間にライトイネーブルとされる。
セレクタ71,72は、制御信号φ0によって選択を行う。セレクタ71は、ゲインGaの画素についての差分値算出の際に平均演算回路31a側を選択し、ゲインGbの画素についての差分値算出の際に平均演算回路31b側を選択するように制御される。
またセレクタ72は、ゲインGaの画素についての差分値の加算期間、及び縦筋補正の期間においてRAM34a側を選択し、ゲインGbの画素についての差分値の加算期間、及び縦筋補正の期間においてRAM34b側を選択するように制御される。
図12(a)は、ゲインGa、Gbの画素のイメージを示している。例えば上述した各実施の形態において、基準信号平均値算出期間T1及び縦筋検出期間T2は、例えばダミー画素の走査期間としているが、図12(a)では、この期間の画素は1ライン毎にゲインGaの画素、ゲインGbの画素とされているとする。
また、OPB及び有効画素領域では、垂直水平方向に交互にゲインGaの画素、ゲインGbの画素とされているとする。
図12(b)の2ライン目はゲインGbの画素とされている。この2ライン目の期間内に制御信号φ1bが立ち上げられ、ゲインGbの画素についての基準信号平均値算出期間T1aとなる。つまり、この期間、平均演算回路31bにおいて、基準信号平均値の算出が行われる。
また図12(a)の4,6,8・・・ライン目は、ゲインGbの画素である。これらの各ラインの期間は、ゲインGbの画素についての縦筋検出期間T2となる。即ちこれらの各ラインに対応して図11に示すように制御信号φ2bが立ち上げられ、差分値の加算及びRAM34bの加算値の更新が行われる。
縦筋補正期間T3においては、OPB及び有効画素領域において、各画素に対応するゲイン設定値(Ga又はGb)に応じて、セレクタ72が切り換えられ、いずれかの加算値が割算器35に供給されて平均化され、減算器37に供給されて上述した各実施の形態と同様に補正が行われる。
もちろんこの例では2つのゲインパターン設定がされたシステムの例としたが、3以上のゲインパターン設定がされた場合は、そのパターン数に応じて平均演算回路31、RAM34(ラインメモリ)が設けられればよい。
さらに上記図12(a)の場合、縦筋検出期間T2において行毎にゲイン設定値を変えながら、縦筋量を検出する方式となるが、図12(b)のように、最初に連続した所定行数をゲインGaの走査期間とし、その期間にゲインGaについての基準信号平均値算出期間T1a、縦筋検出期間T2aとしての処理を行い、その後、連続した所定行数をゲインGbの走査期間とし、その期間にゲインGbについての基準信号平均値算出期間T1b、縦筋検出期間T2bとしての処理を行うようにしてもよい。
第6の実施の形態としてのデジタルPGA/縦筋キャンセル回路7を図13に示す。この第6の実施の形態は、上記第1〜第5の実施の形態の特徴を全て備えるようにした例である。
また撮像画像信号DTinは、平均演算回路31a、31bに供給される。平均演算回路31a、31bでは、上記第5の実施の形態で説明したようにゲインGa、Gbの設定に応じてそれぞれの基準信号平均値を算出する。
基準信号平均値と撮像画像信号DTinは減算器32で差分がとられ加算器33に供給される。加算器33では、RAM34a、34bからのフィードバック値に差分値を加算する。そしてその累積加算値がRAM34a、34bに記憶される。セレクタ71,72は、ゲインGa、Gbの設定に応じて切り換えられる。
このためRAM34a、34bから読み出されセレクタ72で選択された値は減算器40と(1/nFrameMax)除算器80に供給される。nFrameMaxとはnFrameの最大値であり、例えば第2の実施の形態で例に挙げた数値によれば「8」となる。つまり(1/nFrameMax)除算器80では、128回分の加算値を8で割って1フレーム相当の加算値(16回加算値)を得るために設けられている。この1フレーム相当の加算値が、減算器40でRAM34の加算値から減算されて、セレクタ41,38を介して加算器33にフィードバックされることで、第2の実施の形態で説明した動作が行われる。
なお、上記の加算値のフィードバック系に、(1/nFrameMax)除算器80を、この(1/nFrame)除算器50とは別に設けているのは、割算器35の前段にデジタルPGA20を配置したことによる。つまり、加算器33にフィードバックする値は、デジタルゲイン処理を与える前の数値に基づかなければ適切でないためである。
割算器35における(1/m)除算器51としては、第4の実施の形態(図9)で説明した、ランダムな微小ノイズ付加の構成が採られている。
このような割算器35の出力は、セレクタ36を介して減算器37に供給され、縦筋ノイズの補正が行われることになる。
なお、図13の各部の動作は、それぞれ上記第1〜第5の実施の形態の説明から理解されることであるため、ここでの詳細な説明は省略する。
第1の実施の形態と同様に、基準信号平均値を求め、基準信号平均値と撮像画像信号の差分値を累積加算する構成を採ることから、RAM34の効率化が図られる。
第2の実施の形態と同様に、複数フレームにわたって連続して加算していくことで、1フレーム期間内での加算回数を増やすことなく、加算精度、つまり縦筋ノイズ成分の検出精度を向上させることができる。
第3の実施の形態と同様に、デジタルPGA20を中間配置することで、平均精度の維持、デジタルゲイン変更時の補正し直しの不要性、デジタル処理誤差による補正限界精度をデジタルゲインによって落とさないなどの利点を得ることができる。
第4の実施の形態と同様に、割算器35でのランダムノイズ付加により、見かけ上の補正精度を向上させ、画質向上を可能とする。
第5の実施の形態と同様に、複数のゲインパターンに対応した処理が可能となる。
Claims (15)
- 固体撮像素子アレイにより形成され、入射光に応じた信号を得る画素センサ手段と、
上記画素センサ手段によって得られる信号について並列読み出しを行って撮像画像信号を生成すると共に、該撮像画像信号に対するアナログゲイン処理を行う画像信号読出手段と、
上記画像信号読出手段から出力される撮像画像信号をA/D変換するA/D変換手段と、
上記A/D変換手段から出力される撮像画像信号に対して、デジタルゲイン処理を行うとともに、固定パターンノイズを除去する補正処理を行うデジタル処理手段とを有し、
上記デジタル処理手段は、上記補正処理として、上記撮像画像信号の1フレーム期間内においてダミー画素から出力された固定値に基づく上記撮像画像信号が入力される期間に、該固定値に基づく上記撮像画像信号から基準信号平均値を算出し、さらに該基準信号平均値に対する上記固定値に基づく上記撮像画像データの並列読み出しされた1ライン分の差分値を複数ラインにわたって連続加算した加算値を記憶する処理を行い、また、上記1フレーム期間内において上記画素センサ手段の有効画素の撮像画像信号が入力される期間において、上記撮像画像信号に対して、上記記憶した上記加算値を除算して得る除算平均値を用いた補正を行うことを特徴とする固体撮像装置。 - 上記デジタル処理手段の上記補正処理において記憶する上記加算値は、複数フレームにわたって上記差分値を連続加算した値とすることを特徴とする請求項1に記載の固体撮像装置。
- 上記連続加算を行うフレーム数としての上限が設定され、上限フレーム数を越えた各フレーム期間には、1フレーム分の加算量に相当する値を、記憶されている加算値から減算し、該減算値に対して上記差分値の加算を行って、新たな加算値として記憶することを特徴とする請求項2に記載の固体撮像装置。
- 上記デジタル処理手段の上記補正処理においては、上記加算値に対して、上記撮像画像信号に対するデジタルゲイン処理と同様のデジタルゲイン処理を施してから、上記除算平均値の算出を行うことを特徴とする請求項1に記載の固体撮像装置。
- 上記画像信号読出手段における上記アナログゲイン処理のゲイン可変ステップに対し、上記デジタル処理手段における上記デジタルゲイン処理のゲイン可変ステップが小さく設定されていることを特徴とする請求項1に記載の固体撮像装置。
- 上記デジタル処理手段の上記補正処理においては、上記除算平均値に対してランダムノイズを付加することを特徴とする請求項1に記載の固体撮像装置。
- 上記除算平均値の演算時の余りの値に応じて、上記除算平均値に上記ランダムノイズを付加する割合を制御することを特徴とする請求項6に記載の固体撮像装置。
- 上記制御は、上記余りの値と乱数値との比較結果に応じて上記ランダムノイズの付加を行う処理であることを特徴とする請求項7に記載の固体撮像装置。
- 上記デジタル処理手段の上記補正処理においては、1画面を構成する画素について設定された複数のゲイン設定値毎に、上記基準信号平均値の算出、上記加算値の記憶、及び上記加算値の除算平均値を用いた補正を行うことを特徴とする請求項1に記載の固体撮像装置。
- 固体撮像素子アレイにより形成され、入射光に応じた信号を得る画素センサ手段によって得られる信号について並列読み出しを行って撮像画像信号を生成すると共に、該撮像画像信号に対するアナログゲイン処理を行う画像信号読出ステップと、
上記画像信号読出手段から出力される撮像画像信号をA/D変換するA/D変換ステップと、
上記A/D変換手段から出力される撮像画像信号に対して、デジタルゲイン処理を行うデジタルゲイン処理ステップと、
上記撮像画像信号の1フレーム期間内においてダミー画素から出力された固定値に基づく上記撮像画像信号が入力される期間に、該固定値に基づく上記撮像画像信号から基準信号平均値を算出する基準信号平均値算出ステップと、
上記基準信号平均値に対する上記固定値に基づく上記撮像画像データの並列読み出しされた1ライン分の差分値を複数ラインにわたって連続加算した加算値を記憶する加算値記憶ステップと、
上記1フレーム期間内において上記画素センサ手段の有効画素の撮像画像信号が入力される期間において、上記撮像画像信号に対して、上記記憶した上記加算値を除算して得る除算平均値を用いて固定パターンノイズを除去する補正を行う補正ステップと、
を備えたことを特徴とする撮像方法。 - 上記加算値記憶ステップでは、複数フレームにわたって上記差分値を連続加算した値としての加算値を記憶することを特徴とする請求項10に記載の撮像方法。
- 上記連続加算を行うフレーム数としての上限が設定され、上限フレーム数を越えた各フレーム期間には、1フレーム分の加算量に相当する値を、記憶されている加算値から減算し、該減算値に対して上記差分値の加算を行って、新たな加算値として記憶することを特徴とする請求項11に記載の撮像方法。
- 上記補正ステップでは、
上記加算値記憶ステップで記憶された加算値に対して、上記デジタルゲイン処理ステップでの上記撮像画像信号に対するデジタルゲイン処理と同様のデジタルゲイン処理を施してから、上記除算平均値の算出を行うことを特徴とする請求項10に記載の撮像方法。 - 上記補正ステップでは、上記除算平均値に対してランダムノイズを付加することを特徴とする請求項10に記載の撮像方法。
- 1画面を構成する画素について設定された複数のゲイン設定値毎に、上記基準信号平均値算出ステップ、上記加算値記憶ステップ、及び上記補正ステップの処理が行われることを特徴とする請求項10に記載の撮像方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003407515A JP4144517B2 (ja) | 2003-12-05 | 2003-12-05 | 固体撮像装置、撮像方法 |
US10/998,528 US7477302B2 (en) | 2003-12-05 | 2004-11-29 | Solid-state image pickup apparatus and image pickup method |
KR1020040100985A KR101105516B1 (ko) | 2003-12-05 | 2004-12-03 | 고체 촬상 장치와 촬상 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003407515A JP4144517B2 (ja) | 2003-12-05 | 2003-12-05 | 固体撮像装置、撮像方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005167918A JP2005167918A (ja) | 2005-06-23 |
JP4144517B2 true JP4144517B2 (ja) | 2008-09-03 |
Family
ID=34696809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003407515A Expired - Fee Related JP4144517B2 (ja) | 2003-12-05 | 2003-12-05 | 固体撮像装置、撮像方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7477302B2 (ja) |
JP (1) | JP4144517B2 (ja) |
KR (1) | KR101105516B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9686450B2 (en) | 2014-08-04 | 2017-06-20 | Canon Kabushiki Kaisha | Image capturing apparatus, control method thereof, and storage medium |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7495806B2 (en) * | 2003-03-24 | 2009-02-24 | Hewlett-Packard Development Company, L.P. | System and method for compensating for noise in a captured image |
JP2007013664A (ja) * | 2005-06-30 | 2007-01-18 | Canon Inc | 再生装置及び再生方法 |
JP4351658B2 (ja) | 2005-07-21 | 2009-10-28 | マイクロン テクノロジー, インク. | メモリ容量低減化方法、メモリ容量低減化雑音低減化回路及びメモリ容量低減化装置 |
JP4649313B2 (ja) * | 2005-10-28 | 2011-03-09 | 株式会社東芝 | 固体撮像装置 |
KR100746470B1 (ko) * | 2005-12-29 | 2007-08-06 | 매그나칩 반도체 유한회사 | 이미지 센서 |
KR100801013B1 (ko) * | 2006-02-28 | 2008-02-04 | 삼성전자주식회사 | Cmos이미지 센서에서 고정 패턴 잡음을 제거할 수 있는방법과 장치 |
EP2001220B1 (en) | 2006-03-24 | 2015-01-14 | Nikon Corporation | Signal processing method, signal processing system, coefficient generating device, and digital camera |
JP4321555B2 (ja) | 2006-06-26 | 2009-08-26 | ソニー株式会社 | 固体撮像装置および固体撮像装置の信号処理方法 |
US8040405B2 (en) * | 2006-07-05 | 2011-10-18 | Olympus Corporation | Solid-state imaging apparatus |
JP4873385B2 (ja) * | 2006-07-19 | 2012-02-08 | オリンパス株式会社 | 固体撮像装置 |
JP2008028811A (ja) * | 2006-07-24 | 2008-02-07 | Matsushita Electric Ind Co Ltd | アナログフロントエンド装置および撮像装置 |
JP4238900B2 (ja) | 2006-08-31 | 2009-03-18 | ソニー株式会社 | 固体撮像装置、撮像装置 |
US20080054320A1 (en) * | 2006-08-31 | 2008-03-06 | Micron Technology, Inc. | Method, apparatus and system providing suppression of noise in a digital imager |
US7817197B2 (en) * | 2006-09-21 | 2010-10-19 | Mediatek Singapore Pte Ltd | Optical black calibration |
JP2008118295A (ja) * | 2006-11-01 | 2008-05-22 | Canon Inc | 撮像装置及び撮像方法 |
JP4976832B2 (ja) * | 2006-12-04 | 2012-07-18 | キヤノン株式会社 | 撮像システム |
US20080174691A1 (en) * | 2007-01-19 | 2008-07-24 | Quality Vision International Inc. | Strobed image acquisition guided by range sensor |
JP5034610B2 (ja) * | 2007-03-30 | 2012-09-26 | ソニー株式会社 | 固体撮像装置、固体撮像装置の信号処理方法および撮像装置 |
US7911506B2 (en) | 2007-07-23 | 2011-03-22 | Canon Kabushiki Kaisha | Image sensing apparatus and method of controlling the same |
GB2453544B (en) * | 2007-10-08 | 2012-02-29 | Keymed Medicals & Ind Equip | Black level control apparatus and method |
JP4396757B2 (ja) | 2007-10-22 | 2010-01-13 | ソニー株式会社 | ノイズ補正回路、撮像装置及びノイズ補正方法 |
JP5004775B2 (ja) * | 2007-12-04 | 2012-08-22 | キヤノン株式会社 | 撮像装置及び撮像システム |
JP5256874B2 (ja) * | 2008-06-18 | 2013-08-07 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
JP2010081259A (ja) * | 2008-09-25 | 2010-04-08 | Panasonic Corp | 固体撮像装置 |
JP2010141392A (ja) | 2008-12-09 | 2010-06-24 | Olympus Corp | 固体撮像装置 |
US9544516B2 (en) | 2008-12-26 | 2017-01-10 | Digimarc Corporation | Method and apparatus for sensor characterization |
JP5489527B2 (ja) | 2009-05-11 | 2014-05-14 | キヤノン株式会社 | 撮像装置及びその制御方法 |
JP5229148B2 (ja) * | 2009-07-28 | 2013-07-03 | ソニー株式会社 | 撮像素子、撮像装置、信号処理方法及びプログラム |
JP5445053B2 (ja) * | 2009-11-16 | 2014-03-19 | 株式会社ニコン | 撮像装置及び画像補正プログラム |
GB2475878A (en) * | 2009-12-03 | 2011-06-08 | St Microelectronics | Obtaining dithered image data word by adding noise contribution |
DE102011006427A1 (de) * | 2011-03-30 | 2012-10-04 | Robert Bosch Gmbh | Drehratensensor und Verfahren zur Kalibrierung eines Drehratensensors |
KR101925387B1 (ko) | 2012-03-20 | 2018-12-05 | 삼성전자주식회사 | 이미지 촬영 장치 및 이미지 촬영 장치의 신호 보정 방법 |
JP5648010B2 (ja) | 2012-03-30 | 2015-01-07 | 富士フイルム株式会社 | 機器の作動方法及び撮影装置と電子内視鏡装置 |
JP5855035B2 (ja) * | 2013-02-28 | 2016-02-09 | 株式会社東芝 | 固体撮像装置 |
JPWO2014175006A1 (ja) * | 2013-04-25 | 2017-02-23 | オリンパス株式会社 | 撮像素子、撮像装置、内視鏡および内視鏡システム |
JP6076243B2 (ja) * | 2013-12-26 | 2017-02-08 | 京セラドキュメントソリューションズ株式会社 | 画像読取装置及び画像形成装置 |
JP6700828B2 (ja) * | 2016-02-10 | 2020-05-27 | キヤノン株式会社 | 放射線撮像装置、その駆動方法及び撮像システム |
CN106506999B (zh) * | 2016-10-18 | 2020-04-10 | 天津大学 | 基于矩匹配的tdi-cmos图像传感器fpn校正方法 |
EP3716613B1 (en) | 2017-11-24 | 2023-11-29 | Hamamatsu Photonics K.K. | Photon counting device and photon counting method |
JP2020191543A (ja) * | 2019-05-22 | 2020-11-26 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 |
CN112954202B (zh) * | 2021-01-29 | 2023-01-17 | 成都国科微电子有限公司 | 一种白天黑夜模式检测方法、装置、设备及存储介质 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5943094A (en) * | 1991-09-04 | 1999-08-24 | Canon Kabushiki Kaisha | Image pickup device with noise data generation |
JPH0678264A (ja) * | 1992-08-28 | 1994-03-18 | Canon Inc | 撮像装置 |
JPH0865546A (ja) | 1994-08-18 | 1996-03-08 | Fuji Photo Film Co Ltd | シェーディング補正係数生成回路およびシェーディング補正係数生成方法 |
JPH09326962A (ja) | 1996-06-04 | 1997-12-16 | Sharp Corp | デジタルカメラ |
JPH10211143A (ja) | 1997-01-29 | 1998-08-11 | Matsushita Electric Ind Co Ltd | 電気掃除機 |
JP3673620B2 (ja) | 1997-07-18 | 2005-07-20 | キヤノン株式会社 | 光電変換装置 |
JP2000261730A (ja) | 1999-03-10 | 2000-09-22 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびこれを用いたカメラ |
JP3697172B2 (ja) | 2001-03-29 | 2005-09-21 | キヤノン株式会社 | 信号処理装置及び信号処理方法並びに撮像装置 |
-
2003
- 2003-12-05 JP JP2003407515A patent/JP4144517B2/ja not_active Expired - Fee Related
-
2004
- 2004-11-29 US US10/998,528 patent/US7477302B2/en not_active Expired - Fee Related
- 2004-12-03 KR KR1020040100985A patent/KR101105516B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9686450B2 (en) | 2014-08-04 | 2017-06-20 | Canon Kabushiki Kaisha | Image capturing apparatus, control method thereof, and storage medium |
Also Published As
Publication number | Publication date |
---|---|
US7477302B2 (en) | 2009-01-13 |
US20050140795A1 (en) | 2005-06-30 |
KR101105516B1 (ko) | 2012-01-13 |
JP2005167918A (ja) | 2005-06-23 |
KR20050054843A (ko) | 2005-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4144517B2 (ja) | 固体撮像装置、撮像方法 | |
JP5028075B2 (ja) | 撮像装置及び撮像方法 | |
JP4208904B2 (ja) | 撮像装置及びその制御方法並びに撮像システム | |
JP4285555B2 (ja) | 固定パターンノイズ除去回路、固定パターンノイズ除去方法、プログラムおよび撮像装置 | |
US7773130B2 (en) | Signal processing apparatus and signal processing method for solid-state image pickup element and image pickup apparatus | |
JP5871496B2 (ja) | 撮像装置及びその駆動方法 | |
JP6998995B2 (ja) | 固体撮像装置、その制御方法、撮像システム及びカメラ | |
US9432603B2 (en) | Imaging apparatus | |
JP4341528B2 (ja) | 固体撮像素子の信号処理装置及び方法並びに撮像装置 | |
JP6579782B2 (ja) | 撮像装置 | |
US20060055795A1 (en) | Solid-state image pickup apparatus, control circuit, and control method of solid-state image pickup device | |
JP5489739B2 (ja) | 信号処理装置、撮像装置、及び信号処理方法 | |
JP2012235193A (ja) | 撮像素子、撮像装置、およびその制御方法、並びに制御プログラム | |
JP4090984B2 (ja) | デジタルカメラ及び固体撮像装置 | |
JP6896788B2 (ja) | 撮像装置、撮像方法、コンピュータプログラム及び記憶媒体 | |
JP4661168B2 (ja) | 固体撮像素子の信号処理装置及び方法並びに撮像装置 | |
WO2017013949A1 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
JP2014175778A (ja) | 撮像装置および撮像方法 | |
JP2013157881A (ja) | 撮像装置、その制御方法、および制御プログラム | |
JP2011004321A (ja) | 撮像装置、その制御方法 | |
JP4804259B2 (ja) | 撮像装置 | |
JP2010141392A (ja) | 固体撮像装置 | |
JP4303875B2 (ja) | 固体撮像装置 | |
JP2020205465A (ja) | 撮像装置 | |
JP2016015611A (ja) | 撮像装置及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080609 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |